电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

GS880F36BGT-7.5V

器件型号:GS880F36BGT-7.5V
厂商名称:GSI Technology
厂商官网:http://www.gsitechnology.com/
下载文档

器件描述

512K x 18, 256K x 32, 256K x 36 9Mb Sync Burst SRAMs

文档预览

GS880F36BGT-7.5V器件文档内容

                                                                                                                       GS880F18/32/36BT-xxxV

100-Pin TQFP                           512K x 18, 256K x 32, 256K x 36                                                         5.5 ns7.5 ns
Commercial Temp                            9Mb Sync Burst SRAMs                                                            1.8 V or 2.5 V VDD
Industrial Temp                                                                                                             1.8 V or 2.5 V I/O

Features                                                          Designing For Compatibility
                                                                  The JEDEC standard for Burst RAMS calls for a FT mode pin
Flow Through operation; Pin 14 = No Connect                     option on Pin 14. Board sites for flow through Burst RAMS
1.8 V or 2.5 V +10%/10% core power supply                      should be designed with VSS connected to the FT pin location
1.8 V or 2.5 V I/O supply                                       to ensure the broadest access to multiple vendor sources.
LBO pin for Linear or Interleaved Burst mode                    Boards designed with FT pin pads tied low may be stuffed with
Internal input resistors on mode pins allow floating mode pins  GSI's pipeline/flow through-configurable Burst RAMs or any
Byte Write (BW) and/or Global Write (GW) operation              vendor's flow through or configurable Burst SRAM. Boards
Internal self-timed write cycle                                 designed with the FT pin location tied high or floating must
Automatic power-down for portable applications                  employ a non-configurable flow through Burst RAM, like this
JEDEC-standard 100-lead TQFP package                            RAM, to achieve flow through functionality.
RoHS-compliant 100-lead TQFP package available

Functional Description                                            Byte Write and Global Write

Applications                                                      Byte write operation is performed by using Byte Write enable
The GS880F18/32/36BT-xxxV is a 9,437,184-bit (8,388,608-          (BW) input combined with one or more individual byte write
bit for x32 version) high performance synchronous SRAM            signals (Bx). In addition, Global Write (GW) is available for
with a 2-bit burst address counter. Although of a type            writing all bytes at one time, regardless of the Byte Write
originally developed for Level 2 Cache applications supporting    control inputs.

high performance CPUs, the device now finds application in        Sleep Mode

synchronous SRAM applications, ranging from DSP main              Low power (Sleep mode) is attained through the assertion

store to networking chip set support.                             (High) of the ZZ signal, or by stopping the clock (CK).

Controls                                                          Memory data is retained during Sleep mode.

Addresses, data I/Os, chip enables (E1, E2, E3), address burst Core and Interface Voltages

control inputs (ADSP, ADSC, ADV), and write control inputs The GS880F18/32/36BT-xxxV operates on a 1.8 V or 2.5 V

(Bx, BW, GW) are synchronous and are controlled by a              power supply. All input are 2.5 V and 1.8 V compatible.

positive-edge-triggered clock input (CK). Output enable (G)       Separate output power (VDDQ) pins are used to decouple
and power down control (ZZ) are asynchronous inputs. Burst        output noise from the internal circuits and are 2.5 V and 1.8 V
cycles can be initiated with either ADSP or ADSC inputs. In       compatible.
Burst mode, subsequent burst addresses are generated

internally and are controlled by ADV. The burst address

counter may be configured to count in either linear or

interleave order with the Linear Burst Order (LBO) input. The

Burst function need not be used. New addresses can be loaded

on every cycle with no degradation of chip performance.

                                                        Paramter Synopsis

                                                                  -5.5     -6.5    -150 Unit

                                             tKQ                  5.5         6.5  7.5                                 ns
                                           tCycle
                        Flow Through                              5.5         6.5  7.5                                 ns
                            2-1-1-1      Curr (x18)
                                       Curr (x32/x36)             160      140     128                                 mA

                                                                  185      160     145                                 mA

Rev: 1.00 6/2006                                         1/21                                                               2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                           GS880F18/32/36BT-xxxV

                      GS880F18BT-xxxV 100-Pin TQFP Pinout (Package T)

                      A
                          A
                              E1
                                  E2
                                      NC
                                           NC
                                               BB
                                                   BA
                                                        E3
                                                            VDD
                                                                VSS
                                                                     CK
                                                                         GW
                                                                             BW
                                                                                  G
                                                                                      ADSC
                                                                                          ADSP
                                                                                              ADV
                                                                                                  A
                                                                                                      A

   NC                100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81                                          A
                                                                                                                           NC
   NC             1                                                                                                    80  NC
   NC                                                                                                                      VDDQ
VDDQ              2                                                                                                    79  VSS
                                                                                                                           NC
  VSS             3                                                                                                    78  DQPA
   NC                                                                                                                      DQA
   NC             4                                                                                                    77  DQA
  DQB                                                                                                                      VSS
  DQB             5                                                                                                    76  VDDQ
  VSS                                                                                                                      DQA
VDDQ              6                                                                                                    75  DQA
  DQB                                                                                                                      VSS
  DQB             7                                                                                                    74  NC
                                                                                                                           VDD
   NC             8                                                                                                    73  ZZ
  VDD                                                                                                                      DQA
   NC             9   512K x 18                                                                                        72  DQA
  VSS                                                                                                                      VDDQ
  DQB             10                                                                                                   71  VSS
  DQB                                                                                                                      DQA
VDDQ              11  Top View                                                                                         70  DQA
  VSS                                                                                                                      NC
  DQB             12                                                                                                   69  NC
  DQB                                                                                                                      VSS
DQPB              13                                                                                                   68  VDDQ
   NC                                                                                                                      NC
  VSS             14                                                                                                   67  NC
VDDQ                                                                                                                       NC
   NC             15                                                                                                   66
   NC
   NC             16                                                                                                   65

                  17                                                                                                   64

                  18                                                                                                   63

                  19                                                                                                   62

                  20                                                                                                   61

                  21                                                                                                   60

                  22                                                                                                   59

                  23                                                                                                   58

                  24                                                                                                   57

                  25                                                                                                   56

                  26                                                                                                   55

                  27                                                                                                   54

                  28                                                                                                   53

                  29                                                                                                   52

                  30                                                                                                   51

                      31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

                      LBO
                         A
                              A
                                  A
                                      A
                                           A1
                                               A0
                                                   NC
                                                       NC
                                                            VSS
                                                                VDD
                                                                    NC
                                                                        A
                                                                             A
                                                                                 A
                                                                                     A
                                                                                          A
                                                                                              A
                                                                                                  A
                                                                                                       A

Rev: 1.00 6/2006      2/21                                                                                                 2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                           GS880F18/32/36BT-xxxV

                      GS880F32BT-xxxV 100-Pin TQFP Pinout (Package T)

                      A
                          A
                              E1
                                  E2
                                      BD
                                           BC
                                               BB
                                                   BA
                                                        E3
                                                            VDD
                                                                VSS
                                                                     CK
                                                                         GW
                                                                             BW
                                                                                  G
                                                                                      ADSC
                                                                                          ADSP
                                                                                              ADV
                                                                                                  A
                                                                                                      A

   NC                100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81                                          NC
                                                                                                                           DQB
DQC              1                                                                                                    80  DQB
DQC                                                                                                                       VDDQ
VDDQ              2                                                                                                    79  VSS
                                                                                                                           DQB
VSS              3                                                                                                    78  DQB
DQC                                                                                                                       DQB
DQC              4                                                                                                    77  DQB
DQC                                                                                                                       VSS
DQC              5                                                                                                    76  VDDQ
  VSS                                                                                                                      DQB
VDDQ              6                                                                                                    75  DQB
DQC                                                                                                                       VSS
DQC              7                                                                                                    74  NC
                                                                                                                           VDD
   NC             8                                                                                                    73  ZZ
VDD                                                                                                                       DQA
   NC             9   256K x 32                                                                                        72  DQA
VSS                                                                                                                       VDDQ
DQD              10                                                                                                   71  VSS
DQD2                                                                                                                       DQA
VDDQ              11  Top View                                                                                         70  DQA
  VSS                                                                                                                      DQA
DQD              12                                                                                                   69  DQA
DQD                                                                                                                       VSS
DQD              13                                                                                                   68  VDDQ
DQD                                                                                                                       DQA
  VSS             14                                                                                                   67  DQA
VDDQ                                                                                                                       NC
DQD              15                                                                                                   66
DQD
   NC             16                                                                                                   65

                  17                                                                                                   64

                  18                                                                                                   63

                  19                                                                                                   62

                  20                                                                                                   61

                  21                                                                                                   60

                  22                                                                                                   59

                  23                                                                                                   58

                  24                                                                                                   57

                  25                                                                                                   56

                  26                                                                                                   55

                  27                                                                                                   54

                  28                                                                                                   53

                  29                                                                                                   52

                  30                                                                                                   51

                      31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

                      LBO
                         A
                              A
                                  A
                                      A
                                           A1
                                               A0
                                                   NC
                                                       NC
                                                            VSS
                                                                VDD
                                                                    NC
                                                                        A
                                                                             A
                                                                                 A
                                                                                     A
                                                                                          A
                                                                                              A
                                                                                                  A
                                                                                                       A

Rev: 1.00 6/2006      3/21                                                                                                 2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                           GS880F18/32/36BT-xxxV

                      GS880F36BT-xxxV 100-Pin TQFP Pinout (Package T)

                      A
                          A
                              E1
                                  E2
                                      BD
                                           BC
                                               BB
                                                   BA
                                                        E3
                                                            VDD
                                                                VSS
                                                                     CK
                                                                         GW
                                                                             BW
                                                                                  G
                                                                                      ADSC
                                                                                          ADSP
                                                                                              ADV
                                                                                                  A
                                                                                                      A

DQPC                 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81                                          DQPB
                                                                                                                           DQB
  DQC             1                                                                                                    80  DQB
  DQC                                                                                                                      VDDQ
VDDQ              2                                                                                                    79  VSS
                                                                                                                           DQB
  VSS             3                                                                                                    78  DQB
  DQC                                                                                                                      DQB
  DQC             4                                                                                                    77  DQB
  DQC                                                                                                                      VSS
  DQC             5                                                                                                    76  VDDQ
  VSS                                                                                                                      DQB
VDDQ              6                                                                                                    75  DQB
  DQC                                                                                                                      VSS
  DQC             7                                                                                                    74  NC
                                                                                                                           VDD
   NC             8                                                                                                    73  ZZ
  VDD                                                                                                                      DQA
   NC             9   256K x 36                                                                                        72  DQA
VSS                                                                                                                       VDDQ
  DQD             10                                                                                                   71  VSS
  DQD                                                                                                                      DQA
VDDQ              11  Top View                                                                                         70  DQA
  VSS                                                                                                                      DQA
  DQD             12                                                                                                   69  DQA
  DQD                                                                                                                      VSS
  DQD             13                                                                                                   68  VDDQ
  DQD                                                                                                                      DQA
  VSS             14                                                                                                   67  DQA
VDDQ                                                                                                                       DQPA
  DQD             15                                                                                                   66
  DQD
DQPD              16                                                                                                   65

                  17                                                                                                   64

                  18                                                                                                   63

                  19                                                                                                   62

                  20                                                                                                   61

                  21                                                                                                   60

                  22                                                                                                   59

                  23                                                                                                   58

                  24                                                                                                   57

                  25                                                                                                   56

                  26                                                                                                   55

                  27                                                                                                   54

                  28                                                                                                   53

                  29                                                                                                   52

                  30                                                                                                   51

                      31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

                      LBO
                         A
                              A
                                  A
                                      A
                                           A1
                                               A0
                                                   NC
                                                       NC
                                                            VSS
                                                                VDD

                                                                    NC
                                                                        A
                                                                             A
                                                                                 A
                                                                                     A
                                                                                          A
                                                                                              A
                                                                                                  A
                                                                                                       A

Rev: 1.00 6/2006      4/21                                                                                                 2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
TQFP Pin Description                                          GS880F18/32/36BT-xxxV

Symbol               Type                     Description

    A0, A1               I   Address field LSBs and Address Counter preset Inputs
      A                  I                         Address Inputs

     DQA               I/O                  Data Input and Output pins
     DQB
     DQC               --                           No Connect
     DQD                 I      Byte Write--Writes all enabled bytes; active low
     NC                  I    Byte Write Enable for DQA, DQB Data I/Os; active low
     BW                  I
BA, BB, BC, BD           I                Clock Input Signal; active high
     CK                  I      Global Write Enable--Writes all bytes; active low
     GW                  I
    E1, E3               I                    Chip Enable; active low
      E2                 I                    Chip Enable; active high
      G                  I                   Output Enable; active low
     ADV                 I     Burst address counter advance enable; active low
ADSP, ADSC               I  Address Strobe (Processor, Cache Controller); active low
      ZZ                 I                Sleep Mode control; active high
     LBO                 I             Linear Burst Order mode; active low
     VDD                 I
     VSS                                         Core power supply
    VDDQ                                       I/O and Core Ground
                                            Output driver power supply

Rev: 1.00 6/2006            5/21                                                                                        2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

                                                        GS880F18/32/36BT-xxxV Block Diagram

A0An             Register                                                      A0

LBO               DQ                                    D0            Q0 A1
ADV                               A0
CK
ADSC                              A1
ADSP
GW                                                      D1            Q1
BW
BA                                                      Counter

BB                                                      Load                                                           A

BC                                                                                                                     Memory
                                                                                                                        Array
BD
                                                                                             Q                                 D

                                                            Register

                                                            DQ

                                                            Register                            36                                36

                                                            DQ                                                         4

                                                            Register

                                                            DQ

                                                            Register                Register                                       Register

                                                            DQ                         QD                                      QD

                                                            Register

                                                            DQ

           E1                                               Register                DQx1DQx9
           E2
           E3                                               DQ

         NC                                                 Register
           G
                                            Power Down      DQ
            ZZ
                                              Control                        0

Note: Only x36 version shown for simplicity.

Rev: 1.00 6/2006                                              6/21                                                             2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

Mode Pin Functions

                  Mode Name                                 Pin Name State                                                 Function

             Burst Order Control                                                 L                                       Linear Burst
                                                            LBO                                                        Interleaved Burst

                                                                                H

             Power Down Control                                             L or NC                                          Active
                                                            ZZ                                                         Standby, IDD = ISB

                                                                               H

Note:
There is a pull-down device on the ZZ pin, so this input pin can be unconnected and the chip will operate in the default states as specified in the
above table.

Burst Counter Sequences

Linear Burst Sequence                                             Interleaved Burst Sequence

                  A[1:0] A[1:0] A[1:0] A[1:0]                                        A[1:0] A[1:0] A[1:0] A[1:0]

1st address       00     01       10  11                          1st address        00                                01  10              11

2nd address       01     10       11  00                          2nd address        01                                00  11              10

3rd address       10     11       00  01                          3rd address        10                                11  00              01

4th address       11     00       01  10                          4th address        11                                10  01              00

Note:                                                             Note:
The burst counter wraps to initial state on the 5th clock.        The burst counter wraps to initial state on the 5th clock.

                                                                                                                                               BPR 1999.05.18

Rev: 1.00 6/2006                                            7/21                                                                2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

Byte Write Truth Table

Function          GW       BW  BA        BB  BC  BD                                                                    Notes

Read                    H  H   X         X   X   X                                                                     1

Read                    H  L   H         H   H   H                                                                     1

Write byte a            H  L   L         H   H   H                                                                     2, 3

Write byte b            H  L   H         L   H   H                                                                     2, 3

Write byte c            H  L   H         H   L   H                                                                     2, 3, 4

Write byte d            H  L   H         H   H   L                                                                     2, 3, 4

Write all bytes         H  L   L         L   L   L                                                                     2, 3, 4

Write all bytes         L  X   X         X   X   X

Notes:
1. All byte outputs are active in read cycles regardless of the state of Byte Write Enable inputs.
2. Byte Write Enable inputs BA, BB, BC and/or BD may be used in any combination with BW to write single or multiple bytes.
3. All byte I/Os remain High-Z during all write operations regardless of the state of Byte Write Enable inputs.
4. Bytes "C" and "D" are only available on the x32 and x36 versions.

Rev: 1.00 6/2006                   8/21                                                                                 2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                          GS880F18/32/36BT-xxxV

Synchronous Truth Table

                             Address   State
                              Used
Operation                              Diagram  E1  E2 ADSP ADSC ADV W3 DQ4
                                         Key5

Deselect Cycle, Power Down   None      X        H   X  X                                                               L  X  X High-Z

Deselect Cycle, Power Down   None      X        L   F  L  X                                                               X  X High-Z

Deselect Cycle, Power Down   None      X        L   F  H                                                               L  X  X High-Z

Read Cycle, Begin Burst      External  R        L   T  L  X                                                               X  X  Q

Read Cycle, Begin Burst      External  R        L   T  H                                                               L  X  F  Q

Write Cycle, Begin Burst     External  W        L   T  H                                                               L  X  T  D

Read Cycle, Continue Burst   Next      CR       X   X  H  H                                                               L  F  Q

Read Cycle, Continue Burst   Next      CR       H   X  X  H                                                               L  F  Q

Write Cycle, Continue Burst  Next      CW       X   X  H  H                                                               L  T  D

Write Cycle, Continue Burst  Next      CW       H   X  X  H                                                               L  T  D

Read Cycle, Suspend Burst    Current            X   X  H  H                                                               H  F  Q

Read Cycle, Suspend Burst    Current            H   X  X  H                                                               H  F  Q

Write Cycle, Suspend Burst   Current            X   X  H  H                                                               H  T  D

Write Cycle, Suspend Burst   Current            H   X  X  H                                                               H  T  D

Notes:
1. X = Don't Care, H = High, L = Low
2. E = T (True) if E2 = 1 and E3 = 0; E = F (False) if E2 = 0 or E3 = 1
3. W = T (True) and F (False) is defined in the Byte Write Truth Table preceding.
4. G is an asynchronous input. G can be driven high at any time to disable active output drivers. G low can only enable active drivers (shown

     as "Q" in the Truth Table above).
5. All input combinations shown above are tested and supported. Input combinations shown in gray boxes need not be used to accomplish

     basic synchronous or synchronous burst operations and may be avoided for simplicity.
6. Tying ADSP high and ADSC low allows simple non-burst synchronous operations. See BOLD items above.
7. Tying ADSP high and ADV low while using ADSC to load new addresses allows simple burst operations. See ITALIC items above.

Rev: 1.00 6/2006                          9/21                                                                               2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                                           GS880F18/32/36BT-xxxV

                                                                                             Simplified State Diagram

                                                                                                                  X

                                                                                                                  Deselect

                                                                                             W                              R

                                                                                          W                                        R

                  Simple Burst Synchronous Operation Simple Synchronous Operation  X      First Write R                        First Read  X

                                                                                      CW     CR                                            CR

                                                                                                 W                             R
                                                                                                              R
                                                                                                                               Burst Read      X
                                                                                      X Burst Write
                                                                                                              CR               CR

                                                                                                      CW

Notes:
1. The diagram shows only supported (tested) synchronous state transitions. The diagram presumes G is tied low.
2. The upper portion of the diagram assumes active use of only the Enable (E1, E2, and E3) and Write (BA, BB, BC, BD, BW, and GW)

     control inputs, and that ADSP is tied high and ADSC is tied low.
3. The upper and lower portions of the diagram together assume active use of only the Enable, Write, and ADSC control inputs, and

     assumes ADSP is tied high and ADV is tied low.

Rev: 1.00 6/2006                                                                             10/21                                                 2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

                         Simplified State Diagram with G

                                            X

                                            Deselect

                                W                         R

                         W                                   R

                  X                                   W
                           First Write R                      First Read X

                     CW            CR                 CW                                                               CR

                         W                                        R
                                                       W
                  X                      R
                         Burst Write                           Burst Read X
                                                      CW
                                   CR
                                                               CR
                            CW

Notes:
1. The diagram shows supported (tested) synchronous state transitions plus supported transitions that depend upon the use of G.
2. Use of "Dummy Reads" (Read Cycles with G High) may be used to make the transition from Read cycles to Write cycles without passing

     through a Deselect cycle. Dummy Read cycles increment the address counter just like normal read cycles.
3. Transitions shown in gray tone assume G has been pulsed high long enough to turn the RAM's drivers off and for incoming data to meet

     Data Input Set Up Time.

Rev: 1.00 6/2006            11/21                                                                                           2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

Absolute Maximum Ratings

(All voltages reference to VSS)

Symbol                           Description                               Value                                          Unit

VDD                              Voltage on VDD Pins                       0.5 to 4.6                                    V

VDDQ                             Voltage on VDDQ Pins                      0.5 to VDD                                    V

VI/O                             Voltage on I/O Pins                 0.5 to VDDQ +0.5 ( 4.6 V max.)                      V

VIN                              Voltage on Other Input Pins         0.5 to VDD +0.5 ( 4.6 V max.)                       V

IIN                              Input Current on Any Pin                  +/20                                          mA

IOUT                             Output Current on Any I/O Pin             +/20                                          mA

PD                               Package Power Dissipation                 1.5                                            W

TSTG                             Storage Temperature                       55 to 125                                     oC

TBIAS                            Temperature Under Bias                    55 to 125                                     oC

Note:
Permanent damage to the device may occur if the Absolute Maximum Ratings are exceeded. Operation should be restricted to Recommended
Operating Conditions. Exposure to conditions exceeding the Absolute Maximum Ratings, for an extended period of time, may affect reliability of
this component.

Power Supply Voltage Ranges (1.8 V/2.5 V Version)

                  Parameter      Symbol Min.                         Typ.       Max.                                   Unit Notes

       1.8 V Supply Voltage                   VDD1              1.7  1.8          2.0                                  V

       2.5 V Supply Voltage                   VDD2              2.3  2.5          2.7                                  V

1.8 V VDDQ I/O Supply Voltage    VDDQ1                          1.7  1.8        VDD                                    V

2.5 V VDDQ I/O Supply Voltage    VDDQ2                          2.3  2.5        VDD                                    V

Notes:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifica-

     tions quoted are evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 4.6 V maximum, with a pulse width not to exceed 20% tKC.

Rev: 1.00 6/2006                              12/21                                                                     2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

VDDQ2 & VDDQ1 Range Logic Levels

                  Parameter                      Symbol Min.           Typ.        Max.                                   Unit Notes

             VDD Input High Voltage              VIH    0.6*VDD             --     VDD + 0.3                              V   1

             VDD Input Low Voltage               VIL    0.3                --     0.3*VDD                                V   1

Notes:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifica-

     tions quoted are evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 4.6 V maximum, with a pulse width not to exceed 20% tKC.

Recommended Operating Temperatures

                  Parameter                      Symbol Min.           Typ.        Max.                                   Unit Notes

Ambient Temperature (Commercial Range Versions)  TA     0                   25     70                                     C  2

Ambient Temperature (Industrial Range Versions)  TA     40                 25     85                                     C  2

Notes:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifica-

     tions quoted are evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 4.6 V maximum, with a pulse width not to exceed 20% tKC.

Undershoot Measurement and Timing                                Overshoot Measurement and Timing

    VIH                                                                            20% tKC

        VSS                                                   VDD + 2.0 V
        50%                                                           50%
VSS 2.0 V
                                                                       VDD

                  20% tKC                                              VIL

Capacitance

(TA = 25oC, f = 1 MHZ, VDD = 2.5 V)

             Parameter               Symbol           Test conditions           Typ. Max. Unit

             Input Capacitance       CIN                   VIN = 0 V            4                                      5  pF
                                                          VOUT = 0 V
Input/Output Capacitance             CI/O                                       6                                      7  pF

Note:
These parameters are sample tested.

Rev: 1.00 6/2006                                 13/21                                                                     2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

AC Test Conditions

        Parameter                      Conditions

        Input high level               VDD 0.2 V

        Input low level                0.2 V                                             Figure 1

        Input slew rate                1 V/ns                                        Output Load 1
                                                                        DQ
        Input reference level          VDD/2

        Output reference level         VDDQ/2

        Output load                    Fig. 1                                                                          50      30pF*

Notes:                                                                             VDDQ/2

1. Include scope and jig capacitance.                                   * Distributed Test Jig Capacitance

2. Test conditions as specified with output loading as shown in Fig. 1

unless otherwise noted.

3. Device is deselected as defined by the Truth Table.

DC Electrical Characteristics          Symbol                                Test Conditions                                Min       Max

              Parameter                    IIL                                    VIN = 0 to VDD                            1 uA      1 uA
                                           IIN                                  VDD  VIN  0 V                              100 uA    100 uA
            Input Leakage Current         IOL                           Output Disable, VOUT = 0 to VDD                     1 uA      1 uA
              (except mode pins)
             FT, ZZ Input Current

           Output Leakage Current

DC Output Characteristics (1.8 V/2.5 V Version)

             Parameter                 Symbol                               Test Conditions                                Min        Max

        1.8 V Output High Voltage        VOH1                            IOH = 4 mA, VDDQ = 1.6 V                     VDDQ 0.4 V   --
        2.5 V Output High Voltage        VOH2                           IOH = 8 mA, VDDQ = 2.375 V
        1.8 V Output Low Voltage         VOL1                                                                              1.7 V      --
        2.5 V Output Low Voltage         VOL2                                     IOL = 4 mA
                                                                                  IOL = 8 mA                               --         0.4 V

                                                                                                                           --         0.4 V

Rev: 1.00 6/2006                                        14/21                                                               2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

Operating Currents

                                                                                         -5.5                          -6.5                  -7.5

Parameter         Test Conditions             Mode                 Symbol                      40                                                      Unit

                                                                                  0            to        0                   40       0           40

                                                                            to 70C 85C to 70C to 85C to 70C to 85C

                  Device Selected;         (x32/x36) Flow Through  IDD            160          180       140                 160       130         150  mA
                  All other inputs                                 IDDQ           25           25        20                  20        15          15
Operating
Current            VIH or  VIL                                    IDD            145          165       130                 150       120         140
                   Output open                                     IDDQ           15           15        10                  10         8           8
                                              (x18) Flow Through                                                                                        mA

Standby           ZZ  VDD 0.2 V             Flow Through         ISB            40           50        40                  50        40          50   mA
Current

Deselect          Device Deselected;          Flow Through         IDD            60           65        50                  55        50          55   mA
Current           All other inputs

                     VIH or  VIL

Notes:
1. IDD and IDDQ apply to any combination of VDD2, VDD1, VDDQ2, and VDDQ1 operation.
2. All parameters listed are worst case scenario.

AC Electrical Characteristics

                    Parameter                       Symbol                  -5.5                         -6.5                          -7.5             Unit

                                                                   Min            Max              Min                 Max        Min        Max

                        Clock Cycle Time            tKC            5.5               --             6.5                --         7.5        --         ns
                      Clock to Output Valid         tKQ
                     Clock to Output Invalid        tKQX           --             5.5               --                 6.5        --         7.5        ns
                    Clock to Output in Low-Z        tLZ1
                                                     tS            2.0               --             2.0                --         2.0        --         ns
                           Setup time                tH
Flow Through                Hold time                              2.0               --             2.0                --         2.0        --         ns

                                                                   1.5               --             1.5                --         1.5        --         ns

                                                                   0.5               --             0.5                --         0.5        --         ns

                    Clock HIGH Time                 tKH            1.3               --             1.3                --         1.5        --         ns

                    Clock LOW Time                          tKL    1.7               --             1.7                --         1.7        --         ns

                    Clock to Output in              tHZ1           1.5            2.5               1.5                3.0        1.5        3.0        ns
                          High-Z

                    G to Output Valid               tOE            --             2.5               --                 3.0        --         3.8        ns

                    G to output in Low-Z            tOLZ1               0            --             0                  --         0          --         ns
                    G to output in High-Z           tOHZ1
                                                    tZZS2          --             2.5               --                 3.0        --         3.8        ns
                       ZZ setup time                tZZH2
                        ZZ hold time                                    5            --             5                  --         5          --         ns

                                                                        1            --             1                  --         1          --         ns

                    ZZ recovery                     tZZR                20           --             20                 --         20         --         ns

Notes:
1. These parameters are sampled and are not 100% tested.
2. ZZ is an asynchronous signal. However, in order to be recognized on any given clock cycle, ZZ must meet the specified setup and hold

     times as specified above.

Rev: 1.00 6/2006                                    15/21                                                                              2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

                                                        Flow Through Mode Timing

      Begin       Read A         Cont             Cont     Write B Read C Read C+1 Read C+2 Read C+3 Read C Cont             Deselect
CK
                                             tKL

                                 tKH              tKC

ADSP                                                                        Fixed High

                           tS                                 tS
                             tH                                AtHDSC initiated read

ADSC

                                       tS
                                         tH

ADV

A0An                 tS                                B           C
   GW                   tH
    BW
                  A
BaBd
     E1                              tS
     E2                                tH
     E3
                                                              tS
                                                                tH

                                                              tS
                                                                tH

                  tS                                                                                                   Deselected with E1
                                                tH

                  tS

                  tH             E2 and E3 only sampled with ADSC

                  tS
                    tH

           G                                                  tH
DQaDQd
                                                              tS       tKQ                                                   tHZ
                                                                                                                                  tKQX
                  tOE                             tOHZ                 tLZ

                                      Q(A)              D(B)                          Q(C)  Q(C+1) Q(C+2) Q(C+3)       Q(C)

Rev: 1.00 6/2006                                              16/21                                                    2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

Sleep Mode

During normal operation, ZZ must be pulled low, either by the user or by its internal pull down resistor. When ZZ is pulled high,
the SRAM will enter a Power Sleep mode after 2 cycles. At this time, internal state of the SRAM is preserved. When ZZ returns to
low, the SRAM operates normally after ZZ recovery time.

Sleep mode is a low current, power-down mode in which the device is deselected and current is reduced to ISB2. The duration of
Sleep mode is dictated by the length of time the ZZ is in a High state. After entering Sleep mode, all inputs except ZZ become
disabled and all outputs go to High-Z The ZZ pin is an asynchronous, active high input that causes the device to enter Sleep mode.
When the ZZ pin is driven high, ISB2 is guaranteed after the time tZZI is met. Because ZZ is an asynchronous input, pending
operations or operations in progress may not be properly completed if ZZ is asserted. Therefore, Sleep mode must not be initiated
until valid pending operations are completed. Similarly, when exiting Sleep mode during tZZR, only a Deselect or Read commands
may be applied while the SRAM is recovering from Sleep mode.

                                                 Sleep Mode Timing Diagram

                               tKH

                          tKC       tKL

   CK             Setup
ADSP                Hold

ADSC                                                  tZZR
   ZZ
                                         tZZS   tZZH

Rev: 1.00 6/2006                         17/21                                                                         2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
TQFP Package Drawing (Package T)                                 L                                                                             GS880F18/32/36BT-xxxV
  Symbol Description Min. Nom. Max
                                                             L1         c                                                                           E1
                                                                                                                                                     E
A1                Standoff     0.05 0.10 0.15                                                                                                 D
                                                                                                                                         D1
A2  Body Thickness 1.35 1.40 1.45
                                                                                     Pin 1
b                 Lead Width   0.20 0.30 0.40
                                                                      Y
c   Lead Thickness 0.09 -- 0.20

D Terminal Dimension 21.9 22.0 22.1                            e
                                                               b
D1                Package Body 19.9 20.0 20.1
                                                             A1
E   Terminal Dimension 15.9 16.0 16.1                               A2

E1                Package Body 13.9 14.0 14.1

e                 Lead Pitch   -- 0.65 --

L                 Foot Length  0.45 0.60 0.75

L1                Lead Length  -- 1.00 --

Y                 Coplanarity  0.10

                  Lead Angle   0 -- 7

Notes:
1. All dimensions are in millimeters (mm).
2. Package width and length do not include mold protrusion.

Rev: 1.00 6/2006                           18/21                                                                                                2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

Ordering Information for GSI Synchronous Burst RAMs

Org  Part Number1           Type          Voltage         Package                                                      Speed2  TA3 Status4
                                          Option                                                                         (ns)

512K x 18 GS880F18BT-5.5V   Flow Through  1.8 V or 2.5 V  TQFP                                                         5.5     C  MP

512K x 18 GS880F18BT-6.5V   Flow Through  1.8 V or 2.5 V  TQFP                                                         6.5     C  MP

512K x 18 GS880F18BT-7.5V   Flow Through  1.8 V or 2.5 V  TQFP                                                         7.5     C  MP

256K x 32 GS880F32BT-5.5V   Flow Through  1.8 V or 2.5 V  TQFP                                                         5.5     C  MP

256K x 32 GS880F32BT-6.5V   Flow Through  1.8 V or 2.5 V  TQFP                                                         6.5     C  MP

256K x 32 GS880F32BT-7.5V   Flow Through  1.8 V or 2.5 V  TQFP                                                         7.5     C  MP

256K x 36 GS880F36BT-5.5V   Flow Through  1.8 V or 2.5 V  TQFP                                                         5.5     C  MP

256K x 36 GS880F36BT-6.5V   Flow Through  1.8 V or 2.5 V  TQFP                                                         6.5     C  MP

256K x 36 GS880F36BT-7.5V   Flow Through  1.8 V or 2.5 V  TQFP                                                         7.5     C  MP

512K x 18 GS880F18BT-5.5IV  Flow Through  1.8 V or 2.5 V  TQFP                                                         5.5     I  MP

512K x 18 GS880F18BT-6.5IV  Flow Through  1.8 V or 2.5 V  TQFP                                                         6.5     I  MP

512K x 18 GS880F18BT-7.5IV  Flow Through  1.8 V or 2.5 V  TQFP                                                         7.5     I  MP

256K x 32 GS880F32BT-5.5IV  Flow Through  1.8 V or 2.5 V  TQFP                                                         5.5     I  MP

256K x 32 GS880F32BT-6.5IV  Flow Through  1.8 V or 2.5 V  TQFP                                                         6.5     I  MP

256K x 32 GS880F32BT-7.5IV  Flow Through  1.8 V or 2.5 V  TQFP                                                         7.5     I  MP

256K x 36 GS880F36BT-5.5IV  Flow Through  1.8 V or 2.5 V  TQFP                                                         5.5     I  MP

256K x 36 GS880F36BT-6.5IV  Flow Through  1.8 V or 2.5 V  TQFP                                                         6.5     I  MP

256K x 36 GS880F36BT-7.5IV  Flow Through  1.8 V or 2.5 V  TQFP                                                         7.5     I  MP

512K x 18 GS880F18BGT-5.5V Flow Through   1.8 V or 2.5 V RoHS-compliant TQFP                                           5.5     C  PQ

512K x 18 GS880F18BGT-6.5V Flow Through   1.8 V or 2.5 V RoHS-compliant TQFP                                           6.5     C  PQ

512K x 18 GS880F18BGT-7.5V Flow Through   1.8 V or 2.5 V RoHS-compliant TQFP                                           7.5     C  PQ

256K x 32 GS880F32BGT-5.5V Flow Through   1.8 V or 2.5 V RoHS-compliant TQFP                                           5.5     C  PQ

256K x 32 GS880F32BGT-6.5V Flow Through   1.8 V or 2.5 V RoHS-compliant TQFP                                           6.5     C  PQ

256K x 32 GS880F32BGT-7.5V Flow Through   1.8 V or 2.5 V RoHS-compliant TQFP                                           7.5     C  PQ

256K x 36 GS880F36BGT-5.5V Flow Through   1.8 V or 2.5 V RoHS-compliant TQFP                                           5.5     C  PQ

256K x 36 GS880F36BGT-6.5V Flow Through   1.8 V or 2.5 V RoHS-compliant TQFP                                           6.5     C  PQ

256K x 36 GS880F36BGT-7.5V Flow Through   1.8 V or 2.5 V RoHS-compliant TQFP                                           7.5     C  PQ

512K x 18 GS880F18BGT-5.5IV Flow Through  1.8 V or 2.5 V RoHS-compliant TQFP                                           5.5     I  PQ

512K x 18 GS880F18BGT-6.5IV Flow Through  1.8 V or 2.5 V RoHS-compliant TQFP                                           6.5     I  PQ

Notes:
1. Customers requiring delivery in Tape and Reel should add the character "T" to the end of the part number. Example: GS880F18BT-5.5IVT.
2. The speed column indicates the cycle frequency (MHz) of the device in Pipeline mode and the latency (ns) in Flow Through mode. Each

     device is Pipeline/Flow through mode-selectable by the user.
3. TA = C = Commercial Temperature Range. TA = I = Industrial Temperature Range.
4. MP = Mass Production. PQ = Pre-Qualification.
5. GSI offers other versions this type of device in many different configurations and with a variety of different features, only some of which are

     covered in this data sheet. See the GSI Technology web site (www.gsitechnology.com) for a complete listing of current offerings.

Rev: 1.00 6/2006                          19/21                                                                              2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

Ordering Information for GSI Synchronous Burst RAMs

Org  Part Number1  Type                   Voltage    Package                                                           Speed2  TA3 Status4
                                          Option                                                                         (ns)

512K x 18 GS880F18BGT-7.5IV Flow Through  1.8 V or 2.5 V RoHS-compliant TQFP                                           7.5     I  PQ

256K x 32 GS880F32BGT-5.5IV Flow Through  1.8 V or 2.5 V RoHS-compliant TQFP                                           5.5     I  PQ

256K x 32 GS880F32BGT-6.5IV Flow Through  1.8 V or 2.5 V RoHS-compliant TQFP                                           6.5     I  PQ

256K x 32 GS880F32BGT-7.5IV Flow Through  1.8 V or 2.5 V RoHS-compliant TQFP                                           7.5     I  PQ

256K x 36 GS880F36BGT-5.5IV Flow Through  1.8 V or 2.5 V RoHS-compliant TQFP                                           5.5     I  PQ

256K x 36 GS880F36BGT-6.5IV Flow Through  1.8 V or 2.5 V RoHS-compliant TQFP                                           6.5     I  PQ

256K x 36 GS880F36BGT-7.5IV Flow Through  1.8 V or 2.5 V RoHS-compliant TQFP                                           7.5     I  PQ

Notes:
1. Customers requiring delivery in Tape and Reel should add the character "T" to the end of the part number. Example: GS880F18BT-5.5IVT.
2. The speed column indicates the cycle frequency (MHz) of the device in Pipeline mode and the latency (ns) in Flow Through mode. Each

     device is Pipeline/Flow through mode-selectable by the user.
3. TA = C = Commercial Temperature Range. TA = I = Industrial Temperature Range.
4. MP = Mass Production. PQ = Pre-Qualification.
5. GSI offers other versions this type of device in many different configurations and with a variety of different features, only some of which are

     covered in this data sheet. See the GSI Technology web site (www.gsitechnology.com) for a complete listing of current offerings.

Rev: 1.00 6/2006                          20/21                                                                              2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS880F18/32/36BT-xxxV

9Mb Sync SRAM Datasheet Revision History

DS/DateRev. Code: Old;  Types of Changes         Page;Revisions;Reason
           New          Format or Content

      880FxxB_V_r1                         Creation of new datasheet

Rev: 1.00 6/2006                          21/21                                                                         2006, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved