电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

GS8160V18AT-200I

器件型号:GS8160V18AT-200I
厂商名称:GSI Technology
厂商官网:http://www.gsitechnology.com/
下载文档

器件描述

1M x 18, 512K x 32, 512K x 36 18Mb Sync Burst SRAMs

文档预览

GS8160V18AT-200I器件文档内容

                                                                                                                       Preliminary

                                                                  GS8160V18/32/36AT-350/333/300/250/200/150

100-Pin TQFP       1M x 18, 512K x 32, 512K x 36 350 MHz150 MHz
Commercial Temp                                                                                                        1.8 V VDD
Industrial Temp    18Mb Sync Burst SRAMs                                                                                1.8 V I/O

Features                                                          cycles can be initiated with either ADSP or ADSC inputs. In
                                                                  Burst mode, subsequent burst addresses are generated
FT pin for user-configurable flow through or pipeline           internally and are controlled by ADV. The burst address
  operation                                                       counter may be configured to count in either linear or
                                                                  interleave order with the Linear Burst Order (LBO) input. The
Single Cycle Deselect (SCD) operation                           Burst function need not be used. New addresses can be loaded
1.8 V +10%/10% core power supply                               on every cycle with no degradation of chip performance.
1.8 V I/O supply
LBO pin for Linear or Interleaved Burst mode                    Flow Through/Pipeline Reads
Internal input resistors on mode pins allow floating mode pins
Default to Interleaved Pipeline mode                            The function of the Data Output register can be controlled by
Byte Write (BW) and/or Global Write (GW) operation              the user via the FT mode pin (Pin 14). Holding the FT mode pin
Internal self-timed write cycle                                 low places the RAM in Flow Through mode, causing output
Automatic power-down for portable applications                  data to bypass the Data Output Register. Holding FT high
JEDEC-standard 100-lead TQFP package                            places the RAM in Pipeline mode, activating the rising-edge-
                                                                  triggered Data Output Register.
Functional Description
                                                                  Byte Write and Global Write
Applications
                                                                  Byte write operation is performed by using Byte Write enable
The GS8160V18/32/36AT is an 18,874,368-bit (16,777,216-bit        (BW) input combined with one or more individual byte write
for x32 version) high performance synchronous SRAM with a         signals (Bx). In addition, Global Write (GW) is available for
2-bit burst address counter. Although of a type originally        writing all bytes at one time, regardless of the Byte Write
developed for Level 2 Cache applications supporting high          control inputs.
performance CPUs, the device now finds application in
synchronous SRAM applications, ranging from DSP main              Sleep Mode
store to networking chip set support.
                                                                  Low power (Sleep mode) is attained through the assertion
Controls                                                          (High) of the ZZ signal, or by stopping the clock (CK).
                                                                  Memory data is retained during Sleep mode.
Addresses, data I/Os, chip enables (E1, E2, E3), address burst
control inputs (ADSP, ADSC, ADV), and write control inputs        Core and Interface Voltages
(Bx, BW, GW) are synchronous and are controlled by a
positive-edge-triggered clock input (CK). Output enable (G)       The GS8160V18/32/36AT operates on a 1.8 V power supply.
and power down control (ZZ) are asynchronous inputs. Burst        All input are 1.8 V compatible. Separate output power (VDDQ)
                                                                  pins are used to decouple output noise from the internal circuits
                                                                  and are 1.8 V compatible.

                                     Parameter Synopsis

                                             -350 -333 -300 -250 -200 -150 Unit

                   Pipeline   tKQ            1.8 2.0 2.2 2.3 2.7 3.3 ns
                    3-1-1-1  tCycle          2.85 3.0 3.3 4.0 5.0 6.7 ns

                     Flow      Curr (x18)    395 370 335 280 230 185 mA
                   Through   Curr (x32/x36)  455 430 390 330 270 210 mA
                    2-1-1-1
                              tKQ            4.5 4.7 5.0 5.5 6.5 7.5 ns
                             tCycle          4.5 4.7 5.0 5.5 6.5 7.5 ns

                               Curr (x18)    270 250 230 210 185 170 mA
                             Curr (x32/x36)  305 285 270 240 205 190 mA

Rev: 1.00a 6/2003                            1/24                                                                      2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                           Preliminary
                                      GS8160V18/32/36AT-350/333/300/250/200/150

GS8160V18A 100-Pin TQFP Pinout

                       A
                           A
                               E1
                                   E2
                                       NC
                                            NC
                                                BB
                                                    BA
                                                         E3
                                                             VDD
                                                                 VSS
                                                                      CK
                                                                          GW
                                                                              BW
                                                                                   G
                                                                                       ADSC
                                                                                           ADSP
                                                                                               ADV
                                                                                                   A
                                                                                                       A

   NC                 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81                                         A
                                                                                                                           NC
   NC              1                                                                                                   80  NC
   NC                                                                                                                      VDDQ
VDDQ               2                                                                                                   79  VSS
                                                                                                                           NC
  VSS              3                                                                                                   78  DQPA
   NC                                                                                                                      DQA
   NC              4                                                                                                   77  DQA
  DQB                                                                                                                      VSS
  DQB              5                                                                                                   76  VDDQ
  VSS                                                                                                                      DQA
VDDQ               6                                                                                                   75  DQA
  DQB                                                                                                                      VSS
  DQB              7                                                                                                   74  NC
                                                                                                                           VDD
    FT             8                                                                                                   73  ZZ
  VDD                                                                                                                      DQA
   NC              9            1M x 18                                                                                72  DQA
  VSS                                                                                                                      VDDQ
  DQB              10                                                                                                  71  VSS
DQB6                                                                                                                      DQA
  VDD              11           Top View                                                                               70  DQA
  VSS                                                                                                                      NC
  DQB              12                                                                                                  69  NC
  DQB                                                                                                                      VSS
DQPB               13                                                                                                  68  VDDQ
   NC                                                                                                                      NC
  VSS              14                                                                                                  67  NC
VDDQ                                                                                                                       NC
   NC              15                                                                                                  66
   NC
   NC              16                                                                                                  65

                   17                                                                                                  64

                   18                                                                                                  63

                   19                                                                                                  62

                   20                                                                                                  61

                   21                                                                                                  60

                   22                                                                                                  59

                   23                                                                                                  58

                   24                                                                                                  57

                   25                                                                                                  56

                   26                                                                                                  55

                   27                                                                                                  54

                   28                                                                                                  53

                   29                                                                                                  52

                   30                                                                                                  51

                       31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

                       LBO
                          A
                               A
                                   A
                                       A
                                            A1
                                                A0
                                                    NC
                                                        NC
                                                             VSS
                                                                 VDD
                                                                     A
                                                                         A
                                                                              A
                                                                                  A
                                                                                      A
                                                                                           A
                                                                                               A
                                                                                                   A
                                                                                                        A

Rev: 1.00a 6/2003               2/24                                                                                    2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                           Preliminary
                                      GS8160V18/32/36AT-350/333/300/250/200/150

GS8160V32A 100-Pin TQFP Pinout

                       A
                           A
                               E1
                                   E2
                                       BD
                                            BC
                                                BB
                                                    BA
                                                         E3
                                                             VDD
                                                                 VSS
                                                                      CK
                                                                          GW
                                                                              BW
                                                                                   G
                                                                                       ADSC
                                                                                           ADSP
                                                                                               ADV
                                                                                                   A
                                                                                                       A

   NC                 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81                                         NC
                                                                                                                           DQB
DQC               1                                                                                                   80  DQB
DQC                                                                                                                       VDDQ
VDDQ               2                                                                                                   79  VSS
                                                                                                                           DQB
VSS               3                                                                                                   78  DQB
DQC                                                                                                                       DQB
DQC               4                                                                                                   77  DQB
DQC                                                                                                                       VSS
DQC               5                                                                                                   76  VDDQ
  VSS                                                                                                                      DQB
VDDQ               6                                                                                                   75  DQB
DQC                                                                                                                       VSS
DQC               7                                                                                                   74  NC
                                                                                                                           VDD
    FT             8                                                                                                   73  ZZ
VDD                                                                                                                       DQA
   NC              9            512K x 32                                                                              72  DQA
VSS                                                                                                                       VDDQ
DQD               10                                                                                                  71  VSS
DQD                                                                                                                       DQA
VDDQ               11           Top View                                                                               70  DQA
  VSS                                                                                                                      DQA
DQD3               12                                                                                                  69  DQA
DQD                                                                                                                       VSS
DQD               13                                                                                                  68  VDDQ
DQD                                                                                                                       DQA
  VSS              14                                                                                                  67  DQA
VDDQ                                                                                                                       NC
DQD               15                                                                                                  66
DQD
   NC              16                                                                                                  65

                   17                                                                                                  64

                   18                                                                                                  63

                   19                                                                                                  62

                   20                                                                                                  61

                   21                                                                                                  60

                   22                                                                                                  59

                   23                                                                                                  58

                   24                                                                                                  57

                   25                                                                                                  56

                   26                                                                                                  55

                   27                                                                                                  54

                   28                                                                                                  53

                   29                                                                                                  52

                   30                                                                                                  51

                       31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

                       LBO
                          A
                               A
                                   A
                                       A
                                            A1
                                                A0
                                                    NC
                                                        NC
                                                             VSS
                                                                 VDD
                                                                     A
                                                                         A
                                                                              A
                                                                                  A
                                                                                      A
                                                                                           A
                                                                                               A
                                                                                                   A
                                                                                                        A

Rev: 1.00a 6/2003               3/24                                                                                    2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                           Preliminary
                                      GS8160V18/32/36AT-350/333/300/250/200/150

GS8160V36A 100-Pin TQFP Pinout

                       A
                           A
                               E1
                                   E2
                                       BD
                                            BC
                                                BB
                                                    BA
                                                         E3
                                                             VDD
                                                                 VSS
                                                                      CK
                                                                          GW
                                                                              BW
                                                                                   G
                                                                                       ADSC
                                                                                           ADSP
                                                                                               ADV
                                                                                                   A
                                                                                                       A

DQPC                  100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81                                         DQPB
                                                                                                                           DQB
  DQC              1                                                                                                   80  DQB
  DQC                                                                                                                      VDDQ
VDDQ               2                                                                                                   79  VSS
                                                                                                                           DQB
  VSS              3                                                                                                   78  DQB
  DQC                                                                                                                      DQB
  DQC              4                                                                                                   77  DQB
  DQC                                                                                                                      VSS
  DQC              5                                                                                                   76  VDDQ
  VSS                                                                                                                      DQB
VDDQ               6                                                                                                   75  DQB
  DQC                                                                                                                      VSS
  DQC              7                                                                                                   74  NC
                                                                                                                           VDD
    FT             8                                                                                                   73  ZZ
  VDD                                                                                                                      DQA
   NC              9            512K x 36                                                                              72  DQA
VSS                                                                                                                       VDDQ
  DQD              10                                                                                                  71  VSS
  DQD                                                                                                                      DQA
VDDQ               11           Top View                                                                               70  DQA
  VSS                                                                                                                      DQA
  DQD              12                                                                                                  69  DQA
  DQD                                                                                                                      VSS
  DQD              13                                                                                                  68  VDDQ
  DQD                                                                                                                      DQA
  VSS              14                                                                                                  67  DQA
VDDQ                                                                                                                       DQPA
  DQD              15                                                                                                  66
  DQD
DQPD               16                                                                                                  65

                   17                                                                                                  64

                   18                                                                                                  63

                   19                                                                                                  62

                   20                                                                                                  61

                   21                                                                                                  60

                   22                                                                                                  59

                   23                                                                                                  58

                   24                                                                                                  57

                   25                                                                                                  56

                   26                                                                                                  55

                   27                                                                                                  54

                   28                                                                                                  53

                   29                                                                                                  52

                   30                                                                                                  51

                       31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

                       LBO
                          A
                               A
                                   A
                                       A
                                            A1
                                                A0
                                                    NC
                                                        NC
                                                             VSS
                                                                 VDD
                                                                     A
                                                                         A
                                                                              A
                                                                                  A
                                                                                      A
                                                                                           A
                                                                                               A
                                                                                                   A
                                                                                                        A

Rev: 1.00a 6/2003               4/24                                                                                    2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
TQFP Pin Description                                                       Preliminary
                                     GS8160V18/32/36AT-350/333/300/250/200/150
Symbol                Type
                                               Description
A0, A1                I
                             Address field LSBs and Address Counter preset Inputs
A                     I                            Address Inputs

DQA                                         Data Input and Output pins

DQB                   I/O       Byte Write--Writes all enabled bytes; active low
DQC                           Byte Write Enable for DQA, DQB Data I/Os; active low

DQD                                       Clock Input Signal; active high
                                Global Write Enable--Writes all bytes; active low
BW                    I
                                              Chip Enable; active low
BA, BB, BC, BD        I                       Chip Enable; active high
                                             Output Enable; active low
CK                    I        Burst address counter advance enable; active low
                            Address Strobe (Processor, Cache Controller); active low
GW                    I                   Sleep Mode control; active high
                                    Flow Through or Pipeline mode; active low
E1, E3                I                Linear Burst Order mode; active low

E2                    I                          Core power supply
                                               I/O and Core Ground
G                     I                     Output driver power supply

ADV                   I                             No Connect

ADSP, ADSC            I

ZZ                    I

FT                    I

LBO                   I

VDD                   I

VSS                   I

VDDQ                  I

NC                    --

Rev: 1.00a 6/2003           5/24                                                                                        2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                         Preliminary
                                                                                    GS8160V18/32/36AT-350/333/300/250/200/150

GS8160V18/32/36A Block Diagram

A0An              Register

                   DQ

                             A0                                                 A0

                                                        D0            Q0 A1

                             A1

                                                        D1            Q1

                                                        Counter

                                                        Load                                                           A

LBO                                                                                                                    Memory
ADV                                                                                                                     Array
CK
                                                                                    Q                                          D
ADSC
ADSP                                                        Register

GW                                                          DQ
BW
BA                                                          Register

                                                            DQ                                36                                  36

BB                                                          Register                                                   4

BC                                                          DQ

                                                            Register                Register                                       Register

                                                            DQ                         QD                                      QD

BD                                                          Register

                                                            DQ

           E1                                               Register                DQx1DQx9
           E2
           E3                                               DQ

          FT                                                Register
           G
                                            Power Down      DQ
            ZZ
                                              Control                        1

Note: Only x36 version shown for simplicity.

Rev: 1.00a 6/2003                                             6/24                                                      2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                             Preliminary
                                                                        GS8160V18/32/36AT-350/333/300/250/200/150

Mode Pin Functions

Mode Name                     Pin  State                                Function
                             Name

Burst Order Control                         L                             Linear Burst
                             LBO                                        Interleaved Burst

                                            H

Output Register Control                    L                            Flow Through
                             FT                                            Pipeline

                                       H or NC

Power Down Control                     L or NC                                Active
                             ZZ                                         Standby, IDD = ISB

                                           H

Note:
There pull-up device on the and FT pin and a pull-down device on the ZZ pin, so those input pins can be unconnected and the chip will operate
in the default states as specified in the above tables.

Burst Counter Sequences                                                 Interleaved Burst Sequence

Linear Burst Sequence

                   A[1:0] A[1:0] A[1:0] A[1:0]                                              A[1:0] A[1:0] A[1:0] A[1:0]

1st address        00    01  10    11                                   1st address         00                         01  10  11

2nd address        01    10  11    00                                   2nd address         01                         00  11  10

3rd address        10    11  00    01                                   3rd address         10                         11  00  01

4th address        11    00  01    10                                   4th address         11                         10  01  00

Note: The burst counter wraps to initial state on the 5th clock.        Note: The burst counter wraps to initial state on the 5th clock.

                                                                                                                                   BPR 1999.05.18

Rev: 1.00a 6/2003                                                 7/24                                                      2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                               Preliminary
                                          GS8160V18/32/36AT-350/333/300/250/200/150

Byte Write Truth Table

Function           GW   BW  BA        BB  BC  BD                                                                       Notes

Read               H    H   X         X   X   X                                                                        1

Read               H    L   H         H   H   H                                                                        1

Write byte a       H    L   L         H   H   H                                                                        2, 3

Write byte b       H    L   H         L   H   H                                                                        2, 3

Write byte c       H    L   H         H   L   H                                                                        2, 3, 4

Write byte d       H    L   H         H   H   L                                                                        2, 3, 4

Write all bytes    H    L   L         L   L   L                                                                        2, 3, 4

Write all bytes    L    X   X         X   X   X

Notes:
1. All byte outputs are active in read cycles regardless of the state of Byte Write Enable inputs.
2. Byte Write Enable inputs BA, BB, BC and/or BD may be used in any combination with BW to write single or multiple bytes.
3. All byte I/Os remain High-Z during all write operations regardless of the state of Byte Write Enable inputs.
4. Bytes "C" and "D" are only available on the x32 and x36 versions.

Rev: 1.00a 6/2003               8/24                                                                                    2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                          Preliminary
                                                     GS8160V18/32/36AT-350/333/300/250/200/150

Synchronous Truth Table

                              Address   State
                               Used
Operation                               Diagram  E1  E2 ADSP ADSC ADV W3 DQ4
                                          Key5

Deselect Cycle, Power Down     None     X        H   X  X                                                              L  X  X High-Z
Deselect Cycle, Power Down     None
Deselect Cycle, Power Down     None     X        L   F  L  X                                                              X  X High-Z
                              External
   Read Cycle, Begin Burst    External  X        L   F  H                                                              L  X  X High-Z
  Read Cycle, Begin Burst     External
  Write Cycle, Begin Burst      Next    R        L   T  L  X                                                              X  X  Q
Read Cycle, Continue Burst     Next
Read Cycle, Continue Burst     Next    R        L   T  H                                                              L  X  F  Q
Write Cycle, Continue Burst    Next
Write Cycle, Continue Burst  Current   W        L   T  H                                                              L  X  T  D
Read Cycle, Suspend Burst
                                        CR       X   X  H  H                                                              L  F  Q

                                        CR       H   X  X  H                                                              L  F  Q

                                        CW       X   X  H  H                                                              L  T  D

                                        CW       H   X  X  H                                                              L  T  D

                                                 X   X  H  H                                                              H  F  Q

Read Cycle, Suspend Burst     Current            H   X  X  H                                                              H  F  Q
Write Cycle, Suspend Burst    Current
Write Cycle, Suspend Burst    Current            X   X  H  H                                                              H  T  D

                                                 H   X  X  H                                                              H  T  D

Notes:
1. X = Don't Care, H = High, L = Low
2. E = T (True) if E2 = 1 and E3 = 0; E = F (False) if E2 = 0 or E3 = 1
3. W = T (True) and F (False) is defined in the Byte Write Truth Table preceding.
4. G is an asynchronous input. G can be driven high at any time to disable active output drivers. G low can only enable active drivers (shown

     as "Q" in the Truth Table above).
5. All input combinations shown above are tested and supported. Input combinations shown in gray boxes need not be used to accomplish

     basic synchronous or synchronous burst operations and may be avoided for simplicity.
6. Tying ADSP high and ADSC low allows simple non-burst synchronous operations. See BOLD items above.
7. Tying ADSP high and ADV low while using ADSC to load new addresses allows simple burst operations. See ITALIC items above.

Rev: 1.00a 6/2003                          9/24                                                                            2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
Simplified State Diagram                                                                                                                                 Preliminary
                                                                                                                   GS8160V18/32/36AT-350/333/300/250/200/150

                                                                                                                   X

                                                                                                                   Deselect

                                                                                              W                              R

                                                                                           W                                        R

                   Simple Burst Synchronous Operation Simple Synchronous Operation  X      First Write R                        First Read  X

                                                                                       CW     CR                                            CR

                                                                                                  W                             R
                                                                                                               R
                                                                                                                                Burst Read      X
                                                                                       X Burst Write
                                                                                                               CR               CR

                                                                                                       CW

Notes:
1. The diagram shows only supported (tested) synchronous state transitions. The diagram presumes G is tied low.
2. The upper portion of the diagram assumes active use of only the Enable (E1, E2, and E3) and Write (BA, BB, BC, BD, BW, and GW)

     control inputs, and that ADSP is tied high and ADSC is tied low.
3. The upper and lower portions of the diagram together assume active use of only the Enable, Write, and ADSC control inputs, and

     assumes ADSP is tied high and ADV is tied low.

Rev: 1.00a 6/2003                                                                             10/24                                              2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                  Preliminary
                                             GS8160V18/32/36AT-350/333/300/250/200/150

Simplified State Diagram with G

                                                                                  X

                                             Deselect

                                 W                                                       R

                          W                                                                 R

                   X                                                                 W
                            First Write R                                                    First Read X

                      CW            CR                                               CW                                CR

                          W                                                                      R
                                                                                      W
                   X                      R
                          Burst Write                                                         Burst Read X
                                                                                     CW
                                    CR
                                                                                              CR
                             CW

Notes:
1. The diagram shows supported (tested) synchronous state transitions plus supported transitions that depend upon the use of G.
2. Use of "Dummy Reads" (Read Cycles with G High) may be used to make the transition from Read cycles to Write cycles without passing

     through a Deselect cycle. Dummy Read cycles increment the address counter just like normal read cycles.
3. Transitions shown in gray tone assume G has been pulsed high long enough to turn the RAM's drivers off and for incoming data to meet

     Data Input Set Up Time.

Rev: 1.00a 6/2003            11/24                                                                                          2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                     Preliminary
                                                                GS8160V18/32/36AT-350/333/300/250/200/150

Absolute Maximum Ratings

(All voltages reference to VSS)

Symbol                           Description                    Value                                                  Unit

VDD                              Voltage on VDD Pins            0.5 to 3.6                                            V

VDDQ                             Voltage in VDDQ Pins           0.5 to 3.6                                            V

VI/O                             Voltage on I/O Pins            0.5 to VDDQ +0.5 ( 3.6 V max.)                        V

VIN                              Voltage on Other Input Pins    0.5 to VDD +0.5 ( 3.6 V max.)                         V

IIN                              Input Current on Any Pin       +/20                                                  mA

IOUT                             Output Current on Any I/O Pin  +/20                                                  mA

PD                               Package Power Dissipation      1.5                                                    W

TSTG                             Storage Temperature            55 to 125                                             oC

TBIAS                            Temperature Under Bias         55 to 125                                             oC

Note:
Permanent damage to the device may occur if the Absolute Maximum Ratings are exceeded. Operation should be restricted to Recommended
Operating Conditions. Exposure to conditions exceeding the Absolute Maximum Ratings, for an extended period of time, may affect reliability of
this component.

Rev: 1.00a 6/2003                             12/24                                                                     2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                             Preliminary
                                                        GS8160V18/32/36AT-350/333/300/250/200/150

Power Supply Voltage Ranges

                   Parameter                     Symbol Min.     Typ.  Max.                                            Unit Notes

1.8 V Supply Voltage                             VDD1   1.6      1.8   2.0                                             V

1.8 V VDDQ I/O Supply Voltage                    VDDQ1  1.6      1.8   2.0                                             V

Notes:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifications quoted are

      evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 3.6 V maximum, with a pulse width not to exceed 20% tKC.

VDDQ Range Logic Levels

                   Parameter                     Symbol Min.     Typ.  Max.                                            Unit Notes

VDD Input High Voltage                           VIH    0.6*VDD  --    VDD + 0.3                                       V   1

VDD Input Low Voltage                            VIL    0.3     --    0.3*VDD                                         V   1

VDDQ I/O Input High Voltage                      VIHQ   0.6*VDD  --    VDDQ + 0.3                                      V   1,3

VDDQ I/O Input Low Voltage                       VILQ   0.3     --    0.3*VDD                                         V   1,3

Notes:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifications quoted are

      evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 3.6 V maximum, with a pulse width not to exceed 20% tKC.
3. VIHQ (max) is voltage on VDDQ pins plus 0.3 V.

Recommended Operating Temperatures

                   Parameter                     Symbol Min.     Typ.  Max.                                            Unit Notes

Ambient Temperature (Commercial Range Versions)  TA     0        25    70                                              C  2

Ambient Temperature (Industrial Range Versions)  TA     40      25    85                                              C  2

Note:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifications quoted are

      evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 3.6 V maximum, with a pulse width not to exceed 20% tKC.

Rev: 1.00a 6/2003                                13/24                                                                  2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                             Preliminary
                                                                        GS8160V18/32/36AT-350/333/300/250/200/150

Undershoot Measurement and Timing                                       Overshoot Measurement and Timing

         VIH                                                                                                20% tKC

        VSS                                                             VDD + 2.0 V
        50%                                                                     50%
VSS 2.0 V
                                                                            VDD

                    20% tKC                                                                  VIL

Capacitance

(TA = 25oC, f = 1 MHZ, VDD = 2.5 V)

             Parameter                     Symbol        Test conditions                          Typ. Max. Unit

             Input Capacitance             CIN                VIN = 0 V                                  4             5  pF
                                                             VOUT = 0 V
Input/Output Capacitance                   CI/O                                                          6             7  pF

Note: These parameters are sample tested.

AC Test Conditions

             Parameter                     Conditions

             Input high level              VDD 0.2 V

             Input low level                     0.2 V

             Input slew rate                     1 V/ns

             Input reference level               VDD/2

        Output reference level                   VDDQ/2

             Output load                         Fig. 1

Notes:

1. Include scope and jig capacitance.

2. Test conditions as specified with output loading as shown in Fig. 1

unless otherwise noted.

3. Device is deselected as defined by the Truth Table.

                                                        Output Load 1
                                           DQ

                                                                        50                        30pF*

                                                                    VDDQ/2

                                                         * Distributed Test Jig Capacitance

Rev: 1.00a 6/2003                                        14/24                                                             2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                        Preliminary
                                                   GS8160V18/32/36AT-350/333/300/250/200/150

DC Electrical Characteristics      Symbol               Test Conditions                                                Min           Max
              Parameter
                                       IIL                   VIN = 0 to VDD                                            1 uA         1 uA
            Input Leakage Current
              (except mode pins)      IIN1                 VDD  VIN  VIH                                                  1 uA       1 uA
                                                           0 V  VIN  VIH                                                  1 uA      100 uA
               ZZ Input Current       IIN2                 VDD  VIN  VIL
                                      IOL                  0 V  VIN  VIL                                                 100 uA      1 uA
                FTInput Current       VOH          Output Disable, VOUT = 0 to VDD                                        1 uA       1 uA
                                      VOL             IOH = 4 mA, VDDQ = 1.6 V
           Output Leakage Current                      IOL = 4 mA, VDD = 1.6 V                                            1 uA       1 uA
             Output High Voltage                                                                                       VDDQ 0.4 V    --
              Output Low Voltage                                                                                                      0.4 V
                                                                                                                            --

Rev: 1.00a 6/2003                           15/24                                                                      2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.  Rev: 1.00a 6/2003                 Operating Currents

                                                                                                                                                                                                                           -350               -333            -300            -250            -200            -150

                                                                                                                                                         Parameter Test Conditions             Mode           Symbol  0          40  0             40  0          40  0          40  0          40  0          40 Unit

                                                                                                                                                                                                                      to         to to              to to           to to           to to           to   to         to

                                                                                                                                                                                                                      70C 85C 70C 85C 70C 85C 70C 85C 70C 85C 70C 85C

                                                                                                                                                                                                    Pipeline  IDD     400        410  380           390  345        355  290        300  240        250  190        200  mA
                                                                                                                                                                                        (x32/                 IDDQ    55         55   50            50   45         45   40         40   30         30   20         20

                                                                                                                                                                    Device Selected;    x36)   Flow           IDD     270        280  255           265  240        250  220        230  190        200  175        185
                                                                                                                                                                    All other inputs                          IDDQ    35         35   30            30   30         30   20         20   15         15   15         15
                                                                                                                                                                                               Through                                                                                                                   mA

                                                                                                                                                         Operating  VIH or  VIL                               IDD     360        370  340           350  310        320  260        270  215        225  170        180
                                                                                                                                                          Current   Output open                               IDDQ    35         35   30            30   25         25   20         20   15         15   15         15

                                                                                                                                                                                               Pipeline                                                                                                                  mA

                                                                                                                                                                                        (x18)                 IDD
                                                                                                                                                                                                              IDDQ
                                                                                                                                                                                                 Flow                 250        260  235           245  215        225  200        210  175        185  160        170  mA
                                                                                                                                                                                               Through                20         20   15            15   15         15   10         10   10         10   10         10

                                                                                                                                                         Standby                               Pipeline       ISB     40         50   40            50   40         50   40         50   40         50   40         50   mA
                                                                                                                                                         Current
                                                                                                                                                                    ZZ  VDD 0.2 V     --     Flow           ISB

                                                                                                                                                                                               Through                40         50   40            50   40         50   40         50   40         50   40         50   mA

                                                                                                                       16/24                             Deselect   Device Deselected;         Pipeline       IDD     90         95   90            95   85         90   85         90   75         80   60         65   mA
                                                                                                                                                         Current
                                                                                                                                                                    All other inputs    --     Flow           IDD
                                                                                                                                                                      VIH or  VIL
                                                                                                                                                                                               Through                70         75   70            75   60         65   60         65   50         55   50         55   mA

                                                                                                                                                         Notes:                                                                                                                                                                  Preliminary
                                                                                                                                                         1. IDD and IDDQ apply to any combination of VDD3, VDD2, VDDQ3, and VDDQ2 operation.                                                                                  GS8160V18/32/36AT-350/333/300/250/200/150
                                                                                                                                                         2. All parameters listed are worst case scenario.

                                                                                                                        2003, Giga Semiconductor, Inc.
                                                                                                  Preliminary
                                                             GS8160V18/32/36AT-350/333/300/250/200/150

AC Electrical Characteristics

                Parameter           Symbol     -350     -333        -300     -250                                         -200         -150  Unit

              Clock Cycle Time        tKC   Min Max  Min Max     Min Max  Min Max                                      Min Max Min Max
            Clock to Output Valid     tKQ   2.85 --  3.0 --      3.3 --   4.0 --
           Clock to Output Invalid    tKQX  -- 1.8   -- 2.0      -- 2.2   -- 2.3                                       5.0 -- 6.7 -- ns
          Clock to Output in Low-Z    tLZ1  1.0 --   1.0 --      1.0 --   1.0 --                                       -- 2.7 -- 3.3 ns
                                       tS   1.0 --   1.0 --      1.0 --   1.0 --                                       1.0 -- 1.0 -- ns
                 Setup time            tH   1.0 --   1.0 --      1.0 --   1.2 --
Pipeline          Hold time            tKC  0.1 --   0.1 --      0.1 --   0.2 --                                       1.0 -- 1.0 -- ns
              Clock Cycle Time        tKQ   4.5 --   4.7 --      5.0 --   5.5 --
  Flow      Clock to Output Valid     tKQX  -- 4.5   -- 4.7      -- 5.0   -- 5.5                                       1.4 -- 1.5 -- ns
Through    Clock to Output Invalid    tLZ1  3.0 --   3.0 --      3.0 --   3.0 --                                       0.4 -- 0.5 -- ns
          Clock to Output in Low-Z     tS   3.0 --   3.0 --      3.0 --   3.0 --                                       6.5 -- 7.5 -- ns
                 Setup time            tH   1.3 --   1.4 --      1.4 --   1.5 --                                       -- 6.5 -- 7.5 ns
                  Hold time            tKH  0.3 --   0.4 --      0.4 --   0.5 --                                       3.0 -- 3.0 -- ns
              Clock HIGH Time          tKL  1.0 --   1.0 --      1.3 --   1.3 --
              Clock LOW Time                1.2 --   1.2 --      1.5 --   1.5 --                                       3.0 -- 3.0 -- ns
             Clock to Output in       tHZ1
                                                                                                                       1.5 -- 1.5 -- ns
                   High-Z             tOE                                                                              0.5 -- 0.5 -- ns
              G to Output Valid      tOLZ1
            G to output in Low-Z     tOHZ1                                                                             1.3 -- 1.5 -- ns
            G to output in High-Z    tZZS2
                                     tZZH2                                                                             1.5 -- 1.7 -- ns
                ZZ setup time         tZZR
                ZZ hold time                1.0 1.8  1.0 2.0     1.0 2.2  1.0 2.3                                      1.0 2.7 1.0 3.0 ns
                 ZZ recovery
                                            -- 1.8   -- 2.0      -- 2.2   -- 2.3                                       -- 2.7 -- 3.3 ns

                                            0  --         0  --  0  --    0  --                                        0        --  0        -- ns

                                            -- 1.8   -- 2.0      -- 2.2   -- 2.3                                       -- 2.7 -- 3.0 ns

                                            5  --         5  --  5  --    5  --                                        5        --  5        -- ns

                                            1  --         1  --  1  --    1  --                                        1        --  1        -- ns

                                            20 --    20 --       20 --    20 --                                        20 -- 20 -- ns

Notes:
1. These parameters are sampled and are not 100% tested.
2. ZZ is an asynchronous signal. However, in order to be recognized on any given clock cycle, ZZ must meet the specified setup and hold times

     as specified above.

Rev: 1.00a 6/2003                                  17/24                                                                2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                                                         Pipeline Mode Timing

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.  Rev: 1.00a 6/2003                               Begin   Read A Cont             Cont  Deselect Write B      Read C         Read C+1 Read C+2 Read C+3 Cont         Deselect
                                                                                                                                                                                     Single Read                                                                Burst Read
                                                                                                                                                                                                                  Single Write

                                                                                                                                                                                                                  tKL

                                                                                                                                                                                                             tKH       tKC

                                                                                                                                                         CK

                                                                                                                                                         ADSP                  tS                                                                      ADSC initiated read
                                                                                                                                                         ADSC                         tH               tH

                                                                                                                                                           ADV                                tS                  B             C
                                                                                                                                                         A0An
                                                                                                                       18/24                                                   tS
                                                                                                                                                            GW                        tH
                                                                                                                                                             BW                                                                            tH                                             Deselected with E1                Preliminary
                                                                                                                                                         BaBd                  A                                                          tH                                                                            GS8160V18/32/36AT-350/333/300/250/200/150
                                                                                                                                                              E1               tS                                                   tS                  E1 masks ADSP
                                                                                                                                                              E2
                                                                                                                                                              E3               tS                           tH

                                                                                                                                                                               tS                      E2 and E3 only sampled with ADSP and ADSC

                                                                                                                        2003, Giga Semiconductor, Inc.                        tS
                                                                                                                                                                                      tH

                                                                                                                                                                               tS
                                                                                                                                                                                      tH

                                                                                                                                                                    G                             tOE  tOHZ       tS                              tLZ                                                              tKQX
                                                                                                                                                         DQaDQd                                                          tH                       tKQ                                    Q(C+2) Q(C+3)

                                                                                                                                                                                                       Q(A)       D(B)                                                      Q(C)  Q(C+1)
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.  Rev: 1.00a 6/2003                 Flow Through Mode Timing

                                                                                                                                                               Begin   Read A           Cont            Cont1        Write B     Read C Read C+1 Read C+2 Read C+3 Read C Cont2            Deselect
                                                                                                                                                         CK
                                                                                                                                                                                                  tKL

                                                                                                                                                                                        tKH             tKC

                                                                                                                                                         ADSP          tS                                                                        Fixed High
                                                                                                                                                         ADSC                tH
                                                                                                                                                                                                                 tS
                                                                                                                                                           ADV                               tH                        tHADSC initiated read
                                                                                                                                                         A0An                         tS

                                                                                                                                                            GW         tS                                        B            C
                                                                                                                                                             BW              tH
                                                                                                                                                         BaBd
                                                                                                                                                              E1        A
                                                                                                                                                              E2
                                                                                                                       19/24                                  E3                        tS
                                                                                                                                                                                              tH

                                                                                                                                                                                                                 tS
                                                                                                                                                                                                                       tH

                                                                                                                                                                                                                       tH                                                                                   Preliminary
                                                                                                                                                                                                                 tS                                                                                      GS8160V18/32/36AT-350/333/300/250/200/150

                                                                                                                                                                       tS                                                                                                            Deselected with E1
                                                                                                                                                                                                             tH

                                                                                                                                                                       tS                         E2 and E3 only sampled with ADSC
                                                                                                                                                                             tH
                                                                                                                        2003, Giga Semiconductor, Inc.
                                                                                                                                                                       tS
                                                                                                                                                                             tH

                                                                                                                                                                    G                                            tS                 tKQ                                                    tHZ
                                                                                                                                                         DQaDQd                                                                                                                           tKQX
                                                                                                                                                                                   tOE                  tOHZ tH                  tLZ

                                                                                                                                                                                                  Q(A)           D(B)                    Q(C)                Q(C+1)  Q(C+2)  Q(C+3)  Q(C)
                                                                                                  Preliminary
                                                            GS8160V18/32/36AT-350/333/300/250/200/150

Sleep Mode

During normal operation, ZZ must be pulled low, either by the user or by its internal pull down resistor. When ZZ is pulled high,
the SRAM will enter a Power Sleep mode after 2 cycles. At this time, internal state of the SRAM is preserved. When ZZ returns to
low, the SRAM operates normally after ZZ recovery time.

Sleep mode is a low current, power-down mode in which the device is deselected and current is reduced to ISB2. The duration of
Sleep mode is dictated by the length of time the ZZ is in a High state. After entering Sleep mode, all inputs except ZZ become
disabled and all outputs go to High-Z The ZZ pin is an asynchronous, active high input that causes the device to enter Sleep mode.
When the ZZ pin is driven high, ISB2 is guaranteed after the time tZZI is met. Because ZZ is an asynchronous input, pending
operations or operations in progress may not be properly completed if ZZ is asserted. Therefore, Sleep mode must not be initiated
until valid pending operations are completed. Similarly, when exiting Sleep mode during tZZR, only a Deselect or Read commands
may be applied while the SRAM is recovering from Sleep mode.

Sleep Mode Timing Diagram

CK                 tS tH  tKC tKH tKL  ~~ ~~ ~~ ~~ ~~ ~~
ADSP                                               ~~ ~~ ~~ ~~ ~~
ADSC                      tZZS                 tZZH                tZZR

  ZZ

                                       Snooze

Application Tips

Single and Dual Cycle Deselect

SCD devices (like this one) force the use of "dummy read cycles" (read cycles that are launched normally but that are ended with
the output drivers inactive) in a fully synchronous environment. Dummy read cycles waste performance but their use usually
assures there will be no bus contention in transitions from reads to writes or between banks of RAMs. DCD SRAMs do not waste
bandwidth on dummy cycles and are logically simpler to manage in a multiple bank application (wait states need not be inserted at
bank address boundary crossings) but greater care must be exercised to avoid excessive bus contention.

Rev: 1.00a 6/2003         20/24                                                                                        2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                         Preliminary
                                                                    GS8160V18/32/36AT-350/333/300/250/200/150

TQFP Package Drawing                                             L  

  Symbol Description Min. Nom. Max                           L1       c

A1                 Standoff     0.05 0.10 0.15                                                                                              D
                                                                                                                                       D1
A2  Body Thickness 1.35 1.40 1.45
                                                                                   Pin 1
b                  Lead Width   0.20 0.30 0.40
                                                                    Y
c   Lead Thickness 0.09 -- 0.20

D Terminal Dimension 21.9 22.0 22.1                              e

D1  Package Body 19.9 20.0 20.1

E   Terminal Dimension 15.9 16.0 16.1                            b

E1  Package Body 13.9 14.0 14.1

e                  Lead Pitch   -- 0.65 --

L                  Foot Length  0.45 0.60 0.75

L1                 Lead Length  -- 1.00 --                   A1

Y                  Coplanarity  0.10                                A2                                                 E1

                   Lead Angle   0 -- 7                                                                               E

Notes:
1. All dimensions are in millimeters (mm).
2. Package width and length do not include mold protrusion.

Rev: 1.00a 6/2003                           21/24                                                                      2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                        Preliminary
                                                   GS8160V18/32/36AT-350/333/300/250/200/150

Ordering Information for GSI Synchronous Burst RAMs

Org Part Number1            Type                     Package  Speed2                                                            TA3  Status
                                                              (MHz/ns)

1M x 18 GS8160V18AT-350     Pipeline/Flow Through    TQFP                                                              350/4.5  C

1M x 18 GS8160V18AT-333     Pipeline/Flow Through    TQFP                                                              333/4.7  C

1M x 18 GS8160V18AT-300     Pipeline/Flow Through    TQFP                                                              300/5    C

1M x 18 GS8160V18AT-250     Pipeline/Flow Through    TQFP                                                              250/5.5  C

1M x 18 GS8160V18AT-200     Pipeline/Flow Through    TQFP                                                              200/6.5  C

1M x 18 GS8160V18AT-150     Pipeline/Flow Through    TQFP                                                              150/7.5  C

512K x 32 GS8160V32AT-350   Pipeline/Flow Through    TQFP                                                              350/4.5  C

512K x 32 GS8160V32AT-333   Pipeline/Flow Through    TQFP                                                              333/4.7  C

512K x 32 GS8160V32AT-300   Pipeline/Flow Through    TQFP                                                              300/5    C

512K x 32 GS8160V32AT-250   Pipeline/Flow Through    TQFP                                                              250/5.5  C

512K x 32 GS8160V32AT-200   Pipeline/Flow Through    TQFP                                                              200/6.5  C

512K x 32 GS8160V32AT-150   Pipeline/Flow Through    TQFP                                                              150/7.5  C

512K x 36 GS8160V36AT-350   Pipeline/Flow Through    TQFP                                                              350/4.5  C

512K x 36 GS8160V36AT-333   Pipeline/Flow Through    TQFP                                                              333/4.7  C

512K x 36 GS8160V36AT-300   Pipeline/Flow Through    TQFP                                                              300/5    C

512K x 36 GS8160V36AT-250   Pipeline/Flow Through    TQFP                                                              250/5.5  C

512K x 36 GS8160V36AT-200   Pipeline/Flow Through    TQFP                                                              200/6.5  C

512K x 36 GS8160V36AT-150   Pipeline/Flow Through    TQFP                                                              150/7.5  C

1M x 18 GS8160V18AT-350I    Pipeline/Flow Through    TQFP                                                              350/4.5  I

1M x 18 GS8160V18AT-333I    Pipeline/Flow Through    TQFP                                                              333/4.7  I

1M x 18 GS8160V18AT-300I    Pipeline/Flow Through    TQFP                                                              300/5    I

1M x 18 GS8160V18AT-250I    Pipeline/Flow Through    TQFP                                                              250/5.5  I

1M x 18 GS8160V18AT-200I    Pipeline/Flow Through    TQFP                                                              200/6.5  I

1M x 18 GS8160V18AT-150I    Pipeline/Flow Through    TQFP                                                              150/7.5  I

512K x 32 GS8160V32AT-350I  Pipeline/Flow Through    TQFP                                                              350/4.5  I

512K x 32 GS8160V32AT-333I  Pipeline/Flow Through    TQFP                                                              333/4.7  I

512K x 32 GS8160V32AT-300I  Pipeline/Flow Through    TQFP                                                              300/5    I

512K x 32 GS8160V32AT-250I  Pipeline/Flow Through    TQFP                                                              250/5.5  I

512K x 32 GS8160V32AT-200I  Pipeline/Flow Through    TQFP                                                              200/6.5  I

512K x 32 GS8160V32AT-150I  Pipeline/Flow Through    TQFP                                                              150/7.5  I

Notes:
1. Customers requiring delivery in Tape and Reel should add the character "T" to the end of the part number. Example: GS8160V18AT-150IT.
2. The speed column indicates the cycle frequency (MHz) of the device in Pipeline mode and the latency (ns) in Flow Through mode. Each

     device is Pipeline/Flow through mode-selectable by the user.
3. TA = C = Commercial Temperature Range. TA = I = Industrial Temperature Range.
4. GSI offers other versions this type of device in many different configurations and with a variety of different features, only some of which

     are covered in this data sheet. See the GSI Technology web site (www.gsitechnology.com) for a complete listing of current offerings.

Rev: 1.00a 6/2003           22/24                                                                                       2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                        Preliminary
                                                   GS8160V18/32/36AT-350/333/300/250/200/150

Org Part Number1            Type                   Package  Speed2                                                              TA3  Status
                                                            (MHz/ns)

512K x 36 GS8160V36AT-350I  Pipeline/Flow Through  TQFP                                                                350/4.5  I

512K x 36 GS8160V36AT-333I  Pipeline/Flow Through  TQFP                                                                333/4.7  I

512K x 36 GS8160V36AT-300I  Pipeline/Flow Through  TQFP                                                                300/5    I

512K x 36 GS8160V36AT-250I  Pipeline/Flow Through  TQFP                                                                250/5.5  I

512K x 36 GS8160V36AT-200I  Pipeline/Flow Through  TQFP                                                                200/6.5  I

512K x 36 GS8160V36AT-150I  Pipeline/Flow Through  TQFP                                                                150/7.5  I

Notes:
1. Customers requiring delivery in Tape and Reel should add the character "T" to the end of the part number. Example: GS8160V18AT-150IT.
2. The speed column indicates the cycle frequency (MHz) of the device in Pipeline mode and the latency (ns) in Flow Through mode. Each

     device is Pipeline/Flow through mode-selectable by the user.
3. TA = C = Commercial Temperature Range. TA = I = Industrial Temperature Range.
4. GSI offers other versions this type of device in many different configurations and with a variety of different features, only some of which

     are covered in this data sheet. See the GSI Technology web site (www.gsitechnology.com) for a complete listing of current offerings.

Rev: 1.00a 6/2003           23/24                                                                                       2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                       Preliminary
                                                  GS8160V18/32/36AT-350/333/300/250/200/150

18Mb Sync SRAM Datasheet Revision History

DS/DateRev. Code: Old;  Types of Changes          Page;Revisions;Reason
           New          Format or Content

     GS8160VxxA_r1                         Creation of new datasheet

Rev: 1.00a 6/2003                          24/24                                                                        2003, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved