电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

GS8160F32T-7

器件型号:GS8160F32T-7
厂商名称:GSI Technology
厂商官网:http://www.gsitechnology.com/
下载文档

器件描述

1M x 18, 512K x 32, 512K x 36 18Mb Sync Burst SRAMs

文档预览

GS8160F32T-7器件文档内容

                                                                  GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

100-Pin TQFP       1M x 18, 512K x 32, 512K x 36                                                                            5.5 ns8.5 ns
Commercial Temp      18Mb Sync Burst SRAMs                                                                             2.5 V or 3.3 V VDD
Industrial Temp                                                                                                         2.5 V or 3.3 V I/O

Features                                                          interleave order with the Linear Burst Order (LBO) input. The
                                                                  Burst function need not be used. New addresses can be loaded
Flow Through mode operation; Pin 14 = No Connect                on every cycle with no degradation of chip performance.
2.5 V or 3.3 V +10%/10% core power supply
2.5 V or 3.3 V I/O supply                                       Designing For Compatibility
LBO pin for Linear or Interleaved Burst mode                    The JEDEC standard for Burst RAMS calls for a FT mode pin
Internal input resistors on mode pins allow floating mode pins  option on Pin 14. Board sites for flow through Burst RAMS
Byte Write (BW) and/or Global Write (GW) operation              should be designed with VSS connected to the FT pin location
Internal self-timed write cycle                                 to ensure the broadest access to multiple vendor sources.
Automatic power-down for portable applications                  Boards designed with FT pin pads tied low may be stuffed with
JEDEC-standard 100-lead TQFP package                            GSI's pipeline/flow through-configurable Burst RAMs or any
                                                                  vendor's flow through or configurable Burst SRAM. Boards
Functional Description                                            designed with the FT pin location tied high or floating must
                                                                  employ a non-configurable flow through Burst RAM, like this
Applications                                                      RAM, to achieve flow through functionality.
The GS8160F18/32/36T is an 18,874,368-bit (16,777,216-bit
for x32 version) high performance synchronous SRAM with a         Byte Write and Global Write
2-bit burst address counter. Although of a type originally        Byte write operation is performed by using Byte Write enable
developed for Level 2 Cache applications supporting high          (BW) input combined with one or more individual byte write
performance CPUs, the device now finds application in             signals (Bx). In addition, Global Write (GW) is available for
synchronous SRAM applications, ranging from DSP main              writing all bytes at one time, regardless of the Byte Write
store to networking chip set support.                             control inputs.

Controls                                                          Sleep Mode
Addresses, data I/Os, chip enables (E1, E2, E3), address burst    Low power (Sleep mode) is attained through the assertion
control inputs (ADSP, ADSC, ADV), and write control inputs        (High) of the ZZ signal, or by stopping the clock (CK).
(Bx, BW, GW) are synchronous and are controlled by a              Memory data is retained during Sleep mode.
positive-edge-triggered clock input (CK). Output enable (G)
and power down control (ZZ) are asynchronous inputs. Burst        Core and Interface Voltages
cycles can be initiated with either ADSP or ADSC inputs. In       The GS8160F18/32/36T operates on a 2.5 V or 3.3 V power
Burst mode, subsequent burst addresses are generated              supply. All input are 3.3 V and 2.5 V compatible. Separate
internally and are controlled by ADV. The burst address           output power (VDDQ) pins are used to decouple output noise
counter may be configured to count in either linear or            from the internal circuits and are 3.3 V and 2.5 V compatible.

                                     Parameter Synopsis

                                     -5.5 -6 -6.5 -7 -7.5 -8.5 Unit

                     Flow     tKQ    5.5 6.0 6.5 7.0 7.5 8.5 ns
                   Through   tCycle  5.5 6.0 6.5 7.0 7.5 8.5 ns
                    2-1-1-1

                   3.3 V       Curr (x18) 175 165 160 150 145 135 mA
                             Curr (x32/x36) 200 190 180 170 165 150 mA

                   2.5 V       Curr (x18) 175 165 160 150 145 135 mA
                             Curr (x32/x36) 200 190 180 170 165 150 mA

Rev: 2.12 11/2004                    1/22                                                                               1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                           GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

                       GS8160F18 100-Pin TQFP Pinout (Package T)

                       A
                           A
                               E1
                                   E2
                                       NC
                                            NC
                                                BB
                                                    BA
                                                         E3
                                                             VDD
                                                                 VSS
                                                                      CK
                                                                          GW
                                                                              BW
                                                                                   G
                                                                                       ADSC
                                                                                           ADSP
                                                                                               ADV
                                                                                                   A
                                                                                                       A

   NC                 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81                                         A
                                                                                                                           NC
   NC              1                                                                                                   80  NC
   NC                                                                                                                      VDDQ
VDDQ               2                                                                                                   79  VSS
                                                                                                                           NC
  VSS              3                                                                                                   78  DQPA
   NC                                                                                                                      DQA
   NC              4                                                                                                   77  DQA
  DQB                                                                                                                      VSS
  DQB              5                                                                                                   76  VDDQ
  VSS                                                                                                                      DQA
VDDQ               6                                                                                                   75  DQA
  DQB                                                                                                                      VSS
  DQB              7                                                                                                   74  NC
                                                                                                                           VDD
   NC              8                                                                                                   73  ZZ
  VDD                                                                                                                      DQA
   NC              9   1M x 18                                                                                         72  DQA
  VSS                                                                                                                      VDDQ
  DQB              10                                                                                                  71  VSS
  DQB                                                                                                                      DQA
VDDQ              11  Top View                                                                                        70  DQA
  VSS                                                                                                                      NC
  DQB              12                                                                                                  69  NC
  DQB                                                                                                                      VSS
DQPB               13                                                                                                  68  VDDQ
   NC                                                                                                                      NC
  VSS              14                                                                                                  67  NC
VDDQ                                                                                                                       NC
   NC              15                                                                                                  66
   NC
   NC              16                                                                                                  65

                   17                                                                                                  64

                   18                                                                                                  63

                   19                                                                                                  62

                   20                                                                                                  61

                   21                                                                                                  60

                   22                                                                                                  59

                   23                                                                                                  58

                   24                                                                                                  57

                   25                                                                                                  56

                   26                                                                                                  55

                   27                                                                                                  54

                   28                                                                                                  53

                   29                                                                                                  52

                   30                                                                                                  51

                       31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

                       LBO
                          A
                               A
                                   A
                                       A
                                            A1
                                                A0
                                                    NC
                                                        NC
                                                             VSS
                                                                 VDD
                                                                     A
                                                                         A
                                                                              A
                                                                                  A
                                                                                      A
                                                                                           A
                                                                                               A
                                                                                                   A
                                                                                                        A

Rev: 2.12 11/2004      2/22                                                                                                 1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                           GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

                       GS8160F32 100-Pin TQFP Pinout (Package T)

                       A
                           A
                               E1
                                   E2
                                       BD
                                            BC
                                                BB
                                                    BA
                                                         E3
                                                             VDD
                                                                 VSS
                                                                      CK
                                                                          GW
                                                                              BW
                                                                                   G
                                                                                       ADSC
                                                                                           ADSP
                                                                                               ADV
                                                                                                   A
                                                                                                       A

   NC                 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81                                         NC
                                                                                                                           DQB
DQC               1                                                                                                   80  DQB
DQC                                                                                                                       VDDQ
VDDQ               2                                                                                                   79  VSS
                                                                                                                           DQB
VSS               3                                                                                                   78  DQB
DQC                                                                                                                       DQB
DQC               4                                                                                                   77  DQB
DQC                                                                                                                       VSS
DQC               5                                                                                                   76  VDDQ
  VSS                                                                                                                      DQB
VDDQ               6                                                                                                   75  DQB
DQC                                                                                                                       VSS
DQC               7                                                                                                   74  NC
                                                                                                                           VDD
   NC              8                                                                                                   73  ZZ
VDD                                                                                                                       DQA
   NC              9   512K x 32                                                                                       72  DQA
VSS                                                                                                                       VDDQ
DQD               10                                                                                                  71  VSS
DQD                                                                                                                       DQA
VDDQ               11  Top View                                                                                        70  DQA
  VSS                                                                                                                      DQA
DQD               12                                                                                                  69  DQA
DQD                                                                                                                       VSS
DQD               13                                                                                                  68  VDDQ
DQD                                                                                                                       DQA
  VSS              14                                                                                                  67  DQA
VDDQ                                                                                                                       NC
DQD               15                                                                                                  66
DQD
   NC              16                                                                                                  65

                   17                                                                                                  64

                   18                                                                                                  63

                   19                                                                                                  62

                   20                                                                                                  61

                   21                                                                                                  60

                   22                                                                                                  59

                   23                                                                                                  58

                   24                                                                                                  57

                   25                                                                                                  56

                   26                                                                                                  55

                   27                                                                                                  54

                   28                                                                                                  53

                   29                                                                                                  52

                   30                                                                                                  51

                       31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

                       LBO
                          A
                               A
                                   A
                                       A
                                            A1
                                                A0
                                                    NC
                                                        NC
                                                             VSS
                                                                 VDD
                                                                     A
                                                                         A
                                                                              A
                                                                                  A
                                                                                      A
                                                                                           A
                                                                                               A
                                                                                                   A
                                                                                                        A

Rev: 2.12 11/2004      3/22                                                                                                 1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                           GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

                       GS8160F36 100-Pin TQFP Pinout (Package T)

                       A
                           A
                               E1
                                   E2
                                       BD
                                            BC
                                                BB
                                                    BA
                                                         E3
                                                             VDD
                                                                 VSS
                                                                      CK
                                                                          GW
                                                                              BW
                                                                                   G
                                                                                       ADSC
                                                                                           ADSP
                                                                                               ADV
                                                                                                   A
                                                                                                       A

DQPC                  100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81                                         DQPB
                                                                                                                           DQB
  DQC              1                                                                                                   80  DQB
  DQC                                                                                                                      VDDQ
VDDQ               2                                                                                                   79  VSS
                                                                                                                           DQB
  VSS              3                                                                                                   78  DQB
  DQC                                                                                                                      DQB
  DQC              4                                                                                                   77  DQB
  DQC                                                                                                                      VSS
  DQC              5                                                                                                   76  VDDQ
  VSS                                                                                                                      DQB
VDDQ               6                                                                                                   75  DQB
  DQC                                                                                                                      VSS
  DQC              7                                                                                                   74  NC
                                                                                                                           VDD
   NC              8                                                                                                   73  ZZ
  VDD                                                                                                                      DQA
   NC              9   512K x 36                                                                                       72  DQA
VSS                                                                                                                       VDDQ
  DQD              10                                                                                                  71  VSS
  DQD                                                                                                                      DQA
VDDQ               11  Top View                                                                                        70  DQA
  VSS                                                                                                                      DQA
  DQD              12                                                                                                  69  DQA
  DQD                                                                                                                      VSS
  DQD              13                                                                                                  68  VDDQ
  DQD                                                                                                                      DQA
  VSS              14                                                                                                  67  DQA
VDDQ                                                                                                                       DQPA
  DQD              15                                                                                                  66
  DQD
DQPD               16                                                                                                  65

                   17                                                                                                  64

                   18                                                                                                  63

                   19                                                                                                  62

                   20                                                                                                  61

                   21                                                                                                  60

                   22                                                                                                  59

                   23                                                                                                  58

                   24                                                                                                  57

                   25                                                                                                  56

                   26                                                                                                  55

                   27                                                                                                  54

                   28                                                                                                  53

                   29                                                                                                  52

                   30                                                                                                  51

                       31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

                       LBO
                          A
                               A
                                   A
                                       A
                                            A1
                                                A0
                                                    NC
                                                        NC
                                                             VSS
                                                                 VDD
                                                                     A
                                                                         A
                                                                              A
                                                                                  A
                                                                                      A
                                                                                           A
                                                                                               A
                                                                                                   A
                                                                                                        A

Rev: 2.12 11/2004      4/22                                                                                                 1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
TQFP Pin Description                           GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

Symbol               Type                     Description

    A0, A1               I   Address field LSBs and Address Counter preset Inputs
      A                  I                         Address Input

     DQA               I/O                  Data Input and Output pins
     DQB
     DQC               --                           No Connect
     DQD                 I       Byte Write--Writes all enabled bytes; active low
     NC                  I    Byte Write Enable for DQA, DQB Data I/Os; active low
     BW                  I
BA, BB, BC, BD           I                Clock Input Signal; active high
     CK                  I      Global Write Enable--Writes all bytes; active low
     GW                  I
    E1, E3               I                    Chip Enable; active low
      E2                 I                    Chip Enable; active high
      G                  I                   Output Enable; active low
     ADV                 I     Burst address counter advance enable; active low
ADSP, ADSC               I  Address Strobe (Processor, Cache Controller); active low
      ZZ                 I                Sleep Mode control; active high
     LBO                 I             Linear Burst Order mode; active low
     VDD                 I
     VSS                                         Core power supply
    VDDQ                                       I/O and Core Ground
                                            Output driver power supply

Rev: 2.12 11/2004           5/22                                                                                        1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                      GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

                                                        GS8160F18/32/36 Block Diagram

A0An              Register                                                     A0

LBO                DQ                                   D0            Q0 A1
ADV                                A0
CK
ADSC                               A1
ADSP
GW                                                      D1            Q1
BW
BA                                                      Counter

BB                                                      Load                                                           A

BC                                                                                                                     Memory
                                                                                                                        Array
BD
                                                                                    Q                                          D

                                                            Register

                                                            DQ

                                                            Register                          36                                  36

                                                            DQ                                                         4

                                                            Register

                                                            DQ

                                                            Register                Register                                       Register

                                                            DQ                         QD                                      QD

                                                            Register

                                                            DQ

           E1                                               Register                DQx1DQx9
           E2
           E3                                               DQ

           0                                                Register
           G
                                                            DQ
                                            Power Down
            ZZ                                                               1

                                              Control
Note: Only x36 version shown for simplicity.

Rev: 2.12 11/2004                                             6/22                                                             1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                         GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

Mode Pin Functions

                   Mode Name                                Pin Name State                                                 Function

              Burst Order Control                                                    L                                   Linear Burst
                                                                LBO                                                    Interleaved Burst

                                                                                    H

              Power Down Control                                                L or NC                                      Active
                                                                ZZ                                                     Standby, IDD = ISB

                                                                                   H

Note:
There is a pull-down device on the ZZ pin, so this input pin can be unconnected and the chip will operate in the default states as specified in
the above tables.

Burst Counter Sequences

Linear Burst Sequence                                                 Interleaved Burst Sequence

                   A[1:0] A[1:0] A[1:0] A[1:0]                                               A[1:0] A[1:0] A[1:0] A[1:0]

1st address        00       01     10  11                                 1st address        00                        01  10              11

2nd address        01       10     11  00                                 2nd address        01                        00  11              10

3rd address        10       11     00  01                                 3rd address        10                        11  00              01

4th address        11       00     01  10                                 4th address        11                        10  01              00

Note:                                                                 Note:
The burst counter wraps to initial state on the 5th clock.            The burst counter wraps to initial state on the 5th clock.

                                                                                                                                               BPR 1999.05.18

Byte Write Truth Table

Function               GW          BW                       BA        BB                 BC      BD                        Notes

Read                     H         H                        X         X                  X       X                         1

Read                     H         L                        H         H                  H       H                         1

Write byte a             H         L                        L         H                  H       H                         2, 3

Write byte b             H         L                        H         L                  H       H                         2, 3

Write byte c             H         L                        H         H                  L       H                         2, 3, 4

Write byte d             H         L                        H         H                  H       L                         2, 3, 4

Write all bytes          H         L                        L         L                  L       L                         2, 3, 4

Write all bytes          L         X                        X         X                  X       X

Notes:
1. All byte outputs are active in read cycles regardless of the state of Byte Write Enable inputs.
2. Byte Write Enable inputs BA, BB, BC, and/or BD may be used in any combination with BW to write single or multiple bytes.
3. All byte I/Os remain High-Z during all write operations regardless of the state of Byte Write Enable inputs.
4. Bytes "C" and "D" are only available on the x32 and x36 versions.

Rev: 2.12 11/2004                                               7/22                                                            1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                       GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

Synchronous Truth Table

                             Address   State
                              Used
Operation                              Diagram  E1  E2 ADSP ADSC ADV W3 DQ4
                                         Key5

Deselect Cycle, Power Down   None      X        H   X  X                                                               L  X  X High-Z

Deselect Cycle, Power Down   None      X        L   F  L  X                                                               X  X High-Z

Deselect Cycle, Power Down   None      X        L   F  H                                                               L  X  X High-Z

Read Cycle, Begin Burst      External  R        L   T  L  X                                                               X  X  Q

Read Cycle, Begin Burst      External  R        L   T  H                                                               L  X  F  Q

Write Cycle, Begin Burst     External  W        L   T  H                                                               L  X  T  D

Read Cycle, Continue Burst   Next      CR       X   X  H  H                                                               L  F  Q

Read Cycle, Continue Burst   Next      CR       H   X  X  H                                                               L  F  Q

Write Cycle, Continue Burst  Next      CW       X   X  H  H                                                               L  T  D

Write Cycle, Continue Burst  Next      CW       H   X  X  H                                                               L  T  D

Read Cycle, Suspend Burst    Current            X   X  H  H                                                               H  F  Q

Read Cycle, Suspend Burst    Current            H   X  X  H                                                               H  F  Q

Write Cycle, Suspend Burst   Current            X   X  H  H                                                               H  T  D

Write Cycle, Suspend Burst   Current            H   X  X  H                                                               H  T  D

Notes:
1. X = Don't Care, H = High, L = Low
2. E = T (True) if E2 = 1; E = F (False) if E2 = 0
3. W = T (True) and F (False) is defined in the Byte Write Truth Table preceding
4. G is an asynchronous input. G can be driven high at any time to disable active output drivers. G low can only enable active drivers (shown

     as "Q" in the Truth Table above).
5. All input combinations shown above are tested and supported. Input combinations shown in gray boxes need not be used to accomplish

     basic synchronous or synchronous burst operations and may be avoided for simplicity.
6. Tying ADSP high and ADSC low allows simple non-burst synchronous operations. See BOLD items above.
7. Tying ADSP high and ADV low while using ADSC to load new addresses allows simple burst operations. See ITALIC items above.

Rev: 2.12 11/2004                         8/22                                                                               1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                                       GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

                                                                                              Simplified State Diagram

                                                                                                                   X

                                                                                                                   Deselect

                                                                                              W                              R

                                                                                           W                                        R

                   Simple Burst Synchronous Operation Simple Synchronous Operation  X      First Write R                        First Read  X

                                                                                       CW     CR                                            CR

                                                                                                  W                             R
                                                                                                               R
                                                                                                                                Burst Read      X
                                                                                       X Burst Write
                                                                                                               CR               CR

                                                                                                       CW

Notes:
1. The diagram shows only supported (tested) synchronous state transitions. The diagram presumes G is tied low.
2. The upper portion of the diagram assumes active use of only the Enable (E1, E2, and E3) and Write (BA, BB, BC, BD, BW, and GW) con-

     trol inputs and that ADSP is tied high and ADSC is tied low.
3. The upper and lower portions of the diagram together assume active use of only the Enable, Write, and ADSC control inputs and

     assumes ADSP is tied high and ADV is tied low.

Rev: 2.12 11/2004                                                                             9/22                                                 1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                       GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

                          Simplified State Diagram with G

                                             X

                                             Deselect

                                 W                         R

                          W                                   R

                   X                                   W
                            First Write R                      First Read X

                      CW            CR                 CW                                                              CR

                          W                                        R
                                                        W
                   X                      R
                          Burst Write                           Burst Read X
                                                       CW
                                    CR
                                                                CR
                             CW

Notes:
1. The diagram shows supported (tested) synchronous state transitions plus supported transitions that depend upon the use of G.
2. Use of "Dummy Reads" (Read Cycles with G High) may be used to make the transition from read cycles to write cycles without passing

     through a Deselect cycle. Dummy Read cycles increment the address counter just like normal read cycles.
3. Transitions shown in grey tone assume G has been pulsed high long enough to turn the RAM's drivers off and for incoming data to meet

     Data Input Set Up Time.

Rev: 2.12 11/2004            10/22                                                                                          1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                     GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

Absolute Maximum Ratings

(All voltages reference to VSS)

Symbol                           Description                               Value                                          Unit

VDD                              Voltage on VDD Pins                       0.5 to 4.6                                    V

VDDQ                             Voltage in VDDQ Pins                      0.5 to 4.6                                    V

VI/O                             Voltage on I/O Pins                 0.5 to VDDQ +0.5 ( 4.6 V max.)                      V

VIN                              Voltage on Other Input Pins         0.5 to VDD +0.5 ( 4.6 V max.)                       V

IIN                              Input Current on Any Pin                  +/20                                          mA

IOUT                             Output Current on Any I/O Pin             +/20                                          mA

PD                               Package Power Dissipation                 1.5                                            W

TSTG                             Storage Temperature                       55 to 125                                     oC

TBIAS                            Temperature Under Bias                    55 to 125                                     oC

Note:
Permanent damage to the device may occur if the Absolute Maximum Ratings are exceeded. Operation should be restricted to Recommended
Operating Conditions. Exposure to conditions exceeding the Absolute Maximum Ratings, for an extended period of time, may affect reliability of
this component.

Power Supply Voltage Ranges

                   Parameter     Symbol Min.                         Typ.       Max.                                   Unit Notes

       3.3 V Supply Voltage                   VDD3              3.0  3.3          3.6                                  V

       2.5 V Supply Voltage                   VDD2              2.3  2.5          2.7                                  V

3.3 V VDDQ I/O Supply Voltage    VDDQ3                          3.0  3.3          3.6                                  V

2.5 V VDDQ I/O Supply Voltage    VDDQ2                          2.3  2.5          2.7                                  V

Notes:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifica-

     tions quoted are evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 4.6 V maximum, with a pulse width not to exceed 20% tKC.

Rev: 2.12 11/2004                             11/22                                                                     1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                 GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

VDDQ3 Range Logic Levels

                   Parameter                     Symbol Min.     Typ.  Max.                                            Unit Notes

VDD Input High Voltage                           VIH    2.0      --    VDD + 0.3                                       V   1

VDD Input Low Voltage                            VIL    0.3     --    0.8                                             V   1

VDDQ I/O Input High Voltage                      VIHQ   2.0      --    VDDQ + 0.3                                      V   1,3

VDDQ I/O Input Low Voltage                       VILQ   0.3     --    0.8                                             V   1,3

Notes:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifica-

     tions quoted are evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 4.6 V maximum, with a pulse width not to exceed 20% tKC.
3. VIHQ (max) is voltage on VDDQ pins plus 0.3 V.

VDDQ2 Range Logic Levels

                   Parameter                     Symbol Min.     Typ.  Max.                                            Unit Notes

VDD Input High Voltage                           VIH    0.6*VDD  --    VDD + 0.3                                       V   1

VDD Input Low Voltage                            VIL    0.3     --    0.3*VDD                                         V   1

VDDQ I/O Input High Voltage                      VIHQ   0.6*VDD  --    VDDQ + 0.3                                      V   1,3

VDDQ I/O Input Low Voltage                       VILQ   0.3     --    0.3*VDD                                         V   1,3

Notes:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifica-

     tions quoted are evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 4.6 V maximum, with a pulse width not to exceed 20% tKC.
3. VIHQ (max) is voltage on VDDQ pins plus 0.3 V.

Recommended Operating Temperatures

                   Parameter                     Symbol Min.     Typ.  Max.                                            Unit Notes

Ambient Temperature (Commercial Range Versions)  TA     0        25    70                                              C  2

Ambient Temperature (Industrial Range Versions)  TA     40      25    85                                              C  2

Notes:
1. The part numbers of Industrial Temperature Range versions end the character "I". Unless otherwise noted, all performance specifica-

     tions quoted are evaluated for worst case in the temperature range marked on the device.
2. Input Under/overshoot voltage must be 2 V > Vi < VDDn+2 V not to exceed 4.6 V maximum, with a pulse width not to exceed 20% tKC.

Rev: 2.12 11/2004                                12/22                                                                  1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                                 GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

Undershoot Measurement and Timing                                           Overshoot Measurement and Timing

    VIH                                                                                                    50% tKC

        VSS                                                             VDD + 2.0 V
        50%                                                                     50%
VSS 2.0 V
                                                                            VDD

                    50% tKC                                                                 VIL

Capacitance

(TA = 25oC, f = 1 MHZ, VDD = 2.5 V)

             Parameter                 Symbol           Test conditions                          Typ. Max. Unit

             Input Capacitance         CIN                   VIN = 0 V                                  4              5  pF
                                                            VOUT = 0 V
Input/Output Capacitance               CI/O                                                             6              7  pF

Note:
These parameters are sample tested.

AC Test Conditions

             Parameter                 Conditions

             Input high level          VDD 0.2 V

             Input low level                 0.2 V

             Input slew rate                 1 V/ns

             Input reference level           VDD/2

        Output reference level               VDDQ/2

             Output load                     Fig. 1

Notes:

1. Include scope and jig capacitance.

2. Test conditions as specified with output loading as shown in Fig. 1

unless otherwise noted.

3. Device is deselected as defined by the Truth Table.

                                                    Output Load 1
                                       DQ

                                                                        50                       30pF*

                                                                   VDDQ/2

                                                        * Distributed Test Jig Capacitance

Rev: 2.12 11/2004                                       13/22                                                             1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                   GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

DC Electrical Characteristics      Symbol               Test Conditions                                                 Min     Max
              Parameter
                                       IIL                   VIN = 0 to VDD                                             1 uA    1 uA
            Input Leakage Current
              (except mode pins)      IIN1                 VDD  VIN  VIH                                                1 uA    1 uA
                                                           0 V  VIN  VIH                                                1 uA   100 uA
               ZZ Input Current       IIN2                 VDD  VIN  VIL                                               100 uA   1 uA
                                      IOL                  0 V  VIN  VIL                                                1 uA    1 uA
                FT Input Current     VOH2          Output Disable, VOUT = 0 to VDD                                      1 uA    1 uA
                                     VOH3           IOH = 8 mA, VDDQ = 2.375 V                                         1.7 V
           Output Leakage Current     VOL           IOH = 8 mA, VDDQ = 3.135 V                                         2.4 V     --
             Output High Voltage                                                                                                  --
             Output High Voltage                               IOL = 8 mA                                                 --     0.4 V
              Output Low Voltage

Rev: 2.12 11/2004                           14/22                                                                      1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.  Rev: 2.12 11/2004       Operating Currents

                                                                                                                                                                                                        -5.5                        -6            -6.5            -7            -7.5            -8.5

                                                                                                                                               Parameter Test Conditions            Mode     Symbol 0 40 0 40 0 40 0 40 0 40 0 40 Unit
                                                                                                                                                                                                          to to to to to to to to to to to to

                                                                                                                                                                                                         70C 85C 70C 85C 70C 85C 70C 85C 70C 85C 70C 85C

                                                                                                                                               Operating Device Selected; (x36/ Flow         IDD   180        190  170                  180  165        175  155      165  150        160  140        150  mA
                                                                                                                                                Current All other inputs x32) Through        IDDQ  20         20   20                   20   15         15   15       15   15         15   10         10

                                                                                                                                               3.3 V     VIH or  VIL         (x18)    Flow   IDD   165        175  155                  165  150        160  140      150  135        145  125        135  mA
                                                                                                                                                         Output open                Through  IDDQ  10         10   10                   10   10         10   10       10   10         10   10         10

                                                                                                                                               Operating Device Selected; (x36/ Flow         IDD   180        190  170                  180  165        175  155      165  150        160  140        150  mA
                                                                                                                                                Current All other inputs x32) Through        IDDQ  20         20   20                   20   15         15   15       15   15         15   10         10

                                                                                                                                               2.5 V     VIH or  VIL         (x18)    Flow   IDD   165        175  155                  165  150        160  140      150  135        145  125        135  mA
                                                                                                                                                         Output open                Through  IDDQ  10         10   10                   10   10         10   10       10   10         10   10         10

                                                                                                                       15/22                   Standby   ZZ  VDD 0.2 V              Flow   ISB   20 30 20 30 20 30 20 30 20 30 20 30 mA
                                                                                                                                               Current                              Through

                                                                                                                                               Deselect  Device Deselected;           Flow   IDD   60 65 50 55 50 55 50 55 50 55 45 50 mA
                                                                                                                                               Current   All other inputs           Through

                                                                                                                                                            VIH or  VIL

                                                                                                                                               Notes:

                                                                                                                                               1. IDD and IDDQ apply to any combination of VDD3, VDD2, VDDQ3, and VDDQ2 operation.
                                                                                                                                               2. All parameters listed are worst case scenario.

                                                                                                                        1999, GSI Technology                                                                                                                                                                  GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5
                                                          GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

AC Electrical Characteristics

                   Parameter     Symbol  -5.5         -6  -6.5  -7                                                     -7.5  -8.5  Unit

                                         Min Max Min Max Min Max Min Max Min Max Min Max

Clock Cycle Time                 tKC 5.5 -- 6.0 -- 6.5 -- 7.0 -- 7.5 -- 8.5 -- ns

Clock to Output Valid tKQ -- 5.5 -- 6.0 -- 6.5 -- 7.0 -- 7.5 -- 8.5 ns

  Flow Clock to Output Invalid tKQX      3.0 -- 3.0 -- 3.0 -- 3.0 -- 3.0 -- 3.0 -- ns
Through Clock to Output in Low-Z tLZ1    3.0 -- 3.0 -- 3.0 -- 3.0 -- 3.0 -- 3.0 -- ns

                   Setup time    tS      1.5 -- 1.5 -- 1.5 -- 1.5 -- 1.5 -- 1.5 -- ns

                   Hold time     tH 0.5 -- 0.5 -- 0.5 -- 0.5 -- 0.5 -- 0.5 -- ns

Clock HIGH Time                  tKH 1.3 -- 1.3 -- 1.3 -- 1.3 -- 1.5 -- 1.7 -- ns

Clock LOW Time                   tKL 1.5 -- 1.5 -- 1.5 -- 1.5 -- 1.7 -- 2 -- ns

Clock to Output in               tHZ1 1.5 2.3 1.5 2.5 1.5 3.0 1.5 3.0 1.5 3.0 1.5 3.0 ns
      High-Z

G to Output Valid                tOE -- 2.3 -- 2.5 -- 3.2 -- 3.5 -- 3.8 -- 4.0 ns

G to output in Low-Z tOLZ1 0 -- 0 -- 0 -- 0 -- 0 -- 0 -- ns

G to output in High-Z tOHZ1 -- 2.3 -- 2.5 -- 3.0 -- 3.0 -- 3.0 -- 3.0 ns

ZZ setup time                    tZZS2 5 -- 5 -- 5 -- 5 -- 5 -- 5 -- ns

                   ZZ hold time  tZZH2 1 -- 1 -- 1 -- 1 -- 1 -- 1 -- ns

                   ZZ recovery   tZZR 20 -- 20 -- 20 -- 20 -- 20 -- 20 -- ns

Notes:
1. These parameters are sampled and are not 100% tested.
2. ZZ is an asynchronous signal. However, In order to be recognized on any given clock cycle, ZZ must meet the specified setup and hold

     times as specified above.

Rev: 2.12 11/2004                              16/22                                                                         1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                                                   GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

                                                        Flow Through Mode Timing

      Begin        Read A        Cont             Cont     Write B Read C Read C+1 Read C+2 Read C+3 Read C Cont             Deselect
CK
                                             tKL

                                 tKH              tKC

ADSP                                                                        Fixed High

                           tS                                 tS
                             tH                                AtHDSC initiated read

ADSC

                                       tS
                                         tH

ADV

A0An                  tS                               B           C
   GW                    tH
    BW
                   A
BaBd
     E1                               tS
     E2                                 tH
     E3
                                                              tS
                                                                tH

                                                              tS
                                                                tH

                   tS                                                                                                  Deselected with E1
                                                 tH

                   tS

                   tH            E2 and E3 only sampled with ADSC

                   tS
                     tH

           G                                                  tH
DQaDQd
                                                              tS       tKQ                                                   tHZ
                                                                                                                                  tKQX
                   tOE                            tOHZ                 tLZ

                                      Q(A)              D(B)                          Q(C)  Q(C+1) Q(C+2) Q(C+3)       Q(C)

Rev: 2.12 11/2004                                             17/22                                                    1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                       GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

Sleep Mode

During normal operation, ZZ must be pulled low, either by the user or by its internal pull down resistor. When ZZ is pulled high,
the SRAM will enter a Power Sleep mode after 2 cycles. At this time, internal state of the SRAM is preserved. When ZZ returns to
low, the SRAM operates normally after ZZ recovery time.

Sleep mode is a low current, power-down mode in which the device is deselected and current is reduced to ISB2. The duration of
Sleep mode is dictated by the length of time the ZZ is in a High state. After entering Sleep mode, all inputs except ZZ become
disabled and all outputs go to High-Z The ZZ pin is an asynchronous, active high input that causes the device to enter Sleep mode.
When the ZZ pin is driven high, ISB2 is guaranteed after the time tZZI is met. Because ZZ is an asynchronous input, pending
operations or operations in progress may not be properly completed if ZZ is asserted. Therefore, Sleep mode must not be initiated
until valid pending operations are completed. Similarly, when exiting Sleep mode during tZZR, only a Deselect or Read commands
may be applied while the SRAM is recovering from Sleep mode.

                                                 Sleep Mode Timing Diagram

                                tKH

                           tKC       tKL

   CK              Setup
ADSP                 Hold

ADSC                                                   tZZR
   ZZ
                                          tZZS   tZZH

Rev: 2.12 11/2004                         18/22                                                                         1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                     GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

Ordering Information for GSI Synchronous Burst RAMs

Org Part Number1           Type                      Package  Speed2                                                        TA3  Status
                                                              (MHz/ns)

1M x 18 GS8160F18T-5.5     Flow Through              TQFP                                                              5.5  C

1M x 18 GS8160F18T-6       Flow Through              TQFP                                                              6    C

1M x 18 GS8160F18T-6.5     Flow Through              TQFP                                                              6.5  C

1M x 18 GS8160F18T-7       Flow Through              TQFP                                                              7    C

1M x 18 GS8160F18T-7.5     Flow Through              TQFP                                                              7.5  C

1M x 18 GS8160F18T-8.5     Flow Through              TQFP                                                              8.5  C

512K x 32 GS8160F32T-5.5   Flow Through              TQFP                                                              5.5  C

512K x 32 GS8160F32T-6     Flow Through              TQFP                                                              6    C

512K x 32 GS8160F32T-6.5   Flow Through              TQFP                                                              6.5  C

512K x 32 GS8160F32T-7     Flow Through              TQFP                                                              7    C

512K x 32 GS8160F32T-7.5   Flow Through              TQFP                                                              7.5  C

512K x 32 GS8160F32T-8.5   Flow Through              TQFP                                                              8.5  C

512K x 36 GS8160F36T-5.5   Flow Through              TQFP                                                              5.5  C

512K x 36 GS8160F36T-6     Flow Through              TQFP                                                              6    C

512K x 36 GS8160F36T-6.5   Flow Through              TQFP                                                              6.5  C

512K x 36 GS8160F36T-7     Flow Through              TQFP                                                              7    C

512K x 36 GS8160F36T-7.5   Flow Through              TQFP                                                              7.5  C

512K x 36 GS8160F36T-8.5   Flow Through              TQFP                                                              8.5  C

1M x 18 GS8160F18T-5.5I    Flow Through              TQFP                                                              5.5  I

1M x 18 GS8160F18T-6I      Flow Through              TQFP                                                              6    I

1M x 18 GS8160F18T-6.5I    Flow Through              TQFP                                                              6.5  I

1M x 18 GS8160F18T-7I      Flow Through              TQFP                                                              7    I

1M x 18 GS8160F18T-7.5I    Flow Through              TQFP                                                              7.5  I

1M x 18 GS8160F18T-8.5I    Flow Through              TQFP                                                              8.5  I

512K x 32 GS8160F32T-5.5I  Flow Through              TQFP                                                              5.5  I

512K x 32 GS8160F32T-6I    Flow Through              TQFP                                                              6    I

Notes:
1. Customers requiring delivery in Tape and Reel should add the character "T" to the end of the part number. Example: GS8160F18-6T.
2. The speed column indicates the cycle frequency (MHz) of the device in Pipeline mode and the latency (ns) in Flow Through mode. Each

     device is Pipeline/Flow through mode-selectable by the user.
3. TA = C = Commercial Temperature Range. TA = I = Industrial Temperature Range.
4. GSI offers other versions this type of device in many different configurations and with a variety of different features, only some of which

     are covered in this data sheet. See the GSI Technology web site (www.gsitechnology.com) for a complete listing of current offerings.

Rev: 2.12 11/2004          19/22                                                                                             1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                     GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

Ordering Information for GSI Synchronous Burst RAMs

Org Part Number1           Type                      Package  Speed2                                                        TA3  Status
                                                              (MHz/ns)

512K x 32 GS8160F32T-6.5I  Flow Through              TQFP                                                              6.5  I

512K x 32 GS8160F32T-7I    Flow Through              TQFP                                                              7    I

512K x 32 GS8160F32T-7.5I  Flow Through              TQFP                                                              7.5  I

512K x 32 GS8160F32T-8.5I  Flow Through              TQFP                                                              8.5  I

512K x 36 GS8160F36T-5.5I  Flow Through              TQFP                                                              5.5  I

512K x 36 GS8160F36T-6I    Flow Through              TQFP                                                              6    I

512K x 36 GS8160F36T-6.5I  Flow Through              TQFP                                                              6.5  I

512K x 36 GS8160F36T-7I    Flow Through              TQFP                                                              7    I

512K x 36 GS8160F36T-7.5I  Flow Through              TQFP                                                              7.5  I

512K x 36 GS8160F36T-8.5I  Flow Through              TQFP                                                              8.5  I

Notes:
1. Customers requiring delivery in Tape and Reel should add the character "T" to the end of the part number. Example: GS8160F18-6T.
2. The speed column indicates the cycle frequency (MHz) of the device in Pipeline mode and the latency (ns) in Flow Through mode. Each

     device is Pipeline/Flow through mode-selectable by the user.
3. TA = C = Commercial Temperature Range. TA = I = Industrial Temperature Range.
4. GSI offers other versions this type of device in many different configurations and with a variety of different features, only some of which

     are covered in this data sheet. See the GSI Technology web site (www.gsitechnology.com) for a complete listing of current offerings.

Rev: 2.12 11/2004          20/22                                                                                             1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                   GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

18Mb Sync SRAM Datasheet Revision History

    DS/DateRev. Code: Old;  Types of Changes                               Page;Revisions;Reason
                New         Format or Content
                                                Converted from 0.25u 3.3V process to 0.18u 2.5V process.
   GS8160F18-8T 1.00 9/          Content         Master File Rev B
1999A;GS8160F18-8T 2.00
                                  Format       Added x72 Pinout.
             1/1999B                            Added GSI Logo.
    GS8160F18- 2.00 11/                         Changed Flow-Through Read-Write cycle Timing Diagram for
1999B;GS8160F18 2.01 1/
                                                 accuracy
              2000C
     GS8160F18 2.01 1/                         Changed pin description in TQFP to match order of pins in
2000C;GS8160F18 2.02 1/                          pinout.

              2000D              Content       Front page; Features - changed 2.5V I/O supply to 2.5V
                            Content/Format       or3.3V I/O supply; Core and Interface voltages - Changed
GS18/362.0 1/2000DGS18/                          paragraph to include information for 3.3V;Completeness
       362.03 2/2000E            Content
                                 Content       Absolute Maximum Ratings; Changed VDDQ - Value: From: -
   GS18/362.03 2/2000E;          Content         .05 to VDD : to : -.05 to 3.6; Completeness.
       8160F18_r2_04
                                                Recommended Operating Conditions;Changed: I/O Supply
       8160F18_r2_04;                            Voltage- Max. from VDD to 3.6; Input High Voltage- Max. from
       8160F18_r2_05                             VDD +0.3 to 3.6; Same page - took out Note 1;Completeness

       8160F18_r2_05;                           Electrical Characteristics - Added second Output High Voltage
       8160F18_r2_06                             line to table; completeness.

       8160F18_r2_06;                           Note: There was not a Rev 2.02 for the 8160Z or the 8161Z.
       8160F18_r2_07
                                                Changed the value of ZZ recovery in the AC Electrical
       8160F18_r2_07;                            Characteristics table on page 14 from 20 ns to 100 ns
       8160F18_r2_08
                                                Added 7 ns speed bin
                                                Updated numbers in page 1 table, AC Characteristics table,

                                                 and Operating Currents table
                                                Updated format to comply with Technical Publications

                                                 standards
                                                Updated Capitance table--removed Input row and changed

                                                 Output row to I/O

                                                Updated Features list on page 1
                                                Completely reworked table on page 1
                                                Updated Mode Pin Functions table on page 7

                                                Added 3.3 V references to entire document
                                                Updated Operating Conditions table
                                                Added Pin 56 to Pin Description table
                                                Updated Operating Currents table and added note
                                                Updated table on page 1; added power numbers

                                                Updated Operating Currents table
                                                Updated table on page 1; updated power numbers

Rev: 2.12 11/2004                           21/22                                                                      1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
                                                  GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5

18Mb Sync SRAM Datasheet Revision History

DS/DateRev. Code: Old;  Types of Changes                               Page;Revisions;Reason
           New          Format or Content
                                           Updated table on page 1
  8160F18_r2_08;             Content       Created recommended operating conditions tables on pages
   8160F18_r2_09
                             Content         11 and 12
  8160F18_r2_09;             Content       Updated AC Electrical Characteristics table
   8160F18_r2_10        Content/Format      Added Sleep mode description on page 20
                                           Updated Ordering Information for 7 ns part (changed from 7ns
  8160F18_r2_10;
   8160F18_r2_11                             to 6.5 ns)
   8160F18_r2_11;                           Added 6 ns speed bin
   8160F18_r2_12                            Deleted 8 ns speed bin

                                           Updated AC Characteristics table
                                           Updated FT power numbers
                                           Updated ZZ recovery time diagram
                                           Updated Mb references from 16Mb to 18Mb
                                           Updated AC Test Conditions table and removed Output Load

                                             2 diagram

                                           Removed Preliminary banner
                                           Removed pin locations from pin description table

                                           Updated format
                                           Updated timing diagrams

Rev: 2.12 11/2004                          22/22                                                                        1999, GSI Technology

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved