电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

FLGA-SD

器件型号:FLGA-SD
厂商名称:STATSCHIP
厂商官网:http://www.statschippac.com
下载文档

器件描述

Fine Pitch Land Grid Array - Stacked Die

文档预览

FLGA-SD器件文档内容

FLGA-SD

Fine Pitch Land Grid Array - Stacked Die

Stacking of die allows for more functionality
    in an array molded, cost effective, space
    saving package solution

Available in 1.2mm (TFLGA), 1.0mm (VFLGA),
    and 0.8mm (WFLGA) maximum thickness

Thinner than FBGA
Exposed thermal/mechanical lands available
Laminate substrate based enabling

    2 and 4 layers of routing flexibility

FEATURES                                                 DESCRIPTION

2 to 7 die stack with spacer capability                STATS ChipPAC's chip stack technology offers the flexibility
Flexible body sizes range from 4mm x 4mm to            of stacking 2 to 7 die in a single package. Die to die bonding
                                                         capability enables device and signal integration to improve
   13mm x 13mm                                           electrical performance and reduce overall package I/O
Package height at 1.0, 1.2, 1.4mm max                  requirements. Wafer thinning technology, overhang wire
Flexible die stacking options ("pyramid," "same die,"  bond technology, and the use of spacers between stacked
                                                         die provide the flexibility to stack almost any desirable
   etc.)                                                 configuration of die in one package. This capability uses
0.5mm minimum land pitch, flexible land pattern        existing assembly infrastructure, which results in more
Flash/SRAM/PSRAM/Logic/Analog combinations             functional integration with lower overall package cost. The
JEDEC standard package outlines                        use of the latest packaging materials allows this package to
Die thinning to 75um (3mils) capability                meet JEDEC Moisture Resistance Test Level 2a with
Low loop wire bonding; reverse and die to die          Lead-free reflow condition. This is an ideal package for cell
Up to 2mm die overhang per side                        phone applications where Digital, Flash, SRAM, PSRAM
Halogen-free and Low-K wafer compatible BOM            and Logic are stacked into a single package.

APPLICATIONS

Handheld devices
Wireless RF
Analog
ASIC
Memory
Simple PLDs

www.statschippac.com
                                            FLGA-SD

                                      Fine Pitch Land Grid Array - Stacked Die

SPECIFICATIONS                        75165m (3-6.5 mils)                                 RELIABILITY                     JEDEC Level 2A, 260C Reflow
                                      0.45-0.9mm                                                                            Condition C (65C to 150C),
Die Thickness                         Laser                                                 Moisture Sensitivity Level      1000 cycles
Mold Cap Thickness                    Tape & reel/JEDEC tray                                Temperature Cycling             150C, 1000 hrs
Marking                                                                                                                     121C/100%RH/2atm, 168 hrs
Packing Options                                                                             High Temp Storage               85C/85% RH, 1000 hrs
                                                                                            Pressure Cooker Test            130C/85% RH/2 atm, 96 hrs
                                                                                            Temperature/Humidity Test
                                                                                            Unbiased HAST

ELECTRICAL PERFORMANCE

Electrical parasitic data is highly dependent on the package layout. 3D electrical simulation can be used on the specific package design
to provide the best prediction of electrical behavior. First order approximations can be calculated using parasitics per unit length for the
constituents of the signal path. Data below is for a frequency of 100MHz and assumes 1.0 mil gold bonding wire.

Conductor                             Length  Resistance                                    Inductance   Inductance        Capacitance Capacitance
Component                              (mm)    (mOhms)                                          (nH)     Mutual (nH)
                                                                                                                            (pF)        Mutual (pF)

Wire                                  2       120                                           1.65         0.45 - 0.85        0.10        0.01 - 0.02

Net (2L)                              2-7     25 -110                                       1.10 - 4.35  0.25 - 2.27       0.20 - 0.90 0.05 - 0.41

Total (2L)                            4-0     145 - 230                                     2.75 - 6.00  0.70 - 3.12       0.30 - 1.00 0.06 - 0.43

Wire                                  2          120                                            1.65     0.45 - 0.85           0.10     0.01 - 0.02
                                              25 - 110                                      0.70 - 2.95  0.17 - 1.57       0.30 - 1.05  0.05 - 0.41
Net (4L)                              2-7     145 - 230                                     2.35 - 4.60  0.62 - 2.42       0.40 - 1.15  0.06 - 0.43

Total (4L)                            4-9

Note: Net = Total Trace Length + Via

CROSS-SECTION                                                                               PACKAGE CONFIGURATIONS
FLGA-SD
                                                                                            Body Sizes (mm)      4x4 to 13x13

                                                                                            Terminal Count       8 to 200

                                                                                            Terminal Pitch (mm) 0.5 to 0.8

                                                                                            Typ. Pkg. Thickness  TFLGA-SD: 1.2mm
                                                                                                                 VFLGA-SD: 1.0mm max.
                                                                                                                 WFLGA-SD: 0.8mm max.

Corporate Office 10 Ang Mo Kio St. 65, #05-17/20 Techpoint, Singapore 569059 Tel: 65-6824-7777 Fax: 65-6720-7823

Global Offices USA 510-979-8000               JAPAN 81-3-5789-5850 CHINA 86-21-5976-5858 MALAYSIA 603-4257-6222

            KOREA 82-31-639-8911 TAIWAN 886-3-593-6565 UK 44-1483-413-700                                               NETHERLANDS 31-38-333-2023

The STATS ChipPAC logo is a registered trademark of STATS ChipPAC Ltd. All other product names and other company names herein are for identification purposes only and may be the trademarks or registered trademarks

of their respective owners. STATS ChipPAC disclaims any and all rights in those marks. STATS ChipPAC makes no guarantee or warranty of its accuracy in the information given, or that the use of such information

will not infringe on intellectual rights of third parties. Under no circumstances shall STATS ChipPAC be liable for any damages whatsoever arising out of the use of, or inability to use the materials in this document.

STATS ChipPAC reserves the right to change the information at any time and without notice.                       Copyright 2006. STATS ChipPAC Ltd. All rights reserved.

                                                                                                                                        May 2006
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved