电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

FLEX10KA

器件型号:FLEX10KA
厂商名称:Altera [Intel]
下载文档

文档预览

FLEX10KA器件文档内容

                                                                   FLEX 10K

                                                       Embedded Programmable

                                                                   Logic Family

May 1998, ver. 3.10                                                           Data Sheet

Features...          s The industrys first embedded programmable logic device (PLD)
                           family, providing system integration in a single device
                            Embedded array for implementing megafunctions, such as
                                 efficient memory and specialized logic functions
                            Logic array for general logic functions

                     s High density
                            10,000 to 250,000 typical gates (see Tables 1 and 2)
                            Up to 40,960 RAM bits; 2,048 bits per embedded array block
                                 (EAB), all of which can be used without reducing logic capacity

                     s System-level features
                            MultiVolt I/O interface support
                            5.0-V tolerant input pins in FLEX 10KA devices
                            Low power consumption (typical specification less than 0.5 mA
                                 in standby mode for most devices)
                            FLEX 10K and FLEX 10KA devices support peripheral
                                 component interconnect Special Interest Groups (PCI-SIG) PCI
                                 Local Bus Specification, Revision 2.1
                            FLEX 10KA devices include pull-up clamping diode, selectable
                                 on a pin-by-pin basis for 3.3-V PCI compliance
                            Built-in JTAG boundary-scan test (BST) circuitry compliant with
                                 IEEE Std. 1149.1-1990, available without consuming any device
                                 logic

Table 1. FLEX 10K Device Features

               Feature          EPF10K10     EPF10K20   EPF10K30   EPF10K40   EPF10K50
                                EPF10K10A       20,000  EPF10K30A     40,000  EPF10K50V
Typical gates (logic and RAM),
Note (1)                           10,000                  30,000                50,000
Usable gates
                                   7,000 to  15,000 to  22,000 to  29,000 to   36,000 to
Logic elements (LEs)               31,000     63,000     69,000     93,000      116,000
Logic array blocks (LABs)                      1,152      1,728      2,304
Embedded array blocks (EABs)         576        144        216        288         2,880
Total RAM bits                        72          6          6          8          360
Maximum user I/O pins                  3      12,288     12,288     16,384          10
                                    6,144       189        246        189        20,480
                                     134                                           310

Altera Corporation                                                                        1

A-DS-F10K-03.10
FLEX 10K Embedded Programmable Logic Family Data Sheet

   Table 2. FLEX 10K Device Features

   Feature                EPF10K70    EPF10K100             EPF10K130V           EPF10K250A
                                       EPF10K100A

Typical gates (logic and  70,000      100,000               130,000               250,000
RAM), Note (1)
Usable gates              46,000 to 118,000 62,000 to 158,000 82,000 to 211,000  149,000 to
                                                                                  310,000
LEs                       3,744                     4,992   6,656                  12,160
LABs                        468                       624     832                   1,520
EABs                                                  12      16                      20
Total RAM bits               9                      24,576  32,768                 40,960
Maximum user I/O pins     18,432                      406     470                    470

                            358

Note to tables:
(1) For designs that require JTAG boundary-scan testing, the built-in JTAG circuitry contributes up to 31,250 additional

       gates.

...and More                Devices are fabricated on advanced processes and operate with
Features                        a 3.3- or 5.0-V supply voltage (see Table 3)

                           In-circuit reconfigurability (ICR) via external Configuration
                                EPROM, intelligent controller, or JTAG port

                           ClockLock and ClockBoost options for reduced clock
                                delay/skew and clock multiplication

                           Built-in low-skew clock distribution trees
                           100% functional testing of all devices; test vectors or scan chains

                                are not required

                          Table 3. Supply Voltages          FLEX 10K Devices  FLEX 10KA Devices
                                       Feature                                   EPF10K10A
                                                                   EPF10K10      EPF10K30A
                          Supply voltage (VCCINT)                  EPF10K20      EPF10K50V
                                                                   EPF10K30       EPF10K100A
                                                                   EPF10K40       EPF10K130V
                                                                   EPF10K50       EPF10K250A
                                                                   EPF10K70
                                                                   EPF10K100           3.3 V

                                                                    5.0 V

2                                                                                Altera Corporation
                                         FLEX 10K Embedded Programmable Logic Family Data Sheet

                    s Flexible interconnect
                           FastTrack Interconnect continuous routing structure for fast,
                                predictable interconnect delays
                           Dedicated carry chain that implements arithmetic functions such
                                as fast adders, counters, and comparators (automatically used by
                                software tools and megafunctions)
                           Dedicated cascade chain that implements high-speed, high-fan-
                                in logic functions (automatically used by software tools and
                                megafunctions)
                           Tri-state emulation that implements internal tri-state buses
                           Up to six global clock signals and four global clear signals

                    s Powerful I/O pins
                           Individual tri-state output enable control for each pin
                           Open-drain option on each I/O pin
                           Programmable output slew-rate control to reduce switching
                                noise

                    s Peripheral register for fast setup and clock-to-output delay
                    s Flexible package options

                           Available in a variety of packages with 84 to 600 pins (see
                                Table 4)

                           Pin-compatibility with other FLEX 10K devices in the same
                                package

                    s Software design support and automatic place-and-route provided by
                          Alteras MAX+PLUS II development system for 486- and Pentium-
                          based PCs and Sun SPARCstation, HP 9000 Series 700/800, and IBM
                          RISC System/6000 workstations

                    s Additional design entry and simulation support provided by EDIF
                          2 0 0 and 3 0 0 netlist files, library of parameterized modules (LPM),
                          DesignWare components, Verilog HDL, VHDL, and other interfaces
                          to popular EDA tools from manufacturers such as Cadence,
                          Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity,
                          VeriBest, and Viewlogic

Altera Corporation  3
FLEX 10K Embedded Programmable Logic Family Data Sheet

   Table 4. FLEX 10K Package Options & I/O Pin Count Notes (1), (2)

   Device   84-Pin 144-Pin 208-Pin 240-Pin 256-Pin 356-Pin 403-Pin 503-Pin 599-Pin 600-Pin
            PLCC TQFP PQFP PQFP BGA BGA PGA PGA PGA BGA

                                    RQFP RQFP

EPF10K10     59