电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

EN5330

器件型号:EN5330
厂商名称:ENPIRION
厂商官网:http://www.enpirion.com/
下载文档

器件描述

3A Voltage Mode Synchronous Buck PWM DC-DC Converter

文档预览

EN5330器件文档内容

                                                                 EN5330

                                      3A Voltage Mode Synchronous Buck PWM
                                                                       DC-DC Converter

Description                                                      Features

The EN5330 is a Power System on a Chip DC-DC                      Up to 10W output power (at VOUT=3.3V)
converter. It is specifically designed to meet the                External inductor is NOT required
precise voltage and fast transient requirements of                Lead-Free packaging
present and future high-performance, low-power                   5MHz operating frequency
processor, DSP, FPGA, memory boards and system                   More than 90% efficient
level applications in a distributed power architecture.          VOUT accuracy of 2% over line, load and
Advanced circuit techniques, ultra high switching
frequency, and very advanced, high-density,                          temperature
integrated circuit and proprietary inductor technology            1/3 the board area of discrete component solutions
deliver high-quality, ultra compact, non-isolated DC-             Very fast transient response
DC conversion. Operating this converter requires only             All high speed switching signals contained inside
three external components that include small value
input and output ceramic capacitors and a soft-start                 the part
capacitor.                                                       Wide input voltage range of 2.375V to 5.5V
                                                                  Digital voltage selector with options for common
The EN5330 significantly helps in system design and
productivity by offering greatly simplified board                    output voltages from 0.8V to 3.3V
design, layout and manufacturing requirements. In                External resistor divider and OVP option for
addition, a reduction in the number of vendors
required for the complete power solution helps to                    output voltages from 0.8V to VIN-600mV
enable an overall system cost savings.                            Output enable pin and Power OK signal
                                                                  Programmable soft-start time
                                                                  Over-current protection
                                                                  Thermal shutdown, short circuit, output over-

                                                                     voltage and input under-voltage protection

Typical Application Circuit                                      Applications

VIN                  PVIN  VS0        VID Output                  Servers, workstations and PCs
     22F                             Voltage Select             Broadband, networking, LAN/WAN, optical
                     AVIN  VS1
                                                        VOUT         telecommunications equipment
                           VS2               47F                Point of load regulation for low-power processors,

                     POK                                             network processors, DSPs, FPGAs, and ASICs
                              VSENSE                              Low voltage, distributed power architectures with

                                                                     2.5V, 3.3V or 5V rails

                     SS    VOUT

                                                                 Ordering Information

           15nF                                                   Part Number  Temp Rating (C)  Package
                                                                 EN5330DC
                       AGND PGND                                 EN5330DC-T    0 to 70           36-pin DFN
                                                                 EN5330DI
                                                                 EN5330DI-T    0 to 70           36-pin DFN T&R
                                                                 EN5330DC-E
                                                                               -40 to +85        36-pin DFN

                                                                               -40 to +85        36-pin DFN T&R

                                                                               DFN Evaluation Board

Rev 1.0 July 2005                                           1                                  www.enpirion.com
Rev 1.0 July 2005     EN5330

Pin Configuration

This diagram is a top-view of the component and represents the on-board layout requirements for the
landing pads and thermal connection points. Specific dimensions for the pads are presented on page 10.
Pin 1 of the device is signified by the white dot marked on the top of the device.

Block Diagram

                     2  www.enpirion.com
Rev 1.0 July 2005                                                          EN5330

Typical Efficiency

VIN = 3.3V and VOUT = 2.5V

                     92%

                     90%

                     88%

                     86%

                     84%

                     82%

                     80%

                          0  0.5  1  1.5     2           2.5  3  3.5

                                     Output Current (A)

Waveforms

                                                5Vin / 1.2Vout
                                                3A load

                                                CH1 = VOUT
                                                CH2 = ENABLE
                                                CH3 = POK

                                                Soft Start capacitor = 15nF

                                          3                                  www.enpirion.com
Rev 1.0 July 2005                                                          EN5330

                                                            5Vin / 1.2Vout
                                                            0-3A Load step

Absolute Maximum Ratings

CAUTION: Stresses in excess of the absolute maximum ratings may cause permanent damage to the device.
Exposure to absolute maximum ratings for extended periods can adversely affect device reliability.

                     PARAMETER                              SYMBOL MIN MAX UNITS

Input Supply Voltage                                        VIN      -0.5 6.5                       V

Input Voltage Enable                                               -0.5 VIN                       V
Input Voltage VS0, VS1 & VS2 (Note 1)
                                                                     -0.5 2.8                       V

Storage Temperature Range                                   TSTG     -65 150                        C

Operating Junction Temperature                              TJ                  150                 C

MSL per JEDEC J-STD-020A Level 3 (Note 2)                                       240                 C

ESD Rating (based on Human Body Model)                                          2000                V

NOTES:

1. VS0, VS1 and VS2 pins have an internal pull-up resistor, only ground potentials should be placed on them as required.
2. Evaluation for MSL3 at 255C in process.

Recommended Operating Conditions                            SYMBOL   MIN       MAX                  UNITS
                                                                VIN  2.375      5.5                    V
                                PARAMETER                        TJ   -40       125                    C
          Input Supply Voltage
          Operating Junction Temperature

Thermal Characteristics

                     PARAMETER                              SYMBOL TYPICAL                          UNITS
                                                                                                     C/W
        Thermal Resistance: Junction to Ambient (0 LFM)     JA              28                       C/W
        (Note 3)

           Thermal Resistance: Junction to Case (0 LFM)     JC              6
NOTES:

3. Based on a four-layer board and proper thermal design in line with JEDEC EIJ/JESD 51 Standards.

Electrical Characteristics

NOTE: VIN=3.3V and over operating temperature range unless otherwise noted. Typical values are at TA =

                                                         4                                          www.enpirion.com
Rev 1.0 July 2005                                                                EN5330

25C.

PARAMETER SYMBOL               TEST CONDITIONS                       MIN TYP MAX                                 UNITS
                                                                                                                    V
Operating Input          VIN                                         2.375                                 5.5     mA
Voltage                                                                                                            mA

Quiescent Supply         IQ    No switching, AVIN = 3.3V,                   15                                    MHz
Current                        PVIN = 3.3V, ENABLE=0V                                                              C

No-Load Operating        INL   Includes PWM, gate drive and                 45                                      V
Current                        inductor ripple current.                                                             %
                                                                                                                   mV
Switching            FOSC                                                   5                                      mV
Frequency                                                                                                           %
                                                                                                                    %
Thermal Overload         TJ                                                 160
Trip Point                                                                                                          %

VOUT                                                                                                               mV

Range                VOUT Using external voltage divider             0.8                                            A
                                                                                                                    A
Accuracy             VOUT Over line, load and temperature                                                  2.0     A

Line Regulation      VOUT VIN = 2.5 to 5.0 volts                            3                                       V
                                                                                                                    V
Load Regulation      VOUT ILOAD = 0 to 3A                                   3
                                                                                                                    V
Temperature          VOUT TA= 0 to 70C                                     +0.25                                   V
                                                                            -0.45

Regulation           VOUT TA= -40 to 85C                                   +0.65
                                                                            -0.55

Transient Response (IOUT = 0% to 100% or 100% to 0% of Rated Load)

Peak Deviation       VOUT VIN = 5V, 1.2V < VOUT < 3.3V                      3                              5

Output Voltage Ripple (with 5 x 10F X5R or X7R ceramic capacitors)

                               VIN = 5.0V, VOUT = 1.2V, IOUT = 3A,

Peak-to-peak         VOUT-PP COUT = 50uF, 5 x 10F X5R or X7R               20

                               ceramic capacitors

Output Current (Note 4)

Max Continuous       IOUT                                                                                  3
Output Current

Over-Current             IOCP                                               4.5
Threshold

Short-Circuit            ISC                                                4
Current

Enable Operation

Disable Threshold    VDISABLE  Max voltage to ensure the converter                                         0.8
                               is disabled

Enable Threshold     VENABLE   Min voltage to ensure the converter   1.8
                               is enabled

Power OK Operation

POK low voltage      VPOK IPOK = 1mA                                                                       0.4

Max POK Voltage      VPOK Supply voltage applied to POK                                                    5.5

NOTES:

4. Maximum output current may need to be de-rated, based on operating condition, to meet TJ requirements.

                                                   5                               www.enpirion.com
Rev 1.0 July 2005                                                     EN5330

Pin Descriptions

PIN NAME                                                      FUNCTION

1       COMP         Output of the buffer leading to the error amplifier. Used for external modifications of
                     the compensation network.

2       XFB          External feedback voltage input. Option for programming the output voltage with a
                     resistor divider on VOUT.

3       VSENSE       Remote voltage sense input. Connect this pin to the load voltage at the point to be
                     regulated.

4       EAIN Input of the error amplifier for external modifications of the compensation network.

5       EAOUT Output of the error amplifier for external modifications of the compensation network.

6 ENABLE Enable input. An input high enables operation. An input low disables operation.

7       NC           NO CONNECT Do not electrically connect this pin to PCB. See Note 5.

                     Over-Voltage set-point input. When using an external voltage divider and the XFB pin. When

8       XOV          VS0, VS1 and VS2 are left OPEN or pulled high, an additional voltage divider separate from
                     the XFB pin is required to set the OVP set-point. In this mode, the OVP function is disabled if

                     this voltage divider is not present.

9

10      PGND Power ground for the power stage circuits.
11

12

13

14

15      VOUT Voltage and power output.

16

17

18

19 VDRAIN Test point between the power FETs and Inductor.

20

21      PGND Power ground for the power stage circuits.
22

23

24      NC           NO CONNECT Do not electrically connect this pin to PCB. See Note 5.

25

26      PVIN Power voltage input for the power stage circuits.
27

28

29      VS2          Voltage select line 2 input. See Table 1.

30      ROCP Over-Current trip point adjust input. Used for adjusting the OCP trip point.

31      VS1          Voltage select line 1 input. See Table 1.

32      AVIN Analog voltage input for the controller circuits.

33      AGND Analog ground for the controller circuits.

34      VS0          Voltage select line 0 input. See Table 1.

35      POK          Power OK is an open drain transistor for power system state indication.

36      SS           Soft-Start node. A capacitor is connected between this pin and AGND.

NOTES:

5. This pin is used for engineering test purposes and reserved for future use. Solder, but do not electrically connect this pin to

    the PCB.

                                                           6            www.enpirion.com
Rev 1.0 July 2005                                                                                                 EN5330

Theory of Operation                                         It is recommended that Rb1 and Rb2 resistor values
                                                            be ~2k. Use the following equation to set the
Synchronous Buck Converter                                  resistor Ra1 for the desired output voltage:
The EN5330 is a synchronous, pin programmable
power supply with integrated power MOSFET                   Ra1 = (Vout - 0.8V ) * Rb1
switches and inductor. The nominal input voltage                             0.8V
range is 2.5V-5.0V. The output can be set to common
voltages by connecting appropriate combinations of 3        If over-voltage protection is desired, use the following
voltage selection pins to ground. If different voltage      equation to set the resistor Ra2 for the desired OVP
levels are required, provision is also made to allow        trip-point:
external programming. The feedback control loop is
voltage-mode and the part uses a low-noise PWM              Ra2 = (OVPtrip - 0.96V ) * Rb2
topology. Up to 3A of output current can be drawn                               0.96V
from this converter. The 5MHz operating frequency
enables the use of small-size output capacitors.

The power supply also has protection features such as:      By design, if both resistor dividers are the same, the
    Programmable over-current protection (to              OV trip-point will be 20% above the nominal output
         protect the IC from excessive load current)        voltage.
    Thermal shutdown (to protect the converter
         from getting too hot)                              Figure 1: External output voltage and OVP setting
    Over-voltage protection that stops the PWM
         switching and turns on the lower N-MOSFET          22F            PVIN VOUT                                                  VOUT
         at 120% of the programmed output voltage in
         order to protect the load from an OV                               AVIN                                          Ra1
         condition.                                                                                            Ra2
    Under-voltage lockout circuit to disable the
         converter output when the input voltage is less                    PGND
         than approximately 2.2V                                                           XOV
                                                                                           XFB

                                                                            SS

                                                                     15 nF                 Rb2                            Rb1    47F

                                                                            AGND  PGND

                                                                                                                    AGND

Additional features include:

    Soft-start circuit, limiting the in-rush current      Table 1: Output Voltage Select Table
         when the converter is powered up.
                                                                  VS2* VS1* VS0* Output Voltage
    Power good circuit indicating whether the
         output voltage is within 90%-120% of the                 0         0           0                                 3.3V
         programmed voltage.
                                                                  0         0           1                                 2.5V
Output Voltage Programming
The EN5330 output voltage is programmed using one                 0         1           0                                 1.8V
of two methods. Common output voltages are
achieved by tying one or more of the three Voltage                0         1           1                                 1.5V
Select pins (VS0, VS1 & VS2) to ground (see Table
1). If all three are left floating, the output voltage and        1         0           0                                 1.25V
over voltage thresholds are determined by the voltages
presented at the XFB and XOV pins respectively.                   1         0           1                                 1.2V
These voltages should be set by way of resistor
dividers between VOUT to AGND with the midpoint                   1         1           0                           0.8V**
going to XFB and XOV (See Figure 1).
                                                                  1         1           1 User Selectable

                                                                         ** 0.8V ref only, not guaranteed performance

                                                            * The VS0, VS1 and VS2 pins are defaulted to a `1'

                                                            with an internal pull-up resistor. Only connect

                                                            these pins to AGND if a `0' is required. If a `1' is

                                                            required, then leave the pin floating.

                                                            7                                                       www.enpirion.com
Rev 1.0 July 2005                                            EN5330

Capacitor Selection                                         Power Up Sequencing
The EN5330 needs about 20-40uF of input                     The sequencing of AVIN, PVIN and ENABLE should
capacitance. Low-cost, low-ESR ceramic capacitors           meet the following requirements:
can be used as input capacitors for this converter and
it is strongly recommended that they be rated X5R or            1. ENABLE should not be asserted before PVIN.
X7R. In some applications, lower value capacitors are           2. PVIN should not be applied before AVIN.
needed in parallel with the larger, lossy capacitors in
order to provide high frequency decoupling.                 Note that tying AVIN, PVIN and ENABLE together
                                                            and brought up at the same time does meet these
The EN5330 has been optimized for use with about            requirements.
50F of ceramic output capacitance. It is strongly
recommended that these be low-cost, low-ESR,                POK Operation
ceramic capacitors rated X5R or X7R. (See the               The POK signal is an open drain signal from the
Enpirion application note on ripple comparison for          converter indicating the output voltage is within the
optimum selection of number and value of these              specified range. The POK signal will be a logic high
capacitors based on ripple requirements.) In order to       when the output voltage is within 90% - 120% of the
eliminate high-frequency switching spikes on the            programmed output voltage. If the output voltage goes
output ripple, usually a low-value, low-ESR ceramic         outside of this range, the POK signal will be a logic
capacitor is used in parallel with the larger capacitors    low until the output voltage has returned to within this
right at the load.                                          range. In the event of an over-voltage condition the
                                                            POK signal will go low and will remain in this
Enable Operation                                            condition until the output voltage has dropped to 95%
The ENABLE pin provides a means to shut down the            of the programmed output voltage before returning to
power FET switching or enable normal operation. A           the high state (see also Over Voltage Protection)
logic low will disable the converter and cause it to
shut down. A logic high will enable the converter into      Over-Current Protection
normal operation.                                           The cycle-by-cycle current limit function is achieved
                                                            by sensing the current flowing through the sense P-
Soft-Start Operation                                        MOSFET and a signal generated by a differential
The SS pin in conjunction with a small capacitor            amplifier with a preset over-current threshold. During
between this pin and AGND provides the soft start           a particular cycle, if the over-current threshold is
function to limit the in-rush current during start-up.      exceeded, the power P-MOSFET is turned off and the
During start-up of the converter the reference voltage      power N-MOSFET is turned on to protect the P-
to the error amplifier is gradually increased to its final  MOSFET. If the over-current condition is removed,
level by an internal current source of typically 10uA.      the over-current protection circuit will enable the
The whole soft-start procedure is designed to take 1ms      PWM operation. If the over-current condition persists,
- 3ms with a 15-30nF soft start capacitor, but can be       the converter will eventually go through a full soft-
programmed by capacitor selection using the                 start cycle. This circuit is designed to provide high
following equation:                                         noise immunity.

Rise Time: TR = Css* 80k                                    It is possible to raise the over-current set-point by
                                                            ~50% by connecting a 4.99k resistor between ROCP
During the soft-start cycle, when the soft-start            and GND.
capacitor reaches 0.8V, the output has reached its
programmed regulation range. Note that the soft-start       Over-Voltage Protection
current source will continue to operate and during          When the output voltage exceeds 120% of the
normal operation, the soft-start capacitor will charge      programmed output voltage, the PWM operation
up to a final value of 2.5V.                                stops, the lower N-MOSFET is turned on and the
                                                            POK signal goes low. When the output voltage drops
                                                            below 95% of the programmed output voltage, normal

                                                            8  www.enpirion.com
Rev 1.0 July 2005                                           EN5330

PWM operation resumes and POK returns to its high          outside the package at one point through a low-
state.                                                     impedance trace. The connection should be made such
                                                           that the impedance between the connection point and
Thermal Overload Protection                                the AGND pad on the package is minimized. Since
Thermal shutdown will disable operation once the           the internal voltage sensing circuit is based on AGND,
Junction temperature exceeds approximately 160C.          the connection of the two grounds should also be
Once the junction temperature drops by approx 25C,        made such that the best voltage regulation can be
the converter will re-start with a normal soft-start.      achieved. The soft-start capacitor, the voltage
                                                           programming resistors, and any other external control
Low Input Voltage Operation                                component should be tied to AGND.
Circuitry is provided to ensure that when the input
voltage is below the specified voltage range, the          The placement of the input decoupling capacitors
operation of the converter is controlled and               between PVIN and PGND is very critical. These
predictable. Circuits for hysteresis, input de-glitch and  components should be placed such that they have the
output leading edge blanking are included to ensure        lowest inductance traces to PVIN and PGND.
high noise immunity and prevent false tripping.
                                                           There are two thermal pads underneath the device.
Compensation                                               The centrally located pad is PGND, and, depending on
The EN5330 is internally compensated through the           the number of layers of the PC board, it needs to be
use of a type 3 compensation network and is                connected to a thermal plane in order to conduct heat
optimized for use with about 50F of output                away from the device. Note that if any of the thermal
capacitance and will provide excellent loop bandwidth      planes is also connected to AGND, the impedance
and transient performance for most applications. (See      between this point and the GND connection of the
the section on Capacitor Selection for details on          load needs to be minimized in order to get the best
recommended capacitor types.) In some cases                possible load regulation. The pad opposite the VOUT
modifications to the compensation may be required.         pins is connected to VOUT. This VOUT pad should be
For more information, contact Enpirion Applications        connected to a top layer copper area as large as
Engineering support.                                       possible to conduct more heat away from the package.
                                                           This will also help minimize the trace length to the
Layout Considerations                                      output filter caps.
The EN5330 Layout Guidelines application note
provides more details on specific layout                   Pin 19 is a connected to a noisy internal node and is
recommendations for this part. The following are           brought out for test purposes only. Keep all sensitive
general layout guidelines to consider.                     signal traces as far as possible from this pin. Ideally,
                                                           on the top layer there should be no traces or vias
The CMOS chip inside the EN5330 has two grounds:           underneath the package between this pin and the VOUT
AGND for the controller, and PGND for the power            thermal pad.
stage. These two grounds need to be connected

                                                           9  www.enpirion.com
Rev 1.0 July 2005                                         EN5330

Packaging Information

Mechanical Drawing and Nominal Dimensions

                                               Bottom View

                                           10               www.enpirion.com
Rev 1.0 July 2005        EN5330

Landing Pad Information
The Enpirion DFN package is footprint compatible with the JEDEC standard 36-pin TSSOP package code DD.
The reference document and board layout diagram appear below.

JEDEC Solid State Technology Association TSSOP (Plastic Thin Shrink Small Outline Package)
standardized package code DD. This TSSOP standard package is defined in the JEDEC document
MO-153, Issue F, dated 05/01, which defines 57 variations on package size, lead pitch, and lead
count.

Contact Information

Enpirion, Inc.
685 Route 202/206
Suite 305
Bridgewater, NJ 08807
Phone: 908-575-7550
Fax: 908-575-0775

Enpirion reserves the right to make changes in circuit design and/or specifications at any time without notice. Information furnished by Enpirion is believed to be
accurate and reliable. Enpirion assumes no responsibility for its use or for infringement of patents or other third party rights, which may result from its use. Enpirion
products are not authorized for use in nuclear control systems, as critical components in life support systems or equipment used in hazardous environment without the
express written authority from Enpirion.

                       11  www.enpirion.com
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved