电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

EN5310DI

器件型号:EN5310DI
器件类别:半导体    其他集成电路(IC)   
厂商名称:ENPIRION
厂商官网:http://www.enpirion.com/
标准:
下载文档

器件描述

voltage regulators - switching regulators 1amp buck converter 8.1x12.5 mod

参数
Manufacturer: Altera
Product Category: Voltage Regulators - Switching Regulators
RoHS: Yes
Brand: Enpirion
Input Voltage MAX: 5.5 V
Switching Frequency: 5 MHz
Output Voltage: Digitally Adj
Output Current: 1 A
Number of Outputs: 1 Output
Mounting Style: SMD/SMT
Package / Case: DFN-36
Packaging: Reel
Factory Pack Quantity: 500
Type: Step-Down Regulator

EN5310DI器件文档内容

                                                                             Enpirion® Power Datasheet

                                                                                              EN5310 1A PowerSoC

                                                                                        Voltage Mode Synchronous

                                                                                       Buck PWM DC-DC Converter

                                                                                              with Integrated Inductor

Description                                                               Features

The EN5310 is a Power System on a Chip DC-                                •  1000mA output current capacity

DC converter. It is specifically designed to meet                         •  External inductor is NOT required

the       precise       voltage     and        fast     transient         •  RoHS compliant, MSL3 rated to 260°C

requirements       of     present         and   future          high-     •  5MHz operating frequency

performance, low-power processor, DSP, FPGA,                              •  More than 90% efficient

memory boards and system level applications in                            •  2% initial accuracy

a distributed power architecture. Advanced circuit                        •  1/2 the board area of discrete component

techniques,      ultra  high     switching      frequency,      and          solutions

very   advanced,        high-density,        integrated     circuit       •  Very fast transient response

and   proprietary    inductor    technology     deliver         high-     •  All high speed switching signals contained

quality,    ultra    compact,           non-isolated        DC-DC            inside the part

conversion.        Operating     this      converter     requires         •  Wide input voltage range of 2.375V to 5.5V

only   three     external       components      that        include       •  Digital voltage selector with options for

small value input and output ceramic capacitors                              common output voltages from 0.8V to 3.3V

and a soft-start capacitor.                                                  External divider option for programming

                                                                          •

The EN5310 significantly helps in system design                              output voltages from 0.9V to 4.0V

and    productivity     by      offering   greatly    simplified          •  Output enable pin and Power OK signal

board       design,      layout         and     manufacturing             •  Programmable soft-start time

requirements.      In    addition,      a    reduction      in  the       •  Programmable over-current protection

number      of   vendors      required     for  the   complete            •  Thermal shutdown, short circuit, over-voltage

power solution helps to enable an overall system                             and under-voltage protection

cost savings.

                                                                          Applications

Typical Application Circuit                                               •  VOIP phones, video telephones

                                                                          •  Broadband, networking, LAN/WAN, optical

                                                                             telecommunications equipment

VIN                       PVIN   VS0            VID Output                •  Point of load regulation for low-power

                          AVIN   VS1            Voltage Select               processors, network processors, DSPs,

      10µF                       VS2

                                                                             FPGAs, and ASICs

                         POK    VSENSE                                    •  Low voltage, distributed power architectures

                          SS     VOUT                           VOUT         with 2.5V, 3.3V or 5V rails

                   15nF                              22µF                 Ordering Information

                         AGND    PGND

                                                                                              Temp Rating

                                                                             Part Number          (°C)          Package

                                                                             EN5310DC             0 to 70   36-pin DFN T&R

                                                                             EN5310DI         -40 to +85    36-pin DFN T&R

                                                                             EVB-EN5310DC         DFN Evaluation Board

                                                                                                  www.altera.com/enpirion

          10125                                             July 2, 2014                                        Rev B
                                                                                        EN5310 Datasheet

Pin Configuration

This diagram is a top-view of the component and represents the on-board layout requirements for the

landing pads and thermal connection points. Specific dimensions for the pads are presented on page

10. Pin 1 of the device is signified by the white dot marked on the top of the device.

Block Diagram

                   2             www.altera.com/enpirion

10125              July 2, 2014                                                         Rev B
                                                                                      EN5310   Datasheet

Typical       Efficiency

VIN = 3.3V    and VOUT = 2.5V

                        100%

                        90%

                        80%

                        70%

                        60%

                        50%

                        40%

                              0  200        400                600  800     1000      1200

                                            Output Current (mA)

Absolute Maximum Ratings

CAUTION:      Stresses in excess of the absolute maximum ratings can cause permanent damage to the

device. Exposure to absolute maximum ratings for extended periods can adversely affect device

reliability.

                              PARAMETER                             SYMBOL  MIN       MAX   UNITS

    Input Supply Voltage                                            VIN     -0.5      6.5   V

    Input Voltage – Enable                                                  -0.5      VIN   V

    Input Voltage – VS0, VS1 & VS2 (Note 1)                                 -0.5      2.8   V

    Storage Temperature Range                                       TSTG    -65       150   °C

    MSL per JEDEC J-STD-020A Level 3                                                  260   °C

    ESD Rating (based on Human Body Model)                                            2000  V

NOTES:

1.  VS0, VS1 and VS2 pins have an internal pull-up resistor, only ground potentials should be placed on them as

    required.

Thermal Characteristics

                                 PARAMETER                          SYMBOL  TYPICAL         UNITS

              Thermal Resistance: Junction to Ambient (0 LFM)       θJA           36        °C/W

              (Note 2)

              Thermal Resistance: Junction to Case (0 LFM)          θJC           6         °C/W

NOTES:

2.  Based on a four-layer board and proper thermal design.

                                                            3                     www.altera.com/enpirion

    10125                                   July 2, 2014                                      Rev B
                                                                                         EN5310 Datasheet

Recommended Operating Conditions

                      PARAMETER                                    SYMBOL    MIN        MAX        UNITS

Input Voltage Range                                                VIN       2.375       5.5                     V

Output Voltage Range                                               VOUT      0.75        3.3                     V

Maximum continuous Output Current                                  IOUT                  3                       A

EN5310DC Operating Ambient Temperature                             TA        0           +70                     °C

EN5310DI Operating Ambient Temperature                             TA        -40         +85                     °C

Operating Junction Temperature                                     TJ        -40        +125                     °C

Electrical Characteristics

NOTE: VIN=5.5V and over operating temperature range unless otherwise noted. Typical values are at

TA = 25°C.

PARAMETER             SYMBOL                TEST CONDITIONS                  MIN    TYP       MAX                    UNITS

Operating Input        VIN                                                   2.375            5.5                    V

Voltage

Quiescent Supply       IQ          No switching, AVIN = 3.3V,                       15                               mA

Current                            PVIN = 3.3V, ENABLE=0V

No-Load Operating      INL         Includes PWM, gate drive and inductor            35                               mA

Current                            ripple current.

Switching Frequency   FOSC                                                          5                                MHz

Thermal Overload       TJ                                                           160                              °C

Trip Point

VOUT

Range                 VOUT         Using external voltage divider            0.8              3.3                    V

Output Voltage                     2.375V ≤ VIN ≤ 5.5V, ILOAD =1A            -2.0             2.0                    %

Regulation                         TA = 25°C

Output Voltage                     2.375V ≤ VIN ≤ 5.5V, 0A ≤ ILOAD ≤ 1A;

Regulation                         0°C ≤ TA ≤ +70°C                          -3.0             3.0                    %

EN5310DC

Output Voltage                     2.375V ≤ VIN ≤ 5.5V, 0A ≤ ILOAD ≤ 1A;

Regulation                         -40°C ≤ TA ≤ +85°C TA = 25°C              -3.0             3.0                    %

EN5310DI

Transient Response (IOUT = 0% to 100% or 100% to 0% of Rated Load)

Peak Deviation        VOUT         VIN = 5V, 1.2V < VOUT < 3.3V                     2         5                      %

Output Voltage Ripple

                                   VIN = 5.0V, VOUT = 1.2V, IOUT = 1A, COUT

Peak-to-peak          VOUT-PP      = 20uF, 2 x 10μF X5R or X7R ceramic              12                               mV

                                   capacitors

Maximum Continuous Output Current (Note 3)

Output Current        IOUT                                                                    1000                   mA

Enable Operation

Disable Threshold     VDISABLE     Max voltage to ensure the converter is                     0.8                    V

                                   disabled

Enable Threshold      VENABLE      Min voltage to ensure the converter is    1.8                                     V

                                   enabled

Power OK Operation

POK low voltage       VPOK         IPOK = 1mA                                                 0.4                    V

Max POK Voltage       VPOK         Supply voltage applied to POK                              5.5                    V

NOTES:

3.       Maximum output current may need to be de-rated, based on operating condition, to meet TJ requirements.

                                                     4                              www.altera.com/enpirion

         10125                                      July 2, 2014                                   Rev B
                                                                                EN5310 Datasheet

Pin Descriptions

PIN     NAME                                               FUNCTION

1           NC    NO CONNECT – Do not electrically connect this pin to PCB. See Note 4.

2           XFB   External feedback voltage input. Option for programming the output voltage with a

                  resistor divider on VOUT.

3       VSENSE    Remote voltage sense input. Connect this pin to the load voltage at the point to be

                  regulated.

4           NC    NO CONNECT – Do not electrically connect this pin to PCB. See Note 4.

5           NC    NO CONNECT – Do not electrically connect this pin to PCB. See Note 4.

6       ENABLE    Enable input. An input high enables operation. An input low disables operation.

7           NC    NO CONNECT – Do not electrically connect this pin to PCB. See Note 4.

                  Over-Voltage set-point input. When using an external voltage divider and the XFB pin.

8           XOV   When VS0, VS1 and VS2 are left OPEN or pulled high, an additional voltage divider

                  separate from the XFB pin is required to set the OVP set-point. In this mode, the OVP

                  function is disabled if this voltage divider is not present.

9

10      PGND      Power ground for the power stage circuits.

11

12

13

14

15      VOUT      Voltage and power output.

16

17

18

19          NC    NO CONNECT – Do not electrically connect this pin to PCB. See Note 4.

20

21      PGND      Power ground for the power stage circuits.

22

23

24          NC    NO CONNECT – Do not electrically connect this pin to PCB. See Note 4.

25

26          PVIN  Power voltage input for the power stage circuits.

27

28

29          VS2   Voltage select line 2 input. See Table 1.

30      ROCP      Over-Current trip point adjust input. Used for adjusting the OCP trip point.

31          VS1   Voltage select line 1 input. See Table 1.

32          AVIN  Analog voltage input for the controller circuits.

33      AGND      Analog ground for the controller circuits.

34          VS0   Voltage select line 0 input. See Table 1.

35          POK   Power OK is an open drain transistor for power system state indication.

36          SS    Soft-Start node. A capacitor is connected between this pin and AGND.

NOTES:

4.   This pin is used for engineering test purposes and reserved for future use. Solder, but do not electrically connect

     this pin to the PCB.

                                             5                                  www.altera.com/enpirion

     10125                                   July 2, 2014                                       Rev B
                                                                                                                                  EN5310 Datasheet

Theory of Operation                                                              (see     Table      1).  If  all      three      are  left  floating,    the

                                                                                 output    voltage        and    over         voltage      thresholds     are

Synchronous Buck Converter                                                       determined by the voltages presented at the XFB

                                                                                 and      XOV       pins      respectively.            These        voltages

                                                                                 should be set by way of resistor dividers between

The         EN5310          is       a     synchronous,                pin       VOUT to GND with the midpoint going to XFB and

programmable            power         supply        with      integrated         XOV.

power       MOSFET          switches       and      inductor.          The

nominal     input       voltage      range     is   2.5-5.0V.          The       Use      an  appropriate            resistor     ratio    such     that  the

output      can     be  set      to     common       voltages          by        desired      output      voltage          across      the   resistor     pair

connecting appropriate combinations of 3 voltage                                 causes       the    XFB      pin      to     be  0.8V at    the    nominal

selection        pins   to    ground.      If  different          voltage        set-point.     It   is   recommended                  that  the    resistor

levels      are    required,    provision      is   also      made     to        values       used   should           be      in  the  20K-40K      range.

allow       external    programming.                The       feedback           Contact        Power        Applications          support    for       more

control loop is voltage-mode and the part uses a                                 specific     information.         If     Over-Voltage       protection       is

low-noise          PWM  topology.       Up     to   1A        of   output        required,      the  output        of      a  second       divider  to  XOV

current     can     be  drawn       from    this    converter.         The       should be set such that 0.96V is present at the

5MHz        operating   frequency         enables         the     use  of        desired      trip   point.      By        design,     if    both   resistor

small-size output capacitors.                                                    dividers     are    the     same,         the    OV   trip-point   will  be

                                                                                 20% above the nominal output voltage.

The     power      supply     also    has     protection       features

such as:                                                                         VIN                             PVIN      VOUT                         VOUT

     •      Programmable         over-current       protection         (to             10µF                      AVIN

            protect the IC from excessive load current)

     •      Thermal     shutdown               (to   protect           the                                       POK       XOV

            converter from getting too hot)                                                                      SS

     •      Over-voltage        protection     that       stops        the                                                 XFB

            PWM switching and turns on the lower N-                                                      15  nF                                         22µF

                                                                                                                 AGND      PGND

            MOSFET      at      120%      of   the   programmed

            output voltage in order to protect the load

            from an OV condition.

     •      Under-voltage lockout circuit to disable the

            converter output when the input voltage is                           Table 1: Output Voltage Select Table

            less than approximately 2.2V

                                                                                       VS2*          VS1*              VS0*        Output Voltage

Additional features include:                                                           0             0                 0           3.3V

                                                                                       0             0                 1           2.5V

     •      Soft-start      circuit,    limiting     the          in-rush              0             1                 0           1.8V

            current when the converter is powered up.                                  0             1                 1           1.5V

     •      Power   good      circuit   indicating        whether      the             1             0                 0           1.25V

            output  voltage     is    within   90%-120%            of  the             1             0                 1           1.2V

            programmed voltage.                                                        1             1                 0           0.8V**

                                                                                       1             1                 1           User Selectable

Output Voltage Programming                                                                ** 0.8V ref only, not guaranteed performance

                                                                                 *NOTE: The VS0, VS1 and VS2 pins are defaulted to a ‘1’

The EN5310 output voltage is programmed using                                    with an internal pull-up resistor. Only connect these pins to

one     of  two     methods.     Common             output     voltages          AGND if a ‘0’ is required. If a ‘1’ is required, then leave the

                                                                                 pin floating.

are  achieved       by  tying    one    or     more       of  the  three

Voltage Select pins (VS0, VS1 & VS2) to ground

                                                                            6                                              www.altera.com/enpirion

            10125                                                  July 2, 2014                                                              Rev B
                                                                                                                                      EN5310 Datasheet

Capacitor Selection                                                                 POK Operation

The     EN5310          needs         about     10-20uF         of      input       The POK signal is an open drain signal from the

capacitance.            Low-cost,               low-ESR            ceramic          converter         indicating        the     output      voltage         is  within

capacitors must be used as input capacitors for                                     the    specified       range.       The       POK       signal      will    be   a

this converter and it is required that they be rated                                logic high when the output voltage is within 90% -

X5R     or  X7R.        In   some     applications,       lower        value        120%      of     the   programmed              output      voltage.         If  the

capacitors are needed in parallel with the larger,                                  output       voltage     goes       outside         of   this   range,          the

lossy       capacitors          in    order         to  provide         high        POK     signal         will     be  a   logic     low    until      the     output

frequency decoupling.                                                               voltage      has      returned      to   within     this    range.          In  the

                                                                                    event        of   an   over-voltage             condition           the     POK

The    EN5310           has     been       optimized      for   use     with        signal will go low and will remain in this condition

about     20μF      of  ceramic       output        capacitance.        It  is      until  the       output      voltage     has      dropped           to  95%      of

required        that    these         be      low-cost,        low-ESR,             the    programmed               output      voltage     before          returning

ceramic     capacitors            rated X5R         or  X7R.    (See the            to     the       high    state         (see     also      Over           Voltage

Altera    application           note  on    ripple      comparison          for     Protection).

optimum selection of number and value of these

capacitors       based          on    ripple        requirements.)          In      Over-Current Protection

order       to   eliminate            high-frequency           switching

spikes      on   the    output       ripple,    usually   a    low-value,           The     cycle-by-cycle                 current      limit       function         is

low-ESR         ceramic         capacitor       is  used       in  parallel         achieved by sensing the current flowing through

with the larger capacitors right at the load.                                       the sense P-MOSFET and a signal generated by

                                                                                    a   differential       amplifier        with  a     preset     over-current

Enable Operation                                                                    threshold.        During        a   particular      cycle,      if  the     over-

                                                                                    current       threshold         is      exceeded,        the        power        P-

The ENABLE pin provides a means to shut down                                        MOSFET is turned off and the power N-MOSFET

the    power          FET       switching       or      enable     normal           is   turned       on   to       protect      the    P-MOSFET.               If  the

operation.       A    logic     low   will  disable     the    converter            over-current           condition         is    removed,             the     over-

and    cause        it  to      shut  down.         A   logic   high    will        current      protection            circuit    will  enable          the     PWM

enable the converter into normal operation.                                         operation.        If   the      over-current        condition           persists,

                                                                                    the    converter         will       eventually      go   through            a    full

Soft-Start Operation                                                                soft-start cycle. This circuit is designed to provide

                                                                                    high noise immunity.

The SS pin in conjunction with a small capacitor

between         this    pin     and   AGND          provides       the  soft        It is possible to adjust the over-current set point

start   function        to   limit    the   in-rush     current     during          by     connecting            a  resistor      between          ROCP             and

start-up.       During          start-up    of  the     converter       the         GND (increase the trip point) or PVIN (decrease

reference        voltage          to  the       error     amplifier         is      the    trip  point).     The        voltage    at   the    ROCP             pin  is

gradually increased to its final level by an internal                               designed          to   be       0.8V.   (see      application           note     for

current source of typically 10uA. The whole soft-                                   details)

start   procedure           is  designed        to  take  1ms       -   3ms

with   a    15-30nF         soft    start   capacitor,    but      can      be      Over-Voltage Protection

programmed              by      capacitor     selection        using    the

following equation:                                                                 When         the  output        voltage       exceeds       120%            of  the

                                                                                    programmed             output       voltage,      the   PWM operation

          Rise Time:            TR = Css*80k                                        stops, the lower N-MOSFET is turned on and the

                                                                                    POK     signal        goes      low.     When       the   output            voltage

                                                                                    drops        below     95%          of   the    programmed                  output

                                                                                 7                                           www.altera.com/enpirion

          10125                                                     July 2, 2014                                                                    Rev B
                                                                                                                               EN5310 Datasheet

voltage,   normal         PWM           operation  resumes        and         the power stage. These two grounds need to be

POK returns to its high state.                                                connected           outside       the       package      at     one       point

                                                                              through       a  low-impedance                trace.    The     connection

Thermal Overload Protection                                                   should        be    made          such        that    the       impedance

                                                                              between the connection point and the AGND pad

Thermal    shutdown           will      disable    operation      once        on the package is minimized. Since the internal

the Junction temperature exceeds approximately                                voltage     sensing          circuit      is  based     on      AGND,        the

160ºC.     Once      the  junction      temperature       drops      by       connection          of  the       two     grounds       should      also     be

approx     25ºC,     the   converter         will  re-start    with  a        made      such      that     the      best    voltage    regulation          can

normal soft-start.                                                            be achieved. The soft-start capacitor, the voltage

                                                                              programming             resistors,        and      any   other      external

Low Input Voltage Operation                                                   control component should be tied to AGND.

Circuitry  is    provided           to  ensure     that  when     the         The placement of the input decoupling capacitors

input    voltage     is    below        the    specified      voltage         between PVIN and PGND is very critical. These

range, the operation of the converter is controlled                           components             should         be      placed    such        that     they

and predictable. Circuits for hysteresis, input de-                           have   the       lowest      inductance          traces     to  PVIN         and

glitch    and   output        leading   edge       blanking       are         PGND.

included   to     ensure      high      noise      immunity       and

prevent false tripping.                                                       There     are       two      thermal          pads    underneath             the

                                                                              device. The centrally located pad is PGND, and,

Compensation                                                                  depending         on    the       number       of   layers      of  the      PC

                                                                              board,    it     needs       to   be      connected         to  a   thermal

The     EN5310       is   internally    compensated           through         plane     in     order    to      conduct      heat     away        from     the

the use of a type 3 compensation network and is                               device.     Note       that   if  any     of  the   thermal         planes   is

optimized       for  use      with      about      20μF  of    output         also      connected               to   AGND,          the       impedance

capacitance          and      will      provide    excellent      loop        between       this      point     and     the    GND     connection          of

bandwidth       and      transient      performance       for     most        the   load    needs         to    be   minimized        in  order        to  get

applications.        (See     the       section    on    Capacitor            the    best       possible            load    regulation.       The          pad

Selection  for       details  on        recommended       capacitor           opposite the VOUT pins is connected to VOUT. This

types.)    In   some       cases        modifications         to  the         VOUT    pad       should        be     connected        to   a      top   layer

compensation             may  be        required.        For      more        copper        area      as      large     as   possible         to  conduct

information,    contact Power Applications               support.             more heat away from the package. This will also

                                                                              help minimize the trace length to the output filter

Layout Considerations                                                         caps.

The     EN5310       Layout   Guidelines           application    note        Pin   19  is     a  connected             to  a  noisy      internal      node

provides        more       details      on         specific     layout        and   is  brought         out     for  test    purposes         only.     Keep

recommendations for this part. The following are                              all sensitive signal traces as far as possible from

general layout guidelines to consider.                                        this pin. Ideally, on the top layer there should be

                                                                              no    traces        or      vias       underneath          the      package

The     CMOS      chip     inside       the  EN5310          has  two         between          this   pin       and     the    VOUT       thermal       pad.

grounds: AGND for the controller, and PGND for

                                                                         8                                              www.altera.com/enpirion

         10125                                                  July 2, 2014                                                               Rev B
                                              EN5310 Datasheet

Packaging Information

Mechanical Drawing and Nominal  Dimensions

Bottom View

                                9             www.altera.com/enpirion

10125                           July 2, 2014  Rev B
                                                                                          EN5310 Datasheet

Landing Pad Information

The  Altera    DFN  package  is  footprint  compatible  with  the  JEDEC  standard    36-pin  TSSOP     package

code DD. The reference document and board layout diagram appear below.

JEDEC    Solid  State  Technology    Association  TSSOP       (Plastic  Thin  Shrink  Small   Outline   Package)

standardized package code DD. This TSSOP standard package is defined in the JEDEC document

MO-153,  Issue  F,  dated    05/01,  which  defines  57   variations  on  package  size,  lead  pitch,  and lead

count.

                                                        10                            www.altera.com/enpirion

        10125                               July 2, 2014                                        Rev B
                                                                                                                              EN5310 Datasheet

Contact Information

Altera Corporation

101 Innovation            Drive

San Jose, CA 95134

Phone: 408-544-7000

www.altera.com

© 2013 Altera Corporation—Confidential. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS

and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office       and in other countries. All other words

and logos identified as trademarks or service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants

performance  of its semiconductor products to current specifications      in accordance  with Altera's standard warranty,     but reserves the right to make changes to any

products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service

described  herein except  as  expressly agreed  to in writing by Altera.  Altera customers are  advised to obtain the latest  version of device specifications  before  relying on

any published information and before placing orders for products or services.

                                                                                         11                                   www.altera.com/enpirion

           10125                                                               July 2, 2014                                                                     Rev B
This datasheet has been downloaded from:

datasheet.eeworld.com.cn

Free Download

Daily Updated Database

100% Free Datasheet Search Site

100% Free IC Replacement Search Site

Convenient Electronic Dictionary

Fast Search System

www.EEworld.com.cn

All Datasheets Cannot Be Modified Without Permission

               Copyright © Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved