datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

EFM32TG11B320F128IQ48-AR

器件型号:EFM32TG11B320F128IQ48-AR
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Silicon Laboratories
标准:
下载文档

器件描述

ARM Microcontrollers - MCU EMF32 Tiny Gecko 11 128kB 32kB 37 GPIO

参数

产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
Silicon Laboratories
产品种类:
Product Category:
ARM Microcontrollers - MCU
RoHS:YES
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
QFP-48
系列:
Series:
EFM32TG11
Core:ARM Cortex M0+
Data Bus Width:32 bit
Maximum Clock Frequency:48 MHz
Program Memory Size:128 kB
Data RAM Size:32 kB
ADC Resolution:12 bit
Number of I/Os:37 I/O
工作电源电压:
Operating Supply Voltage:
1.8 V to 3.8 V
最小工作温度:
Minimum Operating Temperature:
- 40 C
最大工作温度:
Maximum Operating Temperature:
+ 125 C
接口类型:
Interface Type:
CAN, I2C, SPI, UART, USB
封装:
Packaging:
Box
产品:
Product:
MCU
Program Memory Type:Flash
商标:
Brand:
Silicon Labs
Data RAM Type:RAM
DAC Resolution:2 x 12 bit
Moisture Sensitive:Yes
Number of Timers/Counters:2 x 16 bit, 2 x 32 bit
工厂包装数量:
Factory Pack Quantity:
1000
电源电压-最大:
Supply Voltage - Max:
3.8 V
电源电压-最小:
Supply Voltage - Min:
1.8 V
商标名:
Tradename:
EFM32
看门狗计时器:
Watchdog Timers:
Watchdog Timer

EFM32TG11B320F128IQ48-AR器件文档内容

EFM32 Tiny Gecko Series 1 Family

EFM32TG11 Family Data Sheet

The EFM32 Tiny Gecko Series 1 MCUs are the world’s most

energy-friendly microcontrollers, featuring new connectivity interfa-                                                                  ENERGY FRIENDLY FEATURES

ces and rich analog features.                                                                                                          •        ARM Cortex-M0+ at 48 MHz

EFM32TG11 includes a powerful and efficient 32-bit ARM® Cortex®-M0+ and provides                                                       •        Ultra low energy operation:

robust security via a unique cryptographic hardware engine supporting AES, ECC, SHA,                                                             •    37 µA/MHz in Energy Mode 0 (EM0)

and True Random Number Generator (TRNG). New features include a CAN bus control-                                                                 •    1.30 µA EM2 Deep Sleep current

ler, highly robust capacitive sensing, and LESENSE/PCNT enhancements for smart en-                                                     •        CAN 2.0 Bus Controller

ergy meters. These features, combined with ultra-low current active mode and short                                                     •        Low energy analog peripherals: ADC,

wake-up time from energy-saving modes, make EFM32TG11 microcontrollers well suited                                                              DAC, OPAMP, Comparator, Segment

for any battery-powered application, as well as other systems requiring high performance                                                        LCD

and low-energy consumption.                                                                                                            •        Hardware cryptographic engine supports

                                                                                                                                                AES, ECC, SHA, and TRNG

Example applications:                                                                                                                  •        Robust capacitive touch sense

•  Smart energy meters                               •  Entry-level wearables                                                          •        Footprint compatible with select EFM32

•  Industrial and factory automation                 •  Personal medical devices                                                                packages

•  Home automation and security                      •  IoT devices                                                                    •        5 V tolerant I/O

                  Core / Memory                                Clock Management                                                        Energy         Management               Other

                                                        High Frequency      High Frequency                                             Voltage            Voltage/Temp         CRYPTO

   ARM CortexTM M0+ processor with                      Crystal Oscillator  RC Oscillator                                              Regulator          Monitor

                  MPU                                          PLL          Auxiliary High                                                                                     CRC

                                                                            Freq. RC Osc.                                              DC-DC              Power-On Reset

   Flash Program  Debug Interface                       Ultra Low Freq.     Low Frequency                                              Converter                               True Random

   Memory              w/ MTB                           RC Oscillator       RC Oscillator                                                                                     Number Generator

                       LDMA                             Low Frequency                                                                  Brown-Out          Backup Domain

   RAM Memory          Controller                       Crystal Oscillator                                                             Detector                                SMU

                                                                         32-bit bus

                                                        Peripheral Reflex System

   Serial         Interfaces                    I/O     Ports                        Timers and Triggers                                                          Analog      Interfaces

   USART               UART                External            General         Timer/Counter                                           Low Energy         Low Energy LCD       ADC

                       Low Energy          Interrupts   Purpose I/O                                                                    Sensor IF                  Controller

   CAN                 UARTTM                                                                                                                                                  Operational

                                                                               Low Energy Timer                                        Pulse Counter              VDAC         Amplifier

   I2C                                     Pin Reset    Pin Wakeup

                                                                               Watchdog Timer                                          Real Time Counter          Analog

                                                                                                                                       and Calendar       Comparator

                                                                               CRYOTIMER                                                                  Capacitive

                                                                                                                                                                  Sensing

Lowest power mode with peripheral operational:

   EM0 - Active               EM1 - Sleep              EM2 – Deep Sleep              EM3 - Stop                                        EM4H - Hibernate                       EM4S - Shutoff

silabs.com | Building a more connected world.                                                                                                                                 Preliminary Rev. 0.5

This information applies to a product under development. Its characteristics and specifications are subject to change without notice.
                                                                                                                EFM32TG11 Family Data Sheet

                                                                                                                               Feature List

1.  Feature List

The EFM32TG11 highlighted features are listed below.

•   ARM Cortex-M0+ CPU platform                                         •  Up to 67 General Purpose I/O Pins

    •  High performance 32-bit processor @ up to 48 MHz                    •  Configurable push-pull, open-drain, pull-up/down, input fil-

    •  Memory Protection Unit                                                 ter, drive strength

    •  Wake-up Interrupt Controller                                        •  Configurable peripheral I/O locations

•   Flexible Energy Management System                                      •  5 V tolerance on select pins

    •  37 μA/MHz in Active Mode (EM0)                                      •  Asynchronous external interrupts

    •  1.30 μA EM2 Deep Sleep current (8 kB RAM retention and              •  Output state retention and wake-up from Shutoff Mode

       RTCC running from LFRCO)                                         •  Up to 8 Channel DMA Controller

•   Integrated DC-DC buck converter                                     •  Up to 8 Channel Peripheral Reflex System (PRS) for auton-

•   Backup Power Domain                                                    omous inter-peripheral signaling

    •  RTCC and retention registers in a separate power domain,         •  Hardware Cryptography

       available in all energy modes                                       •  AES 128/256-bit keys

    •  Operation from backup battery when main power absent/               •  ECC B/K163, B/K233, P192, P224, P256

       insufficient                                                        •  SHA-1 and SHA-2 (SHA-224 and SHA-256)

•   Up to 128 kB flash program memory                                      •  True Random Number Generator (TRNG)

•   Up to 32 kB RAM data memory                                         •  Hardware CRC engine

•   Communication Interfaces                                               •  Single-cycle computation with 8/16/32-bit data and 16-bit

    •  CAN Bus Controller                                                     (programmable)/32-bit (fixed) polynomial

       •  Version 2.0A and 2.0B up to 1 Mbps                            •  Security Management Unit (SMU)

    •  4 × Universal Synchronous/Asynchronous Receiver/ Trans-             •  Fine-grained access control for on-chip peripherals

       mitter                                                           •  Integrated Low-energy LCD Controller with up to 8 × 32

       •  UART/SPI/SmartCard (ISO 7816)/IrDA/I2S/LIN                       segments

       •  Triple buffered full/half-duplex operation with flow control     •  Voltage boost, contrast and autonomous animation

       •  Ultra high speed (24 MHz) operation on one instance              •  Patented low-energy LCD driver

    •  1 × Universal Asynchronous Receiver/ Transmitter                 •  Ultra Low-Power Precision Analog Peripherals

    •  1 × Low Energy UART                                                 •  12-bit 1 Msamples/s Analog to Digital Converter (ADC)

       •  Autonomous operation with DMA in Deep Sleep Mode                    •  On-chip temperature sensor

    •  2 × I2C Interface with SMBus support                                •  2 × 12-bit 500 ksamples/s Digital to Analog Converter

       •  Address recognition in EM3 Stop Mode                                (VDAC)

                                                                           •  Up to 2 × Analog Comparator (ACMP)

                                                                           •  Up to 4 × Operational Amplifier (OPAMP)

                                                                           •  Robust current-based capacitive sensing with up to 38 in-

                                                                              puts and wake-on-touch (CSEN)

                                                                           •  Up to 62 GPIO pins are analog-capable. Flexible analog pe-

                                                                              ripheral-to-pin routing via Analog Port (APORT)

                                                                           •  Supply Voltage Monitor

silabs.com | Building a more connected world.                                                                           Preliminary Rev. 0.5  |  2
                                                                                                EFM32TG11 Family Data Sheet

                                                                                                            Feature List

•  Timers/Counters                                               •  Pre-Programmed UART Bootloader

   •  2 × 16-bit Timer/Counter                                   •  Wide Operating Range

      •  3 or 4 Compare/Capture/PWM channels (4 + 4 on one          •  1.8 V to 3.8 V single power supply

         timer instance)                                            •  Integrated DC-DC, down to 1.8 V output with up to 200 mA

      •  Dead-Time Insertion on one timer instance                     load current for system

   •  2 × 32-bit Timer/Counter                                      •  Standard (-40 °C to 85 °C TA) and Extended (-40 °C to 125

   •  32-bit Real Time Counter and Calendar (RTCC)                     °C TJ) temperature grades available

   •  32-bit Ultra Low Energy CRYOTIMER for periodic wakeup      •  Packages

      from any Energy Mode                                          •  QFN32 (5x5 mm)

   •  16-bit Low Energy Timer for waveform generation               •  TQFP48 (7x7 mm)

   •  16-bit Pulse Counter with asynchronous operation              •  QFN64 (9x9 mm)

   •  Watchdog Timer with dedicated RC oscillator                   •  TQFP64 (10x10 mm)

•  Low Energy Sensor Interface (LESENSE)                            •  QFN80 (9x9 mm)

   •  Autonomous sensor monitoring in Deep Sleep Mode               •  TQFP80 (12x12 mm)

   •  Wide range of sensors supported, including LC sensors and

      capacitive buttons

   •  Up to 16 inputs

•  Ultra efficient Power-on Reset and Brown-Out Detector

•  Debug Interface

   •  2-pin Serial Wire Debug interface

   •  4-pin JTAG interface

   •  Micro Trace Buffer (MTB)

silabs.com | Building a more connected world.                                                               Preliminary Rev. 0.5  |  3
                                                                                        EFM32TG11 Family Data Sheet

                                                                                                 Ordering Information

2.  Ordering Information

                                                Table 2.1.  Ordering Information

                                                                  DC-DC

                                                Flash       RAM   Con-

Ordering Code                                   (kB)        (kB)  verter  LCD     GPIO  Package  Temp Range

EFM32TG11B520F128GM80-A                         128         32    Yes     Yes     67    QFN80    -40 to +85°C

EFM32TG11B520F128GQ80-A                         128         32    Yes     Yes     63    QFP80    -40 to +85°C

EFM32TG11B520F128IM80-A                         128         32    Yes     Yes     67    QFN80    -40 to +125°C

EFM32TG11B520F128IQ80-A                         128         32    Yes     Yes     63    QFP80    -40 to +125°C

EFM32TG11B540F64GM80-A                          64          32    Yes     Yes     67    QFN80    -40 to +85°C

EFM32TG11B540F64GQ80-A                          64          32    Yes     Yes     63    QFP80    -40 to +85°C

EFM32TG11B540F64IM80-A                          64          32    Yes     Yes     67    QFN80    -40 to +125°C

EFM32TG11B540F64IQ80-A                          64          32    Yes     Yes     63    QFP80    -40 to +125°C

EFM32TG11B520F128GM64-A                         128         32    Yes     Yes     53    QFN64    -40 to +85°C

EFM32TG11B520F128GQ64-A                         128         32    Yes     Yes     50    QFP64    -40 to +85°C

EFM32TG11B520F128IM64-A                         128         32    Yes     Yes     53    QFN64    -40 to +125°C

EFM32TG11B520F128IQ64-A                         128         32    Yes     Yes     50    QFP64    -40 to +125°C

EFM32TG11B540F64GM64-A                          64          32    Yes     Yes     53    QFN64    -40 to +85°C

EFM32TG11B540F64GQ64-A                          64          32    Yes     Yes     50    QFP64    -40 to +85°C

EFM32TG11B540F64IM64-A                          64          32    Yes     Yes     53    QFN64    -40 to +125°C

EFM32TG11B540F64IQ64-A                          64          32    Yes     Yes     50    QFP64    -40 to +125°C

EFM32TG11B520F128GQ48-A                         128         32    Yes     Yes     34    QFP48    -40 to +85°C

EFM32TG11B520F128IQ48-A                         128         32    Yes     Yes     34    QFP48    -40 to +125°C

EFM32TG11B540F64GQ48-A                          64          32    Yes     Yes     34    QFP48    -40 to +85°C

EFM32TG11B540F64IQ48-A                          64          32    Yes     Yes     34    QFP48    -40 to +125°C

EFM32TG11B520F128GM32-A                         128         32    Yes     Yes     22    QFN32    -40 to +85°C

EFM32TG11B520F128IM32-A                         128         32    Yes     Yes     22    QFN32    -40 to +125°C

EFM32TG11B540F64GM32-A                          64          32    Yes     Yes     22    QFN32    -40 to +85°C

EFM32TG11B540F64IM32-A                          64          32    Yes     Yes     22    QFN32    -40 to +125°C

EFM32TG11B320F128GM64-A                         128         32    No      Yes     56    QFN64    -40 to +85°C

EFM32TG11B320F128GQ64-A                         128         32    No      Yes     53    QFP64    -40 to +85°C

EFM32TG11B320F128IM64-A                         128         32    No      Yes     56    QFN64    -40 to +125°C

EFM32TG11B320F128IQ64-A                         128         32    No      Yes     53    QFP64    -40 to +125°C

EFM32TG11B340F64GM64-A                          64          32    No      Yes     56    QFN64    -40 to +85°C

EFM32TG11B340F64GQ64-A                          64          32    No      Yes     53    QFP64    -40 to +85°C

EFM32TG11B340F64IM64-A                          64          32    No      Yes     56    QFN64    -40 to +125°C

EFM32TG11B340F64IQ64-A                          64          32    No      Yes     53    QFP64    -40 to +125°C

silabs.com | Building a more connected  world.                                                   Preliminary Rev. 0.5  |  4
                                                                                EFM32TG11 Family Data Sheet

                                                                                         Ordering Information

                                                             DC-DC

                                                Flash  RAM   Con-

Ordering Code                                   (kB)   (kB)  verter  LCD  GPIO  Package  Temp Range

EFM32TG11B320F128GQ48-A                         128    32    No      Yes  37    QFP48    -40 to +85°C

EFM32TG11B320F128IQ48-A                         128    32    No      Yes  37    QFP48    -40 to +125°C

EFM32TG11B340F64GQ48-A                          64     32    No      Yes  37    QFP48    -40 to +85°C

EFM32TG11B340F64IQ48-A                          64     32    No      Yes  37    QFP48    -40 to +125°C

EFM32TG11B120F128GM64-A                         128    32    No      No   56    QFN64    -40 to +85°C

EFM32TG11B120F128GQ64-A                         128    32    No      No   53    QFP64    -40 to +85°C

EFM32TG11B120F128IM64-A                         128    32    No      No   56    QFN64    -40 to +125°C

EFM32TG11B120F128IQ64-A                         128    32    No      No   53    QFP64    -40 to +125°C

EFM32TG11B140F64GM64-A                          64     32    No      No   56    QFN64    -40 to +85°C

EFM32TG11B140F64GQ64-A                          64     32    No      No   53    QFP64    -40 to +85°C

EFM32TG11B140F64IM64-A                          64     32    No      No   56    QFN64    -40 to +125°C

EFM32TG11B140F64IQ64-A                          64     32    No      No   53    QFP64    -40 to +125°C

EFM32TG11B120F128GQ48-A                         128    32    No      No   37    QFP48    -40 to +85°C

EFM32TG11B120F128IQ48-A                         128    32    No      No   37    QFP48    -40 to +125°C

EFM32TG11B140F64GQ48-A                          64     32    No      No   37    QFP48    -40 to +85°C

EFM32TG11B140F64IQ48-A                          64     32    No      No   37    QFP48    -40 to +125°C

EFM32TG11B120F128GM32-A                         128    32    No      No   24    QFN32    -40 to +85°C

EFM32TG11B120F128IM32-A                         128    32    No      No   24    QFN32    -40 to +125°C

EFM32TG11B140F64GM32-A                          64     32    No      No   24    QFN32    -40 to +85°C

EFM32TG11B140F64IM32-A                          64     32    No      No   24    QFN32    -40 to +125°C

silabs.com | Building a more connected  world.                                           Preliminary Rev. 0.5  |  5
                                                                                                          EFM32TG11 Family Data Sheet

                                                                                                          Ordering Information

EFM32  T  G    1  1  B   520                   F  128  GM           80 – A    R

                                                                                         Tape and Reel (Optional)

                                                                                        Revision

                                                                              Pin Count

                                                                              Package – M (QFN), Q (QFP)

                                                                    Temperature Grade – G (-40 to +85 °C), I (-40 to +125  °C)

                                                               Flash Memory Size in kB

                                                  Memory Type (Flash)

                                                  Feature Set Code

                                               Performance Grade – B (Basic)

                         Device Configuration

                     Series

                  Gecko

               Family – T (Tiny)

       Energy  Friendly Microcontroller 32-bit

                                                  Figure 2.1.  Ordering Code Key

silabs.com | Building a more connected world.                                                                      Preliminary Rev. 0.5  |  6
Table of Contents

1.  Feature List .     .   .  .  .  .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .2

2.  Ordering Information         .  .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .4

3.  System Overview .         .  .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  10

    3.1  Introduction.     .  .  .  .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .10

    3.2  Power      .  .   .  .  .  .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .11

         3.2.1  Energy Management Unit (EMU)                     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .11

         3.2.2  DC-DC Converter                   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .11

         3.2.3  EM2 and EM3 Power Domains                     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .11

    3.3  General Purpose Input/Output (GPIO).                    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .12

    3.4  Clocking .     .  .  .  .  .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .12

         3.4.1  Clock Management Unit (CMU) .                    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .12

         3.4.2  Internal and External Oscillators.               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .12

    3.5  Counters/Timers and PWM                     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .12

         3.5.1  Timer/Counter (TIMER)                   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .12

         3.5.2  Wide Timer/Counter (WTIMER) .                    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .12

         3.5.3  Real Time Counter and Calendar (RTCC)                     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .12

         3.5.4  Low Energy Timer (LETIMER)                    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .13

         3.5.5  Ultra Low Power Wake-up Timer (CRYOTIMER)                       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .13

         3.5.6  Pulse Counter (PCNT)                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .13

         3.5.7  Watchdog Timer (WDOG) .                    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .13

    3.6  Communications and Other Digital Peripherals .                   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .13

         3.6.1  Universal Synchronous/Asynchronous Receiver/Transmitter (USART) .                       .  .  .  .  .  .  .  .13

         3.6.2  Universal Asynchronous Receiver/Transmitter (UART)                    .  .  .  .  .  .  .  .  .  .  .  .  .  .13

         3.6.3  Low Energy Universal Asynchronous Receiver/Transmitter (LEUART) .                       .  .  .  .  .  .  .  .13

         3.6.4  Inter-Integrated Circuit Interface (I2C) .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .13

         3.6.5  Controller Area Network (CAN)                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .14

         3.6.6  Peripheral Reflex System (PRS)                   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .14

         3.6.7  Low Energy Sensor Interface (LESENSE)                     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .14

    3.7  Security Features.      .  .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .14

         3.7.1  GPCRC (General Purpose Cyclic Redundancy Check)                       .  .  .  .  .  .  .  .  .  .  .  .  .  .14

         3.7.2  Crypto Accelerator (CRYPTO)                   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .14

         3.7.3  True Random Number Generator (TRNG)                       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .14

         3.7.4  Security Management Unit (SMU)                   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .14

    3.8  Analog     .  .   .  .  .  .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .14

         3.8.1  Analog Port (APORT)                  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .15

         3.8.2  Analog Comparator (ACMP)                   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .15

         3.8.3  Analog to Digital Converter (ADC)                .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .15

         3.8.4  Capacitive Sense (CSEN) .                  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .15

         3.8.5  Digital to Analog Converter (VDAC)                  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .15

         3.8.6  Operational Amplifiers               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .15

         3.8.7  Liquid Crystal Display Driver (LCD).                .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .15

    3.9  Reset Management Unit (RMU) .                     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .15

silabs.com | Building a more connected world.                                                                 Preliminary Rev. 0.5 |  7
    3.10  Core and Memory            .  .            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .16

         3.10.1  Processor Core .                    .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .16

         3.10.2  Memory System Controller (MSC)                                          .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .16

         3.10.3  Linked Direct Memory Access Controller (LDMA)                                                         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .16

         3.10.4  Bootloader          .  .            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .16

    3.11  Memory Map .        .      .  .            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .17

    3.12  Configuration Summary                      .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .18

4.  Electrical Specifications                     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .  19

    4.1   Electrical Characteristics                 .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .19

         4.1.1   Absolute Maximum Ratings                              .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .19

         4.1.2   Operating Conditions                      .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .20

         4.1.3   Thermal Characteristics                         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .22

         4.1.4   DC-DC Converter                     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .23

         4.1.5   Backup Supply Domain                            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .25

         4.1.6   Current Consumption                       .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .26

         4.1.7   Wake Up Times          .            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .33

         4.1.8   Brown Out Detector (BOD)                              .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .34

         4.1.9   Oscillators  .      .  .            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .35

         4.1.10  Flash Memory Characteristics                                .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .41

         4.1.11  General-Purpose I/O (GPIO)                                  .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .42

         4.1.12  Voltage Monitor (VMON) .                              .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .44

         4.1.13  Analog to Digital Converter (ADC)                                       .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .45

         4.1.14  Analog Comparator (ACMP)                                    .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .47

         4.1.15  Digital to Analog Converter (VDAC)                                      .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .50

         4.1.16  Capacitive Sense (CSEN)                               .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .53

         4.1.17  Operational Amplifier (OPAMP)                                     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .55

         4.1.18  LCD Driver          .  .            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .58

         4.1.19  Pulse Counter (PCNT)                            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .59

         4.1.20  Analog Port (APORT) .                           .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .59

         4.1.21  I2C  .  .    .      .  .            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .60

         4.1.22  USART SPI           .  .            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .63

    4.2   Typical Performance Curves                       .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .64

         4.2.1   Supply Current         .            .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .65

         4.2.2   DC-DC Converter                     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .70

5.  Pin Definitions .    .    .      .         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     72

    5.1   EFM32TG11B5xx          in  QFP80                 Device         Pinout         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .72

    5.2   EFM32TG11B5xx          in  QFN80                 Device         Pinout         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .75

    5.3   EFM32TG11B5xx          in  QFP64                 Device         Pinout         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .78

    5.4   EFM32TG11B3xx          in  QFP64                 Device         Pinout         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .80

    5.5   EFM32TG11B1xx          in  QFP64                 Device         Pinout         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .82

    5.6   EFM32TG11B5xx          in  QFN64                 Device         Pinout         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .84

    5.7   EFM32TG11B3xx          in  QFN64                 Device         Pinout         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .86

    5.8   EFM32TG11B1xx          in  QFN64                 Device         Pinout         .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .     .88

silabs.com | Building a more connected world.                                                                                                                                Preliminary       Rev. 0.5 |  8
     5.9   EFM32TG11B5xx in QFP48 Device Pinout                                                      .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     .90

     5.10  EFM32TG11B3xx in QFP48 Device Pinout                                                                  .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     .92

     5.11  EFM32TG11B1xx in QFP48 Device Pinout                                                                  .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     .94

     5.12  EFM32TG11B5xx in QFN32 Device Pinout                                                                  .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     .96

     5.13  EFM32TG11B1xx in QFN32 Device Pinout                                                                  .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     .98

     5.14  GPIO Functionality Table                           .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     1.00

     5.15  Alternate Functionality Overview                                  .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           . 104

     5.16  Analog Port (APORT) Client Maps                                               .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     1. 19

6.   TQFP80 Package Specifications                                  .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .129

     6.1   TQFP80 Package Dimensions                                .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .        .129

     6.2   TQFP80 PCB Land Pattern                         .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .        .131

     6.3   TQFP80 Package Marking                             .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     1. 32

7.   QFN80 Package Specifications.                            .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     133

     7.1   QFN80 Package Dimensions .                         .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     133

     7.2   QFN80 PCB Land Pattern .                  .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .  135

     7.3   QFN80 Package Marking                  .     .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           . 137

8.   TQFP64 Package Specifications                                  .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .138

     8.1   TQFP64 Package Dimensions                                .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .        .138

     8.2   TQFP64 PCB Land Pattern                         .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .        .140

     8.3   TQFP64 Package Marking                             .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     1. 41

9.   QFN64 Package Specifications.                            .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     142

     9.1   QFN64 Package Dimensions .                         .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     142

     9.2   QFN64 PCB Land Pattern .                  .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .  144

     9.3   QFN64 Package Marking                  .     .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           . 146

10.  TQFP48 Package Specifications .                                   .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           . 147

     10.1  TQFP48 Package Dimensions                             .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           . 147

     10.2  TQFP48 PCB Land Pattern                      .        .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           . 149

     10.3  TQFP48 Package Marking                          .        .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           . 150

11.  QFN32 Package Specifications                                   .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .151

     11.1  QFN32 Package Dimensions                                 .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .        .151

     11.2  QFN32 PCB Land Pattern                          .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .        .153

     11.3  QFN32 Package Marking                              .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     1. 55

12.  Revision History.  .  .  .                .     .        .        .        .        .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .           .     156

silabs.com | Building a more connected world.                                                                                                                                                                                                                                Preliminary Rev. 0.5 |                                9
                                                                                                                                               EFM32TG11 Family Data Sheet

                                                                                                                                                                    System Overview

3.   System Overview

3.1  Introduction

The Tiny Gecko Series 1 product family is well suited for any battery operated application as well as other systems requiring high per-

formance and low energy consumption. This section gives a short introduction to the MCU system. The detailed functional description

can be found in the Tiny Gecko Series 1 Reference Manual. Any behavior that does not conform to the specifications in this data sheet

or the functional descriptions in the Tiny Gecko Series 1 Reference Manual are detailed in the EFM32TG11 Errata document.

A block diagram of the Tiny Gecko Series 1 family is shown in Figure 3.1 Detailed EFM32TG11 Block Diagram on page 10. The dia-

gram shows a superset of features available on the family, which vary by OPN. For more information about specific device features,

consult Ordering Information.

                               Energy Management                                    Port I/O Configuration                                                                   IOVDD0

     IOVDD0

     AVDD                                       Voltage

     DVDD                                       Monitor                             Digital Peripherals

                                      bypass                                        LETIMER                      CAN

                                                                                                       USART / UART                                                 Port A   PAn

     VREGVDD                   DC-DC           Voltage                              TIMER / WTIMER                                                                  Drivers

     VREGSW                    Converter       Regulator                            CRYOTIMER                    LEUART

     DECOUPLE                                               BU_VIN                  PCNT                         I2C

                                      Backup Domain         BU_STAT     To          RTCC                         CRC                                                Port B   PBn

                                                            BU_VOUT     GPIO                                                                                        Drivers

                                                                                    CRYPTO                       LESENSE

                      Brown Out /              ARM Cortex-M0+ Core                  TRNG

                      Power-On                  Up to 128 KB ISP Flash

                               Reset                Program Memory                                                        Analog Port (APORT)                       Port C

                               Reset                Up to 32 KB RAM           A  A  Analog Peripherals                                         Digital Port Mapper  Drivers  PCn

     RESETn           Management                                              H  P

                               Unit             Memory Protection Unit        B  B

     Debug Signals    Serial Wire               Security Management                 VDAC               Mux & FB  -

     (shared w/GPIO)  Debug /                                                                                    +                                                  Port D   PDn

                      Programming                   LDMA Controller                 Internal                     Op-Amp                                             Drivers

                                                                                    Reference

                                                Watchdog                                            Input Mux    VDD

                                                Timer                               12-bit ADC                   Temp

                                                                                                                 Sense                                              Port E   PEn

                                      Clock Management                                                                                                              Drivers

                                                                                    Capacitive

                                      ULFRCO                                        Touch

                                      AUXHFRCO                                                      +
                                                                                                    -

     LFXTAL_P                         LFRCO                                         Analog Comparator                                                               Port F

     LFXTAL_N                             LFXO                                      Low-Energy LCD, up to 8x32                                                      Drivers  PFn

     HFXTAL_P                         HFRCO + DPLL                                         configuration

     HFXTAL_N                             HFXO

                                               Figure 3.1.  Detailed EFM32TG11 Block Diagram

silabs.com | Building a more connected world.                                                                                                                       Preliminary Rev. 0.5  |  10
                                                                                            EFM32TG11 Family Data Sheet

                                                                                                                  System Overview

3.2   Power

The EFM32TG11 has an Energy Management Unit (EMU) and efficient integrated regulators to generate internal supply voltages. Only

a single external supply voltage is required, from which all internal voltages are created. An optional integrated DC-DC buck regulator

can be utilized to further reduce the current consumption. The DC-DC regulator requires one external inductor and one external capaci-

tor.

The EFM32TG11 device family includes support for internal supply voltage scaling, as well as two different power domain groups for

peripherals. These enhancements allow for further supply current reductions and lower overall power consumption.

AVDD and VREGVDD need to be 1.8 V or higher for the MCU to operate across all conditions; however the rest of the system will

operate down to 1.62 V, including the digital supply and I/O. This means that the device is fully compatible with 1.8 V components.

Running from a sufficiently high supply, the device can use the DC-DC to regulate voltage not only for itself, but also for other PCB

components, supplying up to a total of 200 mA.

3.2.1  Energy Management Unit (EMU)

The Energy Management Unit manages transitions of energy modes in the device. Each energy mode defines which peripherals and

features are available and the amount of current the device consumes. The EMU can also be used to turn off the power to unused RAM

blocks, and it contains control registers for the DC-DC regulator and the Voltage Monitor (VMON). The VMON is used to monitor multi-

ple supply voltages. It has multiple channels which can be programmed individually by the user to determine if a sensed supply has

fallen below a chosen threshold.

3.2.2  DC-DC Converter

The DC-DC buck converter covers a wide range of load currents and provides up to 90% efficiency in energy modes EM0, EM1, EM2

and EM3, and can supply up to 200 mA to the device and surrounding PCB components. Protection features include programmable

current limiting, short-circuit protection, and dead-time protection. The DC-DC converter may also enter bypass mode when the input

voltage is too low for efficient operation. In bypass mode, the DC-DC input supply is internally connected directly to its output through a

low resistance switch. Bypass mode also supports in-rush current limiting to prevent input supply voltage droops due to excessive out-

put current transients.

3.2.3  EM2 and EM3 Power Domains

The EFM32TG11 has three independent peripheral power domains for use in EM2 and EM3. Two of these domains are dynamic and

can be shut down to save energy. Peripherals associated with the two dynamic power domains are listed in Table 3.1 EM2 and EM3

Peripheral Power Subdomains on page 11. If all of the peripherals in a peripheral power domain are unused, the power domain for

that group will be powered off in EM2 and EM3, reducing the overall current consumption of the device. Other EM2, EM3, and EM4-

capable peripherals and functions not listed in the table below reside on the primary power domain, which is always on in EM2 and

EM3.

                                  Table 3.1.    EM2 and EM3 Peripheral Power Subdomains

Peripheral   Power  Domain  1                   Peripheral  Power  Domain                2

ACMP0                                           ACMP1

PCNT0                                           CSEN

ADC0                                            VDAC0

LETIMER0                                        LEUART0

LESENSE                                         I2C0

APORT                                           I2C1

-                                               IDAC

-                                               LCD

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5       |  11
                                                                                                         EFM32TG11 Family Data Sheet

                                                                                                         System Overview

3.3  General Purpose Input/Output (GPIO)

EFM32TG11 has up to 67 General Purpose Input/Output pins. Each GPIO pin can be individually configured as either an output or

input. More advanced configurations including open-drain, open-source, and glitch-filtering can be configured for each individual GPIO

pin. The GPIO pins can be overridden by peripheral connections, like SPI communication. Each peripheral connection can be routed to

several GPIO pins on the device. The input value of a GPIO pin can be routed through the Peripheral Reflex System to other peripher-

als. The GPIO subsystem supports asynchronous external pin interrupts.

3.4  Clocking

3.4.1  Clock Management Unit (CMU)

The Clock Management Unit controls oscillators and clocks in the EFM32TG11. Individual enabling and disabling of clocks to all periph-

eral modules is performed by the CMU. The CMU also controls enabling and configuration of the oscillators. A high degree of flexibility

allows software to optimize energy consumption in any specific application by minimizing power dissipation in unused peripherals and

oscillators.

3.4.2  Internal and External Oscillators

The EFM32TG11 supports two crystal oscillators and fully integrates four RC oscillators, listed below.

•    A high frequency crystal oscillator (HFXO) with integrated load capacitors, tunable in small steps, provides a precise timing refer-

     ence for the MCU. Crystal frequencies in the range from 4 to 48 MHz are supported. An external clock source such as a TCXO can

     also be applied to the HFXO input for improved accuracy over temperature.

•    A 32.768 kHz crystal oscillator (LFXO) provides an accurate timing reference for low energy modes.

•    An integrated high frequency RC oscillator (HFRCO) is available for the MCU system. The HFRCO employs fast startup at minimal

     energy consumption combined with a wide frequency range. When crystal accuracy is not required, it can be operated in free-run-

     ning mode at a number of factory-calibrated frequencies. A digital phase-locked loop (DPLL) feature allows the HFRCO to achieve

     higher accuracy and stability by referencing other available clock sources such as LFXO and HFXO.

•    An integrated auxilliary high frequency RC oscillator (AUXHFRCO) is available for timing the general-purpose ADC with a wide fre-

     quency range.

•    An integrated low frequency 32.768 kHz RC oscillator (LFRCO) can be used as a timing reference in low energy modes, when crys-

     tal accuracy is not required.

•    An integrated ultra-low frequency 1 kHz RC oscillator (ULFRCO) is available to provide a timing reference at the lowest energy con-

     sumption in low energy modes.

3.5  Counters/Timers and PWM

3.5.1  Timer/Counter (TIMER)

TIMER peripherals keep track of timing, count events, generate PWM outputs and trigger timed actions in other peripherals through the

PRS system. The core of each TIMER is a 16-bit counter with up to 4 compare/capture channels. Each channel is configurable in one

of three modes. In capture mode, the counter state is stored in a buffer at a selected input event. In compare mode, the channel output

reflects the comparison of the counter to a programmed threshold value. In PWM mode, the TIMER supports generation of pulse-width

modulation (PWM) outputs of arbitrary waveforms defined by the sequence of values written to the compare registers, with optional

dead-time insertion available in timer unit TIMER_0 only.

3.5.2  Wide Timer/Counter (WTIMER)

WTIMER peripherals function just as TIMER peripherals, but are 32 bits wide. They keep track of timing, count events, generate PWM

outputs and trigger timed actions in other peripherals through the PRS system. The core of each WTIMER is a 32-bit counter with up to

4 compare/capture channels. Each channel is configurable in one of three modes. In capture mode, the counter state is stored in a

buffer at a selected input event. In compare mode, the channel output reflects the comparison of the counter to a programmed thresh-

old value. In PWM mode, the WTIMER supports generation of pulse-width modulation (PWM) outputs of arbitrary waveforms defined by

the sequence of values written to the compare registers, with optional dead-time insertion available in timer unit WTIMER_0 only.

3.5.3  Real Time Counter and Calendar (RTCC)

The Real Time Counter and Calendar (RTCC) is a 32-bit counter providing timekeeping in all energy modes. The RTCC includes a

Binary Coded Decimal (BCD) calendar mode for easy time and date keeping. The RTCC can be clocked by any of the on-board oscilla-

tors with the exception of the AUXHFRCO, and it is capable of providing system wake-up at user defined instances. The RTCC in-

cludes 128 bytes of general purpose data retention, allowing easy and convenient data storage in all energy modes down to EM4H.

silabs.com | Building a more connected world.                                                            Preliminary Rev. 0.5              |  12
                                                                                            EFM32TG11 Family Data Sheet

                                                                                            System Overview

3.5.4     Low Energy Timer (LETIMER)

The unique LETIMER is a 16-bit timer that is available in energy mode EM2 Deep Sleep in addition to EM1 Sleep and EM0 Active. This

allows it to be used for timing and output generation when most of the device is powered down, allowing simple tasks to be performed

while the power consumption of the system is kept at an absolute minimum. The LETIMER can be used to output a variety of wave-

forms with minimal software intervention. The LETIMER is connected to the Real Time Counter and Calendar (RTCC), and can be con-

figured to start counting on compare matches from the RTCC.

3.5.5     Ultra Low Power Wake-up Timer (CRYOTIMER)

The CRYOTIMER is a 32-bit counter that is capable of running in all energy modes. It can be clocked by either the 32.768 kHz crystal

oscillator (LFXO), the 32.768 kHz RC oscillator (LFRCO), or the 1 kHz RC oscillator (ULFRCO). It can provide periodic Wakeup events

and PRS signals which can be used to wake up peripherals from any energy mode. The CRYOTIMER provides a wide range of inter-

rupt periods, facilitating flexible ultra-low energy operation.

3.5.6     Pulse Counter (PCNT)

The Pulse Counter (PCNT) peripheral can be used for counting pulses on a single input or to decode quadrature encoded inputs. The

clock for PCNT is selectable from either an external source on pin PCTNn_S0IN or from an internal timing reference, selectable from

among any of the internal oscillators, except the AUXHFRCO. The module may operate in energy mode EM0 Active, EM1 Sleep, EM2

Deep Sleep, and EM3 Stop.

3.5.7     Watchdog Timer (WDOG)

The watchdog timer can act both as an independent watchdog or as a watchdog synchronous with the CPU clock. It has windowed

monitoring capabilities, and can generate a reset or different interrupts depending on the failure mode of the system. The watchdog can

also monitor autonomous systems driven by PRS.

3.6  Communications and Other Digital Peripherals

3.6.1     Universal Synchronous/Asynchronous Receiver/Transmitter (USART)

The Universal Synchronous/Asynchronous Receiver/Transmitter is a flexible serial I/O module. It supports full duplex asynchronous

UART communication with hardware flow control as well as RS-485, SPI, MicroWire and 3-wire. It can also interface with devices sup-

porting:

•    ISO7816 SmartCards

•    IrDA

•    I2S

3.6.2     Universal Asynchronous Receiver/Transmitter (UART)

The Universal Asynchronous Receiver/Transmitter is a subset of the USART module, supporting full duplex asynchronous UART com-

munication with hardware flow control and RS-485.

3.6.3     Low Energy Universal Asynchronous Receiver/Transmitter (LEUART)

The unique LEUARTTM provides two-way UART communication on a strict power budget. Only a 32.768 kHz clock is needed to allow

UART communication up to 9600 baud. The LEUART includes all necessary hardware to make asynchronous serial communication

possible with a minimum of software intervention and energy consumption.

3.6.4     Inter-Integrated Circuit Interface (I2C)

The I2C module provides an interface between the MCU and a serial I2C bus. It is capable of acting as both a master and a slave and

supports multi-master buses. Standard-mode, fast-mode and fast-mode plus speeds are supported, allowing transmission rates from 10

kbit/s up to 1 Mbit/s. Slave arbitration and timeouts are also available, allowing implementation of an SMBus-compliant system. The

interface provided to software by the I2C module allows precise timing control of the transmission process and highly automated trans-

fers. Automatic recognition of slave addresses is provided in active and low energy modes.

silabs.com | Building a more connected world.                                               Preliminary Rev. 0.5                         |  13
                                                                                                   EFM32TG11 Family Data Sheet

                                                                                                   System Overview

3.6.5   Controller Area Network (CAN)

The CAN peripheral provides support for communication at up to 1 Mbps over CAN protocol version 2.0 part A and B. It includes 32

message objects with independent identifier masks and retains message RAM in EM2. Automatic retransmittion may be disabled in

order to support Time Triggered CAN applications.

3.6.6   Peripheral Reflex System (PRS)

The Peripheral Reflex System provides a communication network between different peripheral modules without software involvement.

Peripheral modules producing Reflex signals are called producers. The PRS routes Reflex signals from producers to consumer periph-

erals which in turn perform actions in response. Edge triggers and other functionality such as simple logic operations (AND, OR, NOT)

can be applied by the PRS to the signals. The PRS allows peripheral to act autonomously without waking the MCU core, saving power.

3.6.7   Low Energy Sensor Interface (LESENSE)

The Low Energy Sensor Interface LESENSETM is a highly configurable sensor interface with support for up to 16 individually configura-

ble sensors. By controlling the analog comparators, ADC, and DAC, LESENSE is capable of supporting a wide range of sensors and

measurement schemes, and can for instance measure LC sensors, resistive sensors and capacitive sensors. LESENSE also includes a

programmable finite state machine which enables simple processing of measurement results without CPU intervention. LESENSE is

available in energy mode EM2, in addition to EM0 and EM1, making it ideal for sensor monitoring in applications with a strict energy

budget.

3.7  Security Features

3.7.1   GPCRC (General Purpose Cyclic Redundancy Check)

The GPCRC module implements a Cyclic Redundancy Check (CRC) function. It supports both 32-bit and 16-bit polynomials. The sup-

ported 32-bit polynomial is 0x04C11DB7 (IEEE 802.3), while the 16-bit polynomial can be programmed to any value, depending on the

needs of the application.

3.7.2   Crypto Accelerator (CRYPTO)

The Crypto Accelerator is a fast and energy-efficient autonomous hardware encryption and decryption accelerator. Tiny Gecko Series 1

devices support AES encryption and decryption with 128- or 256-bit keys, ECC over both GF(P) and GF(2m), and SHA-1 and SHA-2

(SHA-224 and SHA-256).

Supported block cipher modes of operation for AES include: ECB, CTR, CBC, PCBC, CFB, OFB, GCM, CBC-MAC, GMAC and CCM.

Supported ECC NIST recommended curves include P-192, P-224, P-256, K-163, K-233, B-163 and B-233.

The CRYPTO module allows fast processing of GCM (AES), ECC and SHA with little CPU intervention. CRYPTO also provides trigger

signals for DMA read and write operations.

3.7.3   True Random Number Generator (TRNG)

The TRNG module is a non-deterministic random number generator based on a full hardware solution. The TRNG is validated with

NIST800-22 and AIS-31 test suites as well as being suitable for FIPS 140-2 certification (for the purposes of cryptographic key genera-

tion).

3.7.4   Security Management Unit (SMU)

The Security Management Unit (SMU) allows software to set up fine-grained security for peripheral access, which is not possible in the

Memory Protection Unit (MPU). Peripherals may be secured by hardware on an individual basis, such that only priveleged accesses to

the peripheral's register interface will be allowed. When an access fault occurs, the SMU reports the specific peripheral involved and

can optionally generate an interrupt.

3.8  Analog

silabs.com | Building a more connected world.                                                      Preliminary Rev. 0.5                  |  14
                                                                                               EFM32TG11 Family Data Sheet

                                                                                               System Overview

3.8.1  Analog Port (APORT)

The Analog Port (APORT) is an analog interconnect matrix allowing access to many analog modules on a flexible selection of pins.

Each APORT bus consists of analog switches connected to a common wire. Since many clients can operate differentially, buses are

grouped by X/Y pairs.

3.8.2  Analog Comparator (ACMP)

The Analog Comparator is used to compare the voltage of two analog inputs, with a digital output indicating which input voltage is high-

er. Inputs are selected from among internal references and external pins. The tradeoff between response time and current consumption

is configurable by software. Two 6-bit reference dividers allow for a wide range of internally-programmable reference sources. The

ACMP can also be used to monitor the supply voltage. An interrupt can be generated when the supply falls below or rises above the

programmable threshold.

3.8.3  Analog to Digital Converter (ADC)

The ADC is a Successive Approximation Register (SAR) architecture, with a resolution of up to 12 bits at up to 1 Msps. The output

sample resolution is configurable and additional resolution is possible using integrated hardware for averaging over multiple samples.

The ADC includes integrated voltage references and an integrated temperature sensor. Inputs are selectable from a wide range of

sources, including pins configurable as either single-ended or differential.

3.8.4  Capacitive Sense (CSEN)

The CSEN module is a dedicated Capacitive Sensing block for implementing touch-sensitive user interface elements such a switches

and sliders. The CSEN module uses a charge ramping measurement technique, which provides robust sensing even in adverse condi-

tions including radiated noise and moisture. The module can be configured to take measurements on a single port pin or scan through

multiple pins and store results to memory through DMA. Several channels can also be shorted together to measure the combined ca-

pacitance or implement wake-on-touch from very low energy modes. Hardware includes a digital accumulator and an averaging filter,

as well as digital threshold comparators to reduce software overhead.

3.8.5  Digital to Analog Converter (VDAC)

The Digital to Analog Converter (VDAC) can convert a digital value to an analog output voltage. The VDAC is a fully differential, 500

ksps, 12-bit converter. The opamps are used in conjunction with the VDAC, to provide output buffering. One opamp is used per single-

ended channel, or two opamps are used to provide differential outputs. The VDAC may be used for a number of different applications

such as sensor interfaces or sound output. The VDAC can generate high-resolution analog signals while the MCU is operating at low

frequencies and with low total power consumption. Using DMA and a timer, the VDAC can be used to generate waveforms without any

CPU intervention. The VDAC is available in all energy modes down to and including EM3.

3.8.6  Operational Amplifiers

The opamps are low power amplifiers with a high degree of flexibility targeting a wide variety of standard opamp application areas, and

are available down to EM3. With flexible built-in programming for gain and interconnection they can be configured to support multiple

common opamp functions. All pins are also available externally for filter configurations. Each opamp has a rail to rail input and a rail to

rail output. They can be used in conjunction with the VDAC module or in stand-alone configurations. The opamps save energy, PCB

space, and cost as compared with standalone opamps because they are integrated on-chip.

3.8.7  Liquid Crystal Display Driver (LCD)

The LCD driver is capable of driving a segmented LCD display with up to 8x32 segments. A voltage boost function enables it to provide

the LCD display with higher voltage than the supply voltage for the device. A patented charge redistribution driver can reduce the LCD

module supply current by up to 40%. In addition, an animation feature can run custom animations on the LCD display without any CPU

intervention. The LCD driver can also remain active even in Energy Mode 2 and provides a Frame Counter interrupt that can wake-up

the device on a regular basis for updating data.

3.9  Reset Management Unit (RMU)

The RMU is responsible for handling reset of the EFM32TG11. A wide range of reset sources are available, including several power

supply monitors, pin reset, software controlled reset, core lockup reset, and watchdog reset.

silabs.com | Building a more connected world.                                                  Preliminary Rev. 0.5                          |  15
                                                                                                               EFM32TG11 Family Data Sheet

                                                                                                                        System Overview

3.10  Core and Memory

3.10.1  Processor Core

The ARM Cortex-M processor includes a 32-bit RISC processor integrating  the  following  features  and  tasks  in  the  system:

•  ARM Cortex-M0+ RISC processor

•  Memory Protection Unit (MPU) supporting up to 8 memory segments

•  Micro-Trace Buffer (MTB)

•  Up to 128 kB flash program memory

•  Up to 32 kB RAM data memory

•  Configuration and event handling of all modules

•  2-pin Serial-Wire debug interface

3.10.2  Memory System Controller (MSC)

The Memory System Controller (MSC) is the program memory unit of the microcontroller. The flash memory is readable and writable

from both the Cortex-M and DMA. The flash memory is divided into two blocks; the main block and the information block. Program code

is normally written to the main block, whereas the information block is available for special user data and flash lock bits. There is also a

read-only page in the information block containing system and device calibration data. Read and write operations are supported in en-

ergy modes EM0 Active and EM1 Sleep.

3.10.3  Linked Direct Memory Access Controller (LDMA)

The Linked Direct Memory Access (LDMA) controller allows the system to perform memory operations independently of software. This

reduces both energy consumption and software workload. The LDMA allows operations to be linked together and staged, enabling so-

phisticated operations to be implemented.

3.10.4  Bootloader

All devices come pre-programmed with a UART bootloader. This bootloader resides in flash and can be erased if it is not needed. More

information about the bootloader protocol and usage can be found in AN0003: UART Bootloader. Application notes can be found on the

Silicon Labs website (www.silabs.com/32bit-appnotes) or within Simplicity Studio in the [Documentation] area.

silabs.com | Building a more connected world.                                                                      Preliminary Rev. 0.5       |  16
                                                                                                        EFM32TG11 Family Data Sheet

                                                                                                               System Overview

3.11  Memory Map

The EFM32TG11 memory map is shown in the figures below. RAM and flash sizes are for the largest memory configuration.

                                  Figure 3.2.  EFM32TG11  Memory  Map  —  Core  Peripherals  and  Code  Space

silabs.com  |  Building  a  more  connected world.                                                             Preliminary Rev. 0.5  |  17
                                                                                                                EFM32TG11 Family Data Sheet

                                                                                                                  System Overview

                                               Figure 3.3.  EFM32TG11 Memory Map — Peripherals

3.12  Configuration Summary

The features of the EFM32TG11      are  a subset of the feature set described in the device reference manual. The table below describes

device specific implementation of  the  features. Remaining modules support full configuration.

                                                  Table 3.2.   Configuration Summary

Module                                         Configuration                                     Pin Connections

USART0                                         IrDA, SmartCard                                   US0_TX, US0_RX, US0_CLK, US0_CS

USART1                                         I2S, SmartCard                                    US1_TX, US1_RX, US1_CLK, US1_CS

USART2                                         IrDA, SmartCard,  High-Speed                      US2_TX, US2_RX, US2_CLK, US2_CS

USART3                                         I2S, SmartCard                                    US3_TX, US3_RX, US3_CLK, US3_CS

TIMER0                                         with DTI                                          TIM0_CC[2:0], TIM0_CDTI[2:0]

TIMER1                                         -                                                 TIM1_CC[3:0]

WTIMER0                                        with DTI                                          WTIM0_CC[2:0], WTIM0_CDTI[2:0]

WTIMER1                                        -                                                 WTIM1_CC[3:0]

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5   |  18
                                                                                                                   EFM32TG11 Family Data Sheet

                                                                                                                     Electrical Specifications

4.   Electrical Specifications

4.1  Electrical Characteristics

All electrical parameters in all tables are specified under the following conditions, unless stated otherwise:

•    Typical values are based on TAMB=25 °C and VDD= 3.3 V, by production test and/or technology characterization.

•    Minimum and maximum values represent the worst conditions across supply voltage, process variation, and operating temperature,

     unless stated otherwise.

Refer to 4.1.2.1 General Operating Conditions for more details about operational supply and temperature limits.

4.1.1  Absolute Maximum Ratings

Stresses above those listed below may cause permanent damage to the device. This is a stress rating only and functional operation of

the devices at those or any other conditions above those indicated in the operation listings of this specification is not implied. Exposure

to maximum rating conditions for extended periods may affect device reliability. For more information on the available quality and relia-

bility data, see the Quality and Reliability Monitor Report at http://www.silabs.com/support/quality/pages/default.aspx.

                                               Table 4.1.  Absolute Maximum Ratings

Parameter                        Symbol        Test Condition                            Min                    Typ       Max          Unit

Storage temperature range        TSTG                                                    -50                    —         150                °C

Voltage on any supply pin        VDDMAX                                                  -0.3                   —         3.8                   V

Voltage ramp rate on any         VDDRAMPMAX                                              —                      —         1            V / µs

supply pin

DC voltage on any GPIO pin       VDIGPIN       5V tolerant GPIO pins1 2 3                -0.3                   —         Min of 5.25           V

                                                                                                                          and IOVDD

                                                                                                                          +2

                                               LCD pins3                                 -0.3                   —         Min of 3.8            V

                                                                                                                          and IOVDD

                                                                                                                          +2

                                               Standard GPIO pins                        -0.3                   —         IOVDD+0.3             V

Total current into VDD power     IVDDMAX       Source                                    —                      —         200          mA

lines

Total current into VSS           IVSSMAX       Sink                                      —                      —         200          mA

ground lines

Current per I/O pin              IIOMAX        Sink                                      —                      —         50           mA

                                               Source                                    —                      —         50           mA

Current for all I/O pins         IIOALLMAX     Sink                                      —                      —         200          mA

                                               Source                                    —                      —         200          mA

Junction temperature             TJ            -G grade devices                          -40                    —         105                °C

                                               -I grade devices                          -40                    —         125                °C

Note:

     1. When a GPIO pin is routed to the analog module through the APORT, the maximum voltage = IOVDD.

     2. Valid for IOVDD in valid operating range or when IOVDD is undriven (high-Z). If IOVDD is connected to a low-impedance source

       below the valid operating range (e.g. IOVDD shorted to VSS), the pin voltage maximum is IOVDD + 0.3 V, to avoid exceeding the

       maximum IO current specifications.

     3. To operate above the IOVDD supply rail, over-voltage tolerance must be enabled according to the GPIO_Px_OVTDIS register.

       Pins with over-voltage tolerance disabled have the same limits as Standard GPIO.

silabs.com | Building a more connected world.                                                                             Preliminary Rev. 0.5     |  19
                                                                                EFM32TG11 Family Data Sheet

                                                                                Electrical Specifications

4.1.2  Operating Conditions

When assigning supply sources, the following requirements must be observed:

•  VREGVDD must be greater than or equal to AVDD, DVDD and all IOVDD supplies.

•  VREGVDD = AVDD

•  DVDD ≤ AVDD

•  IOVDD ≤ AVDD

silabs.com | Building a more connected world.                                   Preliminary Rev. 0.5  |  20
                                                                                                    EFM32TG11 Family Data Sheet

                                                                                                    Electrical Specifications

4.1.2.1  General Operating Conditions

                                               Table 4.2.  General Operating Conditions

Parameter                     Symbol           Test Condition                            Min   Typ  Max       Unit

Operating ambient tempera-    TA               -G temperature grade                      -40   25   85        °C

ture range6                                    -I temperature grade                      -40   25   125       °C

AVDD supply voltage2          VAVDD                                                      1.8   3.3  3.8                   V

VREGVDD operating supply      VVREGVDD         DCDC in regulation                        2.4   3.3  3.8                   V

voltage2 1                                     DCDC in bypass, 50mA load                 1.8   3.3  3.8                   V

                                               DCDC not in use. DVDD external-           1.8   3.3  3.8                   V

                                               ly shorted to VREGVDD

VREGVDD current               IVREGVDD         DCDC in bypass, T ≤ 85 °C                 —     —    200       mA

                                               DCDC in bypass, T > 85 °C                 —     —    100       mA

DVDD operating supply volt-   VDVDD                                                      1.62  —    VVREGVDD              V

age

IOVDD operating supply volt-  VIOVDD           All IOVDD pins5                           1.62  —    VVREGVDD              V

age

DECOUPLE output capaci-       CDECOUPLE                                                  0.75  1.0  2.75      µF

tor3 4

HFCORECLK frequency           fCORE            VSCALE2,    MODE    =  WS1                —     —    48        MHz

                                               VSCALE2,    MODE    =  WS0                —     —    25        MHz

                                               VSCALE0,    MODE    =  WS1                —     —    20        MHz

                                               VSCALE0,    MODE    =  WS0                —     —    10        MHz

HFCLK frequency               fHFCLK           VSCALE2                                   —     —    48        MHz

                                               VSCALE0                                   —     —    20        MHz

HFSRCCLK frequency            fHFSRCCLK        VSCALE2                                   —     —    48        MHz

                                               VSCALE0                                   —     —    20        MHz

HFBUSCLK frequency            fHFBUSCLK        VSCALE2                                   —     —    48        MHz

                                               VSCALE0                                   —     —    20        MHz

HFPERCLK frequency            fHFPERCLK        VSCALE2                                   —     —    48        MHz

                                               VSCALE0                                   —     —    20        MHz

HFPERBCLK frequency           fHFPERBCLK       VSCALE2                                   —     —    48        MHz

                                               VSCALE0                                   —     —    20        MHz

HFPERCCLK frequency           fHFPERCCLK       VSCALE2                                   —     —    48        MHz

                                               VSCALE0                                   —     —    20        MHz

silabs.com | Building a more connected world.                                                       Preliminary Rev. 0.5     |  21
                                                                                               EFM32TG11 Family Data Sheet

                                                                                                     Electrical Specifications

Parameter                       Symbol            Test Condition                          Min  Typ   Max                              Unit

Note:

1. The minimum voltage required in bypass mode is calculated using RBYP from the DCDC specification table. Requirements for

       other loads can be calculated as VDVDD_min+ILOAD * RBYP_max.

2. VREGVDD must be tied to AVDD. Both VREGVDD and AVDD minimum voltages must be satisfied for the part to operate.

3. The system designer should consult the characteristic specs of the capacitor used on DECOUPLE to ensure its capacitance val-

       ue stays within the specified bounds across temperature and DC bias.

4. VSCALE0 to VSCALE2 voltage change transitions occur at a rate of 10 mV / usec for approximately 20 usec. During this transi-

       tion, peak currents will be dependent on the value of the DECOUPLE output capacitor, from 35 mA (with a 1 µF capacitor) to 70

       mA (with a 2.7 µF capacitor).

5. When the CSEN peripheral is used with chopping enabled (CSEN_CTRL_CHOPEN = ENABLE), IOVDD must be equal to AVDD.

6. The maximum limit on TA may be lower due to device self-heating, which depends on the power dissipation of the specific appli-

       cation. TA (max) = TJ (max) - (THETAJA x PowerDissipation). Refer to the Absolute Maximum Ratings table and the Thermal

       Characteristics table for TJ and THETAJA.

4.1.3  Thermal Characteristics

                                                  Table 4.3.  Thermal Characteristics

Parameter                       Symbol            Test Condition                          Min  Typ   Max                              Unit

Thermal resistance, QFN32       THETAJA_QFN32     4-Layer PCB, Air   velocity  =  0  m/s  —    25.7  —                                °C/W

Package                                           4-Layer PCB, Air   velocity  =  1  m/s  —    23.2  —                                °C/W

                                                  4-Layer PCB, Air   velocity  =  2  m/s  —    21.3  —                                °C/W

Thermal resistance, TQFP48      THE-              4-Layer PCB, Air   velocity  =  0  m/s  —    44.1  —                                °C/W

Package                         TAJA_TQFP48       4-Layer PCB, Air   velocity  =  1  m/s  —    43.5  —                                °C/W

                                                  4-Layer PCB, Air   velocity  =  2  m/s  —    42.3  —                                °C/W

Thermal resistance, QFN64       THETAJA_QFN64     4-Layer PCB, Air   velocity  =  0  m/s  —    20.9  —                                °C/W

Package                                           4-Layer PCB, Air   velocity  =  1  m/s  —    18.2  —                                °C/W

                                                  4-Layer PCB, Air   velocity  =  2  m/s  —    16.4  —                                °C/W

Thermal resistance, TQFP64      THE-              4-Layer PCB, Air   velocity  =  0  m/s  —    37.3  —                                °C/W

Package                         TAJA_TQFP64       4-Layer PCB, Air   velocity  =  1  m/s  —    35.6  —                                °C/W

                                                  4-Layer PCB, Air   velocity  =  2  m/s  —    33.8  —                                °C/W

Thermal resistance, QFN80       THETAJA_QFN80     4-Layer PCB, Air   velocity  =  0  m/s  —    20.9  —                                °C/W

Package                                           4-Layer PCB, Air   velocity  =  1  m/s  —    18.2  —                                °C/W

                                                  4-Layer PCB, Air   velocity  =  2  m/s  —    16.4  —                                °C/W

Thermal resistance, TQFP80      THE-              4-Layer PCB, Air   velocity  =  0  m/s  —    49.3  —                                °C/W

Package                         TAJA_TQFP80       4-Layer PCB, Air   velocity  =  1  m/s  —    44.5  —                                °C/W

                                                  4-Layer PCB, Air   velocity  =  2  m/s  —    42.6  —                                °C/W

silabs.com | Building a more connected world.                                                        Preliminary Rev. 0.5             |     22
                                                                                           EFM32TG11 Family Data Sheet

                                                                                           Electrical Specifications

4.1.4  DC-DC Converter

Test conditions: L_DCDC=4.7 µH (Murata         LQH3NPN4R7MM0L), C_DCDC=4.7 µF (Samsung CL10B475KQ8NQNC), V_DCDC_I=3.3

V, V_DCDC_O=1.8 V, I_DCDC_LOAD=50              mA, Heavy Drive configuration, F_DCDC_LN=7 MHz, unless otherwise indicated.

                                               Table 4.4.  DC-DC Converter

Parameter                   Symbol             Test Condition                    Min  Typ  Max                              Unit

Input voltage range         VDCDC_I            Bypass mode, IDCDC_LOAD = 50      1.8  —    VVREGVDD_                        V

                                               mA                                          MAX

                                               Low noise (LN) mode, 1.8 V out-   2.4  —    VVREGVDD_                        V

                                               put, IDCDC_LOAD = 100 mA, or                MAX

                                               Low power (LP) mode, 1.8 V out-

                                               put, IDCDC_LOAD = 10 mA

                                               Low noise (LN) mode, 1.8 V out-   2.6  —    VVREGVDD_                        V

                                               put, IDCDC_LOAD = 200 mA                    MAX

Output voltage programma-   VDCDC_O                                              1.8  —    VVREGVDD                         V

ble range1

Regulation DC accuracy      ACCDC              Low Noise (LN) mode, 1.8 V tar-   TBD  —    TBD                              V

                                               get output

Regulation window4          WINREG             Low Power (LP) mode,              TBD  —    TBD                              V

                                               LPCMPBIASEMxx3 = 0, 1.8 V tar-

                                               get output, IDCDC_LOAD ≤ 75 µA

                                               Low Power (LP) mode,              TBD  —    TBD                              V

                                               LPCMPBIASEMxx3 = 3, 1.8 V tar-

                                               get output, IDCDC_LOAD ≤ 10 mA

Steady-state output ripple  VR                                                   —    3    —                                mVpp

Output voltage under/over-  VOV                CCM Mode (LNFORCECCM3 =           —    25   TBD                              mV

shoot                                          1), Load changes between 0 mA

                                               and 100 mA

                                               DCM Mode (LNFORCECCM3 =           —    45   TBD                              mV

                                               0), Load changes between 0 mA

                                               and 10 mA

                                               Overshoot during LP to LN         —    200  —                                mV

                                               CCM/DCM mode transitions com-

                                               pared to DC level in LN mode

                                               Undershoot during BYP/LP to LN    —    40   —                                mV

                                               CCM (LNFORCECCM3 = 1) mode

                                               transitions compared to DC level

                                               in LN mode

                                               Undershoot during BYP/LP to LN    —    100  —                                mV

                                               DCM (LNFORCECCM3 = 0) mode

                                               transitions compared to DC level

                                               in LN mode

DC line regulation          VREG               Input changes between             —    0.1  —                                %

                                               VVREGVDD_MAX and 2.4 V

DC load regulation          IREG               Load changes between 0 mA and     —    0.1  —                                %

                                               100 mA in CCM mode

silabs.com | Building a more connected world.                                              Preliminary Rev. 0.5                |  23
                                                                                                                      EFM32TG11 Family Data Sheet

                                                                                                                      Electrical Specifications

Parameter                   Symbol             Test Condition                              Min                   Typ  Max  Unit

Max load current            ILOAD_MAX          Low noise (LN) mode, Heavy                  —                     —    200  mA

                                               Drive2, T ≤ 85 °C

                                               Low noise (LN) mode, Heavy                  —                     —    100  mA

                                               Drive2, T > 85 °C

                                               Low noise (LN) mode, Medium                 —                     —    100  mA

                                               Drive2

                                               Low noise (LN) mode, Light                  —                     —    50   mA

                                               Drive2

                                               Low power (LP) mode,                        —                     —    75   µA

                                               LPCMPBIASEMxx3 = 0

                                               Low power (LP) mode,                        —                     —    10   mA

                                               LPCMPBIASEMxx3 = 3

DCDC nominal output ca-     CDCDC              25% tolerance                               1                     4.7  4.7  µF

pacitor5

DCDC nominal output induc-  LDCDC              20% tolerance                               4.7                   4.7  4.7  µH

tor

Resistance in Bypass mode   RBYP                                                           —                     1.2  TBD  Ω

Note:

1. Due to internal dropout, the DC-DC output will never be able to reach its input voltage, VVREGVDD.

2. Drive levels are defined by configuration of the PFETCNT and NFETCNT registers. Light Drive: PFETCNT=NFETCNT=3; Medi-

     um Drive: PFETCNT=NFETCNT=7; Heavy Drive: PFETCNT=NFETCNT=15.

3. LPCMPBIASEMxx refers to either LPCMPBIASEM234H in the EMU_DCDCMISCCTRL register or LPCMPBIASEM01 in the

     EMU_DCDCLOEM01CFG register, depending on the energy mode.

4. LP mode controller is a hysteretic controller that maintains the output voltage within the specified limits.

5. Output voltage under/over-shoot and regulation are specified with CDCDC 4.7 µF. Different settings for DCDCLNCOMPCTRL

     must be used if CDCDC is lower than 4.7 µF. See Application Note AN0948 for details.

silabs.com | Building a more connected world.                                                                         Preliminary Rev. 0.5  |  24
                                                                                               EFM32TG11 Family Data Sheet

                                                                                                Electrical Specifications

4.1.5  Backup Supply Domain

                                               Table 4.5.  Backup Supply Domain

Parameter                    Symbol            Test Condition                        Min  Typ   Max                              Unit

Backup supply voltage range  VBU_VIN                                                 TBD  —     3.8                              V

PWRRES resistor              RPWRRES           EMU_BUCTRL_PWRRES =                   TBD  3900  TBD                              Ω

                                               RES0

                                               EMU_BUCTRL_PWRRES =                   TBD  1800  TBD                              Ω

                                               RES1

                                               EMU_BUCTRL_PWRRES =                   TBD  1330  TBD                              Ω

                                               RES2

                                               EMU_BUCTRL_PWRRES =                   TBD  815   TBD                              Ω

                                               RES3

Output impedance between     RBU_VOUT          EMU_BUCTRL_VOUTRES =                  TBD  110   TBD                              Ω

BU_VIN and BU_VOUT 2                           STRONG

                                               EMU_BUCTRL_VOUTRES =                  TBD  775   TBD                              Ω

                                               MED

                                               EMU_BUCTRL_VOUTRES =                  TBD  6500  TBD                              Ω

                                               WEAK

Supply current               IBU_VIN           BU_VIN not powering backup do-        —    10    TBD                              nA

                                               main

                                               BU_VIN powering backup do-            —    450   TBD                              nA

                                               main1

Note:

1. Additional current required by backup circuitry when backup is active. Includes supply current of backup switches and backup

       regulator. Does not include supply current required for backed-up circuitry.

2. BU_VOUT and BU_STAT signals are not available in all package configurations. Check the device pinout for availability.

silabs.com | Building a more connected world.                                                   Preliminary Rev. 0.5                 |  25
                                                                                                       EFM32TG11 Family Data Sheet

                                                                                                                   Electrical Specifications

4.1.6  Current Consumption

4.1.6.1  Current Consumption 3.3 V without DC-DC Converter

Unless otherwise indicated, typical conditions are: VREGVDD = AVDD = DVDD = 3.3 V. T = 25 °C. DCDC is off. Minimum and maxi-

mum values in this table represent the worst conditions across supply voltage and process variation at T = 25 °C.

                                Table 4.6.     Current Consumption 3.3 V without DC-DC Converter

Parameter                       Symbol         Test Condition                   Min               Typ              Max  Unit

Current consumption in EM0      IACTIVE        48 MHz crystal, CPU running      —                 45               —    µA/MHz

mode with all peripherals dis-                 while loop from flash

abled                                          48 MHz HFRCO, CPU running        —                 44               TBD  µA/MHz

                                               while loop from flash

                                               48 MHz HFRCO, CPU running        —                 57               —    µA/MHz

                                               Prime from flash

                                               48 MHz HFRCO, CPU running        —                 71               —    µA/MHz

                                               CoreMark loop from flash

                                               32 MHz HFRCO, CPU running        —                 45               —    µA/MHz

                                               while loop from flash

                                               26 MHz HFRCO, CPU running        —                 46               TBD  µA/MHz

                                               while loop from flash

                                               16 MHz HFRCO, CPU running        —                 50               —    µA/MHz

                                               while loop from flash

                                               1 MHz HFRCO, CPU running         —                 161              TBD  µA/MHz

                                               while loop from flash

Current consumption in EM0      IACTIVE_VS     19 MHz HFRCO, CPU running        —                 41               —    µA/MHz

mode with all peripherals dis-                 while loop from flash

abled and voltage scaling                      1 MHz HFRCO, CPU running         —                 145              —    µA/MHz

enabled                                        while loop from flash

Current consumption in EM1      IEM1           48 MHz crystal                   —                 34               —    µA/MHz

mode with all peripherals dis-                 48 MHz HFRCO                     —                 33               TBD  µA/MHz

abled

                                               32 MHz HFRCO                     —                 34               —    µA/MHz

                                               26 MHz HFRCO                     —                 35               TBD  µA/MHz

                                               16 MHz HFRCO                     —                 39               —    µA/MHz

                                               1 MHz HFRCO                      —                 150              TBD  µA/MHz

Current consumption in EM1      IEM1_VS        19 MHz HFRCO                     —                 32               —    µA/MHz

mode with all peripherals dis-                 1 MHz HFRCO                      —                 136              —    µA/MHz

abled and voltage scaling

enabled

Current consumption in EM2      IEM2_VS        Full 32 kB RAM retention and     —                 1.48             —          µA

mode, with voltage scaling                     RTCC running from LFXO

enabled                                        Full 32 kB RAM retention and     —                 1.86             —          µA

                                               RTCC running from LFRCO

                                               8 kB (1 bank) RAM retention and  —                 1.59             TBD        µA

                                               RTCC running from LFRCO2

Current consumption in EM3      IEM3_VS        Full 32 kB RAM retention and     —                 1.23             TBD        µA

mode, with voltage scaling                     CRYOTIMER running from ULFR-

enabled                                        CO

silabs.com | Building a more connected world.                                                                      Preliminary Rev. 0.5  |  26
                                                                                                     EFM32TG11 Family Data Sheet

                                                                                                           Electrical Specifications

Parameter                     Symbol           Test Condition                           Min          Typ   Max  Unit

Current consumption in        IEM4H_VS         128 byte RAM retention, RTCC             —            0.82  —    µA

EM4H mode, with voltage                        running from LFXO

scaling enabled                                128 byte RAM retention, CRYO-            —            0.45  —    µA

                                               TIMER running from ULFRCO

                                               128 byte RAM retention, no RTCC          —            0.45  TBD  µA

Current consumption in        IEM4S            No RAM retention, no RTCC                —            0.07  TBD  µA

EM4S mode

Current consumption of pe-    IPD1_VS          Additional current consumption in        —            0.18  —    µA

ripheral power domain 1,                       EM2/3 when any peripherals on

with voltage scaling enabled                   power domain 1 are enabled1

Current consumption of pe-    IPD2_VS          Additional current consumption in        —            0.18  —    µA

ripheral power domain 2,                       EM2/3 when any peripherals on

with voltage scaling enabled                   power domain 2 are enabled1

Note:

1. Extra current consumed by power domain. Does not include current associated    with  the enabled  peripherals. See 3.2.3 EM2 and

EM3 Power Domains for a list of the peripherals in each power domain.

2. CMU_LFRCOCTRL_ENVREF = 1, CMU_LFRCOCTRL_VREFUPDATE = 1

silabs.com | Building a more connected world.                                                              Preliminary Rev. 0.5  |   27
                                                                                                     EFM32TG11 Family Data Sheet

                                                                                                      Electrical Specifications

4.1.6.2  Current Consumption 3.3 V using DC-DC Converter

Unless otherwise indicated, typical conditions are: VREGVDD = AVDD = IOVDD = 3.3 V, DVDD = 1.8 V DC-DC output. T = 25 °C.

Minimum and maximum values in this table represent the worst conditions across supply voltage and process variation at T = 25 °C.

                                Table 4.7.     Current Consumption 3.3 V using DC-DC Converter

Parameter                       Symbol         Test Condition               Min                 Typ   Max                          Unit

Current consumption in EM0      IACTIVE_DCM    48 MHz crystal, CPU running  —                   38    —                            µA/MHz

mode with all peripherals dis-                 while loop from flash

abled, DCDC in Low Noise                       48 MHz HFRCO, CPU running    —                   37    —                            µA/MHz

DCM mode2                                      while loop from flash

                                               48 MHz HFRCO, CPU running    —                   45    —                            µA/MHz

                                               Prime from flash

                                               48 MHz HFRCO, CPU running    —                   53    —                            µA/MHz

                                               CoreMark loop from flash

                                               32 MHz HFRCO, CPU running    —                   43    —                            µA/MHz

                                               while loop from flash

                                               26 MHz HFRCO, CPU running    —                   47    —                            µA/MHz

                                               while loop from flash

                                               16 MHz HFRCO, CPU running    —                   61    —                            µA/MHz

                                               while loop from flash

                                               1 MHz HFRCO, CPU running     —                   587   —                            µA/MHz

                                               while loop from flash

Current consumption in EM0      IACTIVE_CCM    48 MHz crystal, CPU running  —                   49    —                            µA/MHz

mode with all peripherals dis-                 while loop from flash

abled, DCDC in Low Noise                       48 MHz HFRCO, CPU running    —                   48    —                            µA/MHz

CCM mode1                                      while loop from flash

                                               48 MHz HFRCO, CPU running    —                   55    —                            µA/MHz

                                               Prime from flash

                                               48 MHz HFRCO, CPU running    —                   63    —                            µA/MHz

                                               CoreMark loop from flash

                                               32 MHz HFRCO, CPU running    —                   60    —                            µA/MHz

                                               while loop from flash

                                               26 MHz HFRCO, CPU running    —                   68    —                            µA/MHz

                                               while loop from flash

                                               16 MHz HFRCO, CPU running    —                   96    —                            µA/MHz

                                               while loop from flash

                                               1 MHz HFRCO, CPU running     —                   1157  —                            µA/MHz

                                               while loop from flash

Current consumption in EM0      IACTIVE_LPM    32 MHz HFRCO, CPU running    —                   32    —                            µA/MHz

mode with all peripherals dis-                 while loop from flash

abled, DCDC in LP mode3                        26 MHz HFRCO, CPU running    —                   33    —                            µA/MHz

                                               while loop from flash

                                               16 MHz HFRCO, CPU running    —                   36    —                            µA/MHz

                                               while loop from flash

                                               1 MHz HFRCO, CPU running     —                   156   —                            µA/MHz

                                               while loop from flash

silabs.com | Building a more connected world.                                                         Preliminary Rev. 0.5         |     28
                                                                                           EFM32TG11 Family Data Sheet

                                                                                            Electrical Specifications

Parameter                       Symbol          Test Condition                   Min  Typ   Max  Unit

Current consumption in EM0      IACTIVE_CCM_VS  19 MHz HFRCO, CPU running        —    81    —    µA/MHz

mode with all peripherals dis-                  while loop from flash

abled and voltage scaling                       1 MHz HFRCO, CPU running         —    1147  —    µA/MHz

enabled, DCDC in Low                            while loop from flash

Noise CCM mode1

Current consumption in EM0      IACTIVE_LPM_VS  19 MHz HFRCO, CPU running        —    30    —    µA/MHz

mode with all peripherals dis-                  while loop from flash

abled and voltage scaling                       1 MHz HFRCO, CPU running         —    144   —    µA/MHz

enabled, DCDC in LP mode3                       while loop from flash

Current consumption in EM1      IEM1_DCM        48 MHz crystal                   —    31    —    µA/MHz

mode with all peripherals dis-                  48 MHz HFRCO                     —    30    —    µA/MHz

abled, DCDC in Low Noise

DCM mode2                                       32 MHz HFRCO                     —    36    —    µA/MHz

                                                26 MHz HFRCO                     —    41    —    µA/MHz

                                                16 MHz HFRCO                     —    54    —    µA/MHz

                                                1 MHz HFRCO                      —    581   —    µA/MHz

Current consumption in EM1      IEM1_LPM        32 MHz HFRCO                     —    25    —    µA/MHz

mode with all peripherals dis-                  26 MHz HFRCO                     —    26    —    µA/MHz

abled, DCDC in Low Power

mode3                                           16 MHz HFRCO                     —    29    —    µA/MHz

                                                1 MHz HFRCO                      —    153   —    µA/MHz

Current consumption in EM1      IEM1_DCM_VS     19 MHz HFRCO                     —    46    —    µA/MHz

mode with all peripherals dis-                  1 MHz HFRCO                      —    573   —    µA/MHz

abled and voltage scaling

enabled, DCDC in Low

Noise DCM mode2

Current consumption in EM1      IEM1_LPM_VS     19 MHz HFRCO                     —    25    —    µA/MHz

mode with all peripherals dis-                  1 MHz HFRCO                      —    140   —    µA/MHz

abled and voltage scaling

enabled. DCDC in LP mode3

Current consumption in EM2      IEM2_VS         Full 32 kB RAM retention and     —    1.26  —    µA

mode, with voltage scaling                      RTCC running from LFXO

enabled, DCDC in LP mode3                       Full 32 kB RAM retention and     —    1.54  —    µA

                                                RTCC running from LFRCO

                                                8 kB (1 bank) RAM retention and  —    1.30  —    µA

                                                RTCC running from LFRCO5

Current consumption in EM3      IEM3_VS         Full 32 kB RAM retention and     —    0.93  —    µA

mode, with voltage scaling                      CRYOTIMER running from ULFR-

enabled                                         CO

Current consumption in          IEM4H_VS        128 byte RAM retention, RTCC     —    0.78  —    µA

EM4H mode, with voltage                         running from LFXO

scaling enabled                                 128 byte RAM retention, CRYO-    —    0.50  —    µA

                                                TIMER running from ULFRCO

                                                128 byte RAM retention, no RTCC  —    0.50  —    µA

Current consumption in          IEM4S           No RAM retention, no RTCC        —    0.06  —    µA

EM4S mode

silabs.com | Building a more connected world.                                               Preliminary Rev. 0.5  |  29
                                                                                       EFM32TG11 Family Data Sheet

                                                                                             Electrical Specifications

Parameter                      Symbol          Test Condition                     Min  Typ        Max                           Unit

Current consumption of pe-     IPD1_VS         Additional current consumption in  —    0.18       —                             µA

ripheral power domain 1,                       EM2/3 when any peripherals on

with voltage scaling enabled,                  power domain 1 are enabled4

DCDC in LP mode3

Current consumption of pe-     IPD2_VS         Additional current consumption in  —    0.18       —                             µA

ripheral power domain 2,                       EM2/3 when any peripherals on

with voltage scaling enabled,                  power domain 2 are enabled4

DCDC in LP mode3

Note:

1. DCDC Low Noise CCM Mode = Light Drive (PFETCNT=NFETCNT=3), F=6.4 MHz (RCOBAND=4), ANASW=DVDD.

2. DCDC Low Noise DCM Mode = Light Drive (PFETCNT=NFETCNT=3), F=3.0 MHz (RCOBAND=0), ANASW=DVDD.

3. DCDC Low Power Mode = Medium Drive (PFETCNT=NFETCNT=7), LPOSCDIV=1, LPCMPBIASEM234H=0, LPCLIMILIM-

SEL=1, ANASW=DVDD.

4. Extra current consumed by power domain. Does not include current associated with the enabled peripherals. See 3.2.3 EM2 and

EM3 Power Domains for a list of the peripherals in each power domain.

5. CMU_LFRCOCTRL_ENVREF = 1, CMU_LFRCOCTRL_VREFUPDATE = 1

silabs.com | Building a more connected world.                                                Preliminary Rev. 0.5                   |  30
                                                                                                       EFM32TG11 Family Data Sheet

                                                                                                                   Electrical Specifications

4.1.6.3  Current Consumption 1.8 V without DC-DC Converter

Unless otherwise indicated, typical conditions are: VREGVDD = AVDD = DVDD = 1.8 V. T = 25 °C. DCDC is off. Minimum and maxi-

mum values in this table represent the worst conditions across supply voltage and process variation at T = 25 °C.

                                Table 4.8.     Current Consumption 1.8 V without DC-DC Converter

Parameter                       Symbol         Test Condition                   Min               Typ              Max  Unit

Current consumption in EM0      IACTIVE        48 MHz crystal, CPU running      —                 45               —    µA/MHz

mode with all peripherals dis-                 while loop from flash

abled                                          48 MHz HFRCO, CPU running        —                 44               —    µA/MHz

                                               while loop from flash

                                               48 MHz HFRCO, CPU running        —                 57               —    µA/MHz

                                               Prime from flash

                                               48 MHz HFRCO, CPU running        —                 71               —    µA/MHz

                                               CoreMark loop from flash

                                               32 MHz HFRCO, CPU running        —                 45               —    µA/MHz

                                               while loop from flash

                                               26 MHz HFRCO, CPU running        —                 46               —    µA/MHz

                                               while loop from flash

                                               16 MHz HFRCO, CPU running        —                 49               —    µA/MHz

                                               while loop from flash

                                               1 MHz HFRCO, CPU running         —                 158              —    µA/MHz

                                               while loop from flash

Current consumption in EM0      IACTIVE_VS     19 MHz HFRCO, CPU running        —                 41               —    µA/MHz

mode with all peripherals dis-                 while loop from flash

abled and voltage scaling                      1 MHz HFRCO, CPU running         —                 142              —    µA/MHz

enabled                                        while loop from flash

Current consumption in EM1      IEM1           48 MHz crystal                   —                 34               —    µA/MHz

mode with all peripherals dis-                 48 MHz HFRCO                     —                 33               —    µA/MHz

abled

                                               32 MHz HFRCO                     —                 34               —    µA/MHz

                                               26 MHz HFRCO                     —                 35               —    µA/MHz

                                               16 MHz HFRCO                     —                 39               —    µA/MHz

                                               1 MHz HFRCO                      —                 147              —    µA/MHz

Current consumption in EM1      IEM1_VS        19 MHz HFRCO                     —                 32               —    µA/MHz

mode with all peripherals dis-                 1 MHz HFRCO                      —                 133              —    µA/MHz

abled and voltage scaling

enabled

Current consumption in EM2      IEM2_VS        Full 32 kB RAM retention and     —                 1.39             —          µA

mode, with voltage scaling                     RTCC running from LFXO

enabled                                        Full 32 kB RAM retention and     —                 1.63             —          µA

                                               RTCC running from LFRCO

                                               8 kB (1 bank) RAM retention and  —                 1.37             —          µA

                                               RTCC running from LFRCO2

Current consumption in EM3      IEM3_VS        Full 32 kB RAM retention and     —                 1.10             —          µA

mode, with voltage scaling                     CRYOTIMER running from ULFR-

enabled                                        CO

silabs.com | Building a more connected world.                                                                      Preliminary Rev. 0.5  |  31
                                                                                                     EFM32TG11 Family Data Sheet

                                                                                                           Electrical Specifications

Parameter                     Symbol           Test Condition                           Min          Typ   Max  Unit

Current consumption in        IEM4H_VS         128 byte RAM retention, RTCC             —            0.75  —    µA

EM4H mode, with voltage                        running from LFXO

scaling enabled                                128 byte RAM retention, CRYO-            —            0.37  —    µA

                                               TIMER running from ULFRCO

                                               128 byte RAM retention, no RTCC          —            0.37  —    µA

Current consumption in        IEM4S            No RAM retention, no RTCC                —            0.05  —    µA

EM4S mode

Current consumption of pe-    IPD1_VS          Additional current consumption in        —            0.18  —    µA

ripheral power domain 1,                       EM2/3 when any peripherals on

with voltage scaling enabled                   power domain 1 are enabled1

Current consumption of pe-    IPD2_VS          Additional current consumption in        —            0.18  —    µA

ripheral power domain 2,                       EM2/3 when any peripherals on

with voltage scaling enabled                   power domain 2 are enabled1

Note:

1. Extra current consumed by power domain. Does not include current associated    with  the enabled  peripherals. See 3.2.3 EM2 and

EM3 Power Domains for a list of the peripherals in each power domain.

2. CMU_LFRCOCTRL_ENVREF = 1, CMU_LFRCOCTRL_VREFUPDATE = 1

silabs.com | Building a more connected world.                                                              Preliminary Rev. 0.5  |   32
                                                                                                                 EFM32TG11 Family Data Sheet

                                                                                                                 Electrical Specifications

4.1.7  Wake Up Times

                                               Table 4.9.      Wake Up Times

Parameter                          Symbol      Test Condition                       Min                     Typ  Max  Unit

Wake up time from EM1              tEM1_WU                                          —                       3    —    AHB

                                                                                                                      Clocks

Wake up from EM2                   tEM2_WU     Code execution from flash            —                  10.1      —                        µs

                                               Code execution from RAM              —                       3.1  —                        µs

Wake up from EM3                   tEM3_WU     Code execution from flash            —                  10.1      —                        µs

                                               Code execution from RAM              —                       3.1  —                        µs

Wake up from EM4H1                 tEM4H_WU    Executing from flash                 —                       88   —                        µs

Wake up from EM4S1                 tEM4S_WU    Executing from flash                 —                       282  —                        µs

Time from release of reset         tRESET      Soft Pin Reset released              —                       50   —                        µs

source to first instruction ex-                Any other reset released             —                       352  —                        µs

ecution

Power mode scaling time            tSCALE      VSCALE0 to VSCALE2, HFCLK =          —                  31.8      —                        µs

                                               19 MHz4 2

                                               VSCALE2 to VSCALE0, HFCLK =          —                       4.3  —                        µs

                                               19 MHz3

Note:

1. Time from wake up request until first instruction is executed. Wakeup results in device reset.

2. VSCALE0 to VSCALE2 voltage change transitions occur at a rate of 10 mV/µs for approximately 20 µs.            During this transition,

       peak currents will be dependent on the value of the DECOUPLE output capacitor, from 35 mA (with a 1       µF capacitor) to 70 mA

       (with a 2.7 µF capacitor).

3. Scaling down from VSCALE2 to VSCALE0 requires approximately 2.8 µs + 29 HFCLKs.

4. Scaling up from VSCALE0 to VSCALE2 requires approximately 30.3 µs + 28 HFCLKs.

silabs.com | Building a more connected world.                                                                    Preliminary Rev. 0.5         |  33
                                                                                                 EFM32TG11 Family Data Sheet

                                                                                                 Electrical Specifications

4.1.8  Brown Out Detector  (BOD)

                                               Table 4.10.  Brown Out Detector  (BOD)

Parameter                  Symbol              Test Condition                          Min  Typ  Max  Unit

DVDD BOD threshold         VDVDDBOD            DVDD rising                             —    —    TBD                   V

                                               DVDD falling (EM0/EM1)                  TBD  —    —                     V

                                               DVDD falling (EM2/EM3)                  TBD  —    —                     V

DVDD BOD hysteresis        VDVDDBOD_HYST                                               —    18   —    mV

DVDD BOD response time     tDVDDBOD_DELAY      Supply drops at 0.1V/µs rate            —    2.4  —    µs

AVDD BOD threshold         VAVDDBOD            AVDD rising                             —    —    TBD                   V

                                               AVDD falling (EM0/EM1)                  TBD  —    —                     V

                                               AVDD falling (EM2/EM3)                  TBD  —    —                     V

AVDD BOD hysteresis        VAVDDBOD_HYST                                               —    20   —    mV

AVDD BOD response time     tAVDDBOD_DELAY      Supply drops at 0.1V/µs rate            —    2.4  —    µs

EM4 BOD threshold          VEM4DBOD            AVDD rising                             —    —    TBD                   V

                                               AVDD falling                            TBD  —    —                     V

EM4 BOD hysteresis         VEM4BOD_HYST                                                —    25   —    mV

EM4 BOD response time      tEM4BOD_DELAY       Supply drops at 0.1V/µs rate            —    300  —    µs

silabs.com | Building a more connected world.                                                    Preliminary Rev. 0.5     |  34
                                                                                                             EFM32TG11 Family Data Sheet

                                                                                                             Electrical Specifications

4.1.9  Oscillators

4.1.9.1  Low-Frequency Crystal Oscillator (LFXO)

                                      Table 4.11.       Low-Frequency Crystal Oscillator (LFXO)

Parameter                     Symbol                    Test Condition             Min           Typ            Max              Unit

Crystal frequency             fLFXO                                                —             32.768         —                kHz

Supported crystal equivalent  ESRLFXO                                              —             —              70               kΩ

series resistance (ESR)

Supported range of crystal    CLFXO_CL                                             6             —              18               pF

load capacitance 1

On-chip tuning cap range 2    CLFXO_T                   On each of LFXTAL_N and    8             —              40               pF

                                                        LFXTAL_P pins

On-chip tuning cap step size  SSLFXO                                               —             0.25           —                pF

Current consumption after     ILFXO                     ESR = 70 kOhm, CL = 7 pF,  —             273            —                nA

startup 3                                               GAIN4 = 2, AGC4 = 1

Start- up time                tLFXO                     ESR = 70 kOhm, CL = 7 pF,  —             308            —                ms

                                                        GAIN4 = 2

Note:

1. Total load capacitance as seen by the crystal.

2. The effective load capacitance seen by the crystal will be CLFXO_T /2. This is because each XTAL pin has  a  tuning cap  and  the

       two caps will be seen in series by the crystal.

3. Block is supplied by AVDD if ANASW = 0, or DVDD if ANASW=1 in EMU_PWRCTRL register.

4. In CMU_LFXOCTRL register.

silabs.com | Building a more connected world.                                                                   Preliminary Rev. 0.5  |  35
                                                                                                            EFM32TG11 Family Data Sheet

                                                                                                             Electrical Specifications

4.1.9.2  High-Frequency Crystal Oscillator (HFXO)

                                     Table 4.12.       High-Frequency Crystal Oscillator (HFXO)

Parameter                     Symbol                   Test Condition                  Min             Typ         Max         Unit

Crystal frequency             fHFXO                                                    4               —           48          MHz

Supported crystal equivalent  ESRHFXO                  48 MHz crystal                  —               —           50          Ω

series resistance (ESR)                                24 MHz crystal                  —               —           150         Ω

                                                       4 MHz crystal                   —               —           180         Ω

Supported range of crystal    CHFXO_CL                                                 TBD             —           TBD         pF

load capacitance1

Nominal on-chip tuning cap    CHFXO_T                  On each of HFXTAL_N and         8.7             —           51.7        pF

range2                                                 HFXTAL_P pins

On-chip tuning capacitance    SSHFXO                                                   —               0.08        —           pF

step

Startup time                  tHFXO                    48 MHz crystal, ESR = 50 Ohm,   —               350         —           µs

                                                       CL = 8 pF

                                                       24 MHz crystal, ESR = 150 Ohm,  —               700         —           µs

                                                       CL = 6 pF

                                                       4 MHz crystal, ESR = 180 Ohm,   —               3           —           ms

                                                       CL = 18 pF

Current consumption after     IHFXO                    48 MHz crystal                  —               880         —           µA

startup                                                24 MHz crystal                  —               420         —           µA

                                                       4 MHz crystal                   —               80          —           µA

Note:

1. Total load capacitance as seen by the crystal.

2. The effective load capacitance seen by the crystal will be CHFXO_T /2. This is because each   XTAL  pin has  a  tuning cap  and the

      two caps will be seen in series by the crystal.

silabs.com | Building a more connected world.                                                                   Preliminary Rev. 0.5    |  36
                                                                                                         EFM32TG11 Family Data Sheet

                                                                                                            Electrical Specifications

4.1.9.3  Low-Frequency RC Oscillator (LFRCO)

                                               Table 4.13.  Low-Frequency RC Oscillator (LFRCO)

Parameter              Symbol                             Test Condition           Min              Typ     Max  Unit

Oscillation frequency  fLFRCO                             ENVREF2 = 1              TBD              32.768  TBD  kHz

                                                          ENVREF2 = 1, T > 85  °C  TBD              32.768  TBD  kHz

                                                          ENVREF2 = 0              TBD              32.768  TBD  kHz

Startup time           tLFRCO                                                      —                500     —    µs

Current consumption 1  ILFRCO                             ENVREF = 1 in            —                370     —    nA

                                                          CMU_LFRCOCTRL

                                                          ENVREF = 0 in            —                520     —    nA

                                                          CMU_LFRCOCTRL

Note:

1. Block is supplied by AVDD if ANASW          =  0,  or  DVDD if ANASW=1 in EMU_PWRCTRL register.

2. In CMU_LFRCOCTRL register.

silabs.com | Building a more connected world.                                                               Preliminary Rev. 0.5  |  37
                                                                                                        EFM32TG11 Family Data Sheet

                                                                                                        Electrical Specifications

4.1.9.4  High-Frequency RC     Oscillator (HFRCO)

                                               Table 4.14.  High-Frequency RC Oscillator  (HFRCO)

Parameter                      Symbol              Test Condition                         Min      Typ  Max  Unit

Frequency accuracy             fHFRCO_ACC          At production calibrated frequen-      TBD      —    TBD  %

                                                   cies, across supply voltage and

                                                   temperature

Start-up time                  tHFRCO              fHFRCO ≥ 19 MHz                        —        300  —    ns

                                                   4 < fHFRCO < 19 MHz                    —        1    —    µs

                                                   fHFRCO ≤ 4 MHz                         —        2.5  —    µs

Current consumption  on  all   IHFRCO              fHFRCO = 48 MHz                        —        258  TBD  µA

supplies                                           fHFRCO = 38 MHz                        —        218  TBD  µA

                                                   fHFRCO = 32 MHz                        —        182  TBD  µA

                                                   fHFRCO = 26 MHz                        —        156  TBD  µA

                                                   fHFRCO = 19 MHz                        —        130  TBD  µA

                                                   fHFRCO = 16 MHz                        —        112  TBD  µA

                                                   fHFRCO = 13 MHz                        —        101  TBD  µA

                                                   fHFRCO = 7 MHz                         —        80   TBD  µA

                                                   fHFRCO = 4 MHz                         —        29   TBD  µA

                                                   fHFRCO = 2 MHz                         —        26   TBD  µA

                                                   fHFRCO = 1 MHz                         —        24   TBD  µA

                                                   fHFRCO = 40 MHz, DPLL enabled          —        393  TBD  µA

                                                   fHFRCO = 32 MHz, DPLL enabled          —        313  TBD  µA

                                                   fHFRCO = 16 MHz, DPLL enabled          —        180  TBD  µA

                                                   fHFRCO = 4 MHz, DPLL enabled           —        46   TBD  µA

                                                   fHFRCO = 1 MHz, DPLL enabled           —        33   TBD  µA

Coarse trim step size (% of    SSHFRCO_COARS                                              —        0.8  —    %

period)                        E

Fine trim step size (% of pe-  SSHFRCO_FINE                                               —        0.1  —    %

riod)

Period jitter                  PJHFRCO                                                    —        0.2  —    % RMS

silabs.com | Building a more connected world.                                                           Preliminary Rev. 0.5  |  38
                                                                                           EFM32TG11 Family Data Sheet

                                                                                             Electrical Specifications

Parameter                        Symbol            Test Condition                  Min  Typ  Max  Unit

Frequency     limits             fHFRCO_BAND       FREQRANGE =     0, FINETUNIN-   TBD  —    TBD  MHz

                                                   GEN = 0

                                                   FREQRANGE =     3, FINETUNIN-   TBD  —    TBD  MHz

                                                   GEN = 0

                                                   FREQRANGE =     6, FINETUNIN-   TBD  —    TBD  MHz

                                                   GEN = 0

                                                   FREQRANGE =     7, FINETUNIN-   TBD  —    TBD  MHz

                                                   GEN = 0

                                                   FREQRANGE =     8, FINETUNIN-   TBD  —    TBD  MHz

                                                   GEN = 0

                                                   FREQRANGE =     10, FINETUNIN-  TBD  —    TBD  MHz

                                                   GEN = 0

                                                   FREQRANGE =     11, FINETUNIN-  TBD  —    TBD  MHz

                                                   GEN = 0

                                                   FREQRANGE =     12, FINETUNIN-  TBD  —    TBD  MHz

                                                   GEN = 0

                                                   FREQRANGE =     13, FINETUNIN-  TBD  —    TBD  MHz

                                                   GEN = 0

silabs.com |  Building  a  more  connected world.                                            Preliminary Rev. 0.5  |  39
                                                                                                        EFM32TG11 Family Data Sheet

                                                                                                        Electrical Specifications

4.1.9.5  Auxiliary High-Frequency RC Oscillator (AUXHFRCO)

                               Table 4.15.     Auxiliary High-Frequency RC Oscillator  (AUXHFRCO)

Parameter                      Symbol          Test Condition                          Min         Typ  Max  Unit

Frequency accuracy             fAUXHFRCO_ACC   At production calibrated frequen-       TBD         —    TBD  %

                                               cies, across supply voltage and

                                               temperature

Start-up time                  tAUXHFRCO       fAUXHFRCO ≥ 19 MHz                      —           400  —    ns

                                               4 < fAUXHFRCO < 19 MHz                  —           1.4  —    µs

                                               fAUXHFRCO ≤ 4 MHz                       —           2.5  —    µs

Current consumption on all     IAUXHFRCO       fAUXHFRCO = 48 MHz                      —           238  TBD  µA

supplies                                       fAUXHFRCO = 38 MHz                      —           196  TBD  µA

                                               fAUXHFRCO = 32 MHz                      —           160  TBD  µA

                                               fAUXHFRCO = 26 MHz                      —           137  TBD  µA

                                               fAUXHFRCO = 19 MHz                      —           110  TBD  µA

                                               fAUXHFRCO = 16 MHz                      —           101  TBD  µA

                                               fAUXHFRCO = 13 MHz                      —           78   TBD  µA

                                               fAUXHFRCO = 7 MHz                       —           54   TBD  µA

                                               fAUXHFRCO = 4 MHz                       —           30   TBD  µA

                                               fAUXHFRCO = 2 MHz                       —           27   TBD  µA

                                               fAUXHFRCO = 1 MHz                       —           25   TBD  µA

Coarse trim step size (% of    SSAUXHFR-                                               —           0.8  —    %

period)                        CO_COARSE

Fine trim step size (% of pe-  SSAUXHFR-                                               —           0.1  —    %

riod)                          CO_FINE

Period jitter                  PJAUXHFRCO                                              —           0.2  —    % RMS

4.1.9.6  Ultra-low Frequency   RC Oscillator (ULFRCO)

                               Table 4.16.     Ultra-low Frequency RC Oscillator (ULFRCO)

Parameter                      Symbol          Test Condition                          Min         Typ  Max  Unit

Oscillation frequency          fULFRCO                                                 TBD         1    TBD  kHz

silabs.com | Building a more connected world.                                                           Preliminary Rev. 0.5  |  40
                                                                                                       EFM32TG11 Family Data Sheet

                                                                                                        Electrical Specifications

4.1.10   Flash Memory Characteristics5

                                               Table 4.17.    Flash Memory Characteristics5

Parameter                    Symbol            Test Condition                                Min   Typ  Max                       Unit

Flash erase cycles before    ECFLASH                                            10000              —    —                         cycles

failure

Flash data retention         RETFLASH          T ≤ 85 °C                                     10    —    —                         years

                                               T ≤ 125 °C                                    10    —    —                         years

Word (32-bit) programming    tW_PROG           Burst write, 128 words, average               20    26   32                        µs

time                                           time per word

                                               Single word                                   59    68   83                        µs

Page erase time4             tPERASE                                                         20    27   35                        ms

Mass erase time1             tMERASE                                                         20    27   35                        ms

Device erase time2 3         tDERASE           T ≤ 85 °C                                     —     54   70                        ms

                                               T ≤ 125 °C                                    —     54   75                        ms

Erase current6               IERASE            Page Erase                                    —     —    1.7                       mA

                                               Mass or Device Erase                          —     —    2.0                       mA

Write current6               IWRITE                                                          —     —    3.5                       mA

Supply voltage during flash  VFLASH                                                          1.62  —    3.6                       V

erase and write

Note:

1. Mass erase is issued by the CPU and erases all flash.

2. Device erase is issued over the AAP interface and erases all flash, SRAM, the Lock Bit (LB) page, and the User data page Lock

      Word (ULW).

3. From setting the DEVICEERASE bit in AAP_CMD to 1 until the ERASEBUSY bit in AAP_STATUS is cleared to 0. Internal setup

      and hold times for flash control signals are included.

4. From setting the ERASEPAGE bit in MSC_WRITECMD to 1 until the BUSY bit in MSC_STATUS is cleared to 0. Internal setup

      and hold times for flash control signals are included.

5. Flash data retention information is published in the Quarterly Quality and Reliability Report.

6. Measured at 25 °C.

silabs.com | Building a more connected world.                                                           Preliminary Rev. 0.5          |   41
                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                  Electrical Specifications

4.1.11  General-Purpose I/O     (GPIO)

                                               Table 4.18.  General-Purpose I/O (GPIO)

Parameter                       Symbol         Test Condition                           Min  Typ  Max        Unit

Input low voltage               VIL            GPIO pins                                —    —    IOVDD*0.3             V

Input high voltage              VIH            GPIO pins                        IOVDD*0.7    —    —                     V

Output high voltage relative    VOH            Sourcing 3 mA, IOVDD ≥ 3 V,      IOVDD*0.8    —    —                     V

to IOVDD                                       DRIVESTRENGTH1 = WEAK

                                               Sourcing 1.2 mA, IOVDD ≥ 1.62    IOVDD*0.6    —    —                     V

                                               V,

                                               DRIVESTRENGTH1 = WEAK

                                               Sourcing 20 mA, IOVDD ≥ 3 V,     IOVDD*0.8    —    —                     V

                                               DRIVESTRENGTH1 = STRONG

                                               Sourcing 8 mA, IOVDD ≥ 1.62 V,   IOVDD*0.6    —    —                     V

                                               DRIVESTRENGTH1 = STRONG

Output low voltage relative to  VOL            Sinking 3 mA, IOVDD ≥ 3 V,               —    —    IOVDD*0.2             V

IOVDD                                          DRIVESTRENGTH1 = WEAK

                                               Sinking 1.2 mA, IOVDD ≥ 1.62 V,          —    —    IOVDD*0.4             V

                                               DRIVESTRENGTH1 = WEAK

                                               Sinking 20 mA, IOVDD ≥ 3 V,              —    —    IOVDD*0.2             V

                                               DRIVESTRENGTH1 = STRONG

                                               Sinking 8 mA, IOVDD ≥ 1.62 V,            —    —    IOVDD*0.4             V

                                               DRIVESTRENGTH1 = STRONG

Input leakage current           IIOLEAK        All GPIO except LFXO pins, GPIO          —    0.1  TBD        nA

                                               ≤ IOVDD, T ≤ 85 °C

                                               LFXO Pins, GPIO ≤ IOVDD, T ≤             —    0.1  TBD        nA

                                               85 °C

                                               All GPIO except LFXO pins, GPIO          —    —    TBD        nA

                                               ≤ IOVDD, T > 85 °C

                                               LFXO Pins, GPIO ≤ IOVDD, T >             —    —    TBD        nA

                                               85 °C

Input leakage current on        I5VTOLLEAK     IOVDD < GPIO ≤ IOVDD + 2 V               —    3.3  TBD        µA

5VTOL pads above IOVDD

I/O pin pull-up/pull-down re-   RPUD                                                    TBD  40   TBD        kΩ

sistor

Pulse width of pulses re-       tIOGLITCH                                               TBD  25   TBD        ns

moved by the glitch suppres-

sion filter

silabs.com | Building a more connected world.                                                     Preliminary Rev. 0.5     |  42
                                                                                      EFM32TG11 Family Data Sheet

                                                                                      Electrical Specifications

Parameter                   Symbol             Test Condition               Min  Typ  Max  Unit

Output fall time, From 70%  tIOOF              CL = 50 pF,                  —    1.8  —    ns

to 30% of VIO                                  DRIVESTRENGTH1   =  STRONG,

                                               SLEWRATE1 = 0x6

                                               CL = 50 pF,                  —    4.5  —    ns

                                               DRIVESTRENGTH1   =  WEAK,

                                               SLEWRATE1 = 0x6

Output rise time, From 30%  tIOOR              CL = 50 pF,                  —    2.2  —    ns

to 70% of VIO                                  DRIVESTRENGTH1   =  STRONG,

                                               SLEWRATE = 0x61

                                               CL = 50 pF,                  —    7.4  —    ns

                                               DRIVESTRENGTH1   =  WEAK,

                                               SLEWRATE1 = 0x6

Note:

1. In GPIO_Pn_CTRL register.

silabs.com | Building a more connected world.                                         Preliminary Rev. 0.5  |  43
                                                                                               EFM32TG11 Family Data Sheet

                                                                                                Electrical Specifications

4.1.12  Voltage Monitor (VMON)

                                               Table 4.19.  Voltage Monitor (VMON)

Parameter                      Symbol          Test Condition                       Min   Typ   Max  Unit

Supply current (including      IVMON           In EM0 or EM1, 1 supply moni-        —     6.3   TBD  µA

I_SENSE)                                       tored, T ≤ 85 °C

                                               In EM0 or EM1, 4 supplies moni-      —     12.5  TBD  µA

                                               tored, T ≤ 85 °C

                                               In EM2, EM3 or EM4, 1 supply         —     62    —    nA

                                               monitored and above threshold

                                               In EM2, EM3 or EM4, 1 supply         —     62    —    nA

                                               monitored and below threshold

                                               In EM2, EM3 or EM4, 4 supplies       —     99    —    nA

                                               monitored and all above threshold

                                               In EM2, EM3 or EM4, 4 supplies       —     99    —    nA

                                               monitored and all below threshold

Loading of  monitored  supply  ISENSE          In EM0 or EM1                        —     2     —    µA

                                               In EM2, EM3 or EM4                   —     2     —    nA

Threshold   range              VVMON_RANGE                                          1.62  —     3.4                   V

Threshold   step size          NVMON_STESP     Coarse                               —     200   —    mV

                                               Fine                                 —     20    —    mV

Response    time               tVMON_RES       Supply drops at 1V/µs rate           —     460   —    ns

Hysteresis                     VVMON_HYST                                           —     26    —    mV

silabs.com | Building a more connected world.                                                   Preliminary Rev. 0.5     |  44
                                                                                                       EFM32TG11 Family Data Sheet

                                                                                                       Electrical Specifications

4.1.13  Analog to Digital Converter (ADC)

Specified at 1 Msps, ADCCLK = 16 MHz, BIASPROG = 0, GPBIASACC = 0, unless otherwise indicated.

                                               Table 4.20.  Analog to Digital Converter (ADC)

Parameter                       Symbol          Test Condition                  Min               Typ  Max                Unit

Resolution                      VRESOLUTION                                                    6  —    12                 Bits

Input voltage range5            VADCIN          Single ended                                   —  —    VFS                V

                                                Differential                    -VFS/2            —    VFS/2              V

Input range of external refer-  VADCREFIN_P                                                    1  —    VAVDD              V

ence voltage, single ended

and differential

Power supply rejection2         PSRRADC         At DC                                          —  80   —                  dB

Analog input common mode        CMRRADC         At DC                                          —  80   —                  dB

rejection ratio

Current from all supplies, us-  IADC_CONTI-     1 Msps / 16 MHz ADCCLK, BIA-                   —  270  TBD                µA

ing internal reference buffer.  NOUS_LP         SPROG = 0, GPBIASACC = 1 3

Continous operation. WAR-                       250 ksps / 4 MHz ADCCLK, BIA-                  —  125  —                  µA

MUPMODE4 = KEEPADC-                             SPROG = 6, GPBIASACC = 1 3

WARM

                                                62.5 ksps / 1 MHz ADCCLK, BIA-                 —  80   —                  µA

                                                SPROG = 15, GPBIASACC = 1 3

Current from all supplies, us-  IADC_NORMAL_LP  35 ksps / 16 MHz ADCCLK, BIA-                  —  45   —                  µA

ing internal reference buffer.                  SPROG = 0, GPBIASACC = 1 3

Duty-cycled operation. WAR-                     5 ksps / 16 MHz ADCCLK BIA-                    —  8    —                  µA

MUPMODE4 = NORMAL                               SPROG = 0, GPBIASACC = 1 3

Current from all supplies, us-  IADC_STAND-     125 ksps / 16 MHz ADCCLK, BIA-                 —  105  —                  µA

ing internal reference buffer.  BY_LP           SPROG = 0, GPBIASACC = 1 3

Duty-cycled operation.                          35 ksps / 16 MHz ADCCLK, BIA-                  —  70   —                  µA

AWARMUPMODE4 = KEEP-                            SPROG = 0, GPBIASACC = 1 3

INSTANDBY or KEEPIN-

SLOWACC

Current from all supplies, us-  IADC_CONTI-     1 Msps / 16 MHz ADCCLK, BIA-                   —  325  —                  µA

ing internal reference buffer.  NOUS_HP         SPROG = 0, GPBIASACC = 0 3

Continous operation. WAR-                       250 ksps / 4 MHz ADCCLK, BIA-                  —  175  —                  µA

MUPMODE4 = KEEPADC-                             SPROG = 6, GPBIASACC = 0 3

WARM

                                                62.5 ksps / 1 MHz ADCCLK, BIA-                 —  125  —                  µA

                                                SPROG = 15, GPBIASACC = 0 3

Current from all supplies, us-  IADC_NORMAL_HP  35 ksps / 16 MHz ADCCLK, BIA-                  —  85   —                  µA

ing internal reference buffer.                  SPROG = 0, GPBIASACC = 0 3

Duty-cycled operation. WAR-                     5 ksps / 16 MHz ADCCLK BIA-                    —  16   —                  µA

MUPMODE4 = NORMAL                               SPROG = 0, GPBIASACC = 0 3

Current from all supplies, us-  IADC_STAND-     125 ksps / 16 MHz ADCCLK, BIA-                 —  160  —                  µA

ing internal reference buffer.  BY_HP           SPROG = 0, GPBIASACC = 0 3

Duty-cycled operation.                          35 ksps / 16 MHz ADCCLK, BIA-                  —  125  —                  µA

AWARMUPMODE4 = KEEP-                            SPROG = 0, GPBIASACC = 0 3

INSTANDBY or KEEPIN-

SLOWACC

Current from HFPERCLK           IADC_CLK        HFPERCLK = 16 MHz                              —  166  —                  µA

silabs.com | Building a more connected world.                                                          Preliminary  Rev.  0.5  |  45
                                                                                                           EFM32TG11 Family Data Sheet

                                                                                                           Electrical Specifications

Parameter                      Symbol             Test Condition                     Min  Typ              Max                          Unit

ADC clock frequency            fADCCLK                                               —    —                16                           MHz

Throughput rate                fADCRATE                                              —    —                1                         Msps

Conversion time1               tADCCONV           6 bit                              —    7                —                         cycles

                                                  8 bit                              —    9                —                         cycles

                                                  12 bit                             —    13               —                         cycles

Startup time of reference      tADCSTART          WARMUPMODE4 = NORMAL               —    —                5                            µs

generator and ADC core                            WARMUPMODE4 = KEEPIN-              —    —                2                            µs

                                                  STANDBY

                                                  WARMUPMODE4 = KEEPINSLO-           —    —                1                            µs

                                                  WACC

SNDR at 1Msps and fIN =        SNDRADC            Internal reference7, differential  TBD  67               —                            dB

10kHz                                             measurement

                                                  External reference6, differential  —    68               —                            dB

                                                  measurement

Spurious-free dynamic range    SFDRADC            1 MSamples/s, 10 kHz full-scale    —    75               —                            dB

(SFDR)                                            sine wave

Differential non-linearity     DNLADC             12 bit resolution, No missing co-  TBD  —                TBD                          LSB

(DNL)                                             des

Integral non-linearity (INL),  INLADC             12 bit resolution                  TBD  —                TBD                          LSB

End point method

Offset error                   VADCOFFSETERR                                         TBD  0                TBD                          LSB

Gain error in ADC              VADCGAIN           Using internal reference           —    -0.2             TBD                          %

                                                  Using external reference           —    -1               —                            %

Temperature sensor slope       VTS_SLOPE                                             —    -1.84            —                         mV/°C

Note:

1. Derived from ADCCLK.

2. PSRR is referenced to AVDD when ANASW=0 and to DVDD when ANASW=1 in EMU_PWRCTRL.

3. In ADCn_BIASPROG register.

4. In ADCn_CNTL register.

5. The absolute voltage allowed at any ADC input is dictated by the power rail supplied to on-chip circuitry, and may be lower than

the effective full scale voltage. All ADC inputs are limited to the ADC supply (AVDD or DVDD depending on

EMU_PWRCTRL_ANASW). Any ADC input routed through the APORT will further be limited by the IOVDD supply to the pin.

6. External reference is 1.25 V applied externally to ADCnEXTREFP, with the selection CONF in the SINGLECTRL_REF or

SCANCTRL_REF register field and VREFP in the SINGLECTRLX_VREFSEL or SCANCTRLX_VREFSEL field. The differential

input range with this configuration is ± 1.25 V.

7. Internal reference option used corresponds to selection 2V5 in the SINGLECTRL_REF or SCANCTRL_REF register field. The

differential input range with this configuration is ± 1.25 V. Typical value is characterized using full-scale sine wave input. Minimum

value is production-tested using sine wave input at 1.5 dB lower than full scale.

silabs.com | Building a more connected world.                                                              Preliminary Rev. 0.5             |  46
                                                                                                EFM32TG11 Family Data Sheet

                                                                                                Electrical Specifications

4.1.14  Analog Comparator      (ACMP)

                                               Table 4.21.  Analog Comparator (ACMP)

Parameter                      Symbol          Test Condition                         Min  Typ  Max        Unit

Input voltage range            VACMPIN         ACMPVDD =                              —    —    VACMPVDD              V

                                               ACMPn_CTRL_PWRSEL 1

Supply voltage                 VACMPVDD        BIASPROG4 ≤ 0x10 or FULL-              1.8  —    VVREGVDD_             V

                                               BIAS4 = 0                                        MAX

                                               0x10 < BIASPROG4 ≤ 0x20 and            2.1  —    VVREGVDD_             V

                                               FULLBIAS4 = 1                                    MAX

Active current not including   IACMP           BIASPROG4 = 1, FULLBIAS4 = 0           —    50   —          nA

voltage reference2                             BIASPROG4 = 0x10, FULLBIAS4            —    306  —          nA

                                               =0

                                               BIASPROG4 = 0x02, FULLBIAS4            —    6.5  —          µA

                                               =1

                                               BIASPROG4 = 0x20, FULLBIAS4            —    74   TBD        µA

                                               =1

Current consumption of inter-  IACMPREF        VLP selected as input using 2.5 V      —    50   —          nA

nal voltage reference2                         Reference / 4 (0.625 V)

                                               VLP selected as input using VDD        —    20   —          nA

                                               VBDIV selected as input using          —    4.1  —          µA

                                               1.25 V reference / 1

                                               VADIV selected as input using          —    2.4  —          µA

                                               VDD/1

silabs.com | Building a more connected world.                                                   Preliminary Rev. 0.5     |  47
                                                                                        EFM32TG11 Family Data Sheet

                                                                                             Electrical Specifications

Parameter                          Symbol       Test Condition                Min  Typ       Max  Unit

Hysteresis (VCM = 1.25 V,          VACMPHYST    HYSTSEL5 = HYST0              TBD  0         TBD  mV

BIASPROG4 = 0x10, FULL-                         HYSTSEL5 = HYST1              TBD  18        TBD  mV

BIAS4 = 1)

                                                HYSTSEL5 = HYST2              TBD  33        TBD  mV

                                                HYSTSEL5 = HYST3              TBD  46        TBD  mV

                                                HYSTSEL5 = HYST4              TBD  57        TBD  mV

                                                HYSTSEL5 = HYST5              TBD  68        TBD  mV

                                                HYSTSEL5 = HYST6              TBD  79        TBD  mV

                                                HYSTSEL5 = HYST7              TBD  90        TBD  mV

                                                HYSTSEL5 = HYST8              TBD  0         TBD  mV

                                                HYSTSEL5 = HYST9              TBD  -18       TBD  mV

                                                HYSTSEL5 = HYST10             TBD  -33       TBD  mV

                                                HYSTSEL5 = HYST11             TBD  -45       TBD  mV

                                                HYSTSEL5 = HYST12             TBD  -57       TBD  mV

                                                HYSTSEL5 = HYST13             TBD  -67       TBD  mV

                                                HYSTSEL5 = HYST14             TBD  -78       TBD  mV

                                                HYSTSEL5 = HYST15             TBD  -88       TBD  mV

Comparator delay3                  tACMPDELAY   BIASPROG4 = 1, FULLBIAS4 = 0  —    30        —    µs

                                                BIASPROG4 = 0x10, FULLBIAS4   —    3.7       —    µs

                                                =0

                                                BIASPROG4 = 0x02, FULLBIAS4   —    360       —    ns

                                                =1

                                                BIASPROG4 = 0x20, FULLBIAS4   —    35        —    ns

                                                =1

Offset voltage                     VACMPOFFSET  BIASPROG4 =0x10, FULLBIAS4    TBD  —         TBD  mV

                                                =1

Reference voltage                  VACMPREF     Internal 1.25 V reference     TBD  1.25      TBD                   V

                                                Internal 2.5 V reference      TBD  2.5       TBD                   V

Capacitive sense internal     re-  RCSRES       CSRESSEL6 = 0                 —    infinite  —    kΩ

sistance                                        CSRESSEL6 = 1                 —    15        —    kΩ

                                                CSRESSEL6 = 2                 —    27        —    kΩ

                                                CSRESSEL6 = 3                 —    39        —    kΩ

                                                CSRESSEL6 = 4                 —    51        —    kΩ

                                                CSRESSEL6 = 5                 —    100       —    kΩ

                                                CSRESSEL6 = 6                 —    162       —    kΩ

                                                CSRESSEL6 = 7                 —    235       —    kΩ

silabs.com | Building a more  connected world.                                               Preliminary Rev. 0.5     |  48
                                                                                             EFM32TG11 Family Data Sheet

                                                                                                  Electrical Specifications

Parameter                        Symbol        Test Condition                           Min  Typ                     Max           Unit

Note:

1. ACMPVDD is a supply chosen by the           setting in ACMPn_CTRL_PWRSEL and         may be IOVDD, AVDD or DVDD.

2. The total ACMP current is the sum of        the contributions from the ACMP and its  internal voltage reference. IACMPTOTAL  =  IACMP +

IACMPREF.

3. ± 100 mV differential drive.

4. In ACMPn_CTRL register.

5. In ACMPn_HYSTERESIS registers.

6. In ACMPn_INPUTSEL register.

silabs.com | Building a more connected world.                                                     Preliminary Rev. 0.5             |        49
                                                                                                      EFM32TG11 Family Data Sheet

                                                                                                       Electrical Specifications

4.1.15  Digital to Analog Converter (VDAC)

DRIVESTRENGTH = 2 unless otherwise specified. Primary VDAC output.

                                               Table 4.22.  Digital to Analog Converter  (VDAC)

Parameter                      Symbol          Test Condition                            Min     Typ   Max    Unit

Output voltage                 VDACOUT         Single-Ended                              0       —     VVREF                 V

                                               Differential2                             -VVREF  —     VVREF                 V

Current consumption includ-    IDAC            500 ksps, 12-bit, DRIVES-                 —       396   —      µA

ing references (2 channels)1                   TRENGTH = 2, REFSEL = 4

                                               44.1 ksps, 12-bit, DRIVES-                —       72    —      µA

                                               TRENGTH = 1, REFSEL = 4

                                               200 Hz refresh rate, 12-bit Sam-          —       2     —      µA

                                               ple-Off mode in EM2, DRIVES-

                                               TRENGTH = 2, BGRREQTIME =

                                               1, EM2REFENTIME = 9, REFSEL

                                               = 4, SETTLETIME = 0x0A, WAR-

                                               MUPTIME = 0x02

Current from HFPERCLK4         IDAC_CLK                                                  —       5.8   —      µA/MHz

Sample rate                    SRDAC                                                     —       —     500    ksps

DAC clock frequency            fDAC                                                      —       —     1      MHz

Conversion time                tDACCONV        fDAC = 1MHz                               2       —     —      µs

Settling time                  tDACSETTLE      50% fs step settling to 5 LSB             —       2.5   —      µs

Startup time                   tDACSTARTUP     Enable to 90% fs output, settling         —       —     12     µs

                                               to 10 LSB

Output impedance               ROUT            DRIVESTRENGTH = 2, 0.4 V ≤                —       2     —      Ω

                                               VOUT ≤ VOPA - 0.4 V, -8 mA <

                                               IOUT < 8 mA, Full supply range

                                               DRIVESTRENGTH = 0 or 1, 0.4 V             —       2     —      Ω

                                               ≤ VOUT ≤ VOPA - 0.4 V, -400 µA <

                                               IOUT < 400 µA, Full supply range

                                               DRIVESTRENGTH = 2, 0.1 V ≤                —       2     —      Ω

                                               VOUT ≤ VOPA - 0.1 V, -2 mA <

                                               IOUT < 2 mA, Full supply range

                                               DRIVESTRENGTH = 0 or 1, 0.1 V             —       2     —      Ω

                                               ≤ VOUT ≤ VOPA - 0.1 V, -100 µA <

                                               IOUT < 100 µA, Full supply range

Power supply rejection ratio6  PSRR            Vout = 50% fs. DC                         —       65.5  —      dB

silabs.com | Building a more connected world.                                                          Preliminary Rev. 0.5     |  50
                                                                                           EFM32TG11 Family Data Sheet

                                                                                              Electrical Specifications

Parameter                       Symbol         Test Condition                      Min  Typ   Max  Unit

Signal to noise and distortion  SNDRDAC        500 ksps, single-ended, internal    —    60.4  —    dB

ratio (1 kHz sine wave),                       1.25V reference

Noise band limited to 250                      500 ksps, single-ended, internal    —    61.6  —    dB

kHz                                            2.5V reference

                                               500 ksps, single-ended, 3.3V        —    64.0  —    dB

                                               VDD reference

                                               500 ksps, differential, internal    —    63.3  —    dB

                                               1.25V reference

                                               500 ksps, differential, internal    —    64.4  —    dB

                                               2.5V reference

                                               500 ksps, differential, 3.3V VDD    —    65.8  —    dB

                                               reference

Signal to noise and distortion  SNDRDAC_BAND   500 ksps, single-ended, internal    —    65.3  —    dB

ratio (1 kHz sine wave),                       1.25V reference

Noise band limited to 22 kHz                   500 ksps, single-ended, internal    —    66.7  —    dB

                                               2.5V reference

                                               500 ksps, differential, 3.3V VDD    —    68.5  —    dB

                                               reference

                                               500 ksps, differential, internal    —    67.8  —    dB

                                               1.25V reference

                                               500 ksps, differential, internal    —    69.0  —    dB

                                               2.5V reference

                                               500 ksps, single-ended, 3.3V        —    70.0  —    dB

                                               VDD reference

Total harmonic distortion       THD                                                —    70.2  —    dB

Differential non-linearity3     DNLDAC                                             TBD  —     TBD  LSB

Intergral non-linearity         INLDAC                                             TBD  —     TBD  LSB

Offset error5                   VOFFSET        T = 25 °C                           TBD  —     TBD  mV

                                               Across operating temperature        TBD  —     TBD  mV

                                               range

Gain error5                     VGAIN          T = 25 °C, Low-noise internal ref-  TBD  —     TBD  %

                                               erence (REFSEL = 1V25LN or

                                               2V5LN)

                                               Across operating temperature        TBD  —     TBD  %

                                               range, Low-noise internal refer-

                                               ence (REFSEL = 1V25LN or

                                               2V5LN)

External load capactiance,      CLOAD                                              —    —     75   pF

OUTSCALE=0

silabs.com | Building a more connected world.                                                 Preliminary Rev. 0.5  |  51
                                                                                          EFM32TG11 Family Data Sheet

                                                                                               Electrical Specifications

Parameter  Symbol                              Test Condition                        Min  Typ  Max                                      Unit

Note:

1. Supply current specifications are for VDAC circuitry operating with static output only and do not include current required to drive

the load.

2. In differential mode, the output is defined as the difference between two single-ended outputs. Absolute voltage on each output is

limited to the single-ended range.

3. Entire range is monotonic and has no missing codes.

4. Current from HFPERCLK is dependent on HFPERCLK frequency. This current contributes to the total supply current used when

the clock to the DAC module is enabled in the CMU.

5. Gain is calculated by measuring the slope from 10% to 90% of full scale. Offset is calculated by comparing actual VDAC output at

10% of full scale to ideal VDAC output at 10% of full scale with the measured gain.

6. PSRR calculated as 20 * log10(ΔVDD / ΔVOUT), VDAC output at 90% of full scale

silabs.com | Building a more connected world.                                                  Preliminary Rev. 0.5                     |     52
                                                                                               EFM32TG11 Family Data Sheet

                                                                                                Electrical Specifications

4.1.16  Capacitive Sense (CSEN)

                                               Table 4.23.  Capacitive Sense (CSEN)

Parameter                    Symbol            Test Condition                        Min  Typ   Max  Unit

Single conversion time (1x   tCNV              12-bit SAR Conversions                —    20.2  —    µs

accumulation)                                  16-bit SAR Conversions                —    26.4  —    µs

                                               Delta Modulation Conversion (sin-     —    1.55  —    µs

                                               gle comparison)

Maximum external capacitive  CEXTMAX           CS0CG=7 (Gain = 1x), including        —    68    —    pF

load                                           routing parasitics

                                               CS0CG=0 (Gain = 10x), including       —    680   —    pF

                                               routing parasitics

Maximum external series im-  REXTMAX                                                 —    1     —    kΩ

pedance

Supply current, EM2 bonded   ICSEN_BOND        12-bit SAR conversions, 20 ms         —    326   —    nA

conversions, WARMUP-                           conversion rate, CS0CG=7 (Gain

MODE=NORMAL, WAR-                              = 1x), 10 channels bonded (total

MUPCNT=0                                       capacitance of 330 pF)1

                                               Delta Modulation conversions, 20      —    226   —    nA

                                               ms conversion rate, CS0CG=7

                                               (Gain = 1x), 10 channels bonded

                                               (total capacitance of 330 pF)1

                                               12-bit SAR conversions, 200 ms        —    33    —    nA

                                               conversion rate, CS0CG=7 (Gain

                                               = 1x), 10 channels bonded (total

                                               capacitance of 330 pF)1

                                               Delta Modulation conversions,         —    25    —    nA

                                               200 ms conversion rate,

                                               CS0CG=7 (Gain = 1x), 10 chan-

                                               nels bonded (total capacitance of

                                               330 pF)1

Supply current, EM2 scan     ICSEN_EM2         12-bit SAR conversions, 20 ms         —    690   —    nA

conversions, WARMUP-                           scan rate, CS0CG=0 (Gain =

MODE=NORMAL, WAR-                              10x), 8 samples per scan1

MUPCNT=0                                       Delta Modulation conversions, 20      —    515   —    nA

                                               ms scan rate, 8 comparisons per

                                               sample (DMCR = 1, DMR = 2),

                                               CS0CG=0 (Gain = 10x), 8 sam-

                                               ples per scan1

                                               12-bit SAR conversions, 200 ms        —    79    —    nA

                                               scan rate, CS0CG=0 (Gain =

                                               10x), 8 samples per scan1

                                               Delta Modulation conversions,         —    57    —    nA

                                               200 ms scan rate, 8 comparisons

                                               per sample (DMCR = 1, DMR =

                                               2), CS0CG=0 (Gain = 10x), 8

                                               samples per scan1

silabs.com | Building a more connected world.                                                   Preliminary Rev. 0.5  |  53
                                                                                     EFM32TG11 Family Data Sheet

                                                                                           Electrical Specifications

Parameter                   Symbol             Test Condition                   Min  Typ   Max                                       Unit

Supply current, continuous  ICSEN_ACTIVE       SAR or Delta Modulation conver-  —    90.5  —                                         µA

conversions, WARMUP-                           sions of 33 pF capacitor,

MODE=KEEPCSENWARM                              CS0CG=0 (Gain = 10x), always

                                               on

HFPERCLK supply current     ICSEN_HFPERCLK     Current contribution from        —    2.25  —                                      µA/MHz

                                               HFPERCLK when clock to CSEN

                                               block is enabled.

Note:

1. Current is specified with a total external capacitance of 33 pF per channel. Average current is dependent on how long the module

is actively sampling channels within the scan period, and scales with the number of samples acquired. Supply current for a specif-

ic application can be estimated by multiplying the current per sample by the total number of samples per period (total_current =

single_sample_current * (number_of_channels * accumulation)).

silabs.com | Building a more connected world.                                              Preliminary Rev. 0.5                          |  54
                                                                                                      EFM32TG11 Family Data Sheet

                                                                                                       Electrical Specifications

4.1.17  Operational Amplifier (OPAMP)

Unless otherwise indicated, specified conditions are: Non-inverting input configuration, VDD = 3.3 V, DRIVESTRENGTH = 2, MAIN-

OUTEN = 1, CLOAD = 75 pF with OUTSCALE = 0, or CLOAD = 37.5 pF with OUTSCALE = 1. Unit gain buffer and 3X-gain connection as

specified in table footnotes8 1.

                                               Table 4.24.  Operational Amplifier (OPAMP)

Parameter                         Symbol       Test Condition                              Min   Typ   Max       Unit

Supply voltage (from  AVDD)       VOPA         HCMDIS = 0, Rail-to-rail input              2     —     3.8                      V

                                               range

                                               HCMDIS = 1                                  1.62  —     3.8                      V

Input voltage                     VIN          HCMDIS = 0, Rail-to-rail input              VVSS  —     VOPA                     V

                                               range

                                               HCMDIS = 1                                  VVSS  —     VOPA-1.2                 V

Input impedance                   RIN                                                      100   —     —         MΩ

Output voltage                    VOUT                                                     VVSS  —     VOPA                     V

Load capacitance2                 CLOAD        OUTSCALE = 0                                —     —     75                       pF

                                               OUTSCALE = 1                                —     —     37.5                     pF

Output impedance                  ROUT         DRIVESTRENGTH = 2 or 3, 0.4 V               —     0.25  —                        Ω

                                               ≤ VOUT ≤ VOPA - 0.4 V, -8 mA <

                                               IOUT < 8 mA, Buffer connection,

                                               Full supply range

                                               DRIVESTRENGTH = 0 or 1, 0.4 V               —     0.6   —                        Ω

                                               ≤ VOUT ≤ VOPA - 0.4 V, -400 µA <

                                               IOUT < 400 µA, Buffer connection,

                                               Full supply range

                                               DRIVESTRENGTH = 2 or 3, 0.1 V               —     0.4   —                        Ω

                                               ≤ VOUT ≤ VOPA - 0.1 V, -2 mA <

                                               IOUT < 2 mA, Buffer connection,

                                               Full supply range

                                               DRIVESTRENGTH = 0 or 1, 0.1 V               —     1     —                        Ω

                                               ≤ VOUT ≤ VOPA - 0.1 V, -100 µA <

                                               IOUT < 100 µA, Buffer connection,

                                               Full supply range

Internal closed-loop gain         GCL          Buffer connection                           TBD   1     TBD                      -

                                               3x Gain connection                          TBD   2.99  TBD                      -

                                               16x Gain connection                         TBD   15.7  TBD                      -

Active current4                   IOPA         DRIVESTRENGTH = 3, OUT-                     —     580   —                        µA

                                               SCALE = 0

                                               DRIVESTRENGTH = 2, OUT-                     —     176   —                        µA

                                               SCALE = 0

                                               DRIVESTRENGTH = 1, OUT-                     —     13    —                        µA

                                               SCALE = 0

                                               DRIVESTRENGTH = 0, OUT-                     —     4.7   —                        µA

                                               SCALE = 0

silabs.com | Building a more connected world.                                                          Preliminary Rev. 0.5         |  55
                                                                                     EFM32TG11 Family Data Sheet

                                                                                      Electrical Specifications

Parameter                  Symbol              Test Condition              Min  Typ   Max  Unit

Open-loop gain             GOL                 DRIVESTRENGTH = 3           —    135   —    dB

                                               DRIVESTRENGTH = 2           —    137   —    dB

                                               DRIVESTRENGTH = 1           —    121   —    dB

                                               DRIVESTRENGTH = 0           —    109   —    dB

Loop unit-gain frequency7  UGF                 DRIVESTRENGTH = 3, Buffer   —    3.38  —    MHz

                                               connection

                                               DRIVESTRENGTH = 2, Buffer   —    0.9   —    MHz

                                               connection

                                               DRIVESTRENGTH = 1, Buffer   —    132   —    kHz

                                               connection

                                               DRIVESTRENGTH = 0, Buffer   —    34    —    kHz

                                               connection

                                               DRIVESTRENGTH = 3, 3x Gain  —    2.57  —    MHz

                                               connection

                                               DRIVESTRENGTH = 2, 3x Gain  —    0.71  —    MHz

                                               connection

                                               DRIVESTRENGTH = 1, 3x Gain  —    113   —    kHz

                                               connection

                                               DRIVESTRENGTH = 0, 3x Gain  —    28    —    kHz

                                               connection

Phase   margin             PM                  DRIVESTRENGTH = 3, Buffer   —    67    —                     °

                                               connection

                                               DRIVESTRENGTH = 2, Buffer   —    69    —                     °

                                               connection

                                               DRIVESTRENGTH = 1, Buffer   —    63    —                     °

                                               connection

                                               DRIVESTRENGTH = 0, Buffer   —    68    —                     °

                                               connection

Output  voltage  noise     NOUT                DRIVESTRENGTH = 3, Buffer   —    146   —    µVrms

                                               connection, 10 Hz - 10 MHz

                                               DRIVESTRENGTH = 2, Buffer   —    163   —    µVrms

                                               connection, 10 Hz - 10 MHz

                                               DRIVESTRENGTH = 1, Buffer   —    170   —    µVrms

                                               connection, 10 Hz - 1 MHz

                                               DRIVESTRENGTH = 0, Buffer   —    176   —    µVrms

                                               connection, 10 Hz - 1 MHz

                                               DRIVESTRENGTH = 3, 3x Gain  —    313   —    µVrms

                                               connection, 10 Hz - 10 MHz

                                               DRIVESTRENGTH = 2, 3x Gain  —    271   —    µVrms

                                               connection, 10 Hz - 10 MHz

                                               DRIVESTRENGTH = 1, 3x Gain  —    247   —    µVrms

                                               connection, 10 Hz - 1 MHz

                                               DRIVESTRENGTH = 0, 3x Gain  —    245   —    µVrms

                                               connection, 10 Hz - 1 MHz

silabs.com | Building a more connected world.                                         Preliminary Rev. 0.5     |  56
                                                                                             EFM32TG11 Family Data Sheet

                                                                                               Electrical Specifications

Parameter                  Symbol              Test Condition                      Min  Typ    Max  Unit

Slew rate5                 SR                  DRIVESTRENGTH = 3,                  —    4.7    —    V/µs

                                               INCBW=13

                                               DRIVESTRENGTH = 3,                  —    1.5    —    V/µs

                                               INCBW=0

                                               DRIVESTRENGTH = 2,                  —    1.27   —    V/µs

                                               INCBW=13

                                               DRIVESTRENGTH = 2,                  —    0.42   —    V/µs

                                               INCBW=0

                                               DRIVESTRENGTH = 1,                  —    0.17   —    V/µs

                                               INCBW=13

                                               DRIVESTRENGTH = 1,                  —    0.058  —    V/µs

                                               INCBW=0

                                               DRIVESTRENGTH = 0,                  —    0.044  —    V/µs

                                               INCBW=13

                                               DRIVESTRENGTH = 0,                  —    0.015  —    V/µs

                                               INCBW=0

Startup time6              TSTART              DRIVESTRENGTH = 2                   —    —      TBD  µs

Input offset voltage       VOSI                DRIVESTRENGTH = 2 or 3, T        =  TBD  —      TBD  mV

                                               25 °C

                                               DRIVESTRENGTH = 1 or 0, T        =  TBD  —      TBD  mV

                                               25 °C

                                               DRIVESTRENGTH = 2 or 3,             TBD  —      TBD  mV

                                               across operating temperature

                                               range

                                               DRIVESTRENGTH = 1 or 0,             TBD  —      TBD  mV

                                               across operating temperature

                                               range

DC power supply rejection  PSRRDC              Input referred                      —    70     —    dB

ratio9

DC common-mode rejection   CMRRDC              Input referred                      —    70     —    dB

ratio9

Total harmonic distortion  THDOPA              DRIVESTRENGTH = 2, 3x Gain          —    90     —    dB

                                               connection, 1 kHz, VOUT = 0.1 V

                                               to VOPA - 0.1 V

                                               DRIVESTRENGTH = 0, 3x Gain          —    90     —    dB

                                               connection, 0.1 kHz, VOUT = 0.1 V

                                               to VOPA - 0.1 V

silabs.com | Building a more connected world.                                                  Preliminary Rev. 0.5  |  57
                                                                                               EFM32TG11 Family Data Sheet

                                                                                               Electrical Specifications

Parameter                      Symbol          Test Condition                       Min  Typ                            Max            Unit

Note:

1. Specified configuration for 3X-Gain configuration is: INCBW = 1, HCMDIS = 1, RESINSEL = VSS, VINPUT = 0.5 V, VOUTPUT = 1.5

     V. Nominal voltage gain is 3.

2. If the maximum CLOAD is exceeded, an isolation resistor is required for stability. See AN0038 for more information.

3. When INCBW is set to 1 the OPAMP bandwidth is increased. This is allowed only when the non-inverting close-loop gain is ≥ 3,

     or the OPAMP may not be stable.

4. Current into the load resistor is excluded. When the OPAMP is connected with closed-loop gain > 1, there will be extra current to

     drive the resistor feedback network. The internal resistor feedback network has total resistance of 143.5 kOhm, which will cause

     another ~10 µA current when the OPAMP drives 1.5 V between output and ground.

5. Step between 0.2V and VOPA-0.2V, 10%-90% rising/falling range.

6. From enable to output settled. In sample-and-off mode, RC network after OPAMP will contribute extra delay. Settling error < 1mV.

7. In unit gain connection, UGF is the gain-bandwidth product of the OPAMP. In 3x Gain connection, UGF is the gain-bandwidth

     product of the OPAMP and 1/3 attenuation of the feedback network.

8. Specified configuration for Unit gain buffer configuration is: INCBW = 0, HCMDIS = 0, RESINSEL = DISABLE. VINPUT = 0.5 V,

     VOUTPUT = 0.5 V.

9. When HCMDIS=1 and input common mode transitions the region from VOPA-1.4V to VOPA-1V, input offset will change. PSRR

     and CMRR specifications do not apply to this transition region.

4.1.18  LCD Driver

                                               Table 4.25.            LCD Driver

Parameter                      Symbol          Test Condition                       Min  Typ                            Max            Unit

Frame rate                     fLCDFR                                               TBD  —                              TBD            Hz

LCD supply range2              VLCDIN                                               1.8  —                              3.8                  V

LCD output voltage range       VLCD            Current source mode, No external     2.0  —                             VLCDIN-0.4            V

                                               LCD capacitor

                                               Step-down mode with external         2.0  —                              VLCDIN               V

                                               LCD capacitor

                                               Charge pump mode with external       2.0  —                              Min of 3.8           V

                                               LCD capacitor                                                            and 1.9 *

                                                                                                                        VLCDIN

Contrast control step size     STEPCONTRAST    Current source mode                  —    64                             —              mV

                                               Charge pump or Step-down mode        —    43                             —              mV

Contrast control step accura-  ACCCONTRAST                                          —    +/-4                           —              %

cy1

Note:

1. Step size accuracy is measured relative to the typical step size, and typ value represents one standard deviation.

2. VLCDIN is selectable between the AVDD or DVDD supply pins, depending on EMU_PWRCTRL_ANASW.

silabs.com | Building a more connected world.                                                                          Preliminary Rev. 0.5     |  58
                                                                                                           EFM32TG11 Family Data Sheet

                                                                                                           Electrical Specifications

4.1.19  Pulse Counter (PCNT)

                                               Table 4.26.       Pulse Counter (PCNT)

Parameter                     Symbol           Test Condition                          Min            Typ  Max                     Unit

Input frequency               FIN              Asynchronous Single and Quad-           —              —    20                      MHz

                                               rature Modes

                                               Sampled Modes with Debounce             —              —    8                       kHz

                                               filter set to 0.

4.1.20  Analog Port (APORT)

                                               Table 4.27.       Analog Port (APORT)

Parameter                     Symbol           Test Condition                          Min            Typ  Max                     Unit

Supply current2 1             IAPORT           Operation in EM0/EM1                    —              7    —                       µA

                                               Operation in EM2/EM3                    —              915  —                       nA

Note:

1. Specified current is for continuous APORT operation. In applications where the APORT is not requested continuously (e.g. peri-

odic ACMP requests from LESENSE in EM2), the average current requirements can be estimated by mutiplying the duty cycle of

the requests by the specified continuous current number.

2. Supply current increase that occurs when an analog peripheral requests access to APORT. This current is not included in repor-

ted module currents. Additional peripherals requesting access to APORT do not incur further current.

silabs.com | Building a more connected world.                                                              Preliminary Rev. 0.5        |  59
                                                                                                 EFM32TG11 Family Data Sheet

                                                                                                   Electrical Specifications

4.1.21  I2C

4.1.21.1  I2C Standard-mode (Sm)1

                                               Table 4.28.  I2C Standard-mode (Sm)1

Parameter                   Symbol               Test Condition                      Min      Typ  Max                     Unit

SCL clock frequency2        fSCL                                                     0        —    100                     kHz

SCL clock low time          tLOW                                                     4.7      —    —                       µs

SCL clock high time         tHIGH                                                    4        —    —                       µs

SDA set-up time             tSU_DAT                                                  250      —    —                       ns

SDA hold time3              tHD_DAT                                                  100      —    3450                    ns

Repeated START condition    tSU_STA                                                  4.7      —    —                       µs

set-up time

(Repeated) START condition  tHD_STA                                                  4        —    —                       µs

hold time

STOP condition set-up time  tSU_STO                                                  4        —    —                       µs

Bus free time between a     tBUF                                                     4.7      —    —                       µs

STOP and START condition

Note:

1. For CLHR set to 0 in the I2Cn_CTRL register.

2. For the minimum HFPERCLK frequency required in Standard-mode, refer to the I2C chapter in  the reference manual.

3. The maximum SDA hold time (tHD_DAT) needs to be met only when the device does not stretch  the low time of SCL (tLOW).

silabs.com | Building a more connected world.                                                      Preliminary Rev. 0.5        |  60
                                                                                           EFM32TG11 Family Data Sheet

                                                                                             Electrical Specifications

4.1.21.2  I2C Fast-mode (Fm)1

                                                 Table 4.29.  I2C Fast-mode (Fm)1

Parameter                      Symbol            Test Condition                    Min  Typ                     Max       Unit

SCL clock frequency2           fSCL                                                0    —                       400       kHz

SCL clock low time             tLOW                                                1.3  —                       —         µs

SCL clock high time            tHIGH                                               0.6  —                       —         µs

SDA set-up time                tSU_DAT                                             100  —                       —         ns

SDA hold time3                 tHD_DAT                                             100  —                       900       ns

Repeated START condition       tSU_STA                                             0.6  —                       —         µs

set-up time

(Repeated) START condition     tHD_STA                                             0.6  —                       —         µs

hold time

STOP condition set-up time     tSU_STO                                             0.6  —                       —         µs

Bus free time between a        tBUF                                                1.3  —                       —         µs

STOP and START condition

Note:

1. For CLHR set to 1 in the I2Cn_CTRL register.

2. For the minimum HFPERCLK frequency required in Fast-mode, refer to the I2C chapter in the reference manual.

3. The maximum SDA hold time (tHD,DAT) needs to be met only when the device does not stretch the low time of SCL (tLOW).

silabs.com | Building a more connected world.                                                                   Preliminary Rev. 0.5  |  61
                                                                                                          EFM32TG11 Family Data Sheet

                                                                                                            Electrical Specifications

4.1.21.3  I2C Fast-mode Plus (Fm+)1

                                               Table 4.30.  I2C Fast-mode Plus (Fm+)1

Parameter                   Symbol             Test Condition                          Min             Typ  Max               Unit

SCL clock frequency2        fSCL                                                       0               —    1000              kHz

SCL clock low time          tLOW                                                       0.5             —    —                 µs

SCL clock high time         tHIGH                                                      0.26            —    —                 µs

SDA set-up time             tSU_DAT                                                    50              —    —                 ns

SDA hold time               tHD_DAT                                                    100             —    —                 ns

Repeated START condition    tSU_STA                                                    0.26            —    —                 µs

set-up time

(Repeated) START condition  tHD_STA                                                    0.26            —    —                 µs

hold time

STOP condition set-up time  tSU_STO                                                    0.26            —    —                 µs

Bus free time between a     tBUF                                                       0.5             —    —                 µs

STOP and START condition

Note:

1. For CLHR set to 0 or 1 in the I2Cn_CTRL register.

2. For the minimum HFPERCLK frequency required in Fast-mode    Plus,  refer  to  the  I2C chapter  in  the reference manual.

silabs.com | Building a more connected world.                                                               Preliminary Rev. 0.5  |  62
                                                                                                          EFM32TG11 Family Data Sheet

                                                                                                            Electrical Specifications

4.1.22  USART SPI

SPI Master Timing

                                                       Table 4.31.  SPI Master Timing

Parameter                Symbol                Test Condition                               Min        Typ  Max   Unit

SCLK period 1 3 2        tSCLK                                                              2*         —    —     ns

                                                                                          tHFPERCLK

CS to MOSI 1 3           tCS_MO                                                             -19.8      —    18.9  ns

SCLK to MOSI 1 3         tSCLK_MO                                                           -10        —    14.5  ns

MISO setup time 1 3      tSU_MI                IOVDD = 1.62 V                               75         —    —     ns

                                               IOVDD = 3.0 V                                40         —    —     ns

MISO hold time 1 3       tH_MI                                                              -10        —    —     ns

Note:

1. Applies for both CLKPHA = 0 and CLKPHA = 1 (figure only shows CLKPHA            = 0).

2. tHFPERCLK is one period of the selected HFPERCLK.

3. Measurement done with 8 pF output loading at 10% and 90% of VDD (figure         shows 50% of VDD).

                     CS                        tCS_MO

                                                                    tSCKL_MO

                     SCLK

                     CLKPOL = 0

                     SCLK                                           tSCLK

                     CLKPOL = 1

                     MOSI

                                                       tSU_MI       tH_MI

                     MISO

                                               Figure  4.1.    SPI  Master Timing  Diagram

silabs.com | Building a more connected world.                                                               Preliminary Rev. 0.5  |  63
                                                                                                                      EFM32TG11 Family Data Sheet

                                                                                                                        Electrical Specifications

SPI Slave Timing

                                                           Table 4.32.     SPI Slave Timing

Parameter                       Symbol                     Test Condition                             Min          Typ         Max         Unit

SCLK period 1 3 2               tSCLK                                                                 6*           —           —           ns

                                                                                                      tHFPERCLK

SCLK high time1 3 2             tSCLK_HI                                                              2.5 *        —           —           ns

                                                                                                      tHFPERCLK

SCLK low time1 3 2              tSCLK_LO                                                              2.5 *        —           —           ns

                                                                                                      tHFPERCLK

CS active to MISO 1 3           tCS_ACT_MI                                                            20           —           70          ns

CS disable to MISO 1 3          tCS_DIS_MI                                                            15           —           150         ns

MOSI setup time 1 3             tSU_MO                                                                4            —           —           ns

MOSI hold time 1 3 2            tH_MO                                                                 7            —           —           ns

SCLK to MISO 1 3 2              tSCLK_MI                                                              14 + 1.5 *   —           40 + 2.5 *  ns

                                                                                                      tHFPERCLK                tHFPERCLK

Note:

     1. Applies for both CLKPHA = 0 and CLKPHA = 1 (figure only shows CLKPHA                = 0).

     2. tHFPERCLK is one period of the selected HFPERCLK.

     3. Measurement done with 8 pF output loading at 10% and 90% of VDD (figure             shows 50% of VDD).

                       CS                      tCS_ACT_MI

                                                                                                                   tCS_DIS_MI

                      SCLK

                    CLKPOL = 0                                             tSCLK_HI         tSCLK_LO

                      SCLK                     tSU_MO

                    CLKPOL = 1                             tH_MO                     tSCLK

                      MOSI

                                                                           tSCLK_MI

                      MISO

                                                           Figure 4.2.  SPI Slave Timing Diagram

4.2  Typical Performance Curves

Typical performance curves indicate    typical characterized performance under the stated             conditions.

silabs.com | Building a more connected world.                                                                                  Preliminary Rev. 0.5  |  64
                                                                                                        EFM32TG11 Family Data Sheet

                                                                                                        Electrical Specifications

4.2.1  Supply Current

                              Figure 4.3.       EM0 Active Mode Typical Supply Current vs. Temperature

silabs.com | Building a more  connected world.                                                          Preliminary Rev. 0.5  |  65
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Electrical Specifications

               Figure 4.4.                       EM1 Sleep  Mode Typical Supply Current   vs. Temperature

               Typical supply current for EM2, EM3 and      EM4H using standard software  libraries from Silicon  Laboratories.

silabs.com  |  Building a more connected world.                                                                   Preliminary    Rev.  0.5  |  66
                                                                                                         EFM32TG11 Family Data Sheet

                                                                                                         Electrical Specifications

                            Figure 4.5.  EM2,      EM3,  EM4H  and  EM4S  Typical  Supply  Current  vs.  Temperature

silabs.com  |  Building  a  more connected world.                                                                     Preliminary Rev. 0.5  |  67
                                                                                                             EFM32TG11 Family Data Sheet

                                                                                                             Electrical Specifications

               Figure 4.6.                       EM0 and EM1 Mode Typical Supply Current vs.   Supply

               Typical supply current for EM2, EM3 and EM4H using standard software libraries  from Silicon  Laboratories.

silabs.com  |  Building a more connected world.                                                              Preliminary    Rev.  0.5  |  68
                                                                                                           EFM32TG11 Family Data Sheet

                                                                                                                   Electrical Specifications

                                  Figure 4.7.  EM2,  EM3,  EM4H  and  EM4S  Typical  Supply  Current  vs.  Supply

silabs.com  |  Building  a  more  connected world.                                                                 Preliminary Rev. 0.5  |  69
                                                                                                               EFM32TG11 Family Data Sheet

                                                                                                               Electrical Specifications

4.2.2  DC-DC Converter

Default test conditions: CCM mode, LDCDC            = 4.7 μH, CDCDC = 4.7 μF,  VDCDC_I = 3.3 V, VDCDC_O     =  1.8 V, FDCDC_LN = 7 MHz

                                  Figure 4.8.       DC-DC Converter Typical    Performance Characteristics

silabs.com  |  Building  a  more  connected world.                                                             Preliminary Rev. 0.5  |  70
                                                                                             EFM32TG11 Family Data Sheet

                                                                                             Electrical Specifications

                                                                                  Load Step  Response in LN (CCM) mode

             LN          (CCM)  and  LP mode transition (load: 5mA)                          (Heavy Drive)

DVDD                                                                 DVDD

60mV/div                                                             20mV/div

offset:1.8V                                                          offset:1.8V

                                                                     100mA

VSW                                                                  ILOAD

2V/div                                                               1mA

offset:1.8V

                                     100μs/div                                               10μs/div

                                     Figure 4.9.  DC-DC  Converter   Transition   Waveforms

silabs.com | Building a  more connected world.                                               Preliminary Rev. 0.5       |  71
                                                                                                                EFM32TG11 Family Data Sheet

                                                                                                                             Pin Definitions

5.   Pin Definitions

5.1  EFM32TG11B5xx in QFP80 Device Pinout

                                   Figure 5.1.             EFM32TG11B5xx in QFP80 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed information on the   sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                               Table 5.1.  EFM32TG11B5xx in QFP80 Device Pinout

Pin Name  Pin(s)      Description                          Pin Name  Pin(s)                      Description

     PA0  1           GPIO                                 PA1       2                           GPIO

     PA2  3           GPIO                                 PA3       4                           GPIO

     PA4  5           GPIO                                 PA5       6                           GPIO

                                                                     8

     PA6  7           GPIO                                 IOVDD0    33                          Digital IO power supply 0.

                                                                     50

                                                                     69

silabs.com | Building a more connected world.                                                                   Preliminary Rev. 0.5  |  72
                                                                                                EFM32TG11 Family Data Sheet

                                                                                                            Pin Definitions

Pin  Name  Pin(s)             Description                        Pin Name  Pin(s)  Description

           9

     VSS   24                 Ground                             PB3       10      GPIO

           51

           70

     PB4   11                 GPIO                               PB5       12      GPIO

     PB6   13                 GPIO                               PC1       14      GPIO (5V)

     PC2   15                 GPIO (5V)                          PC3       16      GPIO (5V)

     PC4   17                 GPIO                               PC5       18      GPIO

     PB7   19                 GPIO                               PB8       20      GPIO

     PA8   21                 GPIO                               PA9       22      GPIO

     PA10  23                 GPIO                               PA12      25      GPIO

                                                                                   Reset input, active low. To apply an ex-

                                                                                   ternal reset source to this pin, it is re-

     PA14  26                 GPIO                               RESETn    27      quired to only drive this pin low during

                                                                                   reset, and let the internal pull-up ensure

                                                                                   that reset is released.

     PB11  28                 GPIO                               PB12      29      GPIO

     AVDD  30                 Analog power supply.               PB13      31      GPIO

           34

     PB14  32                 GPIO                               PD0       35      GPIO (5V)

     PD1   36                 GPIO                               PD3       37      GPIO

     PD4   38                 GPIO                               PD5       39      GPIO

     PD6   40                 GPIO                               PD7       41      GPIO

     PD8   42                 GPIO                               PC6       43      GPIO

     PC7   44                 GPIO                               VREGVSS   45      Voltage regulator VSS

VREGSW     46                 DCDC  regulator   switching  node  VREGVDD   47      Voltage regulator VDD input

                                                                                   Decouple output for on-chip voltage

     DVDD  48                 Digital power supply.              DECOUPLE  49      regulator. An external decoupling ca-

                                                                                   pacitor is required at this pin.

     PE4   52                 GPIO                               PE5       53      GPIO

     PE6   54                 GPIO                               PE7       55      GPIO

     PC8   56                 GPIO                               PC9       57      GPIO

     PC10  58                 GPIO (5V)                          PC11      59      GPIO (5V)

     PC13  60                 GPIO (5V)                          PC14      61      GPIO (5V)

     PC15  62                 GPIO (5V)                          PF0       63      GPIO (5V)

     PF1   64                 GPIO (5V)                          PF2       65      GPIO

     PF3   66                 GPIO                               PF4       67      GPIO

     PF5   68                 GPIO                               PE8       71      GPIO

     PE9   72                 GPIO                               PE10      73      GPIO

                                                                                   Brown-Out Detector Enable. This pin

     PE11  74                 GPIO                               BODEN     75      may be left disconnected or tied to

                                                                                   AVDD.

silabs.com | Building a more  connected world.                                                  Preliminary Rev. 0.5           |  73
                                                                                         EFM32TG11 Family Data Sheet

                                                                                         Pin Definitions

Pin Name  Pin(s)  Description                             Pin Name  Pin(s)  Description

PE12      76      GPIO                                    PE13      77      GPIO

PE14      78      GPIO                                    PE15      79      GPIO

PA15      80      GPIO

Note:

1. GPIO with 5V tolerance are indicated        by  (5V).

silabs.com | Building a more connected world.                                            Preliminary Rev. 0.5  |  74
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Pin Definitions

5.2  EFM32TG11B5xx in QFN80 Device Pinout

                                  Figure 5.2.              EFM32TG11B5xx in QFN80 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed  information on the    sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                               Table 5.2.  EFM32TG11B5xx in QFN80 Device Pinout

Pin Name     Pin(s)  Description                               Pin Name  Pin(s)                  Description

VREGVSS      0       Voltage regulator VSS                     PA0       1                       GPIO

             46

     PA1     2       GPIO                                      PA2       3                       GPIO

     PA3     4       GPIO                                      PA4       5                       GPIO

     PA5     6       GPIO                                      PA6       7                       GPIO

             8

     IOVDD0  33      Digital IO power supply               0.  PB3       9                       GPIO

             51

             70

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5  |  75
                                                                                               EFM32TG11 Family Data Sheet

                                                                                                           Pin Definitions

Pin  Name  Pin(s)  Description                                  Pin Name  Pin(s)  Description

     PB4   10      GPIO                                         PB5       11      GPIO

     PB6   12      GPIO                                         PC0       13      GPIO (5V)

     PC1   14      GPIO (5V)                                    PC2       15      GPIO (5V)

     PC3   16      GPIO (5V)                                    PC4       17      GPIO

     PC5   18      GPIO                                         PB7       19      GPIO

     PB8   20      GPIO                                         PA8       21      GPIO

     PA9   22      GPIO                                         PA10      23      GPIO

     PA12  24      GPIO                                         PA13      25      GPIO (5V)

                                                                                  Reset input, active low. To apply an ex-

                                                                                  ternal reset source to this pin, it is re-

     PA14  26      GPIO                                         RESETn    27      quired to only drive this pin low during

                                                                                  reset, and let the internal pull-up ensure

                                                                                  that reset is released.

     PB11  28      GPIO                                         PB12      29      GPIO

     AVDD  30      Analog power supply.                         PB13      31      GPIO

           34

     PB14  32      GPIO                                         PD0       35      GPIO (5V)

     PD1   36      GPIO                                         PD2       37      GPIO (5V)

     PD3   38      GPIO                                         PD4       39      GPIO

     PD5   40      GPIO                                         PD6       41      GPIO

     PD7   42      GPIO                                         PD8       43      GPIO

     PC6   44      GPIO                                         PC7       45      GPIO

VREGSW     47      DCDC   regulator            switching  node  VREGVDD   48      Voltage regulator VDD input

                                                                                  Decouple output for on-chip voltage

     DVDD  49      Digital power supply.                        DECOUPLE  50      regulator. An external decoupling ca-

                                                                                  pacitor is required at this pin.

     PE4   52      GPIO                                         PE5       53      GPIO

     PE6   54      GPIO                                         PE7       55      GPIO

     PC8   56      GPIO                                         PC9       57      GPIO

     PC10  58      GPIO (5V)                                    PC11      59      GPIO (5V)

     PC12  60      GPIO (5V)                                    PC13      61      GPIO (5V)

     PC14  62      GPIO (5V)                                    PC15      63      GPIO (5V)

     PF0   64      GPIO (5V)                                    PF1       65      GPIO (5V)

     PF2   66      GPIO                                         PF3       67      GPIO

     PF4   68      GPIO                                         PF5       69      GPIO

     PE8   71      GPIO                                         PE9       72      GPIO

     PE10  73      GPIO                                         PE11      74      GPIO

                   Brown-Out Detector Enable. This pin

BODEN      75      may be left disconnected or tied to          PE12      76      GPIO

                   AVDD.

     PE13  77      GPIO                                         PE14      78      GPIO

silabs.com | Building a more connected world.                                                  Preliminary Rev. 0.5           |  76
                                                                                         EFM32TG11 Family Data Sheet

                                                                                         Pin Definitions

Pin Name  Pin(s)  Description                             Pin Name  Pin(s)  Description

PE15      79      GPIO                                    PA15      80      GPIO

Note:

1. GPIO with 5V tolerance are indicated        by  (5V).

silabs.com | Building a more connected world.                                            Preliminary Rev. 0.5  |  77
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Pin Definitions

5.3  EFM32TG11B5xx in QFP64 Device Pinout

                                  Figure 5.3.              EFM32TG11B5xx in QFP64 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed  information on the    sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                               Table 5.3.  EFM32TG11B5xx in QFP64 Device Pinout

Pin Name     Pin(s)  Description                               Pin Name  Pin(s)                  Description

     PA0     1       GPIO                                      PA1       2                       GPIO

     PA2     3       GPIO                                      PA3       4                       GPIO

     PA4     5       GPIO                                      PA5       6                       GPIO

             7                                                           8

     IOVDD0  27      Digital IO power          supply      0.  VSS       23                      Ground

             55                                                          56

     PB3     9       GPIO                                      PB4       10                      GPIO

     PB5     11      GPIO                                      PB6       12                      GPIO

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5  |  78
                                                                                              EFM32TG11 Family Data Sheet

                                                                                                           Pin Definitions

Pin Name        Pin(s)  Description                            Pin Name  Pin(s)  Description

PC4             13      GPIO                                   PC5       14      GPIO

PB7             15      GPIO                                   PB8       16      GPIO

PA8             17      GPIO                                   PA12      18      GPIO

                                                                                 Reset input, active low. To apply an ex-

                                                                                 ternal reset source to this pin, it is re-

PA14            19      GPIO                                   RESETn    20      quired to only drive this pin low during

                                                                                 reset, and let the internal pull-up ensure

                                                                                 that reset is released.

PB11            21      GPIO                                   PB12      22      GPIO

AVDD            24      Analog power supply.                   PB13      25      GPIO

                28

PB14            26      GPIO                                   PD0       29      GPIO (5V)

PD1             30      GPIO                                   PD3       31      GPIO

PD4             32      GPIO                                   PD5       33      GPIO

PD6             34      GPIO                                   PD7       35      GPIO

PD8             36      GPIO                                   PC7       37      GPIO

VREGVSS         38      Voltage regulator VSS                  VREGSW    39      DCDC regulator switching  node

VREGVDD         40      Voltage regulator VDD input            DVDD      41      Digital power supply.

                        Decouple output for on-chip voltage

DECOUPLE        42      regulator. An external decoupling ca-  PE4       43      GPIO

                        pacitor is required at this pin.

PE5             44      GPIO                                   PE6       45      GPIO

PE7             46      GPIO                                   PC12      47      GPIO  (5V)

PC13            48      GPIO (5V)                              PF0       49      GPIO  (5V)

PF1             50      GPIO (5V)                              PF2       51      GPIO

PF3             52      GPIO                                   PF4       53      GPIO

PF5             54      GPIO                                   PE8       57      GPIO

PE9             58      GPIO                                   PE10      59      GPIO

PE11            60      GPIO                                   PE12      61      GPIO

PE13            62      GPIO                                   PE14      63      GPIO

PE15            64      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                                 Preliminary Rev. 0.5           |  79
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Pin Definitions

5.4  EFM32TG11B3xx in QFP64 Device Pinout

                                  Figure 5.4.              EFM32TG11B3xx in QFP64 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed  information on the    sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                               Table 5.4.  EFM32TG11B3xx in QFP64 Device Pinout

Pin Name     Pin(s)  Description                               Pin Name  Pin(s)                  Description

     PA0     1       GPIO                                      PA1       2                       GPIO

     PA2     3       GPIO                                      PA3       4                       GPIO

     PA4     5       GPIO                                      PA5       6                       GPIO

             7                                                           8

     IOVDD0  26      Digital IO power          supply      0.  VSS       22                      Ground

             55                                                          56

     PB3     9       GPIO                                      PB4       10                      GPIO

     PB5     11      GPIO                                      PB6       12                      GPIO

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5  |  80
                                                                                              EFM32TG11 Family Data Sheet

                                                                                                          Pin Definitions

Pin Name        Pin(s)  Description                            Pin Name  Pin(s)  Description

PC4             13      GPIO                                   PC5       14      GPIO

PB7             15      GPIO                                   PB8       16      GPIO

PA12            17      GPIO                                   PA13      18      GPIO (5V)

                                                                                 Reset input, active low. To apply an ex-

                                                                                 ternal reset source to this pin, it is re-

PA14            19      GPIO                                   RESETn    20      quired to only drive this pin low during

                                                                                 reset, and let the internal pull-up ensure

                                                                                 that reset is released.

PB11            21      GPIO                                   AVDD      23      Analog power supply.

                                                                         27

PB13            24      GPIO                                   PB14      25      GPIO

PD0             28      GPIO (5V)                              PD1       29      GPIO

PD2             30      GPIO (5V)                              PD3       31      GPIO

PD4             32      GPIO                                   PD5       33      GPIO

PD6             34      GPIO                                   PD7       35      GPIO

PD8             36      GPIO                                   PC6       37      GPIO

PC7             38      GPIO                                   DVDD      39      Digital power supply.

                        Decouple output for on-chip voltage

DECOUPLE        40      regulator. An external decoupling ca-  PE4       41      GPIO

                        pacitor is required at this pin.

PE5             42      GPIO                                   PE6       43      GPIO

PE7             44      GPIO                                   PC12      45      GPIO  (5V)

PC13            46      GPIO (5V)                              PC14      47      GPIO  (5V)

PC15            48      GPIO (5V)                              PF0       49      GPIO  (5V)

PF1             50      GPIO (5V)                              PF2       51      GPIO

PF3             52      GPIO                                   PF4       53      GPIO

PF5             54      GPIO                                   PE8       57      GPIO

PE9             58      GPIO                                   PE10      59      GPIO

PE11            60      GPIO                                   PE12      61      GPIO

PE13            62      GPIO                                   PE14      63      GPIO

PE15            64      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                                 Preliminary Rev. 0.5           |  81
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Pin Definitions

5.5  EFM32TG11B1xx in QFP64 Device Pinout

                                  Figure 5.5.              EFM32TG11B1xx in QFP64 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed  information on the    sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                               Table 5.5.  EFM32TG11B1xx in QFP64 Device Pinout

Pin Name     Pin(s)  Description                               Pin Name  Pin(s)                  Description

     PA0     1       GPIO                                      PA1       2                       GPIO

     PA2     3       GPIO                                      PA3       4                       GPIO

     PA4     5       GPIO                                      PA5       6                       GPIO

             7                                                           8

     IOVDD0  26      Digital IO power          supply      0.  VSS       22                      Ground

             55                                                          56

     PC0     9       GPIO (5V)                                 PC1       10                      GPIO (5V)

     PC2     11      GPIO (5V)                                 PC3       12                      GPIO (5V)

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5  |  82
                                                                                              EFM32TG11 Family Data Sheet

                                                                                                          Pin Definitions

Pin Name        Pin(s)  Description                            Pin Name  Pin(s)  Description

PC4             13      GPIO                                   PC5       14      GPIO

PB7             15      GPIO                                   PB8       16      GPIO

PA8             17      GPIO                                   PA9       18      GPIO

                                                                                 Reset input, active low. To apply an ex-

                                                                                 ternal reset source to this pin, it is re-

PA10            19      GPIO                                   RESETn    20      quired to only drive this pin low during

                                                                                 reset, and let the internal pull-up ensure

                                                                                 that reset is released.

PB11            21      GPIO                                   AVDD      23      Analog power supply.

                                                                         27

PB13            24      GPIO                                   PB14      25      GPIO

PD0             28      GPIO (5V)                              PD1       29      GPIO

PD2             30      GPIO (5V)                              PD3       31      GPIO

PD4             32      GPIO                                   PD5       33      GPIO

PD6             34      GPIO                                   PD7       35      GPIO

PD8             36      GPIO                                   PC6       37      GPIO

PC7             38      GPIO                                   DVDD      39      Digital power supply.

                        Decouple output for on-chip voltage

DECOUPLE        40      regulator. An external decoupling ca-  PC8       41      GPIO

                        pacitor is required at this pin.

PC9             42      GPIO                                   PC10      43      GPIO  (5V)

PC11            44      GPIO (5V)                              PC12      45      GPIO  (5V)

PC13            46      GPIO (5V)                              PC14      47      GPIO  (5V)

PC15            48      GPIO (5V)                              PF0       49      GPIO  (5V)

PF1             50      GPIO (5V)                              PF2       51      GPIO

PF3             52      GPIO                                   PF4       53      GPIO

PF5             54      GPIO                                   PE8       57      GPIO

PE9             58      GPIO                                   PE10      59      GPIO

PE11            60      GPIO                                   PE12      61      GPIO

PE13            62      GPIO                                   PE14      63      GPIO

PE15            64      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                                 Preliminary Rev. 0.5           |  83
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Pin Definitions

5.6  EFM32TG11B5xx in QFN64 Device Pinout

                                  Figure 5.6.              EFM32TG11B5xx in QFN64 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed  information on the    sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                               Table 5.6.  EFM32TG11B5xx in QFN64 Device Pinout

Pin Name     Pin(s)  Description                               Pin Name  Pin(s)                  Description

VREGVSS      0       Voltage regulator VSS                     PA0       1                       GPIO

             38

     PA1     2       GPIO                                      PA2       3                       GPIO

     PA3     4       GPIO                                      PA4       5                       GPIO

     PA5     6       GPIO                                      PA6       7                       GPIO

             8

     IOVDD0  27      Digital IO power supply               0.  PB3       9                       GPIO

             55

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5  |  84
                                                                                          EFM32TG11 Family Data Sheet

                                                                                                      Pin Definitions

Pin Name        Pin(s)  Description                        Pin Name  Pin(s)  Description

PB4             10      GPIO                               PB5       11      GPIO

PB6             12      GPIO                               PC4       13      GPIO

PC5             14      GPIO                               PB7       15      GPIO

PB8             16      GPIO                               PA8       17      GPIO

PA12            18      GPIO                               PA13      19      GPIO (5V)

                                                                             Reset input, active low. To apply an ex-

                                                                             ternal reset source to this pin, it is re-

PA14            20      GPIO                               RESETn    21      quired to only drive this pin low during

                                                                             reset, and let the internal pull-up ensure

                                                                             that reset is released.

PB11            22      GPIO                               PB12      23      GPIO

AVDD            24      Analog power supply.               PB13      25      GPIO

                28

PB14            26      GPIO                               PD0       29      GPIO (5V)

PD1             30      GPIO                               PD3       31      GPIO

PD4             32      GPIO                               PD5       33      GPIO

PD6             34      GPIO                               PD7       35      GPIO

PD8             36      GPIO                               PC7       37      GPIO

VREGSW          39      DCDC regulator switching     node  VREGVDD   40      Voltage regulator VDD input

                                                                             Decouple output for on-chip voltage

DVDD            41      Digital power supply.              DECOUPLE  42      regulator. An external decoupling ca-

                                                                             pacitor is required at this pin.

PE4             43      GPIO                               PE5       44      GPIO

PE6             45      GPIO                               PE7       46      GPIO

PC12            47      GPIO (5V)                          PC13      48      GPIO (5V)

PF0             49      GPIO (5V)                          PF1       50      GPIO (5V)

PF2             51      GPIO                               PF3       52      GPIO

PF4             53      GPIO                               PF5       54      GPIO

PE8             56      GPIO                               PE9       57      GPIO

PE10            58      GPIO                               PE11      59      GPIO

PE12            60      GPIO                               PE13      61      GPIO

PE14            62      GPIO                               PE15      63      GPIO

PA15            64      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                             Preliminary Rev. 0.5           |  85
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Pin Definitions

5.7  EFM32TG11B3xx in QFN64 Device Pinout

                                  Figure 5.7.              EFM32TG11B3xx in QFN64 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed  information on the    sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                               Table 5.7.  EFM32TG11B3xx in QFN64 Device Pinout

Pin Name     Pin(s)  Description                               Pin Name  Pin(s)                  Description

VREGVSS      0       Voltage regulator VSS                     PA0       1                       GPIO

     PA1     2       GPIO                                      PA2       3                       GPIO

     PA3     4       GPIO                                      PA4       5                       GPIO

     PA5     6       GPIO                                      PA6       7                       GPIO

             8

     IOVDD0  26      Digital IO power supply               0.  PB3       9                       GPIO

             55

     PB4     10      GPIO                                      PB5       11                      GPIO

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5  |  86
                                                                                                   EFM32TG11  Family Data Sheet

                                                                                                              Pin Definitions

Pin Name        Pin(s)  Description                                 Pin Name  Pin(s)  Description

PB6             12      GPIO                                        PC4       13      GPIO

PC5             14      GPIO                                        PB7       15      GPIO

PB8             16      GPIO                                        PA12      17      GPIO

PA13            18      GPIO (5V)                                   PA14      19      GPIO

                        Reset input, active low. To apply an ex-

                        ternal reset source to this pin, it is re-

RESETn          20      quired to only drive this pin low during    PB11      21      GPIO

                        reset, and let the internal pull-up ensure

                        that reset is released.

PB12            22      GPIO                                        AVDD      23      Analog power supply.

                                                                              27

PB13            24      GPIO                                        PB14      25      GPIO

PD0             28      GPIO (5V)                                   PD1       29      GPIO

PD2             30      GPIO (5V)                                   PD3       31      GPIO

PD4             32      GPIO                                        PD5       33      GPIO

PD6             34      GPIO                                        PD7       35      GPIO

PD8             36      GPIO                                        PC6       37      GPIO

PC7             38      GPIO                                        DVDD      39      Digital power supply.

                        Decouple output for on-chip voltage

DECOUPLE        40      regulator. An external decoupling ca-       PE4       41      GPIO

                        pacitor is required at this pin.

PE5             42      GPIO                                        PE6       43      GPIO

PE7             44      GPIO                                        PC12      45      GPIO  (5V)

PC13            46      GPIO (5V)                                   PC14      47      GPIO  (5V)

PC15            48      GPIO (5V)                                   PF0       49      GPIO  (5V)

PF1             50      GPIO (5V)                                   PF2       51      GPIO

PF3             52      GPIO                                        PF4       53      GPIO

PF5             54      GPIO                                        PE8       56      GPIO

PE9             57      GPIO                                        PE10      58      GPIO

PE11            59      GPIO                                        PE12      60      GPIO

PE13            61      GPIO                                        PE14      62      GPIO

PE15            63      GPIO                                        PA15      64      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                                      Preliminary Rev. 0.5  |  87
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Pin Definitions

5.8  EFM32TG11B1xx in QFN64 Device Pinout

                                  Figure 5.8.              EFM32TG11B1xx in QFN64 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed  information on the    sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                               Table 5.8.  EFM32TG11B1xx in QFN64 Device Pinout

Pin Name     Pin(s)  Description                               Pin Name  Pin(s)                  Description

VREGVSS      0       Voltage regulator VSS                     PA0       1                       GPIO

     PA1     2       GPIO                                      PA2       3                       GPIO

     PA3     4       GPIO                                      PA4       5                       GPIO

     PA5     6       GPIO                                      PA6       7                       GPIO

             8

     IOVDD0  26      Digital IO power supply               0.  PC0       9                       GPIO (5V)

             55

     PC1     10      GPIO (5V)                                 PC2       11                      GPIO (5V)

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5  |  88
                                                                                                   EFM32TG11  Family Data Sheet

                                                                                                              Pin Definitions

Pin Name        Pin(s)  Description                                 Pin Name  Pin(s)  Description

PC3             12      GPIO (5V)                                   PC4       13      GPIO

PC5             14      GPIO                                        PB7       15      GPIO

PB8             16      GPIO                                        PA8       17      GPIO

PA9             18      GPIO                                        PA10      19      GPIO

                        Reset input, active low. To apply an ex-

                        ternal reset source to this pin, it is re-

RESETn          20      quired to only drive this pin low during    PB11      21      GPIO

                        reset, and let the internal pull-up ensure

                        that reset is released.

PB12            22      GPIO                                        AVDD      23      Analog power supply.

                                                                              27

PB13            24      GPIO                                        PB14      25      GPIO

PD0             28      GPIO (5V)                                   PD1       29      GPIO

PD2             30      GPIO (5V)                                   PD3       31      GPIO

PD4             32      GPIO                                        PD5       33      GPIO

PD6             34      GPIO                                        PD7       35      GPIO

PD8             36      GPIO                                        PC6       37      GPIO

PC7             38      GPIO                                        DVDD      39      Digital power supply.

                        Decouple output for on-chip voltage

DECOUPLE        40      regulator. An external decoupling ca-       PC8       41      GPIO

                        pacitor is required at this pin.

PC9             42      GPIO                                        PC10      43      GPIO  (5V)

PC11            44      GPIO (5V)                                   PC12      45      GPIO  (5V)

PC13            46      GPIO (5V)                                   PC14      47      GPIO  (5V)

PC15            48      GPIO (5V)                                   PF0       49      GPIO  (5V)

PF1             50      GPIO (5V)                                   PF2       51      GPIO

PF3             52      GPIO                                        PF4       53      GPIO

PF5             54      GPIO                                        PE8       56      GPIO

PE9             57      GPIO                                        PE10      58      GPIO

PE11            59      GPIO                                        PE12      60      GPIO

PE13            61      GPIO                                        PE14      62      GPIO

PE15            63      GPIO                                        PA15      64      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                                      Preliminary Rev. 0.5  |  89
                                                                                                                EFM32TG11 Family Data Sheet

                                                                                                                           Pin Definitions

5.9  EFM32TG11B5xx in QFP48 Device Pinout

                                Figure 5.9.                EFM32TG11B5xx in QFP48 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed information on the      sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                               Table 5.9.  EFM32TG11B5xx in QFP48 Device Pinout

Pin  Name  Pin(s)  Description                             Pin Name  Pin(s)                      Description

     PA0   1       GPIO                                    PA1       2                           GPIO

                                                                     4

     PA2   3       GPIO                                    IOVDD0    21                          Digital IO power  supply  0.

                                                                     43

           5

     VSS   17      Ground                                  PB3       6                           GPIO

           44

     PB4   7       GPIO                                    PB5       8                           GPIO

     PB6   9       GPIO                                    PB7       10                          GPIO

silabs.com | Building a more connected world.                                                                      Preliminary Rev. 0.5  |  90
                                                                                                   EFM32TG11  Family Data Sheet

                                                                                                                Pin Definitions

Pin Name        Pin(s)  Description                                 Pin Name  Pin(s)  Description

PB8             11      GPIO                                        PA8       12      GPIO

PA12            13      GPIO                                        PA14      14      GPIO

                        Reset input, active low. To apply an ex-

                        ternal reset source to this pin, it is re-

RESETn          15      quired to only drive this pin low during    PB11      16      GPIO

                        reset, and let the internal pull-up ensure

                        that reset is released.

AVDD            18      Analog power supply.                        PB13      19      GPIO

                22

PB14            20      GPIO                                        PD4       23      GPIO

PD5             24      GPIO                                        PD6       25      GPIO

PD7             26      GPIO                                        PD8       27      GPIO

VREGVSS         28      Voltage regulator VSS                       VREGSW    29      DCDC regulator switching  node

VREGVDD         30      Voltage regulator VDD input                 DVDD      31      Digital power supply.

                        Decouple output for on-chip voltage

DECOUPLE        32      regulator. An external decoupling ca-       PE4       33      GPIO

                        pacitor is required at this pin.

PE5             34      GPIO                                        PE6       35      GPIO

PE7             36      GPIO                                        PF0       37      GPIO (5V)

PF1             38      GPIO (5V)                                   PF2       39      GPIO

PF3             40      GPIO                                        PF4       41      GPIO

PF5             42      GPIO                                        PE10      45      GPIO

PE11            46      GPIO                                        PE12      47      GPIO

PE13            48      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                                      Preliminary Rev. 0.5  |  91
                                                                                                                EFM32TG11 Family Data Sheet

                                                                                                                        Pin Definitions

5.10  EFM32TG11B3xx in QFP48 Device Pinout

                                 Figure 5.10.  EFM32TG11B3xx in QFP48 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed information on the   sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                 Table 5.10.   EFM32TG11B3xx in QFP48 Device Pinout

Pin   Name  Pin(s)  Description                Pin Name  Pin(s)                      Description

      PA0   1       GPIO                       PA1       2                           GPIO

                                                         4

      PA2   3       GPIO                       IOVDD0    22                          Digital IO power           supply  0.

                                                         43

            5

      VSS   18      Ground                     PB3       6                           GPIO

            44

      PB4   7       GPIO                       PB5       8                           GPIO

      PB6   9       GPIO                       PC4       10                          GPIO

silabs.com | Building a more connected world.                                                                   Preliminary Rev. 0.5  |  92
                                                                                       EFM32TG11 Family Data Sheet

                                                                                                   Pin Definitions

Pin Name        Pin(s)  Description                     Pin Name  Pin(s)  Description

PB7             11      GPIO                            PB8       12      GPIO

PA12            13      GPIO                            PA13      14      GPIO (5V)

                                                                          Reset input, active low. To apply an ex-

                                                                          ternal reset source to this pin, it is re-

PA14            15      GPIO                            RESETn    16      quired to only drive this pin low during

                                                                          reset, and let the internal pull-up ensure

                                                                          that reset is released.

PB11            17      GPIO                            AVDD      19      Analog power supply.

                                                                  23

PB13            20      GPIO                            PB14      21      GPIO

PD4             24      GPIO                            PD5       25      GPIO

PD6             26      GPIO                            PD7       27      GPIO

                                                                          Decouple output for on-chip voltage

DVDD            28      Digital power          supply.  DECOUPLE  29      regulator. An external decoupling ca-

                                                                          pacitor is required at this pin.

PE4             30      GPIO                            PE5       31      GPIO

PE6             32      GPIO                            PE7       33      GPIO

PC13            34      GPIO (5V)                       PC14      35      GPIO (5V)

PC15            36      GPIO (5V)                       PF0       37      GPIO (5V)

PF1             38      GPIO (5V)                       PF2       39      GPIO

PF3             40      GPIO                            PF4       41      GPIO

PF5             42      GPIO                            PE10      45      GPIO

PE11            46      GPIO                            PE12      47      GPIO

PE13            48      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                          Preliminary Rev. 0.5           |  93
                                                                                                                EFM32TG11 Family Data Sheet

                                                                                                                        Pin Definitions

5.11  EFM32TG11B1xx in QFP48 Device Pinout

                                 Figure 5.11.  EFM32TG11B1xx in QFP48 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed information on the   sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                 Table 5.11.   EFM32TG11B1xx in QFP48 Device Pinout

Pin   Name  Pin(s)  Description                Pin Name  Pin(s)                      Description

      PA0   1       GPIO                       PA1       2                           GPIO

                                                         4

      PA2   3       GPIO                       IOVDD0    22                          Digital IO power           supply  0.

                                                         43

            5

      VSS   18      Ground                     PC0       6                           GPIO (5V)

            44

      PC1   7       GPIO (5V)                  PC2       8                           GPIO (5V)

      PC3   9       GPIO (5V)                  PC4       10                          GPIO

silabs.com | Building a more connected world.                                                                   Preliminary Rev. 0.5  |  94
                                                                                       EFM32TG11 Family Data Sheet

                                                                                                   Pin Definitions

Pin Name        Pin(s)  Description                     Pin Name  Pin(s)  Description

PB7             11      GPIO                            PB8       12      GPIO

PA8             13      GPIO                            PA9       14      GPIO

                                                                          Reset input, active low. To apply an ex-

                                                                          ternal reset source to this pin, it is re-

PA10            15      GPIO                            RESETn    16      quired to only drive this pin low during

                                                                          reset, and let the internal pull-up ensure

                                                                          that reset is released.

PB11            17      GPIO                            AVDD      19      Analog power supply.

                                                                  23

PB13            20      GPIO                            PB14      21      GPIO

PD4             24      GPIO                            PD5       25      GPIO

PD6             26      GPIO                            PD7       27      GPIO

                                                                          Decouple output for on-chip voltage

DVDD            28      Digital power          supply.  DECOUPLE  29      regulator. An external decoupling ca-

                                                                          pacitor is required at this pin.

PC8             30      GPIO                            PC9       31      GPIO

PC10            32      GPIO (5V)                       PC11      33      GPIO (5V)

PC13            34      GPIO (5V)                       PC14      35      GPIO (5V)

PC15            36      GPIO (5V)                       PF0       37      GPIO (5V)

PF1             38      GPIO (5V)                       PF2       39      GPIO

PF3             40      GPIO                            PF4       41      GPIO

PF5             42      GPIO                            PE10      45      GPIO

PE11            46      GPIO                            PE12      47      GPIO

PE13            48      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                          Preliminary Rev. 0.5           |  95
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Pin Definitions

5.12  EFM32TG11B5xx in QFN32 Device Pinout

                                Figure 5.12.       EFM32TG11B5xx in QFN32 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed  information on the    sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                Table 5.12.    EFM32TG11B5xx in QFN32 Device Pinout

Pin Name   Pin(s)  Description                     Pin Name  Pin(s)                      Description

VREGVSS    0       Voltage regulator VSS           PA0       1                           GPIO

           19

      PA1  2       GPIO                            PA2       3                           GPIO

           4

IOVDD0     14      Digital IO power supply     0.  PC0       5                           GPIO (5V)

           30

      PB7  6       GPIO                            PB8       7                           GPIO

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5  |  96
                                                                                        EFM32TG11 Family Data Sheet

                                                                                                    Pin Definitions

Pin Name      Pin(s)  Description                        Pin Name  Pin(s)  Description

                                                                           Reset input, active low. To apply an ex-

                                                                           ternal reset source to this pin, it is re-

PA14          8       GPIO                               RESETn    9       quired to only drive this pin low during

                                                                           reset, and let the internal pull-up ensure

                                                                           that reset is released.

PB11          10      GPIO                               AVDD      11      Analog power supply.

PB13          12      GPIO                               PB14      13      GPIO

PD4           15      GPIO                               PD5       16      GPIO

PD6           17      GPIO                               PD7       18      GPIO

VREGSW        20      DCDC regulator switching     node  VREGVDD   21      Voltage regulator VDD input

                                                                           Decouple output for on-chip voltage

DVDD          22      Digital power supply.              DECOUPLE  23      regulator. An external decoupling ca-

                                                                           pacitor is required at this pin.

PE4           24      GPIO                               PE5       25      GPIO

PC15          26      GPIO (5V)                          PF0       27      GPIO (5V)

PF1           28      GPIO (5V)                          PF2       29      GPIO

PE11          31      GPIO                               PE12      32      GPIO

Note:

1. GPIO with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                           Preliminary Rev. 0.5           |  97
                                                                                                                  EFM32TG11 Family Data Sheet

                                                                                                                  Pin Definitions

5.13  EFM32TG11B1xx in QFN32 Device Pinout

                                Figure 5.13.   EFM32TG11B1xx in QFN32 Device Pinout

The following table provides package pin connections and general descriptions of pin functionality. For detailed  information on the    sup-

ported features for each GPIO pin, see 5.14 GPIO Functionality Table or 5.15 Alternate Functionality Overview.

                                Table 5.13.    EFM32TG11B1xx in QFN32 Device Pinout

Pin Name   Pin(s)  Description                 Pin Name  Pin(s)                      Description

VREGVSS    0       Voltage regulator VSS       PA0       1                           GPIO

      PA1  2       GPIO                        PA2       3                           GPIO

           4

IOVDD0     14      Digital IO power supply 0.  PC0       5                           GPIO (5V)

           28

      PC1  6       GPIO (5V)                   PB7       7                           GPIO

silabs.com | Building a more connected world.                                                                     Preliminary Rev. 0.5  |  98
                                                                                       EFM32TG11 Family Data Sheet

                                                                                                   Pin Definitions

Pin Name        Pin(s)  Description                     Pin Name  Pin(s)  Description

                                                                          Reset input, active low. To apply an ex-

                                                                          ternal reset source to this pin, it is re-

PB8             8       GPIO                            RESETn    9       quired to only drive this pin low during

                                                                          reset, and let the internal pull-up ensure

                                                                          that reset is released.

PB11            10      GPIO                            AVDD      11      Analog power supply.

                                                                  15

PB13            12      GPIO                            PB14      13      GPIO

PD4             16      GPIO                            PD5       17      GPIO

PD6             18      GPIO                            PD7       19      GPIO

                                                                          Decouple output for on-chip voltage

DVDD            20      Digital power          supply.  DECOUPLE  21      regulator. An external decoupling ca-

                                                                          pacitor is required at this pin.

PC13            22      GPIO (5V)                       PC14      23      GPIO (5V)

PC15            24      GPIO (5V)                       PF0       25      GPIO (5V)

PF1             26      GPIO (5V)                       PF2       27      GPIO

PE10            29      GPIO                            PE11      30      GPIO

PE12            31      GPIO                            PE13      32      GPIO

Note:

1. GPIO   with  5V tolerance are indicated by (5V).

silabs.com | Building a more connected world.                                          Preliminary Rev. 0.5           |  99
                                                                                                     EFM32TG11 Family Data Sheet

                                                                                                     Pin Definitions

5.14  GPIO Functionality Table

A wide selection of alternate functionality is available for multiplexing to various pins. The following table shows the name of each GPIO

pin, followed by the functionality available on that pin. Refer to 5.15 Alternate Functionality Overview for a list of GPIO locations availa-

ble for each function.

                                                 Table 5.14.  GPIO Functionality Table

      GPIO Name                                  Pin Alternate Functionality / Description

                                Analog                        Timers   Communication                 Other

                          BUSBY BUSAX            TIM0_CC0 #0 TIM0_CC1  US1_RX #5 US3_TX #0           CMU_CLK2 #0 PRS_CH0

      PA0                 LCD_SEG13              #7 PCNT0_S0IN #4      LEU0_RX #4 I2C0_SDA           #0 PRS_CH3 #3

                                                                                        #0           GPIO_EM4WU0

      PA1                 BUSAY BUSBX            TIM0_CC0 #7 TIM0_CC1  US3_RX #0 I2C0_SCL #0         CMU_CLK1 #0 PRS_CH1

                          LCD_SEG14              #0 PCNT0_S1IN #4                                    #0

      PA2                 BUSBY BUSAX            TIM0_CC2 #0           US1_RX #6 US3_CLK #0          CMU_CLK0 #0

                          LCD_SEG15

                                                                                                     CMU_CLK2 #1

      PA3                 BUSAY BUSBX            TIM0_CDTI0 #0         US3_CS #0 U0_TX #2            CMU_CLK2 #4

                          LCD_SEG16                                                                  CMU_CLKI0 #1 LES_AL-

                                                                                                     TEX2

      PA4                 BUSBY BUSAX            TIM0_CDTI1 #0         US3_CTS #0 U0_RX #2           LES_ALTEX3

                          LCD_SEG17

      PA5                 BUSAY BUSBX            TIM0_CDTI2 #0         US3_RTS #0 U0_CTS #2          LES_ALTEX4 ACMP1_O

                          LCD_SEG18                                                                  #7

      PA6                 BUSBY BUSAX            WTIM0_CC0 #1                           U0_RTS #2    PRS_CH6 #0 ACMP0_O

                          LCD_SEG19                                                                  #4 GPIO_EM4WU1

                          BUSAY BUSBX            TIM1_CC3 #2

      PB3                 LCD_SEG20 /            WTIM0_CC0 #6          US2_TX #1 US3_TX #2           ACMP0_O #7

                          LCD_COM4

                          BUSBY BUSAX

      PB4                 LCD_SEG21 /            WTIM0_CC1 #6                           US2_RX #1

                          LCD_COM5

                          BUSAY BUSBX            WTIM0_CC2 #6          US0_RTS #4 US2_CLK

      PB5                 LCD_SEG22 /            PCNT0_S0IN #6                          #1

                          LCD_COM6

                          BUSBY BUSAX            TIM0_CC0 #3

      PB6                 LCD_SEG23 /            PCNT0_S1IN #6         US0_CTS #4 US2_CS #1

                          LCD_COM7

                          VDAC0_OUT0ALT /                              CAN0_RX #0 US0_TX #5

      PC0                 OPA0_OUTALT #0 BU-     TIM0_CC1 #3           US1_TX #0 US1_CS #4           LES_CH0 PRS_CH2 #0

                          SACMP0Y BUSACMP0X      PCNT0_S0IN #2         US2_RTS #0 US3_CS #3

                                                                                        I2C0_SDA #4

                          VDAC0_OUT0ALT /        TIM0_CC2 #3           CAN0_TX #0 US0_RX #5

      PC1                 OPA0_OUTALT #1 BU-     WTIM0_CC0 #7          US1_TX #4 US1_RX #0           LES_CH1 PRS_CH3 #0

                          SACMP0Y BUSACMP0X      PCNT0_S1IN #2         US2_CTS #0 US3_RTS

                                                                       #1 I2C0_SCL #4

                          VDAC0_OUT0ALT /        TIM0_CDTI0 #3

      PC2                 OPA0_OUTALT #2 BU-     WTIM0_CC1 #7          US1_RX #4 US2_TX #0           LES_CH2

                          SACMP0Y BUSACMP0X

                          VDAC0_OUT0ALT /        TIM0_CDTI1 #3

      PC3                 OPA0_OUTALT #3 BU-     WTIM0_CC2 #7          US1_CLK #4 US2_RX #0          LES_CH3

                          SACMP0Y BUSACMP0X

silabs.com | Building  a  more connected world.                                                      Preliminary Rev. 0.5                      |  100
                                                                                            EFM32TG11 Family Data Sheet

                                                                                            Pin Definitions

GPIO Name                                        Pin Alternate Functionality / Description

                          Analog                 Timers             Communication           Other

                          BUSACMP0Y BU-          TIM0_CC0 #5        US2_CLK #0 U0_TX #4     LES_CH4

PC4                       SACMP0X OPA0_P         TIM0_CDTI2 #3 LE-  I2C1_SDA #0             GPIO_EM4WU6

                          LCD_SEG24              TIM0_OUT0 #3

                          BUSACMP0Y BU-          TIM0_CC1 #5 LE-    US2_CS #0 U0_RX #4

PC5                       SACMP0X OPA0_N         TIM0_OUT1 #3       I2C1_SCL #0             LES_CH5

                          LCD_SEG25

PB7                       LFXTAL_P               TIM0_CDTI0 #4      US0_TX #4 US1_CLK #0

                                                 TIM1_CC0 #3        US3_RX #2 U0_CTS #4

PB8                       LFXTAL_N               TIM0_CDTI1 #4      US0_RX #4 US1_CS #0     CMU_CLKI0 #2

                                                 TIM1_CC1 #3        U0_RTS #4

PA8                       BU_STAT                TIM0_CC0 #6 LE-    US2_RX #2

                                                 TIM0_OUT0 #6

PA9                       BUSAY BUSBX            TIM0_CC1 #6 LE-    US2_CLK #2

                          LCD_SEG26              TIM0_OUT1 #6

PA10                      BUSBY BUSAX            TIM0_CC2 #6        US2_CS #2

                          LCD_SEG27

PA12                      BU_VOUT                WTIM0_CDTI0 #2     US0_CLK #5 US2_RTS      CMU_CLK0 #5 ACMP1_O

                                                                    #2                      #3

PA13                      BUSAY BUSBX            TIM0_CC2 #7        US0_CS #5 US2_TX #3

                                                 WTIM0_CDTI1 #2

PA14                      BUSBY BUSAX            WTIM0_CDTI2 #2     US1_TX #6 US2_RX #3     ACMP1_O #4

                          LCD_BEXT                                  US3_RTS #2

                          BUSAY BUSBX            TIM0_CDTI2 #4      US0_CTS #5 US1_CLK      CMU_CLK1 #5

PB11                      VDAC0_OUT0 /           TIM1_CC2 #3 LE-    #5 US2_CS #3 I2C1_SDA   CMU_CLKI0 #7

                          OPA0_OUT LCD_SEG28     TIM0_OUT0 #1       #1                      ACMP0_O #3

                                                 PCNT0_S1IN #7                              GPIO_EM4WU7

                          BUSBY BUSAX            TIM1_CC3 #3 LE-    US2_CTS #1 I2C1_SCL

PB12                      VDAC0_OUT1 /           TIM0_OUT1 #1       #1

                          OPA1_OUT LCD_SEG29     PCNT0_S0IN #7

PB13                      BUSAY BUSBX            WTIM1_CC0 #0       US0_CLK #4 US1_CTS      CMU_CLKI0 #3

                          HFXTAL_P                                  #5 LEU0_TX #1           PRS_CH7 #0

PB14                      BUSBY BUSAX            WTIM1_CC1 #0       US0_CS #4 US1_RTS #5    PRS_CH6 #1

                          HFXTAL_N                                  LEU0_RX #1

                          VDAC0_OUT0ALT /

PD0                       OPA0_OUTALT #4         WTIM1_CC2 #0       CAN0_RX #2 US1_TX #1

                          OPA2_OUTALT BU-

                          SADC0Y BUSADC0X

                          VDAC0_OUT1ALT /

PD1                       OPA1_OUTALT #4 BU-     TIM0_CC0 #2        CAN0_TX #2 US1_RX #1

                          SADC0Y BUSADC0X        WTIM1_CC3 #0

                          OPA3_OUT

PD2                       BUSADC0Y BUSADC0X      TIM0_CC1 #2        US1_CLK #1

                                                 WTIM1_CC0 #1

PD3                       BUSADC0Y BUSADC0X      TIM0_CC2 #2        US1_CS #1

                          OPA2_N LCD_SEG30       WTIM1_CC1 #1

                          BUSADC0Y BUSADC0X      WTIM0_CDTI0 #4     US1_CTS #1 US3_CLK

PD4                       OPA2_P LCD_SEG31       WTIM1_CC2 #1       #2 LEU0_TX #0           CMU_CLKI0 #0

                                                                    I2C1_SDA #3

silabs.com | Building  a  more connected world.                                             Preliminary Rev. 0.5  |  101
                                                                                              EFM32TG11 Family Data Sheet

                                                                                              Pin Definitions

GPIO Name                                        Pin Alternate Functionality / Description

                          Analog                 Timers                Communication          Other

                          BUSADC0Y BUSADC0X      WTIM0_CDTI1 #4        US1_RTS #1 U0_CTS #5

PD5                       OPA2_OUT               WTIM1_CC3 #1          LEU0_RX #0 I2C1_SCL

                                                                       #3

                                                 TIM1_CC0 #4           US0_RTS #5 US1_RX #2

                          BUSADC0Y BUSADC0X      WTIM0_CDTI2 #4        US2_CTS #5 US3_CTS     CMU_CLK2 #2 LES_AL-

PD6                       ADC0_EXTP              WTIM1_CC0 #2 LE-      #2 U0_RTS #5 I2C0_SDA  TEX0 PRS_CH5 #2

                          VDAC0_EXT OPA1_P       TIM0_OUT0 #0          #1                     ACMP0_O #2

                                                 PCNT0_S0IN #3

                                                 TIM1_CC1 #4

PD7                       BUSADC0Y BUSADC0X      WTIM1_CC1 #2 LE-      US1_TX #2 US3_CLK #1   CMU_CLK0 #2 LES_AL-

                          ADC0_EXTN OPA1_N       TIM0_OUT1 #0          U0_TX #6 I2C0_SCL #1   TEX1 ACMP1_O #2

                                                 PCNT0_S1IN #3

PD8                       BU_VIN                 WTIM1_CC2 #2          US2_RTS #5             CMU_CLK1 #1

                          BUSACMP0Y BU-                                US0_RTS #2 US1_CTS

PC6                       SACMP0X OPA3_P         WTIM1_CC3 #2          #3 I2C0_SDA #2         LES_CH6

                          LCD_SEG32

                          BUSACMP0Y BU-                                US0_CTS #2 US1_RTS

PC7                       SACMP0X OPA3_N         WTIM1_CC0  #3         #3 I2C0_SCL #2         LES_CH7

                          LCD_SEG33

                          BUSDY BUSCX            WTIM0_CC0  #0         US0_CS #1 US1_CS #5

PE4                       LCD_COM0               WTIM1_CC1  #4         US3_CS #1 U0_RX #6

                                                                       I2C0_SDA #7

                          BUSCY BUSDX            WTIM0_CC1  #0         US0_CLK #1 US1_CLK

PE5                       LCD_COM1               WTIM1_CC2  #4         #6 US3_CTS #1

                                                                       I2C0_SCL #7

PE6                       BUSDY BUSCX            WTIM0_CC2  #0         US0_RX #1 US3_TX #1    PRS_CH6 #2

                          LCD_COM2               WTIM1_CC3  #4

PE7                       BUSCY BUSDX            WTIM1_CC0  #5         US0_TX #1 US3_RX #1    PRS_CH7 #2

                          LCD_COM3

PC8                       BUSACMP1Y BU-                                US0_CS #2              LES_CH8 PRS_CH4       #0

                          SACMP1X LCD_SEG34

PC9                       BUSACMP1Y BU-                                US0_CLK #2             LES_CH9 PRS_CH5       #0

                          SACMP1X LCD_SEG35                                                   GPIO_EM4WU2

PC10                      BUSACMP1Y BU-                                US0_RX #2              LES_CH10

                          SACMP1X

PC11                      BUSACMP1Y BU-                                US0_TX #2 I2C1_SDA #4  LES_CH11

                          SACMP1X

                          VDAC0_OUT1ALT /                              US0_RTS #3 US1_CTS     CMU_CLK0 #1

PC12                      OPA1_OUTALT #0 BU-     TIM1_CC3 #0           #4 US2_CTS #4 U0_RTS   LES_CH12

                          SACMP1Y BUSACMP1X                            #3

                          VDAC0_OUT1ALT /        TIM0_CDTI0 #1         US0_CTS #3 US1_RTS

PC13                      OPA1_OUTALT #1 BU-     TIM1_CC0 #0 TIM1_CC2  #4 US2_RTS #4 U0_CTS   LES_CH13

                          SACMP1Y BUSACMP1X      #4 PCNT0_S0IN #0      #3

                          VDAC0_OUT1ALT /        TIM0_CDTI1 #1         US0_CS #3 US1_CS #3

PC14                      OPA1_OUTALT #2 BU-     TIM1_CC1 #0 TIM1_CC3  US2_RTS #3 US3_CS #2   LES_CH14 PRS_CH0 #2

                          SACMP1Y BUSACMP1X      #4 LETIM0_OUT0 #5     U0_TX #3 LEU0_TX #5

                                                 PCNT0_S1IN #0

silabs.com | Building  a  more connected world.                                               Preliminary Rev. 0.5  |  102
                                                                                             EFM32TG11 Family Data Sheet

                                                                                             Pin Definitions

GPIO Name                                        Pin Alternate Functionality / Description

                          Analog                 Timers                Communication         Other

                          VDAC0_OUT1ALT /        TIM0_CDTI2 #1         US0_CLK #3 US1_CLK

PC15                      OPA1_OUTALT #3 BU-     TIM1_CC2 #0           #3 US3_RTS #3 U0_RX   LES_CH15 PRS_CH1 #2

                          SACMP1Y BUSACMP1X      WTIM0_CC0 #4 LE-      #3 LEU0_RX #5

                                                 TIM0_OUT1 #5

                                                 TIM0_CC0 #4           CAN0_RX #1 US1_CLK    DBG_SWCLKTCK

PF0                       BUSDY BUSCX            WTIM0_CC1 #4 LE-      #2 US2_TX #5 LEU0_TX  BOOT_TX

                                                 TIM0_OUT0 #2          #3 I2C0_SDA #5

                                                 TIM0_CC1 #4           US1_CS #2 US2_RX #5   PRS_CH4 #2

PF1                       BUSCY BUSDX            WTIM0_CC2 #4 LE-      U0_TX #5 LEU0_RX #3   DBG_SWDIOTMS

                                                 TIM0_OUT1 #2          I2C0_SCL #5           GPIO_EM4WU3

                                                                                             BOOT_RX

                                                                       CAN0_TX #1 US1_TX #5  CMU_CLK0 #4 PRS_CH0

PF2                       BUSDY BUSCX            TIM0_CC2 #4 TIM1_CC0  US2_CLK #5 U0_RX #5   #3 ACMP1_O #0

                          LCD_SEG0               #5                    LEU0_TX #4 I2C1_SCL   DBG_TDO

                                                                       #4                    GPIO_EM4WU4

PF3                       BUSCY BUSDX            TIM0_CDTI0 #2         US1_CTS #2            CMU_CLK1 #4 PRS_CH0

                          LCD_SEG1               TIM1_CC1 #5                                 #1

PF4                       BUSDY BUSCX            TIM0_CDTI1 #2         US1_RTS #2            PRS_CH1 #1

                          LCD_SEG2               TIM1_CC2 #5

PF5                       BUSCY BUSDX            TIM0_CDTI2 #2         US2_CS #5             PRS_CH2 #1 DBG_TDI

                          LCD_SEG3               TIM1_CC3 #6

PE8                       BUSDY BUSCX                                                        PRS_CH3 #1

                          LCD_SEG4

PE9                       BUSCY BUSDX

                          LCD_SEG5

PE10                      BUSDY BUSCX            TIM1_CC0 #1           US0_TX #0             PRS_CH2 #2

                          LCD_SEG6               WTIM0_CDTI0 #0                              GPIO_EM4WU9

PE11                      BUSCY BUSDX            TIM1_CC1 #1           US0_RX #0             LES_ALTEX5 PRS_CH3

                          LCD_SEG7               WTIM0_CDTI1 #0                              #2

                          BUSDY BUSCX            TIM1_CC2 #1           US0_RX #3 US0_CLK #0  CMU_CLK1 #2

PE12                      LCD_SEG8               WTIM0_CDTI2 #0 LE-    I2C0_SDA #6           CMU_CLKI0 #6 LES_AL-

                                                 TIM0_OUT0 #4                                TEX6 PRS_CH1 #3

                          BUSCY BUSDX            TIM1_CC3 #1 LE-       US0_TX #3 US0_CS #0   LES_ALTEX7 PRS_CH2

PE13                      LCD_SEG9               TIM0_OUT1 #4          I2C0_SCL #6           #3 ACMP0_O #0

                                                                                             GPIO_EM4WU5

PE14                      BUSDY BUSCX                                  US0_CTS #0 LEU0_TX

                          LCD_SEG10                                    #2

PE15                      BUSCY BUSDX                                  US0_RTS #0 LEU0_RX

                          LCD_SEG11                                    #2

PA15                      BUSAY BUSBX                                  US2_CLK #3

                          LCD_SEG12

silabs.com | Building  a  more connected world.                                              Preliminary Rev. 0.5  |  103
                                                                                                 EFM32TG11 Family Data Sheet

                                                                                                                         Pin Definitions

5.15  Alternate Functionality Overview

A wide selection of alternate functionality is available for multiplexing to various pins. The following table shows the name of the alter-

nate functionality in the first column, followed by columns showing the possible LOCATION bitfield settings and the associated GPIO

pin. Refer to 5.14 GPIO Functionality Table for a list of functions available on each GPIO pin.

Note: Some functionality, such as analog interfaces, do not have alternate settings or a LOCATION bitfield. In these cases, the pinout

is shown in the column corresponding to LOCATION 0.

                                               Table 5.15.  Alternate Functionality Overview

Alternate          LOCATION

Functionality      0-3   4-7                                   Description

               0:  PE13  4: PA6

ACMP0_O        2:  PD6                         Analog comparator ACMP0, digital output.

               3:  PB11  7: PB3

               0:  PF2   4: PA14

ACMP1_O        2:  PD7                         Analog comparator ACMP1, digital output.

               3:  PA12  7: PA5

               0:  PD7

ADC0_EXTN                                      Analog to digital converter ADC0 external reference input negative pin.

               0:  PD6

ADC0_EXTP                                      Analog to digital converter ADC0 external reference input positive pin.

               0:  PF1

BOOT_RX                                        Bootloader RX.

               0:  PF0

BOOT_TX                                        Bootloader TX.

               0:  PA8

BU_STAT                                        Backup Power Domain status, whether or not the system is in backup mode.

               0:  PD8

BU_VIN                                         Battery input for Backup Power Domain.

               0:  PA12

BU_VOUT                                        Power output for Backup Power Domain.

               0:  PC0

CAN0_RX        1:  PF0                         CAN0 RX.

               2:  PD0

silabs.com | Building a more connected world.                                                    Preliminary Rev. 0.5                        |  104
                                                                                                               EFM32TG11 Family Data Sheet

                                                                                                                             Pin Definitions

Alternate                     LOCATION

Functionality                 0-3   4-7                                               Description

                          0:  PC1

CAN0_TX                   1:  PF2                CAN0 TX.

                          2:  PD1

                          0:  PA2   4: PF2

CMU_CLK0                  1:  PC12  5: PA12      Clock Management Unit, clock output number 0.

                          2:  PD7

                          0:  PA1   4: PF3

CMU_CLK1                  1:  PD8   5: PB11      Clock Management Unit, clock output number 1.

                          2:  PE12

                          0:  PA0   4: PA3

CMU_CLK2                  1:  PA3                Clock Management Unit, clock output number 2.

                          2:  PD6

                          0:  PD4

CMU_CLKI0                 1:  PA3                Clock Management Unit, clock input number 0.

                          2:  PB8   6: PE12

                          3:  PB13  7: PB11

                          0:  PF0                Debug-interface Serial Wire clock input and JTAG Test Clock.

DBG_SWCLKTCK                                     Note that this function is enabled to the pin out of reset, and has a built-in pull down.

                          0:  PF1                Debug-interface Serial Wire data input / output and JTAG Test Mode Select.

DBG_SWDIOTMS                                     Note that this function is enabled to the pin out of reset, and has a built-in pull up.

                          0:  PF5                Debug-interface JTAG Test Data In.

DBG_TDI                                          Note that this function becomes available after the first valid JTAG command is re-

                                                 ceived, and has a built-in pull up when JTAG is active.

                          0:  PF2                Debug-interface JTAG Test Data Out.

DBG_TDO                                          Note that this function becomes available after the first valid JTAG command is re-

                                                 ceived.

                          0:  PA0

GPIO_EM4WU0                                      Pin can be used to wake the system up from EM4

                          0:  PA6

GPIO_EM4WU1                                      Pin can be used to wake the system up from EM4

                          0:  PC9

GPIO_EM4WU2                                      Pin can be used to wake the system up from EM4

                          0:  PF1

GPIO_EM4WU3                                      Pin can be used to wake the system up from EM4

silabs.com | Building  a  more connected world.                                                                Preliminary Rev. 0.5         |  105
                                                                                                      EFM32TG11 Family Data Sheet

                                                                                                      Pin Definitions

Alternate                     LOCATION

Functionality                 0-3       4-7                                              Description

                          0:  PF2

GPIO_EM4WU4                                      Pin can be used to wake the system up from EM4

                          0:  PE13

GPIO_EM4WU5                                      Pin can be used to wake the system up from EM4

                          0:  PC4

GPIO_EM4WU6                                      Pin can be used to wake the system up from EM4

                          0:  PB11

GPIO_EM4WU7                                      Pin can be used to wake the system up from EM4

                          0:  PE10

GPIO_EM4WU9                                      Pin can be used to wake the system up from EM4

                          0:  PB14

HFXTAL_N                                         High Frequency Crystal negative pin. Also used as external optional clock input pin.

                          0:  PB13

HFXTAL_P                                         High Frequency Crystal positive pin.

                          0:  PA1   4:  PC1

I2C0_SCL                  1:  PD7   5:  PF1      I2C0 Serial Clock Line input / output.

                          2:  PC7   6:  PE13

                                    7:  PE5

                          0:  PA0   4:  PC0

I2C0_SDA                  1:  PD6   5:  PF0      I2C0 Serial Data input / output.

                          2:  PC6   6:  PE12

                                    7:  PE4

                          0:  PC5   4:  PF2

I2C1_SCL                  1:  PB12               I2C1 Serial Clock Line input / output.

                          3:  PD5

                          0:  PC4   4:  PC11

I2C1_SDA                  1:  PB11               I2C1 Serial Data input / output.

                          3:  PD4

                          0:  PA14               LCD external supply bypass in step down or charge pump mode. If using the LCD in

                                                 step-down or charge pump mode, a 1 uF (minimum) capacitor between this pin and

                                                 VSS is required.

LCD_BEXT                                         To reduce supply ripple, a larger capcitor of approximately 1000 times the total LCD

                                                 segment capacitance may be used.

                                                 If using the LCD with the internal supply source, this pin may be left unconnected or

                                                 used as a GPIO.

silabs.com | Building  a  more connected world.                                                       Preliminary Rev. 0.5              |  106
                                                                                                         EFM32TG11 Family Data Sheet

                                                                                                         Pin Definitions

Alternate                     LOCATION

Functionality                 0-3   4-           7                                          Description

                          0:  PE4

LCD_COM0                                            LCD  driver common    line  number  0.

                          0:  PE5

LCD_COM1                                            LCD  driver common    line  number  1.

                          0:  PE6

LCD_COM2                                            LCD  driver common    line  number  2.

                          0:  PE7

LCD_COM3                                            LCD  driver common    line  number  3.

                          0:  PF2

LCD_SEG0                                            LCD  segment line 0.

                          0:  PF3

LCD_SEG1                                            LCD  segment line 1.

                          0:  PF4

LCD_SEG2                                            LCD  segment line 2.

                          0:  PF5

LCD_SEG3                                            LCD  segment line 3.

                          0:  PE8

LCD_SEG4                                            LCD  segment line 4.

                          0:  PE9

LCD_SEG5                                            LCD  segment line 5.

                          0:  PE10

LCD_SEG6                                            LCD  segment line 6.

                          0:  PE11

LCD_SEG7                                            LCD  segment line 7.

                          0:  PE12

LCD_SEG8                                            LCD  segment line 8.

silabs.com | Building  a  more connected world.                                                          Preliminary Rev. 0.5  |  107
                                                                                                                   EFM32TG11 Family Data Sheet

                                                                                                                                Pin Definitions

Alternate                     LOCATION

Functionality                 0-3   4-           7                                           Description

                          0:  PE13

LCD_SEG9                                            LCD  segment  line  9.

                          0:  PE14

LCD_SEG10                                           LCD  segment  line  10.

                          0:  PE15

LCD_SEG11                                           LCD  segment  line  11.

                          0:  PA15

LCD_SEG12                                           LCD  segment  line  12.

                          0:  PA0

LCD_SEG13                                           LCD  segment  line  13.

                          0:  PA1

LCD_SEG14                                           LCD  segment  line  14.

                          0:  PA2

LCD_SEG15                                           LCD  segment  line  15.

                          0:  PA3

LCD_SEG16                                           LCD  segment  line  16.

                          0:  PA4

LCD_SEG17                                           LCD  segment  line  17.

                          0:  PA5

LCD_SEG18                                           LCD  segment  line  18.

                          0:  PA6

LCD_SEG19                                           LCD  segment  line  19.

                          0:  PB3

LCD_SEG20 /                                         LCD  segment  line  20.  This  pin  may  also be used as  LCD  COM  line 4

LCD_COM4

                          0:  PB4

LCD_SEG21 /                                         LCD  segment  line  21.  This  pin  may  also be used as  LCD  COM  line 5

LCD_COM5

silabs.com | Building  a  more connected world.                                                                         Preliminary  Rev.  0.5  |  108
                                                                                                                   EFM32TG11   Family Data Sheet

                                                                                                                               Pin Definitions

Alternate                     LOCATION

Functionality                 0-3   4-           7                                           Description

                          0:  PB5

LCD_SEG22 /                                         LCD  segment  line  22.  This  pin  may  also be used as  LCD  COM line 6

LCD_COM6

                          0:  PB6

LCD_SEG23 /                                         LCD  segment  line  23.  This  pin  may  also be used as  LCD  COM line 7

LCD_COM7

                          0:  PC4

LCD_SEG24                                           LCD  segment  line  24.

                          0:  PC5

LCD_SEG25                                           LCD  segment  line  25.

                          0:  PA9

LCD_SEG26                                           LCD  segment  line  26.

                          0:  PA10

LCD_SEG27                                           LCD  segment  line  27.

                          0:  PB11

LCD_SEG28                                           LCD  segment  line  28.

                          0:  PB12

LCD_SEG29                                           LCD  segment  line  29.

                          0:  PD3

LCD_SEG30                                           LCD  segment  line  30.

                          0:  PD4

LCD_SEG31                                           LCD  segment  line  31.

                          0:  PC6

LCD_SEG32                                           LCD  segment  line  32.

                          0:  PC7

LCD_SEG33                                           LCD  segment  line  33.

                          0:  PC8

LCD_SEG34                                           LCD  segment  line  34.

silabs.com | Building  a  more connected world.                                                                    Preliminary Rev. 0.5  |  109
                                                                                                       EFM32TG11 Family Data Sheet

                                                                                                       Pin Definitions

Alternate                     LOCATION

Functionality                 0-3   4-           7                                        Description

                          0:  PC9

LCD_SEG35                                           LCD segment line 35.

                          0:  PD6

LES_ALTEX0               &nbs