电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

EDI88128CDXZI

器件型号:EDI88128CDXZI
文件大小:4753.59KB,共9页
厂商名称:White Electronic Designs Corporation
厂商官网:http://www.wedc.com/
下载文档

器件描述

128kx8 monolithic sram, smd 5962-89598

EDI88128CDXZI器件文档内容

                   White Electronic Designs                                                                                   EDI88128CS

128Kx8 Monolithic SRAM, SMD                                             5962-89598

FEATURES

Access Times of 15*, 17, 20, 25, 35, 45, 55ns                           •                              32 pad Ceramic LCC (Package 141)

CS# and OE# Functions for Bus Control                                   •                              32 lead Ceramic Flatpack (Package 142)

2V Data Retention (EDI88128LPS)                                         Single +5V (±10%) Supply OperationThe

TTL Compatible Inputs and Outputs                                       EDI88128CS is a high speed, high performance,

                                                                        128Kx8 megabit density Monolithic CMOS Static

Fully Static, No Clocks                                                 RAM.

Organized as 128Kx8                                                     The device has eight bi-directional input-output lines to

Commercial, Industrial and Military Temperature                         provide simultaneous access to all bits in a word. An

Ranges                                                                  automatic power down feature permits the on-chip circuitry

Thru-hole and Surface Mount Packages JEDEC                              to enter a very low standby mode and be brought back into

Pinout                                                                  operation at a speed equal to the address access time.

•        32 pin Ceramic DIP, 400 mil (Package 102)                      A Low Power version with 2V Data Retention (EDI88128LPS)

                                                                        is also available for battery back-up opperation. Military

•        32 pin Ceramic DIP, 600 mil (Package 9)                        product is available compliant to MIL-PRF-38535.

•        32 lead Ceramic ZIP (Package 100)

•        32 lead Ceramic SOJ (Package 140)                              * 15ns access time is advanced information, contact factory for availability.

                                                                        This product is subject to change without notice.

               FIGURE 1 – PIN    CONFIGURATION

                   32 DIP                                                                              PIN      DESCRIPTION

                   32 SOJ                                                                              I/O0-7   Data Inputs/Outputs

                   32 LCC                                                                              A0-16    Address Inputs

                   32 FLATPACK                       32  ZIP                                           WE#      Write Enable

                   TOP VIEW                     TOP      VIEW                                          CS#      Chip Select

         NC    1             32  VCC   NC         1                                                    OE#      Output Enable

         A16   2             31  A15   A16        3           2   VCC                                  VCC      Power (+5V ±10%)

         A14   3             30  NC    A14        5           4   A15

         A12   4             29  WE#   A12        7           6   NC                                   VSS      Ground

         A7    5             28  A13        A7    9           8   WE#                                  NC       Not Connected

         A6    6             27  A8         A6  11            10  A13

                                            A5  13            12  A8

         A5    7             26  A9         A4  15            14  A9

         A4    8             25  A11        A3  17            16  A11

         A3    9             24  OE#        A2  19            18  OE#

         A2    10            23  A10        A1  21            20  A10                                  BLOCK DIAGRAM

         A1    11            22  CS#        A0  23            22  CS#

         A0    12            21  I/O7  I/O0     25            24  I/O7

         I/O0  13            20  I/O6  I/O1     27            26  I/O6                                          Memory Array

         I/O1  14            19  I/O5  I/O2     29            28  I/O5

         I/O2  15            18  I/O4  VSS      31            30  I/O4

         VSS   16            17  I/O3                         32  I/O3

                                                                        A0-16                          Address  Address         I/O                    I/O0-7

                                                                                                       Buffer   Decoder         Circuits

                                                                        WE#

                                                                        CS#

                                                                        OE#

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

February 2000                                                     1                                    White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com

Rev. 10
                     White Electronic Designs                                                                                                          EDI88128CS

            ABSOLUTE MAXIMUM RATINGS                                                                                        TRUTH TABLE

Parameter                                                                           Unit          OE#       CS#     WE#          Mode                  Output              Power

Voltage on any pin relative to VSS                              -0.5 to 7.0         V             X         H        X      Standby                    High Z            Icc2, Icc3

Operating Temperature TA (Ambient)                                                                H         L        H      Output Deselect            High Z              Icc1

Commercial                                                      0 to +70            °C            L         L        H           Read                  Data Out            Icc1

Industrial                                                      -40 to +85          °C            X         L        L           Write                 Data In             Icc1

Military                                                        -55 to +125         °C

Storage Temperature, Plastic                                    -65 to +150         °C

Power Dissipation                                               1.5                 W                       Recommended Operating Conditions

Output Current                                                  20                  mA            Parameter                 Symbol      Min            Typ       Max       Unit

Junction Temperature, TJ                                        175                 °C            Supply Voltage            VCC         4.5            5.0       5.5                  V

NOTE:                                                                                             Supply Voltage            VSS             0          0         0                    V

Stress greater than those listed under "Absolute Maximum Ratings" may cause                       Input High Voltage        VIH         2.2            —         VCC +0.5             V

permanent damage to the device. This is a stress rating only and functional operation

of the device at these or any other conditions greater than those indicated in the                Input Low Voltage         VIL         -0.3           —         +0.8                 V

operational sections of this specification is not implied. Exposure to absolute maximum

rating conditions for extended periods may affect reliability.

                                                                                                                            CAPACITANCE

                                                                                                                                    TA = +25°C

                                                                                                  Parameter         Symbol              Condition                     Max             Unit

                                                                                                                                                                 LLC       CSOJ,

                                                                                                                                                                           ZIP, DIP,

                                                                                                                                                                           Flatpack

                                                                                                  Address Lines         CI  VIN = VCC or VSS, f = 1.0MHz         12                      pF

                                                                                                  Data Lines            CO  VOUT = VCC or VSS, f = 1.0MHz        14                      pF

                                                                                                  These parameters are sampled, not 100% tested.

                                                                             DC CHARACTERISTICS

                                                                             VCC = 5.0V, -55°C ≤ TA ≤ +125°C

Parameter                                                       Symbol       Conditions                                                           Min       Typ  Max       Units

Input Leakage Current                                           ILI          VIN = 0V to VCC                                                      —         —       ±5                µA

Output Leakage Current                                          ILO          VI/O = 0V to VCC                                                     —         —    ±10                  µA

                                                                                                                            (15-17ns)             —              300                  mA

Operating Power Supply Current                                  Icc1         WE#, CS# = VIL, II/O = 0mA, CS2 = VIH                  (20ns)        —              225                  mA

                                                                                                                            (25-55ns)             —              200                  mA

Standby (TTL) Power Supply Current                              Icc2         CS# ≥ VIH, VIN ≤ VIH or ≥ VIL                  (17-55ns)             —                 25                mA

                                                                                                                                    (15ns)        —                 60                mA

                                                                             CS# ≥ VCC -0.2V                                CS (17-55ns)          —         3       10                mA

Full Standby Power Supply Current                               Icc3         VIN ≥ VCC -0.2V or VIN ≤ 0.2V                  CS (15ns)             —         —       15                mA

                                                                                                                                    LPS           —         —         5               mA

Output Low Voltage                                              VOL          IOL = 8.0mA                                                          —         —       0.4               V

Output High Voltage                                             VOH          IOH = -4.0mA                                                         2.4       —       —                 V

NOTE: DC test conditions  : VIL = 0.3V, VIH =  VCC  -0.3V

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

February 2000                                                                                  2            White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com

Rev. 10
                     White Electronic Designs                                                                                                           EDI88128CS

                                           AC CHARACTERISTICS – READ CYCLE                                           (15 to 20ns)

                                                                          VCC = 5.0V, Vss = 0V, -55°C ≤ TA ≤ +125°C

Parameter                                                               Symbol               15ns*                           17ns                         20ns                 Units

                                                            JEDEC               Alt.  Min               Max          Min           Max               Min           Max

Read Cycle Time                                                  tAVAV          tRC   15                             17                              20                        ns

Address Access Time                                              tAVQV          tAA                     15                         17                              20          ns

Chip Enable Access Time                                          tELQV          tACS                    15                         17                              20          ns

Chip Enable to Output in Low Z (1)                               tELQX          tCLZ      3                             3                            3                         ns

Chip Disable to Output in High Z (1)                             tEHQZ          tCHZ                    8                              8                           10          ns

Output Hold from Address Change                                  tAVQX          tOH       0                             0                            0                         ns

Output Enable to Output Valid                                    tGLQV          tOE                     6                              6                             8         ns

Output Enable to Output in Low Z (1)                             tGLQX          tOLZ      0                             0                            0                         ns

Output Disable to Output in High Z(1)                            tGHQZ          tOHZ                    6                              6                             8         ns

Chip Enable to Power Up (1)                                      tELICCH        tPU       0                             0                            0                         ns

Chip Enable to Power Down (1)                                    tEHICCL        tPD                     15                         17                              20          ns

1. This parameter is guaranteed by design  but not tested.

                                           AC CHARACTERISTICS – READ CYCLE (25                                               to    55ns)

                                                                          VCC = 5.0V, Vss = 0V, -55°C ≤ TA ≤ +125°C

                                                                        Symbol               25ns                 35ns                    45ns                 55ns

Parameter                                                   JEDEC               Alt.  Min          Max       Min        Max        Min          Max       Min        Max       Units

Read Cycle Time                                                  tAVAV          tRC   25                     35                    45                     55                   ns

Address Access Time                                              tAVQV          tAA                25                   35                      45                   55        ns

Chip Enable Access Time                                          tELQV          tACS               25                   35                      45                   55        ns

Chip Enable to Output in Low Z (1)                               tELQX          tCLZ  3                      3                     3                      3                    ns

Chip Disable to Output in High Z (1)                             tEHQZ          tCHZ               12                   20                      20                   20        ns

Output Hold from Address Change                                  tAVQX          tOH   0                      0                     0                      0                    ns

Output Enable to Output Valid                                    tGLQV          tOE                10                   15                      20                   25        ns

Output Enable to Output in Low Z (1)                             tGLQX          tOLZ  0                      0                     0                      0                    ns

Output Disable to Output in High Z(1)                            tGHQZ          tOHZ               10                   15                      20                   20        ns

Chip Enable to Power Up (1)                                      tELICCH        tPU   0                      0                     0                      0                    ns

Chip Enable to Power Down (1)                                    tEHICCL        tPD                25                   35                      45                   55        ns

1. This parameter is guaranteed by design but not tested.

                     AC TEST CONDITIONS

Figure 1                                   Figure 2

                             Vcc                                          Vcc

                                                                                                            Input Pulse Levels                                  VSS to 3.0V

                                  480Ω                                          480Ω                        Input Rise and Fall Times                                     5ns

                                                                                                            Input and Output Timing Levels                               1.5V

         Q                                 Q                                                                Output Load                                              Figure 1

            255Ω                  30pF                     255Ω                 5pF                     NOTE: For tEHQZ, tGHQZ and tWLQZ, CL =       5pF Figure 2

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

February 2000                                                                             3                  White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com

Rev. 10
                    White Electronic Designs                                                                                                       EDI88128CS

                                     AC CHARACTERISTICS – WRITE CYCLE (15 to                                                    20ns)

                                                                  VCC = 5.0V, Vss = 0V, -55°C ≤ TA ≤ +125°C

                                                                  Symbol              15ns*                               17ns                       20ns

Parameter                                                  JEDEC          Alt.  Min             Max            Min              Max             Min        Max       Units

Write Cycle Time                                           tAVAV          tWC   15                             17                               20                   ns

Chip Enable to End of Write                                tELWH          tCW   12                             13                               15                   ns

                                                           tELEH          tCW   12                             13                               15                   ns

Address Setup Time                                         tAVWL          tAS      0                                 0                          0                    ns

                                                           tAVEL          tAS      0                                 0                          0                    ns

Address Valid to End of Write                              tAVWH          tAW   12                             13                               15                   ns

                                                           tAVEH          tAW   12                             13                               15                   ns

Write Pulse Width                                          tWLWH          tWP   12                             13                               15                   ns

                                                           tWLEH          tWP   12                             13                               15                   ns

Write Recovery Time                                        tWHAX          tWR      0                                 0                          0                    ns

                                                           tEHAX          tWR      0                                 0                          0                    ns

Data Hold Time                                             tWHDX          tDH      0                                 0                          0                    ns

                                                           tEHDX          tDH      0                                 0                          0                    ns

Write to Output in High Z (1)                              tWLQZ          tWHZ     0                   7             0             8            0               8    ns

Data to Write Time                                         tDVWH          tDW      7                                 8                          10                   ns

                                                           tDVEH          tDW      7                                 8                          10                   ns

Output Active from End of Write (1)                        tWHQX          tWLZ     3                                 3                          3                    ns

1. This parameter is guaranteed by design but not tested.

                                     AC CHARACTERISTICS – WRITE CYCLE (25                                                 to 55ns)

                                                                  VCC = 5.0V, Vss = 0V, -55°C ≤ TA ≤ +125°C

                                                                  Symbol             25ns                      35ns                  45ns                 55ns

Parameter                                                  JEDEC          Alt.  Min        Max            Min        Max        Min        Max       Min        Max  Units

Write Cycle Time                                           tAVAV          tWC   25                        35                    45                   55              ns

Chip Enable to End of Write                                tE1LWH         tCW   20                        25                    35                   45              ns

                                                           tELEH          tCW   20                        25                    35                   45              ns

Address Setup Time                                         tAVWL          tAS   0                         0                     0                    0               ns

                                                           tAVEL          tAS   0                         0                     0                    0               ns

Address Valid to End of Write                              tAVWH          tAW   20                        25                    35                   45              ns

                                                           tAVEH          tAW   20                        25                    35                   45              ns

Write Pulse Width                                          tWLWH          tWP   20                        30                    30                   35              ns

                                                           tWLEH          tWP   20                        30                    30                   35              ns

Write Recovery Time                                        tWHAX          tWR   0                         0                     5                    5               ns

                                                           tEHAX          tWR   0                         0                     5                    5               ns

Data Hold Time                                             tWHDX          tDH   0                         0                     0                    0               ns

                                                           tEHDX          tDH   0                         0                     0                    0               ns

Write to Output in High Z (1)                              tWLQZ          tWHZ  0          10             0          13         0          15        0          20   ns

Data to Write Time                                         tDVWH          tDW   15                        20                    20                   25              ns

                                                           tDVEH          tDW   15                        20                    20                   25              ns

Output Active from End of Write (1)                        tWHQX          tWLZ  3                         3                     3                    3               ns

1. This parameter is guaranteed by design but not tested.

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

February 2000                                                                      4                      White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com

Rev. 10
                  White Electronic Designs                                                                                                             EDI88128CS

                                            FIGURE 2 –              TIMING         WAVEFORM                 -  READ        CYCLE

                                                                                                                                       tAVAV

                                                                                            ADDRESS

                                  tAVAV                                                                                       tAVQV

                                                                                                    CS#

ADDRESS                           ADDRESS 1            ADDRESS 2

                                                                                                                              tELQV                           tEHQZ

                                                                                                                              tELQX                           tEHICCL

                                  tAVQV                tAVQX                                                                  tELICCH

                                                                                                    Icc

DATA I/O                                          DATA 1                   DATA 2

                                                                                                    OE#

                           READ   CYCLE 1   (WE#  HIGH; OE#, CS#    LOW)                                                      tGLQV

                                                                                                                              tGLQX                           tGHQZ

                                                                                            DATA I/O

                                                                                                                              READ CYCLE 2  (WE#       HIGH)

                                            FIGURE         3     –  WRITE CYCLE - WE# CONTROLLED

                                                                                            tAVAV

                                             ADDRESS

                                                                                   tAVWH                            tWHAX

                                                                                            tELWH

                                                      CS#

                                                                    tAVWL                      tWLWH

                                                  WE#

                                                                                                         tDVWH      tWHDX

                                                  DATA IN                                                      DATA VALID

                                                                                        tWLQZ                       tWHQX

                                             DATA OUT                                                       HIGH Z

                                                                          WRITE  CYCLE  1,  WE# CONTROLLED

                                            FIGURE 4             – WRITE CYCLE - CS# CONTROLLED

                                                                                            tAVAV

                                            ADDRESS

                                                                                   tAVEH                            tEHAX

                                                                                            tELEH

                                                  CS#

                                                                    tAVEL                   tWLEH

                                                  WE#

                                                                                                    tDVEH           tEHDX

                                            DATA IN                                                   DATA VALID

                                            DATA OUT                                        HIGH Z

                                                                    WRITE CYCLE 2,          CS# CONTROLLED

White Electronic  Designs  Corp.  reserves  the right to change  products or specifications without notice.

February 2000                                                                           5                   White Electronic  Designs  Corporation  •  (602)  437-1520 • www.wedc.com

Rev. 10
                   White Electronic Designs                                                                                   EDI88128CS

                             DATA RETENTION CHARACTERISTICS                                            (EDI88128LPA only)

                                                           -55°C ≤ TA ≤ +125°C

Characteristic                                      Sym    Conditions                                            Min       Typ  Max  Units

Low Power Version only

Data Retention Voltage                              VCC    VCC = 2.0V                                            2         –    –    V

Data Retention Quiescent Current                    ICCDR  CS# ≥ VCC -0.2V                                       –         0.5  2    mA

Chip Disable to Data Retention Time (1)             TCDR   VIN ≥ VCC -0.2V                                       0         –    –    ns

Operation Recovery Time (1)                         TR     or VIN ≤ 0.2V                                         TAVAV*    –    –    ns

NOTE:

1. Parameter guaranteed by design, but not tested.

* Read Cycle Time

                                  FIGURE 5 – DATA RETENTION - CS# CONTROLLED

                                                           Data Retention Mode

                                  Vcc                      4.5V           VCC                          4.5V

                                                    tCDR                                                     tR

                                  CS#                            CS# = VCC -0.2V

                                                    DATA RETENTION,       CS# CONTROLLED

White Electronic Designs Corp. reserves the right to change products or specifications without notice.

February 2000                                                          6                               White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com

Rev. 10
                  White Electronic Designs                                                                                                             EDI88128CS

                           PACKAGE 9:                     32 PIN SIDEBRAZED CERAMIC DIP (600mils wide)

                                                                         1.616

                                                                         1.584

                                                 Pin 1 Indicator                                0.060                         0.620

                                                                                                0.040                         0.600

                                            0.200

                                            0.125                                                           0.155

                                                                  0.020                         0.100       0.115             0.600

                                                 0.061            0.016                         TYP                           NOM

                                                 0.017              15 x 0.100 = 1.500

                                                                         ALL DIMENSIONS ARE IN INCHES

                                                        PACKAGE 100:              32 LEAD CERAMIC                  ZIP

                                                                           1.65 MAX                                0.125

                                                                                                                   MAX

                                  0.500                                                                     0.040

                                  MAX                                                                       0.020

                                  0.155

                                  0.125

                                                          0.050                                 0.040                                  0.100

                                                                                                MIN                                    NOM

                                                                         31 x 0.050 = 1.550

                                                                         ALL DIMENSIONS ARE IN INCHES

                           PACKAGE 102:                   32 PIN SIDEBRAZED CERAMIC DIP (400mils                                              wide)

                                                                           1.616

                                                                           1.584

                                                   Pin 1 Indicator                              0.060                         0.420

                                                                                                0.040                         0.400

                                                 0.175

                                                 0.125                                                      0.155

                                                                    0.020                       0.100       0.115             0.400

                                                   0.061            0.016                              TYP                    NOM

                                                   0.017                 15 x 0.100 = 1.500

                                                                         ALL DIMENSIONS ARE IN INCHES

White Electronic  Designs  Corp.  reserves  the  right to change products or specifications without notice.

February 2000                                                                                7              White Electronic  Designs  Corporation  •  (602)  437-1520  •  www.wedc.com

Rev. 10
                  White                   Electronic Designs                                                                                            EDI88128CS

                                                 PACKAGE 140:                      32 LEAD CERAMIC SOJ

                                                                 0.010

                                                                 0.006

                                                                                                                                      0.019

                                                                                                                                      0.015

                                          0.840

                                          0.820

                                                                                                                               0.050

                                                         0.444                                              0.379              TYP

                                                         0.430                 0.155

                                                                               0.106

                                                                        ALL DIMENSIONS ARE IN INCHES

                                                 PACKAGE 141:                      32 PAD CERAMIC                  LCC

                                                                        0.096

                                                                        0.080

                                                                                                                                    0.028

                                                                                                                                    0.022

                                          0.840

                                          0.820

                                                                                                                               0.050

                                                         0.405                                                                 TYP

                                                         0.395

                                                                        ALL DIMENSIONS ARE IN INCHES

                                               PACKAGE                  142:   32  PIN   CERAMIC            FLATPACK

                                                                        0.830

                                                                        0.810

                                                                                                    0.007          0.370

                                                                                                    0.003          0.250

                                                                                                                          1.00 REF

                                                                                             0.420                 0.290

                                                                                             0.400                 0.270

                                               Pin 1                                                               0.040

                                                                                                                   0.030

                                               0.045             0.019                                             0.116

                                               0.020             0.015                                             0.100

                                                                                      0.050

                                                                                      TYP

                                                                        ALL DIMENSIONS ARE IN INCHES

White Electronic  Designs Corp. reserves  the  right to  change  products or specifications without notice.

February 2000                                                                         8                     White  Electronic  Designs  Corporation  •  (602) 437-1520 • www.wedc.com

Rev. 10
                  White Electronic Designs                                                                                         EDI88128CS

                                             ORDERING                INFORMATION

                                                                                                        EDI  8  8 128  CS X  X  X

                  WHITE ELECTRONIC DESIGNS

                  SRAM

                  ORGANIZATION, 128Kx8

                  TECHNOLOGY:

                  CS = CMOS Standard Power

                  LPS = Low Power

                  ACCESS TIME (ns)

                  PACKAGE TYPE:

                  C = 32 lead Sidebrazed DIP, 600 mil (Package 9)

                  F = 32 lead Ceramic Flatpack (Package 142)

                  L = 32 pad Ceramic LCC (Package 141)

                  N = 32 lead Ceramic SOJ (Package 140)

                  T = 32 lead Sidebrazed DIP, 400 mil (Package 102)

                  Z = 32 lead Ceramic ZIP (Package 100)

                  DEVICE GRADE:

                  B = MIL-STD-883 Compliant

                  M = Military Screened      -55°C to +125°C

                  I = Industrial             -40°C to +85°C

                  C = Commercial             0°C to +70°C

White Electronic  Designs Corp. reserves the right to change products or specifications without notice.

February 2000                                                        9                                  White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com

Rev. 10
This datasheet has been downloaded from:

datasheet.eeworld.com.cn

Free Download

Daily Updated Database

100% Free Datasheet Search Site

100% Free IC Replacement Search Site

Convenient Electronic Dictionary

Fast Search System

www.EEworld.com.cn

All Datasheets Cannot Be Modified Without Permission

               Copyright © Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved