电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

EBJ10EE8BAWA-DJ-E

器件型号:EBJ10EE8BAWA-DJ-E
文件大小:1834.28KB,共18页
厂商名称:Elpida Memory
厂商官网:http://www.elpida.com/en
下载文档

器件描述

1gb unbuffered ddr3 sdram dimm

EBJ10EE8BAWA-DJ-E器件文档内容

                                                 DATA SHEET

                  1GB Unbuffered DDR3 SDRAM DIMM

            EBJ10EE8BAWA (128M                             words × 72 bits, 1 Rank)

Specifications                                             Features

• Density:    1GB                                          • Double-data-rate architecture; two data transfers per

• Organization                                             clock cycle

  128M words × 72 bits, 1 rank                            • The high-speed data transfer is realized by the 8 bits

• Mounting 9 pieces of 1G bits DDR3 SDRAM sealed           prefetch pipelined architecture

in FBGA                                                    • Bi-directional differential data strobe (DQS and /DQS)

• Package:        240-pin socket type dual in line memory  is transmitted/received with data for capturing data at

module (DIMM)                                              the receiver

  PCB height:     30.0mm                                  • DQS is edge-aligned with data for READs; center-

  Lead pitch:     1.0mm                                   aligned with data for WRITEs

  Lead-free (RoHS compliant)                              • Differential clock inputs (CK and /CK)

• Power supply:    VDD = 1.5V ± 0.075V                     • DLL aligns DQ and DQS transitions with CK

                                                           transitions

• Data rate:      1333Mbps/1066Mbps/800Mbps (max.)         • Commands entered on each positive CK edge; data

• Eight internal banks for concurrent operation            and data mask referenced to both edges of DQS

(components)                                               • Data mask (DM) for write data

• Interface:      SSTL_15                                  • Posted /CAS by programmable additive latency for

• Burst lengths (BL): 8 and 4 with Burst Chop (BC)         better command and data bus efficiency

• /CAS Latency (CL):         6, 7, 8, 9                    • On-Die-Termination (ODT) for better signal quality

• /CAS write latency (CWL):       5, 6, 7                    Synchronous ODT

• Precharge:      auto precharge option for each burst       Dynamic ODT

access                                                       Asynchronous ODT

• Refresh:      auto-refresh, self-refresh                 • Multi Purpose Register (MPR) for temperature read

• Refresh cycles                                           out

  Average refresh period                                  • ZQ calibration for DQ drive and ODT

   7.8µs at 0°C ≤ TC ≤ +85°C                               • Programmable Partial Array Self-Refresh (PASR)

   3.9µs at +85°C < TC ≤ +95°C                             • /RESET pin for Power-up sequence and reset

• Operating case temperature range                         function

  TC = 0°C to +95°C                                       • SRT range:

                                                             Normal/extended

                                                             Auto/manual self-refresh

                                                           • Programmable Output driver impedance control

                                                           • Class B temperature sensor functionality with

                                                           EEPROM

Document No. E1368E30 (Ver. 3.0)

Date Published    December 2008   (K) Japan

Printed in Japan

URL:  http://www.elpida.com

                                                                                            Elpida Memory, Inc. 2008
                                                                               EBJ10EE8BAWA

Ordering Information

                                 Component

                   Data rate     JEDEC speed bin                      Contact

Part number        Mbps (max.)   (CL-tRCD-tRP)          Package       pad      Mounted devices

EBJ10EE8BAWA-DJ-E  1333          DDR3-1333H (9-9-9)     240-pin DIMM  Gold     EDJ1108BABG-DG-E

                                                        (lead-free)            EDJ1108BABG-DJ-E

                                                                               EDJ1108BABG-DG-E

EBJ10EE8BAWA-AE-E  1066          DDR3-1066F (7-7-7)                            EDJ1108BABG-DJ-E

                                                                               EDJ1108BABG-AC-E

                                                                               EDJ1108BABG-AE-E

                                                                               EDJ1108BABG-DG-E

                                                                               EDJ1108BABG-DJ-E

                                                                               EDJ1108BABG-AC-E

EBJ10EE8BAWA-8C-E  800           DDR3-800E (6-6-6)                             EDJ1108BABG-AE-E

                                                                               EDJ1108BABG-AG-E

                                                                               EDJ1108BABG-8A-E

                                                                               EDJ1108BABG-8C-E

Data Sheet  E1368E30 (Ver. 3.0)

                                                     2
                                                                                       EBJ10EE8BAWA

Pin Configurations

                                                        Front side

                                           1 pin             48 pin 49 pin   120 pin

                                           121 pin         168 pin  169 pin  240 pin

                                                        Back side

Pin  No.    Pin name              Pin No.           Pin name        Pin No.  Pin name  Pin No.  Pin name

1           VREFDQ                61                A2              121      VSS       181      A1

2           VSS                   62                VDD             122      DQ4       182      VDD

3           DQ0                   63                NC              123      DQ5       183      VDD

4           DQ1                   64                NC              124      VSS       184      CK0

5           VSS                   65                VDD             125      DM0       185      /CK0

6           /DQS0                 66                VDD             126      NC        186      VDD

7           DQS0                  67                VREFCA          127      VSS       187      /EVENT

8           VSS                   68                NC              128      DQ6       188      A0

9           DQ2                   69                VDD             129      DQ7       189      VDD

10          DQ3                   70                A10(AP)         130      VSS       190      BA1

11          VSS                   71                BA0             131      DQ12      191      VDD

12          DQ8                   72                VDD             132      DQ13      192      /RAS

13          DQ9                   73                /WE             133      VSS       193      /CS0

14          VSS                   74                /CAS            134      DM1       194      VDD

15          /DQS1                 75                VDD             135      NC        195      ODT0

16          DQS1                  76                NC              136      VSS       196      A13

17          VSS                   77                NC              137      DQ14      197      VDD

18          DQ10                  78                VDD             138      DQ15      198      NC

19          DQ11                  79                NC              139      VSS       199      VSS

20          VSS                   80                VSS             140      DQ20      200      DQ36

21          DQ16                  81                DQ32            141      DQ21      201      DQ37

22          DQ17                  82                DQ33            142      VSS       202      VSS

23          VSS                   83                VSS             143      DM2       203      DM4

24          /DQS2                 84                /DQS4           144      NC        204      NC

25          DQS2                  85                DQS4            145      VSS       205      VSS

26          VSS                   86                VSS             146      DQ22      206      DQ38

27          DQ18                  87                DQ34            147      DQ23      207      DQ39

28          DQ19                  88                DQ35            148      VSS       208      VSS

29          VSS                   89                VSS             149      DQ28      209      DQ44

30          DQ24                  90                DQ40            150      DQ29      210      DQ45

31          DQ25                  91                DQ41            151      VSS       211      VSS

32          VSS                   92                VSS             152      DM3       212      DM5

33          /DQS3                 93                /DQS5           153      NC        213      NC

34          DQS3                  94                DQS5            154      VSS       214      VSS

35          VSS                   95                VSS             155      DQ30      215      DQ46

36          DQ26                  96                DQ42            156      DQ31      216      DQ47

Data Sheet  E1368E30 (Ver.  3.0)

                                                                    3
                                                                        EBJ10EE8BAWA

Pin  No.    Pin name              Pin No.  Pin name  Pin No.  Pin name  Pin No.  Pin name

37          DQ27                  97       DQ43      157      VSS       217      VSS

38          VSS                   98       VSS       158      CB4       218      DQ52

39          CB0                   99       DQ48      159      CB5       219      DQ53

40          CB1                   100      DQ49      160      VSS       220      VSS

41          VSS                   101      VSS       161      DM8       221      DM6

42          /DQS8                 102      /DQS6     162      NC        222      NC

43          DQS8                  103      DQS6      163      VSS       223      VSS

44          VSS                   104      VSS       164      CB6       224      DQ54

45          CB2                   105      DQ50      165      CB7       225      DQ55

46          CB3                   106      DQ51      166      VSS       226      VSS

47          VSS                   107      VSS       167      NC        227      DQ60

48          NC                    108      DQ56      168      /RESET    228      DQ61

49          NC                    109      DQ57      169      NC        229      VSS

50          CKE0                  110      VSS       170      VDD       230      DM7

51          VDD                   111      /DQS7     171      NC        231      NC

52          BA2                   112      DQS7      172      NC        232      VSS

53          NC                    113      VSS       173      VDD       233      DQ62

54          VDD                   114      DQ58      174      A12       234      DQ63

55          A11                   115      DQ59      175      A9        235      VSS

56          A7                    116      VSS       176      VDD       236      VDDSPD

57          VDD                   117      SA0       177      A8        237      SA1

58          A5                    118      SCL       178      A6        238      SDA

59          A4                    119      SA2       179      VDD       239      VSS

60          VDD                   120      VTT       180      A3        240      VTT

Data Sheet  E1368E30 (Ver.  3.0)

                                                     4
                                                                   EBJ10EE8BAWA

Pin Description

Pin name                         Function

                                 Address input

A0 to A13                        Row address           A0 to A13

                                 Column address        A0 to A9

A10 (AP)                         Auto precharge

A12 (/BC)                        Burst chop

BA0, BA1, BA2                    Bank select address

DQ0 to DQ63                      Data input/output

CB0 to CB7                       Check bit (Data input/output)

/RAS                             Row address strobe command

/CAS                             Column address strobe command

/WE                              Write enable

/CS0                             Chip select

CKE0                             Clock enable

CK0                              Clock input

/CK0                             Differential clock input

DQS0 to DQS8,  /DQS0  to  /DQS8  Input and output data strobe

DM0 to DM8                       Input mask

SCL                              Clock input for serial PD

SDA                              Data input/output for serial PD

SA0, SA1, SA2                    Serial address input

VDD                              Power for internal circuit

VDDSPD                           Power for serial EEPROM

VREFCA                           Reference voltage for CA

VREFDQ                           Reference voltage for DQ

VSS                              Ground

VTT                              I/O termination supply for SDRAM

/RESET                           Set DRAM to known state

ODT0                             ODT control

/EVENT                           Temperature event pin

NC                               No connection

Data Sheet  E1368E30 (Ver. 3.0)

                                                 5
                                                                                                 EBJ10EE8BAWA

Serial PD Matrix

                                                                                                    Hex

Byte  No.   Function described                      Bit7  Bit6  Bit5  Bit4  Bit3  Bit2  Bit1  Bit0  value  Comments

0           Number of serial PD bytes written/SPD   1     0     0     1     0     0     1     0     92H    176/256/0-116

            device size/CRC coverage

1           SPD revision                            0     0     0     1     0     0     0     0     10H    Revision 1.0

2           Key byte/DRAM device type               0     0     0     0     1     0     1     1     0BH    DDR3 SDRAM

3           Key byte/module type                    0     0     0     0     0     0     1     0     02H    Unbuffered

4           SDRAM density and banks                 0     0     0     0     0     0     1     0     02H    1G bits, 8 banks

5           SDRAM addressing                        0     0     0     1     0     0     0     1     11H    14 rows, 10 columns

6           Module nominal voltage, VDD             0     0     0     0     0     0     0     0     00H    1.5V

7           Module organization                     0     0     0     0     0     0     0     1     01H    1 rank/×8 bits

8           Module memory bus width                 0     0     0     0     1     0     1     1     0BH    72 bits/ECC

9           Fine timebase (FTB) dividend/divisor    0     1     0     1     0     0     1     0     52H    5/2

10          Medium timebase (MTB) dividend          0     0     0     0     0     0     0     1     01H    1

11          Medium timebase (MTB) divisor           0     0     0     0     1     0     0     0     08H    8

            SDRAM minimum cycle time

12          (tCK (min.))                            0     0     0     0     1     1     0     0     0CH    1.5ns

            -DJ

            -AE                                     0     0     0     0     1     1     1     1     0FH    1.875ns

            -8C                                     0     0     0     1     0     1     0     0     14H    2.5ns

13          Reserved                                0     0     0     0     0     0     0     0     00H    —

14          SDRAM /CAS latencies supported, LSB     0     0     1     1     1     1     0     0     3CH    CL = 6, 7,  8,  9

            -DJ

            -AE                                     0     0     0     1     1     1     0     0     1CH    CL = 6, 7,  8

            -8C                                     0     0     0     0     0     1     0     0     04H    CL = 6

15          SDRAM /CAS latencies supported, MSB     0     0     0     0     0     0     0     0     00H    —

            SDRAM minimum /CAS latencies time

16          (tAA (min.))                            0     1     1     0     1     0     0     1     69H    13.125ns

            -DJ, -AE

            -8C                                     0     1     1     1     1     0     0     0     78H    15ns

17          SDRAM write recovery time (tWR)         0     1     1     1     1     0     0     0     78H    15ns

            SDRAM minimum /RAS to /CAS delay

18          (tRCD)                                  0     1     1     0     1     0     0     1     69H    13.125ns

            -DJ, -AE

            -8C                                     0     1     1     1     1     0     0     0     78H    15ns

            SDRAM minimum row active to row active

19          delay (tRRD)                            0     0     1     1     0     0     0     0     30H    6ns

            -DJ

            -AE                                     0     0     1     1     1     1     0     0     3CH    7.5ns

            -8C                                     0     1     0     1     0     0     0     0     50H    10ns

            SDRAM minimum row precharge time

20          (tRP)                                   0     1     1     0     1     0     0     1     69H    13.125ns

            -DJ, -AE

            -8C                                     0     1     1     1     1     0     0     0     78H    15ns

21          SDRAM upper nibbles for tRAS and tRC    0     0     0     1     0     0     0     1     11H

Data Sheet  E1368E30 (Ver. 3.0)

                                                                6
                                                                                                      EBJ10EE8BAWA

                                                                                                         Hex

Byte No.    Function described                           Bit7  Bit6  Bit5  Bit4  Bit3  Bit2  Bit1  Bit0  value  Comments

            SDRAM minimum active to precharge time

22          (tRAS), LSB                                  0     0     1     0     0     0     0     0     20H    36ns

            DJ

            -AE, -8C                                     0     0     1     0     1     1     0     0     2CH    37.5ns

            SDRAM minimum active to active /auto-

23          refresh time (tRC), LSB                      1     0     0     0     1     1     0     0     8CH    49.5ns

            -DJ

            -AE                                          1     0     0     1     0     1     0     1     95H    50.625ns

            -8C                                          1     0     1     0     0     1     0     0     A4H    52.5ns

24          SDRAM minimum refresh recovery time          0     1     1     1     0     0     0     0     70H    110ns

            delay (tRFC), LSB

25          SDRAM minimum refresh recovery time          0     0        0  0     0     0     1     1     03H    110ns

            delay (tRFC), MSB

26          SDRAM minimum internal write to read         0     0        1  1     1     1     0     0     3CH    7.5ns

            command delay (tWTR)

27          SDRAM minimum internal read to               0     0        1  1     1     1     0     0     3CH    7.5ns

            precharge command delay (tRTP)

28          Upper nibble for tFAW                        0     0     0     0     0     0     0     0     00H

            -DJ

            -AE, -8C                                     0     0     0     0     0     0     0     1     01H

            Minimum four activate window delay time

29          (tFAW)                                       1     1     1     1     0     0     0     0     F0H    30ns

            -DJ

            -AE                                          0     0     1     0     1     1     0     0     2CH    37.5ns

            -8C                                          0     1     0     0     0     0     0     0     40H    40ns

30          SDRAM output drivers supported               1     0     0     0     0     0     1     1     83H    DLL-off/RZQ/6, 7

31          SDRAM refresh options                        1     0     0     0     0     0     0     1     81H    PASR/2X refresh at

                                                                                                                +85C° to +95C°

32          Module thermal sensor                        1     0     0     0     0     0     0     0     80H    Incorporated

33          SDRAM device type                            0     0     0     0     0     0     0     0     00H    Standard

34 to  59   Reserved                                     0     0     0     0     0     0     0     0     00H    —

60          Module nominal height                        0     0     0     0     1     1     1     1     0FH    29 < height ≤ 30mm

61          Module maximum thickness                     0     0     0     0     0     0     0     1     01H

62          Reference raw card used                      0     0     0     0     0     0     1     1     03H    Raw Card D

63          Address mapping from edge connecter      to  0     0     0     0     0     0     0     0     00H    Standard

            DRAM

64 to       Module specific section                      0     0     0     0     0     0     0     0     00H    —

116

117         Module ID: manufacturer’s JEDEC ID           0     0     0     0     0     0     1     0     02H    Elpida Memory

            code, LSB

118         Module ID: manufacturer’s JEDEC ID           1     1     1     1     1     1     1     0     FEH    Elpida Memory

            code, MSB

119         Module ID: manufacturing location            ×     ×     ×     ×     ×     ×     ×     ×     ××

120         Module ID: manufacturing date                ×     ×     ×     ×     ×     ×     ×     ×     ××     Year code (BCD)

121         Module ID: manufacturing date                ×     ×     ×     ×     ×     ×     ×     ×     ××     Week code (BCD)

122 to      Module ID: module serial number              ×     ×     ×     ×     ×     ×     ×     ×     ××

125

126         Cyclical redundancy code (CRC)               0     0     1     1     0     0     1     1     33H

            -DJ

            -AE                                          0     0     0     0     0     1     1     0     06H

            -8C                                          1     0     0     1     1     1     1     0     9EH

Data Sheet  E1368E30 (Ver. 3.0)

                                                                     7
                                                                                                EBJ10EE8BAWA

                                                                                                   Hex

Byte  No.   Function described                     Bit7  Bit6  Bit5  Bit4  Bit3  Bit2  Bit1  Bit0  value  Comments

127         Cyclical redundancy code (CRC)         1     1     1     0     1     1     1     0     EEH

            -DJ

            -AE                                    1     1     1     1     1     1     1     1     FFH

            -8C                                    1     0     1     0     0     1     1     0     A6H

128         Module part number                     0     1     0     0     0     1     0     1     45H    E

129         Module part number                     0     1     0     0     0     0     1     0     42H    B

130         Module part number                     0     1     0     0     1     0     1     0     4AH    J

131         Module part number                     0     0     1     1     0     0     0     1     31H    1

132         Module part number                     0     0     1     1     0     0     0     0     30H    0

133         Module part number                     0     1     0     0     0     1     0     1     45H    E

134         Module part number                     0     1     0     0     0     1     0     1     45H    E

135         Module part number                     0     0     1     1     1     0     0     0     38H    8

136         Module part number                     0     1     0     0     0     0     1     0     42H    B

137         Module part number                     0     1     0     0     0     0     0     1     41H    A

138         Module part number                     0     1     0     1     0     1     1     1     57H    W

139         Module part number                     0     1     0     0     0     0     0     1     41H    A

140         Module part number                     0     0     1     0     1     1     0     1     2DH    —

141         Module part number                     0     1     0     0     0     1     0     0     44H    D

            -DJ

            -AE                                    0     1     0     0     0     0     0     1     41H    A

            -8C                                    0     0     1     1     1     0     0     0     38H    8

142         Module part number                     0     1     0     0     1     0     1     0     4AH    J

            -DJ

            -AE                                    0     1     0     0     0     1     0     1     45H    E

            -8C                                    0     1     0     0     0     0     1     1     43H    C

143         Module part number                     0     0     1     0     1     1     0     1     2DH    —

144         Module part number                     0     1     0     0     0     1     0     1     45H    E

145         Module part number                     0     0     1     0     0     0     0     0     20H    (Space)

146         Module revision code                   0     0     1     1     0     0     0     0     30H    Initial

147         Module revision code                   0     0     1     0     0     0     0     0     20H    (Space)

148         SDRAM manufacturer’s JEDEC ID   code,  0     0     0     0     0     0     1     0     02H    Elpida Memory

            LSB

149         SDRAM manufacturer’s JEDEC ID   code,  1     1     1     1     1     1     1     0     FEH    Elpida Memory

            MSB

150   to    Manufacturer's specific data           0     0     0     0     0     0     0     0     00H

175

176   to    Open for customer use

255

Data Sheet  E1368E30 (Ver. 3.0)

                                                               8
                                                                                                                                                                                  EBJ10EE8BAWA

Block  Diagram

                                                                                                                                                                                  VDD

                                                                                                                                               VTT

                                                                                                                                     Rs2  Rs2  Rs2       Rs2      Rs2        Rs3  Rs3

                                                                                                                 Rs1

                                                                                                        DQS7               DQS

                /CK0                                                                                             Rs1                                     D7

                CK0              3                                                                      /DQS7              /DQS

                Command          17                                                                              Rs1                                     Address    Command

                Address, BA                                                                             DM7                DM                                                         ZQ

                /CS0                                                                                    DQ56     8  Rs1    DQ0            /CS  ODT  CKE         BA                CK   /CK  Rs4
                                                                                                                           to DQ7
                                                                                                        to DQ63
                ODT0

                CKE0

                DQS0             Rs1                                                                    DQS6     Rs1

                                        DQS                    D0                                                          DQS

                                 Rs1                                                                             Rs1                                     D6

                /DQS0                   /DQS                                                            /DQS6              /DQS

                                 Rs1                           Address    Command                                Rs1       DM                            Address    Command

                DM0                     DM                                             ZQ               DM6                                                                           ZQ

                DQ0              8 Rs1  DQ0     /CS  ODT  CKE         BA           CK  /CK  Rs4         DQ48     8  Rs1    DQ0            /CS  ODT  CKE         BA                CK   /CK  Rs4
                                                                                                                           to DQ7
                to DQ7                  to DQ7                                                          to DQ55

                DQS1             Rs1                                                                    DQS5     Rs1

                                        DQS                                                                                DQS

                                 Rs1                           D1                                                Rs1                                     D5

                /DQS1                   /DQS                                                            /DQS5              /DQS

                                 Rs1                           Address    Command                       DM5      Rs1                                     Address    Command

                DM1                     DM                                             ZQ                                  DM                                                         ZQ

                DQ8              8 Rs1  DQ0     /CS  ODT  CKE         BA           CK  /CK  Rs4                  8  Rs1    DQ0            /CS  ODT  CKE         BA                CK   /CK  Rs4

                to DQ15                 to DQ7                                                          DQ40               to DQ7

                                                                                                        to DQ47

                                 Rs1                                                                             Rs1

                DQS2                    DQS                                                             DQS4               DQS

                                 Rs1                           D2                                                Rs1                                     D4

                /DQS2                   /DQS                                                            /DQS4              /DQS

                                 Rs1                                      Command                                Rs1                                                Command

                DM2                     DM                     Address                 ZQ   Rs4         DM4                DM                            Address                      ZQ    Rs4

                DQ16             8 Rs1  DQ0     /CS  ODT  CKE         BA           CK  /CK                       8  Rs1    DQ0            /CS  ODT  CKE         BA                CK   /CK

                to DQ23                 to DQ7                                                          DQ32               to DQ7
                                                                                                        to DQ39

                DQS3             Rs1                                                                             Rs1

                                        DQS                                                             DQS8               DQS

                                 Rs1                           D3                                                Rs1                                     D8

                /DQS3                   /DQS                                                            /DQS8              /DQS

                                 Rs1                           Address    Command                                Rs1                                     Address    Command

                DM3                     DM                                             ZQ               DM8                DM                                                         ZQ

                DQ24             8 Rs1  DQ0     /CS  ODT  CKE         BA           CK  /CK  Rs4                  8  Rs1    DQ0            /CS  ODT  CKE         BA                CK   /CK  Rs4

                to DQ31                 to DQ7                                                          CB0                to DQ7

                                                                                                        to CB7

                /RESET                                         /RESET:SDRAMs (D0 to D8)                                                                  Serial PD

                      VTT

                VDDSPD                                         SPD                                                         SCL                 SCL                           SDA                 SDA

                VREFCA                                         SDRAMs (D0 to D8)                                           SA0                 A0                 U1

                VREFDQ                                         SDRAMs (D0 to D8)                                           SA1                 A1

                     VDD                                       SDRAMs (D0 to D8)                                           SA2                 A2             /EVENT

                     VSS                                       SDRAMs (D0 to D8), SPD                                                                         /EVENT

                         Notes :                                                                                        *  D0 to D8: 1G bits DDR3 SDRAM

                         1. DQ wiring may be changed within a byte.                                                        Address, BA:        A0 to A13, BA0 to                            BA2

                         2. DQ, DQS, /DQS, ODT, DM, CKE, /CS relationships                                                 Command: /RAS, /CAS, /WE

                                 must be maintained as shown.                                                              U1: 256 bytes            EEPROM

                                                                                                                           Rs1: 15Ω

                                                                                                                           Rs2: 39Ω

                                                                                                                           Rs3: 36Ω

                                                                                                                           Rs4: 240Ω

                                                     D0                 D1             D2        D3     D8          D4     D5         D6                 D7                  VTT

                                                                                                                    Address and Control lines

Data Sheet  E1368E30 (Ver. 3.0)

                                                                                                     9
                                                                                                 EBJ10EE8BAWA

Electrical Specifications

• All voltages are referenced to VSS (GND).

Absolute Maximum Ratings

Parameter                                        Symbol              Value                       Unit        Notes

Power supply voltage                             VDD                 −0.4 to +1.975              V           1, 3, 4

Input voltage                                    VIN                 −0.4 to +1.975              V           1, 4

Output voltage                                   VOUT                −0.4 to +1.975              V           1, 4

Reference voltage                                VREFCA              −0.4 to 0.6 × VDD           V           3, 4

Reference voltage for DQ                         VREFDQ              −0.4 to 0.6 × VDDQ          V           3, 4

Storage temperature                              Tstg                −55 to +100                 °C          1, 2, 4

Power dissipation                                PD                  9                           W

Short circuit output current                     IOUT                50                          mA          1, 4

Notes: 1.   Stresses greater than those listed under Absolute Maximum Ratings may cause permanent damage to

            the device.       This is a stress rating only and functional operation of the device at these or any other

            conditions above those indicated in the operational sections of this specification is not implied.        Exposure

            to absolute maximum rating conditions for extended periods may affect reliability.

2.          Storage temperature is the case surface temperature on the center/top side of the DRAM.

3.          VDD and VDDQ must be within 300mV of each other at all times; and VREF must be not greater than

            0.6 × VDDQ, When VDD and VDDQ are less than 500mV; VREF may be equal to or less than 300mV.

4.          DDR3 SDRAM component specification.

Caution        Exposing the device to stress above those listed in Absolute Maximum Ratings could cause

               permanent damage.  The device is not meant to be operated under conditions outside the limits

               described in the operational section of this specification Exposure to Absolute Maximum Rating

               conditions for extended periods may affect device reliability.

Operating Temperature Condition

Parameter                                    Symbol             Rating                                 Unit           Notes

Operating case temperature                   TC                 0 to +95                               °C             1, 2, 3

Notes: 1.   Operating temperature is the case surface temperature on the center/top side of the DRAM.

2.          The    Normal     Temperature  Range     specifies  the  temperatures    where  all  DRAM  specifications  will    be

            supported. During operation, the DRAM case temperature must be maintained between 0°C to +85°C

            under all operating conditions.

3.          Some applications require operation of the DRAM in the Extended Temperature Range between +85°C

            and +95°C case temperature.      Full specifications are guaranteed in this range, but the following additional

            conditions apply:

            a)       Refresh commands must be doubled in frequency, therefore reducing the refresh interval tREFI to

                     3.9µs. (This double refresh requirement may not apply for some devices.)

            b)       If Self-refresh operation is required in the Extended Temperature Range, then it is mandatory to

                     either use the Manual Self-Refresh mode with Extended Temperature Range capability (MR2 bit

                     [A6, A7] = [0, 1]) or enable the optional Auto Self-Refresh mode (MR2 bit [A6, A7] = [1, 0]).

Data Sheet  E1368E30 (Ver. 3.0)

                                                                10
                                                                                         EBJ10EE8BAWA

Recommended DC Operating Conditions (TC = 0°C to +85°C)

Parameter                        Symbol       min.             typ.         max.          Unit            Notes

Supply voltage                   VDD, VDDQ    1.425            1.5          1.575         V               1, 2, 3

                                 VSS          0                0            0             V               1

                                 VDDSPD       3.0              3.3          3.6           V

Input reference voltage          VREFCA (DC)  0.49 × VDDQ      0.50 × VDDQ  0.51 × VDDQ   V               1, 4, 5

Input reference voltage for DQ   VREFDQ (DC)  0.49 × VDDQ      0.50 × VDDQ  0.51 × VDDQ   V               1, 4, 5

Termination voltage              VTT          VDDQ/2 – TBD     TBD          VDDQ/2 + TBD  V

Notes: 1.   DDR3 SDRAM component specification.

2.          Under all conditions VDDQ must be less than or equal to VDD.

3.          VDDQ tracks with VDD.     AC parameters are measured with VDD and VDDQ tied   together.

4.          The AC peak noise on VREF may not allow VREF to deviate from VREF(DC) by      more than  ±1%  VDD (for

            reference: approx    ±15 mV).

5.          For reference: approx. VDD/2 ± 15 mV.

Data Sheet  E1368E30 (Ver. 3.0)

                                                           11
                                                                                            EBJ10EE8BAWA

DC Characteristics         1  (TC  =  0°C to   +85°C, VDD  =  1.5V ± 0.075V, VSS = 0V)

Parameter                                      Symbol         Data  rate  (Mbps)  max.  Unit         Notes

Operating current                                             1333                1080

(ACT-PRE)                                      IDD0           1066                990   mA

                                                              800                 900

Operating current                                             1333                1260

(ACT-READ-PRE)                                 IDD1           1066                1125  mA

                                                              800                 1035

                                                              1333                360

                                               IDD2PF         1066                315   mA           Fast PD Exit

Precharge power-down standby          current                 800                 270

                                                              1333                126

                                               IDD2PS         1066                117   mA           Slow PD Exit

                                                              800                 108

                                                              1333                630

Precharge quiet standby current                IDD2Q          1066                540   mA

                                                              800                 450

                                                              1333                675

Precharge standby current                      IDD2N          1066                585   mA

                                                              800                 495

Active power-down current                                     1333                405

(Always fast exit)                             IDD3P          1066                360   mA

                                                              800                 315

                                                              1333                765

Active standby current                         IDD3N          1066                675   mA

                                                              800                 585

Operating current                                             1333                1980

(Burst read operating)                         IDD4R          1066                1620  mA

                                                              800                 1260

Operating current                                             1333                2160

(Burst write operating)                        IDD4W          1066                1800  mA

                                                              800                 1440

                                                              1333                3015

Burst refresh current                          IDD5B          1066                2835  mA

                                                              800                 2655

                                                              1333                3105

All bank interleave read current               IDD7R          1066                2565  mA

                                                              800                 2340

Self-Refresh Current (TC =            0°C to   +85°C, VDD  =  1.5V ± 0.075V)

Parameter                                      Symbol              max.           Unit        Notes

Self-refresh current                           IDD6                90             mA

normal temperature range

Self-refresh current                           IDD6ET              162            mA

extended temperature range

Auto self-refresh current                      IDD6TC              162            mA

Data Sheet  E1368E30 (Ver. 3.0)

                                                                    12
                                                                                 EBJ10EE8BAWA

AC Timing for IDD Test Conditions

For purposes of IDD testing, the following  parameters are    to  be  utilized.

                        DDR3-1333                  DDR3-1066          DDR3-800

Parameter               9-9-9                      7-7-7              6-6-6            Unit

CL (IDD)                9                          7                  6                tCK

tCK min.(IDD)           1.5                        1.875              2.5              ns

tRCD min. (IDD)         13.5                       13.13              15               ns

tRC min.    (IDD)       49.5                       50.63              52.5             ns

tRAS min.(IDD)          36                         37.5               37.5             ns

tRP min. (IDD)          13.5                       13.13              15               ns

tFAW (IDD)              30                         37.5               40               ns

tRRD (IDD)              6.0                        7.5                10               ns

tRFC (IDD)              110                        110                110              ns

DC Characteristics 2 (TC = 0°C to +85°C, VDD, VDDQ = 1.5V ± 0.075V)

(DDR3 SDRAM Component Specification)

Parameter                                   Symbol            Value              Unit      Notes

Input leakage current                       ILI             2                  µA        VDD ≥ VIN ≥ VSS

Output leakage current                      ILO             5                  µA        DDQ ≥ VOUT ≥ VSS

Data Sheet  E1368E30 (Ver. 3.0)

                                                              13
                                                                                              EBJ10EE8BAWA

Pin Functions

CK, /CK (input pin)

CK and /CK are differential clock inputs.  All address and control input signals are sampled on the crossing of the

positive edge of CK and negative edge of /CK.          Output (read) data is referenced to the crossings of CK and /CK

(both directions of crossing).

/CS (input pin)

All commands are masked when /CS is registered high.           /CS provides for external rank selection on systems with

multiple ranks.   /CS is considered part of the command code.

/RAS, /CAS, and /WE (input pins)

/RAS, /CAS and /WE (along with /CS) define the command being entered.

A0 to A13 (input pins)

Provided the row address for active commands and the column address for read/write commands to select                one

location out of the memory array in the respective bank. (A10(AP) and A12(/BC) have additional functions,            see

below) The address inputs also provide the op-code during mode register set commands.

[Address Pins Table]

Address (A0 to A13)

Row address (RA)                           Column address (CA)                             Notes

AX0 to AX13                                AY0 to AY9

A10(AP) (input pin)

A10  is  sampled     during  read/write  commands  to  determine  whether  auto-precharge  should  be  performed     to the

accessed bank after the read/write operation. (high: auto-precharge; low: no auto-precharge)

A10 is sampled during a precharge command to determine whether the precharge applies to one bank (A10                = low)

or all banks (A10 = high).       If only one bank is to be precharged, the bank is selected by bank addresses (BA).

A12 (/BC) (input pin)

A12 is sampled during read and write commands to determine if burst chop (on-the-fly) will be performed.

(A12 = high:    no burst chop, A12 = low:  burst chopped.)

BA0 to BA2 (input pins)

BA0, BA1 and BA2 define to which bank an active, read, write or precharge    command is being          applied.      BA0 and

BA1 also determine if a mode register is to be accessed during a MRS cycle.

[Bank Select Signal Table]

                                 BA0                        BA1                               BA2

Bank 0                           L                          L                                 L

Bank 1                           H                          L                                 L

Bank 2                           L                          H                                 L

Bank 3                           H                          H                                 L

Bank 4                           L                          L                                 H

Bank 5                           H                          L                                 H

Bank 6                           L                          H                                 H

Bank 7                           H                          H                                 H

Remark:     H:   VIH.  L: VIL.

Data Sheet  E1368E30 (Ver. 3.0)

                                                            14
                                                                                  EBJ10EE8BAWA

CKE (input pin)

CKE high activates, and CKE low deactivates, internal clock signals and device input buffers and output drivers.

Taking CKE low provides precharge power-down and self-refresh operation (all banks idle), or active power-down

(row active in any bank).        CKE is asynchronous for self-refresh exit.  After VREF has become stable during the

power-on and initialization sequence, it must be maintained for proper operation of the CKE receiver.    For proper

self-refresh entry and exit, VREF must be maintained to this input.          CKE must be maintained high throughout read

and write accesses.       Input buffers, excluding CK, /CK, ODT and CKE are disabled during power-down.                   Input

buffers, excluding CKE, are disabled during self-refresh.

DQ and CB (input and output pins)

Bi-directional data bus.

DQS and /DQS (input and output pin)

Output with read data, input with write data.  Edge-aligned with read data, centered in write data.

The data strobe DQS is paired with differential signals /DQS to provide differential pair signaling to the system during

READs and WRITEs.

ODT (input pins)

ODT (registered high) enables termination resistance internal to the DDR3 SDRAM.  When enabled, ODT is only

applied to each DQ, DQS, /DQS, DM.    The ODT pin will be ignored if the mode register (MR1) is programmed to

disable ODT.

DM (input pins)

DM is the reference signal of the data input mask function.      DMs are sampled at the cross point of DQS and /DQS.

VDD (power supply pins)

1.5V is applied.  (VDD is for the internal circuit.)

VDDSPD (power supply pin)

3.3V is applied (For serial EEPROM).

VSS (power supply pin)

Ground is connected.

VTT (power supply pin)

I/O termination supply for SDRAM.

VREFDQ (power supply)

Reference voltage for DQ.

VREFCA (power supply)

Reference voltage for CA.

/RESET (input pin)

/RESET is negative active signal (active low) and is referred to GND.

/EVENT (output pin)

Temperature alert output.

Detailed Operation Part, Electrical Characteristics and Timing Waveforms

Refer to the EDJ1108BABG, EDJ1116BABG datasheet (E1248E).

Data Sheet  E1368E30 (Ver. 3.0)

                                                             15
                                                                                                       EBJ10EE8BAWA

Physical Outline

                                                                                                                                     Unit:  mm

Front side

                                                                                                                           3.18 max

                                                      (DATUM -A-)                                                          0.5 min

2.80 min

                                                      Component area                                                       4.00 min

                                                      (Front)

            1                                                                                                   120

                                                                B                            A

                                  47.00                                               71.00                                1.27 ± 0.10

                                                                   133.35

Back        side

            121                                                                                                 240  9.50

                                                                                                                           17.30            30.00

                                                      (Back)

                         C

          Detail A                                    Detail B                               Detail C

            2.50 ± 0.20           1.00                                         (DATUM -A-)             (R0.65)

                                         0.20 ± 0.15               2.50        R0.75

                                                                                                                     3.00

            0.80 ± 0.05                               3.80                     5.00                                  2.10 ± 0.15

                                                                               1.50 ± 0.10

                                                                                                                     ECA-TS2-0193-03

Data Sheet  E1368E30 (Ver.  3.0)

                                                                           16
                                                                                                     EBJ10EE8BAWA

CAUTION FOR HANDLING MEMORY MODULES

When handling or inserting memory modules, be sure not to touch any components on the modules, such as

the memory ICs, chip capacitors and chip resistors. It is necessary to avoid undue mechanical stress on

these components to prevent damaging them.

In particular, do not push module cover or drop the modules in order to protect from mechanical defects,

which would be electrical defects.

When re-packing memory modules, be sure the modules are not touching each other.

Modules in contact with other modules may cause excessive mechanical stress, which                            may  damage the

modules.

                                                                                                                         MDE0202

                                              NOTES FOR CMOS DEVICES

1  PRECAUTION AGAINST ESD FOR MOS DEVICES

   Exposing the MOS devices to a strong electric field can cause destruction of the gate

   oxide and ultimately degrade the MOS devices operation. Steps must be taken to stop

   generation of static electricity as much as possible, and quickly dissipate it, when once

   it       has  occurred.       Environmental       control   must    be  adequate.   When      it  is  dry,  humidifier

   should        be      used.   It   is  recommended     to   avoid    using    insulators   that   easily   build  static

   electricity.          MOS     devices      must   be   stored  and   transported    in    an  anti-static   container,

   static shielding bag or conductive material. All test and measurement tools including

   work          bench   and     floor    should    be   grounded.    The  operator    should        be  grounded    using

   wrist         strap.  MOS     devices      must   not  be   touched     with  bare  hands.    Similar      precautions

   need to be taken for PW boards with semiconductor MOS devices on it.

2  HANDLING OF UNUSED INPUT PINS FOR CMOS DEVICES

   No       connection           for  CMOS    devices     input   pins  can    be  a   cause     of  malfunction.    If  no

   connection is provided to the input pins, it is possible that an internal input level may be

   generated             due     to   noise,  etc.,  hence     causing     malfunction.      CMOS        devices   behave

   differently than Bipolar or NMOS devices. Input levels of CMOS devices must be fixed

   high or low by using a pull-up or pull-down circuitry. Each unused pin should be connected

   to VDD or GND with a resistor, if it is considered to have a possibility of being an output

   pin. The unused pins must be handled in accordance with the related specifications.

3  STATUS BEFORE INITIALIZATION OF MOS DEVICES

   Power-on does not necessarily define initial status of MOS devices. Production process

   of MOS does not define the initial operation status of the device. Immediately after the

   power source is turned ON, the MOS devices with reset function have not yet been

   initialized.          Hence,       power-on      does  not    guarantee     output  pin   levels,     I/O   settings  or

   contents of registers. MOS devices are not initialized until the reset signal is received.

   Reset operation must be executed immediately after power-on for MOS devices having

   reset function.

                                                                                                                         CME0107

Data Sheet  E1368E30 (Ver. 3.0)

                                                                  17
                                                                                                                                EBJ10EE8BAWA

The information in this document is subject to change without notice. Before using this document, confirm that this is the latest version.

No part of this document may be copied or reproduced in any form or by any means without the prior

written consent of Elpida Memory, Inc.

Elpida      Memory,           Inc.    does      not  assume        any  liability    for  infringement          of  any     intellectual  property     rights

(including           but  not  limited      to  patents,       copyrights,     and   circuit      layout    licenses)       of  Elpida    Memory,    Inc.   or

third parties by or arising from the use of the products or information listed in this document. No license,

express,         implied       or   otherwise,       is   granted     under     any  patents,      copyrights           or  other  intellectual    property

rights of Elpida Memory, Inc. or others.

Descriptions              of   circuits,    software       and     other   related        information       in  this    document        are   provided      for

illustrative purposes in semiconductor product operation and application examples. The incorporation of

these circuits, software and information in the design of the customer's equipment shall be done under

the   full       responsibility       of  the   customer.          Elpida  Memory,        Inc.     assumes          no  responsibility    for   any  losses

incurred by customers or third parties arising from the use of these circuits, software and information.

[Product applications]

Be aware that this product is for use in typical electronic equipment for general-purpose applications.

Elpida Memory, Inc. makes every attempt to ensure that its products are of high quality and reliability.

However,             users     are    instructed      to   contact      Elpida     Memory's        sales    office      before     using  the      product  in

aerospace,             aeronautics,       nuclear        power,     combustion       control,      transportation,           traffic,  safety   equipment,

medical          equipment          for   life  support,       or  other       such  application        in  which       especially      high    quality   and

reliability is demanded or where its failure or malfunction may directly threaten human life or cause risk

of bodily injury.

[Product usage]

Design           your  application        so    that     the   product     is  used   within      the   ranges      and      conditions   guaranteed        by

Elpida      Memory,            Inc.,  including       the     maximum      ratings,       operating     supply          voltage  range,      heat  radiation

characteristics,              installation      conditions     and      other  related        characteristics.      Elpida      Memory,      Inc.  bears    no

responsibility            for  failure    or    damage         when     the    product        is  used    beyond        the     guaranteed      ranges    and

conditions.          Even      within     the   guaranteed         ranges      and   conditions,        consider        normally       foreseeable     failure

rates or failure modes in semiconductor devices and employ systemic measures such as fail-safes, so

that the equipment incorporating Elpida Memory, Inc. products does not cause bodily injury, fire or other

consequential damage due to the operation of the Elpida Memory, Inc. product.

[Usage environment]

Usage in environments with special characteristics as listed below was not considered in the design.

Accordingly, our company assumes no responsibility for loss of a customer or a third party when used in

environments with the special characteristics listed below.

Example:

1) Usage in liquids, including water, oils, chemicals and organic solvents.

2) Usage in exposure to direct sunlight or the outdoors, or in dusty places.

3) Usage involving exposure to significant amounts of corrosive gas, including sea                                                     air, CL2, H2S,    NH3,

      SO2, and NOx.

4) Usage in environments with static electricity, or strong electromagnetic waves or                                                   radiation.

5) Usage in places where dew forms.

6) Usage in environments with mechanical vibration, impact, or stress.

7) Usage near heating elements, igniters, or flammable items.

If you export the products or technology described in this document that are controlled by the Foreign

Exchange             and  Foreign        Trade       Law   of  Japan,     you   must      follow   the    necessary         procedures      in  accordance

with        the  relevant      laws      and    regulations     of    Japan.    Also,     if  you  export       products/technology           controlled    by

U.S. export control regulations, or another country's export control laws or regulations, you must follow

the necessary procedures in accordance with such laws or regulations.

If these products/technology are sold, leased, or transferred to a third party, or a third party is granted

license          to  use      these   products,       that     third    party   must      be      made  aware       that     they  are    responsible       for

compliance with the relevant laws and regulations.

                                                                                                                                                         M01E0706

Data Sheet  E1368E30 (Ver. 3.0)

                                                                                18
This datasheet has been downloaded from:

datasheet.eeworld.com.cn

Free Download

Daily Updated Database

100% Free Datasheet Search Site

100% Free IC Replacement Search Site

Convenient Electronic Dictionary

Fast Search System

www.EEworld.com.cn

All Datasheets Cannot Be Modified Without Permission

               Copyright © Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved