电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

E-L5991AD13TR

器件型号:E-L5991AD13TR
器件类别:半导体    其他集成电路(IC)   
文件大小:4239.36KB,共10页
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
标准:
下载文档

器件描述

电流型 pwm 控制器 prog current mode

参数
制造商: STMicroelectronics
产品种类: 电流型 PWM 控制器
RoHS:
输出端数量: 1
占空因数(最大值): 93 % (Min)
输出电压: 5.075 V
输出电流: 1500 mA (Max)
安装风格: SMD/SMT
封装 / 箱体: SO-16
开关频率: 1000 KHz
工作电源电压: 12 V to 20 V
最大工作温度: + 150 C
封装: Reel
下降时间: 35 ns
最小工作温度: - 40 C
上升时间: 70 ns
同步管脚: Yes
拓扑结构: Boost or Flyback

E-L5991AD13TR器件文档内容

                                                                                                                                        L5991

                                                                                                                           L5991A

                                     PRIMARY CONTROLLER WITH STANDBY

   CURRENT-MODE CONTROL PWM                                       MULTIPOWER BCD TECHNOLOGY
   SWITCHING FREQUENCY UP TO 1MHz
   LOW START-UP CURRENT (< 120A)                                                 DIP16                                     SO16
   HIGH-CURRENT OUTPUT DRIVE SUITABLE
   FOR POWER MOSFET (1A)                                         ORDERING NUMBERS: L5991/L5991A (DIP16)
   FULLY LATCHED PWM LOGIC WITH DOU-                                                                L5991D/L5991AD (SO16)
   BLE PULSE SUPPRESSION
   PROGRAMMABLE DUTY CYCLE                                  line or DC-DC power supply applications using a
   100% AND 50% MAXIMUM DUTY CYCLE LIMIT                    fixed frequency current mode control.
   STANDBY FUNCTION                                         Based on a standard current mode PWM control-
   PROGRAMMABLE SOFT START                                  ler this device includes some features such as
   PRIMARY OVERCURRENT FAULT DETEC-                         programmable soft start, IN/OUT synchronization,
   TION WITH RE-START DELAY                                 disable (to be used for over voltage protection and
   PWM UVLO WITH HYSTERESIS                                 for power management), precise maximum Duty
   IN/OUT SYNCHRONIZATION                                   Cycle Control, 100ns leading edge blanking on
   LATCHED DISABLE                                          current sense, pulse by pulse current limit, over-
   INTERNAL 100ns LEADING EDGE BLANK-                       current protection with soft start intervention, and
   ING OF CURRENT SENSE                                     Standby function for oscillator frequency reduction
   PACKAGE: DIP16 AND SO16                                  when the converter is lightly loaded.

DESCRIPTION
This primary controller I.C., developed in BCD60II
technology, has been designed to implement off

BLOCK DIAGRAM

                                      SYNC   DC-LIM          VCC                                                   VREF
                                     1       15             8                                                      4
                                     TIMING
           2                                                                                                                 9
RCT                                      T                                                                                          VC

                 3         +                                25V                                        Vref
                                                                             +    PWM UVLO
             DC            -
                                                            15V/10V -

                       14  -  DIS
             DIS

                           +

                    2.5V

                                                                                                             13V        10

                                                                                                                            OUT

                       OVER CURRENT  BLANKING                            SQ                                  VREF       11
                 13                                                      R                                                      PGND
ISEN                                           PWM                                       STAND-BY
   SS                       +                               VREF OK                                                     16
                             -                       FAULT     CLK                +      2.5V                                   ST-BY
                   1.2V                         SOFT-START      DIS
                 7                                                                                                       5
                                                        2R                  6                                                   VFB
                                              R                             COMP  E/A
                                                                                  -
                                                        12
                              1V                     SGND

                                                                                                             D97IN725A

August 2001                                                                                                                             1/23
L5991 - L5991A

ABSOLUTE MAXIMUM RATINGS

Symbol                                             Parameter                        Value            Unit
  VCC           Supply Voltage (ICC < 50mA) (*)
  IOUT          Output Peak Pulse Current                                           selflimit        V
                Analog Inputs & Outputs (6,7)
   Ptot         Analog Inputs & Outputs (1,2,3,4,5,15,14, 13, 16)                   1.5              A
    Tj          Power Dissipation @ Tamb = 70C (DIP16)
   Tstg                                                                             -0.3 to 8        V
                                        @ Tamb = 50C (SO16)
                Junction Temperature, Operating Range                               -0.3 to 6        V
                Storage Temperature, Operating Range
                                                                                    1                W

                                                                                    0.83             W

                                                                                    -40 to 150       C

                                                                                    -55 to 150       C

(*) maximum package power dissipation limits must be observed

PIN CONNECTION

                          SYNC             1                   16   ST-BY

                                RCT        2                   15   DC-LIM

                                DC         3                   14   DIS

                          VREF             4                   13   ISEN

                                VFB        5                   12   SGND

                          COMP             6                   11   PGND

                                SS         7                   10   OUT

                                VCC        8                   9    VC

THERMAL DATA

Symbol                                             Parameter                        Value            Unit
Rth j-amb       Thermal Resistance Junction -Ambient (DIP16)                          80             C/W
                Thermal Resistance Junction -Ambient (SO16)                          120             C/W

PIN FUNCTIONS

N.         Name                                                Function

1          SYNC Synchronization. A synchronization pulse terminates the PWM cycle and discharges Ct

2          RCT   Oscillator pin for external CT, RA, RB components

3          DC    Duty Cycle control

4          VREF 5.0V +/-1.5% reference voltage @ 25C

5          VFB   Error Amplifier Inverting input

6          COMP Error Amplifier Output

7          SS    Soft start pin for external capacitor Css

8          VCC   Supply for internal "Signal" circuitry

9          VC    Supply for Power section

10         OUT   High current totem pole output

11         PGND Power ground

12         SGND Signal ground

13         ISEN  Current sense

14         DIS   Disable. It must never be left floating. TIE to SGND if not used.

15    DC-LIM Connecting this pin to Vref, DC is limited to 50%. If it is left floating or grounded no limitation is

                 imposed

16         ST-BY Standby. Connect a resistor to RCT. Connect to VREF or floating if not used.

2/23
                                                                                             L5991 - L5991A

ELECTRICAL CHARACTERISTICS (VCC = 15V; Tj = 0 to 105C; RT = 13.3k (*) CT = 1nF;
unless otherwise specified.)

Symbol          Parameter                     Test Condition                          Min.   Typ.  Max. Unit

REFERENCE SECTION                                                                            5.0
                                                                                             2.0
VREF    Output Voltage                        Tj = 25C; IO = 1mA                     4.925  2.0   5.075     V
        Line Regulation                       VCC = 12 to 20V; Tj = 25C                      0.4    10     mV
                                              IO = 1 to 10mA; Tj = 25C                       5.0    10     mV
        Load Regulation                                                                                   mV/C
                                                                                              0.2  5.130     V
TS      Temperature Stability                                                                       150     mA
                                                                                             100    0.5      V
        Total Variation                       Line, Load, Temperature                 4.80   100
                                              Vref = 0V                                30
IOS     Short Circuit Current                 VCC = 6V; Isink = 0.5mA                         50

        Power Down/UVLO                                                                       80
                                                                                              3.0
OSCILLATOR SECTION                                                                            0.9

        Initial Accuracy                      pin 15 = Vref; Tj = 25C; Vcomp = 4.5V   95     0.2  105 kHz
                                                                                       93    2.5   107 kHz
                                              pin 15 = Vref; VCC = 12 to 20V                  90
                                                                      Vcomp = 4.5V    46.5    85   53.5 kHz

        Duty Cycle                            pin 15 = Vref; VCC = 12 to 20V           47      6   0      %
                                                                      Vcomp = 2V       93    1.3
                                                                                       75      6   0      %
                                              pin 3 = 0,7V, pin 15 = VREF             2.8      4
                                              pin 3 = 0.7V, pin 15 = OPEN             0.75     8          %

                                              pin 3 = 3.2V, pin 15 = VREF                      3          %
                                              pin 3 = 3.2V, pin 15 = OPEN                    1.0
        Duty Cycle Accuracy                                                                   70   85     %
                                              pin 3 = 2.79V, pin 15 = OPEN                     3
                                                                                             1.2
        Oscillator Ramp Peak                                                                       3.2    V
                                                                                              20
        Oscillator Ramp Valley                                                                10   1.05   V

ERROR AMPLIFIER SECTION                                                                        7

        Input Bias Current                    VFB to GND                                     100   3.0    A
                                              VCOMP = VFB
  VI    Input Voltage                         VCOMP = 2 to 4V                         2.42   10.5  2.58   V
GOPL    Open Loop Gain                        VCC = 12 to 20V                          60     10
SVR     Supply Voltage Rejection              Isink = 2mA                                     13          dB
                                              Isource = 0.5mA, VFB = 2.3V               5      2
                                              VCOMP > 4V, VFB = 2.3V                  0.5                 dB
                                              VCOMP = 1.1V, VFB = 2.7V                  2
VOL     Output Low Voltage                                                            1.7          1.1    V

VOH     Output High Voltage                                                                               V

IO      Output Source Current                                                                      2.5    mA

        Output Sink Current                                                                               mA

        Unit Gain Bandwidth                                                                               MHz

SR      Slew Rate                                                                                         V/s

PWM CURRENT SENSE SECTION

Ib      Input Bias Current                    Isen = 0                                             15     A
                                              VCOMP = 5V
IS      Maximum Input Signal                                                          0.92         1.08   V
                                              Tj = 25C
        Delay to Output                       VSS = 0.6V Tj = 25C                    2.85         100    ns
                                              DC = 0%                                 1.1
        Gain                                                                                       3.15 V/V
                                                                                       14
Vt      Fault Threshold Voltage                                                         5          1.3    V

SOFT START SECTION

ISSC    SS Charge Current                                                                          26     A

ISSD    SS Discharge Current                                                                       15     A

VSSSAT SS Saturation Voltage                                                                       0.6    V

VSSCLAMP SS Clamp Voltage                                                                                V
LEADING EDGE BLANKING

        Internal Masking Time                                                                             ns

OUTPUT SECTION

VOL     Output Low Voltage                    IO = 250mA                                           1.0    V

VOH     Output High Voltage                   IO = 20mA; VCC = 12V                    10                  V

                                              IO = 200mA; VCC = 12V                   9                   V

  VOUT CLAMP Output Clamp Voltage             IO = 5mA; VCC = 20V                                         V
                    Collector Leakage
                                              VCC = 20V VC = 24V                                   20     A
(*) RT = RA//RB, RA = RB = 27k, see Fig. 23.

                                                                                                          3/23
L5991 - L5991A

ELECTRICAL CHARACTERISTICS (continued.)

   Symbol                 Parameter                  Test Condition             Min.     Typ.       Max.  Unit
                                                                                                     60
   OUTPUT SECTION                                                                         20        100    ns
                                                                                          35         1.0   ns
                 Fall Time                CO = 1nF                                        50         16    ns
                                          CO = 2.5nF                                      70          9    ns
                 Rise Time                                                                           11    V
                                          CO = 1nF                                        15         8.2
                 UVLO Saturation          CO = 2.5nF                                     8.4               V
                                                                                          10        120    V
                                          VCC = VC = 0 to VCCON; Isink = 10mA            7.6         13    V
                                                                                           5         10    V
   SUPPLY SECTION                                                                        0.8         30    V
                                                                                          75               V
      VCCON      Startup voltage                                      L5991 14             9          1    A
                                                                                         7.0
                                                                      L5991A 7.8          25         1.3  mA
                                                                                                     2.6  mA
   VCCOFF        Minimum Operating                                    L5991 9             45          1
     Vhys        Voltage                                                                 2.5               V
                                                                      L5991A 7           4.0
                 UVLO Hysteresis                                                                          mV
                                                                      L5991 4.5            7               V
                                                                                                           V
                                                                      L5991A 0.5         1.2
                                                                                                           V
        IS       Start Up Current         Before Turn-on at:                       40     2.5             mA

                                          VCC = VC = VCCON -0.5V                         330               V
                                                                                                           V
        Iop      Operating Current        CT = 1nF, RT = 13.3k, CO =1nF                                   mA

        Iq       Quiescent Current        (After turn on), CT = 1nF,                                       V

                                          RT = 13.3k, CO =0nF                                              V
                                                                                                           A
        VZ       Zener Voltage            I8 = 20mA                                21                      A

   STANDBY FUNCTION

VREF-VST-BY                               IST-BY = 2mA
                                          Vcomp Falling
        VT1      Standby Threshold        Vcomp Rising

   SYNCHRONIZATION SECTION

                                          Master Operation

        V1       Clock Amplitude          ISOURCE = 0.8mA                          4

        I1       Clock Source Current     Vclock = 3.5V                            3

                                          Slave Operation

        V1       Sync Pulse               Low Level

                                          High Level                               3.5

        I1       Sync Pulse Current       VSYNC = 3.5V                             0.5

   OVER CURRENT PROTECTION

        Vt       Fault Threshold Voltage                                           1.1

   DISABLE SECTION

                 Shutdown threshold                                                2.4

                 Input Bias Current       Vpin14 = 0 to 3V                         -1

        IqSH     Quiescent current After  VCC = 15V

                 Disable

Figure 1. L5991 - Quiescent current vs. input               Figure 2. L5991 - Quiescent current vs. input
             voltage.                                                    voltage (after disable).
             (X = 7.6V and Y= 8.4V for L5991A)                           (X = 7.6V and Y= 8.4V for L5991A)

           Iq [m A]                                                  Iq [ A ]
   30                                                       350

   20            V 14 = 0, P in2 = open

                 Tj = 25C                                  300

   8                                                        250

   6                                                        200

   4                                                        150

0 .2                                                                                                V 14 = Vref
                                                                                                    Tj = 25 C
0 .1 5                                                      100

0 .1                                                          50                      X  Y

0 .0 5                      X        Y

0                                                             0   0      4      8        12 16 20 24

        0     4  8             12 16 20 24 28                                            V cc [V ]

                                Vcc [V]

4/23
                                                                                                                                            L5991 - L5991A

Figure 3. Quiescent current vs. input voltage.                                                  Figure 4. Quiescent current vs. input voltage
                                                                                                               and switching frequency.
Iq [mA]
9 .0                                                                                            Iq [m A]
                                                                                                36
8 .5
                 V 14 = 0, V5 = V ref                                                           30         C o = 1 nF, T j = 25C
8 .0             R t = 4.5Koh m ,T j = 25 C

                                    1Mhz                                                                           DC = 0%
                                                                                                24

                                              500Khz                                            18                                                1M Hz
                                              300Khz                                                                                            500KHz
                                                                                                                                                300KHz
                                  100Khz                                                                                                        100KHz

                                                                                                12

7 .5

                                                                                                6

7 .0                                                                                            0
      8
          10 12 14 16 18 20 22 24                                                                   8      10  12           14          16  18  20                   22
                                      Vcc [V]
                                                                                                                                  Vcc [V]

Figure 5. Quiescent current vs. input voltage                                                   Figure 6. IC Consumption vs. Temperature.
               and switching frequency.
                                                                                                  [mA]                                        Operating current
Iq [mA]                                                                                                                                     Vcc =15V, after turn-on
36                                                                                              100
                                                                                                                                            RT=13.3k, CT=1nF
                Co = 1nF, Tj = 25C                                                                                                          DC=75%, Co=1nF

30
                 DC = 100%

24                                                    1MHz                                      10

                                                                                                               Quiescent current

                                                                                                               Vcc =15V, after turn-on

18                                                500KHz                                                       RT=13.3 k, CT=1nF

                                                                                                    1          DC = 0

                                                                                    300KHz

12
                                                                                    100KHz

6                                                                                                0.1                          Start-up current
                                                                                                                  Vc=Vcc= Vccon-0.5V, before turn-on
0                                                                                               0.01
                                                                                                    -50 -25    0 25 50 75 100 125 150
    8     10     12  14  16               18      20                                        22
                                                                                                                Junction temperature [C]
                         Vcc [V]

Figure 7. Reference voltage vs. load current.                                                   Figure 8. Vref vs. junction temperature.

Vref [V]                                                                                        Vref [V])
5.1                                                                                             5.1

5.05                     Vcc=15V                                                                5.05           Vcc = 15V
    5                    Tj = 25C                                                                  5          Iref = 1mA

4.95                                                                                            4.95

4.9           5      10             15        20                                            25  4.9
    0
                                                                                                    -50 -25 0 25 50 75 100 125 150

                         Iref [mA]                                                                                                Tj (C)

                                                                                                                                                    5/23
L5991 - L5991A                                                   Figure 10. Vref SVRR vs. switching frequency.

Figure 9. Vref vs. junction temperature.                         SVRR (dB)

Vref [V]       Vcc = 15V                                         120                                                    Vcc=15V
5.1           Iref= 20mA
                                                                                                                        Vp-p=1V
5.05

                                                                 80

    5

4.95                                                             40

4.9                               25 50 75 100 125 150           0
   -50 -25 0                            Tj (C)
                                                                      1     10                          100      1000   10000

                                                                                                        fsw (Hz)

Figure 11. Output saturation.                                    Figure 12. Output saturation.

    Vsat = V [V]                                                       Vsat = V [V]
                                                                                                    10
                              10
                                                                 2.5
16
                                       Vcc = Vc = 15V            2          Vcc = Vc = 15V
14                                      Tj = 25C

                                                                            Tj = 25C

12                                                               1.5

10                                                               1

8                                                                0.5

6                                                                0

    0     0.2                     0.4  0.6          0.8  1  1.2       0     0.2 0.4 0.6 0.8                                      1  1.2

                                       Isource [A]                                                      Isink [A]

Figure 13. UVLO Saturation                                       Figure 14. Timing resistor vs. switching frequency.

Ipin10 [mA]                                                      fsw (KHz)
50                                                               5000

40        Vcc < Vccon                                            2000                                        Vcc = 15V, V15 =0V
                                                                 1000                                        Tj = 25C
          before turn-on
                                                                  500
30
                                                                  200
20                                                                100                                                               100pF
                                                                                                                                    220pF
10                                                                  50          5.6nF                            2.2nF               470pF

                                                                    20                                                                1nF
                                                                    10
0        200 400 600 800 1,000 1,200 1,400
    0                     Vpin10 [mV]                                           10                           20         30          40

6/23                                                                                                    Rt (kohm)
Figure 15. Switching frequency vs. tempera-                                                             L5991 - L5991A
               ture.
                                                                   Figure 16. Switching frequency vs. temperature.

fsw (KHz)                                                          fsw (KHz)
320                                                                320

                             Rt= 4.5Kohm, Ct = 1nF                 310           Rt= 4.5Kohm, Ct = 1nF
                                                                                 Vcc = 15V, V15= 0
310                          Vcc = 15V, V15=Vref

300                                                                300

290                                                                290

280                       25 50 75        100 125 150              280
    -50 -25 0                    Tj (C)                              -50 -25 0 25 50 75 100 125 150
                                                                                                           Tj (C)
Figure 17. Dead time vs Ct.
                                                                   Figure 18. Maximum Duty Cycle vs Vpin3.

Dead time [ns]                                                       DC Control Voltage Vpin3 [V]
                                                                   3.5
1,500      Rt =4.5Kohm                                                                                                   V15 = 0V
1,200                                                                                              V15 = Vref

  900                                                                3
  600
  300                                                   V15 = 0V   2.5
                                                       V15 = Vref
                                                                   2

                                                                                                                    Rt = 4.5Kohm,

                                                                   1.5                                         Ct = 1nF

                2         4           6             8  10            1
                                                                         0 10 20 30 40 50 60 70 80 90 100
                          Timing capacitor Ct [nF]                                                 Duty Cycle [%]

Figure 19. Delay to output vs junction temperature.                Figure 20. E/A frequency response.

    Delay to output (ns)                                           G [dB]                                                          Phase
42                                                                 150                                                                140
40
                                                                                                                                      120

38                                                                 100                                                             100

36

                                                                                                                                   80

34                                                                 50

32                                                                                                                                 60

                                         PIN10 = OPEN

                                          1V pulse                 0                                                               40

30                                        on PIN13

28                                                                                                                                 20
-50 -25            0      25 50 75 100 125 150
                                                                   0.01 0.1   1  10 100 1000 10000 100000
                             Tj (C)
                                                                                 f (KHz)

                                                                                                                                   7/23
L5991 - L5991A                                                                 Figure 21. Standby dynamic operation.

STANDBY FUNCTION                                                                     Pin

The standby function, optimized for flyback topol-                                                                                                fosc
ogy, automatically detects a light load condition
for the converter and decreases the oscillator fre-                                                                  Normal operation
quency on that occurrence. The normal oscillation
frequency is automatically resumed when the out-                               PNO                                                                fSB
put load builds up and exceeds a defined thresh-
old.                                                                           PSB                                            Stand-by

This function allows to minimize power losses re-                                         1              2   VT1           3            VT2 4
lated to switching frequency, which represent the
majority of losses in a lightly loaded flyback, with-                                                        VCOMP
out giving up the advantages of a higher switching
frequency at heavy load.                                                       matically the master.
                                                                               During the ramp-up of the oscillator the pin is
This is accomplished by monitoring the output of                               pulled low by a 600A internal sink current gener-
the Error Amplifier (VCOMP) that depends linearly                              ator. During the falling edge, that is when the
on the peak primary current, except for an offset.                             pulse is released, the 600A pull-down is discon-
                                                                               nected. The pin becomes a generator whose
If the the peak primary current decreases (as a re-                            source capability is typically 7mA (with a voltage
sult of a decrease of the power demanded by the                                still higher than 3.5V).
load) and VCOMP falls below a fixed threshold
(VT1), the oscillator frequency will be set to a                               In fig. 22, some practical examples of synchroniz-
lower value (fSB). When the peak primary current                               ing the L5991 are given.
increases and VCOMP exceeds a second threshold                                 Since the device automatically diminishes its op-
(VT2) the oscillator frequency is set to the normal                            erating frequency under light load conditions, it is
value (fosc). An appropriate hysteresis (VT2-VT1)                              reasonable to suppose that synchronization will
prevents undesired frequency change when                                       refer to normal operation and not to standby.
power is such that VCOMP moves close to the
threshold. This operation is shown in fig. 21.                                 Pin 2. RCT (Oscillator). Two resistors (RA and RB)
                                                                               and one capacitor (CT), connected as shown in
Both the normal and the standby frequency are                                  fig. 23, allow to set separately the operating fre-
externally programmable. VT1 and VT2 are inter-                                quency of the oscillator in normal operation (fosc)
nally fixed but it is possible to adjust the thresh-                           and in standby mode (fSB).
olds in terms of input power level.
                                                                               CT is charged from Vref through RA and RB in nor-
APPLICATION INFORMATION                                                        mal operation (STANDBY = HIGH), through RA
                                                                               only in standby ( STANDBY = LOW). See pin 16
Detailed Pin Function Description                                              description to see how the STANDBY signal is gen-
                                                                               erated.
Pin 1. SYNC (In/Out Synchronization). This func-
tion allows the IC's oscillator either to synchronize                          When the voltage on CT reaches 3V, the capaci-
other controllers (master) or to be synchronized to                            tor is quickly internally discharged. As the voltage
an external frequency (slave).                                                 has dropped to 1V it starts being charged again.

As a master, the pin delivers positive pulses dur-
ing the falling edge of the oscillator (see pin 2). In
slave operation the circuit is edge triggered. Refer
to fig. 23 to see how it works. When several IC
work in parallel no master-slave designation is
needed because the fastest one becomes auto-

Figure 22. Synchronizing the L5991.

           RB                                                                                            RA

SYNC ST-BY                       SYNC                                   ST-BY                                VREF
                              1
1          16              L5991               L4981A                                 16     RB  RCT              4  SYNC                L4981A
  L5991           VREF                       (MASTER)                      L5991                     RB                                  (SLAVE)
                              2                              SYNC       1 (SLAVE) 4 VREF                 2 L5991 1
        2  4                     RCT                     16                                              (MASTER)                      16 17 18
RCT                    RA                                                                                 16                  SYNC
                                             17 18                      2
                                                                               RA                             ST-BY

                                                                   RCT

                    CT                 ROSC                  COSC              CT                CT                                    ROSC       COSC

               (a)                                                 (b)                           D97IN728A                    (c)

8/23
                                                                                                                    L5991 - L5991A

Figure 23. Oscillator and synchronization internal schematic.

           VREF 4                                                                                        SYNC
                                                                                                               1
                                                   R1                                                                   D
                                                                                                          600A              Q
                                     CLAMP
                                                                                                                        R
RA                                               R3 R2                                                                  CLK
                 RCT 2                                                        +
                                                                               -
          RB
                                 D1

CT                               50

         ST-BY 16

                         STANDBY                                                                         D97IN729A

The oscillation frequency can be established with                                 from fig. 14 or resulting from (1) and (2).
the aid of the diagrams of fig. 14, where RT will be                              To prevent the oscillator frequency from switching
intended as the parallel of RA and RB in normal                                   back and forth from fosc to fSB, the ratio fosc / fSB
operation and RT = RA in standby, or considering                                  must not exceed 5.5.
the following approximate relationships:                                          If during normal operation the IC is to be synchro-
                                                                                  nized to an external oscillator, RA, RB and CT
fosc    CT    (0.693        1    //  RB)  +  KT  (1),                             should be selected for a fosc lower than the master
                            (RA                                                   frequency in any condition (typically, 10-20% ),
                                                                                  depending also on the tolerance of the parts.
which gives the normal operating frequency, and:
                                                                                  Pin 3. DC (Duty Cycle Control). By biasing this
    fSB     CT           1    RA     +  KT)  (2),                                 pin with a voltage between 1 and 3 V it is possible
                  (0.693                                                          to set the maximum duty cycle between 0 and the
                                                                                  upper extreme Dx (see pin 15).
which gives the standby frequency, that is the one                                If Dmax is the desired maximum duty cycle, the
the converter will operate at when lightly loaded.                                voltage V3 to be applied to pin 3 is:

In the above expressions, RA // RB means:                                                            V3 = 5 - 2(2-Dmax) (5)

              RA//RB     =  RA    RB ,
                            RA   + RB

while KT is defined as:                                                           Dmax is determined by internal comparison be-
                                                                                  tween V3 and the oscillator ramp (see fig. 24),
    KT  =  90     V15    =  VREF             (3),                                 thus in case the device is synchronized to an ex-
           160    V15    =  GND/OPEN
                                                                                  ternal frequency fext (and therefore the oscillator
                                                                                  amplitude is reduced), (5) changes into:

and is related to the duration of the falling-edge of                             V3  =  5  -  4    exp    -  RT  Dmax          (6)
the sawtooth:                                                                                                      CT   fext
                                                                                                         
             Td  30  10-9 + KT  CT (4).
                                                                                  A voltage below 1V will inhibit the driver output
Td is also the duration of the sync pulses deliv-                                 stage. This could be used for a not-latched device
ered at pin 1 and defines the upper extreme of the                                disable, for example in case of overvoltage pro-
duty cycle range, Dx (see pin 15 for DX definition                                tection (see application ideas).
and calculation) since the output is held low dur-                                If no limitation on the maximum duty cycle is re-
ing the falling edge.                                                             quired (i.e. DMAX = DX), the pin has to be left float-
                                                                                  ing. An internal pull-up (see fig. 24) holds the volt-
In case V15 is connected to VREF, however, the                                    age above 3V. Should the pin pick up noise (e.g.
switching frequency will be a half the values taken
                                                                                                                                                         9/23
L5991 - L5991A                                                             duce the oscillator frequency when the converter
                                                                           is lightly loaded (standby).
during ESD tests), it can be connected to VREF
through a 4.7k resistor.                                                   Pin 7. SS (Soft-Start). At device start-up, a ca-
Figure 24. Duty cycle control.                                             pacitor (Css) connected between this pin and
                                                                           SGND (pin 12) is charged by an internal current
        VREF 4                                                             generator, ISSC, up to about 7V. During this
                                                                           ramp, the E/A output is clamped by the voltage
    R1                     3A                                             across Css itself and allowed to rise linearly, start-
                                                                           ing from zero, up to the steady-state value im-
        DC 3                                                          23K  posed by the control loop. The maximum time in-
                                                                           terval during which the E/A is clamped, referred to
                                                                           as soft-start time, is approximately:

RA  R2                                                                28K

                                                                           Tss                 3    Rsense   IQpk         Css           (7)
                                                                                                      ISSC
         ST-BY             + TO PWM LOGIC
                       16  -                                               where Rsense is the current sense resistor (see pin
                                                                           13) and IQpk is the switch peak current (flowing
    RB RCT 2                                                               through Rsense), which depends on the output
                                                                           load. Usually, CSS is selected for a TSS in the or-
CT                                                                         der of milliseconds.

                                                           D97IN727A

Pin 4. VREF (Reference Voltage). The device is                             As mentioned before, the soft-start intervenes
                                                                           also in case of severe overload or short circuit on
provided with an accurate voltage reference                                the output. Referring to fig. 25, pulse-by-pulse
(5V1.5%) able to deliver some mA to an external                           current limitation is somehow effective as long as
circuit.
A small film capacitor (0.1 F typ.), connected                            Figure 25. Regulation characteristic and re-
between this pin and SGND, is recommended to                                              lated quantities.

ensure the stability of the generator and to prevent                       VOUT                                   A                            IQpk
                                                                                       D.C.M.       C.C.M.                                    1-2 IQpk
noise from affecting the reference.                                                                                                           IQpk(max)
Before device turn-on, this pin has a sink current ca-                                                                             C

pability of 0.5mA.                                                                                                                             TON(min)
                                                                                                                                            IOUT
Pin 5. VFB (Error Amplifier Inverting Input). The                          TON                                                B
feedback signal is applied to this pin and is com-                                                       D
pared to the E/A internal reference (2.5V). The                               D97IN495                ISHORT IOUT(max)
E/A output generates the control voltage which
fixes the duty cycle.                                                      the ON-time of the power switch can be reduced
                                                                           (from A to B). After the minimum ON-time is
The E/A features high gain-bandwidth product,                              reached (from B onwards) the current is out of
which allows to broaden the bandwidth of the                               control.
overall control loop, high slew-rate and current ca-
pability, which improves its large signal behavior.                        To prevent this risk, a comparator trips an over-
Usually the compensation network, which stabi-                             current handling procedure, named 'hiccup' mode
lizes the overall control loop, is connected be-                           operation, when a voltage above 1.2V (point C) is
tween this pin and COMP (pin 6).                                           detected on current sense input (ISEN, pin 13).
                                                                           Basically, the IC is turned off and then soft-started
Pin 6. COMP (Error Amplifier Output). Usually,                             as long as the fault condition is detected. As a re-
this pin is used for frequency compensation and                            sult, the operating point is moved abruptly to D,
the relevant network is connected between this                             creating a foldback effect. Fig. 26 illustrates the
pin and VFB (pin 5). Compensation networks to-                             operation.
wards ground are not possible since the L5991
E/A is a voltage mode amplifier (low output im-                            The oscillation frequency appearing on the soft-
pedance). See application ideas for some exam-                             start capacitor in case of permanent fault, referred
ple of compensation techniques.                                            to as 'hiccup" period, is approximately given by:
It is worth mentioning that the calculation of the
part values of the compensation network must                               Thic                  4.5    1            +  1          Css  (8)
take the standby frequency operation into ac-                                                           ISSC                  
count. In particular, this means that the open-loop                                                                     ISSD  
crossover frequency must not exceed fSB/4
fSB/5.
The voltage on pin 6 is monitored in order to re-

10/23
Since the system tries restarting each hiccup cy-                                          L5991 - L5991A
cle, there is not any latchoff risk.
                                                      MOS. At turn-on the gate resistance is Rg + Rg', at
"Hiccup" keeps the system in control in case of       turn-off is Rg only.
short circuits but does not eliminate power com-
ponents overstress during pulse-by-pulse limita-      Figure 27. Turn-on and turn-off speeds adjust-
tion (from A to C). Other external protection cir-                   ment.
cuits are needed if a better control of overloads is
required.                                                                        Rg'

Pin 8. VCC (Controller Supply). This pin supplies            VCC       VC                Rg(ON)=Rg+Rg'
the signal part of the IC. The device is enabled as                 8  9                 Rg(OFF)=Rg
VCC voltage exceeds the start threshold and
works as long as the voltage is above the UVLO                    13V    10
threshold. Otherwise the device is shut down and       DRIVE &                   OUT Rg
the current consumption is extremely low              CONTROL
(<150A). This is particularly useful for reducing
the consumption of the start-up circuit (in the sim-  L5991                          11
plest case, just one resistor), which is one of the                    PGND
most significant contributions to power losses in     D97IN726
standby.
                                                      Pin 10. OUT (Driver Output). This pin is the out-
An internal Zener limits the voltage on VCC to        put of the driver stage of the external power
25V. The IC current consumption increases con-        switch. Usually, this will be a PowerMOS, al-
siderably if this limit is exceeded.                  though the driver is powerful enough to drive
                                                      BJT's (1.6A source, 2A sink, peak).
A small film capacitor between this pin and SGND
(pin 12), placed as close as possible to the IC, is   The driver is made up of a totem pole with a high-
recommended to filter high frequency noise.           side NPN Darlington and a low-side VDMOS, thus
                                                      there is no need of an external diode clamp to
Pin 9. VC (Supply of the Power Stage). It supplies    prevent voltage from going below ground. An in-
the driver of the external switch and therefore ab-   ternal clamp limits the voltage delivered to the
sorbs a pulsed current. Thus it is recommended to     gate at 13V. Thus it is possible to supply the
place a buffer capacitor (towards PGND, pin 11,       driver (Pin 9) with higher voltages without any risk
as close as possible to the IC) able to sustain       of damage for the gate oxide of the external MOS.
these current pulses and in order to avoid them       The clamp does not cause any additional in-
inducing disturbances.                                crease of power dissipation inside the chip since
                                                      the current peak of the gate charge occurs when
This pin can be connected to the buffer capacitor     the gate voltage is few volts and the clamp is not
directly or through a resistor, as shown in fig. 27,  active. Besides, no current flows when the gate
to control separately the turn-on and turn-off        voltage is 13V, steady state.
speed of the external switch, typically a Power-
                                                      Under UVLO conditions an internal circuit (shown
Figure 26. Hiccup mode operation.

IOUT                                                  SHORT

ISEN                                                                                    7V

FAULT
  SS
     5V
   0.5V

         Thic                                                          D98IN986              time

                                                                                                   11/23
L5991 - L5991A                                                                                            Pin 13. ISEN (Current Sense). This pin is to be
                                                                                                          connected to the "hot" lead of the current sense
in fig.28) holds the pin low in order to ensure that
the external MOS cannot be turned on acciden-                                                             resistor Rsense (being the other one grounded), to
tally. The peculiarity of this circuit is its ability to                                                  get a voltage ramp which is an image of the cur-
mantain the same sink capability (typically, 20mA                                                         rent of the switch (IQ). When this voltage is equal
@ 1V) from VCC = 0V up to the start-up threshold.                                                         to:
When the threshold is exceeded and the L5991
starts operating, VREFOK is pulled high (refer to fig.                                                    V13pk  =  IQpk      Rsense  =  VCOMP       -  1.4  (9)
28) and the circuit is disabled.                                                                                                                3
It is then possible to omit the "bleeder" resistor
(connected between the gate and the source of                                                             the conduction of the switch is terminated.
the MOS) ordinarily used to prevent undesired                                                             To increase the noise immunity, a "Leading Edge
switching-on of the external MOS because of                                                               Blanking" of about 100ns is internally realized as
some leakage current.                                                                                     shown in fig. 29. Because of that, the smoothing
                                                                                                          RC filter between this pin and Rsense could be re-
Figure 28. Pull-Down of the output in UVLO.                                                               moved or, at least, considerably reduced.

                                                OUT
                                        10

VREFOK                                                                                                    Pin 14. DIS (Device Disable). When the voltage
                                                                                                          on pin 14 rises above 2.5V the IC is shut down
                                                                              12                          and it is necessary to pull VCC (IC supply voltage,
                                                                                       SGND               pin 8) below the UVLO threshold to allow the de-
                                                                                                          vice to restart.
                                                                                             D97IN538
                                                                                                          The pin can be driven by an external logic signal
Pin 11. PGND (Power Ground). The current loop                                                             in case of power management, as shown in fig.
during the discharge of the gate of the external                                                          30. It is also possible to realize an overvoltage
MOS is closed through this pin. This loop should                                                          protection, as shown in the section " Application
be as short as possible to reduce EMI and run                                                             Ideas".If used, bypass this pin to ground with a fil-
separately from signal currents return.                                                                   ter capacitor to avoid spurious activation due to
                                                                                                          noise spikes. If not, it must be connected to
Pin 12. SGND (Signal Ground). This ground refer-                                                          SGND.
ences the control circuitry of the IC, so all the
ground connections of the external parts related                                                          Pin 15. DC-LIM (Maximum Duty Cycle Limit). The
to control functions must lead to this pin. In laying                                                     upper extreme, Dx, of the duty cycle range de-
out the PCB, care must be taken in preventing                                                             pends on the voltage applied to this pin. Approxi-
switched high currents from flowing through the                                                           mately,
SGND path.
                                                                                                                          Dx    RT  RT     (10)
Figure 29. Internal LEB.                                                                                                            + 230

                                                                                                          if DC-LIM is grounded or left floating. Instead,

                            I                           2V
                    13
        ISEN                            3V                                                             +

                            1.2V  0                                                                    -

                                                   CLK                                                               PWM                    TO PWM
                                            FROM E/A                                                   + COMPARATOR                           LOGIC

                                                                                                       -                                   TO FAULT
                                                                                                                                              LOGIC
                                     +
                                                                                                                              D97IN503
                                     -      OVERCURRENT

                                            COMPARATOR

12/23
Figure 30. Disable (Latched).                                                                                      L5991 - L5991A

DISABLE                                                                       and the output switching frequency will be halved
SIGNAL                                                                        with respect to the oscillator one because an in-
                                                                              ternal T flip-flop (see block diagram) is activated.
      DIS       14                            D        Q    DISABLE           Fig. 31 shows the operation.
C                          +
                            -                 R                               The half duty cycle option speeds up the dis-
                                                                              charge of the timing capacitor CT (in order to get
                  2.5V                                                        duty cycles as close to 50% as possible) so the
                                                                              oscillator frequency - with the same timing compo-
                                              UVLO          D97IN502          nents will be slightly higher.

connecting DC-LIM to VREF (half duty cycle op-                                Pin 16. S-BY (Standby Function). The resistor RB,
tion), Dx will be set approximately at:                                       along with RA, sets the operating frequency of the
                                                                              oscillator in normal operation (fosc). In fact, as long
            Dx         2      RT  260     (11)                                as the STANDBY signal is high, the pin is inter-
                            RT +                                              nally connected to the reference voltage VREF by
                                                                              a N-channel FET (see fig. 32), so the timing ca-
                                                                              pacitor CT is charged through RA and RB. When
                                                                              the STANDBY signal goes low the N-channel FET
                                                                              is turned off and the pin becomes floating. RB is

Figure 31. Half duty cycle option.

                                                                 td
                            V15=GND
                            V5=V13=GND

                                                                                             V2                DX =      tc
                                                                                                                       tc + td

                                       tc                                                    V10
                                                               td
                                                                                             V2
                            V15=VREF
                            V5=V13=GND                                                                         DX =        tc
                                                                                                                       2 tc + td
                                       tc
                                                                                             V10

                                                                              D97IN498

Figure 32. Standby function internal schematic and operation.

                          COMP                ISEN
                          6
                                          13

                                                    +

                                          2R        -              R  DRIVER      OUT

                                          R

                                                       10V                                                    STANDBY
                                                                              4
         5
FB              -                                                                 VREF
                                       +                    STANDBY

                    +                  -                                                                       HIGH
            2.5
                                2.5/4                                             ST-BY
                                              LEVEL SHIFT
                                                                              16
                                       STANDBY BLOCK
                                                                                                               LOW

                                                                                         RB  RA                                 VT1   VT2  VCOMP

                                                                                                                                2.5V  4V            13/23

                                                                              2                                      D97IN752B
                                                                                          RCT
                                                                                                           CT
L5991 - L5991A

now disconnected and CT is charged through RA          Layout hints
only. In this way the oscillator frequency (fSB) will
be lower. Refer to pin 2 description to see how to     Generally speaking a proper circuitboard layout is
calculate the timing components.                       vital for correct operation but is not an easy task.
                                                       Careful component placing, correct traces routing,
Typical values for VT1 and VT2 are 2.5 V and 4V        appropriate traces widths and, in case of high
respectively. This 1.5V hysteresis is enough to        voltages, compliance with isolation distances are
prevent undesired frequency change up to a 5.5         the major issues. The L5991 eases this task by
to 1 fosc/ fSB ratio.                                  putting two pins at disposal for separate current
                                                       returns of bias (SGND) and switch drive currents
The value of VT1 is such that in a discontinuous       (PGND) The matter is complex and only few im-
flyback the standby frequency is activated when        portant points will be here reminded.
the input power is about 13% of the maximum. If
necessary, it is possible to decrease the power        1) All current returns (signal ground, power
threshold below 13% by adding a DC offset (Vo)            ground, shielding, etc.) should be routed sepa-
on the current sense pin (13, ISEN). This will also       rately and should be connected only at a single
allow a frequency change greater than 5.5 to 1.           ground point.

The following equations, useful for design, apply:     2) Noise coupling can be reduced by minimizing
                                                          the area circumscribed by current loops. This
          1                 0.367 - Vo   2                applies particularly to loops where high pulsed
          2                                               currents flow.
PinSB  =       LP    osc       Rsense        (12),
                                                       3) For high current paths, the traces should be
                                                          doubled on the other side of the PCB whenever
PinNO  =  1    LP    SB     0.867 - Vo2      (13),        possible: this will reduce both the resistance
          2                                               and the inductance of the wiring.
                               Rsense  
                                                       4) Magnetic field radiation (and stray inductance)
       osc     <   0.867    -  VVoo2  (14),               can be reduced by keeping all traces carrying
       SB          0.367    -                             switched currents as short as possible.

where PinSB is the input power below which the         5) In general, traces carrying signal currents
L5991 recognizes a light load and switches the            should run far from traces carrying pulsed cur-
oscillator frequency from osc to fSB, PinNO is the        rents or with quickly swinging voltages. From
input power above which the L5991 switches                this viewpoint, particular care should be taken
back from SB to osc and Lp the primary induc-             of the high impedance points (current sense in-
tance of the flyback transformer.                         put, feedback input, ...). It could be a good idea
                                                          to route signal traces on one PCB side and
Connect to Vref or leave open this pin when               power traces on the other side.
stand-by function is not used.
                                                       6) Provide adequate filtering of some crucial
                                                          points of the circuit, such as voltage references,
                                                          IC's supply pins, etc.

14/23
                                                                                                             C11 4700pF 4KV C12                                                          Figure 33. Typical application circuit for computer monitors (90W).      APPLICATION IDEAS
                                                                                                                                                                                                                                                              Here follows a series of ideas/suggestions aimed at
          F01 AC 250V T3.15A  LF01                    BD01                                                   R19 4.7M R20 4.7M
       88 to 270 C01                                            R01 3.3
                                                                                                                     1          18 D52 BYT13-800
          VAC 0.1F                                       C03 220F
                                            C02               400V                     R16 R18               C10                                                                   180V
                                           0.1F                                       750K 47K              10nF                                                                  65W
                                                                                                             100V
                                                                                                   3W                           17 D53 BYT11-600
                                                                                                                     3
                                                                                                    D05              7          16             C54              C52         C62    80V
                                                                                                  1N4937                                                       100F   100F 100V  10W
                                     D06                                               R17                                                220F 100V           250V
                                   1N4148                                              750K                                                                                        GND

                                                  R03 47K         R04 47K              D04 1N4148                               15
                                                                                                                                14 D54 BYW100-100

                                                  C11 2.2nF                                                  R07 47                                     C55                        6.3V
                                                     R13 47K                                                                                          1000F                       5W

                                                               R12 330K                                                                                 16V
                                                                R06 27
                                                                                                                             8  13
                                                                                       C04 47F                                 12 D55 BYW100-100

       C07 1F                                                                                                                                                                     +15V
                                                                                                                                                                                    5W
                                           4      16       14  9  8                                                                           C56
                                                                                                                                          470F 25V                                -15V
                              R5                                                                                                                                                    5W
       C06                                                                             R08 22                  Q01                        C57
                              12K                                                 10   R11 1K                 STP6              11                                                                                                                               either improving performance or solving common
                                           2                                                                 NA60FI                                                                                                                                           application problems of L5991 based supplies.
                                                                                                                                          470F 25V

       6800pF                                                                                                                   10 D56 BYW100-100     R52
                       R9
                      24K                             L5991       13                                                                                  47

                                           16                                          C05
                                                                                  12
                                                                                       100pF           R10   R54                    R53                 C58
                                                                                                                                    4.7K             47F 25V
                                                                                                       0.22          1K

                                           7                      11

       C09 8.2nF                                                                    6    R21 100                4N35
                                           5
                                                                                        C08                   Q51                                     VR51      C59
                                                                                       3.3nF                 TL431                                    100K     0.01F

                                                                                                                                            C61       R55       R56
                                                                                                                                          0.056F     300K      4.3K

                                    VAC(V) 88 110 220 270                                                                                                                                                                                                                                                          L5991 - L5991A

                                    Pin(W) 2.95 3.10 3.90 4.40                                                                      R58
                                                                                                                                    4.7K
                                    Pout(W)           2

                                                                                                                                                                       D97IN730A

15/23
                                                                                                                                                                                     L5991 - L5991A4700pF 4KV 4700pF 4KV

                                                                                                                                                                                                    Figure 34. Typical application circuit for inkjet printers (40W).F01 AC 250V T1A

16/23            LF01                                  BD01                                        4.7M      4.7M       BYW100-200
                                                                    2.2                          N1
85 TO C01                     C02                                                  BZW06-154                                             2 x 330F                                                                                                                   28V / 0.7A
265 Vac 0.1F                0.1F                               100F    10K                                                               35V                                                                                                                      12V / 1.5A
                                                                  400V                                                                                                                                                                                               GND
                                                                                         1N4937              N2                                                                                                                                                      5V / 0.5A
                                                                             BAT46                                     BYW98-100

                 1.1M

                                                                                                             N3         2 x 470F
                                                                                                                           16V

                                 1.1M                            STK2N50                                               BYW100-50
                    BC337                                            33K
                                                       4.7K           22                         Naux        N4                   470F
                                              22V                                                                                  16V
               47K                                               98
                                                                   10
100nF                 5.6K                                               33F/25V
  22K                                                              13
                       4                           15        14    12
3.3nF                                                              11
                 5.6K  3                                                        22               STP4NA60
                 5.6K  2                                             6          1K
                                                                          470pF
                       16                              L5991
                                                                                470
                       1                                                  470pF                  0.47
                                                                                                 1/2 W

                                                                                                        220        1K

                       7                                                                         4N35
                                          5
330nF

                                                                                                                                    3.9K 5.1K       270K

                                                                                                                        0.022F

VAC(V) 85 110 220 265                                                                            TL431

               Pin(W) 0.90 0.93 1.14 1.57                                                                    2.7K

Pout(W)                0.55                                               D97IN618
                                                                                                                                                                         L5991 - L5991A

Figure 35. Standby thresholds adjustment.

                                       SGND          12     L5991 10

                                                         4                                                      13

                                       VREF                                                                         ISEN R

                                                            RA                                                                 RSENSE

                                                                                                                    OPTIONAL

                                       D97IN751A

Figure 36. Isolated MOSFET Drive & Current Transformer Sensing in 2-switch Topologies.

               VC                                                                                                                                                   VIN
             9
                                                                                                                ISOLATION
                                                                                                                BOUNDARY

                                       10 OUT

L5991

                                               ISEN
                                       13

         12  11
PGND             SGND

                                                                                                                               D97IN761

Figure 37. Low consumption start-up.

                                                                                                      VIN

             2.2M                                                                                          33K

                                                               STD1NB50-1                                                       T
                                                                                                                                    SELF-SUPPLY
                                                                                                           VCC                          WINDING

20V                                    VREF          4      8                                                                  VIN

             47K                                         L5991

                                                     12 11

             D97IN762B

Figure 38. Bipolar transistor driver.

                                               VCC          VC
                                            8               9

                                       L5991                    10 OUT

                                                                13                                              ISEN
                                                            11                                                       D97IN763
                                                            PGND

                                                                                                                                                                         17/23
L5991 - L5991A

Figure 39. Typical E/A compensation networks.

                         From VO                                                                 +
                                 Ri                                         2.5V

                                 Rd Cf                                                              1.3mA

                                         VFB 5                              +                                       2R
                                          Rf                                -                                             R

                                                                                 EA

                                         COMP 6                                                                     12

                                                                                                                             SGND

               Error Amp compensation circuit for stabilizing any current-mode topology except
               for boost and flyback converters operating with continuous inductor current.

               From VO                                                                           +
                                                                            2.5V

                                                                                                    1.3mA

               RP                        VFB 5                              +                                       2R
                           Ri             Rf                                -                                             R

                                                                                 EA

               CP        Rd Cf

                                         COMP 6                                                                     12

                                                                                                                             SGND D97IN507

               Error Amp compensation circuit for stabilizing current-mode boost and flyback
               topologies operating with continuous inductor current.

Figure 40. Feedback with optocoupler.

                                                                                                                             VOUT

                                                COMP
                                         6

                               L5991

                                                                   5                                TL431
                                                                       VFB
                                                                                                    D97IN759
Figure 41. Slope compensation techniques.

           RB  ST-BY     16                                 RB              ST-BY                   16                                     OUT
                 VREF    4                                                    VREF                  4                              10
                RA                            RSLOPE                         RA
                 RCT     2               RSENSE                               RCT                   2                                           R
                CT                                                           CT
                             L5991 I                                                                  L5991                                                        CSLOPE
                ISEN                                                         ISEN
I      RSLOPE            13                                                                         13                           L5991                     RSLOPE
                               12                                                                         12
                                   SGND                                                                       SGND                           13  ISEN
                                                                                                                                      12
   RSENSE                                                                                                                    SGND                                  RSENSE

               OPTIONAL                                                     OPTIONAL                                                             OPTIONAL

                                                                                                                    D97IN760A

18/23
                                                                                                                 L5991 - L5991A

Figure 42. Protection against overvoltage/feedback disconnection (latched)

      RSTART                                                                           RSTART

      VCC                                                               VZ             VCC

                      8                                                        DIS             8
DIS
                                                                                       14 L5991
        14 L5991

      12                 11                                                    2.2K    12                    11

          SGND PGND                                                                         SGND PGND

                             D97IN754                                                                            D98IN905

Figure 43 Protection against overvoltage/feed-              Figure 44. Device shutdown on overcurrent
               back disconnection (not latched)

                                                                                           VREF                  Ipk max     2.5    1- R2
                                                                                    4                                      RSENSE         R1
          RSTART
                                                                                                         R1
                                                                                           DIS                             I       Ipk
                                                                                   14
VREF          VCC

          4              8                                          L5991                                        R2

DC        3      L5991                                                                 ISEN

                                                                    11         12  13

             12              11                                     PGND SGND                                              RSENSE

                                                                                       OPTIONAL

                                 D97IN755A                                                                   D97IN756A

Figure 45. Constant power in pulse-by-pulse current limitation (flyback discontinuous)

                   VIN                                              Lp
             80 400VDC

                             OUT                            RFF                RFF = 6106     RLp
                                                                 R                          RSENSE
                                    10
                                                ISEN
                         L5991

                         11            12  13

      PGND SGND                                                         RSENSE

                                                                                       D97IN757

Figure 46. Voltage mode operation.

                                                DC
                                                         3

                                           10K              L5991

                                               COMP   6     12 13

                                                      SGND              ISEN

                                                                    D97IN758A

                                                                                                                                        19/23
L5991 - L5991A

Figure 47. Device shutdown on mains undervoltage.

                     VIN             R1            VREF  4
                80400VDC
                                         4.7K
                                5.1
                                                                  L5991

                                                         3    12         11

                                     R2 10K              SGND PGND

                                                   D97IN750B

Figure 48. Synchronization to flyback pulses (for monitors).

                                             SYNC  1 L5991

                                     1K                       12
                                       5.1V
                                                   SGND

                                                                  D97IN753A

20/23
DIM.        mm                  inch                                  L5991 - L5991A
            TYP. MAX. MIN.      TYP. MAX.         OUTLINE AND
      MIN.                                    MECHANICAL DATA

a1 0.51                  0.020                        DIP16

B 0.77             1.65 0.030          0.065

b           0.5                 0.020

b1          0.25                0.010

D                  20                  0.787

E           8.5                 0.335

e           2.54                0.100

e3          17.78               0.700

F                  7.1                 0.280

I                  5.1                 0.201

L           3.3                 0.130

Z                  1.27                0.050

                                              21/23
L5991 - L5991A

DIM.         mm                inch              OUTLINE AND
             TYP.                            MECHANICAL DATA
  A    MIN.        MAX. MIN. TYP. MAX.
a1     0.1   0.5                               SO16 Narrow
a2    0.35        1.75               0.069
  b    0.19  1.27
b1          8.89  0.25 0.004         0.009
  C     9.8
c1     5.8        1.6                0.063
D (1)
  E     3.8        0.46 0.014         0.018
  e     4.6
e3     0.4        0.25 0.007         0.010
F (1)
  G                            0.020
  L
  M                45 (typ.)
  S
                   10 0.386           0.394

                   6.2 0.228          0.244

                               0.050

                               0.350

                   4 0.150            0.157

                   5.3 0.181          0.209

                   1.27 0.016         0.050

                   0.62               0.024

                   8(max.)

(1) D and F do not include mold flash or protrusions. Mold flash or potrusions shall not exceed 0.15mm (.006inch).

22/23
                                                                                                     L5991 - L5991A

Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences
of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is
granted by implication or otherwise under any patent or patent rights of STMicroelectronics. Specification mentioned in this publication are
subject to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products
are not authorized for use as critical components in life support devices or systems without express written approval of STMicroelectronics.

                                                     The ST logo is a registered trademark of STMicroelectronics
                                                 2001 STMicroelectronics Printed in Italy All Rights Reserved

                                                              STMicroelectronics GROUP OF COMPANIES
              Australia - Brazil - China - Finland - France - Germany - Hong Kong - India - Italy - Japan - Malaysia - Malta - Morocco -

                                                Singapore - Spain - Sweden - Switzerland - United Kingdom - U.S.A.
                                                                                http://www.st.com

                                                                                                                                                          23/23
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved