datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

DSPIC33FJ64GP206-I-PT

器件型号:DSPIC33FJ64GP206-I-PT
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Microchip
厂商官网:https://www.microchip.com
下载文档

器件描述

In-Circuit Debuggers PICkit 3 In-Circuit Debugger

参数

产品属性属性值
产品种类:
Product Category:
Digital Signal Processors & Controllers - DSP, DSC
制造商:
Manufacturer:
Microchip
RoHS:YES
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
TQFP-64
系列:
Series:
dsPIC33F
产品:
Product:
DSCs
Core:dsPIC33FJ
Maximum Clock Frequency:40 MHz
Program Memory Size:64 kB
Data RAM Size:8 kB
工作电源电压:
Operating Supply Voltage:
3 V to 3.6 V
最大工作温度:
Maximum Operating Temperature:
+ 85 C
封装:
Packaging:
Tray
商标:
Brand:
Microchip Technology
Data Bus Width:16 bit
高度:
Height:
1 mm
接口类型:
Interface Type:
I2C/SPI/UART
长度:
Length:
10 mm
最小工作温度:
Minimum Operating Temperature:
- 40 C
Moisture Sensitive:Yes
Number of I/Os:53 I/O
Number of Timers/Counters:9 Timer
Processor Series:dsPIC33F
Program Memory Type:Flash
工厂包装数量:
Factory Pack Quantity:
160
商标名:
Tradename:
dsPIC
宽度:
Width:
10 mm
单位重量:
Unit Weight:
0.012720 oz

DSPIC33FJ64GP206-I-PT器件文档内容

dsPIC33FJXXXGPX06/X08/X10

                                  Data Sheet

                                  High-Performance,

                                  16-Bit Digital Signal Controllers

© 2009 Microchip Technology Inc.  DS70286C
Note the following details of the code protection feature on Microchip devices:

•  Microchip products meet the specification contained in their particular Microchip Data Sheet.

•  Microchip believes that its family of products is one of the most secure families of its kind on the market today, when used in the

   intended manner and under normal conditions.

•  There are dishonest and possibly illegal methods used to breach the code protection feature. All of these methods, to our

   knowledge, require using the Microchip products in a manner outside the operating specifications contained in Microchip’s Data

   Sheets. Most likely, the person doing so is engaged in theft of intellectual property.

•  Microchip is willing to work with the customer who is concerned about the integrity of their code.

•  Neither Microchip nor any other semiconductor manufacturer can guarantee the security of their code. Code protection does not

   mean that we are guaranteeing the product as “unbreakable.”

Code protection is constantly evolving. We at Microchip are committed to continuously improving the code protection features of our

products. Attempts to break Microchip’s code protection feature may be a violation of the Digital Millennium Copyright Act. If such acts

allow unauthorized access to your software or other copyrighted work, you may have a right to sue for relief under that Act.

Information    contained   in   this  publication     regarding     device     Trademarks

applications and the like is provided only for your convenience                The Microchip name and logo, the Microchip logo, Accuron,

and may be superseded by updates. It is your responsibility to                 dsPIC, KEELOQ, KEELOQ logo, MPLAB, PIC, PICmicro,

ensure that your application meets with your specifications.                   PICSTART, rfPIC, SmartShunt and UNI/O are registered

MICROCHIP         MAKES         NO    REPRESENTATIONS               OR         trademarks of Microchip Technology Incorporated in the

WARRANTIES        OF       ANY  KIND  WHETHER         EXPRESS       OR         U.S.A. and other countries.

IMPLIED,       WRITTEN          OR    ORAL,         STATUTORY       OR

OTHERWISE,           RELATED          TO       THE    INFORMATION,             FilterLab, Linear Active Thermistor, MXDEV, MXLAB,

INCLUDING      BUT         NOT  LIMITED        TO    ITS  CONDITION,           SEEVAL, SmartSensor and The Embedded Control Solutions

QUALITY,       PERFORMANCE,               MERCHANTABILITY           OR         Company are registered trademarks of Microchip Technology

FITNESS      FOR     PURPOSE.       Microchip  disclaims       all  liability  Incorporated in the U.S.A.

arising  from  this  information    and   its  use.  Use  of   Microchip       Analog-for-the-Digital Age, Application Maestro, CodeGuard,

devices in life support and/or safety applications is entirely at              dsPICDEM, dsPICDEM.net, dsPICworks, dsSPEAK, ECAN,

the buyer’s risk, and the buyer agrees to defend, indemnify and                ECONOMONITOR, FanSense, In-Circuit Serial

hold harmless Microchip from any and all damages, claims,                      Programming, ICSP, ICEPIC, Mindi, MiWi, MPASM, MPLAB

suits, or expenses resulting from such use. No licenses are                    Certified logo, MPLIB, MPLINK, mTouch, nanoWatt XLP,

conveyed,      implicitly  or   otherwise,     under      any  Microchip       PICkit, PICDEM, PICDEM.net, PICtail, PIC32 logo, PowerCal,

intellectual property rights.                                                  PowerInfo, PowerMate, PowerTool, REAL ICE, rfLAB, Select

                                                                               Mode, Total Endurance, TSHARC, WiperLock and ZENA are

                                                                               trademarks of Microchip Technology Incorporated in the

                                                                               U.S.A. and other countries.

                                                                               SQTP is a service mark of Microchip Technology Incorporated

                                                                               in the U.S.A.

                                                                               All other trademarks mentioned herein are property of their

                                                                               respective companies.

                                                                               © 2009, Microchip Technology Incorporated, Printed in the

                                                                               U.S.A., All Rights Reserved.

                                                                               Printed on recycled paper.

                                                                               Microchip received ISO/TS-16949:2002 certification for its worldwide

                                                                               headquarters, design and wafer fabrication facilities in Chandler and

                                                                               Tempe, Arizona; Gresham, Oregon and design centers in California

                                                                               and India. The Company’s quality system processes and procedures

                                                                               are for its PIC® MCUs and dsPIC® DSCs, KEELOQ® code hopping

                                                                               devices, Serial EEPROMs, microperipherals, nonvolatile memory and

                                                                               analog products. In addition, Microchip’s quality system for the design

                                                                               and manufacture of development systems is ISO 9001:2000 certified.

DS70286C-page ii                                                                                            © 2009 Microchip Technology Inc.
                                         dsPIC33FJXXXGPX06/X08/X10

      High-Performance, 16-Bit Digital Signal Controllers

Operating Range:                                   Digital I/O:

•  Up to 40 MIPS operation (at 3.0-3.6V):          •  Up to 85 programmable digital I/O pins

   -  Industrial temperature range                 •  Wake-up/Interrupt-on-Change on up to 24 pins

      (-40°C to +85°C)                             •  Output pins can drive from 3.0V to 3.6V

High-Performance DSC CPU:                          •  All digital input pins are 5V tolerant

                                                   •  4 mA sink on all I/O pins

•  Modified Harvard architecture

•  C compiler optimized instruction set            On-Chip Flash and SRAM:

•  16-bit wide data path

•  24-bit wide instructions                        •  Flash program memory, up to 256 Kbytes

•  Linear program memory addressing up to 4M       •  Data SRAM, up to 30 Kbytes (includes 2 Kbytes

   instruction words                                  of DMA RAM):

•  Linear data memory addressing up to 64 Kbytes   System Management:

•  83 base instructions: mostly 1 word/1 cycle

•  Sixteen 16-bit General Purpose Registers        •  Flexible clock options:

•  Two 40-bit accumulators:                           -  External, crystal, resonator, internal RC

   -  With rounding and saturation options            -  Fully integrated PLL

•  Flexible and powerful addressing modes:            -  Extremely low jitter PLL

   -  Indirect, Modulo and Bit-Reversed            •  Power-up Timer

•  Software stack                                  •  Oscillator Start-up Timer/Stabilizer

•  16 x 16 fractional/integer multiply operations  •  Watchdog Timer with its own RC oscillator

•  32/16 and 16/16 divide operations               •  Fail-Safe Clock Monitor

•  Single-cycle multiply and accumulate:           •  Reset by multiple sources

   -  Accumulator write back for DSP operations    Power Management:

   -  Dual data fetch

•  Up to ±16-bit shifts for up to 40-bit data      •  On-chip 2.5V voltage regulator

Direct Memory Access (DMA):                        •  Switch between clock sources in real time

                                                   •  Idle, Sleep and Doze modes with fast wake-up

•  8-channel hardware DMA:

•  2 Kbytes dual ported DMA buffer area            Timers/Capture/Compare/PWM:

   (DMA RAM) to store data transferred via DMA:

   -  Allows data transfer between RAM and a       •  Timer/Counters, up to nine 16-bit timers:

      peripheral while CPU is executing code          -  Can pair up to make four 32-bit timers

      (no cycle stealing)                             -  1 timer runs as Real-Time Clock with external

•  Most peripherals support DMA                          32.768 kHz oscillator

Interrupt Controller:                                 -  Programmable prescaler

                                                   •  Input Capture (up to eight channels):

•  5-cycle latency                                    -  Capture on up, down or both edges

•  Up to 63 available interrupt sources               -  16-bit capture input functions

•  Up to five external interrupts                     -  4-deep FIFO on each capture

•  Seven programmable priority levels              •  Output Compare (up to eight channels):

•  Five processor exceptions                          -  Single or Dual 16-Bit Compare mode

                                                      -  16-bit Glitchless PWM mode

© 2009 Microchip Technology Inc.                                                              DS70286C-page 1
dsPIC33FJXXXGPX06/X08/X10

Communication Modules:                                   Analog-to-Digital Converters (ADCs):

•  3-wire SPI (up to two modules):                       •  Up to two ADC modules in a device

   -  Framing supports I/O interface to simple           •  10-bit, 1.1 Msps or 12-bit, 500 ksps conversion:

      codecs                                                -  Two, four or eight simultaneous samples

   -  Supports 8-bit and 16-bit data                        -  Up to 32 input channels with auto-scanning

   -  Supports all serial clock formats and                 -  Conversion start can be manual or

      sampling modes                                           synchronized with one of four trigger sources

•  I2C™ (up to two modules):                                -  Conversion possible in Sleep mode

   -  Full Multi-Master Slave mode support                  -  ±1 LSb max integral nonlinearity

   -  7-bit and 10-bit addressing                           -  ±1 LSb max differential nonlinearity

   -  Bus collision detection and arbitration

   -  Integrated signal conditioning                     CMOS Flash Technology:

   -  Slave address masking                              •  Low-power, high-speed Flash technology

•  UART (up to two modules):                             •  Fully static design

   -  Interrupt on address bit detect                    •  3.3V (±10%) operating voltage

   -  Interrupt on UART error                            •  Industrial temperature

   -  Wake-up on Start bit from Sleep mode               •  Low-power consumption

   -  4-character TX and RX FIFO buffers

   -  LIN bus support                                    Packaging:

   -  IrDA® encoding and decoding in hardware

   -  High-Speed Baud mode                               •  100-pin TQFP (14x14x1 mm and 12x12x1 mm)

   -  Hardware Flow Control with CTS and RTS             •  80-pin TQFP (12x12x1 mm)

•  Data Converter Interface (DCI) module:                •  64-pin TQFP (10x10x1 mm)

   -  Codec interface                                       Note:  See  the      device  variant  tables  for  exact

   -  Supports I2S and AC’97 protocols                             peripheral features per device.

   -  Up to 16-bit data words, up to 16 words per

      frame

   -  4-word deep TX and RX buffers

•  Enhanced CAN (ECAN™ module) 2.0B active

   (up to 2 modules):

   -  Up to eight transmit and up to 32 receive buffers

   -  16 receive filters and three masks

   -  Loopback, Listen Only and Listen All

      Messages modes for diagnostics and bus

      monitoring

   -  Wake-up on CAN message

   -  Automatic processing of Remote

      Transmission Requests

   -  FIFO mode using DMA

   -  DeviceNet™ addressing support

DS70286C-page 2                                                                     © 2009 Microchip Technology Inc.
                                       dsPIC33FJXXXGPX06/X08/X10

dsPIC33F PRODUCT FAMILIES                                                                                    The    device     names,      pin   counts,    memory                             sizes  and

                                                                                                             peripheral availability of each family are listed below,

The   dsPIC33F      General  Purpose   Family     of  devices                                                followed by their pinout diagrams.

are ideal for a wide variety of 16-bit MCU embedded

applications. The controllers with codec interfaces are

well-suited    for  speech   and       audio      processing

applications.

dsPIC33F General Purpose Family Controllers

                             Program                  16-bit Timer  Input Capture  Output Compare  Std. PWM  Codec  Interface              UART       I2C™  Enhanced  CAN™  I/O Pins (Max)(2)

      Device           Pins  Flash     RAM                                                                                     ADC               SPI                                           Packages
                                       (Kbyte)(1)
                             Memory

                             (Kbyte)

dsPIC33FJ64GP206       64         64          8       9             8              8                              1            1 ADC,  18  2     2    1     0               53                 PT

                                                                                                                               ch

dsPIC33FJ64GP306       64         64          16      9             8              8                              1            1 ADC,  18  2     2    2     0               53                 PT

                                                                                                                               ch

dsPIC33FJ64GP310       100        64          16      9             8              8                              1            1 ADC,  32  2     2    2     0               85                 PF, PT

                                                                                                                               ch

dsPIC33FJ64GP706       64         64          16      9             8              8                              1            2 ADC,  18  2     2    2     2               53                 PT

                                                                                                                               ch

dsPIC33FJ64GP708       80         64          16      9             8              8                              1            2 ADC,  24  2     2    2     2               69                 PT

                                                                                                                               ch

dsPIC33FJ64GP710       100        64          16      9             8              8                              1            2 ADC,  32  2     2    2     2               85                 PF, PT

                                                                                                                               ch

dsPIC33FJ128GP206      64         128         8       9             8              8                              1            1 ADC,  18  2     2    1     0               53                 PT

                                                                                                                               ch

dsPIC33FJ128GP306      64         128         16      9             8              8                              1            1 ADC,  18  2     2    2     0               53                 PT

                                                                                                                               ch

dsPIC33FJ128GP310      100        128         16      9             8              8                              1            1 ADC,  32  2     2    2     0               85                 PF, PT

                                                                                                                               ch

dsPIC33FJ128GP706      64         128         16      9             8              8                              1            2 ADC,  18  2     2    2     2               53                 PT

                                                                                                                               ch

dsPIC33FJ128GP708      80         128         16      9             8              8                              1            2 ADC,  24  2     2    2     2               69                 PT

                                                                                                                               ch

dsPIC33FJ128GP710      100        128         16      9             8              8                              1            2 ADC,  32  2     2    2     2               85                 PF, PT

                                                                                                                               ch

dsPIC33FJ256GP506      64         256         16      9             8              8                              1            1 ADC,  18  2     2    2     1               53                 PT

                                                                                                                               ch

dsPIC33FJ256GP510      100        256         16      9             8              8                              1            1 ADC,  32  2     2    2     1               85                 PF, PT

                                                                                                                               ch

dsPIC33FJ256GP710      100        256         30      9             8              8                              1            2 ADC,  32  2     2    2     2               85                 PF, PT

                                                                                                                               ch

Note  1:     RAM size  is inclusive of 2 Kbytes DMA RAM.

      2:     Maximum   I/O pin count includes pins shared by        the            peripheral                functions.

© 2009 Microchip Technology Inc.                                                                                                                                      DS70286C-page 3
dsPIC33FJXXXGPX06/X08/X10

Pin Diagrams

64-Pin TQFP                                                                                                                                                                                                                                                                         = Pins are up to 5V tolerant

                                    CSDO/RG13           CSDI/RG12      CSCK/RG14  RG0   RG1            RF1      RF0            VDD            VCAP/VDDCORE  OC8/CN16/RD7  OC7/CN15/RD6   OC6/IC6/CN14/RD5  OC5/IC5/CN13/RD4  OC4/RD3              OC3/RD2        OC2/RD1

                                    64                  63             62         61    60             59       58             57             56            55            54             53                52                51                   50             49

                 COFS/RG15      1                                                                                                                                                                                                                                               48  PGEC2/SOSCO/T1CK/CN0/RC14

AN16/T2CK/T7CK/RC1              2                                                                                                                                                                                                                                               47  PGED2/SOSCI/T4CK/CN1/RC13

AN17/T3CK/T6CK/RC2              3                                                                                                                                                                                                                                               46  OC1/RD0

                 SCK2/CN8/RG6   4                                                                                                                                                                                                                                               45  IC4/INT4/RD11

                 SDI2/CN9/RG7   5                                                                                                                                                                                                                                               44  IC3/INT3/RD10

                 SDO2/CN10/RG8  6                                                                                                                                                                                                                                               43  IC2/U1CTS/INT2/RD9

                         MCLR   7                                                                                                                                                                                                                                               42  IC1/INT1/RD8

                 SS2/CN11/RG9   8                                                 dsPIC33FJ64GP206                                                                                                                                                                              41  VSS

                         VSS    9                                                 dsPIC33FJ128GP206                                                                                                                                                                             40  OSC2/CLKO/RC15

                         VDD    10                                                                                                                                                                                                                                              39  OSC1/CLKIN/RC12

AN5/IC8/CN7/RB5                 11                                                                                                                                                                                                                                              38  VDD

AN4/IC7/CN6/RB4                 12                                                                                                                                                                                                                                              37  SCL1/RG2

                 AN3/CN5/RB3    13                                                                                                                                                                                                                                              36  SDA1/RG3

AN2/SS1/CN4/RB2                 14                                                                                                                                                                                                                                              35  U1RTS/SCK1/INT0/RF6

PGEC3/AN1/VREF-/CN3/RB1         15                                                                                                                                                                                                                                              34  U1RX/SDI1/RF2

PGED3/AN0/VREF+/CN2/RB0         16                                                                                                                                                                                                                                              33  U1TX/SDO1/RF3

                                    17                  18             19         20    21             22       23             24             25            26            27             28                29                30                   31             32

                                    PGEC1/AN6/OCFA/RB6                 AVDD       AVSS  U2CTS/AN8/RB8  AN9/RB9  TMS/AN10/RB10  TDO/AN11/RB11  VSS           VDD           TCK/AN12/RB12  TDI/AN13/RB13     U2RTS/AN14/RB14   AN15/OCFB/CN12/RB15  U2RX/CN17/RF4  U2TX/CN18/RF5

                                                        PGED1/AN7/RB7

DS70286C-page 4                                                                                                                                                                                                                                                                          © 2009 Microchip Technology  Inc.
                                      dsPIC33FJXXXGPX06/X08/X10

Pin Diagrams (Continued)

64-Pin TQFP                                                                                                                                                                                                                                                                                     = Pins are up to 5V tolerant

                                      CSDO/RG13           CSDI/RG12      CSCK/RG14  RG0   RG1            RF1      RF0            VDD            VCAP/VDDCORE  OC8/CN16/RD7  OC7/CN15/RD6   OC6/IC6/CN14/RD5  OC5/IC5/CN13/RD4  OC4/RD3              OC3/RD2             OC2/RD1

                                      64                  63             62         61    60             59       58             57             56            55            54             53                52                51                   50                  49

             COFS/RG15            1                                                                                                                                                                                                                                                         48  PGEC2/SOSCO/T1CK/CN0/RC14

AN16/T2CK/T7CK/RC1                2                                                                                                                                                                                                                                                         47  PGED2/SOSCI/T4CK/CN1/RC13

AN17/T3CK/T6CK/RC2                3                                                                                                                                                                                                                                                         46  OC1/RD0

             SCK2/CN8/RG6         4                                                                                                                                                                                                                                                         45  IC4/INT4/RD11

             SDI2/CN9/RG7         5                                                                                                                                                                                                                                                         44  IC3/INT3/RD10

SDO2/CN10/RG8                     6                                                                                                                                                                                                                                                         43  IC2/U1CTS/INT2/RD9

                         MCLR     7                                                 dsPIC33FJ64GP306                                                                                                                                                                                        42  IC1/INT1/RD8

             SS2/CN11/RG9         8                                                                                                                                                                                                                                                         41  VSS

                         VSS      9                                                 dsPIC33FJ128GP306                                                                                                                                                                                       40  OSC2/CLKO/RC15

                         VDD      10                                                                                                                                                                                                                                                        39  OSC1/CLKIN/RC12

AN5/IC8/CN7/RB5                   11                                                                                                                                                                                                                                                        38  VDD

AN4/IC7/CN6/RB4                   12                                                                                                                                                                                                                                                        37  SCL1/RG2

             AN3/CN5/RB3          13                                                                                                                                                                                                                                                        36  SDA1/RG3

AN2/SS1/CN4/RB2                   14                                                                                                                                                                                                                                                        35  U1RTS/SCK1/INT0/RF6

PGEC3/AN1/VREF-/CN3/RB1           15                                                                                                                                                                                                                                                        34  U1RX/SDI1/RF2

PGED3/AN0/VREF+/CN2/RB0           16                                                                                                                                                                                                                                                        33  U1TX/SDO1/RF3

                                      17                  18             19         20    21             22       23             24             25            26            27             28                29                30                   31                  32

                                      PGEC1/AN6/OCFA/RB6                 AVDD       AVSS  U2CTS/AN8/RB8  AN9/RB9  TMS/AN10/RB10  TDO/AN11/RB11  VSS           VDD           TCK/AN12/RB12  TDI/AN13/RB13     U2RTS/AN14/RB14   AN15/OCFB/CN12/RB15  U2RX/SDA2/CN17/RF4  U2TX/SCL2/CN18/RF5

                                                          PGED1/AN7/RB7

© 2009 Microchip Technology Inc.                                                                                                                                                                                                                                                                                    DS70286C-page 5
dsPIC33FJXXXGPX06/X08/X10

Pin Diagrams (Continued)

64-Pin TQFP                                                                                                                                                                                                                                                                                    = Pins are up to 5V tolerant

                                    CSDO/RG13           CSDI/RG12      CSCK/RG14  RG0   RG1            C1TX/RF1  C1RX/RF0       VDD            VCAP/VDDCORE  OC8/CN16/RD7  OC7/CN15/RD6   OC6/IC6/CN14/RD5  OC5/IC5/CN13/RD4  OC4/RD3              OC3/RD2             OC2/RD1

                                    64                  63             62         61    60             59        58             57             56            55            54             53                52                51                   50                  49

                 COFS/RG15      1                                                                                                                                                                                                                                                          48  PGEC2/SOSCO/T1CK/CN0/RC14

AN16/T2CK/T7CK/RC1              2                                                                                                                                                                                                                                                          47  PGED2/SOSCI/T4CK/CN1/RC13

AN17/T3CK/T6CK/RC2              3                                                                                                                                                                                                                                                          46  OC1/RD0

                 SCK2/CN8/RG6   4                                                                                                                                                                                                                                                          45  IC4/INT4/RD11

                 SDI2/CN9/RG7   5                                                                                                                                                                                                                                                          44  IC3/INT3/RD10

                 SDO2/CN10/RG8  6                                                                                                                                                                                                                                                          43  IC2/U1CTS/INT2/RD9

                         MCLR   7                                                                                                                                                                                                                                                          42  IC1/INT1/RD8

                 SS2/CN11/RG9   8                                                 dsPIC33FJ256GP506                                                                                                                                                                                        41  VSS

                         VSS    9                                                                                                                                                                                                                                                          40  OSC2/CLKO/RC15

                         VDD    10                                                                                                                                                                                                                                                         39  OSC1/CLKIN/RC12

AN5/IC8/CN7/RB5                 11                                                                                                                                                                                                                                                         38  VDD

AN4/IC7/CN6/RB4                 12                                                                                                                                                                                                                                                         37  SCL1/RG2

                 AN3/CN5/RB3    13                                                                                                                                                                                                                                                         36  SDA1/RG3

AN2/SS1/CN4/RB2                 14                                                                                                                                                                                                                                                         35  U1RTS/SCK1/INT0/RF6

PGEC3/AN1/VREF-/CN3/RB1         15                                                                                                                                                                                                                                                         34  U1RX/SDI1/RF2

PGED3/AN0/VREF+/CN2/RB0         16                                                                                                                                                                                                                                                         33  U1TX/SDO1/RF3

                                    17                  18             19         20    21             22        23             24             25            26            27             28                29                30                   31                  32

                                    PGEC1/AN6/OCFA/RB6                 AVDD       AVSS  U2CTS/AN8/RB8  AN9/RB9   TMS/AN10/RB10  TDO/AN11/RB11  VSS           VDD           TCK/AN12/RB12  TDI/AN13/RB13     U2RTS/AN14/RB14   AN15/OCFB/CN12/RB15  U2RX/SDA2/CN17/RF4  U2TX/SCL2/CN18/RF5

                                                        PGED1/AN7/RB7

DS70286C-page 6                                                                                                                                                                                                                                                                                     © 2009 Microchip Technology  Inc.
                                      dsPIC33FJXXXGPX06/X08/X10

Pin Diagrams (Continued)

64-Pin TQFP                                                                                                                                                                                                                                                                                          = Pins are up to 5V tolerant

                                      CSDO/RG13           CSDI/RG12      CSCK/RG14  C2RX/RG0  C2TX/RG1       C1TX/RF1  C1RX/RF0       VDD            VCAP/VDDCORE  OC8/CN16/RD7  OC7/CN15/RD6   OC6/IC6/CN14/RD5  OC5/IC5/CN13/RD4  OC4/RD3              OC3/RD2             OC2/RD1

                                      64                  63             62         61        60             59        58             57             56            55            54             53                52                51                   50                  49

             COFS/RG15            1                                                                                                                                                                                                                                                              48  PGEC2/SOSCO/T1CK/CN0/RC14

AN16/T2CK/T7CK/RC1                2                                                                                                                                                                                                                                                              47  PGED2/SOSCI/T4CK/CN1/RC13

AN17/T3CK/T6CK/RC2                3                                                                                                                                                                                                                                                              46  OC1/RD0

SCK2/CN8/RG6                      4                                                                                                                                                                                                                                                              45  IC4/INT4/RD11

             SDI2/CN9/RG7         5                                                                                                                                                                                                                                                              44  IC3/INT3/RD10

SDO2/CN10/RG8                     6                                                                                                                                                                                                                                                              43  IC2/U1CTS/INT2/RD9

                         MCLR     7                                                                                                                                                                                                                                                              42  IC1/INT1/RD8

             SS2/CN11/RG9         8                                                 dsPIC33FJ64GP706                                                                                                                                                                                             41  VSS

                         VSS      9                                                 dsPIC33FJ128GP706                                                                                                                                                                                            40  OSC2/CLKO/RC15

                         VDD      10                                                                                                                                                                                                                                                             39  OSC1/CLKIN/RC12

AN5/IC8/CN7/RB5                   11                                                                                                                                                                                                                                                             38  VDD

AN4/IC7/CN6/RB4                   12                                                                                                                                                                                                                                                             37  SCL1/RG2

             AN3/CN5/RB3          13                                                                                                                                                                                                                                                             36  SDA1/RG3

AN2/SS1/CN4/RB2                   14                                                                                                                                                                                                                                                             35  U1RTS/SCK1/INT0/RF6

PGEC3/AN1/VREF-/CN3/RB1           15                                                                                                                                                                                                                                                             34  U1RX/SDI1/RF2

PGED3/AN0/VREF+/CN2/RB0           16                                                                                                                                                                                                                                                             33  U1TX/SDO1/RF3

                                      17                  18             19         20        21             22        23             24             25            26            27             28                29                30                   31                  32

                                      PGEC1/AN6/OCFA/RB6                 AVDD       AVSS      U2CTS/AN8/RB8  AN9/RB9   TMS/AN10/RB10  TDO/AN11/RB11  VSS           VDD           TCK/AN12/RB12  TDI/AN13/RB13     U2RTS/AN14/RB14   AN15/OCFB/CN12/RB15  U2RX/SDA2/CN17/RF4  U2TX/SCL2/CN18/RF5

                                                          PGED1/AN7/RB7

© 2009 Microchip Technology Inc.                                                                                                                                                                                                                                                                                         DS70286C-page 7
dsPIC33FJXXXGPX06/X08/X10

Pin Diagrams (Continued)

80-Pin TQFP                                                                                                                                                                                                                                                                                                                                     =  Pins are up to 5V tolerant

                                                CSDO/RG13      CSDI/RG12  CSCK/RG14   AN23/CN23/RA7  AN22/CN22/RA6  C2RX/RG0  C2TX/RG1  C1TX/RF1  C1RX/RF0   VDD        VCAP/VDDCORE  OC8/CN16/RD7  OC7/CN15/RD6   OC6/CN14/RD5   OC5/CN13/RD4     IC6/CN19/RD13        IC5/RD12             OC4/RD3              OC3/RD2        OC2/RD1

                                                80         79             78         77              76             75        74        73        72         71         70            69            68             67             66               65                   64                   63                   62             61

COFS/RG15                1                                                                                                                                                                                                                                                                                                                60       PGEC2/SOSCO/T1CK/CN0/RC14

AN16/T2CK/T7CK/RC1       2                                                                                                                                                                                                                                                                                                                59       PGED2/SOSCI/CN1/RC13

AN17/T3CK/T6CK/RC2       3                                                                                                                                                                                                                                                                                                                58       OC1/RD0

AN18/T4CK/T9CK/RC3       4                                                                                                                                                                                                                                                                                                                57       IC4/RD11

AN19/T5CK/T8CK/RC4       5                                                                                                                                                                                                                                                                                                                56       IC3/RD10

SCK2/CN8/RG6             6                                                                                                                                                                                                                                                                                                                55       IC2/RD9

SDI2/CN9/RG7             7                                                                                                                                                                                                                                                                                                                54       IC1/RD8

SDO2/CN10/RG8            8                                                                                                                                                                                                                                                                                                                53       SDA2/INT4/RA3

                   MCLR  9                                                                                                                                                                                                                                                                                                                52       SCL2/INT3/RA2

SS2/CN11/RG9             10                                                                                         dsPIC33FJ64GP708                                                                                                                                                                                                      51       VSS

                   VSS   11                                                                                         dsPIC33FJ128GP708                                                                                                                                                                                                     50       OSC2/CLKO/RC15

                   VDD   12                                                                                                                                                                                                                                                                                                               49       OSC1/CLKIN/RC12

TMS/AN20/INT1/RA12       13                                                                                                                                                                                                                                                                                                               48       VDD

TDO/AN21/INT2/RA13       14                                                                                                                                                                                                                                                                                                               47       SCL1/RG2

AN5/CN7/RB5              15                                                                                                                                                                                                                                                                                                               46       SDA1/RG3

AN4/CN6/RB4              16                                                                                                                                                                                                                                                                                                               45       SCK1/INT0/RF6

AN3/CN5/RB3              17                                                                                                                                                                                                                                                                                                               44       SDI1/RF7

AN2/SS1/CN4/RB2          18                                                                                                                                                                                                                                                                                                               43       SDO1/RF8

PGEC3/AN1/CN3/RB1        19                                                                                                                                                                                                                                                                                                               42       U1RX/RF2

PGED3/AN0/CN2/RB0        20                                                                                                                                                                                                                                                                                                               41       U1TX/RF3

                            21                  22             23         24          25             26                 27             28         29         30         31            32            33             34             35               36                   37                   38                   39             40

                            PGEC1/AN6/OCFA/RB6                 VREF-/RA9  VREF+/RA10  AVDD           AVSS               U2CTS/AN8/RB8   AN9/RB9   AN10/RB10  AN11/RB11  VSS           VDD           TCK/AN12/RB12  TDI/AN13/RB13  U2RTS/AN14/RB14  AN15/OCFB/CN12/RB15  IC7/U1CTS/CN20/RD14  IC8/U1RTS/CN21/RD15  U2RX/CN17/RF4  U2TX/CN18/RF5

                                                PGED1/AN7/RB7

DS70286C-page 8                                                                                                                                                                                                                                                                                                                                    © 2009 Microchip Technology  Inc.
                                                                                            dsPIC33FJXXXGPX06/X08/X10

Pin Diagrams (Continued)

100-Pin TQFP                                                                                                                                                                                                                                                                                                                                                  = Pins are up to 5V tolerant

                             AN28/RE4           AN27/RE3       AN26/RE2   CSDO/RG13   CSDI/RG12  CSCK/RG14  AN25/RE1  AN24/RE0  AN23/CN23/RA7  AN22/CN22/RA6  RG0  RG1  RF1      RF0         VDD         VCAP/VDDCORE  OC8/CN16/RD7  OC7/CN15/RD6  OC6/CN14/RD5         OC5/CN13/RD4  IC6/CN19/RD13  IC5/RD12             OC4/RD3              OC3/RD2  OC2/RD1

                             100                99             98         97          96         95         94        93        92             91             90   89   88       87          86          85            84            83            82                   81            80             79                   78                   77             76

COFS/RG15                1                                                                                                                                                                                                                                                                                                                                    75             VSS

                   VDD   2                                                                                                                                                                                                                                                                                                                                    74             PGEC2/SOSCO/T1CK/CN0/RC14

AN29/RE5                 3                                                                                                                                                                                                                                                                                                                                    73             PGED2/SOSCI/CN1/RC13

AN30/RE6                 4                                                                                                                                                                                                                                                                                                                                    72             OC1/RD0

AN31/RE7                 5                                                                                                                                                                                                                                                                                                                                    71             IC4/RD11

AN16/T2CK/T7CK/RC1       6                                                                                                                                                                                                                                                                                                                                    70             IC3/RD10

AN17/T3CK/T6CK/RC2       7                                                                                                                                                                                                                                                                                                                                    69             IC2/RD9

AN18/T4CK/T9CK/RC3       8                                                                                                                                                                                                                                                                                                                                    68             IC1/RD8

AN19/T5CK/T8CK/RC4       9                                                                                                                                                                                                                                                                                                                                    67             INT4/RA15

SCK2/CN8/RG6             10                                                                                                                                                                                                                                                                                                                                   66             INT3/RA14

SDI2/CN9/RG7             11                                                                                                                                                                                                                                                                                                                                   65             VSS

SDO2/CN10/RG8            12                                                                                                                                                                                                                                                                                                                                   64             OSC2/CLKO/RC15

                   MCLR  13                                                                                           dsPIC33FJ64GP310                                                                                                                                                                                                                        63             OSC1/CLKIN/RC12

SS2/CN11/RG9             14                                                                                           dsPIC33FJ128GP310                                                                                                                                                                                                                       62             VDD

                   VSS   15                                                                                                                                                                                                                                                                                                                                   61             TDO/RA5

                   VDD   16                                                                                                                                                                                                                                                                                                                                   60             TDI/RA4

TMS/RA0                  17                                                                                                                                                                                                                                                                                                                                   59             SDA2/RA3

AN20/INT1/RA12           18                                                                                                                                                                                                                                                                                                                                   58             SCL2/RA2

AN21/INT2/RA13           19                                                                                                                                                                                                                                                                                                                                   57             SCL1/RG2

AN5/CN7/RB5              20                                                                                                                                                                                                                                                                                                                                   56             SDA1/RG3

AN4/CN6/RB4              21                                                                                                                                                                                                                                                                                                                                   55             SCK1/INT0/RF6

AN3/CN5/RB3              22                                                                                                                                                                                                                                                                                                                                   54             SDI1/RF7

AN2/SS1/CN4/RB2          23                                                                                                                                                                                                                                                                                                                                   53             SDO1/RF8

PGEC3/AN1/CN3/RB1        24                                                                                                                                                                                                                                                                                                                                   52             U1RX/RF2

PGED3/AN0/CN2/RB0        25                                                                                                                                                                                                                                                                                                                                   51             U1TX/RF3

                            26                  27             28         29          30         31         32        33        34             35             36   37   38       39          40          41            42            43            44                   45            46             47                   48                   49             50

                            PGEC1/AN6/OCFA/RB6                 VREF-/RA9  VREF+/RA10  AVDD       AVSS       AN8/RB8   AN9/RB9   AN10/RB10      AN11/RB11      VSS  VDD  TCK/RA1  U2RTS/RF13  U2CTS/RF12  AN12/RB12     AN13/RB13     AN14/RB14     AN15/OCFB/CN12/RB15  VSS           VDD            IC7/U1CTS/CN20/RD14  IC8/U1RTS/CN21/RD15  U2RX/CN17/RF4  U2TX/CN18/RF5

                                                PGED1/AN7/RB7

© 2009 Microchip Technology Inc.                                                                                                                                                                                                                                                                                                                                                            DS70286C-page 9
dsPIC33FJXXXGPX06/X08/X10

Pin Diagrams (Continued)

100-Pin TQFP                                                                                                                                                                                                                                                                                                                                                                  =  Pins are up to 5V tolerant

                             AN28/RE4           AN27/RE3       AN26/RE2   CSDO/RG13   CSDI/RG12  CSCK/RG14  AN25/RE1  AN24/RE0  AN23/CN23/RA7  AN22/CN22/RA6  RG0  RG1  C1TX/RF1  C1RX/RF0    VDD         VCAP/VDDCORE  OC8/CN16/RD7  OC7/CN15/RD6  OC6/CN14/RD5         OC5/CN13/RD4  IC6/CN19/RD13  IC5/RD12             OC4/RD3              OC3/RD2        OC2/RD1

                             100                99             98         97          96         95         94        93        92             91             90   89   88        87          86          85            84            83            82                   81            80             79                   78                   77             76

COFS/RG15                1                                                                                                                                                                                                                                                                                                                                     75                VSS

                   VDD   2                                                                                                                                                                                                                                                                                                                                     74                PGEC2/SOSCO/T1CK/CN0/RC14

AN29/RE5                 3                                                                                                                                                                                                                                                                                                                                     73                PGED2/SOSCI/CN1/RC13

AN30/RE6                 4                                                                                                                                                                                                                                                                                                                                     72                OC1/RD0

AN31/RE7                 5                                                                                                                                                                                                                                                                                                                                     71                IC4/RD11

AN16/T2CK/T7CK/RC1       6                                                                                                                                                                                                                                                                                                                                     70                IC3/RD10

AN17/T3CK/T6CK/RC2       7                                                                                                                                                                                                                                                                                                                                     69                IC2/RD9

AN18/T4CK/T9CK/RC3       8                                                                                                                                                                                                                                                                                                                                     68                IC1/RD8

AN19/T5CK/T8CK/RC4       9                                                                                                                                                                                                                                                                                                                                     67                INT4/RA15

SCK2/CN8/RG6             10                                                                                                                                                                                                                                                                                                                                    66                INT3/RA14

SDI2/CN9/RG7             11                                                                                                                                                                                                                                                                                                                                    65                VSS

SDO2/CN10/RG8            12                                                                                                                                                                                                                                                                                                                                    64                OSC2/CLKO/RC15

                   MCLR  13                                                                                          dsPIC33FJ256GP510                                                                                                                                                                                                                         63                OSC1/CLKIN/RC12

SS2/CN11/RG9             14                                                                                                                                                                                                                                                                                                                                    62                VDD

                   VSS   15                                                                                                                                                                                                                                                                                                                                    61                TDO/RA5

                   VDD   16                                                                                                                                                                                                                                                                                                                                    60                TDI/RA4

TMS/RA0                  17                                                                                                                                                                                                                                                                                                                                    59                SDA2/RA3

AN20/INT1/RA12           18                                                                                                                                                                                                                                                                                                                                    58                SCL2/RA2

AN21/INT2/RA13           19                                                                                                                                                                                                                                                                                                                                    57                SCL1/RG2

AN5/CN7/RB5              20                                                                                                                                                                                                                                                                                                                                    56                SDA1/RG3

AN4/CN6/RB4              21                                                                                                                                                                                                                                                                                                                                    55                SCK1/INT0/RF6

AN3/CN5/RB3              22                                                                                                                                                                                                                                                                                                                                    54                SDI1/RF7

AN2/SS1/CN4/RB2          23                                                                                                                                                                                                                                                                                                                                    53                SDO1/RF8

PGEC3/AN1/CN3/RB1        24                                                                                                                                                                                                                                                                                                                                    52                U1RX/RF2

PGED3/AN0/CN2/RB0        25                                                                                                                                                                                                                                                                                                                                    51                U1TX/RF3

                            26                  27             28         29          30         31         32        33        34             35             36   37   38        39          40          41            42            43            44                   45            46             47                   48                   49             50

                            PGEC1/AN6/OCFA/RB6                 VREF-/RA9  VREF+/RA10  AVDD       AVSS       AN8/RB8   AN9/RB9   AN10/RB10      AN11/RB11      VSS  VDD  TCK/RA1   U2RTS/RF13  U2CTS/RF12  AN12/RB12     AN13/RB13     AN14/RB14     AN15/OCFB/CN12/RB15  VSS           VDD            IC7/U1CTS/CN20/RD14  IC8/U1RTS/CN21/RD15  U2RX/CN17/RF4  U2TX/CN18/RF5

                                                PGED1/AN7/RB7

DS70286C-page 10                                                                                                                                                                                                                                                                                                                                                                 © 2009 Microchip Technology  Inc.
                                                                                            dsPIC33FJXXXGPX06/X08/X10

Pin Diagrams (Continued)

100-Pin TQFP                                                                                                                                                                                                                                                                                                                                                            = Pins are up to 5V tolerant

                        AN28/RE4           AN27/RE3       AN26/RE2   CSDO/RG13   CSDI/RG12  CSCK/RG14  AN25/RE1  AN24/RE0  AN23/CN23/RA7  AN22/CN22/RA6  C2RX/RG0  C2TX/RG1  C1TX/RF1  C1RX/RF0    VDD         VCAP/VDDCORE  OC8/CN16/RD7  OC7/CN15/RD6  OC6/CN14/RD5         OC5/CN13/RD4  IC6/CN19/RD13  IC5/RD12             OC4/RD3  OC3/RD2         OC2/RD1

                        100                99             98         97          96         95         94        93        92             91             90        89        88        87          86          85            84            83            82                   81            80             79                   78                   77             76

COFS/RG15           1                                                                                                                                                                                                                                                                                                                                               75             VSS

VDD                 2                                                                                                                                                                                                                                                                                                                                               74             PGEC2/SOSCO/T1CK/CN0/RC14

AN29/RE5            3                                                                                                                                                                                                                                                                                                                                               73             PGED2/SOSCI/CN1/RC13

AN30/RE6            4                                                                                                                                                                                                                                                                                                                                               72             OC1/RD0

AN31/RE7            5                                                                                                                                                                                                                                                                                                                                               71             IC4/RD11

AN16/T2CK/T7CK/RC1  6                                                                                                                                                                                                                                                                                                                                               70             IC3/RD10

AN17/T3CK/T6CK/RC2  7                                                                                                                                                                                                                                                                                                                                               69             IC2/RD9

AN18/T4CK/T9CK/RC3  8                                                                                                                                                                                                                                                                                                                                               68             IC1/RD8

AN19/T5CK/T8CK/RC4  9                                                                                                                                                                                                                                                                                                                                               67             INT4/RA15

SCK2/CN8/RG6        10                                                                                                                                                                                                                                                                                                                                              66             INT3/RA14

SDI2/CN9/RG7        11                                                                                                                                                                                                                                                                                                                                              65             VSS

SDO2/CN10/RG8       12                                                                                           dsPIC33FJ64GP710                                                                                                                                                                                                                                   64             OSC2/CLKO/RC15

MCLR                13                                                                                          dsPIC33FJ128GP710                                                                                                                                                                                                                                   63             OSC1/CLKIN/RC12

SS2/CN11/RG9        14                                                                                          dsPIC33FJ256GP710                                                                                                                                                                                                                                   62             VDD

VSS                 15                                                                                                                                                                                                                                                                                                                                              61             TDO/RA5

VDD                 16                                                                                                                                                                                                                                                                                                                                              60             TDI/RA4

TMS/RA0             17                                                                                                                                                                                                                                                                                                                                              59             SDA2/RA3

AN20/INT1/RA12      18                                                                                                                                                                                                                                                                                                                                              58             SCL2/RA2

AN21/INT2/RA13      19                                                                                                                                                                                                                                                                                                                                              57             SCL1/RG2

AN5/CN7/RB5         20                                                                                                                                                                                                                                                                                                                                              56             SDA1/RG3

AN4/CN6/RB4         21                                                                                                                                                                                                                                                                                                                                              55             SCK1/INT0/RF6

AN3/CN5/RB3         22                                                                                                                                                                                                                                                                                                                                              54             SDI1/RF7

AN2/SS1/CN4/RB2     23                                                                                                                                                                                                                                                                                                                                              53             SDO1/RF8

PGEC3/AN1/CN3/RB1   24                                                                                                                                                                                                                                                                                                                                              52             U1RX/RF2

PGED3/AN0/CN2/RB0   25                                                                                                                                                                                                                                                                                                                                              51             U1TX/RF3

                       26                  27             28         29          30         31         32        33        34             35             36        37        38        39          40          41            42            43            44                   45            46             47                   48                   49             50

                       PGEC1/AN6/OCFA/RB6  PGED1/AN7/RB7  VREF-/RA9  VREF+/RA10  AVDD       AVSS       AN8/RB8   AN9/RB9   AN10/RB10      AN11/RB11      VSS       VDD       TCK/RA1   U2RTS/RF13  U2CTS/RF12  AN12/RB12     AN13/RB13     AN14/RB14     AN15/OCFB/CN12/RB15  VSS           VDD            IC7/U1CTS/CN20/RD14  IC8/U1RTS/CN21/RD15  U2RX/CN17/RF4  U2TX/CN18/RF5

© 2009 Microchip Technology Inc.                                                                                                                                                                                                                                                                                                                                                                  DS70286C-page 11
dsPIC33FJXXXGPX06/X08/X10

Table of Contents

dsPIC33F Product Families ................................................................................................................................................................... 3

1.0   Device Overview ........................................................................................................................................................................ 13

2.0   Guidelines for Getting Started with 16-Bit Digital Signal Controllers .......................................................................................... 17

3.0   CPU............................................................................................................................................................................................ 21

4.0   Memory Organization ................................................................................................................................................................. 33

5.0   Flash Program Memory .............................................................................................................................................................. 71

6.0   Reset ......................................................................................................................................................................................... 77

7.0   Interrupt Controller ..................................................................................................................................................................... 81

8.0   Direct Memory Access (DMA) .................................................................................................................................................. 127

9.0   Oscillator Configuration ............................................................................................................................................................ 137

10.0  Power-Saving Features............................................................................................................................................................ 147

11.0  I/O Ports ................................................................................................................................................................................... 155

12.0  Timer1 ...................................................................................................................................................................................... 157

13.0  Timer2/3, Timer4/5, Timer6/7 and Timer8/9 ............................................................................................................................ 159

14.0  Input Capture............................................................................................................................................................................ 165

15.0  Output Compare....................................................................................................................................................................... 167

16.0  Serial Peripheral Interface (SPI)............................................................................................................................................... 171

17.0  Inter-Integrated Circuit™ (I2C™) .............................................................................................................................................. 177

18.0  Universal Asynchronous Receiver Transmitter (UART) ........................................................................................................... 185

19.0  Enhanced CAN (ECAN™) Module ........................................................................................................................................... 191

20.0  Data Converter Interface (DCI) Module.................................................................................................................................... 217

21.0  10-Bit/12-Bit Analog-to-Digital Converter (ADC) ...................................................................................................................... 225

22.0  Special Features ...................................................................................................................................................................... 237

23.0  Instruction Set Summary .......................................................................................................................................................... 245

24.0  Development Support............................................................................................................................................................... 253

25.0  Electrical Characteristics .......................................................................................................................................................... 257

26.0  Packaging Information.............................................................................................................................................................. 297

Appendix A: Revision History............................................................................................................................................................. 307

Index ................................................................................................................................................................................................. 313

The Microchip Web Site ..................................................................................................................................................................... 317

Customer Change Notification Service .............................................................................................................................................. 317

Customer Support .............................................................................................................................................................................. 317

Reader Response .............................................................................................................................................................................. 318

Product Identification System............................................................................................................................................................. 319

                                TO OUR VALUED CUSTOMERS

It is our intention to provide our valued customers with the best documentation possible to ensure successful use of your Microchip

products. To this end, we will continue to improve our publications to better suit your needs. Our publications will be refined and

enhanced as new volumes and updates are introduced.

If you have any questions or comments regarding this publication, please contact the Marketing Communications Department via

E-mail at docerrors@microchip.com or fax the Reader Response Form in the back of this data sheet to (480) 792-4150. We

welcome your feedback.

Most Current Data Sheet

To obtain the most up-to-date version of this data sheet, please register at our Worldwide Web site at:

      http://www.microchip.com

You can determine the version of a data sheet by examining its literature number found on the bottom outside corner of any page.

The last character of the literature number is the version number, (e.g., DS30000A is version A of document DS30000).

Errata

An errata sheet, describing minor operational differences from the data sheet and recommended workarounds, may exist for current

devices. As device/documentation issues become known to us, we will publish an errata sheet. The errata will specify the revision

of silicon and revision of document to which it applies.

To determine if an errata sheet exists for a particular device, please check with one of the following:

•     Microchip’s Worldwide Web site; http://www.microchip.com

•     Your local Microchip sales office (see last page)

When contacting a sales office, please specify which device, revision of silicon and data sheet (include literature number) you are

using.

Customer Notification System

Register on our web site at www.microchip.com to receive the most current information on all of our products.

DS70286C-page 12                                                                                         © 2009 Microchip Technology Inc.
                                         dsPIC33FJXXXGPX06/X08/X10

1.0        DEVICE OVERVIEW                                       This feature makes the family suitable for a wide variety

                                                                 of high-performance digital signal control applications.

   Note:     This data sheet summarizes the features             The device is pin compatible with the PIC24H family of

             of  the      dsPIC33FJXXXGPX06/X08/X10              devices,    and    also   share       a  very    high  degree    of

             family   of  devices.   However,   it  is  not      compatibility  with      the  dsPIC30F    family    devices.     This

             intended to be a comprehensive reference            allows for easy migration between device families as may

             source. To complement the information in            be   necessitated         by       the   specific      functionality,

             this data sheet, refer to the latest family         computational resource and system cost requirements of

             reference    sections   of  the    “dsPIC33F        the application.

             Family     Reference    Manual”,   which       is   The  dsPIC33FJXXXGPX06/X08/X10                      device   family

             available    from  the  Microchip  web     site     employs a powerful 16-bit architecture that seamlessly

             (www.microchip.com).                                integrates    the  control     features   of     a  Microcontroller

This document contains    device     specific  information  for  (MCU) with the computational capabilities of a Digital

the following devices:                                           Signal Processor (DSP). The resulting functionality is

•  dsPIC33FJ64GP206                                              ideal for applications that rely on high-speed, repetitive

                                                                 computations, as well as control.

•  dsPIC33FJ64GP306                                              The DSP engine, dual 40-bit accumulators, hardware

•  dsPIC33FJ64GP310                                              support for division operations, barrel shifter, 17 x 17

•  dsPIC33FJ64GP706                                              multiplier, a large array of 16-bit working registers and

•  dsPIC33FJ64GP708                                              a   wide  variety    of  data  addressing        modes,    together

•  dsPIC33FJ64GP710                                              provide   the  dsPIC33FJXXXGPX06/X08/X10                    Central

•  dsPIC33FJ128GP206                                             Processing     Unit  (CPU)     with      extensive  mathematical

•  dsPIC33FJ128GP306                                             processing     capability.     Flexible       and   deterministic

•  dsPIC33FJ128GP310                                             interrupt handling, coupled with a powerful array of

                                                                 peripherals,                       renders                       the

•  dsPIC33FJ128GP706                                             dsPIC33FJXXXGPX06/X08/X10                 devices      suitable  for

•  dsPIC33FJ128GP708                                             control   applications.       Further,   Direct  Memory     Access

•  dsPIC33FJ128GP710                                             (DMA) enables overhead-free transfer of data between

•  dsPIC33FJ256GP506                                             several   peripherals         and  a     dedicated     DMA      RAM.

•  dsPIC33FJ256GP510                                             Reliable, field programmable Flash program memory

                                                                 ensures     scalability        of     applications     that      use

•  dsPIC33FJ256GP710                                             dsPIC33FJXXXGPX06/X08/X10 devices.

The dsPIC33FJXXXGPX06/X08/X10 General Purpose                    Figure 1-1 illustrates a general block diagram of the

Family of device includes devices with a wide range of           various     core     and      peripheral       modules      in   the

pin counts (64, 80 and 100), different program memory            dsPIC33FJXXXGPX06/X08/X10                 family       of  devices.

sizes (64 Kbytes, 128 Kbytes and 256 Kbytes) and                 Table 1-1 provides the functions of the various pins

different  RAM   sizes    (8    Kbytes,  16    Kbytes       and  illustrated in the pinout diagrams.

30 Kbytes).

© 2009 Microchip Technology Inc.                                                                                  DS70286C-page 13
dsPIC33FJXXXGPX06/X08/X10

FIGURE 1-1:                 dsPIC33FJXXXGPX06/X08/X10 GENERAL BLOCK DIAGRAM

PSV and Table

Data Access

Control Block                                                    Y Data Bus

                   Interrupt                                     X Data Bus

                   Controller                                                                                                       PORTA

                                                     16          16              16

                               8                                                       16                   DMA

                                                                      Data Latch       Data Latch           RAM

       23

                      23       PCU              PCH  PCL              X RAM            Y RAM                                        PORTB

                               Program Counter

                               Stack                 Loop             Address          Address

                               Control            Control             Latch            Latch

                               Logic                 Logic                                                      DMA             16

               23                                                                      16                   Controller

                                                                             16

                                                                                                                                    PORTC

       Address Latch                                                  Address Generator Units

Program Memory

                                                                                       EA MUX

       Data Latch                                                     ROM Latch                                                     PORTD

                               24                                                             16            16

                               Instruction                                                    Literal Data

                               Decode and                             Instruction Reg

                               Control                                                                                              PORTE

                                                                                                                16

                               Control Signals

                               to Various Blocks

                                                                 DSP Engine

OSC2/CLKO          Timing      Power-up

OSC1/CLKI      Generation           Timer

                                                                                                                                    PORTF

                               Oscillator                                              16 x 16

               FRC/LPRC        Start-up Timer                                          W Register Array

               Oscillators     Power-on                          Divide Support                                             16

                                    Reset

               Precision       Watchdog

               Band Gap             Timer

               Reference                                                                                                            PORTG

                   Voltage     Brown-out                                                                    16-bit ALU

               Regulator            Reset

                                                                                                                        16

           VCAP/VDDCORE        VDD, VSS           MCLR

                               Timers                       OC/       DCI              ADC1,2                   ECAN1,2

                               1-9                      PWM1-8

                               IC1-8                    CN1-23        SPI1,2           I2C1,2                   UART1,2

Note:  Not all pins or features are implemented on               all  device pinout  configurations.        See pinout diagrams for the specific pins

       and features present on each device.

DS70286C-page 14                                                                                                        © 2009 Microchip Technology Inc.
                                          dsPIC33FJXXXGPX06/X08/X10

TABLE 1-1:  PINOUT I/O DESCRIPTIONS

Pin Name    Pin                   Buffer                                      Description

            Type                  Type

AN0-AN31    I     Analog                  Analog input channels.

AVDD        P                     P       Positive supply for analog modules. This pin must be connected at all times.

AVSS        P                     P       Ground reference for analog modules.

CLKI        I     ST/CMOS                 External clock source input. Always associated with OSC1 pin function.

CLKO        O                     —       Oscillator crystal output. Connects to crystal or resonator in Crystal Oscillator

                                          mode. Optionally functions as CLKO in RC and EC modes. Always associated

                                          with OSC2 pin function.

CN0-CN23    I                     ST      Input change notification inputs.

                                          Can be software programmed for internal weak pull-ups on all inputs.

COFS        I/O                   ST      Data Converter Interface frame synchronization pin.

CSCK        I/O                   ST      Data Converter Interface serial clock input/output pin.

CSDI        I                     ST      Data Converter Interface serial data input pin.

CSDO        O                     —       Data Converter Interface serial data output pin.

C1RX        I                     ST      ECAN1 bus receive pin.

C1TX        O                     —       ECAN1 bus transmit pin.

C2RX        I                     ST      ECAN2 bus receive pin.

C2TX        O                     —       ECAN2 bus transmit pin.

PGED1       I/O                   ST      Data I/O pin for programming/debugging communication channel 1.

PGEC1       I                     ST      Clock input pin for programming/debugging communication channel 1.

PGED2       I/O                   ST      Data I/O pin for programming/debugging communication channel 2.

PGEC2       I                     ST      Clock input pin for programming/debugging communication channel 2.

PGED3       I/O                   ST      Data I/O pin for programming/debugging communication channel 3.

PGEC3       I                     ST      Clock input pin for programming/debugging communication channel 3.

IC1-IC8     I                     ST      Capture inputs 1 through 8.

INT0        I                     ST      External interrupt 0.

INT1        I                     ST      External interrupt 1.

INT2        I                     ST      External interrupt 2.

INT3        I                     ST      External interrupt 3.

INT4        I                     ST      External interrupt 4.

MCLR        I/P                   ST      Master Clear (Reset) input. This pin is an active-low Reset to the device.

OCFA        I                     ST      Compare Fault A input (for Compare Channels 1, 2, 3 and 4).

OCFB        I                     ST      Compare Fault B input (for Compare Channels 5, 6, 7 and 8).

OC1-OC8     O                     —       Compare outputs 1 through 8.

OSC1        I     ST/CMOS                 Oscillator crystal input. ST buffer when configured in RC mode;

                                          CMOS otherwise.

OSC2        I/O                   —       Oscillator crystal output. Connects to crystal or resonator in Crystal Oscillator

                                          mode. Optionally functions as CLKO in RC and EC modes.

RA0-RA7     I/O                   ST      PORTA is a bidirectional I/O port.

RA9-RA10    I/O                   ST

RA12-RA15   I/O                   ST

RB0-RB15    I/O                   ST      PORTB is a bidirectional I/O port.

RC1-RC4     I/O                   ST      PORTC is a bidirectional I/O port.

RC12-RC15   I/O                   ST

RD0-RD15    I/O                   ST      PORTD is a bidirectional I/O port.

RE0-RE7     I/O                   ST      PORTE is a bidirectional I/O port.

RF0-RF8     I/O                   ST      PORTF is a bidirectional I/O port.

RF12-RF13   I/O                   ST

Legend:   CMOS = CMOS compatible input or output;                      Analog = Analog input;      P = Power

          ST = Schmitt Trigger input with CMOS levels;                 O = Output;                 I = Input

© 2009 Microchip Technology Inc.                                                                           DS70286C-page 15
dsPIC33FJXXXGPX06/X08/X10

TABLE 1-1:        PINOUT I/O DESCRIPTIONS (CONTINUED)

Pin Name          Pin   Buffer                                       Description

                  Type  Type

RG0-RG3           I/O   ST       PORTG is a bidirectional I/O port.

RG6-RG9           I/O   ST

RG12-RG15         I/O   ST

SCK1              I/O   ST       Synchronous serial clock input/output for SPI1.

SDI1              I     ST       SPI1 data in.

SDO1              O     —        SPI1 data out.

SS1               I/O   ST       SPI1 slave synchronization or frame pulse I/O.

SCK2              I/O   ST       Synchronous serial clock input/output for SPI2.

SDI2              I     ST       SPI2 data in.

SDO2              O     —        SPI2 data out.

SS2               I/O   ST       SPI2 slave synchronization or frame pulse I/O.

SCL1              I/O   ST       Synchronous serial clock input/output for I2C1.

SDA1              I/O   ST       Synchronous serial data input/output for I2C1.

SCL2              I/O   ST       Synchronous serial clock input/output for I2C2.

SDA2              I/O   ST       Synchronous serial data input/output for I2C2.

SOSCI             I     ST/CMOS  32.768 kHz low-power oscillator crystal input; CMOS   otherwise.

SOSCO             O     —        32.768 kHz low-power oscillator crystal output.

TMS               I     ST       JTAG Test mode select pin.

TCK               I     ST       JTAG test clock input pin.

TDI               I     ST       JTAG test data input pin.

TDO               O     —        JTAG test data output pin.

T1CK              I     ST       Timer1 external clock input.

T2CK              I     ST       Timer2 external clock input.

T3CK              I     ST       Timer3 external clock input.

T4CK              I     ST       Timer4 external clock input.

T5CK              I     ST       Timer5 external clock input.

T6CK              I     ST       Timer6 external clock input.

T7CK              I     ST       Timer7 external clock input.

T8CK              I     ST       Timer8 external clock input.

T9CK              I     ST       Timer9 external clock input.

U1CTS             I     ST       UART1 clear to send.

U1RTS             O     —        UART1 ready to send.

U1RX              I     ST       UART1 receive.

U1TX              O     —        UART1 transmit.

U2CTS             I     ST       UART2 clear to send.

U2RTS             O     —        UART2 ready to send.

U2RX              I     ST       UART2 receive.

U2TX              O     —        UART2 transmit.

VDD               P     —        Positive supply for peripheral logic and I/O pins.

VCAP/VDDCORE      P     —        CPU logic filter capacitor connection.

VSS               P     —        Ground reference for logic and I/O pins.

VREF+             I     Analog   Analog voltage reference (high) input.

VREF-             I     Analog   Analog voltage reference (low) input.

Legend:  CMOS = CMOS compatible input or output;               Analog = Analog input;  P = Power

         ST = Schmitt Trigger input with CMOS levels;          O = Output;             I = Input

DS70286C-page 16                                                                     © 2009 Microchip Technology  Inc.
                                               dsPIC33FJXXXGPX06/X08/X10

2.0       GUIDELINES FOR GETTING                                     2.2       Decoupling Capacitors

          STARTED WITH 16-BIT                                        The  use  of  decoupling  capacitors      on  every   pair  of

          DIGITAL SIGNAL                                             power  supply  pins,  such  as  VDD,      VSS,     AVDD  and

          CONTROLLERS                                                AVSS is required.

                                                                     Consider the following criteria when using decoupling

   Note:  This data sheet summarizes the features                    capacitors:

          of     the   dsPIC33FJXXXGPX06/X08/X10                     •  Value and type of capacitor: Recommendation

          family of devices. It is not intended to be a                 of 0.1 µF (100 nF), 10-20V. This capacitor should

          comprehensive              reference      source.   To        be a low-ESR and have resonance frequency in

          complement the information in this data                       the range of 20 MHz and higher. It is

          sheet,       refer    to   the  “dsPIC33F          Family     recommended that ceramic capacitors be used.

          Reference        Manual”,       which     is  available

          from         the           Microchip          website      •  Placement on the printed circuit board: The

          (www.microchip.com).                                          decoupling capacitors should be placed as close

                                                                        to the pins as possible. It is recommended to

2.1       Basic Connection Requirements                                 place the capacitors on the same side of the

                                                                        board as the device. If space is constricted, the

Getting                started             with               the       capacitor can be placed on another layer on the

dsPIC33FJXXXGPX06/X08/X10 family of 16-bit Digital                      PCB using a via; however, ensure that the trace

Signal    Controllers  (DSCs)        requires   attention     to  a     length from the pin to the capacitor is within

minimal   set    of    device       pin   connections        before     one-quarter inch (6 mm) in length.

proceeding with development. The following is a list of              •  Handling high frequency noise: If the board is

pin names, which must always be connected:                              experiencing high frequency noise, upward of

•  All VDD and VSS pins                                                 tens of MHz, add a second ceramic-type capacitor

   (see Section 2.2 “Decoupling Capacitors”)                            in parallel to the above described decoupling

•  All AVDD and AVSS pins (regardless if ADC module                     capacitor. The value of the second capacitor can

   is not used)                                                         be in the range of 0.01 µF to 0.001 µF. Place this

   (see Section 2.2 “Decoupling Capacitors”)                            second capacitor next to the primary decoupling

•  VCAP/VDDCORE                                                         capacitor. In high-speed circuit designs, consider

   (see Section 2.3 “Capacitor on Internal Voltage                      implementing a decade pair of capacitances as

   Regulator (VCAP/VDDCORE)”)                                           close to the power and ground pins as possible.

                                                                        For example, 0.1 µF in parallel with 0.001 µF.

•  MCLR pin                                                          •  Maximizing performance: On the board layout

   (see Section 2.4 “Master Clear (MCLR) Pin”)                          from the power supply circuit, run the power and

•  PGECx/PGEDx pins used for In-Circuit Serial                          return traces to the decoupling capacitors first,

   Programming™ (ICSP™) and debugging purposes                          and then to the device pins. This ensures that the

   (see Section 2.5 “ICSP Pins”)                                        decoupling capacitors are first in the power chain.

•  OSC1 and OSC2 pins when external oscillator                          Equally important is to keep the trace length

   source is used                                                       between the capacitor and the power pins to a

   (see Section 2.6 “External Oscillator Pins”)                         minimum thereby reducing PCB track inductance.

Additionally, the following pins may be required:

•  VREF+/VREF- pins used when external voltage

   reference for ADC module is implemented

   Note:  The        AVDD       and  AVSS      pins     must  be

          connected           independent       of      the  ADC

          voltage reference source.

© 2009 Microchip Technology Inc.                                                                            DS70286C-page 17
dsPIC33FJXXXGPX06/X08/X10

FIGURE 2-1:                   RECOMMENDED                                              2.4        Master Clear (MCLR) Pin

                              MINIMUM CONNECTION                                       The    MCLR       pin   provides        for      two   specific     device

                                                                                       functions:

                                                                     0.1 µF            •  Device Reset

VDD                                                                  Ceramic

                                                                                       •  Device programming and debugging

     R                        VCAP/VDDCORE                 VDD  VSS                    During    device       programming           and       debugging,       the

          R1                                                                           resistance and capacitance that can be added to the

              MCLR                                                                     pin  must     be  considered.       Device           programmers        and

                                                                                       debuggers     drive        the    MCLR           pin.   Consequently,

       C                                                                               specific  voltage      levels   (VIH    and      VIL)  and    fast  signal

                                            dsPIC33F                                   transitions must not be adversely affected. Therefore,

                                                                                       specific values of R and C will need to be adjusted

              VSS                                               VDD                    based on the application and PCB requirements.

              VDD                                                   VSS                For    example,        as   shown            in      Figure 2-2,    it      is

0.1 µF                  AVDD                AVSS           VDD  VSS      0.1 µF        recommended that the capacitor C, be isolated from

Ceramic                                                                  Ceramic       the  MCLR     pin   during      programming            and    debugging

                                                  0.1 µF             0.1 µF            operations.

              10 Ω                                Ceramic            Ceramic           Place    the  components          shown          in   Figure 2-2    within

                                                                                       one-quarter inch (6 mm) from the MCLR pin.

2.2.1         TANK CAPACITORS                                                          FIGURE 2-2:                    EXAMPLE OF MCLR PIN

On boards with power traces running longer than six                                                                   CONNECTIONS

inches in length, it is suggested to use a tank capacitor                                            VDD

for integrated circuits including DSCs to supply a local

power source. The value of the tank capacitor should

be determined based on the trace resistance that con-                                                     R

nects the power supply source to the device, and the                                                                   R1

maximum current drawn by the device in the applica-                                                                            MCLR

tion. In other words, select the tank capacitor so that it                                                JP                        dsPIC33F

meets the acceptable voltage sag at the device. Typical

values range from 4.7 µF to 47 µF.                                                                        C

2.3       Capacitor on Internal Voltage

          Regulator (VCAP/VDDCORE)                                                        Note   1:  R≤       10 kΩ is recommended. A suggested

                                                                                                     starting     value    is  10 kΩ.        Ensure  that  the

A low-ESR (< 5 Ohms) capacitor is required on the                                                    MCLR pin VIH and VIL specifications are met.

VCAP/VDDCORE   pin,           which               is      used  to   stabilize   the             2:  R1 ≤     470Ω will limit any current flowing into

voltage regulator output voltage. The VCAP/VDDCORE                                                   MCLR from the external capacitor C, in the

pin must not be connected to VDD, and must have a                                                    event     of  MCLR        pin      breakdown,   due       to

capacitor between 4.7 µF and 10 µF, 16V connected to                                                 Electrostatic     Discharge        (ESD)  or    Electrical

ground. The type can be ceramic or tantalum. Refer to                                                Overstress (EOS). Ensure that the MCLR pin

Section 25.0   “Electrical                            Characteristics”            for                VIH and VIL specifications are met.

additional information.

The placement of this capacitor should be close to the

VCAP/VDDCORE.       It  is    recommended                       that     the  trace

length not exceed one-quarter inch (6 mm). Refer to

Section 22.2   “On-Chip                           Voltage       Regulator”        for

details.

DS70286C-page 18                                                                                                       © 2009 Microchip Technology Inc.
                                             dsPIC33FJXXXGPX06/X08/X10

2.5         ICSP Pins                                              2.6         External Oscillator Pins

The PGECx and PGEDx pins are used for In-Circuit                   Many DSCs have options for at least two oscillators: a

Serial Programming™ (ICSP™) and debugging pur-                     high-frequency primary oscillator and a low-frequency

poses.  It  is   recommended    to   keep    the   trace  length   secondary oscillator (refer to Section 9.0 “Oscillator

between the ICSP connector and the ICSP pins on the                Configuration” for details).

device as short as possible. If the ICSP connector is              The oscillator circuit should be placed on the same

expected to experience an ESD event, a series resistor             side   of   the     board   as  the  device.      Also,  place    the

is recommended, with the value in the range of a few               oscillator circuit close to the respective oscillator pins,

tens of Ohms, not to exceed 100 Ohms.                              not    exceeding        one-half     inch    (12 mm)         distance

Pull-up resistors, series diodes, and capacitors on the            between them. The load capacitors should be placed

PGECx and PGEDx pins are not recommended as they                   next to the oscillator itself, on the same side of the

will interfere with the programmer/debugger communi-               board.     Use      a   grounded     copper   pour     around     the

cations to the device. If such discrete components are             oscillator     circuit  to  isolate  them     from     surrounding

an application requirement, they should be removed                 circuits. The grounded copper pour should be routed

from the circuit during programming and debugging.                 directly   to  the     MCU  ground.  Do      not  run    any  signal

Alternatively, refer to the AC/DC characteristics and              traces or power traces inside the ground pour. Also, if

timing  requirements       information   in  the       respective  using   a   two-sided       board,   avoid   any  traces      on  the

device Flash programming specification for information             other side of the board where the crystal is placed. A

on capacitive loading limits and pin input voltage high            suggested layout is shown in Figure 2-3.

(VIH) and input low (VIL) requirements.

Ensure that the “Communication Channel Select” (i.e.,              FIGURE 2-3:                 SUGGESTED PLACEMENT

PGECx/PGEDx      pins)     programmed        into  the    device                               OF THE OSCILLATOR

matches     the  physical  connections       for  the  ICSP  to                                CIRCUIT

MPLAB®      ICD  2,  MPLAB      ICD  3,  or  MPLAB        REAL

ICE™.                                                                    Main Oscillator

For more information on ICD 2, ICD 3 and REAL ICE                                                                           13

connection       requirements,    refer  to       the  following          Guard Ring                                        14

documents that are available on the Microchip website.

   “MPLAB® ICD 2 In-Circuit Debugger User’s                                                                                 15

•                                                                         Guard Trace

   Guide” DS51331                                                                                                           16

•  “Using MPLAB® ICD 2” (poster) DS51265                                   Secondary                                        17

•  “MPLAB® ICD 2 Design Advisory” DS51566                                  Oscillator                                       18

•  “Using MPLAB® ICD 3 In-Circuit Debugger”                                                                                 19

   (poster) DS51765                                                                                                         20

•  “MPLAB® ICD 3 Design Advisory” DS51764

•  “MPLAB® REAL ICE™ In-Circuit Emulator User’s

   Guide” DS51616

•  “Using MPLAB® REAL ICE™” (poster) DS51749

© 2009 Microchip Technology Inc.                                                                                 DS70286C-page 19
dsPIC33FJXXXGPX06/X08/X10

2.7         Oscillator Value Conditions on

            Device Start-up

If  the   PLL  of   the  target       device    is      enabled  and

configured     for  the  device       start-up      oscillator,  the

maximum oscillator source frequency must be limited

to 4 MHz < FIN < 8 MHz to comply with device PLL

start-up    conditions.  This      means    that    if  the  external

oscillator  frequency          is  outside      this    range,   the

application must start-up in the FRC mode first. The

default   PLL  settings  after     a  POR       with    an   oscillator

frequency   outside      this  range  will    violate   the  device

operating speed.

Once the device powers up, the application firmware

can initialize the PLL SFRs, CLKDIV and PLLDBF to a

suitable value, and then perform a clock switch to the

Oscillator + PLL clock source. Note that clock switching

must be enabled in the device Configuration word.

2.8         Configuration of Analog and

            Digital Pins During ICSP

            Operations

If MPLAB ICD 2, ICD 3 or REAL ICE is selected as a

debugger, it automatically initializes all of the A/D input

pins (ANx) as “digital” pins, by setting all bits in the

ADPCFG and ADPCFG2 registers.

The bits in the registers that correspond to the A/D pins

that are initialized by MPLAB ICD 2, ICD 3, or REAL

ICE,  must     not  be   cleared      by  the   user    application

firmware; otherwise, communication errors will result

between the debugger and the device.

If your application needs to use certain A/D pins as

analog input pins during the debug session, the user

application must clear the corresponding bits in the

ADPCFG and ADPCFG2 registers during initialization

of the ADC module.

When MPLAB ICD 2, ICD 3 or REAL ICE is used as a

programmer,    the       user      application    firmware       must

correctly   configure    the       ADPCFG       and     ADPCFG2

registers. Automatic initialization of these registers is

only  done     during    debugger         operation.    Failure  to

correctly configure the register(s) will result in all A/D

pins being recognized as analog input pins, resulting in

the port value being read as a logic ‘0’, which may

affect user application functionality.

2.9         Unused I/Os

Unused I/O pins should be configured as outputs and

driven to a logic-low state.

Alternatively, connect a 1k to 10k resistor to VSS on

unused pins and drive the output to logic low.

DS70286C-page 20                                                         © 2009 Microchip Technology Inc.
                                              dsPIC33FJXXXGPX06/X08/X10

3.0           CPU                                                      Y AGUs to support dual operand reads, which splits the

                                                                       data address space into two parts. The X and Y data space

Note:         This data sheet summarizes the features                  boundary is device-specific.

              of     the      dsPIC33FJXXXGPX06/X08/X10                Overhead-free circular buffers (Modulo Addressing mode)

              family      of  devices.   However,      it  is    not   are supported in both X and Y address spaces. The Modulo

              intended to be a comprehensive reference                 Addressing removes the software boundary checking over-

              source. To complement the information in                 head for DSP algorithms. Furthermore, the X AGU circular

              this data sheet, refer to Section 2. “CPU”               addressing can be used with any of the MCU class of

              (DS70204) in the “dsPIC33F Family Ref-                   instructions.  The   X    AGU    also    supports      Bit-Reversed

              erence Manual”, which is available from                  Addressing     to    greatly  simplify   input  or     output  data

              the             Microchip       web                site  reordering for radix-2 FFT algorithms.

              (www.microchip.com).

The dsPIC33FJXXXGPX06/X08/X10 CPU module has a                         The upper 32 Kbytes of the data space memory map can

16-bit  (data)    modified    Harvard    architecture      with   an   optionally be mapped into program space at any 16K pro-

enhanced instruction set, including significant support for            gram word boundary defined by the 8-bit Program Space

DSP. The CPU has a 24-bit instruction word with a variable             Visibility Page (PSVPAG) register. The program to data

length opcode field. The Program Counter (PC) is 23 bits               space mapping feature lets any instruction access program

wide and addresses up to 4M x 24 bits of user program                  space as if it were data space. The data space also includes

memory space. The actual amount of program memory                      2 Kbytes of DMA RAM, which is primarily used for DMA

implemented varies by device. A single-cycle instruction               data transfers, but may be used as general purpose RAM.

prefetch mechanism is used to help maintain throughput                 3.2       DSP Engine Overview

and provides predictable execution. All instructions execute

in a single cycle, with the exception of instructions that             The DSP engine features a high-speed, 17-bit by 17-bit

change the program flow, the double word move (MOV.D)                  multiplier, a 40-bit ALU, two 40-bit saturating accumula-

instruction and the table instructions. Overhead-free pro-             tors and a 40-bit bidirectional barrel shifter. The barrel

gram    loop  constructs      are  supported  using  the   DO    and   shifter is capable of shifting a 40-bit value, up to 16 bits

REPEAT instructions, both of which are interruptible at any            right or left, in a single cycle. The DSP instructions operate

point.                                                                 seamlessly     with  all  other  instructions   and    have    been

The dsPIC33FJXXXGPX06/X08/X10 devices have sixteen,                    designed  for   optimal       real-time  performance.  The     MAC

16-bit working registers in the programmer’s model. Each of            instruction and other associated instructions can concur-

the working registers can serve as a data, address or                  rently fetch two data operands from memory while multi-

address offset register. The 16th working register (W15)               plying two W registers and accumulating and optionally

operates as a software Stack Pointer (SP) for interrupts and           saturating the result in the same cycle. This instruction

calls.                                                                 functionality requires that the RAM memory data space be

The     dsPIC33FJXXXGPX06/X08/X10             instruction  set    has  split for these instructions and linear for all others. Data

two classes of instructions: MCU and DSP. These two                    space partitioning is achieved in a transparent and flexible

instruction classes are seamlessly integrated into a single            manner through dedicating certain working registers to

CPU. The instruction set includes many addressing modes                each address space.

and is designed for optimum C compiler efficiency. For most            3.3       Special MCU Features

instructions, the dsPIC33FJXXXGPX06/X08/X10 is capa-

ble of executing a data (or program data) memory read, a               The dsPIC33FJXXXGPX06/X08/X10 features a 17-bit by

working register (data) read, a data memory write and a                17-bit, single-cycle multiplier that is shared by both the

program (instruction) memory read per instruction cycle. As            MCU ALU and DSP engine. The multiplier can perform

a result, three parameter instructions can be supported,               signed, unsigned and mixed-sign multiplication. Using a

allowing A + B = C operations to be executed in a single               17-bit by 17-bit multiplier for 16-bit by 16-bit multiplication

cycle.                                                                 not only allows you to perform mixed-sign multiplication, it

A block diagram of the CPU is shown in Figure 3-1. The                 also  achieves     accurate   results    for  special  operations,

programmer’s                  model           for                 the  such as (-1.0) x (-1.0).

dsPIC33FJXXXGPX06/X08/X10 is shown in Figure 3-2.                      The dsPIC33FJXXXGPX06/X08/X10 supports 16/16 and

                                                                       32/16 divide operations, both fractional and integer. All

3.1           Data Addressing Overview                                 divide instructions are iterative operations. They must be

                                                                       executed within a REPEAT loop, resulting in a total execu-

The     data  space  can      be   addressed  as  32K      words  or   tion time of 19 instruction cycles. The divide operation can

64 Kbytes and is split into two blocks, referred to as X and           be interrupted during any of those 19 cycles without loss

Y data memory. Each memory block has its own indepen-                  of data.

dent Address Generation Unit (AGU). The MCU class of                   A 40-bit barrel shifter is used to perform up to a 16-bit, left

instructions operates solely through the X memory AGU,                 or right shift in a single cycle. The barrel shifter can be used

which accesses the entire memory map as one linear data                by both MCU and DSP instructions.

space. Certain DSP instructions operate through the X and

© 2009 Microchip Technology Inc.                                                                                     DS70286C-page 21
dsPIC33FJXXXGPX06/X08/X10

FIGURE 3-1:        dsPIC33FJXXXGPX06/X08/X10 CPU CORE BLOCK DIAGRAM

PSV and Table

Data Access

Control Block                                           Y Data Bus

                   Interrupt                            X Data Bus

                   Controller

                               8                  16    16              16

                                                                              16

                                                             Data Latch       Data Latch

23                                                                                                          DMA

                   23          PCU      PCH       PCL        X RAM            Y RAM                         RAM                  16

                               Program Counter

                               Stack              Loop       Address          Address

                               Control      Control          Latch            Latch

                               Logic            Logic

               23

                                                                        16    16                            DMA

Address Latch                                                Address Generator Units                    Controller

Program Memory

                                                                              EA MUX

Data Latch                                                   ROM Latch

                               24                                             16            16

                               Instruction                                    Literal Data

                               Decode and                    Instruction Reg

                               Control

                                                                                            16

                               Control Signals

                               to Various Blocks

                                                        DSP  Engine

                                                                              16 x 16

                                                        Divide Support        W Register Array

                                                                                                            16

                                                                                            16-bit ALU

                                                                                                        16

                                                                                                                 To  Peripheral  Modules

DS70286C-page 22                                                                                        © 2009 Microchip Technology       Inc.
                                        dsPIC33FJXXXGPX06/X08/X10

FIGURE 3-2:      dsPIC33FJXXXGPX06/X08/X10 PROGRAMMER’S                                        MODEL

                                                D15                            D0

                                                       W0/WREG                                                PUSH.S Shadow

                                                                W1

                                                                W2                                            DO Shadow

                                                                W3                                          Legend

                                                                W4

                     DSP Operand                                W5

                     Registers                                  W6

                                                                W7

                                                                W8                             Working  Registers

                                                                W9

                     DSP Address

                     Registers                                  W10

                                                                W11

                                                       W12/DSP Offset

                                                     W13/DSP Write Back

                                                       W14/Frame Pointer

                                                       W15/Stack Pointer

                                                                SPLIM                  Stack Pointer Limit Register

                                  AD39          AD31                                  AD15                    AD0

DSP                   AccA

Accumulators          AccB

       PC22                                                                 PC0

                                                                                0      Program Counter

    7                     0

             TBLPAG                    Data Table Page Address

       7                          0

              PSVPAG                    Program Space  Visibility Page Address

                                                 15                             0

                                                       RCOUNT                          REPEAT Loop Counter

                                                 15                             0

                                                       DCOUNT                          DO Loop Counter

       22                                                                          0

                                        DOSTART                                        DO Loop Start Address

       22

                                        DOEND                                          DO Loop End Address

                                                 15                             0

                                                             CORCON                    Core Configuration Register

OA     OB    SA  SB  OAB          SAB   DA  DC   IPL2  IPL1     IPL0   RA   N      OV       Z  C        STATUS Register

                     SRH                                               SRL

© 2009 Microchip Technology Inc.                                                                              DS70286C-page 23
dsPIC33FJXXXGPX06/X08/X10

3.4         CPU Control Registers

CPU control registers include:

•  SR: CPU STATUS REGISTER

•  CORCON: CORE CONTROL REGISTER

REGISTER 3-1:          SR: CPU STATUS REGISTER

            R-0        R-0        R/C-0                 R/C-0             R-0          R/C-0           R -0           R/W-0

            OA         OB         SA(1)                 SB(1)      OAB                 SAB             DA             DC

   bit 15                                                                                                                 bit 8

        R/W-0(2)       R/W-0(3)   R/W-0(3)               R-0       R/W-0               R/W-0           R/W-0          R/W-0

                     IPL<2:0>(2)                         RA               N            OV              Z              C

   bit 7                                                                                                                  bit 0

   Legend:

   C = Clear only bit             R = Readable bit                 U = Unimplemented bit, read as ‘0’

   S = Set only bit               W = Writable bit                 -n = Value at POR

   ‘1’ = Bit is set               ‘0’ = Bit is cleared             x = Bit is unknown

   bit  15           OA: Accumulator A Overflow Status bit

                     1 = Accumulator A overflowed

                     0 = Accumulator A has not overflowed

   bit  14           OB: Accumulator B Overflow Status bit

                     1 = Accumulator B overflowed

                     0 = Accumulator B has not overflowed

   bit  13           SA: Accumulator A Saturation ‘Sticky’ Status bit(1)

                     1 = Accumulator A is saturated or has been saturated at some time

                     0 = Accumulator A is not saturated

   bit  12           SB: Accumulator B Saturation ‘Sticky’ Status bit(1)

                     1 = Accumulator B is saturated or has been saturated at some time

                     0 = Accumulator B is not saturated

   bit  11           OAB: OA || OB Combined Accumulator Overflow Status bit

                     1 = Accumulators A or B have overflowed

                     0 = Neither Accumulators A or B have overflowed

   bit  10           SAB: SA || SB Combined Accumulator ‘Sticky’ Status bit

                     1 = Accumulators A or B are saturated or have been saturated at some time in the past

                     0 = Neither Accumulator A or B are saturated

                       Note:      This bit may be read or cleared (not set). Clearing this bit will clear SA and SB.

   bit 9             DA: DO Loop Active bit

                     1 = DO loop in progress

                     0 = DO loop not in progress

   Note     1:    This bit may be read or cleared (not set).

            2:    The IPL<2:0> bits are concatenated with the IPL<3> bit (CORCON<3>) to form the CPU Interrupt Priority

                  Level. The value in parentheses indicates the IPL if IPL<3> = 1. User interrupts are disabled when

                  IPL<3> = 1.

            3:    The IPL<2:0> Status bits are read only when NSTDIS = 1 (INTCON1<15>).

DS70286C-page 24                                                                              © 2009 Microchip Technology Inc.
                                  dsPIC33FJXXXGPX06/X08/X10

REGISTER 3-1:    SR: CPU STATUS REGISTER (CONTINUED)

bit 8        DC: MCU ALU Half Carry/Borrow bit

             1=  A carry-out from the 4th low-order bit (for byte sized data) or 8th low-order bit (for word sized data)

                 of the result occurred

             0=  No carry-out from the 4th low-order bit (for byte sized data) or 8th low-order bit (for word sized

                 data) of the result occurred

bit 7-5      IPL<2:0>: CPU Interrupt Priority Level Status bits(2)

             111 = CPU Interrupt Priority Level is 7 (15), user interrupts disabled

             110 = CPU Interrupt Priority Level is 6 (14)

             101 = CPU Interrupt Priority Level is 5 (13)

             100 = CPU Interrupt Priority Level is 4 (12)

             011 = CPU Interrupt Priority Level is 3 (11)

             010 = CPU Interrupt Priority Level is 2 (10)

             001 = CPU Interrupt Priority Level is 1 (9)

             000 = CPU Interrupt Priority Level is 0 (8)

bit 4        RA: REPEAT Loop Active bit

             1 = REPEAT loop in progress

             0 = REPEAT loop not in progress

bit 3        N: MCU ALU Negative bit

             1 = Result was negative

             0 = Result was non-negative (zero or positive)

bit 2        OV: MCU ALU Overflow bit

             This bit is used for signed arithmetic (2’s complement). It indicates an overflow of the magnitude which

             causes the sign bit to change state.

             1 = Overflow occurred for signed arithmetic (in this arithmetic operation)

             0 = No overflow occurred

bit 1        Z: MCU ALU Zero bit

             1 = An operation which affects the Z bit has set it at some time in the past

             0 = The most recent operation which affects the Z bit has cleared it (i.e., a non-zero result)

bit 0        C: MCU ALU Carry/Borrow bit

             1 = A carry-out from the Most Significant bit of the result occurred

             0 = No carry-out from the Most Significant bit of the result occurred

Note     1:  This bit may be read or cleared (not set).

         2:  The IPL<2:0> bits are concatenated with the IPL<3> bit (CORCON<3>) to form the CPU Interrupt Priority

             Level. The value in parentheses indicates the IPL if IPL<3> = 1. User interrupts are disabled when

             IPL<3> = 1.

         3:  The IPL<2:0> Status bits are read only when NSTDIS = 1 (INTCON1<15>).

© 2009 Microchip Technology Inc.                                                           DS70286C-page 25
dsPIC33FJXXXGPX06/X08/X10

REGISTER 3-2:        CORCON: CORE CONTROL REGISTER

         U-0         U-0      U-0                 R/W-0            R/W-0         R-0              R-0                   R-0

         —           —        —                    US              EDT(1)               DL<2:0>

bit 15                                                                                                                       bit  8

     R/W-0           R/W-0    R/W-1               R/W-0            R/C-0         R/W-0            R/W-0   R/W-0

        SATA         SATB     SATDW               ACCSAT           IPL3(2)       PSV              RND                   IF

bit 7                                                                                                                        bit  0

Legend:                       C = Clear only bit

R = Readable bit              W = Writable bit                -n = Value at POR         ‘1’ = Bit is set

0’ = Bit is cleared           ‘x = Bit is unknown             U = Unimplemented bit, read as ‘0’

bit  15-13     Unimplemented: Read as ‘0’

bit  12        US: DSP Multiply Unsigned/Signed Control bit

               1 = DSP engine multiplies are unsigned

               0 = DSP engine multiplies are signed

bit  11        EDT: Early DO Loop Termination Control bit(1)

               1 = Terminate executing DO loop at end of current loop iteration

               0 = No effect

bit  10-8      DL<2:0>: DO Loop Nesting Level Status bits

               111 = 7 DO loops active

               •

               •

               •

               001 = 1 DO loop active

               000 = 0 DO loops active

bit  7         SATA: AccA Saturation Enable bit

               1 = Accumulator A saturation enabled

               0 = Accumulator A saturation disabled

bit  6         SATB: AccB Saturation Enable bit

               1 = Accumulator B saturation enabled

               0 = Accumulator B saturation disabled

bit  5         SATDW: Data Space Write from DSP Engine Saturation Enable         bit

               1 = Data space write saturation enabled

               0 = Data space write saturation disabled

bit  4         ACCSAT: Accumulator Saturation Mode Select bit

               1 = 9.31 saturation (super saturation)

               0 = 1.31 saturation (normal saturation)

bit  3         IPL3: CPU Interrupt Priority Level Status bit 3(2)

               1 = CPU interrupt priority level is greater than 7

               0 = CPU interrupt priority level is 7 or less

bit  2         PSV: Program Space Visibility in Data Space Enable bit

               1 = Program space visible in data space

               0 = Program space not visible in data space

bit  1         RND: Rounding Mode Select bit

               1 = Biased (conventional) rounding enabled

               0 = Unbiased (convergent) rounding enabled

bit  0         IF: Integer or Fractional Multiplier Mode Select bit

               1 = Integer mode enabled for DSP multiply ops

               0 = Fractional mode enabled for DSP multiply ops

Note 1:        This bit will always read as ‘0’.

           2:  The IPL3 bit is concatenated with the IPL<2:0> bits (SR<7:5>) to form the CPU interrupt priority level.

DS70286C-page 26                                                                        © 2009 Microchip Technology Inc.
                                                dsPIC33FJXXXGPX06/X08/X10

3.5         Arithmetic Logic Unit (ALU)                                    3.6      DSP Engine

The   dsPIC33FJXXXGPX06/X08/X10                       ALU  is   16   bits  The    DSP       engine   consists         of   a      high-speed,

wide and is capable of addition, subtraction, bit shifts                   17-bit x 17-bit multiplier, a barrel shifter and a 40-bit

and   logic    operations.      Unless      otherwise      mentioned,      adder/subtracter (with two target accumulators, round

arithmetic operations are 2’s complement in nature.                        and saturation logic).

Depending on the operation, the ALU may affect the                         The dsPIC33FJXXXGPX06/X08/X10 is a single-cycle,

values     of  the  Carry    (C),  Zero         (Z),  Negative      (N),   instruction  flow    architecture;        therefore,    concurrent

Overflow (OV) and Digit Carry (DC) Status bits in the                      operation of the DSP engine with MCU instruction flow is

SR register. The C and DC Status bits operate as Bor-                      not possible. However, some MCU ALU and DSP engine

row and Digit Borrow bits, respectively, for subtraction                   resources    may     be  used   concurrently       by   the  same

operations.                                                                instruction (e.g., ED, EDAC).

The    ALU     can  perform       8-bit     or  16-bit     operations,     The DSP engine also has the capability to perform

depending on the mode of the instruction that is used.                     inherent accumulator-to-accumulator operations which

Data   for   the  ALU     operation      can    come    from    the  W     require no additional data. These instructions are ADD,

register    array,  or    data    memory,       depending       on   the   SUB and NEG.

addressing mode of the instruction. Likewise, output

data from the ALU can be written to the W register array                   The DSP engine has various options selected through

or a data memory location.                                                 various    bits  in  the      CPU      Core     Control      register

Refer to the “dsPIC30F/33F Programmer’s Reference                          (CORCON), as listed below:

Manual”     (DS70157)        for  information   on      the    SR    bits  1.   Fractional or integer DSP multiply (IF).

affected by each instruction.                                              2.   Signed or unsigned DSP multiply (US).

The            dsPIC33FJXXXGPX06/X08/X10                            CPU    3.   Conventional or convergent rounding (RND).

incorporates hardware support for both multiplication                      4.   Automatic saturation on/off for AccA (SATA).

and    division.    This     includes    a  dedicated      hardware        5.   Automatic saturation on/off for AccB (SATB).

multiplier     and  support       hardware      for     16-bit-divisor     6.   Automatic    saturation   on/off      for  writes   to  data

division.                                                                       memory (SATDW).

                                                                           7.   Accumulator Saturation mode selection (ACCSAT).

3.5.1          MULTIPLIER                                                  Table 3-1 provides a summary of DSP instructions. A

Using the high-speed 17-bit x 17-bit multiplier of the DSP                 block    diagram     of  the   DSP     engine      is   shown      in

engine, the ALU supports unsigned, signed or mixed-sign                    Figure 3-3.

operation in several MCU multiplication modes:

1.    16-bit x 16-bit signed                                               TABLE 3-1:           DSP INSTRUCTIONS

2.    16-bit x 16-bit unsigned                                                                  SUMMARY

3.    16-bit signed x 5-bit (literal) unsigned                                                       Algebraic             ACC Write

4.    16-bit unsigned x 16-bit unsigned                                        Instruction           Operation                    Back

5.    16-bit unsigned x 5-bit (literal) unsigned                           CLR                      A=0                            Yes

6.    16-bit unsigned x 16-bit signed                                      ED                       A = (x – y)2                   No

7.    8-bit unsigned x 8-bit unsigned                                                               A = A + (x – y)2               No

                                                                           EDAC

3.5.2          DIVIDER                                                     MAC                      A = A + (x * y)                Yes

The divide block supports 32-bit/16-bit and 16-bit/16-bit                  MAC                      A = A + x2                     No

signed and unsigned integer divide operations with the                     MOVSAC                   No change in A                 Yes

following data sizes:                                                      MPY                      A=x*y                          No

1.    32-bit signed/16-bit signed divide                                   MPY                      A=x2                           No

2.    32-bit unsigned/16-bit unsigned divide                               MPY.N                    A=–x*y                         No

3.    16-bit signed/16-bit signed divide                                   MSC                      A=A–x*y                        Yes

4.    16-bit unsigned/16-bit unsigned divide

The quotient for all divide instructions ends up in W0

and the remainder in W1. 16-bit signed and unsigned

DIV instructions can specify any W register for both the

16-bit divisor (Wn) and any W register (aligned) pair

(W(m    +   1):Wm)      for  the  32-bit    dividend.      The  divide

algorithm takes one cycle per bit of divisor, so both

32-bit/16-bit     and   16-bit/16-bit       instructions     take    the

same number of cycles to execute.

© 2009 Microchip Technology Inc.                                                                                           DS70286C-page 27
dsPIC33FJXXXGPX06/X08/X10

FIGURE 3-3:           DSP ENGINE BLOCK DIAGRAM

                                                                                             S

                  40                    40-bit  Accumulator A                                a

                                        40-bit  Accumulator B                40    Round     t  16

                                                                                   Logic     u
                                                                                             r
                                                                                             a
                      Carry/Borrow Out
                                                                                             t
                                                Saturate                                     e

                      Carry/Borrow In           Adder

                                                    Negate

                                                40          40           40

                                                                Barrel   16

                                                                Shifter

                                                    40                                                  X Data Bus

                                                Sign-Extend

Y Data Bus                                                               32                         16

                                                                             Zero  Backfill

                                                33              32

                                                    17-bit

                                        Multiplier/Scaler

                                                16          16

                                        To/From W Array

DS70286C-page 28                                                                   © 2009 Microchip Technology      Inc.
                                                   dsPIC33FJXXXGPX06/X08/X10

3.6.1            MULTIPLIER                                                3.6.2.1          Adder/Subtracter, Overflow and

The 17-bit x 17-bit multiplier is capable of signed or                                      Saturation

unsigned operation and can multiplex its output using a                    The adder/subtracter is a 40-bit adder with an optional

scaler to support either 1.31 fractional (Q31) or 32-bit                   zero input into one side, and either true, or complement

integer results. Unsigned operands are zero-extended                       data into the other input. In the case of addition, the

into the 17th bit of the multiplier input value. Signed                    Carry/Borrow input is active-high and the other input is

operands are sign-extended into the 17th bit of the                        true data (not complemented), whereas in the case of

multiplier input value. The output of the 17-bit x 17-bit                  subtraction, the Carry/Borrow input is active-low and

multiplier/scaler         is  a      33-bit      value      which  is      the other input is complemented. The adder/subtracter

sign-extended      to     40  bits.     Integer  data   is  inherently     generates Overflow Status bits, SA/SB and OA/OB,

represented      as    a  signed        two’s    complement        value,  which are latched and reflected in the STATUS

where the Most Significant bit (MSb) is defined as a                       register:

sign bit. Generally speaking, the range of an N-bit two’s                  •   Overflow from bit 39: this is a catastrophic

complement integer is -2N-1 to 2N-1 - 1. For a 16-bit                          overflow in which the sign of the accumulator is

integer, the data range is -32768 (0x8000) to 32767                            destroyed.

(0x7FFF) including 0. For a 32-bit integer, the data                       •   Overflow into guard bits 32 through 39: this is a

range       is     -2,147,483,648              (0x8000 0000)       to          recoverable overflow. This bit is set whenever all

2,147,483,647 (0x7FFF FFFF).                                                   the guard bits are not identical to each other.

When        the  multiplier     is      configured     for   fractional    The adder has an additional saturation block which

multiplication,    the    data      is  represented      as    a   two’s   controls   accumulator     data  saturation,  if   selected.  It

complement fraction, where the MSb is defined as a                         uses the result of the adder, the Overflow Status bits

sign bit and the radix point is implied to lie just after the              described above and the SAT (CORCON<7:6>)

sign   bit  (QX  format).     The       range    of  an     N-bit  two’s   and    ACCSAT    (CORCON<4>)     mode         control  bits   to

complement fraction with this implied radix point is -1.0                  determine when and to what value to saturate.

to (1 - 21-N). For a 16-bit fraction, the Q15 data range is

-1.0  (0x8000) to 0.999969482 (0x7FFF) including 0                         Six    STATUS    register  bits  have  been        provided   to

and   has   a    precision    of    3.01518x10-5.       In  Fractional     support saturation and overflow; they are:

mode, the 16 x 16 multiply operation generates a 1.31                      1.   OA:

product which has a precision of 4.65661 x 10-10.                               AccA overflowed into guard bits

The    same      multiplier   is    used  to     support    the    MCU     2.   OB:

multiply    instructions      which       include    integer       16-bit       AccB overflowed into guard bits

signed, unsigned and mixed sign multiplies.                                3.   SA:

The MUL instruction may be directed to use byte or                              AccA saturated (bit 31 overflow and saturation)

word sized operands. Byte operands will direct a 16-bit                         or

result, and word operands will direct a 32-bit result to                        AccA overflowed into guard bits and saturated

the specified register(s) in the W array.                                       (bit 39 overflow and saturation)

3.6.2            DATA ACCUMULATORS AND                                     4.   SB:

                                                                                AccB saturated (bit 31 overflow and saturation)

                 ADDER/SUBTRACTER                                               or

The    data      accumulator            consists     of     a      40-bit       AccB overflowed into guard bits and saturated

adder/subtracter with automatic sign extension logic. It                        (bit 39 overflow and saturation)

can select one of two accumulators (A or B) as its                         5.   OAB:

pre-accumulation          source        and      post-accumulation              Logical OR of OA and OB

destination. For the ADD and LAC instructions, the data                    6.   SAB:

to be accumulated or loaded can be optionally scaled                            Logical OR of SA and SB

via the barrel shifter prior to accumulation.                              The    OA   and  OB  bits  are   modified  each    time  data

                                                                           passes through the adder/subtracter. When set, they

                                                                           indicate that the most recent operation has overflowed

                                                                           into the accumulator guard bits (bits 32 through 39).

                                                                           The OA and OB bits can also optionally generate an

                                                                           arithmetic      warning    trap  when         set  and       the

                                                                           corresponding Overflow Trap Flag Enable bits (OVATE,

                                                                           OVBTE) in the INTCON1 register (refer to Section 7.0

                                                                           “Interrupt Controller”) are set. This allows the user to

                                                                           take immediate action, for example, to correct system

                                                                           gain.

© 2009 Microchip Technology Inc.                                                                                  DS70286C-page 29
dsPIC33FJXXXGPX06/X08/X10

The   SA   and     SB    bits  are     modified   each       time    data  3.6.2.2           Accumulator ‘Write Back’

passes through the adder/subtracter, but can only be                       The MAC class of instructions (with the exception of

cleared by the user. When set, they indicate that the                      MPY,      MPY.N,       ED and EDAC) can optionally write a

accumulator has overflowed its maximum range (bit 31                       rounded version of the high word (bits 31 through 16)

for 32-bit saturation or bit 39 for 40-bit saturation) and                 of the accumulator that is not targeted by the instruction

will  be   saturated     (if   saturation    is   enabled).        When    into data space memory. The write is performed across

saturation is not enabled, SA and SB default to bit 39                     the X bus into combined X and Y address space. The

overflow     and,  thus,       indicate     that     a  catastrophic       following addressing modes are supported:

overflow     has   occurred.       If  the   COVTE          bit  in  the

INTCON1 register is set, SA and SB bits will generate                      1.    W13, Register Direct:

an arithmetic warning trap when saturation is disabled.                          The      rounded         contents       of    the     non-target

The Overflow and Saturation Status bits can optionally                           accumulator          are       written      into  W13        as      a

be viewed in the STATUS Register (SR) as the logical                             1.15 fraction.

OR of OA and OB (in bit OAB) and the logical OR of SA                      2.    [W13]+ = 2, Register Indirect with Post-Increment:

and SB (in bit SAB). This allows programmers to check                            The      rounded         contents       of    the     non-target

one bit in the STATUS register to determine if either                            accumulator are written into the address pointed

accumulator has overflowed, or one bit to determine if                           to  by   W13     as      a  1.15     fraction.    W13       is   then

either accumulator has saturated. This would be useful                           incremented by 2 (for a word write).

for   complex   number         arithmetic   which       typically    uses  3.6.2.3           Round Logic

both the accumulators.

The device      supports       three   Saturation       and  Overflow      The   round       logic    is     a  combinational          block      which

modes:                                                                     performs       a  conventional           (biased)       or    convergent

                                                                           (unbiased) round function during an accumulator write

1.    Bit 39 Overflow and Saturation:                                      (store). The Round mode is determined by the state of

      When bit 39 overflow and saturation occurs, the                      the RND bit in the CORCON register. It generates a

      saturation logic loads the maximally positive 9.31                   16-bit, 1.15 data value which is passed to the data

      (0x7FFFFFFFFF),          or    maximally    negative       9.31      space write saturation logic. If rounding is not indicated

      value     (0x8000000000),             into       the       target    by the instruction, a truncated 1.15 data value is stored

      accumulator. The SA or SB bit is set and remains                     and the least significant word is simply discarded.

      set until cleared by the user. This is referred to as                Conventional      rounding           zero-extends        bit   15      of  the

      ‘super saturation’ and provides protection against                   accumulator and adds it to the ACCxH word (bits 16

      erroneous    data        or      unexpected       algorithm          through 31 of the accumulator). If the ACCxL word

      problems (e.g., gain calculations).                                  (bits 0   through      15    of   the    accumulator)         is  between

2.    Bit 31 Overflow and Saturation:                                      0x8000     and    0xFFFF          (0x8000       included),     ACCxH          is

      When bit 31 overflow and saturation occurs, the                      incremented. If ACCxL is between 0x0000 and 0x7FFF,

      saturation   logic       then    loads      the   maximally          ACCxH      is  left    unchanged.          A    consequence            of  this

      positive     1.31       value    (0x007FFFFFFF),               or    algorithm is that over a succession of random rounding

      maximally negative 1.31 value (0x0080000000),                        operations,       the  value         tends    to    be  biased         slightly

      into the target accumulator. The SA or SB bit is                     positive.

      set and remains set until cleared by the user.

      When   this  Saturation          mode   is  in    effect,    the     Convergent        (or  unbiased)         rounding       operates       in  the

      guard bits are not used (so the OA, OB or OAB                        same manner as conventional rounding, except when

      bits are never set).                                                 ACCxL      equals      0x8000.         In     this  case,      the     Least

3.    Bit 39 Catastrophic Overflow:                                        Significant bit (bit 16 of the accumulator) of ACCxH is

      The bit 39 Overflow Status bit from the adder is                     examined. If it is ‘1’, ACCxH is incremented. If it is ‘0’,

      used to set the SA or SB bit, which remains set                      ACCxH      is     not  modified.       Assuming         that      bit  16     is

      until cleared by the user. No saturation operation                   effectively random in nature, this scheme removes any

      is performed and the accumulator is allowed to                       rounding bias that may accumulate.

      overflow (destroying its sign). If the COVTE bit in                  The   SAC      and     SAC.R         instructions       store     either      a

      the  INTCON1       register      is  set,   a    catastrophic        truncated (SAC), or rounded (SAC.R) version of the

      overflow can initiate a trap exception.                              contents of the target accumulator to data memory via

                                                                           the   X    bus,        subject       to     data        saturation         (see

                                                                           Section 3.6.2.4 “Data Space Write Saturation”). For

                                                                           the   MAC      class     of       instructions,     the       accumulator

                                                                           write-back operation will function in the same manner,

                                                                           addressing        combined        MCU       (X    and   Y)    data     space

                                                                           though the X bus. For this class of instructions, the data

                                                                           is always subject to rounding.

DS70286C-page 30                                                                                             © 2009 Microchip Technology Inc.
                                               dsPIC33FJXXXGPX06/X08/X10

3.6.2.4          Data Space Write Saturation                             3.6.3     BARREL SHIFTER

In addition to adder/subtracter saturation, writes to data               The barrel shifter is capable of performing up to 16-bit

space can also be saturated but without affecting the                    arithmetic or logic right shifts, or up to 16-bit left shifts

contents of the source accumulator. The data space                       in a single cycle. The source can be either of the two

write    saturation  logic  block  accepts         a  16-bit,      1.15  DSP accumulators or the X bus (to support multi-bit

fractional value from the round logic block as its input,                shifts of register or memory data).

together with overflow status from the original source                   The shifter requires a signed binary value to determine

(accumulator) and the 16-bit round adder. These inputs                   both the magnitude (number of bits) and direction of the

are combined and used to select the appropriate 1.15                     shift operation. A positive value shifts the operand right.

fractional  value    as   output   to   write  to     data     space     A negative value shifts the operand left. A value of ‘0’

memory.                                                                  does not modify the operand.

If the SATDW bit in the CORCON register is set, data                     The barrel shifter is 40 bits wide, thereby obtaining a

(after rounding or truncation) is tested for overflow and                40-bit result for DSP shift operations and a 16-bit result

adjusted    accordingly,    For   input  data         greater      than  for  MCU  shift   operations.  Data  from  the  X  bus         is

0x007FFF,   data     written  to  memory       is  forced      to  the   presented to the barrel shifter between bit positions 16

maximum positive 1.15 value, 0x7FFF. For input data                      to 31 for right shifts, and between bit positions 0 to 16

less than 0xFF8000, data written to memory is forced                     for left shifts.

to  the  maximum     negative     1.15   value,       0x8000.      The

Most Significant bit of the source (bit 39) is used to

determine the sign of the operand being tested.

If the SATDW bit in the CORCON register is not set, the

input data is always passed through unmodified under

all conditions.

© 2009 Microchip Technology Inc.                                                                              DS70286C-page 31
dsPIC33FJXXXGPX06/X08/X10

NOTES:

DS70286C-page 32           © 2009 Microchip Technology Inc.
                                                                 dsPIC33FJXXXGPX06/X08/X10

4.0    MEMORY ORGANIZATION                                                                      4.1   Program Address Space

Note:                              This data sheet summarizes the features                      The   program       address      memory  space     of   the

                                   of  the      dsPIC33FJXXXGPX06/X08/X10                       dsPIC33FJXXXGPX06/X08/X10              devices     is   4M

                                   family   of  devices.       However,  it  is  not            instructions.  The  space    is  addressable  by   a   24-bit

                                   intended to be a comprehensive reference                     value derived from either the 23-bit Program Counter

                                   source. To complement the information in                     (PC) during program execution, or from table operation

                                   this data sheet, refer to Section 3. “Data                   or data space remapping as described in Section 4.6

                                   Memory”      (DS70202)        and  Section    4.             “Interfacing Program and Data Memory Spaces”.

                                   “Program     Memory”        (DS70203)     in  the            User access to the program memory space is restricted

                                   “dsPIC33F    Family       Reference   Manual”,               to the lower half of the address range (0x000000 to

                                   which is available from the Microchip web                    0x7FFFFF). The exception is the use of TBLRD/TBLWT

                                   site (www.microchip.com).                                    operations, which use TBLPAG<7> to permit access to

The  dsPIC33FJXXXGPX06/X08/X10                                           architecture           the Configuration bits and Device ID sections of the

features separate program and data memory spaces                                                configuration memory space. Memory usage for the

and  buses.                        This    architecture    also  allows  the     direct         dsPIC33FJXXXGPX06/X08/X10 of devices is shown in

access of program memory from the data space during                                             Figure 4-1.

code execution.

FIGURE 4-1:                                     PROGRAM          MEMORY FOR dsPIC33FJXXXGPX06/X08/X10 DEVICES

                                       dsPIC33FJ64GPXXX                      dsPIC33FJ128GPXXX                 dsPIC33FJ256GPXXX

                                           GOTO Instruction                      GOTO Instruction              GOTO Instruction          0x000000

                                            Reset Address                        Reset Address                      Reset Address        0x000002

                                       Interrupt Vector Table                 Interrupt Vector Table                                     0x000004

                                                                                                               Interrupt Vector Table    0x0000FE

                                                Reserved                         Reserved                           Reserved             0x000100

                                       Alternate Vector Table                Alternate Vector Table            Alternate Vector Table    0x000104

                                                                                                                                         0x0001FE

                                            User Program                                                                                 0x000200

       User Memory Space                    Flash Memory

                                           (22K instructions)                    User Program                       User Program         0x00ABFE

                                                                                 Flash Memory                       Flash Memory         0x00AC00

                                                                                 (44K instructions)            (88K instructions)

                                                                                                                                         0x0157FE

                                                                                                                                         0x015800

                                           Unimplemented

                                            (Read ‘0’s)                          Unimplemented

                                                                                 (Read ‘0’s)                                             0x02ABFE

                                                                                                                                         0x02AC00

                                                                                                               Unimplemented

                                                                                                                    (Read ‘0’s)

                                                                                                                                         0x7FFFFE

                                                                                                                                         0x800000

                                                Reserved                         Reserved                           Reserved

       Configuration Memory Space                                                                                                        0xF7FFFE

                                       Device Configuration                   Device Configuration             Device Configuration      0xF80000

                                                Registers                        Registers                          Registers            0xF80017

                                                                                                                                         0xF80010

                                            Reserved                               Reserved                         Reserved

                                                                                                                                         0xFEFFFE

                                                DEVID (2)                        DEVID (2)                          DEVID (2)            0xFF0000

                                                                                                                                         0xFFFFFE

       Note:                             Memory areas are not shown to scale.

© 2009 Microchip Technology Inc.                                                                                                         DS70286C-page  33
dsPIC33FJXXXGPX06/X08/X10

4.1.1  PROGRAM MEMORY                                                  4.1.2              INTERRUPT AND TRAP VECTORS

       ORGANIZATION                                                    All  dsPIC33FJXXXGPX06/X08/X10                 devices    reserve

The    program      memory     space      is      organized    in      the  addresses     between         0x00000  and    0x000200  for

word-addressable      blocks.  Although       it  is  treated  as      hard-coded         program  execution  vectors.      A    hardware

24 bits wide, it is more appropriate to think of each                  Reset vector is provided to redirect code execution

address of the program memory as a lower and upper                     from the default value of the PC on device Reset to the

word, with the upper byte of the upper word being                      actual start of code. A GOTO instruction is programmed

unimplemented. The lower word always has an even                       by the user at 0x000000, with the actual address for the

address, while the upper word has an odd address                       start of code at 0x000002.

(Figure 4-2).                                                          dsPIC33FJXXXGPX06/X08/X10                   devices  also  have

Program memory addresses are always word-aligned                       two interrupt vector tables, located from 0x000004 to

on the lower word, and addresses are incremented or                    0x0000FF and 0x000100 to 0x0001FF. These vector

decremented     by    two  during  code       execution.     This      tables allow each of the many device interrupt sources

arrangement     also  provides     compatibility      with   data      to be handled by separate Interrupt Service Routines

memory space addressing and makes it possible to                       (ISRs).  A         more  detailed  discussion  of    the  interrupt

access data in the program memory space.                               vector   tables    is    provided  in  Section 7.1      “Interrupt

                                                                       Vector Table”.

FIGURE 4-2:                PROGRAM MEMORY ORGANIZATION

       msw                      most significant word                  least significant word                 PC Address

       Address                                                                                                (lsw Address)

                                                  23               16              8                      0

       0x000001             00000000                                                                               0x000000

       0x000003             00000000                                                                               0x000002

       0x000005             00000000                                                                               0x000004

       0x000007             00000000                                                                               0x000006

                      Program Memory                                   Instruction Width

                           ‘Phantom’ Byte

                           (read as ‘0’)

DS70286C-page 34                                                                                   © 2009 Microchip Technology Inc.
                                                    dsPIC33FJXXXGPX06/X08/X10

4.2        Data Address Space                                               All word accesses must be aligned to an even address.

                                                                            Misaligned word data fetches are not supported, so

The    dsPIC33FJXXXGPX06/X08/X10                      CPU        has  a     care   must   be   taken      when     mixing       byte  and      word

separate 16-bit wide data memory space. The data                            operations, or translating from 8-bit MCU code. If a

space is accessed using separate Address Generation                         misaligned read or write is attempted, an address error

Units  (AGUs)         for  read  and       write    operations.       Data  trap is generated. If the error occurred on a read, the

memory maps of devices with different RAM sizes are                         instruction underway is completed; if it occurred on a

shown in Figure 4-3 through Figure 4-5.                                     write, the instruction will be executed but the write does

All Effective Addresses (EAs) in the data memory space                      not   occur.  In  either   case,   a   trap    is   then  executed,

are 16 bits wide and point to bytes within the data space.                  allowing   the    system      and/or   user         to   examine       the

This arrangement gives a data space address range of                        machine state prior to execution of the address Fault.

64 Kbytes    or   32K words.          The  lower      half  of   the  data  All byte loads into any W register are loaded into the

memory space (that is, when EA<15> = 0) is used for                         Least Significant Byte. The Most Significant Byte is not

implemented memory addresses, while the upper half                          modified.

(EA<15>      =    1)  is   reserved       for  the    Program        Space  A  sign-extend     instruction     (SE)    is  provided      to    allow

Visibility area (see Section 4.6.3 “Reading Data from                       users to translate 8-bit signed data to 16-bit signed

Program Memory Using Program Space Visibility”).                            values. Alternatively, for 16-bit unsigned data, users

dsPIC33FJXXXGPX06/X08/X10 devices implement a                               can clear the MSb of any W register by executing a

total of up to 30 Kbytes of data memory. Should an EA                       zero-extend       (ZE)    instruction      on       the   appropriate

point to a location outside of this area, an all-zero word                  address.

or byte will be returned.

4.2.1           DATA SPACE WIDTH                                            4.2.3         SFR SPACE

                                                                            The first 2 Kbytes of the Near Data Space, from 0x0000

The    data     memory           space     is   organized        in   byte  to 0x07FF, is primarily occupied by Special Function

addressable, 16-bit wide blocks. Data is aligned in data                    Registers     (SFRs).       These        are        used     by        the

memory     and    registers      as   16-bit     words,     but  all  data  dsPIC33FJXXXGPX06/X08/X10                  core     and   peripheral

space     EAs   resolve     to   bytes.    The      Least   Significant     modules for controlling the operation of the device.

Bytes (LSBs) of each word have even addresses, while                        SFRs   are    distributed  among       the     modules       that  they

the    Most     Significant      Bytes         (MSBs)       have      odd   control, and are generally grouped together by module.

addresses.                                                                  Much of the SFR space contains unused addresses;

4.2.2           DATA MEMORY ORGANIZATION                                    these are read as ‘0’. A complete listing of implemented

                AND ALIGNMENT                                               SFRs, including their addresses, is shown in Table 4-1

                                                            PIC®            through Table 4-34.

To   maintain     backward       compatibility        with            MCU

devices      and  improve        data      space      memory         usage     Note:      The actual set of peripheral features and

efficiency,       the            dsPIC33FJXXXGPX06/X08/X10                                interrupts   varies     by   the      device.  Please

instruction set supports both word and byte operations.                                   refer to the corresponding device tables

As a consequence of byte accessibility, all effective                                     and  pinout     diagrams         for  device-specific

address      calculations        are   internally     scaled     to   step                information.

through word-aligned memory. For example, the core

recognizes        that     Post-Modified          Register       Indirect   4.2.4         NEAR DATA SPACE

Addressing mode [Ws++] will result in a value of Ws + 1                     The    8-Kbyte    area  between       0x0000        and   0x1FFF       is

for byte operations and Ws + 2 for word operations.                         referred to as the Near Data Space. Locations in this

Data   byte     reads      will  read     the  complete     word      that  space are directly addressable via a 13-bit absolute

contains the byte, using the LSb of any EA to determine                     address    field  within   all     memory      direct    instructions.

which byte to select. The selected byte is placed onto                      Additionally, the whole data space is addressable using

the LSb of the data path. That is, data memory and                          MOV    instructions,      which    support          Memory        Direct

registers    are      organized       as   two    parallel      byte-wide   Addressing    mode      with    a  16-bit  address        field,   or  by

entities   with   shared         (word)    address          decode    but   using  Indirect    Addressing       mode       using      a  working

separate write lines. Data byte writes only write to the                    register as an Address Pointer.

corresponding         side  of   the      array   or  register       which

matches the byte address.

© 2009 Microchip Technology Inc.                                                                                           DS70286C-page 35
dsPIC33FJXXXGPX06/X08/X10

FIGURE 4-3:       DATA MEMORY MAP FOR dsPIC33FJXXXGPX06/X08/X10  DEVICES WITH  8  KBS

                  RAM

                       MSB                           LSB

                       Address       16 bits         Address

                                MSB             LSB

2 Kbyte                0x0001                        0x0000

SFR Space                            SFR Space

                       0x07FF                        0x07FE

                       0x0801                        0x0800

                                                                 8 Kbyte

                                X Data RAM (X)                   Near

                                                                 Data

                                                                 Space

8 Kbyte                0x17FF                        0x17FE

SRAM Space             0x1801                        0x1800

                                Y Data RAM (Y)

                       0x1FFF                        0x1FFE

                       0x2001                        0x2000

                                     DMA RAM

                       0x27FF                        0x27FE

                       0x2801                        0x2800

                       0x8001                        0x8000

                                     X Data

Optionally                      Unimplemented (X)

Mapped

into Program

Memory

                       0xFFFF                        0xFFFE

DS70286C-page 36                                                 © 2009 Microchip Technology Inc.
                                       dsPIC33FJXXXGPX06/X08/X10

FIGURE 4-4:   DATA                MEMORY   MAP FOR dsPIC33FJXXXGPX06/X08/X10  DEVICES WITH  16  KB

              RAM

                                  MSB                           LSB

                                  Address       16 bits         Address

                                           MSB             LSB

2 Kbyte                           0x0001                        0x0000

SFR Space                                       SFR Space

                                  0x07FF                        0x07FE        8 Kbyte

                                  0x0801                        0x0800        Near

                                                                              Data

                                                                              Space

                                  0x1FFF   X Data RAM (X)

                                                                0x1FFE

16 Kbyte                          0x27FF                        0x27FE

SRAM Space                        0x2801                        0x2800

                                           Y Data RAM (Y)

                                  0x3FFF                        0x3FFE

                                  0x4001                        0x4000

                                                DMA RAM

                                  0x47FF                        0x47FE

                                  0x4801                        0x4800

                                  0x8001                        0x8000

                                                X Data

                                           Unimplemented (X)

Optionally

Mapped

into Program

Memory

                                  0xFFFF                        0xFFFE

© 2009 Microchip Technology Inc.                                              DS70286C-page 37
dsPIC33FJXXXGPX06/X08/X10

FIGURE  4-5:        DATA  MEMORY MAP  FOR dsPIC33FJXXXGPX06/X08/X10 DEVICES WITH  30  KB

                    RAM

                          MSB                              LSB

                          Address          16 bits         Address

                                      MSB             LSB

        2 Kbyte           0x0001                           0x0000

                                           SFR Space

        SFR Space         0x07FF                           0x07FE   8 Kbyte

                          0x0801                           0x0800   Near

                                                                    Data

                                                                    Space

                                      X Data RAM (X)

        30 Kbyte

        SRAM Space        0x47FF                           0x47FE

                          0x4801                           0x4800

                                      Y Data RAM (Y)

                          0x77FF                           0x77FE

                          0x7800                           0x7800

                          0x7FFF           DMA RAM         0x7FFE

                          0x8001                           0x8000

        Optionally                         X Data

        Mapped                        Unimplemented (X)

        into Program

        Memory

                          0xFFFF                           0xFFFE

DS70286C-page 38                                           © 2009 Microchip Technology Inc.
                                                  dsPIC33FJXXXGPX06/X08/X10

4.2.5          X AND Y DATA SPACES                                    4.2.6           DMA RAM

The core has two data spaces, X and Y. These data                     Every dsPIC33FJXXXGPX06/X08/X10 device contains

spaces can be considered either separate (for some                    2 Kbytes of dual ported DMA RAM located at the end of

DSP    instructions),    or  as    one   unified  linear   address    Y data space. Memory locations is part of Y data RAM

range    (for  MCU       instructions).  The      data  spaces   are  and    is  in   the   DMA      RAM       space   are  accessible

accessed using two Address Generation Units (AGUs)                    simultaneously        by  the  CPU   and  the    DMA   controller

and separate data paths. This feature allows certain                  module. DMA RAM is utilized by the DMA controller to

instructions to concurrently fetch two words from RAM,                store data to be transferred to various peripherals using

thereby enabling efficient execution of DSP algorithms                DMA,       as   well  as   data     transferred  from  various

such as Finite Impulse Response (FIR) filtering and                   peripherals     using     DMA.      The  DMA     RAM   can     be

Fast Fourier Transform (FFT).                                         accessed by the DMA controller without having to steal

The   X  data     space  is   used       by  all  instructions   and  cycles from the CPU.

supports     all  addressing     modes.      There  are    separate   When       the  CPU   and      the  DMA  controller   attempt  to

read and write data buses for X data space. The X read                concurrently write to the same DMA RAM location, the

data bus is the read data path for all instructions that              hardware ensures that the CPU is given precedence in

view data space as combined X and Y address space.                    accessing the DMA RAM location. Therefore, the DMA

It is also the X data prefetch path for the dual operand              RAM provides a reliable means of transferring DMA

DSP instructions (MAC class).                                         data without ever having to stall the CPU.

The Y data space is used in concert with the X data                   Note:           DMA       RAM   can  be   used   for   general

space    by    the  MAC     class  of    instructions   (CLR,    ED,                  purpose data storage if the DMA function

EDAC, MAC, MOVSAC, MPY, MPY.N and MSC) to provide                                     is not required in an application.

two concurrent data read paths.

Both   the     X    and  Y   data   spaces        support  Modulo

Addressing        mode   for  all   instructions,       subject  to

addressing mode restrictions. Bit-Reversed Addressing

mode is only supported for writes to X data space.

All data memory writes, including in DSP instructions,

view data space as combined X and Y address space.

The boundary between the X and Y data spaces is

device-dependent and is not user-programmable.

All effective addresses are 16 bits wide and point to

bytes within the data space. Therefore, the data space

address range is 64 Kbytes, or 32K words, though the

implemented memory locations vary by device.

© 2009 Microchip Technology Inc.                                                                                DS70286C-page 39
DS70286C-page 40                  TABLE 4-1:         CPU CORE REGISTERS MAP                                                                                                                                                                   dsPIC33FJXXXGPX06/X08/X10

                                  SFR Name     SFR   Bit 15        Bit 14      Bit 13  Bit 12           Bit 11      Bit 10  Bit 9    Bit 8            Bit 7    Bit 6  Bit 5  Bit 4   Bit 3  Bit 2                       Bit 1  Bit 0  All

                                               Addr                                                                                                                                                                                   Resets

                                  WREG0        0000                                                                                  Working Register 0                                                                               0000

                                  WREG1        0002                                                                                  Working Register 1                                                                               0000

                                  WREG2        0004                                                                                  Working Register 2                                                                               0000

                                  WREG3        0006                                                                                  Working Register 3                                                                               0000

                                  WREG4        0008                                                                                  Working Register 4                                                                               0000

                                  WREG5        000A                                                                                  Working Register 5                                                                               0000

                                  WREG6        000C                                                                                  Working Register 6                                                                               0000

                                  WREG7        000E                                                                                  Working Register 7                                                                               0000

                                  WREG8        0010                                                                                  Working Register 8                                                                               0000

                                  WREG9        0012                                                                                  Working Register 9                                                                               0000

                                  WREG10       0014                                                                                  Working Register 10                                                                              0000

                                  WREG11       0016                                                                                  Working Register 11                                                                              0000

                                  WREG12       0018                                                                                  Working Register 12                                                                              0000

                                  WREG13       001A                                                                                  Working Register 13                                                                              0000

                                  WREG14       001C                                                                                  Working Register 14                                                                              0000

                                  WREG15       001E                                                                                  Working Register 15                                                                              0800

                                  SPLIM        0020                                                                             Stack Pointer Limit Register                                                                          xxxx

                                  ACCAL        0022                                                                         Accumulator A Low Word Register                                                                           0000

                                  ACCAH        0024                                                                         Accumulator A High Word Register                                                                          0000

                                  ACCAU        0026                                                                         Accumulator A Upper Word Register                                                                         0000

                                  ACCBL        0028                                                                         Accumulator B Low Word Register                                                                           0000

                                  ACCBH        002A                                                                         Accumulator B High Word Register                                                                          0000

                                  ACCBU        002C                                                                         Accumulator B Upper Word Register                                                                         0000

                                  PCL          002E                                                                         Program Counter Low Word Register                                                                         0000

                                  PCH          0030  —             —           —       —                —           —       —        —                                Program Counter High Byte Register                              0000

                                  TBLPAG       0032  —             —           —       —                —           —       —        —                                Table Page Address Pointer Register                             0000

                                  PSVPAG       0034  —             —           —       —                —           —       —        —                         Program Memory Visibility Page Address Pointer Register                0000

                                  RCOUNT       0036                                                                           Repeat Loop Counter Register                                                                            xxxx

                                  DCOUNT       0038                                                                                  DCOUNT<15:0>                                                                                     xxxx

© 2009 Microchip Technology Inc.  DOSTARTL     003A                                                                         DOSTARTL<15:1>                                                                                     0      xxxx

                                  DOSTARTH     003C  —             —           —       —                —           —       —        —                —        —                     DOSTARTH<5:0>                                    00xx

                                  DOENDL       003E                                                                            DOENDL<15:1>                                                                                    0      xxxx

                                  DOENDH       0040  —             —           —       —                —           —       —        —                —        —                     DOENDH                                           00xx

                                  SR           0042  OA            OB          SA      SB               OAB         SAB     DA       DC               IPL2     IPL1   IPL0   RA      N      OV                          Z      C      0000

                                  CORCON       0044  —             —           —       US               EDT                 DL<2:0>                   SATA     SATB   SATDW  ACCSAT  IPL3   PSV                         RND    IF     0020

                                  MODCON       0046  XMODEN        YMODEN      —       —                            BWM<3:0>                                   YWM<3:0>                                    XWM<3:0>                   0000

                                  XMODSRT      0048                                                                                  XS<15:1>                                                                                  0      xxxx

                                  XMODEND      004A                                                                                  XE<15:1>                                                                                  1      xxxx

                                  YMODSRT      004C                                                                                  YS<15:1>                                                                                  0      xxxx

                                  YMODEND      004E                                                                                  YE<15:1>                                                                                  1      xxxx

                                  Legend:   x  = unknown value on  Reset, — =  unimplemented, read  as  ‘0’. Reset  values are shown in hexadecimal.
© 2009 Microchip Technology Inc.  TABLE 4-1:        CPU CORE REGISTERS MAP (CONTINUED)

                                  SFR Name    SFR   Bit 15  Bit 14  Bit 13  Bit 12  Bit 11  Bit 10  Bit 9  Bit 8                                Bit 7     Bit 6  Bit 5  Bit 4  Bit 3  Bit 2   Bit 1   Bit 0   All

                                              Addr                                                                                                                                                            Resets

                                  XBREV       0050  BREN                                                                                        XB<14:0>                                                      xxxx

                                  DISICNT     0052  —       —                                              Disable Interrupts Counter Register                                                                xxxx

                                  BSRAM       0750  —       —       —       —       —       —       —      —                                    —         —      —      —      —      IW_BSR  IR_BSR  RL_BSR  0000

                                  SSRAM       0752  —       —       —       —       —       —       —      —                                    —         —      —      —      —      IW_SSR  IR_SSR  RL_SSR  0000

                                  Legend:   x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

DS70286C-page 41                                                                                                                                                                                                      dsPIC33FJXXXGPX06/X08/X10
DS70286C-page 42                  TABLE    4-2:  CHANGE NOTIFICATION REGISTER MAP FOR dsPIC33FJXXXGPX10 DEVICES                                                                                                                 dsPIC33FJXXXGPX06/X08/X10

                                  SFR      SFR   Bit 15   Bit 14   Bit 13   Bit 12   Bit 11   Bit 10   Bit 9   Bit 8                             Bit 7   Bit 6    Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0    All

                                  Name     Addr                                                                                                                                                                         Resets

                                  CNEN1    0060  CN15IE   CN14IE   CN13IE   CN12IE   CN11IE   CN10IE   CN9IE   CN8IE                             CN7IE   CN6IE    CN5IE    CN4IE    CN3IE    CN2IE    CN1IE    CN0IE    0000

                                  CNEN2    0062  —        —        —        —        —        —        —       —                                 CN23IE  CN22IE   CN21IE   CN20IE   CN19IE   CN18IE   CN17IE   CN16IE   0000

                                  CNPU1    0068  CN15PUE  CN14PUE  CN13PUE  CN12PUE  CN11PUE  CN10PUE  CN9PUE  CN8PUE  CN7PUE                            CN6PUE   CN5PUE   CN4PUE   CN3PUE   CN2PUE   CN1PUE   CN0PUE   0000

                                  CNPU2    006A  —        —        —        —        —        —        —       —       CN23PUE                           CN22PUE  CN21PUE  CN20PUE  CN19PUE  CN18PUE  CN17PUE  CN16PUE  0000

                                  Legend:  x=    unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                  TABLE    4-3:  CHANGE NOTIFICATION REGISTER MAP FOR dsPIC33FJXXXGPX08 DEVICES

                                  SFR      SFR   Bit 15   Bit 14   Bit 13   Bit 12   Bit 11   Bit 10   Bit 9   Bit 8                             Bit 7   Bit 6    Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0    All

                                  Name     Addr                                                                                                                                                                         Resets

                                  CNEN1    0060  CN15IE   CN14IE   CN13IE   CN12IE   CN11IE   CN10IE   CN9IE   CN8IE                             CN7IE   CN6IE    CN5IE    CN4IE    CN3IE    CN2IE    CN1IE    CN0IE    0000

                                  CNEN2    0062  —        —        —        —        —        —        —       —                                 —       —        CN21IE   CN20IE   CN19IE   CN18IE   CN17IE   CN16IE   0000

                                  CNPU1    0068  CN15PUE  CN14PUE  CN13PUE  CN12PUE  CN11PUE  CN10PUE  CN9PUE  CN8PUE  CN7PUE                            CN6PUE   CN5PUE   CN4PUE   CN3PUE   CN2PUE   CN1PUE   CN0PUE   0000

                                  CNPU2    006A  —        —        —        —        —        —        —       —                                 —       —        CN21PUE  CN20PUE  CN19PUE  CN18PUE  CN17PUE  CN16PUE  0000

                                  Legend:  x=    unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                  TABLE    4-4:  CHANGE NOTIFICATION REGISTER MAP FOR dsPIC33FJXXXGPX06 DEVICES

                                  SFR      SFR   Bit 15   Bit 14   Bit 13   Bit 12   Bit 11   Bit 10   Bit 9   Bit 8                             Bit 7   Bit 6    Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0    All

                                  Name     Addr                                                                                                                                                                         Resets

                                  CNEN1    0060  CN15IE   CN14IE   CN13IE   CN12IE   CN11IE   CN10IE   CN9IE   CN8IE                             CN7IE   CN6IE    CN5IE    CN4IE    CN3IE    CN2IE    CN1IE    CN0IE    0000

                                  CNEN2    0062  —        —        —        —        —        —        —       —                                 —       —        CN21IE   CN20IE   —        CN18IE   CN17IE   CN16IE   0000

                                  CNPU1    0068  CN15PUE  CN14PUE  CN13PUE  CN12PUE  CN11PUE  CN10PUE  CN9PUE  CN8PUE  CN7PUE                            CN6PUE   CN5PUE   CN4PUE   CN3PUE   CN2PUE   CN1PUE   CN0PUE   0000

                                  CNPU2    006A  —        —        —        —        —        —        —       —                                 —       —        CN21PUE  CN20PUE  —        CN18PUE  CN17PUE  CN16PUE  0000

                                  Legend:  x=    unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

© 2009 Microchip Technology Inc.
© 2009 Microchip Technology Inc.  TABLE    4-5:  INTERRUPT CONTROLLER REGISTER MAP

                                  SFR      SFR   Bit 15  Bit 14  Bit 13       Bit 12       Bit 11        Bit 10  Bit 9         Bit 8  Bit 7      Bit 6    Bit 5         Bit 4    Bit 3      Bit 2    Bit 1        Bit 0    All

                                  Name     Addr                                                                                                                                                                            Resets

                                  INTCON1  0080  NSTDIS  OVAERR  OVBERR      COVAERR       COVBERR       OVATE   OVBTE        COVTE   SFTACERR   DIV0ERR  DMACERR       MATHERR  ADDRERR    STKERR   OSCFAIL      —        0000

                                  INTCON2  0082  ALTIVT  DISI    —            —            —             —         —           —      —          —        —             INT4EP   INT3EP     INT2EP   INT1EP       INT0EP   0000

                                  IFS0     0084  —       DMA1IF  AD1IF        U1TXIF       U1RXIF        SPI1IF  SPI1EIF       T3IF   T2IF       OC2IF    IC2IF         DMA0IF   T1IF       OC1IF    IC1IF        INT0IF   0000

                                  IFS1     0086  U2TXIF  U2RXIF  INT2IF       T5IF         T4IF          OC4IF   OC3IF       DMA2IF   IC8IF      IC7IF    AD2IF         INT1IF   CNIF       —        MI2C1IF      SI2C1IF  0000

                                  IFS2     0088  T6IF    DMA4IF  —            OC8IF        OC7IF         OC6IF   OC5IF         IC6IF  IC5IF      IC4IF    IC3IF         DMA3IF   C1IF       C1RXIF   SPI2IF       SPI2EIF  0000

                                  IFS3     008A  —       —       DMA5IF       DCIIF        DCIEIF        —         —           C2IF   C2RXIF     INT4IF   INT3IF        T9IF     T8IF       MI2C2IF  SI2C2IF      T7IF     0000

                                  IFS4     008C  —       —       —            —            —             —         —           —      C2TXIF     C1TXIF   DMA7IF        DMA6IF   —          U2EIF    U1EIF        —        0000

                                  IEC0     0094  —       DMA1IE  AD1IE        U1TXIE       U1RXIE        SPI1IE  SPI1EIE       T3IE   T2IE       OC2IE    IC2IE         DMA0IE   T1IE       OC1IE    IC1IE        INT0IE   0000

                                  IEC1     0096  U2TXIE  U2RXIE  INT2IE       T5IE         T4IE          OC4IE   OC3IE       DMA2IE   IC8IE      IC7IE    AD2IE         INT1IE   CNIE       —        MI2C1IE      SI2C1IE  0000

                                  IEC2     0098  T6IE    DMA4IE  —            OC8IE        OC7IE         OC6IE   OC5IE         IC6IE  IC5IE      IC4IE    IC3IE         DMA3IE   C1IE       C1RXIE   SPI2IE       SPI2EIE  0000    dsPIC33FJXXXGPX06/X08/X10

                                  IEC3     009A  —       —       DMA5IE       DCIIE        DCIEIE        —         —           C2IE   C2RXIE     INT4IE   INT3IE        T9IE     T8IE       MI2C2IE  SI2C2IE      T7IE     0000

                                  IEC4     009C  —       —       —            —            —             —         —           —      C2TXIE     C1TXIE   DMA7IE        DMA6IE   —          U2EIE    U1EIE        —        0000

                                  IPC0     00A4  —               T1IP<2:0>                 —                     OC1IP<2:0>           —                   IC1IP<2:0>             —                   INT0IP<2:0>           4444

                                  IPC1     00A6  —               T2IP<2:0>                 —                     OC2IP<2:0>           —                   IC2IP<2:0>             —                  DMA0IP<2:0>            4444

                                  IPC2     00A8  —               U1RXIP<2:0>               —                     SPI1IP<2:0>          —                   SPI1EIP<2:0>           —                   T3IP<2:0>             4444

                                  IPC3     00AA  —       —       —            —            —                     DMA1IP<2:0>          —                   AD1IP<2:0>             —                   U1TXIP<2:0>           0444

                                  IPC4     00AC  —               CNIP<2:0>                 —             —         —           —      —                   MI2C1IP<2:0>           —                  SI2C1IP<2:0>           4044

                                  IPC5     00AE  —               IC8IP<2:0>                —                     IC7IP<2:0>           —                   AD2IP<2:0>             —                   INT1IP<2:0>           4444

                                  IPC6     00B0  —               T4IP<2:0>                 —                     OC4IP<2:0>           —                   OC3IP<2:0>             —                  DMA2IP<2:0>            4444

                                  IPC7     00B2  —               U2TXIP<2:0>               —                     U2RXIP<2:0>          —                   INT2IP<2:0>            —                   T5IP<2:0>             4444

                                  IPC8     00B4  —               C1IP<2:0>                 —                     C1RXIP<2:0>          —                   SPI2IP<2:0>            —                  SPI2EIP<2:0>           4444

                                  IPC9     00B6  —               IC5IP<2:0>                —                     IC4IP<2:0>           —                   IC3IP<2:0>             —                  DMA3IP<2:0>            4444

                                  IPC10    00B8  —               OC7IP<2:0>                —                     OC6IP<2:0>           —                   OC5IP<2:0>             —                   IC6IP<2:0>            4444

                                  IPC11    00BA  —               T6IP<2:0>                 —                     DMA4IP<2:0>          —          —        —             —        —                   OC8IP<2:0>            4404

                                  IPC12    00BC  —               T8IP<2:0>                 —                     MI2C2IP<2:0>         —                   SI2C2IP<2:0>           —                   T7IP<2:0>             4444

                                  IPC13    00BE  —               C2RXIP<2:0>               —                     INT4IP<2:0>          —                   INT3IP<2:0>            —                   T9IP<2:0>             4444

                                  IPC14    00C0  —               DCIEIP<2:0>               —             —         —           —      —          —        —             —        —                   C2IP<2:0>             4004

                                  IPC15    00C2  —       —       —            —            —             —         —           —      —                   DMA5IP<2:0>            —                   DCIIP<2:0>            0044

                                  IPC16    00C4  —       —       —            —            —                     U2EIP<2:0>           —                   U1EIP<2:0>             —          —        —            —        0440

                                  IPC17    00C6  —               C2TXIP<2:0>               —                     C1TXIP<2:0>          —                   DMA7IP<2:0>            —                  DMA6IP<2:0>            4444

DS70286C-page 43                  INTTREG  00E0  —       —       —            —                          ILR<3:0>                     —                                        VECNUM<6:0>                                 0000

                                  Legend:  x = unknown value on Reset, — = unimplemented,  read as ‘0’.  Reset values are shown in hexadecimal.
DS70286C-page 44                  TABLE    4-6:  TIMER REGISTER MAP                                                                                                                                                           dsPIC33FJXXXGPX06/X08/X10

                                  SFR      SFR   Bit 15  Bit 14  Bit 13  Bit 12              Bit 11         Bit 10  Bit 9  Bit 8  Bit 7             Bit 6                  Bit 5  Bit  4  Bit 3  Bit 2  Bit 1  Bit 0  All

                                  Name     Addr                                                                                                                                                                       Resets

                                  TMR1     0100                                                                            Timer1 Register                                                                            xxxx

                                  PR1      0102                                                                            Period Register 1                                                                          FFFF

                                  T1CON    0104  TON     —       TSIDL   —                   —              —       —      —      —                 TGATE                  TCKPS<1:0>     —      TSYNC  TCS    —      0000

                                  TMR2     0106                                                                            Timer2 Register                                                                            xxxx

                                  TMR3HLD  0108                                                                Timer3 Holding Register (for 32-bit timer operations only)                                             xxxx

                                  TMR3     010A                                                                            Timer3 Register                                                                            xxxx

                                  PR2      010C                                                                            Period Register 2                                                                          FFFF

                                  PR3      010E                                                                            Period Register 3                                                                          FFFF

                                  T2CON    0110  TON     —       TSIDL   —                   —              —       —      —      —                 TGATE                  TCKPS<1:0>     T32    —      TCS    —      0000

                                  T3CON    0112  TON     —       TSIDL   —                   —              —       —      —      —                 TGATE                  TCKPS<1:0>     —      —      TCS    —      0000

                                  TMR4     0114                                                                            Timer4 Register                                                                            xxxx

                                  TMR5HLD  0116                                                                     Timer5 Holding Register (for 32-bit operations only)                                              xxxx

                                  TMR5     0118                                                                            Timer5 Register                                                                            xxxx

                                  PR4      011A                                                                            Period Register 4                                                                          FFFF

                                  PR5      011C                                                                            Period Register 5                                                                          FFFF

                                  T4CON    011E  TON     —       TSIDL   —                   —              —       —      —      —                 TGATE                  TCKPS<1:0>     T32    —      TCS    —      0000

                                  T5CON    0120  TON     —       TSIDL   —                   —              —       —      —      —                 TGATE                  TCKPS<1:0>     —      —      TCS    —      0000

                                  TMR6     0122                                                                            Timer6 Register                                                                            xxxx

                                  TMR7HLD  0124                                                                     Timer7 Holding Register (for 32-bit operations only)                                              xxxx

                                  TMR7     0126                                                                            Timer7 Register                                                                            xxxx

                                  PR6      0128                                                                            Period Register 6                                                                          FFFF

                                  PR7      012A                                                                            Period Register 7                                                                          FFFF

                                  T6CON    012C  TON     —       TSIDL   —                   —              —       —      —      —                 TGATE                  TCKPS<1:0>     T32    —      TCS    —      0000

                                  T7CON    012E  TON     —       TSIDL   —                   —              —       —      —      —                 TGATE                  TCKPS<1:0>     —      —      TCS    —      0000

                                  TMR8     0130                                                                            Timer8 Register                                                                            xxxx

                                  TMR9HLD  0132                                                                     Timer9 Holding Register (for 32-bit operations only)                                              xxxx

© 2009 Microchip Technology Inc.  TMR9     0134                                                                            Timer9 Register                                                                            xxxx

                                  PR8      0136                                                                            Period Register 8                                                                          FFFF

                                  PR9      0138                                                                            Period Register 9                                                                          FFFF

                                  T8CON    013A  TON     —       TSIDL   —                   —              —       —      —      —                 TGATE                  TCKPS<1:0>     T32    —      TCS    —      0000

                                  T9CON    013C  TON     —       TSIDL   —                   —              —       —      —      —                 TGATE                  TCKPS<1:0>     —      —      TCS    —      0000

                                  Legend:  x=    unknown value on Reset, — = unimplemented,  read as  ‘0’.  Reset values are shown in hexadecimal.
© 2009 Microchip Technology Inc.  TABLE 4-7:         INPUT CAPTURE REGISTER MAP

                                  SFR Name     SFR   Bit 15          Bit 14     Bit 13  Bit 12    Bit 11          Bit 10  Bit 9  Bit 8  Bit 7              Bit  6  Bit    5  Bit 4  Bit 3  Bit 2  Bit 1     Bit 0  All

                                               Addr                                                                                                                                                                Resets

                                  IC1BUF       0140                                                                              Input 1 Capture Register                                                          xxxx

                                  IC1CON       0142       —          —          ICSIDL  —               —         —       —      —      ICTMR                   ICI<1:0>     ICOV   ICBNE         ICM<2:0>         0000

                                  IC2BUF       0144                                                                              Input 2 Capture Register                                                          xxxx

                                  IC2CON       0146       —          —          ICSIDL  —               —         —       —      —      ICTMR                   ICI<1:0>     ICOV   ICBNE         ICM<2:0>         0000

                                  IC3BUF       0148                                                                              Input 3 Capture Register                                                          xxxx

                                  IC3CON       014A       —          —          ICSIDL  —               —         —       —      —      ICTMR                   ICI<1:0>     ICOV   ICBNE         ICM<2:0>         0000

                                  IC4BUF       014C                                                                              Input 4 Capture Register                                                          xxxx

                                  IC4CON       014E       —          —          ICSIDL  —               —         —       —      —      ICTMR                   ICI<1:0>     ICOV   ICBNE         ICM<2:0>         0000

                                  IC5BUF       0150                                                                              Input 5 Capture Register                                                          xxxx

                                  IC5CON       0152       —          —          ICSIDL  —               —         —       —      —      ICTMR                   ICI<1:0>     ICOV   ICBNE         ICM<2:0>         0000    dsPIC33FJXXXGPX06/X08/X10

                                  IC6BUF       0154                                                                              Input 6 Capture Register                                                          xxxx

                                  IC6CON       0156       —          —          ICSIDL  —               —         —       —      —      ICTMR                   ICI<1:0>     ICOV   ICBNE         ICM<2:0>         0000

                                  IC7BUF       0158                                                                              Input 7 Capture Register                                                          xxxx

                                  IC7CON       015A       —          —          ICSIDL  —               —         —       —      —      ICTMR                   ICI<1:0>     ICOV   ICBNE         ICM<2:0>         0000

                                  IC8BUF       015C                                                                              Input 8 Capture Register                                                          xxxx

                                  IC8CON       015E       —          —          ICSIDL  —               —         —       —      —      ICTMR                   ICI<1:0>     ICOV   ICBNE         ICM<2:0>         0000

                                  Legend:   x  = unknown  value  on  Reset,  —  = unimplemented,  read  as  ‘0’.  Reset values are shown in hexadecimal.

DS70286C-page 45
DS70286C-page 46                  TABLE 4-8:         OUTPUT           COMPARE REGISTER MAP                                                                                                                                      dsPIC33FJXXXGPX06/X08/X10

                                  SFR Name     SFR        Bit 15      Bit 14     Bit 13  Bit 12    Bit 11          Bit 10  Bit 9     Bit 8  Bit 7            Bit 6        Bit 5  Bit 4  Bit 3   Bit 2  Bit 1     Bit 0  All

                                               Addr                                                                                                                                                                     Resets

                                  OC1RS        0180                                                                                  Output Compare 1 Secondary Register                                                xxxx

                                  OC1R         0182                                                                                  Output Compare 1 Register                                                          xxxx

                                  OC1CON       0184       —           —          OCSIDL  —               —         —              —  —      —                   —         —      OCFLT  OCTSEL         OCM<2:0>         0000

                                  OC2RS        0186                                                                                  Output Compare 2 Secondary Register                                                xxxx

                                  OC2R         0188                                                                                  Output Compare 2 Register                                                          xxxx

                                  OC2CON       018A       —           —          OCSIDL  —               —         —              —  —      —                   —         —      OCFLT  OCTSEL         OCM<2:0>         0000

                                  OC3RS        018C                                                                                  Output Compare 3 Secondary Register                                                xxxx

                                  OC3R         018E                                                                                  Output Compare 3 Register                                                          xxxx

                                  OC3CON       0190       —           —          OCSIDL  —               —         —              —  —      —                   —         —      OCFLT  OCTSEL         OCM<2:0>         0000

                                  OC4RS        0192                                                                                  Output Compare 4 Secondary Register                                                xxxx

                                  OC4R         0194                                                                                  Output Compare 4 Register                                                          xxxx

                                  OC4CON       0196       —           —          OCSIDL  —               —         —              —  —      —                   —         —      OCFLT  OCTSEL         OCM<2:0>         0000

                                  OC5RS        0198                                                                                  Output Compare 5 Secondary Register                                                xxxx

                                  OC5R         019A                                                                                  Output Compare 5 Register                                                          xxxx

                                  OC5CON       019C       —           —          OCSIDL  —               —         —              —  —      —                   —         —      OCFLT  OCTSEL         OCM<2:0>         0000

                                  OC6RS        019E                                                                                  Output Compare 6 Secondary Register                                                xxxx

                                  OC6R         01A0                                                                                  Output Compare 6 Register                                                          xxxx

                                  OC6CON       01A2       —           —          OCSIDL  —               —         —              —  —      —                   —         —      OCFLT  OCTSEL         OCM<2:0>         0000

                                  OC7RS        01A4                                                                                  Output Compare 7 Secondary Register                                                xxxx

                                  OC7R         01A6                                                                                  Output Compare 7 Register                                                          xxxx

                                  OC7CON       01A8       —           —          OCSIDL  —               —         —              —  —      —                   —         —      OCFLT  OCTSEL         OCM<2:0>         0000

                                  OC8RS        01AA                                                                                  Output Compare 8 Secondary Register                                                xxxx

                                  OC8R         01AC                                                                                  Output Compare 8 Register                                                          xxxx

                                  OC8CON       01AE       —           —          OCSIDL  —               —         —              —  —      —                   —         —      OCFLT  OCTSEL         OCM<2:0>         0000

                                  Legend:   x  = unknown  value   on  Reset,  —  = unimplemented,  read  as  ‘0’.  Reset  values  are shown in hexadecimal.

© 2009 Microchip Technology Inc.
© 2009 Microchip Technology Inc.  TABLE 4-9:         I2C1 REGISTER MAP

                                  SFR Name     SFR   Bit 15        Bit 14       Bit 13   Bit 12      Bit 11  Bit 10        Bit 9          Bit 8         Bit 7  Bit 6  Bit 5  Bit 4           Bit 3  Bit 2  Bit 1  Bit 0  All

                                               Addr                                                                                                                                                                      Resets

                                  I2C1RCV      0200  —             —            —        —           —       —             —              —                                  Receive Register                            0000

                                  I2C1TRN      0202  —             —            —        —           —       —             —              —                                  Transmit Register                           00FF

                                  I2C1BRG      0204  —             —            —        —           —       —             —                                          Baud Rate Generator Register                       0000

                                  I2C1CON      0206  I2CEN         —            I2CSIDL  SCLREL      IPMIEN  A10M          DISSLW         SMEN   GCEN          STREN  ACKDT  ACKEN           RCEN   PEN    RSEN   SEN    1000

                                  I2C1STAT     0208  ACKSTAT       TRSTAT       —        —           —       BCL           GCSTAT         ADD10  IWCOL         I2COV  D_A    P               S      R_W    RBF    TBF    0000

                                  I2C1ADD      020A  —             —            —        —           —       —                                                        Address Register                                   0000

                                  I2C1MSK      020C  —             —            —        —           —       —                                                        Address Mask Register                              0000

                                  Legend:   x  = unknown value on  Reset, —  =  unimplemented, read  as ‘0’. Reset values  are shown in   hexadecimal.

                                  TABLE 4-10:        I2C2 REGISTER MAP

                                  SFR Name     SFR   Bit 15        Bit 14       Bit 13   Bit 12      Bit 11  Bit 10        Bit 9          Bit 8  Bit 7         Bit 6  Bit 5  Bit 4           Bit 3  Bit 2  Bit 1  Bit 0  All     dsPIC33FJXXXGPX06/X08/X10

                                               Addr                                                                                                                                                                      Resets

                                  I2C2RCV      0210  —             —            —        —           —       —             —              —                                  Receive Register                            0000

                                  I2C2TRN      0212  —             —            —        —           —       —             —              —                                  Transmit Register                           00FF

                                  I2C2BRG      0214  —             —            —        —           —       —             —                                          Baud Rate Generator Register                       0000

                                  I2C2CON      0216  I2CEN         —            I2CSIDL  SCLREL      IPMIEN  A10M          DISSLW         SMEN   GCEN          STREN  ACKDT  ACKEN           RCEN   PEN    RSEN   SEN    1000

                                  I2C2STAT     0218  ACKSTAT       TRSTAT       —        —           —       BCL           GCSTAT         ADD10  IWCOL         I2COV  D_A    P               S      R_W    RBF    TBF    0000

                                  I2C2ADD      021A  —             —            —        —           —       —                                                        Address Register                                   0000

                                  I2C2MSK      021C  —             —            —        —           —       —                                                        Address Mask Register                              0000

                                  Legend:   x  = unknown value on  Reset, —  =  unimplemented, read  as ‘0’. Reset values  are shown  in  hexadecimal.

DS70286C-page 47
DS70286C-page 48                  TABLE 4-11:     UART1 REGISTER MAP                                                                                                                                                     dsPIC33FJXXXGPX06/X08/X10

                                  SFR Name  SFR   Bit 15    Bit 14  Bit 13    Bit 12  Bit 11  Bit 10  Bit 9  Bit 8                              Bit 7  Bit 6   Bit 5  Bit 4   Bit 3       Bit 2  Bit 1   Bit 0   All

                                            Addr                                                                                                                                                                 Resets

                                  U1MODE    0220  UARTEN    —       USIDL     IREN    RTSMD   —       UEN1   UEN0                               WAKE   LPBACK  ABAUD  URXINV  BRGH        PDSEL<1:0>     STSEL   0000

                                  U1STA     0222  UTXISEL1  UTXINV  UTXISEL0  —       UTXBRK  UTXEN   UTXBF  TRMT                               URXISEL<1:0>   ADDEN  RIDLE   PERR        FERR   OERR    URXDA   0110

                                  U1TXREG   0224     —      —       —         —       —       —       —                                                        UART Transmit Register                            xxxx

                                  U1RXREG   0226     —      —       —         —       —       —       —                                                        UART Receive Register                             0000

                                  U1BRG     0228                                                         Baud Rate Generator Prescaler                                                                           0000

                                  Legend:   x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                  TABLE 4-12:     UART2 REGISTER MAP

                                  SFR       SFR   Bit 15    Bit 14  Bit 13    Bit 12  Bit 11  Bit 10  Bit 9  Bit 8                              Bit 7  Bit 6   Bit 5  Bit 4   Bit 3       Bit 2  Bit 1   Bit 0   All

                                  Name      Addr                                                                                                                                                                 Resets

                                  U2MODE    0230  UARTEN    —       USIDL     IREN    RTSMD   —       UEN1   UEN0                               WAKE   LPBACK  ABAUD  URXINV  BRGH        PDSEL<1:0>     STSEL   0000

                                  U2STA     0232  UTXISEL1  UTXINV  UTXISEL0  —       UTXBRK  UTXEN   UTXBF  TRMT                               URXISEL<1:0>   ADDEN  RIDLE   PERR        FERR   OERR    URXDA   0110

                                  U2TXREG   0234  —         —       —         —       —       —       —                                                        UART Transmit Register                            xxxx

                                  U2RXREG   0236  —         —       —         —       —       —       —                                                        UART Receive Register                             0000

                                  U2BRG     0238                                                         Baud Rate Generator Prescaler                                                                           0000

                                  Legend:   x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                  TABLE 4-13:     SPI1 REGISTER MAP

                                  SFR       SFR   Bit 15    Bit 14  Bit 13    Bit 12  Bit 11  Bit 10  Bit 9  Bit 8                              Bit 7  Bit 6   Bit 5  Bit 4   Bit 3       Bit 2  Bit 1   Bit 0   All

                                  Name      Addr                                                                                                                                                                 Resets

                                  SPI1STAT  0240  SPIEN     —       SPISIDL   —       —       —       —      —                                  —      SPIROV  —      —                —  —      SPITBF  SPIRBF  0000

                                  SPI1CON1  0242  —         —       —         DISSCK  DISSDO  MODE16  SMP    CKE                                SSEN   CKP     MSTEN          SPRE<2:0>               PPRE<1:0>  0000

                                  SPI1CON2  0244  FRMEN     SPIFSD  FRMPOL    —       —       —       —      —                                  —      —       —      —                —  —      FRMDLY  —       0000

                                  SPI1BUF   0248                                                      SPI1 Transmit and Receive Buffer Register                                                                  0000

                                  Legend:   x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

© 2009 Microchip Technology Inc.  TABLE 4-14:     SPI2 REGISTER MAP

                                  SFR Name  SFR   Bit 15    Bit 14  Bit 13    Bit 12  Bit 11  Bit 10  Bit 9  Bit 8                              Bit 7  Bit 6   Bit 5  Bit 4   Bit 3       Bit 2  Bit 1   Bit 0   All

                                            Addr                                                                                                                                                                 Resets

                                  SPI2STAT  0260  SPIEN     —       SPISIDL   —       —       —       —      —                                  —      SPIROV  —      —                —  —      SPITBF  SPIRBF  0000

                                  SPI2CON1  0262  —         —       —         DISSCK  DISSDO  MODE16  SMP    CKE                                SSEN   CKP     MSTEN          SPRE<2:0>               PPRE<1:0>  0000

                                  SPI2CON2  0264  FRMEN     SPIFSD  FRMPOL    —       —       —       —      —                                  —      —       —      —                —  —      FRMDLY  —       0000

                                  SPI2BUF   0268                                                      SPI2 Transmit and Receive Buffer Register                                                                  0000

                                  Legend:   x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
© 2009 Microchip Technology Inc.  TABLE 4-15:           ADC1 REGISTER MAP

                                  File Name       Addr  Bit 15  Bit 14         Bit 13  Bit 12         Bit 11  Bit 10      Bit 9   Bit 8                Bit 7   Bit 6      Bit 5   Bit 4   Bit 3   Bit 2       Bit 1   Bit 0    All

                                                                                                                                                                                                                               Resets

                                  ADC1BUF0        0300                                                                            ADC Data Buffer 0                                                                            xxxx

                                  AD1CON1         0320  ADON    —              ADSIDL  ADDMABM        —       AD12B       FORM<1:0>                            SSRC<2:0>          —       SIMSAM  ASAM        SAMP    DONE     0000

                                  AD1CON2         0322          VCFG<2:0>              —              —       CSCNA       CHPS<1:0>                    BUFS    —                  SMPI<3:0>                   BUFM    ALTS     0000

                                  AD1CON3         0324  ADRC    —              —                              SAMC<4:0>                                                           ADCS<7:0>                                    0000

                                  AD1CHS123       0326  —       —              —       —              —       CH123NB<1:0>        CH123SB              —       —          —       —       —       CH123NA<1:0>       CH123SA   0000

                                  AD1CHS0         0328  CH0NB   —              —                              CH0SB<4:0>                               CH0NA   —          —                       CH0SA<4:0>                   0000

                                  AD1PCFGH(1)     032A  PCFG31  PCFG30         PCFG29  PCFG28         PCFG27  PCFG26      PCFG25  PCFG24               PCFG23  PCFG22     PCFG21  PCFG20  PCFG19  PCFG18  PCFG17      PCFG16   0000

                                  AD1PCFGL        032C  PCFG15  PCFG14         PCFG13  PCFG12         PCFG11  PCFG10      PCFG9   PCFG8                PCFG7   PCFG6      PCFG5   PCFG4   PCFG3   PCFG2       PCFG1   PCFG0    0000

                                  AD1CSSH(1)      032E  CSS31   CSS30          CSS29   CSS28          CSS27   CSS26       CSS25   CSS24                CSS23   CSS22      CSS21   CSS20   CSS19   CSS18       CSS17   CSS16    0000

                                  AD1CSSL         0330  CSS15   CSS14          CSS13   CSS12          CSS11   CSS10       CSS9    CSS8                 CSS7    CSS6       CSS5    CSS4    CSS3    CSS2        CSS1    CSS0     0000    dsPIC33FJXXXGPX06/X08/X10

                                  AD1CON4         0332  —       —              —       —              —       —           —       —                    —       —          —       —       —               DMABL<2:0>           0000

                                  Legend:      x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                  Note  1:     Not all ANx inputs are available on all devices. See the device pin diagrams for available ANx inputs.

                                  TABLE 4-16:           ADC2 REGISTER MAP

                                  File Name       Addr  Bit 15  Bit 14         Bit 13  Bit 12         Bit 11  Bit 10      Bit 9   Bit 8                Bit 7   Bit 6      Bit 5   Bit 4   Bit 3   Bit 2       Bit 1   Bit 0    All

                                                                                                                                                                                                                               Resets

                                  ADC2BUF0        0340                                                                            ADC Data Buffer 0                                                                            xxxx

                                  AD2CON1         0360  ADON    —              ADSIDL  ADDMABM        —       AD12B       FORM<1:0>                            SSRC<2:0>          —       SIMSAM  ASAM        SAMP    DONE     0000

                                  AD2CON2         0362          VCFG<2:0>              —              —       CSCNA          CHPS<1:0>                 BUFS    —                  SMPI<3:0>                   BUFM    ALTS     0000

                                  AD2CON3         0364  ADRC    —              —                              SAMC<4:0>                                                           ADCS<7:0>                                    0000

                                  AD2CHS123       0366  —       —              —       —              —       CH123NB<1:0>        CH123SB              —       —          —       —       —       CH123NA<1:0>        CH123SA  0000

                                  AD2CHS0         0368  CH0NB   —              —       —                      CH0SB<3:0>                               CH0NA   —          —       —               CH0SA<3:0>                   0000

                                  Reserved        036A  —       —              —       —              —       —           —       —                    —       —          —       —       —       —           —       —        0000

                                  AD2PCFGL        036C  PCFG15  PCFG14         PCFG13  PCFG12         PCFG11  PCFG10      PCFG9   PCFG8                PCFG7   PCFG6      PCFG5   PCFG4   PCFG3   PCFG2       PCFG1   PCFG0    0000

                                  Reserved        036E  —       —              —       —              —       —           —       —                    —       —          —       —       —       —           —       —        0000

                                  AD2CSSL         0370  CSS15   CSS14          CSS13   CSS12          CSS11   CSS10       CSS9    CSS8                 CSS7    CSS6       CSS5    CSS4    CSS3    CSS2        CSS1    CSS0     0000

                                  AD2CON4         0372  —       —              —       —              —       —           —       —                    —       —          —       —       —               DMABL<2:0>           0000

                                  Legend:      x  = unknown value on Reset, —  = unimplemented, read  as ‘0’. Reset values are shown in hexadecimal.

DS70286C-page 49
DS70286C-page 50                  TABLE 4-17:      DMA REGISTER MAP                                                                                                                                                 dsPIC33FJXXXGPX06/X08/X10

                                  File Name  Addr  Bit 15  Bit 14         Bit 13      Bit 12       Bit 11    Bit 10        Bit 9  Bit 8  Bit 7      Bit 6  Bit 5  Bit 4  Bit 3        Bit 2  Bit 1  Bit  0  All

                                                                                                                                                                                                            Resets

                                  DMA0CON    0380  CHEN    SIZE           DIR         HALF         NULLW     —             —      —      —          —      AMODE<1:0>    —            —      MODE<1:0>      0000

                                  DMA0REQ    0382  FORCE   —              —           —            —         —             —      —      —                               IRQSEL<6:0>                        0000

                                  DMA0STA    0384                                                                                        STA<15:0>                                                          0000

                                  DMA0STB    0386                                                                                        STB<15:0>                                                          0000

                                  DMA0PAD    0388                                                                                        PAD<15:0>                                                          0000

                                  DMA0CNT    038A  —       —              —           —            —         —                                             CNT<9:0>                                         0000

                                  DMA1CON    038C  CHEN    SIZE           DIR         HALF         NULLW     —             —      —      —          —      AMODE<1:0>    —            —      MODE<1:0>      0000

                                  DMA1REQ    038E  FORCE   —              —           —            —         —             —      —      —                               IRQSEL<6:0>                        0000

                                  DMA1STA    0390                                                                                        STA<15:0>                                                          0000

                                  DMA1STB    0392                                                                                        STB<15:0>                                                          0000

                                  DMA1PAD    0394                                                                                        PAD<15:0>                                                          0000

                                  DMA1CNT    0396  —       —              —           —            —         —                                             CNT<9:0>                                         0000

                                  DMA2CON    0398  CHEN    SIZE           DIR         HALF         NULLW     —             —      —      —          —      AMODE<1:0>    —            —      MODE<1:0>      0000

                                  DMA2REQ    039A  FORCE   —              —           —            —         —             —      —      —                               IRQSEL<6:0>                        0000

                                  DMA2STA    039C                                                                                        STA<15:0>                                                          0000

                                  DMA2STB    039E                                                                                        STB<15:0>                                                          0000

                                  DMA2PAD    03A0                                                                                        PAD<15:0>                                                          0000

                                  DMA2CNT    03A2  —       —              —           —            —         —                                             CNT<9:0>                                         0000

                                  DMA3CON    03A4  CHEN    SIZE           DIR         HALF         NULLW     —             —      —      —          —      AMODE<1:0>    —            —      MODE<1:0>      0000

                                  DMA3REQ    03A6  FORCE   —              —           —            —         —             —      —      —                               IRQSEL<6:0>                        0000

                                  DMA3STA    03A8                                                                                        STA<15:0>                                                          0000

                                  DMA3STB    03AA                                                                                        STB<15:0>                                                          0000

                                  DMA3PAD    03AC                                                                                        PAD<15:0>                                                          0000

                                  DMA3CNT    03AE  —       —              —           —            —         —                                             CNT<9:0>                                         0000

                                  DMA4CON    03B0  CHEN    SIZE           DIR         HALF         NULLW     —             —      —      —          —      AMODE<1:0>    —            —      MODE<1:0>      0000

                                  DMA4REQ    03B2  FORCE   —              —           —            —         —             —      —      —                               IRQSEL<6:0>                        0000

© 2009 Microchip Technology Inc.  DMA4STA    03B4                                                                                        STA<15:0>                                                          0000

                                  DMA4STB    03B6                                                                                        STB<15:0>                                                          0000

                                  DMA4PAD    03B8                                                                                        PAD<15:0>                                                          0000

                                  DMA4CNT    03BA  —       —              —           —            —         —                                             CNT<9:0>                                         0000

                                  DMA5CON    03BC  CHEN    SIZE           DIR         HALF         NULLW     —             —      —      —          —      AMODE<1:0>    —            —      MODE<1:0>      0000

                                  DMA5REQ    03BE  FORCE   —              —           —            —         —             —      —      —                               IRQSEL<6:0>                        0000

                                  DMA5STA    03C0                                                                                        STA<15:0>                                                          0000

                                  DMA5STB    03C2                                                                                        STB<15:0>                                                          0000

                                  DMA5PAD    03C4                                                                                        PAD<15:0>                                                          0000

                                  Legend:    — = unimplemented, read  as  ‘0’. Reset  values  are  shown in  hexadecimal.
© 2009 Microchip Technology Inc.  TABLE 4-17:      DMA REGISTER MAP (CONTINUED)

                                  File Name  Addr  Bit 15  Bit 14     Bit 13  Bit 12  Bit 11             Bit 10        Bit 9  Bit 8   Bit 7       Bit 6   Bit 5   Bit 4   Bit 3        Bit 2   Bit 1   Bit 0   All

                                                                                                                                                                                                               Resets

                                  DMA5CNT    03C6  —       —          —       —       —                  —                                                CNT<9:0>                                             0000

                                  DMA6CON    03C8  CHEN    SIZE       DIR     HALF    NULLW              —             —      —       —           —       AMODE<1:0>      —            —       MODE<1:0>       0000

                                  DMA6REQ    03CA  FORCE   —          —       —       —                  —             —      —       —                                   IRQSEL<6:0>                          0000

                                  DMA6STA    03CC                                                                                    STA<15:0>                                                                 0000

                                  DMA6STB    03CE                                                                                    STB<15:0>                                                                 0000

                                  DMA6PAD    03D0                                                                                    PAD<15:0>                                                                 0000

                                  DMA6CNT    03D2  —       —          —       —       —                  —                                                CNT<9:0>                                             0000

                                  DMA7CON    03D4  CHEN    SIZE       DIR     HALF    NULLW              —             —      —       —           —       AMODE<1:0>      —            —       MODE<1:0>       0000

                                  DMA7REQ    03D6  FORCE   —          —       —       —                  —             —      —       —                                   IRQSEL<6:0>                          0000

                                  DMA7STA    03D8                                                                                    STA<15:0>                                                                 0000    dsPIC33FJXXXGPX06/X08/X10

                                  DMA7STB    03DA                                                                                    STB<15:0>                                                                 0000

                                  DMA7PAD    03DC                                                                                    PAD<15:0>                                                                 0000

                                  DMA7CNT    03DE  —       —          —       —       —                  —                                                CNT<9:0>                                             0000

                                  DMACS0     03E0  PWCOL7  PWCOL6     PWCOL5  PWCOL4  PWCOL3             PWCOL2  PWCOL1       PWCOL0  XWCOL7      XWCOL6  XWCOL5  XWCOL4  XWCOL3       XWCOL2  XWCOL1  XWCOL0  0000

                                  DMACS1     03E2  —       —          —       —                          LSTCH<3:0>                   PPST7       PPST6   PPST5   PPST4   PPST3        PPST2   PPST1   PPST0   0000

                                  DSADR      03E4                                                                                    DSADR<15:0>                                                               0000

                                  Legend:    — = unimplemented, read  as ‘0’. Reset values are shown in  hexadecimal.

DS70286C-page 51
DS70286C-page 52                  TABLE 4-18:          ECAN1 REGISTER MAP WHEN C1CTRL1.WIN = 0 OR 1 FOR dsPIC33FJXXXGP506/510/706/708/710 DEVICES ONLY                                                                                                   dsPIC33FJXXXGPX06/X08/X10

                                  File Name      Addr  Bit 15   Bit 14      Bit 13   Bit 12   Bit 11                   Bit 10  Bit 9        Bit 8   Bit 7              Bit 6         Bit 5  Bit 4        Bit 3         Bit 2  Bit 1       Bit 0  All

                                                                                                                                                                                                                                                 Resets

                                  C1CTRL1        0400  —        —           CSIDL    ABAT     —                                REQOP<2:0>                       OPMODE<2:0>                        —  CANCAP             —    —           WIN    0480

                                  C1CTRL2        0402  —        —           —        —        —                        —              —         —            —           —           —                          DNCNT<4:0>                       0000

                                  C1VEC          0404  —        —           —                          FILHIT<4:0>                                           —                                        ICODE<6:0>                                 0000

                                  C1FCTRL        0406           DMABS<2:0>           —        —                        —              —         —            —           —           —                           FSA<4:0>                        0000

                                  C1FIFO         0408  —        —                                     FBP<5:0>                                               —           —                               FNRB<5:0>                               0000

                                  C1INTF         040A  —        —           TXBO     TXBP     RXBP     TXWAR                   RXWAR        EWARN   IVRIF           WAKIF     ERRIF                —     FIFOIF   RBOVIF      RBIF        TBIF   0000

                                  C1INTE         040C  —        —           —        —        —                        —              —         —   IVRIE           WAKIE     ERRIE                —     FIFOIE   RBOVIE      RBIE        TBIE   0000

                                  C1EC           040E                                TERRCNT<7:0>                                                                                           RERRCNT<7:0>                                         0000

                                  C1CFG1         0410  —        —           —        —        —                        —              —         —            SJW<1:0>                                        BRP<5:0>                            0000

                                  C1CFG2         0412  —        WAKFIL      —        —        —                                SEG2PH<2:0>          SEG2PHTS           SAM                  SEG1PH<2:0>                       PRSEG<2:0>         0000

                                  C1FEN1         0414  FLTEN15  FLTEN14     FLTEN13  FLTEN12  FLTEN11  FLTEN10                 FLTEN9       FLTEN8  FLTEN7          FLTEN6    FLTEN5        FLTEN4       FLTEN3   FLTEN2      FLTEN1   FLTEN0    FFFF

                                  C1FMSKSEL1     0418  F7MSK<1:0>           F6MSK<1:0>                F5MSK<1:0>                      F4MSK<1:0>           F3MSK<1:0>                F2MSK<1:0>              F1MSK<1:0>       F0MSK<1:0>         0000

                                  C1FMSKSEL2     041A  F15MSK<1:0>          F14MSK<1:0>       F13MSK<1:0>                             F12MSK<1:0>          F11MSK<1:0>               F10MSK<1:0>             F9MSK<1:0>       F8MSK<1:0>         0000

                                  Legend:     —  = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                  TABLE 4-19:          ECAN1 REGISTER MAP WHEN C1CTRL1.WIN = 0 FOR dsPIC33FJXXXGP506/510/706/708/710 DEVICES ONLY

                                  File Name   Addr     Bit 15   Bit 14   Bit 13      Bit 12   Bit 11   Bit 10                  Bit 9     Bit 8      Bit 7       Bit 6         Bit 5         Bit 4     Bit 3       Bit 2       Bit 1       Bit 0  All

                                                                                                                                                                                                                                                 Resets

                                              0400-                                                                            See definition when WIN          =x

                                              041E

                                  C1RXFUL1    0420   RXFUL15    RXFUL14  RXFUL13    RXFUL12  RXFUL11  RXFUL10                  RXFUL9    RXFUL8    RXFUL7       RXFUL6      RXFUL5      RXFUL4        RXFUL3    RXFUL2        RXFUL1   RXFUL0    0000

                                  C1RXFUL2    0422   RXFUL31    RXFUL30  RXFUL29    RXFUL28  RXFUL27  RXFUL26             RXFUL25        RXFUL24   RXFUL23      RXFUL22  RXFUL21        RXFUL20       RXFUL19   RXFUL18       RXFUL17  RXFUL16   0000

                                  C1RXOVF1    0428   RXOVF15    RXOVF14  RXOVF13    RXOVF12  RXOVF11  RXOVF10                  RXOVF9    RXOVF8    RXOVF7       RXOVF6      RXOVF5      RXOVF4        RXOVF3    RXOVF2        RXOVF1   RXOVF0    0000

                                  C1RXOVF2    042A   RXOVF31    RXOVF30  RXOVF29    RXOVF28  RXOVF27  RXOVF26             RXOVF25        RXOVF24   RXOVF23      RXOVF22  RXOVF21        RXOVF20       RXOVF19   RXOVF18       RXOVF17  RXOVF16   0000

                                  C1TR01CON   0430     TXEN1    TXABT1   TXLARB1    TXERR1   TXREQ1   RTREN1                   TX1PRI<1:0>          TXEN0       TXABAT0  TXLARB0        TXERR0        TXREQ0    RTREN0        TX0PRI<1:0>        0000

© 2009 Microchip Technology Inc.  C1TR23CON   0432     TXEN3    TXABT3   TXLARB3    TXERR3   TXREQ3   RTREN3                   TX3PRI<1:0>          TXEN2       TXABAT2  TXLARB2        TXERR2        TXREQ2    RTREN2        TX2PRI<1:0>        0000

                                  C1TR45CON   0434     TXEN5    TXABT5   TXLARB5    TXERR5   TXREQ5   RTREN5                   TX5PRI<1:0>          TXEN4       TXABAT4  TXLARB4        TXERR4        TXREQ4    RTREN4        TX4PRI<1:0>        0000

                                  C1TR67CON   0436     TXEN7    TXABT7   TXLARB7    TXERR7   TXREQ7   RTREN7                   TX7PRI<1:0>          TXEN6       TXABAT6  TXLARB6        TXERR6        TXREQ6    RTREN6        TX6PRI<1:0>        xxxx

                                  C1RXD       0440                                                                                       Received Data Word                                                                                      xxxx

                                  C1TXD       0442                                                                                       Transmit Data Word                                                                                      xxxx

                                  Legend:    x = unknown value  on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
© 2009 Microchip Technology Inc.  TABLE 4-20:       ECAN1 REGISTER MAP WHEN C1CTRL1.WIN = 1 FOR dsPIC33FJXXXGP506/510/706/708/710                                                           DEVICES ONLY

                                  File Name         Addr     Bit 15     Bit 14  Bit 13  Bit 12  Bit 11           Bit 10  Bit 9           Bit 8  Bit 7     Bit 6     Bit 5  Bit 4     Bit 3  Bit 2  Bit 1  Bit      0  All

                                                                                                                                                                                                                      Resets

                                                    0400-                                                                       See      definition when  WIN = x

                                                    041E

                                  C1BUFPNT1         0420                F3BP<3:0>                                F2BP<3:0>                                F1BP<3:0>                         F0BP<3:0>                 0000

                                  C1BUFPNT2         0422                F7BP<3:0>                                F6BP<3:0>                                F5BP<3:0>                         F4BP<3:0>                 0000

                                  C1BUFPNT3         0424                F11BP<3:0>                               F10BP<3:0>                               F9BP<3:0>                         F8BP<3:0>                 0000

                                  C1BUFPNT4         0426                F15BP<3:0>                               F14BP<3:0>                               F13BP<3:0>                        F12BP<3:0>                0000

                                  C1RXM0SID         0430                                SID<10:3>                                                         SID<2:0>         —      MIDE      —          EID<17:16>     xxxx

                                  C1RXM0EID         0432                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXM1SID         0434                                SID<10:3>                                                         SID<2:0>         —      MIDE      —          EID<17:16>     xxxx

                                  C1RXM1EID         0436                                EID<15:8>                                                                          EID<7:0>                                   xxxx    dsPIC33FJXXXGPX06/X08/X10

                                  C1RXM2SID         0438                                SID<10:3>                                                         SID<2:0>         —      MIDE      —          EID<17:16>     xxxx

                                  C1RXM2EID         043A                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF0SID         0440                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF0EID         0442                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF1SID         0444                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF1EID         0446                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF2SID         0448                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF2EID         044A                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF3SID         044C                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF3EID         044E                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF4SID         0450                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF4EID         0452                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF5SID         0454                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF5EID         0456                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF6SID         0458                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF6EID         045A                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF7SID         045C                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF7EID         045E                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF8SID         0460                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF8EID         0462                                EID<15:8>                                                                          EID<7:0>                                   xxxx

DS70286C-page 53                  C1RXF9SID         0464                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF9EID         0466                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  C1RXF10SID        0468                                SID<10:3>                                                         SID<2:0>         —      EXIDE     —          EID<17:16>     xxxx

                                  C1RXF10EID        046A                                EID<15:8>                                                                          EID<7:0>                                   xxxx

                                  Legend:     x  =  unknown  value  on  Reset, — = unimplemented, read as  ‘0’.  Reset values are shown  in hexadecimal.
DS70286C-page 54                  TABLE 4-20:       ECAN1 REGISTER MAP WHEN C1CTRL1.WIN = 1 FOR dsPIC33FJXXXGP506/510/706/708/710 DEVICES                                                                 ONLY (CONTINUED)      dsPIC33FJXXXGPX06/X08/X10

                                  File Name         Addr     Bit 15     Bit 14        Bit 13  Bit 12  Bit 11        Bit 10         Bit 9       Bit 8  Bit 7      Bit 6     Bit 5  Bit 4     Bit 3  Bit 2  Bit 1  Bit 0  All

                                                                                                                                                                                                                        Resets

                                  C1RXF11SID        046C                                      SID<10:3>                                                          SID<2:0>         —      EXIDE     —      EID<17:16>    xxxx

                                  C1RXF11EID        046E                                      EID<15:8>                                                                           EID<7:0>                              xxxx

                                  C1RXF12SID        0470                                      SID<10:3>                                                          SID<2:0>         —      EXIDE     —      EID<17:16>    xxxx

                                  C1RXF12EID        0472                                      EID<15:8>                                                                           EID<7:0>                              xxxx

                                  C1RXF13SID        0474                                      SID<10:3>                                                          SID<2:0>         —      EXIDE     —      EID<17:16>    xxxx

                                  C1RXF13EID        0476                                      EID<15:8>                                                                           EID<7:0>                              xxxx

                                  C1RXF14SID        0478                                      SID<10:3>                                                          SID<2:0>         —      EXIDE     —      EID<17:16>    xxxx

                                  C1RXF14EID        047A                                      EID<15:8>                                                                           EID<7:0>                              xxxx

                                  C1RXF15SID        047C                                      SID<10:3>                                                          SID<2:0>         —      EXIDE     —      EID<17:16>    xxxx

                                  C1RXF15EID        047E                                      EID<15:8>                                                                           EID<7:0>                              xxxx

                                  Legend:     x  =  unknown  value  on  Reset,  —  =  unimplemented, read as  ‘0’.  Reset  values  are  shown  in  hexadecimal.

© 2009 Microchip Technology Inc.
© 2009 Microchip Technology Inc.  TABLE 4-21:          ECAN2 REGISTER MAP WHEN C2CTRL1.WIN = 0 OR 1 FOR dsPIC33FJXXXGP706/708/710 DEVICES ONLY

                                  File Name      Addr  Bit 15   Bit 14      Bit 13       Bit 12      Bit 11            Bit 10         Bit 9  Bit 8     Bit 7                Bit 6  Bit 5     Bit 4        Bit 3   Bit 2      Bit 1    Bit 0   All

                                                                                                                                                                                                                                              Resets

                                  C2CTRL1        0500  —            —       CSIDL        ABAT            —                     REQOP<2:0>                        OPMODE<2:0>                 —        CANCAP      —          —        WIN     0480

                                  C2CTRL2        0502  —            —            —          —            —              —             —             —         —             —             —                      DNCNT<4:0>                   0000

                                  C2VEC          0504  —            —            —                           FILHIT<4:0>                                      —                                       ICODE<6:0>                              0000

                                  C2FCTRL        0506           DMABS<2:0>                  —            —              —             —             —         —             —             —                      FSA<4:0>                     0000

                                  C2FIFO         0508  —            —                                    FBP<5:0>                                             —             —                             FNRB<5:0>                           0000

                                  C2INTF         050A  —            —       TXBO         TXBP        RXBP              TXWAR    RXWAR        EWARN     IVRIF         WAKIF         ERRIF     —        FIFOIF     RBOVIF      RBIF     TBIF    0000

                                  C2INTE         050C  —            —            —          —            —              —             —             —  IVRIE         WAKIE         ERRIE     —        FIFOIE     RBOVIE      RBIE     TBIE    0000

                                  C2EC           050E                                TERRCNT<7:0>                                                                                            RERRCNT<7:0>                                     0000

                                  C2CFG1         0510  —            —            —          —            —              —             —             —          SJW<1:0>                                       BRP<5:0>                        0000

                                  C2CFG2         0512  —        WAKFIL           —          —            —                     SEG2PH<2:0>             SEG2PHTS             SAM              SEG1PH<2:0>                  PRSEG<2:0>          0000    dsPIC33FJXXXGPX06/X08/X10

                                  C2FEN1         0514  FLTEN15  FLTEN14     FLTEN13  FLTEN12     FLTEN11               FLTEN10  FLTEN9       FLTEN8    FLTEN7        FLTEN6        FLTEN5    FLTEN4   FLTEN3      FLTEN2     FLTEN1   FLTEN0  FFFF

                                  C2FMSKSEL1     0518  F7MSK<1:0>                F6MSK<1:0>              F5MSK<1:0>                   F4MSK<1:0>              F3MSK<1:0>               F2MSK<1:0>         F1MSK<1:0>         F0MSK<1:0>       0000

                                  C2FMSKSEL2     051A  F15MSK<1:0>               F14MSK<1:0>             F13MSK<1:0>                  F12MSK<1:0>             F11MSK<1:0>          F10MSK<1:0>            F9MSK<1:0>         F8MSK<1:0>       0000

                                  Legend:     —  = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                  TABLE 4-22:          ECAN2 REGISTER MAP WHEN C2CTRL1.WIN = 0 FOR dsPIC33FJXXXGP706/708/710 DEVICES ONLY

                                  File Name   Addr     Bit 15   Bit 14   Bit 13     Bit 12       Bit 11      Bit 10            Bit 9         Bit 8     Bit 7         Bit 6         Bit 5     Bit 4    Bit 3       Bit 2      Bit 1    Bit 0   All

                                                                                                                                                                                                                                              Resets

                                              0500-                                                                             See definition when WIN          =x

                                              051E

                                  C2RXFUL1    0520     RXFUL15  RXFUL14  RXFUL13    RXFUL12    RXFUL11      RXFUL10        RXFUL9        RXFUL8        RXFUL7    RXFUL6            RXFUL5    RXFUL4   RXFUL3     RXFUL2    RXFUL1     RXFUL0  0000

                                  C2RXFUL2    0522     RXFUL31  RXFUL30  RXFUL29    RXFUL28    RXFUL27      RXFUL26     RXFUL25          RXFUL24       RXFUL23   RXFUL22       RXFUL21       RXFUL20  RXFUL19    RXFUL18   RXFUL17   RXFUL16  0000

                                  C2RXOVF1    0528     RXOVF15  RXOVF14  RXOVF13    RXOVF12    RXOVF11      RXOVF10     RXOVF09       RXOVF08          RXOVF7    RXOVF6            RXOVF5    RXOVF4   RXOVF3     RXOVF2    RXOVF1     RXOVF0  0000

                                  C2RXOVF2    052A     RXOVF31  RXOVF30  RXOVF29    RXOVF28    RXOVF27      RXOVF26     RXOVF25          RXOVF24       RXOVF23   RXOVF22       RXOVF21       RXOVF20  RXOVF19    RXOVF18   RXOVF17 RXOVF16    0000

                                  C2TR01CON   0530     TXEN1    TX          TX       TX          TX         RTREN1              TX1PRI<1:0>            TXEN0         TX            TX        TX           TX     RTREN0      TX0PRI<1:0>      0000

                                                                ABAT1    LARB1      ERR1         REQ1                                                            ABAT0             LARB0     ERR0     REQ0

                                  C2TR23CON   0532     TXEN3    TX          TX       TX          TX         RTREN3              TX3PRI<1:0>            TXEN2         TX            TX        TX           TX     RTREN2      TX2PRI<1:0>      0000

                                                                ABAT3    LARB3      ERR3         REQ3                                                            ABAT2             LARB2     ERR2     REQ2

                                  C2TR45CON   0534     TXEN5    TX          TX       TX          TX         RTREN5              TX5PRI<1:0>            TXEN4         TX            TX        TX           TX     RTREN4      TX4PRI<1:0>      0000

                                                                ABAT5    LARB5      ERR5         REQ5                                                            ABAT4             LARB4     ERR4     REQ4

                                  C2TR67CON   0536     TXEN7    TX          TX       TX          TX         RTREN7              TX7PRI<1:0>            TXEN6         TX            TX        TX           TX     RTREN6      TX6PRI<1:0>      xxxx

DS70286C-page 55                                                ABAT7    LARB7      ERR7         REQ7                                                            ABAT6             LARB6     ERR6     REQ6

                                  C2RXD       0540                                                                                       Recieved Data Word                                                                                   xxxx

                                  C2TXD       0542                                                                                       Transmit Data Word                                                                                   xxxx

                                  Legend:    x = unknown value  on Reset, — = unimplemented, read as ‘0’. Reset values  are shown in hexadecimal.
DS70286C-page 56                  TABLE 4-23:          ECAN2 REGISTER MAP WHEN C2CTRL1.WIN = 1 FOR dsPIC33FJXXXGP706/708/710 DEVICES                                                        ONLY                              dsPIC33FJXXXGPX06/X08/X10

                                  File Name      Addr  Bit 15      Bit 14  Bit 13  Bit 12  Bit 11               Bit 10  Bit 9  Bit 8  Bit 7                  Bit 6     Bit 5  Bit 4  Bit 3  Bit 2  Bit 1  Bit      0  All

                                                                                                                                                                                                                      Resets

                                                 0500                                                                       See definition when         WIN  =x

                                                 -

                                                 051E

                                  C2BUFPNT1      0520                  F3BP<3:0>                                F2BP<3:0>                                        F1BP<3:0>                  F0BP<3:0>                 0000

                                  C2BUFPNT2      0522                  F7BP<3:0>                                F6BP<3:0>                                        F5BP<3:0>                  F4BP<3:0>                 0000

                                  C2BUFPNT3      0524                  F11BP<3:0>                               F10BP<3:0>                                       F9BP<3:0>                  F8BP<3:0>                 0000

                                  C2BUFPNT4      0526                  F15BP<3:0>                               F14BP<3:0>                                       F13BP<3:0>                 F12BP<3:0>                0000

                                  C2RXM0SID      0530                              SID<10:3>                                                                 SID<2:0>         —      MIDE   —          EID<17:16>     xxxx

                                  C2RXM0EID      0532                              EID<15:8>                                                                                  EID<7:0>                                xxxx

                                  C2RXM1SID      0534                              SID<10:3>                                                                 SID<2:0>         —      MIDE   —          EID<17:16>     xxxx

                                  C2RXM1EID      0536                              EID<15:8>                                                                                  EID<7:0>                                xxxx

                                  C2RXM2SID      0538                              SID<10:3>                                   &nb