电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

DSPIC33EV128GM106-I/MR

器件型号:DSPIC33EV128GM106-I/MR
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Microchip
厂商官网:https://www.microchip.com
标准:
下载文档

器件描述

IC MCU 16BIT 128KB FLASH 64QFN

参数

产品属性属性值
核心处理器:dsPIC
核心尺寸:16-位
速度:70 MIPs
连接性:CANbus,I²C,IrDA,LINbus,SPI,UART/USART
外设:欠压检测/复位,DMA,电机控制 PWM,POR,PWM,WDT
I/O 数:53
程序存储容量:128KB(43K x 24)
程序存储器类型:闪存
EEPROM 容量:-
RAM 容量:4K x 16
电压 - 电源(Vcc/Vdd):4.5 V ~ 5.5 V
数据转换器:A/D 36x10/12b
振荡器类型:内部
工作温度:-40°C ~ 85°C(TA)
封装/外壳:64-VFQFN 裸露焊盘
供应商器件封装:64-QFN(9x9)

DSPIC33EV128GM106-I/MR器件文档内容

                                       dsPIC33EVXXXGM00X/10X FAMILY

                      16-Bit, 5V Digital Signal Controllers with

      PWM, SENT, Op Amps and Advanced Analog Features

Operating Conditions                                PWM

•  4.5V to 5.5V, -40°C to +85°C, DC to 70 MIPS      •  Up to Six Pulse-Width Modulation (PWM) Outputs

•  4.5V to 5.5V, -40°C to +125°C, DC to 60 MIPS        (three generators)

•  4.5V to 5.5V, -40°C to +150°C, DC to 40 MIPS     •  Primary Master Time Base Inputs allow

                                                       Time Base Synchronization from Internal/External

Core: 16-Bit dsPIC33E CPU                              Sources

•  Code-Efficient (C and Assembly) Architecture     •  Dead Time for Rising and Falling Edges

•  16-Bit Wide Data Path                            •  7.14 ns PWM Resolution

•  Two 40-Bit Wide Accumulators                     •  PWM Support for:

•  Single-Cycle (MAC/MPY) with Dual Data Fetch         -  DC/DC, AC/DC, inverters, Power Factor

                                                          Correction (PFC) and lighting

•  Single-Cycle, Mixed-Sign MUL plus Hardware          -  Brushless Direct Current (BLDC), Permanent

   Divide                                                 Magnet Synchronous Motor (PMSM),

•  32-Bit Multiply Support                                AC Induction Motor (ACIM), Switched

•  Intermediate Security for Memory:                      Reluctance Motor (SRM)

   -  Provides a Boot Flash Segment in addition to     -  Programmable Fault inputs

      the existing General Flash Segment               -  Flexible trigger configurations for

•  Error Code Correction (ECC) for Flash                  Analog-to-Digital conversion

•  Added Two Alternate Register Sets for Fast          -  Supports PWM lock, PWM output chopping

   Context Switching                                      and dynamic phase shifting

Clock Management                                    Advanced Analog Features

•  Internal, 15% Low-Power RC (LPRC) – 32 kHz       •  ADC module:

•  Internal, 1% Fast RC (FRC) – 7.37 MHz               -  Configurable as 10-bit, 1.1 Msps with

•  Internal, 10% Backup FRC (BFRC) – 7.37 MHz             four S&H or 12-bit, 500 ksps with one S&H

•  Programmable PLLs and Oscillator Clock Sources      -  Up to 36 analog inputs

•  Fail-Safe Clock Monitor (FSCM)                   •  Flexible and Independent ADC Trigger Sources

•  Additional FSCM Source (BFRC), Intended to       •  Up to Four Op Amp/Comparators with Direct

   Provide a Clock Fail Switch Source for the          Connection to the ADC module:

   System Clock                                        -  Additional dedicated comparator and

•  Independent Watchdog Timer (WDT)                       7-bit Digital-to-Analog Converter (DAC)

•  System Windowed Watchdog Timer (DMT)                -  Two comparator voltage reference outputs

•  Fast Wake-up and Start-up                           -  Programmable references with 128 voltage

                                                          points

Power Management                                       -  Programmable blanking and filtering

•  Low-Power Management modes (Sleep, Idle          •  Charge Time Measurement Unit (CTMU):

   and Doze)                                           -  Supports mTouch® capacitive touch sensing

•  Power Consumption Minimized Executing               -  Provides high-resolution time

   NOP String                                             measurement (1 ns)

•  Integrated Power-on Reset (POR) and Brown-out       -  On-chip temperature measurement

   Reset (BOR)                                         -  Temperature sensor diode

•  0.5 mA/MHz Dynamic Current (typical)                -  Nine sources of edge input triggers (CTED1,

•  50 µA at +25°C IPD Current (typical)                   CTED2, OCPWM, TMR1, SYSCLK, OSCLK,

                                                          FRC, BFRC and LPRC)

 2013-2016 Microchip Technology Inc.                                                    DS70005144E-page 1
dsPIC33EVXXXGM00X/10X                             FAMILY

Timers/Output Compare/Input Capture               Input/Output

•  Nine General Purpose Timers:                   •  GPIO Registers to Support Selectable

   -  Five 16-bit and up to two 32-bit               Slew Rate I/Os

      timers/counters; Timer3 can provide ADC     •  Peripheral Pin Select (PPS) to allow Function

      trigger                                        Remap

•  Four Output Compare modules Configurable as    •  Sink/Source: 8 mA or 12 mA, Pin-Specific for

   Timers/Counters                                   Standard VOH/VOL

•  Four Input Capture modules                     •  Selectable Open-Drain, Pull-ups and Pull-Downs

                                                  •  Change Notice Interrupts on All I/O Pins

Communication Interfaces

•  Two Enhanced Addressable Universal             Qualification and Class B Support

   Asynchronous Receiver/Transmitter (UART)       •  AEC-Q100 REVG (Grade 1: -40°C to +125°C)

   modules (6.25 Mbps):                              Compliant

   -  With support for LIN/J2602 bus and IrDA®    •  AEC-Q100 REVG (Grade 0: -40°C to +150°C)

   -  High and low speed (SCI)                       Compliant

•  Two SPI modules (15 Mbps):                     •  Class B Safety Library, IEC 60730

   -  25 Mbps data rate without using PPS

•  One I2C module (up to 1 Mbaud) with SMBus      Class B Fault Handling Support

   Support                                        •  Backup FRC

•  Two SENT J2716 (Single-Edge Nibble             •  Windowed WDT uses LPRC

   Transmission-Transmit/Receive) module for      •  Windowed Deadman Timer (DMT) uses System

   Automotive Applications                           Clock (System Windowed Watchdog Timer)

•  One CAN module:                                •  H/W Clock Monitor Circuit

   -  32 buffers, 16 filters and three masks      •  Oscillator Frequency Monitoring through CTMU

Direct Memory Access (DMA)                           (OSCI, SYSCLK, FRC, BFRC, LPRC)

                                                  •  Dedicated PWM Fault Pin

•  4-Channel DMA with User-Selectable Priority    •  Lockable Clock Configuration

   Arbitration

•  UART, Serial Peripheral Interface (SPI), ADC,  Debugger Development Support

   Input Capture, Output Compare and Controller   •  In-Circuit and In-Application Programming

   Area Network (CAN)

                                                  •  Three Complex and Five Simple Breakpoints

                                                  •  Trace and Run-Time Watch

DS70005144E-page 2                                                    2013-2016 Microchip Technology Inc.
 2013-2016 Microchip Technology Inc.  dsPIC33EVXXXGM00X/10X PRODUCT FAMILIES

                                       The device names, pin counts, memory sizes and peripheral availability                                                                         of  each  device  are   listed         in  Table       1. The                 following pages  show                         the                         devices’ pinout diagrams.

                                       TABLE 1:          dsPIC33EVXXXGM00X/10X FAMILY DEVICES

                                       Device             Program Memory Bytes  SRAM Bytes  CAN  DMA Channels  16-Bit Timers (T1)  32-Bit Timers  Input Capture  Output Compare  PWM  UART  SPI  I2C    SENT  10/12-Bit ADC      ADC Inputs  Op Amp/Comparators  CTMU  Security      Peripheral Pin Select (PPS)  General Purpose I/O (GPIO)  External Interrupts  Pins  Packages

                                       dsPIC33EV32GM002   32K                   4K          0

                                       dsPIC33EV32GM102                                     1                                                                                                                                                                                                                                                                                          dsPIC33EVXXXGM00X/10X FAMILY

                                       dsPIC33EV64GM002   64K                   8K          0

                                       dsPIC33EV64GM102                                     1    4             5                   2              4              4               3x2  2     2    1      2     1                  11          3/4                 1     Intermediate  Y                            21                          3                    28    SPDIP, SOIC,

                                       dsPIC33EV128GM002                                    0                                                                                                                                                                                                                                                                            SSOP, QFN-S

                                       dsPIC33EV128GM102  128K                  8K          1

                                       dsPIC33EV256GM002  256K                  16K         0

                                       dsPIC33EV256GM102                                    1

                                       dsPIC33EV32GM004   32K                   4K          0

                                       dsPIC33EV32GM104                                     1

                                       dsPIC33EV64GM004   64K                   8K          0

                                       dsPIC33EV64GM104                                     1    4             5                   2              4              4               3x2  2     2    1      2     1                  24          4/5                 1     Intermediate  Y                            35                          3                    44    TQFP, QFN

                                       dsPIC33EV128GM004  128K                  8K          0

                                       dsPIC33EV128GM104                                    1

                                       dsPIC33EV256GM004  256K                  16K         0

                                       dsPIC33EV256GM104                                    1

                                       dsPIC33EV32GM006   32K                   4K          0

                                       dsPIC33EV32GM106                                     1

                                       dsPIC33EV64GM006   64K                   8K          0

DS70005144E-page 3                     dsPIC33EV64GM106                                     1    4             5                   2              4              4               3x2  2     2    1      2     1                  36          4/5                 1     Intermediate  Y                            53                          3                    64    TQFP, QFN

                                       dsPIC33EV128GM006  128K                  8K          0

                                       dsPIC33EV128GM106                                    1

                                       dsPIC33EV256GM006  256K                  16K         0

                                       dsPIC33EV256GM106                                    1
dsPIC33EVXXXGM00X/10X                                                        FAMILY

Pin Diagrams

28-Pin SPDIP/SOIC/SSOP(1,2,3)

                                        MCLR       1                                                                                             28  AVDD

              OA2OUT/AN0/C2IN4-/C4IN3-/RPI16/RA0   2                                                                                             27  AVSS

                    OA2IN+/AN1/C2IN1+/RPI17/RA1    3   dsPIC33EV32GM002/102  dsPIC33EV64GM002/102  dsPIC33EV128GM002/102  dsPIC33EV256GM002/102  26  RPI47/PWM1L1/T5CK/RB15

PGED3/OA2IN-/AN2/C2IN1-/SS1/RPI32/CTED2/RB0        4                                                                                             25  RPI46/PWM1H1/T3CK/RB14

PGEC3/OA1OUT/AN3/C1IN4-/C4IN2-/RPI33/CTED1/RB1     5                                                                                             24  RPI45/PWM1L2/CTPLS/RB13

PGEC1/OA1IN+/AN4/C1IN3-/C1IN1+/C2IN3-/RPI34/RB2    6                                                                                             23  RPI44/PWM1H2/RB12

          PGED1/OA1IN-/AN5/C1IN1-/CTMUC/RP35/RB3   7                                                                                             22  RP43/PWM1L3/RB11

                                        VSS        8                                                                                             21  RP42/PWM1H3/RB10

                    OSC1/CLKI/AN32/RPI18/RA2       9                                                                                             20  VCAP

                    OSC2/CLKO/RPI19/RA3            10                                                                                            19  VSS

                               FLT32/RP36/RB4      11                                                                                            18  OA5IN-/AN27/C5IN1-/ASDA1/SDI1/RP41/RB9

          OA5IN+/AN24/C5IN3-/C5IN1+/RP20/T1CK/RA4  12                                                                                            17  AN26/CVREF1O/ASCL1/SDO1/RP40/T4CK/RB8

                                        VDD        13                                                                                            16  OA5OUT/AN25/C5IN4-/C4IN1+/SCK1/RP39/INT0/RB7

                    PGED2/SDA1/RP37/RB5            14                                                                                            15  PGEC2/SCL1/RP38/RB6

Note  1:  The RPn/RPIn pins can be used by any remappable peripheral with some limitation. See Section 11.5 “Peripheral

          Pin Select (PPS)” for available peripherals and information on limitations.

      2:  Every I/O port pin (RAx-RGx) can be used as a Change Notification pin (CNAx-CNGx). See Section 11.0 “I/O

          Ports” for more information.

      3:  If the op amp is selected when OPAEN (CMxCON<10>) = 1, the OAx input is used; otherwise, the ANx input is

          used.

DS70005144E-page 4                                                                                                                                          2013-2016 Microchip Technology        Inc.
                                            dsPIC33EVXXXGM00X/10X FAMILY

Pin Diagrams (Continued)

   28-Pin QFN-S(1,2,3,4)

                                                       OA2IN+/AN1/C2IN1+/RPI17/RA1  OA2OUT/AN0/C2IN4-/C4IN3-/RPI16/RA0          MCLR  AVDD                 AVSS                 RPI47/PWM1L1/T5CK/RB15                        RPI46/PWM1H1/T3CK/RB14

                                                       28                           27 26                                             25                   24                   23                                            22

   PGED3/OA2IN-/AN2/C21N1-/SS1/RPI32/CTED2/RB0      1                                                                                                                                                                                                                21  RPI45/PWM1L2/CTPLS/RB13

   PGEC3/OA1OUT/AN3/C1IN4-/C4IN2-/RPI33/CTED1/RB1   2                                                                                                                                                                                                                20  RPI44/PWM1H2/RB12

   PGEC1/OA1IN+/AN4/C1IN3-/C1IN1+/C2IN3-/RPI34/RB2  3  dsPIC33EV 32GM002/102                                                                                                                                                                                         19  RP43/PWM1L3/RB11

         PGED1/OA1IN-/AN5/C1IN1-/CTMUC/RP35/RB3     4  dsPIC33EV 64GM002/102                                                                                                                                                                                         18  RP42/PWM1H3/RB10

                                                       dsPIC33EV 128GM002/102

                                            VSS     5  dsPIC33EV256GM002/102                                                                                                                                                                                         17  VCAP

                     OSC1/CLKI/AN32/RPI18/RA2       6                                                                                                                                                                                                                16  VSS

                               OSC2/CLKO/RPI19/RA3  7                                                                                                                                                                                                                15  OA5IN-/AN27/C5IN1-/ASDA1/SDI1/RP41/RB9

                                                       8                            9                                           10    11                   12                   13                                            14

                                                       FLT32/RP36/RB4               OA 5 IN+/AN24/C5IN3-/C5 IN1+/RP20/T1CK/RA4  VDD   PGED2/SDA1/RP37/RB5  PGEC2/SCL1/RP38/RB6  OA5OUT/AN25/C5IN4-/C4IN1+/SCK1/RP39/INT0/RB7  AN26/CVREF1O/ASCL1/SDO1/RP40/T4CK/RB8

   Note  1:   The RPn/RPIn pins can be used by any remappable peripheral with some limitation. See Section 11.5 “Peripheral

              Pin Select (PPS)” for available peripherals and information on limitations.

         2:   Every I/O port pin (RAx-RGx) can be used as a Change Notification pin (CNAx-CNGx). See Section 11.0 “I/O

              Ports” for more information.

         3:   If the op amp is selected when OPAEN (CMxCON<10>) = 1, the OAx input is used; otherwise, the ANx input is

              used.

         4:   The metal pad at the bottom of the device is not connected to any pins and is recommended to be connected to

              VSS externally.

  2013-2016  Microchip Technology Inc.                                                                                                                                                                                                                                                     DS70005144E-page     5
dsPIC33EVXXXGM00X/10X FAMILY

Pin Diagrams (Continued)

44-Pin TQFP(1,2,3)                                                                                                                                                                                                                                                                                            OA5 IN+/AN24/C5IN3-/C5IN1+/SDO1/RP20/T1CK/RA4

                                        AN26/CVREF1O/ASCL1/RP40/T4CK/RB8  OA5OUT/AN25/C5IN4-/RP39/INT0/RB7  PGEC2/SCL1/RP38/RB6     PGED2/SDA1/RP37/RB5     VDD   VSS   AN31/CVREF2O/RPI53/RC5  AN30/CVREF+/RPI52/RC4               AN29/SCK1/RPI51/RC3          AN28/SDI1/RPI25/RA9

                                        44                                43                                42                      41                      40    39    38                      37                                  36                           35                                           34

OA5IN-/AN27/C5IN1-/ASDA1/RP41/RB9  1                                                                                                                                                                                                                                                                                                                          33  FLT32/RP36/RB4

                 AN53/RP54/RC6     2                                                                                                                                                                                                                                                                                                                          32  RPI24/RA8

                 AN52/RP55/RC7     3                                                                                                                                                                                                                                                                                                                          31  OSC2/CLKO/RPI19/RA3

                 AN51/RP56/RC8     4                                                                                                                                                                                                                                                                                                                          30  OSC1/CLKI/AN32/RPI18/RA2

                 AN54/RP57/RC9     5                                      dsPIC33EV32GM004/104                                                                                                                                                                                                                                                                29  VSS

                    VSS            6                                      dsPIC33EV64GM004/104                                                                                                                                                                                                                                                                28  VDD

                                                                          dsPIC33EV128GM004/104

                    VCAP           7                                      dsPIC33EV256GM004/104                                                                                                                                                                                                                                                               27  OA3IN+/AN8/C3IN3-/C3IN1+/RPI50/U1RTS/BCLK1/FLT3/RC2

          RP42/PWM1H3/RB10         8                                                                                                                                                                                                                                                                                                                          26  OA3IN-/AN7/C3IN1-/C4IN1-/RP49/RC1

          RP43/PWM1L3/RB11         9                                                                                                                                                                                                                                                                                                                          25  OA3OUT/AN6/C3IN4-/C4IN4-/C4IN1+/RP48/RC0

          RPI44/PWM1H2/RB12        10                                                                                                                                                                                                                                                                                                                         24  PGED1/OA1IN-/AN5/C1IN1-/CTMUC/RP35/RB3

      RPI45/PWM1L2/CTPLS/RB13      11                                                                                                                                                                                                                                                                                                                         23  PGEC1/OA1IN+/AN4/C1IN3-/C1IN1+/C2IN3-/RPI34/RB2

                                       12                                 13                                14                      15                      16    17    18                      19                                  20                           21                                           22

                                       AN56/RA10                          AN55/RA7                          RPI46/PWM1H1/T3CK/RB14  RPI47/PWM1L1/T5CK/RB15  AVSS  AVDD  MCLR                    OA2OUT/AN0/C2IN4-/C4IN3-/RPI16/RA0  OA2IN+/AN1/C2IN1+/RPI17/RA1  PGED3/OA2IN-/AN2/C2IN1-/SS1/RPI32/CTED2/RB0  PGEC3/OA1OUT/AN3/C1IN4-/C4IN2-/RPI33/CTED1/RB1

Note  1:  The RPn/RPIn pins can be used by any remappable peripheral with some limitation. See Section 11.5 “Peripheral

          Pin Select (PPS)” for available peripherals and information on limitations.

      2:  Every I/O port pin (RAx-RGx) can be used as a Change Notification pin (CNAx-CNGx). See Section 11.0 “I/O

          Ports” for more information.

      3:  If the op amp is selected when OPAEN (CMxCON<10>) = 1, the OAx input is used; otherwise, the ANx input is

          used.

DS70005144E-page 6                                                                                                                                                                                                                                                                                                                                                            2013-2016 Microchip Technology          Inc.
                                                                                                              dsPIC33EVXXXGM00X/10X FAMILY

Pin Diagrams (Continued)

   44-Pin QFN(1,2,3,4)                                                                                                                                                                                                                                                                                          OA5IN+/AN24/C5IN3-/C5IN1+/SDO1/RP20/T1CK/RA4

                                          AN26/CVREF1O/ASCL1/RP40/T4CK/RB8  OA5OUT/AN25/C5IN4-/RP39/INT0/RB7  PGEC2/SCL1/RP38/RB6     PGED2/SDA1/RP37/RB5     VDD   VSS   AN31/CVREF2O/RPI53/RC5  AN30/CVREF+/RPI52/RC4               AN29/SCK1/RPI51/RC3          AN28/SDI1/RPI25/RA9

                                          44                                43                                42                      41                      40    39    38                      37                                  36                           35                                           34

   OA5IN-/AN27/C5IN1-/ASDA1/RP41/RB9  1                                                                                                                                                                                                                                                                                                                         33  FLT32/RP36/RB4

              AN53/RP54/RC6           2                                                                                                                                                                                                                                                                                                                         32  RPI24/RA8

              AN52/RP55/RC7           3                                                                                                                                                                                                                                                                                                                         31  OSC2/CLKO/RPI19/RA3

              AN51/RP56/RC8           4                                                                       dsPIC33EV32GM004/104                                                                                                                                                                                                                              30  OSC1/CLKI/AN32/RPI18/RA2

              AN54/RP57/RC9           5                                                                       dsPIC33EV64GM004/104                                                                                                                                                                                                                              29  VSS

                        VSS           6                                                                       dsPIC33EV128GM004/104                                                                                                                                                                                                                             28  VDD

                        VCAP          7                                                                       dsPIC33EV256GM004/104                                                                                                                                                                                                                             27  OA3IN+/AN8/C3IN3-/C3IN1+/RPI50/U1RTS/BCLK1/FLT3/RC2

              RP42/PWM1H3/RB10        8                                                                                                                                                                                                                                                                                                                         26  OA3 IN-/AN7/C3IN1-/C4IN1-/RP49/RC1

              RP43/PWM1L3/RB11        9                                                                                                                                                                                                                                                                                                                         25  OA3OUT/AN6/C3IN4-/C4IN4-/C4IN1+/RP48/RC0

              RPI44/PWM1H2/RB12       10                                                                                                                                                                                                                                                                                                                        24  PGED1/OA1IN-/AN5/C1IN1-/CTMUC/RP35/RB3

         RPI45/PWM1L2/CTPLS/RB13      11                                                                                                                                                                                                                                                                                                                        23  PGEC1/OA1IN+/AN4/C1IN3-/C1IN1+/C2IN3-/RPI34/RB2

                                          12                                13                                14                      15                      16    17    18                      19                                  20                           21                                           22

                                          AN56/RA10                         AN55/RA7                          RPI46/PWM1H1/T3CK/RB14  RPI47/PWM1L1/T5CK/RB15  AVSS  AVDD  MCLR                    OA2OUT/AN0/C2IN4-/C4IN3-/RPI16/RA0  OA2IN+/AN1/C2IN1+/RPI17/RA1  PGED3/OA2IN-/AN2/C2IN1-/SS1/RPI32/CTED2/RB0  PGEC3/OA1OUT/AN3/C1IN4-/C4IN2-/RPI33/CTED1/RB1

   Note  1:   The RPn/RPIn pins can be used by any remappable peripheral with some limitation. See Section 11.5 “Peripheral

              Pin Select (PPS)” for available peripherals and information on limitations.

         2:   Every I/O port pin (RAx-RGx) can be used as a Change Notification pin (CNAx-CNGx). See Section 11.0 “I/O

              Ports” for more information.

         3:   If the op amp is selected when OPAEN (CMxCON<10>) = 1, the OAx input is used; otherwise, the ANx input is

              used.

         4:   The metal pad at the bottom of the device is not connected to any pins and is recommended to be connected to

              VSS externally.

  2013-2016  Microchip Technology Inc.                                                                                                                                                                                                                                                                                                                                                       DS70005144E-page           7
dsPIC33EVXXXGM00X/10X FAMILY

Pin Diagrams (Continued)

64-Pin TQFP(1,2,3)

                                                    AN56/RA10                                        RPI45/PWM1L2/CTPLS/RB13                   RPI44/PWM1H2/RB12  RP43/PWM1L3/RB11  RP42/PWM1H3/RB10                          RP97/RF1                           RPI96/RF0                                            VDD                          VCAP  AN54/RP57/RC9  RP70/RD6                                  RP69/RD5                     AN51/RP56/RC8         AN52/RP55/RC7         AN53/RP54/RC6  OA5IN-/AN27//C5IN1-/ASDA1/RP41/RB9

                                                    64                                               63                                        62                 61                60                                        59                                 58                                                   57                           56    55             54                                        53                           52                    51                    50             49

                          AN55/RA7              1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             48  AN26/CVREF1O/ASCL1/RP40/T4CK/RB8
                    RPI46/PWM1H1/T3CK/RB14
                                                2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             47  RPI61/RC13

                    RPI47/PWM1L1/T5CK/RB15      3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             46  OA5OUT/AN25/C5IN4-/RP39/INT0/RB7

                    AN19/RP118/RG6              4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             45  AN48/CVREF2O/RPI58/RC10

                    AN18/RPI119/RG7             5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             44  PGEC2/SCL1/RP38/RB6

                    AN17/RP120/RG8              6                                                                                              dsPIC33EV32GM006/106                                                                                                                                                                                                                                                                                                                                                                           43  PGED2/SDA1/RP37/RB5

                          MCLR                  7                                                                                              dsPIC33EV64GM006/106                                                                                                                                                                                                                                                                                                                                                                           42  RPI72/RD8

                    AN16/RPI121/RG9             8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             41  VSS

                          VSS                   9                                                    dsPIC33EV128GM006/106                                                                                                                                                                                                                                                                                                                                                                                                                    40  OSC2/CLKO/RPI63/RC15

                          VDD                   10                                                   dsPIC33EV256GM006/106                                                                                                                                                                                                                                                                                                                                                                                                                    39  OSC1/CLKI/AN49/RPI60/RC12

                    AN10/RPI28/RA12             11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            38  VDD

                    AN9/RPI27/RA11              12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            37  AN31/RPI53/RC5

          OA2OUT/AN0/C2IN4-/C4IN3-/RPI16/RA0    13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            36  AN30/CVREF+/RPI52/RC4

                 OA2IN+/AN1/C2IN1+/RPI17/RA1    14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            35  AN29/SCK1/RPI51/RC3

PGED3/OA2IN-/AN2/C2IN1-/SS1/RPI32/CTED2/RB0     15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            34  AN28/SDI1/RPI25/RA9

PGEC3/OA1OUT/AN3/C1IN4-/C4IN2-/RPI33/CTED1/RB1  16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            33  OA5IN+/AN24/C5IN3-/C5IN1+/SDO1/RP20/T1CK/RA4

                                                    17                                               18                                        19                 20                21                                        22                                 23                                                   24                           25    26             27                                        28                           29                    30                    31             32

                                                    PGEC1/OA1IN+/AN4/C1IN3-/C1IN1+/C2IN3-/RPI34/RB2  PGED1/OA1IN-/AN5/C1IN1-/(CTMUC)/RP35/RB3  AVDD               AVSS              OA3OUT/AN6/C3IN4-/C4IN4-/C4IN1+/RP48/RC0  OA3IN-/AN7/C3IN1-/C4IN1-/RP49/RC1  OA3IN+/AN8/C3IN3-/C3IN1+/RPI50/U1RTS/BCLK1/FLT3/RC2  AN11/C1IN2-/U1CTS/FLT4/RC11  VSS   VDD            AN12/C2IN2-/C5IN2-/U2RTS/BCLK2/FLT5/RE12  AN13/C3IN2-/U2CTS/FLT6/RE13  AN14/RPI94/FLT7/RE14  AN15/RPI95/FLT8/RE15  RPI24/RA8      FLT32/RP36/RB4

Note  1:  The RPn/RPIn pins can be used by any remappable peripheral with some limitation. See Section 11.5 “Peripheral

          Pin Select (PPS)” for available peripherals and information on limitations.

      2:  Every I/O port pin (RAx-RGx) can be used as a Change Notification pin (CNAx-CNGx). See Section 11.0 “I/O

          Ports” for more information.

      3:  If the op amp is selected when OPAEN (CMxCON<10>) = 1, the OAx input is used; otherwise, the ANx input is

          used.

DS70005144E-page 8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 2013-2016 Microchip Technology              Inc.
                                                   dsPIC33EVXXXGM00X/10X FAMILY

Pin Diagrams (Continued)

   64-Pin QFN(1,2,3,4)

                                                      AN56/RA10                                         RPI45/PWM1L2/CTPLS/RB13                   RPI44/PWM1H2/RB12  RP43/PWM1L3/RB11  RP42/PWM1H3/RB10                          RP97/RF1                           RPI96/RF0                                            VDD                          VCAP  AN54/ RP57/RC9  RP70/RD6                                  RP69/RD5                     AN51/RP56/RC8         AN52/RP55/RC7         AN53/RP54/RC6  OA5IN-/AN27/C5IN1-/ASDA1/RP41/RB9

                                                      64                                                63                                        62                 61                60                                        59                                 58                                                   57                           56    55              54                                        53                           52                    51                    50             49

                               AN55/RA7            1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             48  AN26/CVREF1O/ASCL1/RP40/T4CK/RB8

                        RPI46/PWM1H1/T3CK/RB14     2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             47  RPI61/RC13

                        RPI47/PWM1L1/T5CK/RB15     3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             46  OA5OUT/AN25/C5IN4-/RP39/INT0/RB7

                               AN19/RP118/RG6      4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             45  AN48/CVREF2O/RPI58/RC10

                               AN18/RPI119/RG7     5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             44  PGEC2/SCL1/RP38/RB6

                               AN17/RP120/RG8      6                                                                                              dsPIC33EV32GM006/106                                                                                                                                                                                                                                                                                                                                                                           43  PGED2/SDA1/RP37/RB5

                                         MCLR      7                                                                                              dsPIC33EV64GM006/106                                                                                                                                                                                                                                                                                                                                                                           42  RPI72/RD8

                               AN16/RPI121/RG9     8                                                                                              dsPIC33EV128GM006/106                                                                                                                                                                                                                                                                                                                                                                          41  VSS

                                            VSS    9                                                                                              dsPIC33EV256GM006/106                                                                                                                                                                                                                                                                                                                                                                          40  OSC2/CLKO/RPI63/RC15

                                            VDD    10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            39  OSC1/CLKI/AN49/RPI60/RC12

                               AN10/RPI28/RA12     11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            38  VDD

                               AN9/RPI27/RA11      12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            37  AN31/RPI53/RC5

              OA2OUT/AN0/C2IN4-/C4IN3-/RPI16/RA0   13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            36  AN30/CVREF+/RPI52/RC4

                     OA2IN+/AN1/C2IN1+/RPI17/RA1   14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            35  AN29/SCK1/RPI51/RC3

   PGED3/OA2IN-/AN2/C2IN1-/SS1/RPI32/CTED2/RB0     15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            34  AN28/SDI1/RPI25/RA9
   PGEC3/OA1OUT/AN3/C1IN4-/C4IN2-/RPI33/CTED1/RB1
                                                   16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            33  OA5 IN+/AN24/C5IN3-/C5IN1+/ SDO1/RP20/T1CK/RA4

                                                       17                                               18                                        19                 20                21                                        22                                 23                                                   24                           25    26              27                                        28                           29                    30                    31             32

                                                       PGEC1/OA1IN+/AN4/C1IN3-/C1IN1+/C2IN3-/RPI34/RB2  PGED1/OA1IN-/AN5/C1IN1-/(CTMUC)/RP35/RB3  AVDD               AVSS              OA3OUT/AN6/C3IN4-/C4IN4-/C4IN1+/RP48/RC0  OA3IN-/AN7/C3IN1-/C4IN1-/RP49/RC1  OA3IN+/AN8/C3IN3-/C3IN1+/RPI50/U1RTS/BCLK1/FLT3/RC2  AN11/C1IN2-/U1CTS/FLT4/RC11  VSS   VDD             AN12/C2IN2-/C5IN2-/U2RTS/BCLK2/FLT5/RE12  AN13/C3IN2-/U2CTS/FLT6/RE13  AN14/RPI94/FLT7/RE14  AN15/RPI95/FLT8/RE15  RPI24/RA8      FLT32/RP36/RB4

   Note  1:   The RPn/RPIn pins can be used by any remappable peripheral with some limitation. See Section 11.5 “Peripheral

              Pin Select (PPS)” for available peripherals and information on limitations.

         2:   Every I/O port pin (RAx-RGx) can be used as a Change Notification pin (CNAx-CNGx). See Section 11.0 “I/O

              Ports” for more information.

         3:   If the op amp is selected when OPAEN (CMxCON<10>) = 1, the OAx input is used; otherwise, the ANx input is

              used.

         4:   The metal pad at the bottom of the device is not connected to any pins and is recommended to be connected to

              VSS externally.

  2013-2016  Microchip Technology Inc.                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       DS70005144E-page       9
dsPIC33EVXXXGM00X/10X FAMILY

Table of Contents

1.0   Device Overview ........................................................................................................................................................................ 13

2.0   Guidelines for Getting Started with 16-Bit Digital Signal Controllers .......................................................................................... 17

3.0   CPU ............................................................................................................................................................................................ 21

4.0   Memory Organization ................................................................................................................................................................. 31

5.0   Flash Program Memory .............................................................................................................................................................. 83

6.0   Resets ....................................................................................................................................................................................... 91

7.0   Interrupt Controller ..................................................................................................................................................................... 95

8.0   Direct Memory Access (DMA) .................................................................................................................................................. 109

9.0   Oscillator Configuration ............................................................................................................................................................ 123

10.0  Power-Saving Features ............................................................................................................................................................ 133

11.0  I/O Ports ................................................................................................................................................................................... 143

12.0  Timer1 ...................................................................................................................................................................................... 173

13.0  Timer2/3 and Timer4/5 ............................................................................................................................................................ 175

14.0  Deadman Timer (DMT) ............................................................................................................................................................ 181

15.0  Input Capture............................................................................................................................................................................ 189

16.0  Output Compare ....................................................................................................................................................................... 193

17.0  High-Speed PWM Module ....................................................................................................................................................... 199

18.0  Serial Peripheral Interface (SPI)............................................................................................................................................... 221
      Inter-Integrated Circuit (I2C) ..................................................................................................................................................... 229
19.0

20.0  Single-Edge Nibble Transmission (SENT) ............................................................................................................................... 237

21.0  Universal Asynchronous Receiver Transmitter (UART) ........................................................................................................... 247

22.0  Controller Area Network (CAN) Module (dsPIC33EVXXXGM10X Devices Only).................................................................... 253

23.0  Charge Time Measurement Unit (CTMU) ................................................................................................................................ 279

24.0  10-Bit/12-Bit Analog-to-Digital Converter (ADC) ...................................................................................................................... 285

25.0  Op Amp/Comparator Module ................................................................................................................................................... 301

26.0  Comparator Voltage Reference................................................................................................................................................ 313

27.0  Special Features ...................................................................................................................................................................... 317

28.0  Instruction Set Summary .......................................................................................................................................................... 327

29.0  Development Support............................................................................................................................................................... 337

30.0  Electrical Characteristics .......................................................................................................................................................... 341

31.0  High-Temperature Electrical Characteristics ............................................................................................................................ 403

32.0  Characteristics for Industrial/Extended Temperature Devices (-40°C to +125°C).................................................................... 413

33.0  Characteristics for High-Temperature Devices (+150°C) ......................................................................................................... 439

34.0  Packaging Information.............................................................................................................................................................. 461

Appendix A: Revision History............................................................................................................................................................. 485

Index .................................................................................................................................................................................................    487

The Microchip Web Site ..................................................................................................................................................................... 495

Customer Change Notification Service .............................................................................................................................................. 495

Customer Support .............................................................................................................................................................................. 495

Product Identification System............................................................................................................................................................. 497

DS70005144E-page 10            2013-2016 Microchip Technology Inc.
                                       dsPIC33EVXXXGM00X/10X FAMILY

                                       TO OUR VALUED CUSTOMERS

It is our intention to provide our valued customers with the best documentation possible to ensure successful use of your Microchip

products. To this end, we will continue to improve our publications to better suit your needs. Our publications will be refined and

enhanced as new volumes and updates are introduced.

If you have any questions or comments regarding this publication, please contact the Marketing Communications Department via

E-mail at docerrors@microchip.com. We welcome your feedback.

Most Current Data Sheet

To obtain the most up-to-date version of this data sheet, please register at our Worldwide Web site at:

   http://www.microchip.com

You can determine the version of a data sheet by examining its literature number found on the bottom outside corner of any page.

The last character of the literature number is the version number, (e.g., DS30000000A is version A of document DS30000000).

Errata

An errata sheet, describing minor operational differences from the data sheet and recommended workarounds, may exist for current

devices. As device/documentation issues become known to us, we will publish an errata sheet. The errata will specify the revision

of silicon and revision of document to which it applies.

To determine if an errata sheet exists for a particular device, please check with one of the following:

•  Microchip’s Worldwide Web site; http://www.microchip.com

•  Your local Microchip sales office (see last page)

When contacting a sales office, please specify which device, revision of silicon and data sheet (include literature number) you are

using.

Customer Notification System

Register on our web site at www.microchip.com to receive the most current information on all of our products.

 2013-2016 Microchip Technology Inc.                                                                          DS70005144E-page 11
dsPIC33EVXXXGM00X/10X FAMILY

Referenced Sources

This  device  data    sheet  is   based  on  the  following

individual  chapters    of   the  “dsPIC33/PIC24  Family

Reference     Manual”,  which     are  available  from  the

Microchip web site (www.microchip.com). The follow-

ing documents should be considered as the general

reference for the operation of a particular module or

device feature:

•  “Introduction” (DS70573)

•  “CPU” (DS70359)

•  “Data Memory” (DS70595)

•  “dsPIC33E/PIC24E Program Memory” (DS70000613)

•  “Flash Programming” (DS70609)

•  “Interrupts” (DS70000600)

•  “Oscillator” (DS70580)

•  “Reset” (DS70602)

•  “Watchdog Timer and Power-Saving Modes” (DS70615)

•  “I/O Ports” (DS70000598)

•  “Timers” (DS70362)

•  “CodeGuard™ Intermediate Security” (DS70005182)

•  “Deadman Timer (DMT)” (DS70005155)

•  “Input Capture” (DS70000352)

•  “Output Compare” (DS70005157)

•  “High-Speed PWM”(DS70645)

•  “Analog-to-Digital Converter (ADC)” (DS70621)

•  “Universal Asynchronous Receiver Transmitter (UART)” (DS70000582)

•  “Serial Peripheral Interface (SPI)” (DS70005185)

•  “Inter-Integrated Circuit™ (I2C™)” (DS70000195)

•  “Enhanced Controller Area Network (ECAN™)”(DS70353)

•  “Direct Memory Access (DMA)” (DS70348)

•  “Programming and Diagnostics” (DS70608)

•  “Op Amp/Comparator” (DS70000357)

•  “Device Configuration” (DS70000618)

•  “Charge Time Measurement Unit (CTMU)” (DS70661)

•  “Single-Edge Nibble Transmission (SENT) Module” (DS70005145)

DS70005144E-page 12                                                    2013-2016 Microchip Technology Inc.
                                                dsPIC33EVXXXGM00X/10X FAMILY

1.0   DEVICE OVERVIEW                                                   This document contains device-specific information for

                                                                        the dsPIC33EVXXXGM00X/10X family Digital Signal

Note  1:  This data sheet summarizes the features                       Controller (DSC) devices.

          of the dsPIC33EVXXXGM00X/10X family                           dsPIC33EVXXXGM00X/10X          family  devices  contain

          of  devices.  It  is        not  intended    to  be   a       extensive Digital Signal Processor (DSP) functionality

          comprehensive          reference      source.        To       with a high-performance, 16-bit MCU architecture.

          complement        the  information    in   this   data        Figure 1-1 shows a general block diagram of the core

          sheet, refer to the related section in the                    and peripheral modules. Table 1-1 lists the functions of

          “dsPIC33/PIC24         Family    Reference       Man-         the various pins shown in the pinout diagrams.

          ual”, which is available from the Microchip

          web site (www.microchip.com).

      2:  Some     registers          and  associated       bits

          described     in  this      section  may     not     be

          available     on       all  devices.       Refer      to

          Section 4.0 “Memory Organization” in

          this data sheet for device-specific register

          and bit information.

FIGURE 1-1:           dsPIC33EVXXXGM00X/10X                         FAMILY BLOCK DIAGRAM

                                                                                                       PORTA

                                                           CPU                               16

                                 Refer to  Figure 3-1 for CPU diagram details.

                                                                                                       PORTB

                                                                                                       PORTC

                                                                        Power-up
                                                                        Timer

                        OSC1/CLKI               Timing                  Oscillator                     PORTD

                                               Generation               Start-up
                                                                        Timer

                                                                        POR/BOR                        PORTE

                                                       MCLR             Watchdog

                                                                        Timer/                     16

                                                     VDD, VSS           Deadman                        PORTF
                                                                        Timer
                                                     AVDD, AVSS

                                               ADC              Input   Output      I2C1               PORTG

          SENT1/2           CAN1(1)                            Capture  Compare

                                                                                                       Remappable
                                                                                                       Pins

             CTMU           PWM                Timers       Op Amp/     SPI1/2      UART1/2            PORTS

                                                            Comparator

          Peripheral  Modules

      Note    1:   This feature or peripheral is only available on dsPIC33EVXXXGM10X devices.

 2013-2016 Microchip Technology Inc.                                                                  DS70005144E-page 13
dsPIC33EVXXXGM00X/10X FAMILY

TABLE 1-1:      PINOUT I/O DESCRIPTIONS

      Pin Name       Pin   Buffer      PPS                                Description

                     Type  Type

AN0-AN19             I     Analog      No   Analog input channels.

AN24-AN32

AN48, AN49

AN51-AN56

CLKI                 I     ST/         No   External clock source input. Always associated with OSC1 pin

                           CMOS             function.

CLKO                 O     —           No   Oscillator crystal output. Connects to crystal or resonator in Crystal

                                            Oscillator mode. Optionally functions as CLKO in RC and EC modes.

                                            Always associated with OSC2 pin function.

OSC1                 I     ST/         No   Oscillator crystal input. ST buffer when configured in RC mode; CMOS

                           CMOS             otherwise.

OSC2                 I/O   —           No   Oscillator crystal output. Connects to crystal or resonator in Crystal

                                            Oscillator mode. Optionally functions as CLKO in RC and EC modes.

REFCLKO              O     —           Yes  Reference clock output.

IC1-IC4              I     ST          Yes  Capture Inputs 1 to 4.

OCFA                 I     ST          Yes  Compare Fault A input (for compare channels).

OC1-OC4              O     —           Yes  Compare Outputs 1 to 4.

INT0                 I     ST          No   External Interrupt 0.

INT1                 I     ST          Yes  External Interrupt 1.

INT2                 I     ST          Yes  External Interrupt 2.

RA0-RA4, RA7-RA12    I/O   ST          Yes  PORTA is a bidirectional I/O port.

RB0-RB15             I/O   ST          Yes  PORTB is a bidirectional I/O port.

RC0-RC13, RC15       I/O   ST          Yes  PORTC is a bidirectional I/O port.

RD5-RD6, RD8         I/O   ST          Yes  PORTD is a bidirectional I/O port.

RE12-RE15            I/O   ST          Yes  PORTE is a bidirectional I/O port.

RF0-RF1              I/O   ST          No   PORTF is a bidirectional I/O port.

RG6-RG9              I/O   ST          Yes  PORTG is a bidirectional I/O port.

T1CK                 I     ST          No   Timer1 external clock input.

T2CK                 I     ST          Yes  Timer2 external clock input.

T3CK                 I     ST          No   Timer3 external clock input.

T4CK                 I     ST          No   Timer4 external clock input.

T5CK                 I     ST          No   Timer5 external clock input.

CTPLS                O     ST          No   CTMU pulse output.

CTED1                I     ST          No   CTMU External Edge Input 1.

CTED2                I     ST          No   CTMU External Edge Input 2.

U1CTS                I     ST          Yes  UART1 Clear-to-Send.

U1RTS                O     —           Yes  UART1 Ready-to-Send.

U1RX                 I     ST          Yes  UART1 receive.

U1TX                 O     —           Yes  UART1 transmit.

U2CTS                I     ST          Yes  UART2 Clear-to-Send.

U2RTS                O     —           Yes  UART2 Ready-to-Send.

U2RX                 I     ST          Yes  UART2 receive.

U2TX                 O     —           Yes  UART2 transmit.

SCK1                 I/O   ST          No   Synchronous serial clock input/output for SPI1.

SDI1                 I     ST          No   SPI1 data in.

SDO1                 O     —           No   SPI1 data out.

SS1                  I/O   ST          No   SPI1 slave synchronization or frame pulse I/O.

Legend:   CMOS = CMOS compatible input or output             Analog = Analog input           P = Power

          ST = Schmitt Trigger input with CMOS levels        O = Output                      I = Input

          PPS = Peripheral Pin Select                        TTL = TTL input buffer

DS70005144E-page 14                                                              2013-2016 Microchip Technology Inc.
                                          dsPIC33EVXXXGM00X/10X FAMILY

TABLE 1-1:       PINOUT I/O DESCRIPTIONS (CONTINUED)

       Pin Name  Pin   Buffer             PPS                              Description

                 Type  Type

SCK2             I/O   ST                 Yes  Synchronous serial clock input/output for SPI2.

SDI2             I     ST                 Yes  SPI2 data in.

SDO2             O                     —  Yes  SPI2 data out.

SS2              I/O   ST                 Yes  SPI2 slave synchronization or frame pulse I/O.

SCL1             I/O   ST                 No   Synchronous serial clock input/output for I2C1.

SDA1             I/O   ST                 No   Synchronous serial data input/output for I2C1.

ASCL1            I/O   ST                 No   Alternate synchronous serial clock input/output for I2C1.

ASDA1            I/O   ST                 No   Alternate synchronous serial data input/output for I2C1.

C1RX             I     ST                 Yes  CAN1 bus receive pin.

C1TX             O                     —  Yes  CAN1 bus transmit pin.

SENT1TX          O                     —  Yes  SENT1 transmit pin.

SENT1RX          I                     —  Yes  SENT1 receive pin.

SENT2TX          O                     —  Yes  SENT2 transmit pin.

SENT2RX          I                     —  Yes  SENT2 receive pin.

CVREF            O     Analog             No   Comparator Voltage Reference output.

C1IN1+, C1IN2-,  I     Analog             No   Comparator 1 inputs.

C1IN1-, C1IN3-

C1OUT            O                     —  Yes  Comparator 1 output.

C2IN1+, C2IN2-,  I     Analog             No   Comparator 2 inputs.

C2IN1-, C2IN3-

C2OUT            O                     —  Yes  Comparator 2 output.

C3IN1+, C3IN2-,  I     Analog             No   Comparator 3 inputs.

C2IN1-, C3IN3-

C3OUT            O                     —  Yes  Comparator 3 output.

C4IN1+, C4IN2-,  I     Analog             No   Comparator 4 inputs.

C4IN1-, C4IN3-

C4OUT            O                     —  Yes  Comparator 4 output.

C5IN1+, C5IN2-,  I     Analog             No   Comparator 5 inputs.

C5IN1-, C5IN3-

C5OUT            O                     —  Yes  Comparator 5 output.

FLT1-FLT2        I     ST                 Yes  PWM Fault Inputs 1 and 2.

FLT3-FLT8        I     ST                 NO   PWM Fault Inputs 3 to 8.

FLT32            I     ST                 NO   PWM Fault Input 32.

DTCMP1-DTCMP3    I     ST                 Yes  PWM Dead-Time Compensation Inputs 1 to 3.

PWM1L-PWM3L      O                     —  No   PWM Low Outputs 1 to 3.

PWM1H-PWM3H      O                     —  No   PWM High Outputs 1 to 3.

SYNCI1           I     ST                 Yes  PWM Synchronization Input 1.

SYNCO1           O                     —  Yes  PWM Synchronization Output 1.

PGED1            I/O   ST                 No   Data I/O pin for Programming/Debugging Communication Channel 1.

PGEC1            I     ST                 No   Clock input pin for Programming/Debugging Communication Channel     1.

PGED2            I/O   ST                 No   Data I/O pin for Programming/Debugging Communication Channel 2.

PGEC2            I     ST                 No   Clock input pin for Programming/Debugging Communication Channel     2.

PGED3            I/O   ST                 No   Data I/O pin for Programming/Debugging Communication Channel 3.

PGEC3            I     ST                 No   Clock input pin for Programming/Debugging Communication Channel     3.

MCLR             I/P   ST                 No   Master Clear (Reset) input. This pin is an active-low Reset to the

                                               device.

Legend:    CMOS = CMOS compatible input or output              Analog = Analog input            P = Power

           ST = Schmitt Trigger input with CMOS levels         O = Output                       I = Input

           PPS = Peripheral Pin Select                         TTL = TTL input buffer

 2013-2016 Microchip Technology Inc.                                                           DS70005144E-page 15
dsPIC33EVXXXGM00X/10X FAMILY

TABLE 1-1:      PINOUT I/O DESCRIPTIONS (CONTINUED)

      Pin Name       Pin   Buffer     PPS                         Description

                     Type  Type

AVDD                 P     P          No   Positive supply for analog modules. This pin must be connected  at  all

                                           times.

AVSS                 P     P          No   Ground reference for analog modules.

VDD                  P     —          No   Positive supply for peripheral logic and I/O pins.

VCAP                 P     —          No   CPU logic filter capacitor connection.

VSS                  P     —          No   Ground reference for logic and I/O pins.

Legend:  CMOS = CMOS compatible input or output       Analog = Analog input                    P = Power

         ST = Schmitt Trigger input with CMOS levels  O = Output                               I = Input

         PPS = Peripheral Pin Select                  TTL = TTL input buffer

DS70005144E-page 16                                                                 2013-2016 Microchip Technology Inc.
                                                   dsPIC33EVXXXGM00X/10X FAMILY

2.0       GUIDELINES FOR GETTING                                   2.2       Decoupling Capacitors

          STARTED WITH 16-BIT                                      The  use  of  decoupling  capacitors   on  every      pair  of

          DIGITAL SIGNAL                                           power  supply   pins,  such  as  VDD,  VSS,        AVDD  and

          CONTROLLERS                                              AVSS, is required.

              This data sheet summarizes the features              Consider the following criteria when using decoupling

   Note   1:                                                       capacitors:

              of the dsPIC33EVXXXGM00X/10X family                  •  Value and type of capacitor: A value of 0.1 µF

              of   devices.  It  is    not  intended  to  be  a       (100 nF), 10V-20V is recommended. This

              comprehensive          reference   source.      To      capacitor should be a Low Equivalent Series

              complement the information in this data                 Resistance (low-ESR), and have resonance

              sheet, refer to the related section in the              frequency in the range of 20 MHz and higher. It is

              “dsPIC33/PIC24 Family Reference Man-                    recommended to use ceramic capacitors.

              ual”, which is available from the Microchip          •

              web site (www.microchip.com).                           Placement on the Printed Circuit Board (PCB):

          2:  Some    registers        and   associated      bits     The decoupling capacitors should be placed as

              described      in  this  section  may   not     be      close to the pins as possible. It is recommended

              available      on  all   devices.       Refer   to      to place the capacitors on the same side of the

              Section 4.0 “Memory Organization” in                    board as the device. If space is constricted, the

              this data sheet for device-specific register            capacitor can be placed on another layer on the

              and bit information.                                    PCB using a via; however, ensure that the trace

                                                                      length from the pin to the capacitor is within

                                                                      one-quarter inch (6 mm) in length.

2.1       Basic Connection Requirements                            •  Handling high-frequency noise: If the board is

Getting started with the dsPIC33EVXXXGM00X/10X                        experiencing high-frequency noise, above tens of

family   of   16-bit  microcontrollers       (MCUs)   requires        MHz, add a second ceramic-type capacitor in

attention to a minimal set of device pin connections                  parallel to the above described decoupling

before proceeding with development. The following is a                capacitor. The value of the second capacitor can

list of pin names, which must always be connected:                    be in the range of 0.01 µF to 0.001 µF. Place this

•  All VDD and VSS pins                                               second capacitor next to the primary decoupling

   (see Section 2.2 “Decoupling Capacitors”)                          capacitor. In high-speed circuit designs, consider

                                                                      implementing a decade pair of capacitances as

•  All AVDD and AVSS pins (regardless if ADC module                   close to the power and ground pins as possible.

   is not used)                                                       For example, 0.1 µF in parallel with 0.001 µF.

   (see Section 2.2 “Decoupling Capacitors”)                       •  Maximizing performance: On the board layout

•  VCAP                                                               from the power supply circuit, run the power and

   (see Section 2.3 “CPU Logic Filter Capacitor                       return traces to the decoupling capacitors first,

   Connection (VCAP)”)                                                and then to the device pins. This ensures that the

•  MCLR pin                                                           decoupling capacitors are first in the power chain.

   (see Section 2.4 “Master Clear (MCLR) Pin”)                        Equally important is to keep the trace length

•  PGECx/PGEDx pins used for In-Circuit Serial                        between the capacitor and the power pins to a

   Programming™ (ICSP™) and debugging purposes                        minimum, thereby reducing the PCB track

   (see Section 2.5 “ICSP Pins”)                                      inductance.

•  OSC1 and OSC2 pins when external oscillator

   source is used

   (see Section 2.6 “External Oscillator Pins”)

   Note:      The     AVDD   and       AVSS  pins     must    be

              connected, regardless of the ADC voltage

              reference source.

 2013-2016 Microchip Technology Inc.                                                               DS70005144E-page 17
dsPIC33EVXXXGM00X/10X                                                                       FAMILY

FIGURE 2-1:                                 RECOMMENDED                                     The placement of this capacitor should be close to the

                                            MINIMUM CONNECTION                              VCAP    pin.  It  is  recommended     that       the  trace  length

                                                                                            should not exceed one-quarter inch (6 mm).

    VDD              10 µF                                                   0.1 µF         2.4        Master Clear (MCLR) Pin
                  Tantalum                                                   Ceramic

       R                          VCAP                           VDD    VSS                 The     MCLR        pin   provides    two        specific    device

           R1                                                                               functions:

                  MCLR                                                                      •  Device Reset

       C                                                                                    •  Device Programming and Debugging

                                            dsPIC33EV                                       During    device      programming     and        debugging,      the

                                                                        VDD                 resistance and capacitance that can be added to the

                  VSS                                                                       pin  must     be  considered.   Device     programmers           and

                  VDD                                                   VSS                 debuggers         drive   the   MCLR       pin.  Consequently,

    0.1 µF                  AVDD            AVSS                 VDD         0.1 µF         specific  voltage     levels    (VIH  and  VIL)  and   fast  signal

    Ceramic                                                             VSS  Ceramic        transitions must not be adversely affected. Therefore,

                                                                                            specific values of R and C will need to be adjusted

                                                   0.1 µF                    0.1 µF         based on the application and PCB requirements.

                                                   Ceramic                   Ceramic

                  L1(1)                                                                     For   example,        as  shown       in   Figure 2-1,       it  is

                                                                                            recommended that the capacitor, C, be isolated from

    Note 1:  As an option, instead of a hard-wired connection, an                           the  MCLR      pin    during    programming      and   debugging

             inductor (L1) can be substituted between VDD and                               operations.

             AVDD to improve ADC noise rejection. The inductor                              Place the components as shown in Figure 2-2 within

             impedance should be less than 1 and the inductor

             capacity greater than 10 mA.                                                   one-quarter inch (6 mm) from the MCLR pin.

             Where:

                         -F----C---N----V-                                                  FIGURE 2-2:                     EXAMPLE OF MCLR PIN

                  f=        2                      (i.e., ADC Conversion Rate/2)                                            CONNECTIONS

                  f=     -----------1------------                                                     VDD
                         2                LC

                           ---2-------f1------C-----  2                                             R(1)

                  L  =                                                                                              R1(2)

                                                                                                                            MCLR

2.2.1          TANK CAPACITORS                                                                            JP                      dsPIC33EV

On boards with power traces running longer than six                                                       C

inches in length, it is suggested to use a tank capacitor

for integrated circuits including DSCs to supply a local

power source. The value of the tank capacitor should                                           Note   1:  R  10 k is recommended. A suggested

be   determined       based                 on              the  trace  resistance    that                starting value is 10 k. Ensure that the MCLR

connects the power supply source to the device, and                                                       pin VIH and VIL specifications are met.

the maximum current drawn by the device in the appli-                                                 2:  R1  470 will limit any current flow into

cation. In other words, select the tank capacitor so that                                                 MCLR from the external capacitor, C, in the

it  meets    the  acceptable                       voltage       sag    at   the  device.                 event of MCLR pin breakdown due to Electro-

Typical values range from 4.7 µF to 47 µF.                                                                static Discharge (ESD) or Electrical

                                                                                                          Overstress (EOS). Ensure that the MCLR pin

2.3          CPU Logic Filter Capacitor                                                                   VIH and VIL specifications are met.

             Connection (VCAP)

A low-ESR (<1 Ohms) capacitor is required on the VCAP

pin, which is used to stabilize the internal voltage regulator

output. The VCAP pin must not be connected to VDD, and

must have a capacitor greater than 4.7 µF (10 µF is

recommended), with at least a 16V rating connected to

the ground. The type can be ceramic or tantalum. See

Section 30.0 “Electrical Characteristics” for additional

information.

DS70005144E-page 18                                                                                                   2013-2016 Microchip Technology Inc.
                                                          dsPIC33EVXXXGM00X/10X FAMILY

2.5            ICSP Pins                                                    FIGURE 2-3:           SUGGESTED PLACEMENT

The PGECx and PGEDx pins are used for ICSP and                                                    OF THE OSCILLATOR

debugging purposes. It is recommended to keep the                                                 CIRCUIT

trace length between the ICSP connector and the ICSP

pins on the device as short as possible. If the ICSP con-                        Main Oscillator

nector     is  expected     to  experience      an      ESD     event,  a

series resistor is recommended, with the value in the                            Guard Ring

range of a few tens of Ohms, not exceeding 100 Ohms.

Pull-up resistors, series diodes and capacitors on the                           Guard Trace

PGECx and PGEDx pins are not recommended as they

will interfere with the programmer/debugger communi-                             Oscillator Pins

cations to the device. If such discrete components are

an application requirement, they should be removed

from the circuit during programming and debugging.

Alternatively, refer to the AC/DC characteristics and

timing     requirements         information    in   the   respective

device Flash programming specification for information

on capacitive loading limits and pin Voltage Input High                     2.7         Oscillator Value Conditions on

(VIH) and Voltage Input Low (VIL) requirements.

Ensure that the “Communication Channel Select” (i.e.,                                   Device Start-up

PGECx/PGEDx             pins)   programmed          into  the   device      If  the    PLL  of    the  target     device  is    enabled    and

matches        the   physical   connections        for  the     ICSP    to  configured      for   the  device     start-up    oscillator,  the
MPLAB®
               PICkit™      3,  MPLAB         ICD   3     or    MPLAB       maximum oscillator source frequency must be limited

REAL ICE™.                                                                  to 5 MHz < FIN < 13.6 MHz to comply with device PLL

For more information on MPLAB ICD 2, ICD 3 and                              start-up conditions. This intends that, if the external

REAL       ICE      connection    requirements,         refer   to    the   oscillator  frequency       is    outside     this     range,  the

following      documents        that    are    available        on    the   application must start up in the FRC mode first. The

Microchip web site (www.microchip.com).                                     default    PLL  settings   after   a  POR     with  an  oscillator

•  “Using MPLAB® ICD 3” (poster) (DS51765)                                  frequency   outside   this  range     will    violate  the  device

•  “MPLAB® ICD 3 Design Advisory” (DS51764)                                 operating speed.

•  “MPLAB® REAL ICE™ In-Circuit Emulator User’s                             Once the device powers up, the application firmware

   Guide” (DS51616)                                                         can initialize the PLL SFRs, CLKDIV and PLLFBD, to a

•  “Using MPLAB® REAL ICE™ In-Circuit Emulator”                             suitable value, and then perform a clock switch to the

   (poster) (DS51749)                                                       Oscillator + PLL clock source.

                                                                                Note:       Clock switching must be enabled in the

2.6            External Oscillator Pins                                                     device Configuration Word.

Many DSCs have options for at least two oscillators: a                      2.8         Unused I/Os

high-frequency primary oscillator and a low-frequency

secondary        oscillator.    For     more    information,        see     Unused I/O pins should be configured as outputs and

Section 9.0 “Oscillator Configuration”.                                     driven to a logic low state.

The oscillator circuit should be placed on the same                         Alternatively, connect a 1k to 10k resistor between VSS

side   of   the     board   as  the    device.     Also,     place    the   and unused pins, and drive the output to logic low.

oscillator circuit close to the respective oscillator pins,

not    exceeding        one-half       inch   (12   mm)         distance

between them. The load capacitors should be placed

next to the oscillator itself, on the same side of the

board.     Use      a   grounded       copper   pour      around      the

oscillator     circuit  to    isolate   them    from      surrounding

circuits. The grounded copper pour should be routed

directly   to   the    MCU     ground.  Do     not  run   any   signal

traces or power traces inside the ground pour. Also, if

using   a      two-sided    board,     avoid   any      traces  on    the

other side of the board where the crystal is placed as

shown in Figure 2-3.

 2013-2016 Microchip Technology Inc.                                                                             DS70005144E-page 19
dsPIC33EVXXXGM00X/10X  FAMILY

NOTES:

DS70005144E-page 20             2013-2016 Microchip Technology Inc.
                                                        dsPIC33EVXXXGM00X/10X FAMILY

3.0        CPU                                                            3.2          Instruction Set

     Note  1:    This data sheet summarizes the features                  The device instruction set has two classes of instruc-

                 of the dsPIC33EVXXXGM00X/10X family                      tions: the MCU class of instructions and the DSP class

                 of   devices.   It  is    not  intended     to  be  a    of  instructions.    These   two   instruction          classes  are

                 comprehensive           reference     source.       To   seamlessly integrated into the architecture and exe-

                 complement the information in this data                  cute from a single execution unit. The instruction set

                 sheet, refer to “CPU” (DS70359) in the                   includes many addressing modes and was designed

                 “dsPIC33/PIC24              Family     Reference         for optimum C compiler efficiency.

                 Manual”,   which        is  available       from  the    3.3          Data Space Addressing

                 Microchip web site (www.microchip.com).                  The Base Data Space can be addressed as 4K words

           2:    Some       registers      and   associated        bits   or 8 Kbytes and is split into two blocks, referred to as X

                 described       in  this    section  may    not     be   and Y data memory. Each memory block has its own

                 available       on  all     devices.     Refer      to   independent        Address   Generation        Unit     (AGU).   The

                 Section 4.0 “Memory Organization” in                     MCU class of instructions operates solely through the

                 this data sheet for device-specific register             X memory AGU, which accesses the entire memory

                 and bit information.                                     map   as      one    linear  Data  Space.      On       dsPIC33EV

The CPU has a 16-bit (data) modified Harvard archi-                       devices, certain DSP instructions operate through the

tecture    with  an   enhanced         instruction    set,   including    X and Y AGUs to support dual operand reads, which

significant support for digital signal processing. The                    splits the data address space into two parts. The X and

CPU has a 24-bit instruction word with a variable length                  Y Data Space boundary is device-specific.

opcode field. The Program Counter (PC) is 23 bits wide                    The upper 32 Kbytes of the Data Space (DS) memory

and addresses up to 4M x 24 bits of user program                          map can optionally be mapped into Program Space (PS)

memory space.                                                             at any 16K program word boundary. The Program-to-

An   instruction      prefetch       mechanism        helps  maintain     Data Space mapping feature, known as Program Space

throughput and provides predictable execution. Most                       Visibility   (PSV),  lets    any  instruction  access   Program

instructions execute in a single-cycle effective execu-                   Space as if it were Data Space. Moreover, the Base Data

tion rate, with the exception of instructions that change                 Space address is used in conjunction with a Data Space

the  program         flow,  the  double-word          move   (MOV.D)      Read or Write Page register (DSRPAG or DSWPAG) to

instruction, PSV accesses and the table instructions.                     form an Extended Data Space (EDS) address. The EDS

Overhead-free program loop constructs are supported                       can be addressed as 8M words or 16 Mbytes. For more

using the DO and REPEAT instructions, both of which                       information on EDS, PSV and table accesses, refer to

are interruptible at any point.                                           “Data Memory” (DS70595) and “dsPIC33E/PIC24E

                                                                          Program Memory” (DS70000613) in the “dsPIC33/

                                                                          PIC24 Family Reference Manual”.

3.1        Registers                                                      On dsPIC33EV devices, overhead-free circular buffers

The dsPIC33EVXXXGM00X/10X family devices have                             (Modulo Addressing) are supported in both X and Y

sixteen, 16-bit Working registers in the programmer’s                     address spaces. The Modulo Addressing removes the

model. Each of the Working registers can act as a                         software      boundary       checking    overhead       for      DSP

Data, Address or Address Offset register. The sixteenth                   algorithms. The X AGU Circular Addressing can be

Working register (W15) operates as a Software Stack                       used with any of the MCU class of instructions. The X

Pointer for interrupts and calls.                                         AGU also supports Bit-Reversed Addressing to greatly

In   addition,   the  dsPIC33EVXXXGM00X/10X                  devices      simplify input or output data reordering for radix-2 FFT

include    two   alternate       Working     register   sets,      which  algorithms. Figure 3-1 illustrates the block diagram of

consist of W0 through W14. The alternate registers can                    the dsPIC33EVXXXGM00X/10X family devices.

be   made      persistent   to   help    reduce  the    saving     and    3.4          Addressing Modes

restoring of register content during Interrupt Service                    The CPU supports these addressing modes:

Routines (ISRs). The alternate Working registers can

be assigned to a specific Interrupt Priority Level (IPL1                  •   Inherent (no operand)

through IPL6) by configuring the CTXTx<2:0> bits in                       •   Relative

the FALTREG Configuration register.                                       •   Literal

The alternate Working registers can also be accessed                      •   Memory Direct

manually by using the CTXTSWP instruction.                                •   Register Direct

The CCTXI<2:0> and MCTXI<2:0> bits in the CTXTSTAT                        •   Register Indirect

register can be used to identify the current, and most                    Each  instruction      is    associated  with        a  predefined

recent, manually selected Working register sets.                          addressing mode group, depending upon its functional

                                                                          requirements. As many as six addressing modes are

                                                                          supported for each instruction.

 2013-2016 Microchip Technology Inc.                                                                              DS70005144E-page 21
dsPIC33EVXXXGM00X/10X FAMILY

FIGURE 3-1:          dsPIC33EVXXXGM00X/10X FAMILY CPU                                   BLOCK DIAGRAM

                                                                                        X Address Bus

                                                               Y Data Bus

                                                                                                                               X Data Bus

                                                                                        16                 16       16             16

                     Interrupt                PSV and Table                                 Data Latch                         Data Latch

                     Controller                   Data Access  8                   16                      Y Data              X Data

                                     24       Control Block                                                RAM                     RAM

                                                                                                           Address             Address         16  24

                                 24                                                                        Latch                   Latch

                                                                                            Y Address Bus                  16      16

                                              24               PCU        PCH      PCL                                     X RAGU

                                                               Program Counter                             16              X WAGU

                                                               Stack           Loop
                                                               Control         Control
                                                               Logic           Logic
                     Address Latch

                                                                                            Y AGU

             Program Memory

                     Data Latch                                                                            16              EA MUX

                                                         16

                                                               ROM Latch                                                   16      24

                                                     24                        IR

                                                                                                                  Data

                                     16                                                                           Literal

                                                                                                           16 x 16
                                                                                            W Register Array
                                                                                                                                           16

                                                                                        16                 16

                                                                                                                               Divide

                                                                                        DSP                                    Support

                                                                                        Engine

                                                                                                                   16-Bit ALU

Control Signals                      Instruction                                            16                                 16

to Various Blocks                    Decode and
                                     Control

                                     Power, Reset                                                          Ports

                                     and Oscillator

                                     Modules

                                                                                                           Peripheral

                                                                                                           Modules

DS70005144E-page 22                                                                                                 2013-2016 Microchip           Technology  Inc.
                                              dsPIC33EVXXXGM00X/10X FAMILY

3.5       Programmer’s Model                                          In addition to the registers contained in the programmer’s

The programmer’s model for the dsPIC33EVXXXGM00X/                     model, the dsPIC33EVXXXGM00X/10X family devices

10X family is shown in Figure 3-2. All registers in the               contain control registers for Modulo Addressing and Bit-

programmer’s model are memory-mapped and can be                       Reversed Addressing, and interrupts. These registers

manipulated  directly  by      instructions.  Table 3-1  lists  a     are described in subsequent sections of this document.

description of each register.                                         All registers associated with the programmer’s model

                                                                      are memory-mapped, as shown in Table 4-1.

TABLE 3-1:   PROGRAMMER’S MODEL REGISTER DESCRIPTIONS

          Register(s) Name                                                  Description

W0 through W15(1)                             Working Register Array

W0 through W14(1)                             Alternate Working Register Array 1

W0 through W14(1)                             Alternate Working Register Array 2

ACCA, ACCB                                    40-Bit DSP Accumulators

PC                                            23-Bit Program Counter

SR                                            ALU and DSP Engine STATUS Register

SPLIM                                         Stack Pointer Limit Value Register

TBLPAG                                        Table Memory Page Address Register

DSRPAG                                        Extended Data Space (EDS) Read Page Register

RCOUNT                                        REPEAT Loop Counter Register

DCOUNT                                        DO Loop Count Register

DOSTARTH(2), DOSTARTL(2)                      DO Loop Start Address Register (High and Low)

DOENDH, DOENDL                                DO Loop End Address Register (High and Low)

CORCON                                        Contains DSP Engine, DO Loop Control and Trap Status  bits

Note  1:     Memory-mapped W0 through W14 represents the value of the register in the currently     active  CPU  context.

      2:     The DOSTARTH and DOSTARTL registers are read-only.

 2013-2016 Microchip Technology Inc.                                                               DS70005144E-page 23
dsPIC33EVXXXGM00X/10X FAMILY

FIGURE 3-2:          PROGRAMMER’S MODEL

                                                              D15                          D0

                                                         D15                         D0

                                                D15                            D0

                                                                     W0 (WREG)       W0    W0

                                                                               W1    W1    W1

                                                                               W2    W2    W2

                                                                               W3    W3    W3

                                                                               W4    W4    W4

                              DSP Operand                                      W5    W5    W5       Alternate

                              Registers                                        W6    W6    W6       Working/Address

    Working/Address                                                            W7    W7    W7       Registers

    Registers                                                                  W8    W8    W8

                              DSP Address                                      W9    W9    W9

                              Registers                                       W10    W10   W10

                                                                              W11    W11   W11

                                                                              W12    W12   W12

                                                                              W13    W13   W13

                                                              Frame Pointer/W14      W14   W14

                                                            Stack Pointer/W15    0

             PUSH.s and POP.s Shadows                                                Stack Pointer  Limit

             Nested DO Stack                                  SPLIM            0

                                   AD39            AD31                              AD15                  AD0

DSP                      ACCA

Accumulators(1)          ACCB

    PC23                                                                       PC0

    0                                                                            0   Program Counter

                                                              7                   0

                                                                     TBLPAG          Data Table Page Address

                                                         9                        0

                                                                    DSRPAG           X Data Space Read Page Address

                                               15                                 0

                                                            RCOUNT                   REPEAT Loop Counter

                                           15                                     0

                                                            DCOUNT                   DO Loop Counter and Stack

    23                                                                            0

    0                              DOSTART                                       0   DO Loop Start Address and Stack

    23                                                                            0

    0                                    DOEND                                   0   DO Loop End Address and Stack

                                           15                                     0

                                                            CORCON                   CPU Core Control Register

                                                                            SRL

OA      OB     SA    SB       OAB  SAB     DA   DC   IPL2     IPL1  IPL0  RA     N   OV    Z    C          STATUS Register

DS70005144E-page 24                                                                         2013-2016 Microchip Technology  Inc.
                                              dsPIC33EVXXXGM00X/10X FAMILY

3.6          CPU Control Registers

REGISTER 3-1:       SR: CPU STATUS REGISTER

     R/W-0          R/W-0              R/W-0           R/W-0           R/C-0             R/C-0           R-0                   R/W-0

         OA         OB                 SA(3)           SB(3)           OAB               SAB             DA                    DC

bit 15                                                                                                                             bit 8

     R/W-0          R/W-0              R/W-0           R-0             R/W-0             R/W-0           R/W-0                 R/W-0

     IPL2(1,2)     IPL1(1,2)       IPL0(1,2)           RA                    N           OV              Z                     C

bit 7                                                                                                                              bit 0

Legend:                       C = Clearable bit

R = Readable bit              W = Writable bit                    U = Unimplemented bit, read as ‘0’

-n = Value at POR             ‘1’ = Bit is set                    ‘0’ = Bit is cleared                   x = Bit is unknown

bit  15         OA: Accumulator A Overflow Status bit

                1 = Accumulator A has overflowed

                0 = Accumulator A has not overflowed

bit  14         OB: Accumulator B Overflow Status bit

                1 = Accumulator B has overflowed

                0 = Accumulator B has not overflowed

bit  13         SA: Accumulator A Saturation ‘Sticky’ Status bit(3)

                1 = Accumulator A is saturated or has been saturated at some time

                0 = Accumulator A is not saturated

bit  12         SB: Accumulator B Saturation ‘Sticky’ Status bit(3)

                1 = Accumulator B is saturated or has been saturated at some time

                0 = Accumulator B is not saturated

bit  11         OAB: OA || OB Combined Accumulator Overflow Status bit

                1 = Accumulator A or B has overflowed

                0 = Accumulator A and B have not overflowed

bit  10         SAB: SA || SB Combined Accumulator ‘Sticky’ Status bit

                1 = Accumulator A or B is saturated or has been saturated at some time

                0 = Accumulator A and B have not been saturated

bit  9          DA: DO Loop Active bit

                1 = DO loop is in progress

                0 = DO loop is not in progress

bit  8          DC: MCU ALU Half Carry/Borrow bit

                1=  A carry-out from the 4th low-order bit (for byte-sized data) or 8th low-order bit (for word-sized data)

                    of the result occurred        4th                                               8th

                0=  No  carry-out      from  the       low-order  bit  (for  byte-sized  data)  or       low-order  bit  (for  word-sized

                    data) of the result occurred

Note     1:  The IPL<2:0> bits are concatenated with the IPL3 bit (CORCON<3>) to form the CPU Interrupt Priority

             Level. The value in parentheses indicates the IPL if IPL3 = 1. User interrupts are disabled when IPL3 = 1.

         2:  The IPL<2:0> Status bits are read-only when the NSTDIS bit (INTCON1<15>) = 1.

         3:  A data write to the SR register can modify the SA and SB bits by either a data write to SA and SB or by

             clearing the SAB bit. To avoid a possible SA or SB bit write race condition, the SA and SB bits should not

             be modified using the bit operations.

 2013-2016 Microchip Technology Inc.                                                                    DS70005144E-page 25
dsPIC33EVXXXGM00X/10X FAMILY

REGISTER 3-1:        SR: CPU STATUS REGISTER (CONTINUED)

bit  7-5      IPL<2:0>: CPU Interrupt Priority Level Status bits(1,2)

              111 = CPU Interrupt Priority Level is 7 (15); user interrupts are disabled

              110 = CPU Interrupt Priority Level is 6 (14)

              101 = CPU Interrupt Priority Level is 5 (13)

              100 = CPU Interrupt Priority Level is 4 (12)

              011 = CPU Interrupt Priority Level is 3 (11)

              010 = CPU Interrupt Priority Level is 2 (10)

              001 = CPU Interrupt Priority Level is 1 (9)

              000 = CPU Interrupt Priority Level is 0 (8)

bit  4        RA: REPEAT Loop Active bit

              1 = REPEAT loop is in progress

              0 = REPEAT loop is not in progress

bit  3        N: MCU ALU Negative bit

              1 = Result was negative

              0 = Result was non-negative (zero or positive)

bit  2        OV: MCU ALU Overflow bit

              This bit is used for signed arithmetic (2’s complement). It indicates an overflow of   the magnitude        that

              causes the sign bit to change state.

              1 = Overflow occurred for signed arithmetic (in this arithmetic operation)

              0 = Overflow has not occurred for signed arithmetic

bit  1        Z: MCU ALU Zero bit

              1 = An operation that affects the Z bit has set it at some time in the past

              0 = The most recent operation that affects the Z bit has cleared it (i.e., a non-zero  result)

bit  0        C: MCU ALU Carry/Borrow bit

              1 = A carry-out from the Most Significant bit (MSb) of the result occurred

              0 = No carry-out from the Most Significant bit of the result occurred

Note      1:  The IPL<2:0> bits are concatenated with the IPL3 bit (CORCON<3>) to form the CPU Interrupt Priority

              Level. The value in parentheses indicates the IPL if IPL3 = 1. User interrupts are disabled when IPL3 = 1.

          2:  The IPL<2:0> Status bits are read-only when the NSTDIS bit (INTCON1<15>) = 1.

          3:  A data write to the SR register can modify the SA and SB bits by either a data write to SA and SB or by

              clearing the SAB bit. To avoid a possible SA or SB bit write race condition, the SA and SB bits should not

              be modified using the bit operations.

DS70005144E-page 26                                                                   2013-2016 Microchip Technology Inc.
                                               dsPIC33EVXXXGM00X/10X FAMILY

REGISTER 3-2:      CORCON: CORE CONTROL REGISTER

     R/W-0         U-0                 R/W-0    R/W-0        R/W-0                 R-0             R-0              R-0

        VAR        —                   US1      US0          EDT(1)                DL2             DL1              DL0

bit 15                                                                                                                   bit  8

     R/W-0         R/W-0               R/W-1    R/W-0        R/C-0                 R-0             R/W-0            R/W-0

        SATA       SATB      SATDW              ACCSAT       IPL3(2)               SFA             RND              IF

bit 7                                                                                                                    bit  0

Legend:                      C = Clearable bit

R = Readable bit             W = Writable bit                U = Unimplemented bit, read as ‘0’

-n = Value at POR            ‘1’ = Bit is set                ‘0’ = Bit is cleared       x = Bit is unknown

bit  15       VAR: Variable Exception Processing Latency Control bit

              1 = Variable exception processing latency is enabled

              0 = Fixed exception processing latency is enabled

bit  14       Unimplemented: Read as ‘0’

bit  13-12    US<1:0>: DSP Multiply Unsigned/Signed Control bits

              11 = Reserved

              10 = DSP engine multiplies are mixed-sign

              01 = DSP engine multiplies are unsigned

              00 = DSP engine multiplies are signed

bit  11       EDT: Early DO Loop Termination Control bit(1)

              1 = Terminates executing the DO loop at the end of the current loop       iteration

              0 = No effect

bit  10-8     DL<2:0>: DO Loop Nesting Level Status bits

              111 = 7 DO loops are active

              •

              •

              •

              001 = 1 DO loop is active

              000 = 0 DO loops are active

bit  7        SATA: ACCA Saturation Enable bit

              1 = Accumulator A saturation is enabled

              0 = Accumulator A saturation is disabled

bit  6        SATB: ACCB Saturation Enable bit

              1 = Accumulator B saturation is enabled

              0 = Accumulator B saturation is disabled

bit  5        SATDW: Data Space Write from DSP Engine Saturation Enable bit

              1 = Data Space write saturation is enabled

              0 = Data Space write saturation is disabled

bit  4        ACCSAT: Accumulator Saturation Mode Select bit

              1 = 9.31 saturation (super saturation)

              0 = 1.31 saturation (normal saturation)

Note     1:   This bit is always read as ‘0’.

         2:   The IPL3 bit is concatenated with the IPL<2:0> bits (SR<7:5>) to form the CPU Interrupt     Priority  Level.

 2013-2016 Microchip Technology Inc.                                                                  DS70005144E-page 27
dsPIC33EVXXXGM00X/10X FAMILY

REGISTER 3-2:        CORCON: CORE CONTROL REGISTER (CONTINUED)

bit  3      IPL3: CPU Interrupt Priority Level Status bit 3(2)

            1 = CPU Interrupt Priority Level is greater than 7

            0 = CPU Interrupt Priority Level is 7 or less

bit  2      SFA: Stack Frame Active Status bit

            1=       Stack frame is active; W14 and W15 address 0x0000 to 0xFFFF, regardless         of DSRPAG and

                     DSWPAG values

            0=       Stack frame is not active; W14 and W15 address of EDS or Base Data Space

bit  1      RND: Rounding Mode Select bit

            1 = Biased (conventional) rounding is enabled

            0 = Unbiased (convergent) rounding is enabled

bit  0      IF: Integer or Fractional Multiplier Mode Select bit

            1 = Integer mode is enabled for DSP multiply

            0 = Fractional mode is enabled for DSP multiply

Note    1:  This bit is always read as ‘0’.

        2:  The IPL3 bit is concatenated with the IPL<2:0> bits (SR<7:5>) to form the CPU Interrupt  Priority Level.

DS70005144E-page 28                                                2013-2016 Microchip Technology Inc.
                                            dsPIC33EVXXXGM00X/10X FAMILY

REGISTER 3-3:      CTXTSTAT: CPU W REGISTER CONTEXT STATUS REGISTER

        U-0        U-0                 U-0  U-0              U-0                   R-0           R-0           R-0

        —          —                   —    —                —                     CCTXI2  CCTXI1       CCTXI0

bit 15                                                                                                              bit 8

        U-0        U-0                 U-0  U-0              U-0                   R-0           R/W-0         R/W-0

        —          —                   —    —                —                     MCTXI2  MCTXI1       MCTXI0

bit 7                                                                                                               bit 0

Legend:

R = Readable bit        W = Writable bit                     U = Unimplemented bit, read as ‘0’

-n = Value at POR       ‘1’ = Bit is set                     ‘0’ = Bit is cleared          x = Bit is unknown

bit  15-11   Unimplemented: Read as ‘0’

bit  10-8    CCTXI<2:0>: Current (W Register) Context Identifier bits

             111 = Reserved

             •

             •

             •

             011 = Reserved

             010 = Alternate Working Register Set 2 is currently in use

             001 = Alternate Working Register Set 1 is currently in use

             000 = Default register set is currently in use

bit  7-3     Unimplemented: Read as ‘0’

bit  2-0     MCTXI<2:0>: Manual (W Register) Context Identifier bits

             111 = Reserved

             •

             •

             •

             011 = Reserved

             010 = Alternate Working Register Set 2 was most recently manually selected

             001 = Alternate Working Register Set 1 was most recently manually selected

             000 = Default register set was most recently manually selected

 2013-2016 Microchip Technology Inc.                                                            DS70005144E-page 29
dsPIC33EVXXXGM00X/10X                                                         FAMILY

3.7       Arithmetic Logic Unit (ALU)                                         3.8        DSP Engine

The dsPIC33EVXXXGM00X/10X family ALU is 16 bits                               The DSP engine consists of a high-speed, 17-bit x 17-bit

wide and is capable of addition, subtraction, bit shifts                      multiplier, a 40-bit barrel shifter and a 40-bit adder/

and  logic    operations.          Unless     otherwise        mentioned,     subtracter (with two target accumulators, round and

arithmetic operations are two’s complement in nature.                         saturation logic).

Depending on the operation, the ALU can affect the                            The DSP engine can also perform inherent accumulator-

values  of     the  Carry          (C),  Zero      (Z),  Negative       (N),  to-accumulator      operations  that  require  no  additional

Overflow (OV) and Digit Carry (DC) Status bits in the                         data. These instructions are ADD, SUB and NEG.

SR   register.  The    C       and      DC  Status       bits  operate   as   The DSP engine has options selected through bits in

Borrow    and       Digit      Borrow       bits,   respectively,        for  the CPU Core Control register (CORCON) as follows:

subtraction operations.

The    ALU     can  perform         8-bit     or   16-bit      operations,    •  Fractional or Integer DSP Multiply (IF)

depending on the mode of the instruction that is used.                        •  Signed, Unsigned or Mixed-Sign DSP Multiply (US)

The data for the ALU operation can come from the W                            •  Conventional or Convergent Rounding (RND)

register array or from the data memory, depending on                          •  Automatic Saturation On/Off for ACCA (SATA)

the addressing mode of the instruction. Similarly, the                        •  Automatic Saturation On/Off for ACCB (SATB)

output  data    from   the     ALU       can   be   written    to   the  W    •  Automatic Saturation On/Off for Writes to Data

register array or a data memory location.                                        Memory (SATDW)

For  information       on      the      SR  bits   affected    by      each   •  Accumulator Saturation mode Selection

instruction,    refer      to      the   “16-bit   MCU         and     DSC       (ACCSAT)

Programmer’s Reference Manual” (DS70157).

The core CPU incorporates hardware support for both                           TABLE 3-2:          DSP INSTRUCTIONS

multiplication and division. This includes a dedicated                                            SUMMARY

hardware      multiplier   and      support       hardware     for  16-bit

divisor division.                                                                Instruction      Algebraic                  ACC Write

                                                                                                  Operation                  Back

3.7.1          MULTIPLIER                                                        CLR              A=0                            Yes

Using the high-speed, 17-bit x 17-bit multiplier, the ALU                        ED               A = (x – y)2                   No

supports unsigned, signed or mixed-sign operation in                                              A = A + (x – y)2               No

several MCU multiplication modes:                                                EDAC

•  16-bit x 16-bit signed                                                        MAC              A = A + (x • y)                Yes

•  16-bit x 16-bit unsigned                                                      MAC              A = A + x2                     No

•  16-bit signed x 5-bit (literal) unsigned                                      MOVSAC           No change in A                 Yes

•  16-bit signed x 16-bit unsigned                                               MPY              A=x•y                          No

•  16-bit unsigned x 5-bit (literal) unsigned                                                     A = x2                         No

•  16-bit unsigned x 16-bit signed                                               MPY

•  8-bit unsigned x 8-bit unsigned                                               MPY.N            A=–x•y                         No

3.7.2          DIVIDER                                                           MSC              A=A–x•y                        Yes

The divide block supports 32-bit/16-bit and 16-bit/16-bit

signed and unsigned integer divide operations with the

following data sizes:

•  32-bit signed/16-bit signed divide

•  32-bit unsigned/16-bit unsigned divide

•  16-bit signed/16-bit signed divide

•  16-bit unsigned/16-bit unsigned divide

The quotient for all divide instructions ends up in W0

and  the    remainder          in  W1.      The    16-bit      signed   and

unsigned DIV instructions can specify any W register

for both the 16-bit divisor (Wn) and any W register

(aligned) pair (W(m + 1):Wm) for the 32-bit dividend.

The divide algorithm takes the single-cycle per bit of

the  divisor,   so     both        32-bit/16-bit    and        16-bit/16-bit

instructions    take      the      same     number         of  cycles    to

execute.

DS70005144E-page 30                                                                                2013-2016 Microchip Technology Inc.
                                                                      dsPIC33EVXXXGM00X/10X FAMILY

4.0    MEMORY ORGANIZATION                                                                   4.1        Program Address Space

Note:        This data sheet summarizes the features                                         The  program          address         memory      space    of     the

             of the dsPIC33EVXXXGM00X/10X family                                             dsPIC33EVXXXGM00X/10X                 family      devices     is  4M

             of  devices.  It  is  not  intended                      to   be  a             instructions.    The     space    is  addressable  by      a  24-bit

             comprehensive reference source. To com-                                         value derived either from the 23-bit PC, during program

             plement the information in this data sheet,                                     execution      or    from  table      operation,   or    from     DS

             refer  to  “dsPIC33E/PIC24E                              Program                remapping, as described in Section 4.7 “Interfacing

             Memory” (DS70000613) in the “dsPIC33/                                           Program and Data Memory Spaces”.

             PIC24 Family Reference Manual”, which is                                        User application access to the program memory space

             available  from   the  Microchip                         web  site              is   restricted  to  the   lower  half  of  the    address    range

             (www.microchip.com).                                                            (0x000000 to 0x02ABFF). The exception is the use of

The  dsPIC33EVXXXGM00X/10X              family                        architecture           the TBLRD operations, which use TBLPAG<7> to read

features separate program and data memory spaces                                             Device ID sections of the configuration memory space

and  buses.  This   architecture    also  allows                      the  direct            and the TBLWT operations, which are used to set up the

access of program memory from the Data Space (DS)                                            write latches located in configuration memory space.

during code execution.                                                                       The program memory maps, which are presented by

                                                                                             the  device      family   and   memory      size,  are   shown    in

                                                                                             Figure 4-1 through Figure 4-4.

FIGURE 4-1:         PROGRAM MEMORY MAP FOR                                          dsPIC33EV32GM00X/10X DEVICES(1)

                                                                           GOTO Instruction       0x000000

                                                                           Reset Address          0x000002

                                                                          Interrupt Vector Table  0x000004
                                                                                                  0x0001FE
                                                                                                  0x000200
                                          User Memory Space                User Program
                                                                           Flash Memory
                                                                           (10944 instructions)
                                                                                                  0x00577E
                                                                                                  0x005780

                                                                          Device Configuration    0x0057FE

                                                                                                  0x005800

                                                                           Unimplemented

                                                                               (Read ‘0’s)

                                                                                                  0x7FFFFE
                                                                                                  0x800000
                                                                      Executive Code Memory
                                                                                                  0x800BFE
                                                                                                  0x800C00
                                                                               Reserved

                                                                                                  0x800F80

                                          Configuration Memory Space       User OTP Memory        0x800FFE

                                                                                                  0x801000

                                                                               Reserved

                                                                                                  0xF9FFFE

                                                                                                  0xFA0000

                                                                           Write Latches          0xFA0002

                                                                               Reserved           0xFA0004

                                                                                                  0xFEFFFE
                                                                                                  0xFF0000
                                                                                  DEVID
                                                                                                  0xFF0002
                                                                                                  0xFF0004
                                                                               Reserved
                                                                                                  0xFFFFFE

     Note    1:     Memory areas are not shown to scale.

 2013-2016 Microchip Technology Inc.                                                                                                DS70005144E-page 31
dsPIC33EVXXXGM00X/10X FAMILY

FIGURE 4-2:  PROGRAM MEMORY MAP FOR dsPIC33EV64GM00X/10X                           DEVICES(1)

                                                   GOTO Instruction      0x000000

                                                   Reset Address         0x000002

                                                 Interrupt Vector Table  0x000004
                                                                         0x0001FE
                                                                         0x000200
                     User Memory Space             User Program
                                                   Flash Memory
                                                 (21696 instructions)
                                                                         0x00AB7E
                                                                         0x00AB80

                                                 Device Configuration    0x00ABFE

                                                                         0x00AC00

                                                   Unimplemented

                                                   (Read ‘0’s)

                                                                         0x7FFFFE
                                                                         0x800000
                                                 Executive Code Memory
                                                                         0x800BFE
                                                                         0x800C00
                                                   Reserved

                                                                         0x800F80

                     Configuration Memory Space  User OTP Memory         0x800FFE

                                                                         0x801000

                                                   Reserved

                                                                         0xF9FFFE

                                                                         0xFA0000

                                                   Write Latches         0xFA0002

                                                   Reserved              0xFA0004

                                                                         0xFEFFFE
                                                                         0xFF0000
                                                   DEVID
                                                                         0xFF0002
                                                                         0xFF0004
                                                   Reserved
                                                                         0xFFFFFE

Note  1:     Memory areas are not shown to scale.

DS70005144E-page 32                                                                 2013-2016 Microchip  Technology  Inc.
                                                                   dsPIC33EVXXXGM00X/10X FAMILY

FIGURE 4-3:  PROGRAM  MEMORY                                       MAP FOR dsPIC33EV128GM00X/10X     DEVICES(1)

                                                                   GOTO Instruction        0x000000

                                                                   Reset Address           0x000002

                                                                   Interrupt Vector Table  0x000004
                                                                                           0x0001FE
                                                                                           0x000200
                                       User Memory Space           User Program
                                                                   Flash Memory
                                                                   (44736 instructions)
                                                                                           0x01577E
                                                                                           0x015780

                                                                   Device Configuration    0x0157FE

                                                                                           0x015800

                                                                   Unimplemented

                                                                   (Read ‘0’s)

                                                                                           0x7FFFFE
                                                                                           0x800000

                                                                   Executive Code Memory   0x800BFE

                                                                   Reserved                0x800C00

                                                                                           0x800F80

                                                                   User OTP Memory

                                       Configuration Memory Space                          0x800FFE

                                                                                           0x801000

                                                                   Reserved

                                                                                           0xF9FFFE
                                                                                           0xFA0000
                                                                   Write Latches
                                                                                           0xFA0002

                                                                                           0xFA0004

                                                                   Reserved

                                                                                           0xFEFFFE

                                                                   DEVID                   0xFF0000

                                                                                           0xFF0002

                                                                   Reserved                0xFF0004

                                                                                           0xFFFFFE

Note  1:     Memory areas are not shown to scale.

 2013-2016 Microchip Technology Inc.                                                                DS70005144E-page 33
dsPIC33EVXXXGM00X/10X FAMILY

FIGURE 4-4:  PROGRAM  MEMORY                      MAP FOR dsPIC33EV256GM00X/10X     DEVICES(1)

                                                   GOTO Instruction       0x000000

                                                   Reset Address          0x000002

                                                  Interrupt Vector Table  0x000004
                                                                          0x0001FE
                                                                          0x000200
                      User Memory Space            User Program
                                                   Flash Memory
                                                  (87232 instructions)
                                                                          0x02AB7E
                                                                          0x02AB80

                                                  Device Configuration    0x02ABFE

                                                                          0x02AC00

                                                   Unimplemented
                                                   (Read ‘0’s)

                                                                          0x7FFFFE
                                                                          0x800000

                                                  Executive Code Memory   0x800BFE

                                                   Reserved               0x800C00

                                                                          0x800F80

                      Configuration Memory Space  User OTP Memory

                                                                          0x800FFE

                                                   Reserved               0x801000

                                                                          0xF9FFFE

                                                   Write Latches          0xFA0000

                                                                          0xFA0002

                                                                          0xFA0004

                                                   Reserved

                                                                          0xFEFFFE

                                                                          0xFF0000

                                                   DEVID                  0xFF0002

                                                   Reserved               0xFF0004

                                                                          0xFFFFFE

Note  1:     Memory areas are not shown to scale.

DS70005144E-page 34                                                                  2013-2016 Microchip  Technology  Inc.
                                              dsPIC33EVXXXGM00X/10X FAMILY

4.1.1   PROGRAM MEMORY                                              4.1.2              INTERRUPT AND TRAP VECTORS

        ORGANIZATION                                                All dsPIC33EVXXXGM00X/10X family devices reserve

The  program  memory    space  is      organized  in   word-        the addresses between 0x000000 and 0x000200 for

addressable blocks. Although it is treated as 24 bits               hard-coded            program  execution  vectors.  A  hardware

wide, it is more appropriate to think of each address of            Reset vector is provided to redirect code execution

the program memory as a lower and upper word, with                  from the default value of the PC on device Reset to the

the upper byte of the upper word being unimplemented.               actual start of code. A GOTO instruction is programmed

The lower word always has an even address, while the                by the user application at address, 0x000000 of Flash

upper word has an odd address (see Figure 4-5).                     memory, with the actual address for the start of code at

Program memory addresses are always word-aligned                    address, 0x000002 of Flash memory.

on the lower word and addresses are incremented or                  For more information on the Interrupt Vector Tables,

decremented by two during the code execution. This                  see Section 7.1 “Interrupt Vector Table”.

arrangement   provides  compatibility   with      the  Data

Memory  Space    Addressing  and       makes  data     in  the

program memory space accessible.

FIGURE 4-5:           PROGRAM MEMORY ORGANIZATION

        msw                    Most Significant Word                Least Significant Word                    PC Address

        Address                                                                                               (lsw Address)

                                        23                      16                     8           0

        0x000001        00000000                                                                              0x000000

        0x000003        00000000                                                                              0x000002

        0x000005        00000000                                                                              0x000004

        0x000007        00000000                                                                              0x000006

                        Program Memory                              Instruction Width

                        ‘Phantom’ Byte

                        (read as ‘0’)

 2013-2016 Microchip Technology Inc.                                                                         DS70005144E-page 35
dsPIC33EVXXXGM00X/10X                                                     FAMILY

4.2        Data Address Space                                             All word accesses must be aligned to an even address.

The   dsPIC33EVXXXGM00X/10X                    family    CPU     has  a   Misaligned word data fetches are not supported, there-

separate, 16-bit wide data memory space. The Data                         fore, care must be taken when mixing byte and word

Space (DS) is accessed using separate Address Gen-                        operations or translating from 8-bit MCU code. If a

eration Units (AGUs) for read and write operations. The                   misaligned read or write is attempted, an address error

data memory maps, which are presented by device                           trap is generated. If the error occurred on a read, the

family and memory size, are shown in Figure 4-6 and                       instruction underway is completed. If the error occurred

Figure 4-8.                                                               on a write, the instruction is executed but the write does

                                                                          not  occur.   In  either  case,    a   trap  is  then  executed,

All Effective Addresses (EAs) in the data memory space                    allowing the system and/or user application to examine

are 16 bits wide and point to bytes within the DS. This                   the machine state prior to execution of the address

arrangement gives a Base Data Space address range of                      Fault.

64 Kbytes or 32K words.                                                   All byte loads into any W register are loaded into the

The Base Data Space address is used in conjunction                        LSB; the MSB is not modified.

with   a   Data    Space      Read      or  Write    Page       register  A Sign-Extend (SE) instruction is provided to allow user

(DSRPAG       or   DSWPAG)          to  form   an  Extended      Data     applications    to   translate  8-bit  signed    data  to      16-bit

Space      (EDS),      which  has    a  total  address     range      of  signed values. Alternatively, for 16-bit unsigned data,

16 Mbytes.                                                                user applications can clear the MSB of any W register

dsPIC33EVXXXGM00X/10X family devices implement                            by   executing    a  Zero-Extend       (ZE)  instruction   on   the

up to 20 Kbytes of data memory (4 Kbytes of data                          appropriate address.

memory       for  Special     Function      Registers      and   up   to  4.2.3         SFR SPACE

16 Kbytes of data memory for RAM). If an EA points to

a location outside of this area, an all zero word or byte                 The first 4 Kbytes of the Near Data Space, from 0x0000

is returned.                                                              to 0x0FFF, is primarily occupied by Special Function

4.2.1           DATA SPACE WIDTH                                          Registers     (SFRs).     These        are       used      by  the

                                                                          dsPIC33EVXXXGM00X/10X family core and peripheral

The    data     memory        space     is  organized      in    byte-    modules for controlling the operation of the device.

addressable,       16-bit     wide   blocks.   Data    is  aligned    in  SFRs    are  distributed  among        the   modules   that    they

data memory and registers as 16-bit words, but all DS                     control and are generally grouped together by module.

EAs    resolve     to   bytes.  The     Least    Significant     Bytes    Much of the SFR space contains unused addresses;

(LSBs) of each word have even addresses, while the                        these are read as ‘0’.

Most Significant Bytes (MSBs) have odd addresses.                                       The actual set of peripheral features and

                                                                          Note:

4.2.2           DATA MEMORY ORGANIZATION                                                interrupts varies by the device. Refer to the

                AND ALIGNMENT                                                           corresponding      device      tables   and  pinout

To  maintain      backward      compatibility      with    PIC®  MCU                    diagrams for device-specific information.

devices    and     improve      Data    Space      memory        usage    4.2.4         NEAR DATA SPACE

efficiency,       the   dsPIC33EVXXXGM00X/10X                    family

instruction set supports both word and byte operations.                   The  8-Kbyte      area,   between     0x0000     and   0x1FFF,  is

As a consequence of byte accessibility, all the Effective                 referred to as the Near Data Space. Locations in this

Address      calculations       are  internally    scaled  to    step     space are directly addressable through a 13-bit abso-

through word-aligned memory. For example, the core                        lute address field within all memory direct instructions.

recognizes        that   Post-Modified         Register       Indirect    Additionally, the whole DS is addressable using MOV

Addressing mode [Ws++] results in a value of Ws + 1                       instructions, which support Memory Direct Addressing

for byte operations and Ws + 2 for word operations.                       mode with a 16-bit address field, or by using Indirect

A data byte read, reads the complete word that con-                       Addressing    mode       using  a  Working       register  as   an

tains the byte, using the LSb of any EA to determine                      Address Pointer.

which byte to select. The selected byte is placed onto

the LSB of the data path. That is, data memory and reg-

isters are organized as two parallel, byte-wide entities

with shared (word) address decode, but separate write

lines. Data byte writes only write to the corresponding

side   of  the    array  or   register  that   matches     the   byte

address.

DS70005144E-page 36                                                                             2013-2016 Microchip Technology Inc.
                                         dsPIC33EVXXXGM00X/10X FAMILY

FIGURE 4-6:       DATA  MEMORY           MAP  FOR 32-Kbyte DEVICES(1)

                        MSB                                               LSB

                        Address                           16 Bits         Address

                                              MSB                    LSB

   4-Kbyte              0x0001                                            0x0000

   SFR Space                                              SFR Space

                        0x0FFF                                            0x0FFE

                        0x1001                                            0x1000

                                                   X Data RAM (X)

                                                                                   8-Kbyte

   4-Kbyte              0x17FF                                            0x17FE   Near Data

   SRAM Space           0x1801                                            0x1800   Space

                                                   Y Data RAM (Y)

                        0x1FFF                                            0x1FFE

                        0x2001                                            0x2000

                        0x7FFF                                            0x7FFE

                        0x8001                                            0x8000

                                                          X Data                   Optionally

                                              Unimplemented (X)                    Mapped

                                                                                   into Program

                                                                                   Memory Space

                                                                                   (via PSV)

                        0xFFFF                                            0xFFFE

   Note       1:  Memory areas are not   shown to scale.

  2013-2016  Microchip Technology Inc.                                            DS70005144E-page 37
dsPIC33EVXXXGM00X/10X FAMILY

FIGURE 4-7:  DATA    MEMORY   MAP  FOR 64-Kbyte/128-Kbyte          DEVICES(1)

                     MSB                                           LSB

                     Address                       16 Bits         Address

                                   MSB                        LSB

4-Kbyte              0x0001                                        0x0000

SFR Space                                          SFR Space

                     0x0FFF                                        0x0FFE

                     0x1001                                        0x1000            8-Kbyte

                                                                                     Near Data

                                        X Data RAM (X)                               Space

8-Kbyte              0x1FFF                                        0x1FFE

SRAM Space           0x2001                                        0x2000

                                        Y Data RAM (Y)

                     0x2FFF                                        0x2FFE

                     0x3001                                        0x3000

                     0x7FFF                                        0x7FFE

                     0x8001                                        0x8000

                                                   X Data                            Optionally

                                   Unimplemented (X)                                 Mapped

                                                                                     into Program

                                                                                     Memory Space

                                                                                     (via PSV)

                     0xFFFF                                        0xFFFE

Note  1:     Memory areas are not shown to scale.

DS70005144E-page 38                                                      2013-2016  Microchip Technology  Inc.
                                       dsPIC33EVXXXGM00X/10X FAMILY

FIGURE 4-8:  DATA  MEMORY              MAP  FOR 256-Kbyte DEVICES(1)

                   MSB                                                LSB

                   Address                         16 Bits            Address

                                            MSB                  LSB

4-Kbyte            0x0001                                             0x0000

SFR Space                                          SFR Space

                   0x0FFF                                             0x0FFE

                   0x1001                                             0x1000   8-Kbyte

                                                                               Near Data

                                                                               Space

                   0x1FFF                        X Data RAM (X)       0x1FFE

                   0x2001                                             0x2000

16-Kbyte

SRAM Space

                   0x2FFF                                             0x2FFE

                   0x3001                                             0x3000

                                                 Y Data RAM (Y)

                   0x4FFF                                             0x4FFE

                   0x5001                                             0x5000

                   0x7FFF                                             0x7FFE

                   0x8001                                             0x8000

                                                   X Data                      Optionally

                                            Unimplemented (X)                  Mapped

                                                                               into Program

                                                                               Memory Space

                                                                               (via PSV)

                   0xFFFF                                             0xFFFE

Note  1:     Memory areas are not shown to scale.

 2013-2016 Microchip Technology Inc.                                          DS70005144E-page 39
dsPIC33EVXXXGM00X/10X                                           FAMILY

4.2.5         X AND Y DATA SPACES                               The Y DS is used in concert with the X DS by the MAC

The dsPIC33EVXXXGM00X/10X family core has two                   class of instructions (CLR, ED, EDAC, MAC, MOVSAC,

Data Spaces: X and Y. These Data Spaces can be                  MPY, MPY.N and MSC) to provide two concurrent data

considered either separate (for some DSP instructions)          read paths.

or  as  one   unified,  linear  address  range      (for  MCU   Both  the    X  and   Y  Data   Spaces  support  Modulo

instructions). The Data Spaces are accessed using two           Addressing      mode  for  all  instructions,  subject  to

Address Generation Units (AGUs) and separate data               addressing mode restrictions. Bit-Reversed Addressing

paths.  This  feature   allows  certain   instructions    to    mode is only supported for writes to the X Data Space.

concurrently  fetch     two  words  from  RAM,      thereby     All data memory writes, including in DSP instructions,

enabling efficient execution of DSP algorithms, such as         view Data Space as combined X and Y address space.

Finite  Impulse  Response       (FIR)    filtering  and   Fast  The boundary between the X and Y Data Spaces is

Fourier Transform (FFT).                                        device-dependent and is not user-programmable.

The X DS is used by all instructions and supports all

addressing modes. The X DS has separate read and

write data buses. The X read data bus is the read data

path for all instructions that view the DS as combined X

and Y address space. It is also the X data prefetch path

for the dual operand DSP instructions (MAC class).

DS70005144E-page 40                                                                    2013-2016 Microchip Technology Inc.
 2013-2016 Microchip Technology Inc.  4.3       Special Function Register Maps

                                       TABLE 4-1:          CPU CORE REGISTER MAP

                                            SFR                                                                                                                                                                                         All

                                       Name         Addr.  Bit 15        Bit 14        Bit 13  Bit 12  Bit 11              Bit 10  Bit 9  Bit 8               Bit 7   Bit 6    Bit 5  Bit 4              Bit 3  Bit 2     Bit 1  Bit 0  Reset

                                                                                                                                                                                                                                        s

                                       W0           0000                                                                                  W0 (WREG)                                                                                     0000

                                       W1           0002                                                                                         W1                                                                                     0000

                                       W2           0004                                                                                         W2                                                                                     0000

                                       W3           0006                                                                                         W3                                                                                     0000

                                       W4           0008                                                                                         W4                                                                                     0000

                                       W5           000A                                                                                         W5                                                                                     0000

                                       W6           000C                                                                                         W6                                                                                     0000

                                       W7           000E                                                                                         W7                                                                                     0000

                                       W8           0010                                                                                         W8                                                                                     0000   dsPIC33EVXXXGM00X/10X FAMILY

                                       W9           0012                                                                                         W9                                                                                     0000

                                       W10          0014                                                                                     W10                                                                                        0000

                                       W11          0016                                                                                     W11                                                                                        0000

                                       W12          0018                                                                                     W12                                                                                        0000

                                       W13          001A                                                                                     W13                                                                                        0000

                                       W14          001C                                                                                     W14                                                                                        0000

                                       W15          001E                                                                                     W15                                                                                        0800

                                       SPLIM        0020                                                                                  SPLIM                                                                                         xxxx

                                       ACCAL        0022                                                                                  ACCAL                                                                                         xxxx

                                       ACCAH        0024                                                                                  ACCAH                                                                                         xxxx

                                       ACCAU        0026                                       Sign Extension of ACCA<39>                                                             ACCAU                                             xxxx

                                       ACCBL        0028                                                                                  ACCBL                                                                                         xxxx

                                       ACCBH        002A                                                                                  ACCBH                                                                                         xxxx

                                       ACCBU        002C                                       Sign Extension of ACCB<39>                                                             ACCBU                                             xxxx

                                       PCL          002E                                                                           Program Counter Low Word Register                                                             —      0000

                                       PCH          0030   —             —             —       —       —                   —       —      —                   —                       Program Counter High Word Register                0000

                                       DSRPAG       0032   —             —             —       —       —                   —                                             Data  Space Read Page Register                                 0001

DS70005144E-page 41                    DSWPAG       0034   —             —             —       —       —                   —       —                                           Data Space Write Page Register                           0001

                                       RCOUNT       0036                                                                           REPEAT Loop Counter Register                                                                  0      xxxx

                                       DCOUNT       0038                                                                              DCOUNT<15:1>                                                                               0      xxxx

                                       DOSTARTL     003A                                                                           DOSTARTL<15:1>                                                                                0      xxxx

                                       DOSTARTH     003C   —             —             —       —       —                   —       —      —                   —       —                      DOSTARTH<5:0>                              00xx

                                       DOENDL       003E                                                                              DOENDL<15:1>                                                                               —      xxxx

                                       Legend:   x  = unknown value  on  Reset;  —  =  unimplemented, read as ‘0’. Reset   values  are shown in hexadecimal.
DS70005144E-page 42                    TABLE 4-1:          CPU CORE REGISTER MAP (CONTINUED)                                                                                                                                     dsPIC33EVXXXGM00X/10X

                                           SFR                                                                                                                                                                            All

                                           Name     Addr.  Bit 15    Bit 14       Bit 13   Bit 12        Bit 11   Bit 10           Bit 9   Bit 8          Bit 7   Bit 6   Bit 5   Bit 4   Bit 3   Bit 2   Bit 1   Bit 0   Reset

                                                                                                                                                                                                                          s

                                       DOENDH       0040   —         —            —        —             —        —                —       —              —       —                       DOENDH<5:0>                     00xx

                                       SR           0042   OA        OB           SA       SB            OAB      SAB              DA      DC             IPL2    IPL1    IPL0    RA      N       OV      Z       C       0000

                                       CORCON       0044   VAR       —            US1      US0           EDT      DL2              DL1     DL0            SATA    SATB    SATDW   ACCSAT  IPL3    SFA     RND     IF      0020

                                       MODCON       0046   XMODEN    YMODEN       —        —             BWM3     BWM2             BWM1    BWM0           YWM3    YWM2    YWM1    YWM0    XWM3    XWM2    XWM1    XWM0    0000

                                       XMODSRT      0048                                                                           XMODSRT<15:1>                                                                  0       xxxx

                                       XMODEND      004A                                                                           XMODEND<15:1>                                                                  1       xxxx

                                       YMODSRT      004C                                                                           YMODSRT<15:1>                                                                  0       xxxx

                                       YMODEND      004E                                                                           YMODEND<15:1>                                                                  1       xxxx

                                       XBREV        0050   BREN      XBREV14      XBREV13  XBREV12       XBREV11  XBREV10          XBREV9  XBREV8         XBREV7  XBREV6  XBREV5  XBREV4  XBREV3  XBREV2  XBREV1  XBREV0  8xxx

                                       DISICNT      0052   —         —                                                                                    DISICNT<13:0>                                                   xxxx

                                       TBLPAG       0054   —         —            —        —             —        —                —       —                                      TBLPAG<7:0>                             0000

                                       MSTRPR       0058                                                                                   MSTRPR<15:0>                                                                   0000

                                       CTXTSTAT     005A   —         —            —        —             —        CCTXI2           CCTXI1  CCTXI0         —       —       —       —       —       MCTXI2  MCTXI1  MCTXI0  0000

                                       Legend:   x  = unknown value  on Reset; —  = unimplemented, read  as ‘0’. Reset values are  shown in hexadecimal.

                                                                                                                                                                                                                                 FAMILY

 2013-2016 Microchip Technology Inc.
 2013-2016 Microchip Technology Inc.  TABLE 4-2:      TIMERS REGISTER MAP

                                       SFR      Addr.  Bit 15       Bit 14         Bit 13  Bit 12            Bit 11  Bit 10   Bit 9  Bit 8  Bit 7          Bit 6  Bit 5             Bit 4   Bit 3  Bit 2  Bit 1  Bit 0  All

                                       Name                                                                                                                                                                             Resets

                                       TMR1     0100                                                                                    Timer1 Register                                                                 0000

                                       PR1      0102                                                                                    Period Register 1                                                               FFFF

                                       T1CON    0104   TON          —              TSIDL         —           —       —        —      —      —              TGATE  TCKPS1            TCKPS0  —      TSYNC  TCS    —      0000

                                       TMR2     0106                                                                                    Timer2 Register                                                                 0000

                                       TMR3HLD  0108                                                                 Timer3 Holding Register (For 32-bit timer operations only)                                         0000

                                       TMR3     010A                                                                                    Timer3 Register                                                                 0000

                                       PR2      010C                                                                                    Period Register 2                                                               FFFF

                                       PR3      010E                                                                                    Period Register 3                                                               FFFF

                                       T2CON    0110   TON          —              TSIDL         —           —       —        —      —      —              TGATE  TCKPS1            TCKPS0  T32    —      TCS    —      0000

                                       T3CON    0112   TON          —              TSIDL         —           —       —        —      —      —              TGATE  TCKPS1            TCKPS0  —      —      TCS    —      0000

                                       TMR4     0114                                                                                    Timer4 Register                                                                 0000    dsPIC33EVXXXGM00X/10X FAMILY

                                       TMR5HLD  0116                                                                          Timer5 Holding Register (For 32-bit operations only)                                      0000

                                       TMR5     0118                                                                                    Timer5 Register                                                                 0000

                                       PR4      011A                                                                                    Period Register 4                                                               FFFF

                                       PR5      011C                                                                                    Period Register 5                                                               FFFF

                                       T4CON    011E   TON          —              TSIDL         —           —       —        —      —      —              TGATE  TCKPS1            TCKPS0  T32    —      TCS    —      0000

                                       T5CON    0120   TON          —              TSIDL         —           —       —        —      —      —              TGATE  TCKPS1            TCKPS0  —      —      TCS    —      0000

                                       Legend:  — = unimplemented,  read as  ‘0’.  Reset values  are  shown  in hexadecimal.

DS70005144E-page 43
DS70005144E-page 44                    TABLE     4-3:   INPUT CAPTURE 1 THROUGH INPUT CAPTURE 4 REGISTER MAP                                                                                                                                             dsPIC33EVXXXGM00X/10X

                                       SFR       Addr.  Bit 15   Bit 14     Bit 13      Bit 12  Bit 11     Bit 10     Bit 9      Bit 8  Bit 7               Bit 6        Bit 5  Bit 4            Bit 3         Bit 2         Bit 1     Bit 0     All

                                       Name                                                                                                                                                                                                      Resets

                                       IC1CON1   0140   —            —      ICSIDL   ICTSEL2    ICTSEL1    ICTSEL0         —        —      —                ICI1         ICI0   ICOV         ICBNE             ICM2          ICM1      ICM0      0000

                                       IC1CON2   0142   —            —       —          —               —          —       —     IC32   ICTRIG     TRIGSTAT               —     SYNCSEL4  SYNCSEL3         SYNCSEL2          SYNCSEL1  SYNCSEL0  000D

                                       IC1BUF    0144                                                                                   Input Capture 1 Buffer Register                                                                          xxxx

                                       IC1TMR    0146                                                                                   Input Capture 1 Timer Register                                                                           0000

                                       IC2CON1   0148   —            —      ICSIDL   ICTSEL2    ICTSEL1    ICTSEL0         —        —      —                ICI1         ICI0   ICOV         ICBNE             ICM2          ICM1      ICM0      0000

                                       IC2CON2   014A   —            —       —          —               —          —       —     IC32   ICTRIG     TRIGSTAT               —     SYNCSEL4  SYNCSEL3         SYNCSEL2          SYNCSEL1  SYNCSEL0  000D

                                       IC2BUF    014C                                                                                   Input Capture 2 Buffer Register                                                                          xxxx

                                       IC2TMR    014E                                                                                   Input Capture 2 Timer Register                                                                           0000

                                       IC3CON1   0150   —            —      ICSIDL   ICTSEL2    ICTSEL1    ICTSEL0         —        —      —                ICI1         ICI0   ICOV         ICBNE             ICM2          ICM1      ICM0      0000

                                       IC3CON2   0152   —            —       —          —               —          —       —     IC32   ICTRIG     TRIGSTAT               —     SYNCSEL4  SYNCSEL3         SYNCSEL2          SYNCSEL1  SYNCSEL0  000D

                                       IC3BUF    0154                                                                                   Input Capture 3 Buffer Register                                                                          xxxx

                                       IC3TMR    0156                                                                                   Input Capture 3 Timer Register                                                                           0000

                                       IC4CON1   0158   —            —      ICSIDL   ICTSEL2    ICTSEL1    ICTSEL0         —        —      —                ICI1         ICI0   ICOV         ICBNE             ICM2          ICM1      ICM0      0000

                                       IC4CON2   015A   —            —       —          —               —          —       —     IC32   ICTRIG     TRIGSTAT               —     SYNCSEL4  SYNCSEL3         SYNCSEL2          SYNCSEL1  SYNCSEL0  000D

                                       IC4BUF    015C                                                                                   Input Capture 4 Buffer Register                                                                          xxxx

                                       IC4TMR    015E                                                                                   Input Capture 4 Timer Register                                                                           0000

                                       Legend:   x = unknown  value  on  Reset; — =  unimplemented, read   as ‘0’. Reset values  are shown in hexadecimal.                                                                                               FAMILY

                                       TABLE 4-4:       I2C1 REGISTER MAP

                                       SFR       Addr.  Bit 15       Bit 14     Bit 13          Bit 12     Bit 11     Bit 10     Bit 9  Bit 8      Bit 7           Bit 6        Bit 5     Bit 4         Bit 3         Bit 2  Bit 1     Bit 0     All

                                       Name                                                                                                                                                                                                      Resets

                                       I2C1CON1  0200   I2CEN            —      I2CSIDL    SCLREL          STRICT     A10M    DISSLW    SMEN       GCEN            STREN        ACKDT  ACKEN            RCEN          PEN    RSEN      SEN       1000

                                       I2C1CON2  0202         —          —           —          —          —          —          —      —          —               PCIE         SCIE   BOEN             SDAHT  SBCDE         AHEN      DHEN      1000

 2013-2016 Microchip Technology Inc.  I2C1STAT  0204   ACKSTAT      TRSTAT     ACKTIM          —          —          BCL     GCSTAT    ADD10      IWCOL           I2COV        D_A       P             S             R_W    RBF       TBF       0000

                                       I2C1ADD   0206         —          —           —          —          —          —                                                         I2C1 Address Register                                            0000

                                       I2C1MSK   0208         —          —           —          —          —          —                                                   I2C1 Address Mask Register                                             0000

                                       I2C1BRG   020A                                                                                   Baud Rate  Generator Register                                                                            0000

                                       I2C1TRN   020C         —          —           —          —          —          —          —      —                                              I2C1 Transmit Register                                    00FF

                                       I2C1RCV   020E         —          —           —          —          —          —          —      —                                              I2C1 Receive Register                                     0000

                                       Legend:   — = unimplemented, read as  ‘0’. Reset values are shown in hexadecimal.
 2013-2016 Microchip Technology Inc.  TABLE 4-5:       UART1 AND UART2 REGISTER MAP

                                       SFR       Addr.  Bit 15    Bit 14        Bit 13         Bit 12        Bit 11  Bit 10    Bit 9    Bit 8    Bit 7         Bit 6         Bit 5   Bit 4   Bit 3    Bit 2   Bit 1   Bit 0   All

                                       Name                                                                                                                                                                                   Resets

                                       U1MODE    0220   UARTEN    —             USIDL          IREN        RTSMD        —      UEN1     UEN0     WAKE          LPBACK        ABAUD   URXINV  BRGH     PDSEL1  PDSEL0  STSEL   0000

                                       U1STA     0222   UTXISEL1  UTXINV        UTXISEL0            —   UTXBRK       UTXEN     UTXBF    TRMT     URXISEL1      URXISEL0      ADDEN   RIDLE   PERR     FERR    OERR    URXDA   0110

                                       U1TXREG   0224   —         —                —                —           —       —      —                                             UART1 Transmit Register                          xxxx

                                       U1RXREG   0226   —         —                —                —           —       —      —                                             UART1 Receive Register                           0000

                                       U1BRG     0228                                                                          UART1 Baud Rate Generator Prescaler Register                                                   0000

                                       U2MODE    0230   UARTEN    —             USIDL          IREN        RTSMD        —      UEN1     UEN0     WAKE          LPBACK        ABAUD   URXINV  BRGH     PDSEL1  PDSEL0  STSEL   0000

                                       U2STA     0232   UTXISEL1  UTXINV        UTXISEL0            —   UTXBRK       UTXEN     UTXBF    TRMT     URXISEL1      URXISEL0      ADDEN   RIDLE   PERR     FERR    OERR    URXDA   0110

                                       U2TXREG   0234   —         —                —                —           —       —      —                                             UART2 Transmit Register                          xxxx

                                       U2RXREG   0236   —         —                —                —           —       —      —                                             UART2 Receive Register                           0000

                                       U2BRG     0238                                                                          UART2 Baud Rate Generator Prescaler Register                                                   0000

                                       Legend:   x = unknown value on Reset; —  = unimplemented, read   as ‘0’. Reset values are shown in hexadecimal.                                                                                dsPIC33EVXXXGM00X/10X FAMILY

                                       TABLE 4-6:       SPI1 AND SPI2 REGISTER                          MAP

                                       SFR       Addr.  Bit 15    Bit 14        Bit 13      Bit 12      Bit 11       Bit 10    Bit 9    Bit 8           Bit 7  Bit 6         Bit 5   Bit 4   Bit 3    Bit 2   Bit 1   Bit 0   All

                                       Name                                                                                                                                                                                   Resets

                                       SPI1STAT  0240   SPIEN     —             SPISIDL     —           —          SPIBEC2     SPIBEC1  SPIBEC0  SRMPT         SPIROV        SRXMPT  SISEL2  SISEL1   SISEL0  SPITBF  SPIRBF  0000

                                       SPI1CON1  0242   —         —             —           DISSCK      DISSDO     MODE16      SMP      CKE      SSEN          CKP           MSTEN   SPRE2   SPRE1    SPRE0   PPRE1   PPRE0   0000

                                       SPI1CON2  0244   FRMEN     SPIFSD        FRMPOL      —           —            —         —        —               —      —             —       —       —        —       FRMDLY  SPIBEN  0000

                                       SPI1BUF   0248                                                                          SPI1 Transmit and Receive Buffer Register                                                      0000

                                       SPI2STAT  0260   SPIEN     —             SPISIDL     —           —          SPIBEC2     SPIBEC1  SPIBEC0  SRMPT         SPIROV        SRXMPT  SISEL2  SISEL1   SISEL0  SPITBF  SPIRBF  0000

                                       SPI2CON1  0262   —         —             —           DISSCK      DISSDO     MODE16      SMP      CKE      SSEN          CKP           MSTEN   SPRE2   SPRE1    SPRE0   PPRE1   PPRE0   0000

                                       SPI2CON2  0264   FRMEN     SPIFSD        FRMPOL      —           —            —         —        —               —      —             —       —       —        —       FRMDLY  SPIBEN  0000

                                       SPI2BUF   0268                                                                          SPI2 Transmit and Receive Buffer Register                                                      0000

                                       Legend:   — = unimplemented, read as     ‘0’. Reset  values are  shown in hexadecimal.

DS70005144E-page 45
DS70005144E-page 46                    TABLE 4-7:        ADC1 REGISTER MAP                                                                                                                                                                           dsPIC33EVXXXGM00X/10X

                                       SFR        Addr.  Bit 15  Bit 14     Bit 13  Bit 12     Bit 11         Bit 10                Bit 9         Bit 8         Bit 7  Bit 6  Bit 5    Bit 4     Bit 3     Bit 2     Bit 1        Bit 0      All

                                       Name                                                                                                                                                                                                  Resets

                                       ADC1BUF0   0300                                                                                            ADC1 Data Buffer 0                                                                         xxxx

                                       ADC1BUF1   0302                                                                                            ADC1 Data Buffer 1                                                                         xxxx

                                       ADC1BUF2   0304                                                                                            ADC1 Data Buffer 2                                                                         xxxx

                                       ADC1BUF3   0306                                                                                            ADC1 Data Buffer 3                                                                         xxxx

                                       ADC1BUF4   0308                                                                                            ADC1 Data Buffer 4                                                                         xxxx

                                       ADC1BUF5   030A                                                                                            ADC1 Data Buffer 5                                                                         xxxx

                                       ADC1BUF6   030C                                                                                            ADC1 Data Buffer 6                                                                         xxxx

                                       ADC1BUF7   030E                                                                                            ADC1 Data Buffer 7                                                                         xxxx

                                       ADC1BUF8   0310                                                                                            ADC1 Data Buffer 8                                                                         xxxx

                                       ADC1BUF9   0312                                                                                            ADC1 Data Buffer 9                                                                         xxxx

                                       ADC1BUFA   0314                                                                                            ADC1 Data Buffer 10                                                                        xxxx

                                       ADC1BUFB   0316                                                                                            ADC1 Data Buffer 11                                                                        xxxx

                                       ADC1BUFC   0318                                                                                            ADC1 Data Buffer 12                                                                        xxxx

                                       ADC1BUFD   031A                                                                                            ADC1 Data Buffer 13                                                                        xxxx

                                       ADC1BUFE   031C                                                                                            ADC1 Data Buffer 14                                                                        xxxx

                                       ADC1BUFF   031E                                                                                            ADC1 Data Buffer 15                                                                        xxxx

                                       AD1CON1    0320   ADON     —         ADSIDL  ADDMABM            —      AD12B         FORM1          FORM0            SSRC2      SSRC1  SSRC0    SSRCG     SIMSAM    ASAM      SAMP      DONE          0000    FAMILY

                                       AD1CON2    0322   VCFG2   VCFG1      VCFG0           —          —      CSCNA         CHPS1          CHPS0            BUFS       SMPI4  SMPI3    SMPI2     SMPI1     SMPI0     BUFM         ALTS       0000

                                       AD1CON3    0324   ADRC     —          —      SAMC4      SAMC3          SAMC2         SAMC1          SAMC0            ADCS7      ADCS6  ADCS5    ADCS4     ADCS3     ADCS2     ADCS1     ADCS0         0000

                                       AD1CHS123  0326   —        —          —      CH123SB2   CH123SB1       CH123NB1      CH123NB0       CH123SB0              —     —      —        CH123SA2  CH123SA1  CH123NA1  CH123NA0  CH123SA0      0000

                                       AD1CHS0    0328   CH0NB    —      CH0SB5     CH0SB4     CH0SB3         CH0SB2        CH0SB1         CH0SB0        CH0NA         —      CH0SA5   CH0SA4    CH0SA3    CH0SA2    CH0SA1    CH0SA0        0000

                                       AD1CSSH    032E                                         CSS<31:24>                                                        —     —      —        —                   CSS<19:16>                        0000

                                       AD1CSSL    0330                                                                                               CSS<15:0>                                                                               0000

                                       AD1CON4    0332   —        —          —              —          —                 —          —      ADDMAEN               —     —      —        —         —         DMABL2    DMABL1    DMABL0        0000

 2013-2016 Microchip Technology Inc.  Legend:   x = unknown value on Reset; — = unimplemented, read as ‘0’.  Reset values are shown       in hexadecimal.

                                       TABLE 4-8:        CTMU REGISTER MAP

                                       SFR                                                                                                                                                                                                   All

                                       Name       Addr.  Bit 15      Bit 14         Bit 13     Bit 12         Bit 11        Bit 10         Bit 9         Bit 8         Bit 7  Bit 6    Bit 5     Bit 4     Bit 3     Bit 2     Bit 1  Bit 0  Reset

                                                                                                                                                                                                                                             s

                                       CTMUCON1   033A   CTMUEN          —      CTMUSIDL       TGEN       EDGEN             EDGSEQEN       IDISSEN       CTTRIG        —      —        —         —         —         —         —         —   0000

                                       CTMUCON2   033C   EDG1MOD  EDG1POL       EDG1SEL3       EDG1SEL2   EDG1SEL1          EDG1SEL0       EDG2STAT  EDG1STAT       EDG2MOD   EDG2POL  EDG2SEL3  EDG2SEL2  EDG2SEL1  EDG2SEL0  —         —   0000

                                       CTMUICON   033E   ITRIM5   ITRIM4            ITRIM3     ITRIM2         ITRIM1        ITRIM0         IRNG1         IRNG0         —      —        —         —         —         —         —         —   0000

                                       Legend:   — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
 2013-2016 Microchip Technology Inc.  TABLE 4-9:         CAN1 REGISTER MAP WHEN WIN (C1CTRL<0>) =                                           0 OR 1 FOR dsPIC33EVXXXGM10X DEVICES

                                       SFR         Addr.  Bit 15    Bit 14    Bit 13    Bit 12    Bit 11                 Bit 10    Bit 9     Bit 8     Bit 7              Bit 6   Bit 5     Bit 4     Bit 3     Bit 2       Bit 1     Bit 0     All

                                       Name                                                                                                                                                                                                     Resets

                                       C1CTRL1     0400   —         —         CSIDL     ABAT      CANCKS                 REQOP2    REQOP1    REQOP0    OPMODE2   OPMODE1          OPMODE0   —         CANCAP    —           —         WIN       0480

                                       C1CTRL2     0402   —         —         —         —         —                      —         —         —         —                  —       —                             DNCNT<4:0>                      0000

                                       C1VEC       0404   —         —         —         FILHIT4   FILHIT3                FILHIT2   FILHIT1   FILHIT0   —                  ICODE6  ICODE5    ICODE4    ICODE3    ICODE2      ICODE1    ICODE0    0000

                                       C1FCTRL     0406   DMABS2    DMABS1    DMABS0    —         —                      —         —         —         —                  —       FSA5      FSA4      FSA3      FSA2        FSA1      FSA0      0000

                                       C1FIFO      0408   —         —         FBP5      FBP4      FBP3                   FBP2      FBP1      FBP0      —                  —       FNRB5     FNRB4     FNRB3     FNRB2       FNRB1     FNRB0     0000

                                       C1INTF      040A   —         —         TXBO      TXBP      RXBP                   TXWAR     RXWAR     EWARN     IVRIF              WAKIF   ERRIF     —         FIFOIF    RBOVIF      RBIF      TBIF      0000

                                       C1INTE      040C   —         —         —         —         —                      —         —         —         IVRIE              WAKIE   ERRIE     —         FIFOIE    RBOVIE      RBIE      TBIE      0000

                                       C1EC        040E   TERRCNT7  TERRCNT6  TERRCNT5  TERRCNT4  TERRCNT3               TERRCNT2  TERRCNT1  TERRCNT0  RERRCNT7  RERRCNT6         RERRCNT5  RERRCNT4  RERRCNT3  RERRCNT2    RERRCNT1  RERRCNT0  0000

                                       C1CFG1      0410   —         —         —         —         —                      —         —         —         SJW1               SJW0    BRP5      BRP4      BRP3      BRP2        BRP1      BRP0      0000

                                       C1CFG2      0412   —         WAKFIL    —         —         —                      SEG2PH2   SEG2PH1   SEG2PH0   SEG2PHTS           SAM     SEG1PH2   SEG1PH1   SEG1PH0   PRSEG2      PRSEG1    PRSEG0    0000

                                       C1FEN1      0414                                                                                      FLTEN<15:0>                                                                                        FFFF    dsPIC33EVXXXGM00X/10X FAMILY

                                       C1FMSKSEL1  0418   F7MSK1    F7MSK0    F6MSK1    F6MSK0    F5MSK1                 F5MSK0    F4MSK1    F4MSK0    F3MSK1    F3MSK0           F2MSK1    F2MSK0    F1MSK1    F1MSK0      F0MSK1    F0MSK0    0000

                                       C1FMSKSEL2  041A   F15MSK1   F15MSK0   F14MSK1   F14MSK0   F13MSK1                F13MSK0   F12MSK1   F12MSK0   F11MSK1   F11MSK0          F10MSK1   F10MSK0   F9MSK1    F9MSK0      F8MSK1    F8MSK0    0000

                                       Legend:   — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       TABLE 4-10:        CAN1 REGISTER MAP WHEN WIN (C1CTRL<0>) = 0 FOR dsPIC33EVXXXGM10X DEVICES

                                       SFR         Addr.  Bit 15    Bit 14    Bit 13    Bit 12    Bit 11                 Bit 10    Bit 9     Bit 8     Bit 7              Bit 6   Bit 5     Bit 4     Bit 3     Bit 2       Bit 1     Bit 0     All

                                       Name                                                                                                                                                                                                     Resets

                                                   0400-                                                                                     See definition when WIN = x

                                                   041E

                                       C1RXFUL1    0420                                                                                      RXFUL<15:0>                                                                                        0000

                                       C1RXFUL2    0422                                                                                      RXFUL<31:16>                                                                                       0000

                                       C1RXOVF1    0428                                                                                      RXOVF<15:0>                                                                                        0000

                                       C1RXOVF2    042A                                                                                      RXOVF<31:16>                                                                                       0000

                                       C1TR01CON   0430   TXEN1     TXABT1    TXLARB1   TXERR1    TXREQ1                 RTREN1    TX1PRI1   TX1PRI0   TXEN0     TXABAT0          TXLARB0   TXERR0    TXREQ0    RTREN0      TX0PRI1   TX0PRI0   0000

                                       C1TR23CON   0432   TXEN3     TXABT3    TXLARB3   TXERR3    TXREQ3                 RTREN3    TX3PRI1   TX3PRI0   TXEN2     TXABAT2          TXLARB2   TXERR2    TXREQ2    RTREN2      TX2PRI1   TX2PRI0   0000

                                       C1TR45CON   0434   TXEN5     TXABT5    TXLARB5   TXERR5    TXREQ5                 RTREN5    TX5PRI1   TX5PRI0   TXEN4     TXABAT4          TXLARB4   TXERR4    TXREQ4    RTREN4      TX4PRI1   TX4PRI0   0000

                                       C1TR67CON   0436   TXEN7     TXABT7    TXLARB7   TXERR7    TXREQ7                 RTREN7    TX7PRI1   TX7PRI0   TXEN6     TXABAT6          TXLARB6   TXERR6    TXREQ6    RTREN6      TX6PRI1   TX6PRI0   xxxx

DS70005144E-page 47                    C1RXD       0440                                                                               CAN1 Receive Data Word Register                                                                           xxxx

                                       C1TXD       0442                                                                               CAN1 Transmit Data Word Register                                                                          xxxx

                                       Legend:     x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
DS70005144E-page 48                    TABLE 4-11:             CAN1 REGISTER MAP WHEN WIN (C1CTRL<0>) = 1 FOR dsPIC33EVXXXGM10X                                                 DEVICES                                         dsPIC33EVXXXGM00X/10X

                                       SFR              Addr.    Bit 15    Bit 14    Bit 13  Bit 12  Bit 11  Bit 10  Bit 9                 Bit 8   Bit 7      Bit 6     Bit 5   Bit 4    Bit 3  Bit 2   Bit 1   Bit 0   All

                                       Name                                                                                                                                                                             Resets

                                                        0400-                                                                              See definition when WIN = x

                                                        041E

                                       C1BUFPNT1        0420     F3BP3     F3BP2     F3BP1   F3BP0   F2BP3   F2BP2   F2BP1                 F2BP0   F1BP3      F1BP2     F1BP1   F1BP0    F0BP3  F0BP2   F0BP1   F0BP0   0000

                                       C1BUFPNT2        0422     F7BP3     F7BP2     F7BP1   F7BP0   F6BP3   F6BP2   F6BP1                 F6BP0   F5BP3      F5BP2     F5BP1   F5BP0    F4BP3  F4BP2   F4BP1   F4BP0   0000

                                       C1BUFPNT3        0424     F11BP3    F11BP2    F11BP1  F11BP0  F10BP3  F10BP2  F10BP1                F10BP0  F9BP3      F9BP2     F9BP1   F9BP0    F8BP3  F8BP2   F8BP1   F8BP0   0000

                                       C1BUFPNT4        0426     F15BP3    F15BP2    F15BP1  F15BP0  F14BP3  F14BP2  F14BP1                F14BP0  F13BP3     F13BP2    F13BP1  F13BP0  F12BP3  F12BP2  F12BP1  F12BP0  0000

                                       C1RXM0SID        0430     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        MIDE   —       EID17   EID16   xxxx

                                       C1RXM0EID        0432                                                                                       EID<15:0>                                                            xxxx

                                       C1RXM1SID        0434     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        MIDE   —       EID17   EID16   xxxx

                                       C1RXM1EID        0436                                                                                       EID<15:0>                                                            xxxx

                                       C1RXM2SID        0438     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        MIDE   —       EID17   EID16   xxxx

                                       C1RXM2EID        043A                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF0SID        0440     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF0EID        0442                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF1SID        0444     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF1EID        0446                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF2SID        0448     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx    FAMILY

                                       C1RXF2EID        044A                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF3SID        044C     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF3EID        044E                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF4SID        0450     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF4EID        0452                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF5SID        0454     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF5EID        0456                                                                                       EID<15:0>                                                            xxxx

 2013-2016 Microchip Technology Inc.  C1RXF6SID        0458     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF6EID        045A                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF7SID        045C     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF7EID        045E                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF8SID        0460     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF8EID        0462                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF9SID        0464     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF9EID        0466                                                                                       EID<15:0>                                                            xxxx

                                       C1RXF10SID       0468     SID10     SID9      SID8    SID7    SID6    SID5    SID4                  SID3    SID2       SID1      SID0    —        EXIDE  —       EID17   EID16   xxxx

                                       C1RXF10EID       046A                                                                                       EID<15:0>                                                            xxxx

                                       Legend:    x  =  unknown  value on  Reset; —  = unimplemented, read as ‘0’. Reset values are shown  in hexadecimal.
 2013-2016 Microchip Technology Inc.  TABLE 4-11:           CAN1 REGISTER MAP WHEN WIN (C1CTRL<0>) =                                            1 FOR dsPIC33EVXXXGM10X                   DEVICES (CONTINUED)

                                       SFR            Addr.    Bit 15    Bit 14       Bit 13   Bit 12        Bit 11      Bit 10        Bit 9         Bit 8         Bit 7  Bit 6  Bit 5     Bit 4  Bit 3   Bit 2     Bit 1   Bit 0     All

                                       Name                                                                                                                                                                                           Resets

                                       C1RXF11SID     046C     SID10     SID9         SID8     SID7          SID6        SID5         SID4           SID3          SID2   SID1   SID0      —      EXIDE   —        EID17    EID16     xxxx

                                       C1RXF11EID     046E                                                                                                  EID<15:0>                                                                 xxxx

                                       C1RXF12SID     0470     SID10     SID9         SID8     SID7          SID6        SID5         SID4           SID3          SID2   SID1   SID0      —      EXIDE   —        EID17    EID16     xxxx

                                       C1RXF12EID     0472                                                                                                  EID<15:0>                                                                 xxxx

                                       C1RXF13SID     0474     SID10     SID9         SID8     SID7          SID6        SID5         SID4           SID3          SID2   SID1   SID0      —      EXIDE   —        EID17    EID16     xxxx

                                       C1RXF13EID     0476                                                                                                  EID<15:0>                                                                 xxxx

                                       C1RXF14SID     0478     SID10     SID9         SID8     SID7          SID6        SID5         SID4           SID3          SID2   SID1   SID0      —      EXIDE   —        EID17    EID16     xxxx

                                       C1RXF14EID     047A                                                                                                  EID<15:0>                                                                 xxxx

                                       C1RXF15SID     047C     SID10     SID9         SID8     SID7          SID6        SID5         SID4           SID3          SID2   SID1   SID0      —      EXIDE   —        EID17    EID16     xxxx

                                       C1RXF15EID     047E                                                                                                  EID<15:0>                                                                 xxxx

                                       Legend:  x  =  unknown  value on  Reset; —  =  unimplemented, read as ‘0’.    Reset values    are shown   in hexadecimal.                                                                              dsPIC33EVXXXGM00X/10X FAMILY

                                       TABLE 4-12:           SENT1       RECEIVER REGISTER MAP

                                       SFR            Addr.    Bit 15    Bit 14       Bit 13         Bit 12      Bit 11          Bit 10       Bit 9         Bit 8  Bit 7  Bit 6  Bit 5     Bit 4  Bit 3   Bit 2    Bit 1    Bit 0     All

                                       Name                                                                                                                                                                                           Resets

                                       SENT1CON1      0500     SNTEN           —      SNTSIDL             —      RCVEN           TXM          TXPOL  CRCEN         PPP    SPCEN         —  PS     —       NIBCNT2  NIBCNT1  NIBCNT0   0000

                                       SENT1CON2      0504                                                           TICKTIME<15:0> (Transmit modes) or SYNCMAX<15:0> (Receive mode)                                                  FFFF

                                       SENT1CON3      0508                                                           FRAMETIME<15:0> (Transmit modes) or SYNCMIN<15:0> (Receive mode)                                                 FFFF

                                       SENT1STAT      050C     —               —      —                   —          —            —           —             —      PAUSE  NIB2   NIB1      NIB0   CRCERR  FRMERR   RXIDLE   SYNCTXEN  0000

                                       SENT1SYNC      0510                                                                        Synchronization Time Period Register (Transmit mode)                                                0000

                                       SENT1DATL      0514                     DATA4<3:0>                                        DATA5<3:0>                               DATA6<3:0>                      CRC<3:0>                    0000

                                       SENT1DATH      0516                     STAT<3:0>                                         DATA1<3:0>                               DATA2<3:0>                      DATA3<3:0>                  0000

                                       Legend:    — = unimplemented,     read  as ‘0’. Reset values  are  shown  in hexadecimal.

                                       TABLE 4-13:           SENT2       RECEIVER REGISTER MAP

                                       SFR            Addr.    Bit 15    Bit 14       Bit 13         Bit 12      Bit 11        Bit 10         Bit 9  Bit 8         Bit 7  Bit 6  Bit 5     Bit 4  Bit 3   Bit 2    Bit 1    Bit 0     All

                                       Name                                                                                                                                                                                           Resets

                                       SENT2CON1      0520     SNTEN           —      SNTSIDL             —      RCVEN           TXM     TXPOL       CRCEN         PPP    SPCEN         —  PS     —       NIBCNT2  NIBCNT1  NIBCNT0   0000

DS70005144E-page 49                    SENT2CON2      0524                                                           TICKTIME<15:0> (Transmit modes) or SYNCMAX<15:0> (Receive mode)                                                  FFFF

                                       SENT2CON3      0528                                                           FRAMETIME<15:0> (Transmit modes) or SYNCMIN<15:0> (Receive mode)                                                 FFFF

                                       SENT2STAT      052C     —               —      —                   —          —            —           —             —      PAUSE  NIB2   NIB1      NIB0   CRCERR  FRMERR   RXIDLE   SYNCTXEN  0000

                                       SENT2SYNC      0530                                                                        Synchronization Time Period Register (Transmit mode)                                                0000

                                       SENT2DATL      0534                     DATA4<3:0>                                        DATA5<3:0>                               DATA6<3:0>                      CRC<3:0>                    0000

                                       SENT2DATH      0536                     STAT<3:0>                                         DATA1<3:0>                               DATA2<3:0>                      DATA3<3:0>                  0000

                                       Legend:    — = unimplemented,     read  as ‘0’. Reset values  are  shown  in hexadecimal.
DS70005144E-page 50                    TABLE    4-14:  PERIPHERAL PIN SELECT OUTPUT REGISTER MAP FOR                                            dsPIC33EVXXXGM002/102 DEVICES                                               dsPIC33EVXXXGM00X/10X

                                       SFR      Addr.  Bit 15       Bit 14      Bit 13      Bit 12   Bit 11   Bit 10          Bit 9    Bit 8    Bit 7  Bit 6  Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0    All

                                       Name                                                                                                                                                                         Resets

                                       RPOR0    0670   —            —           RP35R5      RP35R4   RP35R3   RP35R2          RP35R1   RP35R0   —      —      RP20R5   RP20R4   RP20R3   RP20R2   RP20R1   RP20R0   0000

                                       RPOR1    0672   —            —           RP37R5      RP37R4   RP37R3   RP37R2          RP37R1   RP37R0   —      —      RP36R5   RP36R4   RP36R3   RP36R2   RP36R1   RP36R0   0000

                                       RPOR2    0674   —            —           RP39R5      RP39R4   RP39R3   RP39R2          RP39R1   RP39R0   —      —      RP38R5   RP38R4   RP38R3   RP38R2   RP38R1   RP38R0   0000

                                       RPOR3    0676   —            —           RP41R5      RP41R4   RP41R3   RP41R2          RP41R1   RP41R0   —      —      RP40R5   RP40R4   RP40R3   RP40R2   RP40R1   RP40R0   0000

                                       RPOR4    0678   —            —           RP43R5      RP43R4   RP43R3   RP43R2          RP43R1   RP43R0   —      —      RP42R5   RP42R4   RP42R3   RP42R2   RP42R1   RP42R0   0000

                                       RPOR10   0684   —            —                                RP176R<5:0>                                —      —      —        —        —        —        —        —        0000

                                       RPOR11   0686   —            —           RP178R5     RP178R4  RP178R3  RP178R2         RP178R1  RP178R0  —      —      RP177R5  RP177R4  RP177R3  RP177R2  RP177R1  RP177R0  0000

                                       RPOR12   0688   —            —           RP180R5     RP180R4  RP180R3  RP180R2         RP180R1  RP180R0  —      —      RP179R5  RP179R4  RP179R3  RP179R2  RP179R1  RP179R0  0000

                                       RPOR13   068A   —            —           —           —        —        —               —        —        —      —                        RP181R<5:0>                         0000

                                       Legend:  — = unimplemented,  read    as  ‘0’. Reset  values are shown in hexadecimal.

                                       TABLE    4-15:  PERIPHERAL PIN SELECT OUTPUT REGISTER MAP FOR                                            dsPIC33EVXXXGM004/104 DEVICES

                                       SFR      Addr.  Bit 15       Bit 14      Bit 13      Bit 12   Bit 11   Bit 10          Bit 9    Bit 8    Bit 7  Bit 6  Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0    All

                                       Name                                                                                                                                                                         Resets

                                       RPOR0    0670   —            —           RP35R5      RP35R4   RP35R3   RP35R2          RP35R1   RP35R0   —      —      RP20R5   RP20R4   RP20R3   RP20R2   RP20R1   RP20R0   0000

                                       RPOR1    0672   —            —           RP37R5      RP37R4   RP37R3   RP37R2          RP37R1   RP37R0   —      —      RP36R5   RP36R4   RP36R3   RP36R2   RP36R1   RP36R0   0000

                                       RPOR2    0674   —            —           RP39R5      RP39R4   RP39R3   RP39R2          RP39R1   RP39R0   —      —      RP38R5   RP38R4   RP38R3   RP38R2   RP38R1   RP38R0   0000    FAMILY

                                       RPOR3    0676   —            —           RP41R5      RP41R4   RP41R3   RP41R2          RP41R1   RP41R0   —      —      RP40R5   RP40R4   RP40R3   RP40R2   RP40R1   RP40R0   0000

                                       RPOR4    0678   —            —           RP43R5      RP43R4   RP43R3   RP43R2          RP43R1   RP43R0   —      —      RP42R5   RP42R4   RP42R3   RP42R2   RP42R1   RP42R0   0000

                                       RPOR5    067A   —            —           RP49R5      RP49R4   RP49R3   RP49R2          RP49R1   RP49R0   —      —      RP48R5   RP48R4   RP48R3   RP48R2   RP48R1   RP48R0   0000

                                       RPOR6    067C   —            —           RP55R5      RP55R4   RP55R3   RP55R2          RP55R1   RP55R0   —      —      RP54R5   RP54R4   RP54R3   RP54R2   RP54R1   RP54R0   0000

                                       RPOR7    067E   —            —           RP57R5      RP57R4   RP57R3   RP57R2          RP57R1   RP57R0   —      —      RP56R5   RP56R4   RP56R3   RP56R2   RP56R1   RP56R0   0000

                                       RPOR10   0684   —            —                                RP176R<5:0>                                —      —      —        —        —        —        —        —        0000

 2013-2016 Microchip Technology Inc.  RPOR11   0686   —            —           RP178R5     RP178R4  RP178R3  RP178R2         RP178R1  RP178R0  —      —      RP177R5  RP177R4  RP177R3  RP177R2  RP177R1  RP177R0  0000

                                       RPOR12   0688   —            —           RP180R5     RP180R4  RP180R3  RP180R2         RP180R1  RP180R0  —      —      RP179R5  RP179R4  RP179R3  RP179R2  RP179R1  RP179R0  0000

                                       RPOR13   068A   —            —           —           —        —        —               —        —        —      —                        RP181R<5:0>                         0000

                                       Legend:  — = unimplemented,  read    as  ‘0’. Reset  values are shown in hexadecimal.
 2013-2016 Microchip Technology Inc.  TABLE    4-16:  PERIPHERAL PIN SELECT OUTPUT REGISTER MAP FOR                                            dsPIC33EVXXXGM006/106 DEVICES

                                       SFR      Addr.  Bit 15       Bit 14      Bit 13      Bit 12   Bit 11   Bit 10          Bit 9    Bit 8    Bit 7  Bit 6  Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0    All

                                       Name                                                                                                                                                                         Resets

                                       RPOR0    0670   —            —           RP35R5      RP35R4   RP35R3   RP35R2          RP35R1   RP35R0   —      —      RP20R5   RP20R4   RP20R3   RP20R2   RP20R1   RP20R0   0000

                                       RPOR1    0672   —            —           RP37R5      RP37R4   RP37R3   RP37R2          RP37R1   RP37R0   —      —      RP36R5   RP36R4   RP36R3   RP36R2   RP36R1   RP36R0   0000

                                       RPOR2    0674   —            —           RP39R5      RP39R4   RP39R3   RP39R2          RP39R1   RP39R0   —      —      RP38R5   RP38R4   RP38R3   RP38R2   RP38R1   RP38R0   0000

                                       RPOR3    0676   —            —           RP41R5      RP41R4   RP41R3   RP41R2          RP41R1   RP41R0   —      —      RP40R5   RP40R4   RP40R3   RP40R2   RP40R1   RP40R0   0000

                                       RPOR4    0678   —            —           RP43R5      RP43R4   RP43R3   RP43R2          RP43R1   RP43R0   —      —      RP42R5   RP42R4   RP42R3   RP42R2   RP42R1   RP42R0   0000

                                       RPOR5    067A   —            —           RP49R5      RP49R4   RP49R3   RP49R2          RP49R1   RP49R0   —      —      RP48R5   RP48R4   RP48R3   RP48R2   RP48R1   RP48R0   0000

                                       RPOR6    067C   —            —           RP55R5      RP55R4   RP55R3   RP55R2          RP55R1   RP55R0   —      —      RP54R5   RP54R4   RP54R3   RP54R2   RP54R1   RP54R0   0000

                                       RPOR7    067E   —            —           RP57R5      RP57R4   RP57R3   RP57R2          RP57R1   RP57R0   —      —      RP56R5   RP56R4   RP56R3   RP56R2   RP56R1   RP56R0   0000

                                       RPOR8    0680   —            —           RP70R5      RP70R4   RP70R3   RP70R2          RP70R1   RP70R0   —      —      RP69R5   RP69R4   RP69R3   RP69R2   RP69R1   RP69R0   0000

                                       RPOR9    0682   —            —           RP118R5     RP118R4  RP118R3  RP118R2         RP118R1  RP118R0  —      —      RP97R5   RP97R4   RP97R3   RP97R2   RP97R1   RP97R0   0000

                                       RPOR10   0684   —            —           RP176R5     RP176R4  RP176R3  RP176R2         RP176R1  RP176R0  —      —      RP120R5  RP120R4  RP120R3  RP120R2  RP120R1  RP120R0  0000    dsPIC33EVXXXGM00X/10X FAMILY

                                       RPOR11   0686   —            —           RP178R5     RP178R4  RP178R3  RP178R2         RP178R1  RP178R0  —      —      RP177R5  RP177R4  RP177R3  RP177R2  RP177R1  RP177R0  0000

                                       RPOR12   0688   —            —           RP180R5     RP180R4  RP180R3  RP180R2         RP180R1  RP180R0  —      —      RP179R5  RP179R4  RP179R3  RP179R2  RP179R1  RP179R0  0000

                                       RPOR13   068A   —            —           —           —        —        —               —        —        —      —                        RP181R<5:0>                         0000

                                       Legend:  — = unimplemented,  read    as  ‘0’. Reset  values are shown in hexadecimal.

DS70005144E-page 51
DS70005144E-page 52                    TABLE 4-17:         PERIPHERAL INPUT REMAP REGISTER MAP                                                                                                                                                           dsPIC33EVXXXGM00X/10X

                                       SFR       Addr.  Bit 15    Bit 14          Bit 13       Bit 12       Bit 11        Bit 10    Bit 9        Bit 8         Bit 7         Bit 6   Bit 5     Bit 4     Bit 3     Bit 2     Bit 1     Bit 0     All

                                       Name                                                                                                                                                                                                      Resets

                                       RPINR0    06A0                                             INT1R<7:0>                                                   —             —       —         —           —       —         —         —         0000

                                       RPINR1    06A2   —         —               —            —                —            —         —             —                                         INT2R<7:0>                                        0000

                                       RPINR3    06A6   —         —               —            —                —            —         —             —                                         T2CKR<7:0>                                        0000

                                       RPINR7    06AE   IC2R7     IC2R6           IC2R5        IC2R4        IC2R3         IC2R2     IC2R1     IC2R0        IC1R7             IC1R6   IC1R5     IC1R4     IC1R3     IC1R2     IC1R1     IC1R0     0000

                                       RPINR8    06B0   IC4R7     IC4R6           IC4R5        IC4R4        IC4R3         IC4R2     IC4R1     IC4R0        IC3R7             IC3R6   IC3R5     IC3R4     IC3R3     IC3R2     IC3R1     IC3R0     0000

                                       RPINR11   06B6   —         —               —            —                —            —         —             —                                         OCFAR<7:0>                                        0000

                                       RPINR12   06B8   FLT2R7    FLT2R6          FLT2R5       FLT2R4       FLT2R3        FLT2R2    FLT2R1    FLT2R0       FLT1R7            FLT1R6  FLT1R5    FLT1R4    FLT1R3    FLT1R2    FLT1R1    FLT1R0    0000

                                       RPINR18   06C4   —         —               —            —                —            —         —             —                                         U1RXR<7:0>                                        0000

                                       RPINR19   06C6   —         —               —            —                —            —         —             —                                         U2RXR<7:0>                                        0000

                                       RPINR22   06CC   SCK2R7    SCK2R6      SCK2R5           SCK2R4       SCK2R3        SCK2R2    SCK2R1    SCK2R0       SDI2R7            SDI2R6  SDI2R5    SDI2R4    SDI2R3    SDI2R2    SDI2R1    SDI2R0    0000

                                       RPINR23   06CE   —         —               —            —                —            —         —             —                                         SS2R<7:0>                                         0000

                                       RPINR26   06D4   —         —               —            —                —            —         —             —                                         C1RXR<7:0>(1)                                     0000

                                       RPINR37   06EA                                          SYNCI1R<7:0>                                                    —             —       —         —           —       —         —         —         0000

                                       RPINR38   06EC                                          DTCMP1R<7:0>                                                    —             —       —         —           —       —         —         —         0000

                                       RPINR39   06EE   DTCMP3R7  DTCMP3R6    DTCMP3R5         DTCMP3R4     DTCMP3R3      DTCMP3R2  DTCMP3R1  DTCMP3R0  DTCMP2R7         DTCMP2R6    DTCMP2R5  DTCMP2R4  DTCMP2R3  DTCMP2R2  DTCMP2R1  DTCMP2R0  0000

                                       RPINR44   06F8                                             SENT1R<7:0>                                                  —             —       —         —           —       —         —         —         0000

                                       RPINR45   06FA   —         —               —            —                —            —         —             —                                         SENT2R<7:0>                                       0000    FAMILY

                                       Legend:    — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       Note  1:   This feature is available only on dsPIC33EVXXXGM10X devices.

                                       TABLE 4-18:         DMT REGISTER MAP

                                             SFR        Addr.     Bit 15      Bit 14           Bit 13       Bit 12        Bit 11    Bit 10    Bit 9     Bit 8         Bit 7  Bit 6   Bit 5     Bit 4       Bit 3   Bit 2     Bit 1     Bit 0     All

                                             Name                                                                                                                                                                                                Resets

 2013-2016 Microchip Technology Inc.  DMTCON           0700      ON              —            —            —             —         —         —         —             —         —       —             —       —    —         —         —         0000

                                       DMTPRECLR        0704                                                STEP1<7:0>                                                —         —       —             —       —    —         —         —         0000

                                       DMTCLR           0708      —               —            —            —             —         —         —         —                                         STEP2<7:0>                                     0000

                                       DMTSTAT          070C      —               —            —            —             —         —         —         —             BAD1   BAD2    DMTEVENT         —       —    —         —         WINOPN    0000

                                       DMTCNTL          0710                                                                                            COUNTER<15:0>                                                                            0000

                                       DMTCNTH          0712                                                                                         COUNTER<31:16>                                                                              0000

                                       DMTHOLDREG       0714                                                                                            UPRCNT<15:0>                                                                             0000

                                       DMTPSCNTL        0718                                                                                            PSCNT<15:0>                                                                              0000

                                       DMTPSCNTH        071A                                                                                            PSCNT<31:16>                                                                             0000

                                       DMTPSINTVL       071C                                                                                            PSINTV<15:0>                                                                             0000

                                       DMTPSINTVH       071E                                                                                            PSINTV<31:16>                                                                            0000

                                       Legend:     —=   unimplemented,  read  as  ‘0’.  Reset  values  are  shown in hexadecimal.
 2013-2016 Microchip Technology Inc.  TABLE 4-19:     NVM REGISTER MAP

                                       SFR             Addr.   Bit 15     Bit 14  Bit 13             Bit 12     Bit 11  Bit 10          Bit 9  Bit 8         Bit 7         Bit 6          Bit 5         Bit 4         Bit 3         Bit 2     Bit 1    Bit 0    All

                                       Name                                                                                                                                                                                                                     Resets

                                       NVMCON          0728    WR      WREN       WRERR           NVMSIDL       —          —    RPDF           URERR         —                —             —              —      NVMOP3            NVMOP2    NVMOP1   NVMOP0   0000

                                       NVMADR          072A                                                                                                  NVMADR<15:0>                                                                                       0000

                                       NVMADRU         072C    —              —      —               —          —          —            —             —                                                 NVMADRU<23:16>                                          0000

                                       NVMKEY          072E    —              —      —               —          —          —            —             —                                                    NVMKEY<7:0>                                          0000

                                       NVMSRCADRL      0730                                                                                    NVMSRCADR<15:1>                                                                                         0        0000

                                       NVMSRCADRH      0732    —              —      —               —          —          —            —             —                                                 NVMSRCADR<23:16>                                        0000

                                       Legend:  — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       TABLE    4-20:  SYSTEM CONTROL REGISTER MAP

                                       SFR      Addr.  Bit 15         Bit 14      Bit 13  Bit 12        Bit 11          Bit 10          Bit 9         Bit 8         Bit 7         Bit 6          Bit 5         Bit 4         Bit 3  Bit 2     Bit 1    Bit 0    All

                                       Name                                                                                                                                                                                                                     Resets  dsPIC33EVXXXGM00X/10X FAMILY

                                       RCON     0740   TRAPR   IOPUWR             —               —  VREGSF             —               CM     VREGS                EXTR          SWR       SWDTEN            WDTO    SLEEP         IDLE      BOR      POR      Note 1

                                       OSCCON   0742   —              COSC2       COSC1   COSC0              —     NOSC2        NOSC1          NOSC0         CLKLOCK              IOLOCK         LOCK          —             CF     —         —        OSWEN    Note 2

                                       CLKDIV   0744   ROI            DOZE2       DOZE1   DOZE0         DOZEN      FRCDIV2      FRCDIV1        FRCDIV0       PLLPOST1         PLLPOST0           —         PLLPRE4    PLLPRE3       PLLPRE2   PLLPRE1  PLLPRE0  0000

                                       PLLFBD   0746   —               —          —               —          —          —               —                                                               PLLDIV<8:0>                                             0000

                                       OSCTUN   0748   —               —          —               —          —          —               —             —             —             —                                          TUN<5:0>                           0000

                                       Legend:  — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       Note 1:  RCON register Reset values are dependent on the type of Reset.

                                       2:       OSCCON register Reset values are dependent on the Configuration fuses.

                                       TABLE 4-21:     REFERENCE CLOCK REGISTER MAP

                                       SFR      Addr.         Bit 15      Bit 14          Bit 13     Bit 12     Bit 11          Bit 10         Bit 9         Bit 8         Bit 7     Bit 6       Bit 5         Bit 4         Bit 3  Bit 2     Bit 1    Bit 0    All

                                       Name                                                                                                                                                                                                                     Resets

                                       REFOCON  074E          ROON            —      ROSSLP          ROSEL      RODIV3     RODIV2           RODIV1       RODIV0            —             —              —         —          —             —  —        —        0000

                                       Legend:  — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

DS70005144E-page 53
DS70005144E-page 54                    TABLE 4-22:        PMD REGISTER         MAP FOR dsPIC33EVXXXGM00X/10X FAMILY DEVICES                                                                                   dsPIC33EVXXXGM00X/10X

                                       SFR      Addr.  Bit 15  Bit 14  Bit 13  Bit 12   Bit 11                Bit 10    Bit 9   Bit 8   Bit 7   Bit 6  Bit 5  Bit 4   Bit 3   Bit 2   Bit 1    Bit 0  All

                                       Name                                                                                                                                                           Resets

                                       PMD1     0760   T5MD    T4MD    T3MD    T2MD     T1MD                  —         PWMMD   —       I2C1MD  U2MD   U1MD   SPI2MD  SPI1MD  —       C1MD(1)  AD1MD  0000

                                       PMD2     0762   —       —       —       —        IC4MD                 IC3MD     IC2MD   IC1MD   —       —      —      —       OC4MD   OC3MD   OC2MD    OC1MD  0000

                                       PMD3     0764   —       —       —       —        —                     CMPMD     —       —       —       —      —      —       —       —       —        —      0000

                                       PMD4     0766   —       —       —       —        —                     —         —       —       —       —             —       REFOMD  CTMUMD  —        —      0000

                                       PMD6     076A   —       —       —       —        —                     PWM3MD    PWM2MD  PWM1MD  —       —      —      —       —       —       —        —      0000

                                       PMD7     076C   —       —       —       —        —                     —         —       —       —       —      —      DMA0MD  —       —       —        —      0000

                                                                                                                                                              DMA1MD

                                                                                                                                                              DMA2MD

                                                                                                                                                              DMA3MD

                                       PMD8     076E   —       —       —       SENT2MD  SENT1MD               —         —       DMTMD   —       —      —      —       —       —       —        —      0000

                                       Legend:  — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       Note 1:  This feature is available only on dsPIC33EVXXXGM10X devices.

                                                                                                                                                                                                              FAMILY

 2013-2016 Microchip Technology Inc.
 2013-2016 Microchip Technology Inc.  TABLE 4-23:          INTERRUPT CONTROLLER REGISTER MAP FOR dsPIC33EVXXXGM00X/10X FAMILY DEVICES

                                       SFR        Addr.  Bit 15  Bit 14   Bit 13    Bit 12   Bit 11                      Bit 10  Bit 9           Bit 8       Bit 7    Bit 6      Bit 5        Bit 4     Bit 3  Bit 2      Bit 1        Bit 0     All

                                       Name                                                                                                                                                                                                      Resets

                                       IFS0       0800   NVMIF   DMA1IF   AD1IF     U1TXIF   U1RXIF                      SPI1IF  SPI1EIF         T3IF        T2IF     OC2IF      IC2IF        DMA0IF    T1IF   OC1IF      IC1IF        INT0IF    0000

                                       IFS1       0802   U2TXIF  U2RXIF   INT2IF    T5IF     T4IF                        OC4IF   OC3IF           DMA2IF      —        —          —            INT1IF    CNIF   CMPIF      MI2C1IF      SI2C1IF   0000

                                       IFS2       0804   —       —        —         —        —                           —       —               —           —        IC4IF      IC3IF        DMA3IF    C1IF   C1RXIF(1)  SPI2IF       SPI2EIF   0000

                                       IFS3       0806   —       —        —         —        —                           —       PSEMIF          —           —        —          —            —         —      —          —            —         0000

                                       IFS4       0808   —       —        CTMUIF    —        —                           —       —               —           —        C1TXIF(1)  —            —         —      U2EIF      U1EIF        —         0000

                                       IFS5       080A   PWM2IF  PWM1IF   —         —        —                           —       —               —           —        —          —            —         —      —          —            —         0000

                                       IFS6       080C   —       —        —         —        —                           —       —               —           —        —          —            —         —      —          —            PWM3IF    0000

                                       IFS8       0810   —       ICDIF    —         —        —                           —       —               —           —        —          —            —         —      —          —            —         0000

                                       IFS10      0814   —       —        I2C1BCIF  —                                    —       —               —           —        —          —            —         —      —          —            —         0000

                                       IFS11      0816   —       —        —         —        —                  ECCSBEIF         SENT2IF         SENT2EIF    SENT1IF  SENT1EIF   —            —         —      —          —            —         0000

                                       IEC0       0820   NVMIE   DMA1IE   AD1IE     U1TXIE   U1RXIE                      SPI1IE  SPI1EIE         T3IE        T2IE     OC2IE      IC2IE        DMA0IE    T1IE   OC1IE      IC1IE        INT0IE    0000    dsPIC33EVXXXGM00X/10X FAMILY

                                       IEC1       0822   U2TXIE  U2RXIE   INT2IE    T5IE     T4IE                        OC4IE   OC3IE           DMA2IE      —        —          —            INT1IE    CNIE   CMPIE      MI2C1IE      SI2C1IE   0000

                                       IEC2       0824   —       —        —         —        —                           —       —               —           —        IC4IE      IC3IE        DMA3IE    C1IE   C1RXIE(1)  SPI2IE       SPI2EIE   0000

                                       IEC3       0826   —       —        —         —        —                           —       PSEMIE          —           —        —          —            —         —      —          —            —         0000

                                       IEC4       0828   —       —        CTMUIE    —        —                           —       —               —           —        C1TXIE(1)  —            —         —      U2EIE      U1EIE        —         0000

                                       IEC5       082A   PWM2IE  PWM1IE   —         —        —                           —       —               —           —        —          —            —         —      —          —            —         0000

                                       IEC6       082C   —       —        —         —        —                           —       —               —           —        —          —            —         —      —          —            PWM3IE    0000

                                       IEC8       0830   —       ICDIE    —         —        —                           —       —               —           —        —          —            —         —      —          —            —         0000

                                       IEC10      0834   —       —        I2C1BCIE  —        —                           —       —               —           —        —          —            —         —      —          —            —         0000

                                       IEC11      0836   —       —        —         —        —                  ECCSBEIE         SENT2IE         SENT2EIE    SENT1IE  SENT1EIE   —            —         —      —          —            —         0000

                                       IPC0       0840   —       T1IP2    T1IP1     T1IP0    —                  OC1IP2           OC1IP1          OC1IP0      —        IC1IP2     IC1IP1       IC1IP0    —      INT0IP2    INT0IP1      INT0IP0   4444

                                       IPC1       0842   —       T2IP2    T2IP1     T2IP0    —                  OC2IP2           OC2IP1          OC2IP0      —        IC2IP2     IC2IP1       IC2IP0    —      DMA0IP2    DMA0IP1      DMA0IP0   4444

                                       IPC2       0844   —       U1RXIP2  U1RXIP1   U1RXIP0  —                  SPI1IP2          SPI1IP1         SPI1IP0     —        SPI1EIP2   SPI1EIP1     SPI1EIP0  —      T3IP2      T3IP1        T3IP0     4444

                                       IPC3       0846   —       NVMIP2   NVMIP1    NVMIP0   —                  DMA1IP2          DMA1IP1         DMA1IP0     —        AD1IP2     AD1IP1       AD1IP0    —      U1TXIP2    U1TXIP1      U1TXIP0   4444

                                       IPC4       0848   —       CNIP2    CNIP1     CNIP0    —                  CMPIP2           CMPIP1          CMPIP0      —        MI2C1IP2   MI2C1IP1     MI2C1IP0  —      SI2C1IP2   SI2C1IP1     SI2C1IP0  4444

                                       IPC5       084A   —       —        —         —        —                           —       —               —           —        —          —            —         —                 INT1IP<2:0>            0004

                                       IPC6       084C   —       T4IP2    T4IP1     T4IP0    —                  OC4IP2           OC4IP1          OC4IP0      —        OC3IP2     OC3IP1       OC3IP0    —      DMA2IP2    DMA2IP1      DMA2IP0   4444

                                       IPC7       084E   —       U2TXIP2  U2TXIP1   U2TXIP0  —                  U2RXIP2          U2RXIP1         U2RXIP0     —        INT2IP2    INT2IP1      INT2IP0   —      T5IP2      T5IP1        T5IP0     4444

DS70005144E-page 55                    IPC8       0850   —       C1IP2    C1IP1     C1IP0    —                  C1RXIP2(1)       C1RXIP1(1)      C1RXIP0(1)  —        SPI2IP2    SPI2IP1      SPI2IP0   —      SPI2EIP2   SPI2EIP1     SPI2EIP0  4444

                                       IPC9       0852   —       —        —         —        —                           IC4IP2  IC4IP1          IC4IP0      —        IC3IP2     IC3IP1       IC3IP0    —      DMA3IP2    DMA3IP1      DMA3IP0   0444

                                       IPC14      085C   —       —        —         —        —                           —       —               —           —                   PSEMIP<2:0>            —      —          —            —         0040

                                       IPC16      0860   —       —        —         —        —                  U2EIP2           U2EIP1          U2EIP0      —        U1EIP2     U1EIP1       U1EIP0    —      —          —            —         0440

                                       IPC17      0862   —       —        —         —        —                                   C1TXIP<2:0>(1)              —        —          —            —         —      —          —            —         0400

                                       Legend:    — = unimplemented, read as ‘0’ Reset values are shown in hexadecimal.

                                       Note   1:  This feature is available only on dsPIC33EVXXXGM10X devices.
DS70005144E-page 56                    TABLE 4-23:            INTERRUPT CONTROLLER REGISTER                                      MAP FOR dsPIC33EVXXXGM00X/10X FAMILY DEVICES                                 (CONTINUED)                                dsPIC33EVXXXGM00X/10X

                                       SFR        Addr.  Bit 15  Bit 14    Bit 13    Bit 12    Bit 11                    Bit 10  Bit 9       Bit 8      Bit 7     Bit 6     Bit 5          Bit 4     Bit 3    Bit 2      Bit 1        Bit 0      All

                                       Name                                                                                                                                                                                                      Resets

                                       IPC19      0866   —       —         —         —         —                         —       —           —          —                   CTMUIP<2:0>              —        —          —            —          0040

                                       IPC23      086E   —       PWM2IP2   PWM2IP1   PWM2IP0   —                PWM1IP2          PWM1IP1     PWM1IP0    —         —         —              —         —        —          —            —          4400

                                       IPC24      0870   —       —         —         —         —                         —       —           —          —         —         —              —         —                   PWM3IP<2:0>             0004

                                       IPC35      0886   —       —         —         —         —                                 ICDIP<2:0>             —         —         —              —         —        —          —            —          0400

                                       IPC43      0896   —       —         —         —         —                         —       —           —          —                   I2C1BCIP<2:0>            —        —          —            —          0040

                                       IPC45      089A   —       SENT1IP2  SENT1IP1  SENT1IP0  —                SENT1EIP2        SENT1EIP1   SENT1EIP0  —         —         —              —         —        —          —            —          4400

                                       IPC46      089C   —       —         —         —         —                ECCSBEIP2        ECCSBEIP1   ECCSBEIP0  —         SENT2IP2  SENT2IP1       SENT2IP0  —        SENT2EIP2  SENT2EIP1    SENT2EIP0  0444

                                       INTCON1    08C0   NSTDIS  OVAERR    OVBERR    COVAERR   COVBERR                   OVATE   OVBTE       COVTE      SFTACERR  DIV0ERR   DMACERR        MATHERR   ADDRERR  STKERR     OSCFAIL      —          0000

                                       INTCON2    08C2   GIE     DISI      SWTRAP    —         —                         —       —           AIVTEN     —         —         —              —         —        INT2EP     INT1EP       INT0EP     0000

                                       INTCON3    08C4   DMT     —         —         —         —                         —       —           —          —         —         DAE            DOOVR     —        —          —            —          0000

                                       INTCON4    08C6   —       —         —         —         —                         —       —           —          —         —         —              —         —        —          ECCDBE       SGHT       0000

                                       INTTREG    08C8   —       —         —         —         —                         ILR3    ILR2        ILR1       VECNUM7   VECNUM6   VECNUM5        VECNUM4   VECNUM3  VECNUM2    VECNUM1      VECNUM0    0000

                                       Legend:    — = unimplemented, read as ‘0’ Reset values are shown in hexadecimal.

                                       Note   1:  This feature is available only on dsPIC33EVXXXGM10X devices.

                                                                                                                                                                                                                                                         FAMILY

 2013-2016 Microchip Technology Inc.
 2013-2016 Microchip Technology Inc.  TABLE 4-24:     OUTPUT COMPARE REGISTER MAP

                                       SFR      Addr.  Bit 15  Bit 14  Bit 13    Bit 12         Bit 11        Bit 10        Bit 9  Bit 8  Bit 7        Bit 6     Bit 5   Bit 4     Bit 3     Bit 2     Bit 1     Bit 0     All

                                       Name                                                                                                                                                                                Resets

                                       OC1CON1  0900   —       —       OCSIDL    OCTSEL2        OCTSEL1       OCTSEL0       —      —      ENFLTA       —            —    OCFLTA    TRIGMODE  OCM2      OCM1      OCM0      0000

                                       OC1CON2  0902   FLTMD   FLTOUT  FLTTRIEN  OCINV          —             —             —      OC32   OCTRIG       TRIGSTAT  OCTRIS  SYNCSEL4  SYNCSEL3  SYNCSEL2  SYNCSEL1  SYNCSEL0  000C

                                       OC1RS    0904                                                                           Output Compare 1 Secondary Register                                                         xxxx

                                       OC1R     0906                                                                               Output Compare 1 Register                                                               xxxx

                                       OC1TMR   0908                                                                        Output Compare 1 Timer Value Register                                                          xxxx

                                       OC2CON1  090A   —       —       OCSIDL    OCTSEL2        OCTSEL1       OCTSEL0       —      —      ENFLTA       —            —    OCFLTA    TRIGMODE  OCM2      OCM1      OCM0      0000

                                       OC2CON2  090C   FLTMD   FLTOUT  FLTTRIEN  OCINV          —             —             —      OC32   OCTRIG       TRIGSTAT  OCTRIS  SYNCSEL4  SYNCSEL3  SYNCSEL2  SYNCSEL1  SYNCSEL0  000C

                                       OC2RS    090E                                                                           Output Compare 2 Secondary Register                                                         xxxx

                                       OC2R     0910                                                                               Output Compare 2 Register                                                               xxxx

                                       OC2TMR   0912                                                                        Output Compare 2 Timer Value Register                                                          xxxx

                                       OC3CON1  0914   —       —       OCSIDL    OCTSEL2        OCTSEL1       OCTSEL0       —      —      ENFLTA       —            —    OCFLTA    TRIGMODE  OCM2      OCM1      OCM0      0000    dsPIC33EVXXXGM00X/10X FAMILY

                                       OC3CON2  0916   FLTMD   FLTOUT  FLTTRIEN  OCINV          —             —             —      OC32   OCTRIG       TRIGSTAT  OCTRIS  SYNCSEL4  SYNCSEL3  SYNCSEL2  SYNCSEL1  SYNCSEL0  000C

                                       OC3RS    0918                                                                           Output Compare 3 Secondary Register                                                         xxxx

                                       OC3R     091A                                                                               Output Compare 3 Register                                                               xxxx

                                       OC3TMR   091C                                                                        Output Compare 3 Timer Value Register                                                          xxxx

                                       OC4CON1  091E   —       —       OCSIDL    OCTSEL2        OCTSEL1       OCTSEL0       —      —      ENFLTA       —            —    OCFLTA    TRIGMODE  OCM2      OCM1      OCM0      0000

                                       OC4CON2  0920   FLTMD   FLTOUT  FLTTRIEN  OCINV          —             —             —      OC32   OCTRIG       TRIGSTAT  OCTRIS  SYNCSEL4  SYNCSEL3  SYNCSEL2  SYNCSEL1  SYNCSEL0  000C

                                       OC4RS    0922                                                                           Output Compare 4 Secondary Register                                                         xxxx

                                       OC4R     0924                                                                               Output Compare 4 Register                                                               xxxx

                                       OC4TMR   0926                                                                        Output Compare 4 Timer Value Register                                                          xxxx

                                       Legend:  x = unknown value on Reset; — = unimplemented,  read as ‘0’.  Reset values  are shown in hexadecimal.

DS70005144E-page 57
DS70005144E-page 58                    TABLE 4-25:       OP AMP/COMPARATOR REGISTER MAP                                                                                                                                             dsPIC33EVXXXGM00X/10X

                                       SFR        Addr.  Bit 15  Bit 14    Bit 13  Bit 12  Bit 11        Bit 10         Bit 9     Bit 8     Bit 7     Bit 6     Bit 5     Bit 4     Bit 3     Bit 2     Bit 1     Bit 0     All

                                       Name                                                                                                                                                                                 Resets

                                       CMSTAT     0A80   PSIDL   —         —       C5EVT   C4EVT         C3EVT          C2EVT     C1EVT     —         —         —         C5OUT     C4OUT     C3OUT     C2OUT     C1OUT     0000

                                       CVR1CON    0A82   CVREN   CVROE     —       —       CVRSS         VREFSEL        —         —         —         CVR6      CVR5      CVR4      CVR3      CVR2      CVR1      CVR0      0000

                                       CM1CON     0A84   CON     COE       CPOL    —       —             OPAEN          CEVT      COUT      EVPOL1    EVPOL0    —         CREF      —         —         CCH1      CCH0      0000

                                       CM1MSKSRC  0A86   —       —         —       —       SELSRCC3      SELSRCC2       SELSRCC1  SELSRCC0  SELSRCB3  SELSRCB2  SELSRCB1  SELSRCB0  SELSRCA3  SELSRCA2  SELSRCA1  SELSRCA0  0000

                                       CM1MSKCON  0A88   HLMS    —         OCEN    OCNEN   OBEN          OBNEN          OAEN      OANEN     NAGS      PAGS      ACEN      ACNEN     ABEN      ABNEN     AAEN      AANEN     0000

                                       CM1FLTR    0A8A   —       —         —       —       —             —              —         —         —         CFSEL2    CFSEL1    CFSEL0    CFLTREN   CFDIV2    CFDIV1    CFDIV0    0000

                                       CM2CON     0A8C   CON     COE       CPOL    —       —             OPAEN          CEVT      COUT      EVPOL1    EVPOL0    —         CREF      —         —         CCH1      CCH0      0000

                                       CM2MSKSRC  0A8E   —       —         —       —       SELSRCC3      SELSRCC2       SELSRCC1  SELSRCC0  SELSRCB3  SELSRCB2  SELSRCB1  SELSRCB0  SELSRCA3  SELSRCA2  SELSRCA1  SELSRCA0  0000

                                       CM2MSKCON  0A90   HLMS    —         OCEN    OCNEN   OBEN          OBNEN          OAEN      OANEN     NAGS      PAGS      ACEN      ACNEN     ABEN      ABNEN     AAEN      AANEN     0000

                                       CM2FLTR    0A92   —       —         —       —       —             —              —         —         —         CFSEL2    CFSEL1    CFSEL0    CFLTREN   CFDIV2    CFDIV1    CFDIV0    0000

                                       CM3CON     0A94   CON     COE       CPOL    —       —             OPAEN          CEVT      COUT      EVPOL1    EVPOL0    —         CREF      —         —         CCH1      CCH0      0000

                                       CM3MSKSRC  0A96   —       —         —       —       SELSRCC3      SELSRCC2       SELSRCC1  SELSRCC0  SELSRCB3  SELSRCB2  SELSRCB1  SELSRCB0  SELSRCA3  SELSRCA2  SELSRCA1  SELSRCA0  0000

                                       CM3MSKCON  0A98   HLMS    —         OCEN    OCNEN   OBEN          OBNEN          OAEN      OANEN     NAGS      PAGS      ACEN      ACNEN     ABEN      ABNEN     AAEN      AANEN     0000

                                       CM3FLTR    0A9A   —       —         —       —       —             —              —         —         —         CFSEL2    CFSEL1    CFSEL0    CFLTREN   CFDIV2    CFDIV1    CFDIV0    0000

                                       CM4CON     0A9C   CON     COE       CPOL    —       —             —              CEVT      COUT      EVPOL1    EVPOL0    —         CREF      —         —         CCH1      CCH0      0000

                                       CM4MSKSRC  0A9E   —       —         —       —       SELSRCC3      SELSRCC2       SELSRCC1  SELSRCC0  SELSRCB3  SELSRCB2  SELSRCB1  SELSRCB0  SELSRCA3  SELSRCA2  SELSRCA1  SELSRCA0  0000

                                       CM4MSKCON  0AA0   HLMS    —         OCEN    OCNEN   OBEN          OBNEN          OAEN      OANEN     NAGS      PAGS      ACEN      ACNEN     ABEN      ABNEN     AAEN      AANEN     0000    FAMILY

                                       CM4FLTR    0AA2   —       —         —       —       —             —              —         —         —         CFSEL2    CFSEL1    CFSEL0    CFLTREN   CFDIV2    CFDIV1    CFDIV0    0000

                                       CM5CON     0AA4   CON     COE       CPOL    —       —             OPAEN          CEVT      COUT      EVPOL1    EVPOL0    —         CREF      —         —         CCH1      CCH0      0000

                                       CM5MSKSRC  0AA6   —       —         —       —       SELSRCC3      SELSRCC2       SELSRCC1  SELSRCC0  SELSRCB3  SELSRCB2  SELSRCB1  SELSRCB0  SELSRCA3  SELSRCA2  SELSRCA1  SELSRCA0  0000

                                       CM5MSKCON  0AA8   HLMS    —         OCEN    OCNEN   OBEN          OBNEN          OAEN      OANEN     NAGS      PAGS      ACEN      ACNEN     ABEN      ABNEN     AAEN      AANEN     0000

                                       CM5FLTR    0AAA   —       —         —       —       —             —              —         —         —         CFSEL2    CFSEL1    CFSEL0    CFLTREN   CFDIV2    CFDIV1    CFDIV0    0000

                                       CVR2CON    0AB4   CVREN   CVROE(1)  —       —       CVRSS         VREFSEL        —         —         —         CVR6      CVR5      CVR4      CVR3      CVR2      CVR1      CVR0      0000

                                       Legend:  — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

 2013-2016 Microchip Technology Inc.  Note 1:  CVROE (CVR2CON<14>) is not available on 28-pin devices.
 2013-2016 Microchip Technology Inc.  TABLE 4-26:      DMAC REGISTER MAP

                                       SFR       Addr.  Bit 15  Bit 14  Bit 13  Bit 12  Bit 11  Bit 10                   Bit 9  Bit 8  Bit 7    Bit 6      Bit 5    Bit 4    Bit 3    Bit 2    Bit 1    Bit 0    All

                                       Name                                                                                                                                                                      Resets

                                       DMA0CON   0B00   CHEN    SIZE    DIR     HALF    NULLW   —                        —      —      —          —        AMODE1   AMODE0   —        —        MODE1    MODE0    0000

                                       DMA0REQ   0B02   FORCE   —       —       —       —       —                        —      —      IRQSEL7  IRQSEL6    IRQSEL5  IRQSEL4  IRQSEL3  IRQSEL2  IRQSEL1  IRQSEL0  00FF

                                       DMA0STAL  0B04                                                                                  STA<15:0>                                                                 0000

                                       DMA0STAH  0B06   —       —       —       —       —       —                        —      —                                   STA<23:16>                                   0000

                                       DMA0STBL  0B08                                                                                  STB<15:0>                                                                 0000

                                       DMA0STBH  0B0A   —       —       —       —       —       —                        —      —                                   STB<23:16>                                   0000

                                       DMA0PAD   0B0C                                                                                  PAD<15:0>                                                                 0000

                                       DMA0CNT   0B0E   —       —                                                                               CNT<13:0>                                                        0000

                                       DMA1CON   0B10   CHEN    SIZE    DIR     HALF    NULLW   —                        —      —      —          —        AMODE1   AMODE0   —        —        MODE1    MODE0    0000

                                       DMA1REQ   0B12   FORCE   —       —       —       —       —                        —      —      IRQSEL7  IRQSEL6    IRQSEL5  IRQSEL4  IRQSEL3  IRQSEL2  IRQSEL1  IRQSEL0  00FF

                                       DMA1STAL  0B14                                                                                  STA<15:0>                                                                 0000

                                       DMA1STAH  0B16   —       —       —       —       —       —                        —      —                                   STA<23:16>                                   0000    dsPIC33EVXXXGM00X/10X FAMILY

                                       DMA1STBL  0B18                                                                                  STB<15:0>                                                                 0000

                                       DMA1STBH  0B1A   —       —       —       —       —       —                        —      —                                   STB<23:16>                                   0000

                                       DMA1PAD   0B1C                                                                                  PAD<15:0>                                                                 0000

                                       DMA1CNT   0B1E   —       —                                                                               CNT<13:0>                                                        0000

                                       DMA2CON   0B20   CHEN    SIZE    DIR     HALF    NULLW   —                        —      —      —          —        AMODE1   AMODE0   —        —        MODE1    MODE0    0000

                                       DMA2REQ   0B22   FORCE   —       —       —       —       —                        —      —      IRQSEL7  IRQSEL6    IRQSEL5  IRQSEL4  IRQSEL3  IRQSEL2  IRQSEL1  IRQSEL0  00FF

                                       DMA2STAL  0B24                                                                                  STA<15:0>                                                                 0000

                                       DMA2STAH  0B26   —       —       —       —       —       —                        —      —                                   STA<23:16>                                   0000

                                       DMA2STBL  0B28                                                                                  STB<15:0>                                                                 0000

                                       DMA2STBH  0B2A   —       —       —       —       —       —                        —      —                                   STB<23:16>                                   0000

                                       DMA2PAD   0B2C                                                                                  PAD<15:0>                                                                 0000

                                       DMA2CNT   0B2E   —       —                                                                               CNT<13:0>                                                        0000

                                       DMA3CON   0B30   CHEN    SIZE    DIR     HALF    NULLW   —                        —      —      —          —        AMODE1   AMODE0   —        —        MODE1    MODE0    0000

                                       DMA3REQ   0B32   FORCE   —       —       —       —       —                        —      —      IRQSEL7  IRQSEL6    IRQSEL5  IRQSEL4  IRQSEL3  IRQSEL2  IRQSEL1  IRQSEL0  00FF

                                       DMA3STAL  0B34                                                                                  STA<15:0>                                                                 0000

                                       DMA3STAH  0B36   —       —       —       —       —       —                        —      —                                   STA<23:16>                                   0000

                                       DMA3STBL  0B38                                                                                  STB<15:0>                                                                 0000

DS70005144E-page 59                    DMA3STBH  0B3A   —       —       —       —       —       —                        —      —                                   STB<23:16>                                   0000

                                       DMA3PAD   0B3C                                                                                  PAD<15:0>                                                                 0000

                                       DMA3CNT   0B3E   —       —                                                                               CNT<13:0>                                                        0000

                                       DMAPWC    0BF0   —       —       —       —       —       —                        —      —      —          —        —        —                 PWCOL<3:0>                 0000

                                       DMARQC    0BF2   —       —       —       —       —       —                        —      —      —          —        —        —                 RQCOL<3:0>                 0000

                                       DMAPPS    0BF4   —       —       —       —       —       —                        —      —      —          —        —        —                    PPST<3:0>               0000

                                       Legend:   — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
DS70005144E-page 60                    TABLE 4-26:      DMAC REGISTER MAP (CONTINUED)                                                                                                                                                                                  dsPIC33EVXXXGM00X/10X

                                            SFR  Addr.     Bit 15  Bit 14   Bit 13   Bit 12      Bit 11       Bit 10             Bit 9     Bit 8  Bit 7          Bit 6         Bit 5         Bit 4         Bit 3         Bit 2         Bit 1         Bit 0     All

                                       Name                                                                                                                                                                                                                    Resets

                                       DMALCA    0BF6           —       —   —           —             —                  —       —         —         —              —            —           —                           LSTCH<3:0>                            000F

                                       DSADRL    0BF8                                                                                                DSADR<15:0>                                                                                               0000

                                       DSADRH    0BFA           —       —   —           —             —                  —       —         —                                                 DSADR<23:16>                                                      0000

                                       Legend:   — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       TABLE 4-27:      PWM REGISTER MAP

                                       SFR       Addr.  Bit 15     Bit 14   Bit 13   Bit 12   Bit 11  Bit 10             Bit 9          Bit 8     Bit 7         Bit 6          Bit 5         Bit 4         Bit 3         Bit 2         Bit 1         Bit 0     All

                                       Name                                                                                                                                                                                                                    Resets

                                       PTCON     0C00   PTEN       —        PTSIDL   SESTAT   SEIEN   EIPU    SYNCPOL            SYNCOEN          SYNCEN     SYNCSRC2   SYNCSRC1      SYNCSRC0             SEVTPS3       SEVTPS2       SEVTPS1       SEVTPS0   0000

                                       PTCON2    0C02   —          —        —        —        —          —               —              —         —                 —            —           —             —                           PCLKDIV<2:0>            0000

                                       PTPER     0C04                                                                                             PTPER<15:0>                                                                                                  FFF8

                                       SEVTCMP   0C06                                                                                             SEVTCMP<15:0>                                                                                                0000

                                       MDC       0C0A                                                                                                MDC<15:0>                                                                                                 0000

                                       CHOP      0C1A   CHPCLKEN   —        —        —        —          —    CHOPCLK9           CHOPCLK8         CHOPCLK7   CHOPCLK6   CHOPCLK5      CHOPCLK4             CHOPCLK3      CHOPCLK2      CHOPCLK1      CHOPCLK0  0000

                                       PWMKEY    0C1E                                                                                             PWMKEY<15:0>                                                                                                 0000

                                       Legend:   — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.                                                                                                                                                FAMILY

                                       TABLE 4-28:      PWM GENERATOR 1 REGISTER MAP

                                       SFR       Addr.  Bit 15     Bit 14   Bit 13   Bit 12   Bit 11                     Bit 10     Bit 9         Bit 8      Bit 7      Bit 6         Bit 5         Bit 4         Bit 3         Bit 2  Bit 1         Bit 0     All

                                       Name                                                                                                                                                                                                                    Resets

                                       PWMCON1   0C20   FLTSTAT    CLSTAT   TRGSTAT  FLTIEN   CLIEN           TRGIEN                ITB           MDCS       DTC1       DTC0          DTCP          —             —             CAM    XPRES         IUE       0000

                                       IOCON1    0C22   PENH       PENL     POLH     POLL     PMOD1           PMOD0              OVRENH           OVRENL     OVRDAT1    OVRDAT0     FLTDAT1     FLTDAT0    CLDAT1        CLDAT0        SWAP          OSYNC     0000

                                       FCLCON1   0C24   —          CLSRC4   CLSRC3   CLSRC2   CLSRC1          CLSRC0             CLPOL            CLMOD      FLTSRC4    FLTSRC3     FLTSRC2     FLTSRC1    FLTSRC0       FLTPOL        FLTMOD1       FLTMOD0   0000

 2013-2016 Microchip Technology Inc.  PDC1      0C26                                                                                                PDC1<15:0>                                                                                                0000

                                       PHASE1    0C28                                                                                             PHASE1<15:0>                                                                                                 0000

                                       DTR1      0C2A   —          —                                                                                         DTR1<13:0>                                                                                        0000

                                       ALTDTR1   0C2C   —          —                                                                                         ALTDTR1<13:0>                                                                                     0000

                                       TRIG1     0C32                                                                                             TRGCMP<15:0>                                                                                                 0000

                                       TRGCON1   0C34   TRGDIV3    TRGDIV2  TRGDIV1  TRGDIV0     —                       —              —         —          —          —        TRGSTRT5    TRGSTRT4      TRGSTRT3      TRGSTRT2      TRGSTRT1      TRGSTRT0  0000

                                       PWMCAP1   0C38                                                                                             PWMCAP1<15:0>                                                                                                0000

                                       LEBCON1   0C3A   PHR        PHF      PLR      PLF      FLTLEBEN        CLLEBEN                   —         —          —          —             BCH           BCL           BPHH   BPHL          BPLH          BPLL      0000

                                       LEBDLY1   0C3C   —          —        —        —                                                                                  LEB<11:0>                                                                              0000

                                       AUXCON1   0C3E   —          —        —        —        BLANKSEL3       BLANKSEL2          BLANKSEL1        BLANKSEL0  —          —        CHOPSEL3    CHOPSEL2      CHOPSEL1      CHOPSEL0      CHOPHEN       CHOPLEN   0000

                                       Legend:   — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
 2013-2016 Microchip Technology Inc.  TABLE 4-29:     PWM GENERATOR 2 REGISTER MAP

                                       SFR      Addr.  Bit 15   Bit 14   Bit 13   Bit 12   Bit 11                       Bit 10  Bit 9      Bit 8      Bit 7    Bit 6    Bit 5     Bit 4     Bit 3     Bit 2     Bit 1     Bit 0     All

                                       Name                                                                                                                                                                                         Resets

                                       PWMCON2  0C40   FLTSTAT  CLSTAT   TRGSTAT  FLTIEN   CLIEN      TRGIEN                    ITB        MDCS       DTC1     DTC0     DTCP      —         —         CAM       XPRES     IUE       0000

                                       IOCON2   0C42   PENH     PENL     POLH     POLL     PMOD1      PMOD0                     OVRENH     OVRENL     OVRDAT1  OVRDAT0  FLTDAT1   FLTDAT0   CLDAT1    CLDAT0    SWAP      OSYNC     0000

                                       FCLCON2  0C44   —        CLSRC4   CLSRC3   CLSRC2   CLSRC1     CLSRC0                    CLPOL      CLMOD      FLTSRC4  FLTSRC3  FLTSRC2   FLTSRC1   FLTSRC0   FLTPOL    FLTMOD1   FLTMOD0   0000

                                       PDC2     0C46                                                                                          PDC2<15:0>                                                                            0000

                                       PHASE2   0C48                                                                                       PHASE2<15:0>                                                                             0000

                                       DTR2     0C4A   —        —                                                                                     DTR2<13:0>                                                                    0000

                                       ALTDTR2  0C4C   —        —                                                                                     ALTDTR2<13:0>                                                                 0000

                                       TRIG2    0C52                                                                                       TRGCMP<15:0>                                                                             0000

                                       TRGCON2  0C54   TRGDIV3  TRGDIV2  TRGDIV1  TRGDIV0  —                            —       —          —          —        —        TRGSTRT5  TRGSTRT4  TRGSTRT3  TRGSTRT2  TRGSTRT1  TRGSTRT0  0000

                                       PWMCAP2  0C58                                                                                       PWMCAP2<15:0>                                                                            0000

                                       LEBCON2  0C5A   PHR      PHF      PLR      PLF      FLTLEBEN   CLLEBEN                   —          —          —        —        BCH       BCL       BPHH      BPHL      BPLH      BPLL      0000    dsPIC33EVXXXGM00X/10X FAMILY

                                       LEBDLY2  0C5C   —        —        —        —                                                                               LEB<11:0>                                                         0000

                                       AUXCON2  0C5E   —        —        —        —        BLANKSEL3  BLANKSEL2                 BLANKSEL1  BLANKSEL0  —        —        CHOPSEL3  CHOPSEL2  CHOPSEL1  CHOPSEL0  CHOPHEN   CHOPLEN   0000

                                       Legend:  — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       TABLE 4-30:     PWM GENERATOR 3 REGISTER MAP

                                       SFR      Addr.  Bit 15   Bit 14   Bit 13   Bit 12   Bit 11                       Bit 10  Bit 9      Bit 8      Bit 7    Bit 6    Bit 5     Bit 4     Bit 3     Bit 2     Bit 1     Bit 0     All

                                       Name                                                                                                                                                                                         Resets

                                       PWMCON3  0C60   FLTSTAT  CLSTAT   TRGSTAT  FLTIEN   CLIEN      TRGIEN                    ITB        MDCS       DTC1     DTC0     DTCP      —         —         CAM       XPRES     IUE       0000

                                       IOCON3   0C62   PENH     PENL     POLH     POLL     PMOD1      PMOD0                     OVRENH     OVRENL     OVRDAT1  OVRDAT0  FLTDAT1   FLTDAT0   CLDAT1    CLDAT0    SWAP      OSYNC     0000

                                       FCLCON3  0C64   —        CLSRC4   CLSRC3   CLSRC2   CLSRC1     CLSRC0                    CLPOL      CLMOD      FLTSRC4  FLTSRC3  FLTSRC2   FLTSRC1   FLTSRC0   FLTPOL    FLTMOD1   FLTMOD0   0000

                                       PDC3     0C66                                                                                          PDC3<15:0>                                                                            0000

                                       PHASE3   0C68                                                                                       PHASE3<15:0>                                                                             0000

                                       DTR3     0C6A   —        —                                                                                     DTR3<13:0>                                                                    0000

                                       ALTDTR3  0C6C   —        —                                                                                     ALTDTR3<13:0>                                                                 0000

                                       TRIG3    0C72                                                                                       TRGCMP<15:0>                                                                             0000

                                       TRGCON3  0C74   TRGDIV3  TRGDIV2  TRGDIV1  TRGDIV0  —                            —       —          —          —        —        TRGSTRT5  TRGSTRT4  TRGSTRT3  TRGSTRT2  TRGSTRT1  TRGSTRT0  0000

DS70005144E-page 61                    PWMCAP3  0C78                                                                                       PWMCAP3<15:0>                                                                            0000

                                       LEBCON3  0C7A   PHR      PHF      PLR      PLF      FLTLEBEN   CLLEBEN                   —          —          —        —        BCH       BCL       BPHH      BPHL      BPLH      BPLL      0000

                                       LEBDLY3  0C7C   —        —        —        —                                                                               LEB<11:0>                                                         0000

                                       AUXCON3  0C7E   —        —        —        —        BLANKSEL3  BLANKSEL2                 BLANKSEL1  BLANKSEL0  —        —        CHOPSEL3  CHOPSEL2  CHOPSEL1  CHOPSEL0  CHOPHEN   CHOPLEN   0000

                                       Legend:  — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
DS70005144E-page 62                    TABLE    4-31:  PORTA REGISTER MAP FOR dsPIC33EVXXXGMX06                                                  DEVICES                                                                           dsPIC33EVXXXGM00X/10X

                                       SFR      Addr.  Bit 15       Bit 14          Bit 13         Bit 12      Bit 11  Bit 10             Bit 9  Bit 8    Bit 7  Bit 6  Bit 5  Bit 4   Bit 3  Bit 2       Bit 1     Bit 0  All

                                       Name                                                                                                                                                                                Resets

                                       TRISA    0E00   —            —               —                                  TRISA<12:7>                               —      —      TRISA4  —      —           TRISA<1:0>       1F93

                                       PORTA    0E02   —            —               —                                           RA<12:7>                         —      —      RA4     —      —              RA<1:0>       0000

                                       LATA     0E04   —            —               —                                  LATA<12:7>                                —      —      LATA4   —      —           LATA<1:0>        0000

                                       ODCA     0E06   —            —               —                                  ODCA<12:7>                                —      —      ODCA4   —      —           ODCA<1:0>        0000

                                       CNENA    0E08   —            —               —                                  CNIEA<12:7>                               —      —      CNIEA4  —      —           CNIEA<1:0>       0000

                                       CNPUA    0E0A   —            —               —                                  CNPUA<12:7>                               —      —      CNPUA4  —      —           CNPUA<1:0>       0000

                                       CNPDA    0E0C   —            —               —                                  CNPDA<12:7>                               —      —      CNPDA4  —      —           CNPDA<1:0>       0000

                                       ANSELA   0E0E   —            —               —                          ANSA<12:9>                           —   ANSA7    —      —      ANSA4   —      —           ANSA<1:0>        1E93

                                       SR1A     0E10   —            —               —              —           —       —        SR1A9               —     —      —      —      SR1A4   —      —           —           —    0000

                                       SR0A     0E12   —            —               —              —           —       —        SR0A9               —     —      —      —      SR0A4   —      —           —           —    0000

                                       Legend:  — = unimplemented,  read  as  ‘0’.  Reset  values  are  shown  in hexadecimal.

                                       TABLE    4-32:  PORTA REGISTER MAP FOR dsPIC33EVXXXGMX04 DEVICES

                                       SFR      Addr.  Bit 15       Bit 14          Bit 13         Bit 12      Bit 11  Bit 10             Bit 9  Bit 8    Bit 7  Bit 6  Bit 5  Bit 4   Bit 3  Bit 2       Bit 1     Bit 0  All

                                       Name                                                                                                                                                                                Resets

                                       TRISA    0E00   —            —               —              —           —                          TRISA<10:7>            —      —                     TRISA<4:0>                   DF9F    FAMILY

                                       PORTA    0E02   —            —               —              —           —                          RA<10:7>               —      —                     RA<4:0>                      0000

                                       LATA     0E04   —            —               —              —           —                          LATA<10:7>             —      —                     LATA<4:0>                    0000

                                       ODCA     0E06   —            —               —              —           —                          ODCA<10:7>             —      —                     ODCA<4:0>                    0000

                                       CNENA    0E08   —            —               —              —           —                          CNIEA<10:7>            —      —                     CNIEA<4:0>                   0000

                                       CNPUA    0E0A   —            —               —              —           —                          CNPUA<10:7>            —      —                     CNPUA<4:0>                   0000

                                       CNPDA    0E0C   —            —               —              —           —                          CNPDA<10:7>            —      —                     CNPDA<4:0>                   0000

                                       ANSELA   0E0E   —            —               —              —           —       ANSA<10:9>                   —   ANSA7    —      —      ANSA4   —                 ANSA<2:0>         1813

 2013-2016 Microchip Technology Inc.  SR1A     0E10   —            —               —              —           —       —        SR1A9               —     —      —      —      SR1A4   —      —           —           —    0000

                                       SR0A     0E12   —            —               —              —           —       —        SR0A9               —     —      —      —      SR0A4   —      —           —           —    0000

                                       Legend:  — = unimplemented,  read  as  ‘0’.  Reset  values  are  shown  in hexadecimal.
 2013-2016 Microchip Technology Inc.  TABLE    4-33:  PORTA REGISTER MAP FOR dsPIC33EVXXXGMX02                                                    DEVICES

                                       SFR      Addr.  Bit 15          Bit 14        Bit 13         Bit 12      Bit 11      Bit 10      Bit 9      Bit 8         Bit 7   Bit 6  Bit 5  Bit 4  Bit 3   Bit 2       Bit 1     Bit 0  All

                                       Name                                                                                                                                                                                        Resets

                                       TRISA    0E00   —               —             —              —              —             —      —          —             —       —      —                     TRISA<4:0>                   DF9F

                                       PORTA    0E02   —               —             —              —              —             —      —          —             —       —      —                     RA<4:0>                      0000

                                       LATA     0E04   —               —             —              —              —             —      —          —             —       —      —                     LATA<4:0>                    0000

                                       ODCA     0E06   —               —             —              —              —             —      —          —             —       —      —                     ODCA<4:0>                    0000

                                       CNENA    0E08   —               —             —              —              —             —      —          —             —       —      —                     CNIEA<4:0>                   0000

                                       CNPUA    0E0A   —               —             —              —              —             —      —          —             —       —      —                     CNPUA<4:0>                   0000

                                       CNPDA    0E0C   —               —             —              —              —             —      —          —             —       —      —                     CNPDA<4:0>                   0000

                                       ANSELA   0E0E   —               —             —              —              —             —      —          —             —       —      —      ANSA4  —                  ANSA<2:0>         1813

                                       SR1A     0E10   —               —             —              —              —             —      —          —             —       —      —      SR1A4  —       —           —         —      0000

                                       SR0A     0E12   —               —             —              —              —             —      —          —             —       —      —      SR0A4  —       —           —         —      0000

                                       Legend:  — = unimplemented,  read as    ‘0’.  Reset  values  are shown  in  hexadecimal.                                                                                                            dsPIC33EVXXXGM00X/10X FAMILY

                                       TABLE    4-34:  PORTB           REGISTER MAP FOR                     dsPIC33EVXXXGMX06 DEVICES

                                       SFR      Addr.  Bit 15          Bit 14        Bit 13         Bit 12      Bit 11      Bit 10      Bit    9   Bit 8         Bit  7  Bit 6  Bit 5  Bit 4  Bit  3  Bit 2       Bit 1     Bit 0  All

                                       Name                                                                                                                                                                                        Resets

                                       TRISB    0E14                                                                                               TRISB<15:0>                                                                     FFFF

                                       PORTB    0E16                                                                                               RB<15:0>                                                                        xxxx

                                       LATB     0E18                                                                                               LATB<15:0>                                                                      xxxx

                                       ODCB     0E1A                                                                                               ODCB<15:0>                                                                      0000

                                       CNENB    0E1C                                                                                               CNIEB<15:0>                                                                     0000

                                       CNPUB    0E1E                                                                                               CNPUB<15:0>                                                                     0000

                                       CNPDB    0E20                                                                                               CNPDB<15:0>                                                                     0000

                                       ANSELB   0E22   —               —             —              —              —             —                 ANSB<9:7>             —      —      —              ANSB<3:0>                    038F

                                       SR1B     0E24   —               —             —              —              —             —                 SR1B<9:7>             —      —      SR1B4  —       —           —         —      0000

                                       SR0B     0E26   —               —             —              —              —             —                 SR0B<9:7>             —      —      SR0B4  —       —           —         —      0000

                                       Legend:  x = unknown value  on  Reset; — = unimplemented, read       as  ‘0’. Reset  values are  shown  in  hexadecimal.

DS70005144E-page 63
DS70005144E-page 64                    TABLE    4-35:  PORTB REGISTER MAP FOR dsPIC33EVXXXGMX04 DEVICES                                                                                                                          dsPIC33EVXXXGM00X/10X

                                       SFR      Addr.  Bit 15          Bit 14        Bit 13  Bit 12           Bit 11      Bit 10       Bit 9      Bit 8         Bit  7  Bit 6  Bit 5  Bit 4  Bit 3  Bit 2  Bit 1  Bit 0  All

                                       Name                                                                                                                                                                              Resets

                                       TRISB    0E14                                                                                              TRISB<15:0>                                                            DF9F

                                       PORTB    0E16                                                                                              RB<15:0>                                                               xxxx

                                       LATB     0E18                                                                                              LATB<15:0>                                                             xxxx

                                       ODCB     0E1A                                                                                              ODCB<15:0>                                                             0000

                                       CNENB    0E1C                                                                                              CNIEB<15:0>                                                            0000

                                       CNPUB    0E1E