电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

DS1216H

器件型号:DS1216H
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:DALLAS
厂商官网:http://www.dalsemi.com
下载文档

器件描述

0 TIMER(S), REAL TIME CLOCK, DMA32

0 定时器, 实时时钟, 直接存储器存取32

参数
DS1216H功能数量 1
DS1216H端子数量 32
DS1216H最大工作温度 70 Cel
DS1216H最小工作温度 0.0 Cel
DS1216H最大供电/工作电压 5.5 V
DS1216H最小供电/工作电压 4.5 V
DS1216H额定供电电压 5 V
DS1216H状态 TRANSFERRED
DS1216H包装形状 矩形的
DS1216H包装尺寸 MICROELECTRONIC ASSEMBLY
DS1216H端子形式 THROUGH-孔
DS1216H端子位置
DS1216H包装材料 UNSPECIFIED
DS1216H温度等级 COMMERCIAL
DS1216H信息存取方法 串行, 固定 PROTOCOL
DS1216H微处理器类型 实时时钟
DS1216H计时器数量 0.0

文档预览

DS1216H器件文档内容

                                                                                  DS1216

                                                  SmartWatch RAM DS1216B/C/D/H
                                                        SmartWatch ROM DS1216E/F

www.maxim-ic.com

FEATURES                                           Lithium energy source is electrically
                                                      disconnected to retain freshness until power is
Keeps track of hundredths of seconds,
    seconds, minutes, hours, days, date of the        applied for the first time
    month, months, and years                      Proven gas-tight socket contacts
                                                   Full 10% operating range
Converts standard 2k x 8 up to 512k x 8          Operating temperature range: 0C to +70C
    CMOS static RAMs into nonvolatile memory
                                                   Accuracy is better than 1 minute/month @
Embedded lithium energy cell maintains
    watch information and retains RAM data            +25C

Watch function is transparent to RAM
    operation

Month and year determine the number of days
    in each month; leap-year compensation valid
    up to 2100

ORDERING INFORMATION                              RST 1       28 VCC
                                                          2   27 WE
DS1216B, DS1216C, DS1216D, DS1216E,                       3   26 VCCB
DS1216F, DS1216H (See Figure 2 for letter suffix
                                                          4   25
marking identification.)                                  5   24
                                                          6   23
PIN DESCRIPTION                                           7   22 OE
                                                  [A2] 8      21
RST   - RESET                                             9   20 CE
      - Data Input/Output 0 [RAM]                 [A0] 10     19
DQ0   - Address Bit 2 (Read/Write [ROM])          DQ0 11      18
A2    - Address Bit 0 (Data Input [ROM])                  12  17
A0    - Ground                                            13  16
GND                                               GND 14      15

CE - Conditioned Chip Enable

OE - Output Enable

WE    - Write Enable                                  DS1216B/C/D/E
      - Switched VCC for 28-/32-Pin RAM           28-Pin Intelligent Socket
Vcc   - Switched VCC for 24-Pin RAM
VCCB  - Switched VCC for 28-Ppin RAM
VCCD

PART    RAM/ROM              RAM DENSITY         PCB MODIFICATION REQUIRED
                                                      FOR DENSITY UPGRADE?
DS1216B      RAM                   16k/64k                           No/Yes
DS1216C      RAM                  64k/256k                             No
DS1216D      RAM                   256k/1M                           No/Yes
DS1216E      ROM                  64k/256k                             No
DS1216F      ROM                64k/256k/1M                            No
DS1216H      RAM                    1M/4M                              No

                                        1 of 13                                                        111901
                                                      DS1216

                           TYPICAL OPERATING CIRCUIT

RST 1        32 VCC
          2  31
          3  30
          4  29 WE
          5  28
          6  27
          7  26
          8  25
          9  24 OE
             23
[A2] 10     22 CE
         11  21
             20
[A0] 12     19
DQ0 13      18
             17
         14
         15
GND 16

    DS1216D/E/F/H
32-Pin Intelligent Socket

DESCRIPTION

The DS1216 SmartWatch RAM and SmartWatch ROM Sockets are 600mil-wide DIP sockets with a
built-in CMOS watch function, an NV RAM controller circuit, and an embedded lithium energy source.
The sockets provide an NV RAM solution for memory sized from 2k x 8 to 512k x 8 with package sizes
from 26 pins to 32 pins. When a socket is mated with a CMOS SRAM, it provides a complete solution to
problems associated with memory volatility and uses a common energy source to maintain time and date.
The SmartWatch ROM sockets use the embedded lithium source to maintain the time and date only. A
key feature of the SmartWatch is that the watch function remains transparent to the RAM. The
SmartWatch monitors VCC for an out-of-tolerance condition. When such a condition occurs, an internal
lithium energy source is automatically switched on and write protection is unconditionally enabled to
prevent loss of watch and RAM data.

Using the SmartWatch saves PC board space since the combination of SmartWatch and the mated RAM
take up no more area than the memory alone. The SmartWatch uses the VCC, data I/O 0, CE , OE , and WE
for RAM and watch control. All other pins are passed straight through to the socket receptacle.

The SmartWatch provides timekeeping information including hundredths of seconds, seconds, minutes,
hours, days, date, months, and years. The date at the end of the month is automatically adjusted for
months with fewer than 31 days, including correction for leap years. The SmartWatch operates in either
24-hour or 12-hour format with an AM/PM indicator.

OPERATION

Communication with the SmartWatch RAM is established by pattern recognition on a serial bit stream of
64 bits that must be matched by executing 64 consecutive write cycles containing the proper data on
DQ0. On the SmartWatch ROM, communication with the clock is established using A2 and A0, and
either OE or CE. All accesses that occur prior to recognition of the 64-bit pattern are directed to memory.

                                                                        2 of 13
                                                                                                                                                DS1216

After the pattern match, the next 64 reads and/or writes are directed to the clock, and the RAM is
disabled. Once the pattern is established, the next 64 read/write cycles will be directed to the RTC
registers. When power is cycled, 64 reads should be executed prior to any writes to ensure that the RTC
registers are not written. A pattern match is ignored if the RST bit is zero and the RST pin goes low
during the match sequence. A pattern match is also terminated if a read occurs during the 64-bit match
sequence.

PATTERN MATCH--RAM

Data transfer to and from the timekeeping registers is accomplished with a serial bit stream under control
of chip enable ( CE ), output enable ( OE ), and write enable ( WE ). Initially, a read cycle to any memory
location using the CE and OE control of the SmartWatch starts the pattern recognition sequence by
moving a pointer to the first bit of the 64-bit comparison register. Next, 64 consecutive write cycles are
executed using the CE and WE control of the SmartWatch. These 64 write cycles are used only to gain
access to the SmartWatch. Therefore, any address to the memory in the socket is acceptable. However,
the write cycles generated to gain access to the SmartWatch are also writing data to a location in the
mated RAM. The preferred way to manage this requirement is to set aside just one address location in
RAM as a SmartWatch scratch pad. When the first write cycle is executed, it is compared to bit 0 of the
64-bit comparison register. If a match is found, the pointer increments to the next location of the
comparison register and awaits the next write cycle. If a match is not found, the pointer does not advance
and all subsequent write cycles are ignored. If a read cycle occurs at any time during pattern recognition,
the present sequence is aborted and the comparison register pointer is reset. Pattern recognition continues
for 64 write cycles as described above until all the bits in the comparison register have been matched (this
bit pattern is shown in Figure 1). With a correct match for 64 bits, the SmartWatch is enabled and data
transfer to or from the timekeeping registers can proceed. The next 64 cycles will cause the SmartWatch
to either receive or transmit data on DQ0, depending on the level of the OE pin or the WE pin. Cycles to
other locations outside the memory block can be interleaved with CE cycles without interrupting the
pattern recognition sequence or data transfer sequence to the SmartWatch.

PATTERN MATCH--ROM

Communication with the SmartWatch is established by pattern recognition of a serial bit stream of 64 bits
that must be matched by executing 64 consecutive write cycles, placing address bit A2 low with the
proper data on address bit A0. The 64 write cycles are used only to gain access to the SmartWatch. Prior
to executing the first of 64 write cycles, a read cycle should be executed by holding A2 high. The read
cycle will reset the comparison register pointer within the SmartWatch, ensuring the pattern recognition
starts with the first bit of the sequence. When the first write cycle is executed, it is compared to bit 0 of
the 64-bit comparison register. If a match is found, the pointer increments to the next location of the
comparison register and awaits the next write cycle. If a match is not found, the pointer does not advance
and all subsequent write cycles are ignored. If a read cycle occurs at any time during pattern recognition,
the present sequence is aborted and the comparison register pointer is reset. Pattern recognition continues
for a total of 64 write cycles as described above, until all the bits in the comparison register have been
matched (this bit pattern is shown in Figure 1). With a correct match for 64 bits, the SmartWatch is
enabled and data transfer to or from the timekeeping registers can proceed. The next 64 cycles will cause
the SmartWatch to either receive data on data in (A0) or transmit data on data out (DQ0), depending on
the level of /WRITE READ (A2).

                                                                        3 of 13
                                                    DS1216

SMARTWATCH COMPARISON REGISTER DEFINITION Figure 1

        7                        0  HEX
                                    VALUE
BYTE 0  11  0  0  0  1        0  1
                                      C5

BYTE 1  00  1  1  1  0        1  0  3A

BYTE 2  10  1  0  0  0        1  1  A3

BYTE 3  01  0  1  1  1        0  0  5C

BYTE 4  11  0  0  0  1        0  1  C5

BYTE 5  00  1  1  1  0        1  0  3A

BYTE 6  10  1  0  0  0        1  1  A3

BYTE 7  01  0  1  1  1        0  0  5C

Note: The pattern recognition in Hex is C5, 3A, 5C, C5, 3A, A3, 5C. The odds of this pattern
accidentally duplicating and causing inadvertent entry to the SmartWatch are less than 1 in 1019. This
pattern is sent to the SmartWatch LSB to MSB.

After power-up, the controller could be in the 64-bit clock register read/write sequence (from an
incomplete access prior to power-down). Therefore, it is recommended that a 64-bit read be performed
upon power-up to prevent accidental writes to the clock, and to prevent reading clock data when access to
the RAM would otherwise be expected.

NONVOLATILE CONTROLLER OPERATION

The DS1216 SmartWatch performs circuit functions required to make a CMOS RAM nonvolatile. First, a
switch is provided to direct power from the battery or VCC supply, depending on which voltage is greater.
This switch has a voltage drop of less than 0.2V. The second function that the SmartWatch provides is
power-fail detection, which occurs at VTP. The DS1216 constantly monitors the VCC supply. When VCC
goes out of tolerance, a comparator outputs a power-fail signal to the chip-enable logic. The third function
accomplishes write protection by holding the chip-enable signal to the memory within 0.2V of VCC or
battery. During nominal power-supply conditions, the memory chip-enable signal will track the chip-
enable signal sent to the socket with a maximum propagation delay of 7ns for the 5V and 12ns for the
3.3V version.

FRESHNESS SEAL

Each DS1216 is shipped from Dallas Semiconductor with its lithium energy source disconnected,
ensuring full energy capacity. When VCC is first applied at a level greater than the lithium energy source
is enabled for battery-backup operation.

                     4 of 13
                                                                                                                                                DS1216

SMARTWATCH REGISTER INFORMATION

The SmartWatch information is contained in eight registers of 8 bits, each of which is sequentially
accessed one bit at a time after the 64-bit pattern recognition sequence has been completed. When
updating the SmartWatch registers, each must be handled in groups of 8 bits. Writing and reading
individual bits within a register could produce erroneous results. These read/write registers are defined in
Figure 3.

Data contained in the SmartWatch registers is in binary-coded decimal format (BCD). Reading and
writing the registers is always accomplished by stepping through all eight registers, starting with bit 0 of
register 0 and ending with bit 7 of register 7.

AMPM/12/24 MODE

Bit 7 of the hours register is defined as the 12-hour or 24-hour mode-select bit. When high, the 12-hour
mode is selected. In the 12-hour mode, bit 5 is the AM/PM bit with logic high being PM. In the 24-hour
mode, bit 5 is the second 10-hour bit (2023 hours).

OSCILLATOR AND RESET BITS

Bits 4 and 5 of the day register are used to control the RESET and oscillator functions. Bit 4 controls the
RESET (pin 1). When the RESET bit is set to logic 1, the RESET input pin is ignored. When the RESET bit
is set to logic 0, a low input on the RESET pin will cause the SmartWatch to abort data transfer without
changing data in the watch registers. Bit 5 controls the oscillator. When set to logic 1, the oscillator is off.
When set to logic 0, the oscillator turns on and the watch becomes operational. These bits are shipped
from the factory set to logic 1.

ZERO BITS

Registers 1, 2, 3, 4, 5, and 6 contain one or more bits that will always read logic 0. When writing these
locations, either a logic 1 or 0 is acceptable.

ADDITIONAL INFORMATION

Refer to Application Note 52 for information about using regarding optional modifications and the
phantom clock contained within the SmartWatch.

                                                                        5 of 13
                                           DS1216

RESET AND MEMORY DENSITY OPTIONS Figure 2

The letter suffix of the SmartWatch is located on the PCB as shown above.

The RESET pin on the controller has an internal pullup resistor. To disable the RESET function, the trace
between pin 1 on the socket and pin 13 on the controller can be cut. In this case, the socket will ignore the
RESET input, preventing address transitions from resetting the pattern match, even if the RST bit is
enabled.
On the DS1216B and DS1216D, the two VCC pins are connected together on the PCB. The switched VCC
from the controller is connected to the two VCC pins that connect to the inserted RAM. No modifications
are required if the lower density RAM is used. To use the higher density RAM, the trace by the lower
density RAM VCC pin, identified by a hash mark labeled "U," must be cut. The two square-metal pads,
labeled "G," must be shorted together. This disconnects switched VCC from the pin going to the inserted
RAM, and connects it to the corresponding address input pin for the higher density RAM.

                                                                        6 of 13
                                                                                DS1216

SMARTWATCH REGISTER DEFINITION Figure 3

REGISTER 7                                                     0   RANGE (BCD)
                                    0.01 SEC                         00-99
0              0.1 SEC                                               00-59
                          10 SEC                               0     00-59
   7                      10 MIN    SECONDS
                                                                     01-12
1           0                                                  0    01-07
                                    MINUTES                         00-23
   7                                                                01-31
                                                                    01-12
2           0                                                       00-99

   7                                                           0
                                    HOUR
3           12/24 0 10 A/P HR
                                                               0
   7

4     0        0        OSC RST 0   DAY

   7                                                            0
                                     DATE
5     0        0        10 DATE
                                                                0
   7                                 MONTH

6     0        0        0 10 MONTH                              0
                                    YEAR
   7

7              10 YEAR

                                    7 of 13
                                                                                    DS1216

ABSOLUTE MAXIMUM RATINGS*                    -0.3V to +7.0V for 5V
                                             0C to +70C
Voltage Range on any Pin Relative to Ground  -40C to +70C
Operating Temperature Range                  See J-STD-020A Specification (Note 6)
Storage Temperature Range
Soldering Temperature Range

* This is a stress rating only and functional operation of the device at these or any other conditions
  beyond those indicated in the operation sections of this specification is not implied. Exposure to
  absolute maximum rating conditions for extended periods of time can affect reliability.

RECOMMENDED DC OPERATING CONDITIONS                                       (0C to +70C)

         PARAMETER         SYMBOL MIN TYP                     MAX UNITS NOTES

VCC Pin 5V Supply          VCC               4.5         5.0  5.5        V          1

Logic 1                    VIH               2.2              VCC + 0.3  V          8

Logic 0                    VIL               -0.3             +0.8       V          8

DC ELECTRICAL CHARACTERISTICS                            (0C to +70C; VCC = 5.0 10%)

         PARAMETER         SYMBOL MIN TYP MAX UNITS NOTES

VCC Supply                   ICCI                             5          mA 1, 2,3
                           VCCO1(U)
VCC Supply Voltage                           VCC - 0.2                   V          1, 6
(ICCO = 80mA)                 IIL               -1.0
                             VOH                2.4           +1.0       mA 2,8,13
Input Leakage
                                                                         V
Output Logic 1 Voltage
(IOUT = -1.0mA)            VOL                                0.4        V
Output Logic 1 Voltage
(IOUT = -1.0mA)            VTP               4.25             4.5        V

Write Protection Voltage

BACKUP POWER CHARACTERISTICS                                     (0C to +70C; VCC < VTP)

PARAMETER                  SYMBOL            MIN         TYP MAX UNITS NOTES

CE Output                   VOH(L)           VBAT - 0.2                  V          1
VCC Supply Voltage                           VBAT - 0.2
(ICCO = 10A)              VCCO2(U)                                      V 1, 6,14
RAM VCC (Battery) Voltage    VBAT                 2
Recovery at Power-Up         tREC                        3    3.6        V          1,15
VCC Slew Rate fall             tF                 0
                              tCE                             2          ms
CE Pulse Width
                                                                         ms

                                                              1.5        ms         5

                                             8 of 13
CAPACITANCE               SYMBOL   MIN      TYP  MAX                       DS1216
                              CIN                  5
          PARAMETER          COUT                  7     (TA = +25C)
Input Capacitance
Output Capacitance                                   UNITS NOTES

                                                         pF

                                                         pF

        PARAMETER         SYMBOL   MIN                                 (TA = +25C)
Expected Data Retention       tDR
                                            TYP MAX UNITS NOTES

                                                 10   Years  14

AC ELECTRICAL CHARACTERISTICS                 (0C to 70C; VCC = 4.5 to 5.5V)

PARAMETER                 SYMBOL MIN        TYPE MAX UNITS NOTES

Read Cycle Time           tRC      75                 ns

CE Access Time            tCO                    65   ns

OE Access Time            tOE                    65   ns

CE to Output Low-Z        tCOE     6                  ns

OE to Output Low-Z        tOEE     6                  ns

CE to Output High-Z       tOD                    30   ns

OE to Output High-Z       tODO                   30   ns

Address Setup Time (ROM)  tAS      20                        11

Address Hold Time (ROM)   tAH                    10          12

Read Recovery             tRR      15                 ns
Write Cycle Time
                          tWC      75                 ns

Write Pulse Width         tWP      75                 ns

Write Recovery            tWR      15                 ns     9

Data Setup Time           tDS      35                 ns     10

Data Hold Time            tDH      0                  ns     10

CE Pulse Width            tCW      65                 ns

RESET Pulse Width         tRST     75                 ns

CE Propagation Delay      tPD                    6    ns     7

CE High to Power-Fail     tPF                    0    ns

                                   9 of 13
                                                                                  DS1216

TIMING DIAGRAM: READ CYCLE TO SMARTWATCH

TIMING DIAGRAM: WRITE CYCLE TO SMARTWATCH
TIMING DIAGRAM: RESET FOR SMARTWATCH

                                                                        10 of 13
                            DS1216

TIMING DIAGRAM: POWER-DOWN

TIMING DIAGRAM: POWER-UP

Warning: Under no circumstances should negative undershoots of any amplitude be allowed when the
device is in battery-backup mode. Water washing for flux removal will discharge internal lithium source
because exposed voltage pins are present.

                                                                        11 of 13
                                                                                                                                                DS1216

NOTES:

1) Pin locations are designated "U" when a parameter definition refers to the socket receptacle and "L"
    when a parameter definition refers to the socket pin.

2) No memory inserted in the socket.
3) Pin 26L can be connected to VCC or left disconnected at the PC board.
4) SmartWatch sockets can be successfully processed through some conventional wave-soldering

    techniques as long as temperature exposure to the lithium energy source contained within does not
    exceed +85C. However, post-solder cleaning with water washing techniques is not permissible.
    Discharge to the lithium energy source can result, even if deionized water is utilized. It is equally
    imperative that ultrasonic vibration is not used in order to avert damage to the quartz crystal resonator
    employed by the oscillator circuit.
5) tCE max must be met to ensure data integrity on power loss.
6) VCCO1 is the maximum voltage drop from Vcc(L) to Vcc(U) while power is being supplied by
    Vcc(L). VCCO2 is the maximum voltage drop from VBAT to VCC(U) while the part is in battery backup.
7) Input pulse rise and fall times equal 10ns.
8) Applies to pins RST L, A2 L, A0 L, CE L, OE L, and WE L.
9) tWR is a functions of the latter occurring edge of WE or CE .
10) tDH and tDS are a function of the first occurring edge of WE or CE .
11) Tas is a function of the first occurring edge of OE or CE.
12) Tah is a function of the latter occurring edge of OE or CE
13) RST (Pin 1) has an internal pullup resistor.
14) Expected data retention is based on using an external SRAM with a data retention current of less than
    0.5A at +25C. Expected data retention time (time while on battery) for a given RAM battery
    current can be calculated using the following formula:

                               0.045 / (current in amps) = data retention time in hours
15) The DS1216 products are shipped with the battery-backup power off. First power-up switches backup

    battery on to clock and RAM VCC pin upon power down.

                                                                        12 of 13
                                                               DS1216

DS1216 28 SMARTWATCH

                                PKG 28-PIN  32-PIN

                                DIM MIN MAX MIN MAX

                                A IN. 1.390 1.420 1.580 1.620

                                MM 35.31 36.07 40.13 41.14

                                B IN. 0.690 0.720 0.690 0.720

                                MM 17.53 18.29 17.53 18.29

                                C IN. 0.420 0.470 0.400 0.470

                                MM 10.67 11.94 10.16 11.94

                                D IN. 0.035 0.065 0.035 0.065

                                MM 0.89 1.65 0.89 1.65

                                E IN. 0.055 0.075 0.055 0.075

                                MM 1.39 1.90 1.39 1.90

                                F IN. 0.120 0.160 0.120 0.160

                                MM 3.04 4.06 3.04 4.06

                                G IN. 0.090 0.110 0.090 0.110

                                MM 2.29 2.79 2.29 2.79

                                H IN. 0.590 0.630 0.590 0.630

                                MM 14.99 16.00 14.99 16.00

                                J IN. 0.008 0.012 0.008 0.012

                                MM 0.20 0.30 0.20 0.30

                                K IN. 0.015 0.021 0.015 0.021

                                MM 0.38 0.53 0.38 0.53

                                L IN. 0.380 0.420 0.380 0.420

                                MM 9.65 10.67 9.65 10.67

                      13 of 13
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

DS1216H器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved