电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

DM74LS73AW

器件型号:DM74LS73AW
厂商名称:National Semiconductor(TI )
厂商官网:http://www.ti.com
下载文档

DM74LS73AW器件文档内容

                                                                                                                                                  June 1989                        DM54LS73A DM74LS73A Dual Negative-Edge-Triggered
                                                                                                                                                                                Master-Slave J-K Flip-Flops with Clear and Complementary Outputs
DM54LS73A DM74LS73A Dual Negative-Edge-Triggered
Master-Slave J-K Flip-Flops with Clear
and Complementary Outputs

General Description                                              and K inputs is allowed to change while the clock is high or
                                                                 low without affecting the outputs as long as setup and hold
This device contains two independent negative-edge-trig-         times are not violated A low logic level on the clear input
gered J-K flip-flops with complementary outputs The J and        will reset the outputs regardless of the levels of the other
K data is processed by the flip-flops on the falling edge of     inputs
the clock pulse The clock triggering occurs at a voltage
level and is not directly related to the transition time of the
negative going edge of the clock pulse The data on the J

Connection Diagram

                                                       Dual-In-Line Package

                                                                                                                                   TL F 6372 1

Order Number DM54LS73AJ DM54LS73AW DM74LS73AM or DM74LS73AN
                See NS Package Number J14A M14A N14A or W14B

Function Table

                                                    Inputs                      Outputs

                    CLR                             CLK     J    K           Q           Q

                    L                               X       X    X           L           H

                    H                               v       L    L           Q0          Q0

                    H                               v       H    L           H           L

                    H                               v       L    H           L           H

                    H                               v       H    H               Toggle

                    H                               H       X    X           Q0          Q0

                H e High Logic Level

                L e Low Logic Level

                X e Either Low or High Logic Level

                v e Negative going edge of pulse

                Q0 e The output logic level before the indicated input conditions were es-
                tablished

                Toggle e Each output changes to the complement of its previous level on
                each falling edge of the clock pulse

C1995 National Semiconductor Corporation TL F 6372                                                                                                RRD-B30M105 Printed in U S A
Absolute Maximum Ratings (Note)

If Military Aerospace specified devices are required          Note The ``Absolute Maximum Ratings'' are those values
please contact the National Semiconductor Sales               beyond which the safety of the device cannot be guaran-
Office Distributors for availability and specifications       teed The device should not be operated at these limits The
                                                              parametric values defined in the ``Electrical Characteristics''
Supply Voltage                                      7V        table are not guaranteed at the absolute maximum ratings
                                                              The ``Recommended Operating Conditions'' table will define
Input Voltage                                       7V        the conditions for actual device operation

Operating Free Air Temperature Range

    DM54LS                                b55 C to a125 C

    DM74LS                                 0 C to a70 C

Storage Temperature Range                 b65 C to a150 C

Recommended Operating Conditions

Symbol                   Parameter                         DM54LS73A                                     DM74LS73A        Units

                                                    Min       Nom                            Max   Min   Nom        Max     V
                                                                                                                            V
VCC            Supply Voltage                       45        5                              55    4 75  5          5 25    V
VIH                                                                                                                        mA
VIL            High Level Input Voltage             2                                              2                       mA
IOH                                                                                                                       MHz
IOL            Low Level Input Voltage                                                       07                     08    MHz
fCLK
fCLK           High Level Output Current                                                     b0 4                   b0 4    ns
tW
               Low Level Output Current                                                      4                      8       ns

               Clock Frequency (Note 2)             0                                        30    0                30      ns
                                                                                                                            ns
               Clock Frequency (Note 3)             0                                        25    0                25      ns
                                                                                                                            ns
               Pulse Width     Clock High           20                                             20                        C

               (Note 2)        Preset Low           25                                             25

                               Clear Low            25                                             25

tW             Pulse Width     Clock High           25                                             25

               (Note 3)        Preset Low           30                                             30

                               Clear Low            30                                             30

tSU            Setup Time (Notes 1 and 2)           20v                                            20v

tSU            Setup Time (Notes 1 and 3)           25v                                            25v

tH             Hold Time (Notes 1 and 2)            0v                                             0v

tH             Hold Time (Notes 1 and 3)            5v                                             5v

TA             Free Air Operating Temperature       b55                                      125   0                70

v Note 1 The symbol ( ) indicates the falling edge of the clock pulse is used for reference

Note 2 CL e 15 pF RL e 2 kX TA e 25 C and VCC e 5V

Note 3 CL e 50 pF RL e 2 kX TA e 25 C and VCC e 5V

                                                           2
Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)

Symbol        Parameter                           Conditions  DM54   Min    Typ      Max         Units
VI      Input Clamp Voltage                                   DM74    25  (Note 1)                 V
VOH     High Level Output         VCC e Min II e b18 mA       DM54    27             b1 5          V
VOL     Voltage                   VCC e Min IOH e Max         DM74           34                    V
        Low Level Output          VIL e Max VIH e Min         DM74   b20     34       04
II      Voltage                   VCC e Min IOL e Max         JK     b20    0 25      05          mA
                                  VIL e Max VIH e Min         Clear         0 35      04
IIH     Input Current Max         IOL e 4 mA VCC e Min        Clock         0 25      01          mA
        Input Voltage             VCC e Max                   JK                      03
IIL                               VI e 7V                     Clear           4       04          mA
        High Level Input                                      Clock                    20         mA
IOS     Current                   VCC e Max                   JK                       60         mA
ICC                               VI e 2 7V                   Clear                    80
        Low Level Input                                       Clock                  b0 4
        Current                   VCC e Max                   DM54                   b0 8
                                  VI e 0 4V                   DM74                   b0 8
        Short Circuit                                                                b100
        Output Current            VCC e Max                                          b100
        Supply Current            (Note 2)                                              6
                                  VCC e Max (Note 3)

Switching Characteristics at VCC e 5V and TA e 25 C (See Section 1 for Test Waveforms and Output Load)

                                  From (Input)                            RL e 2 kX
                                  To (Output)
Symbol  Parameter                                             CL e 15 pF             CL e 50 pF  Units

                                                              Min    Max  Min        Max

fMAX    Maximum Clock                                         30          25                     MHz
        Frequency

tPHL    Propagation Delay Time    Clear                              20              28          ns
                                  to Q
        High to Low Level Output

tPLH    Propagation Delay Time    Clear                              20              24          ns
                                  to Q
        Low to High Level Output

tPLH    Propagation Delay Time    Clock to                           20              24          ns

        Low to High Level Output  Q or Q

tPHL    Propagation Delay Time    Clock to                           20              28          ns

        High to Low Level Output  Q or Q

Note 1 All typicals are at VCC e 5V TA e 25 C

Note 2 Not more than one output should be shorted at a time and the duration should not exceed one second For devices with feedback from the outputs where
shorting the outputs to ground may cause the outputs to change logic state an equivalent test may be performed where VO e 2 25V and 2 125V for DM54 and
DM74 series respectively with the minimum and maximum limits reduced by one half from their stated values This is very useful when using automatic test
equipment

Note 3 With all outputs open ICC is measured with the Q and Q outputs high in turn At the time of measurement the clock is grounded

                                                3
Physical Dimensions inches (millimeters)

                                                     14-Lead Ceramic Dual-In-Line Package (J)
                                                              Order Number DM54LS73AJ
                                                                NS Package Number J14A

                                                                                  4
Physical Dimensions inches (millimeters) (Continued)

                                                    14-Lead Small Outline Molded Package (M)
                                                              Order Number DM74LS73AM
                                                               NS Package Number M14A

                                                     14-Lead Molded Dual-In-Line Package (N)
                                                              Order Number DM74LS73AN
                                                                NS Package Number N14A
                                                                                  5
DM54LS73A DM74LS73A Dual Negative-Edge-Triggered                     Physical Dimensions inches (millimeters) (Continued)
   Master-Slave J-K Flip-Flops with Clear and Complementary Outputs
                                                                                                                               14-Lead Ceramic Flat Package (W)
                                                                                                                                   Order Number DM54LS73AW
                                                                                                                                    NS Package Number W14B

                                                                     LIFE SUPPORT POLICY

                                                                     NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
                                                                     DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL
                                                                     SEMICONDUCTOR CORPORATION As used herein

                                                                     1 Life support devices or systems are devices or              2 A critical component is any component of a life
                                                                         systems which (a) are intended for surgical implant           support device or system whose failure to perform can
                                                                         into the body or (b) support or sustain life and whose        be reasonably expected to cause the failure of the life
                                                                         failure to perform when properly used in accordance          support device or system or to affect its safety or
                                                                         with instructions for use provided in the labeling can       effectiveness
                                                                         be reasonably expected to result in a significant injury
                                                                         to the user

                                                                     National Semiconductor  National Semiconductor                 National Semiconductor       National Semiconductor
                                                                     Corporation             Europe                                 Hong Kong Ltd                Japan Ltd
                                                                     1111 West Bardin Road                                          13th Floor Straight Block    Tel 81-043-299-2309
                                                                     Arlington TX 76017                  Fax (a49) 0-180-530 85 86  Ocean Centre 5 Canton Rd     Fax 81-043-299-2408
                                                                     Tel 1(800) 272-9959              Email cnjwge tevm2 nsc com    Tsimshatsui Kowloon
                                                                     Fax 1(800) 737-7018     Deutsch Tel (a49) 0-180-530 85 85      Hong Kong
                                                                                             English Tel (a49) 0-180-532 78 32      Tel (852) 2737-1600
                                                                                             Fran ais Tel (a49) 0-180-532 93 58     Fax (852) 2736-9960
                                                                                             Italiano Tel (a49) 0-180-534 16 80

                                                                     National does not assume any responsibility for use of any circuitry described no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved