电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

DM74LS73AM

器件型号:DM74LS73AM
厂商名称:Fairchild
厂商官网:http://www.fairchildsemi.com/
下载文档

文档预览

DM74LS73AM器件文档内容

                                                                                                              August 1986               DM74LS73A Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flops with Clear and Complementary Outputs
                                                                                                              Revised March 2000

DM74LS73A

Dual Negative-Edge-Triggered Master-Slave
J-K Flip-Flops with Clear and Complementary Outputs

General Description

This device contains two independent negative-edge-trig-
gered J-K flip-flops with complementary outputs. The J and
K data is processed by the flip-flops on the falling edge of
the clock pulse. The clock triggering occurs at a voltage
level and is not directly related to the transition time of the
negative going edge of the clock pulse. The data on the J
and K inputs is allowed to change while the clock is HIGH
or LOW without affecting the outputs as long as setup and
hold times are not violated. A low logic level on the clear
input will reset the outputs regardless of the levels of the
other inputs.

Ordering Code:

Order Number Package Number                             Package Description

DM74LS73AM  M14A             14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow

DM74LS73AN  N14A             14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagram                                   Function Table

                                                        Inputs                                                       Outputs

                                                     CLR CLK                                               J  K  Q                Q

                                                     L  X                                                  X  X  L                H

                                                     H                                                     L  L  Q0               Q0

                                                     H                                                     H  L  H                L

                                                     H                                                     L  H  L                H

                                                     H                                                     H  H      Toggle

                                                     H  H                                                  X  X  Q0               Q0

                                                     H = HIGH Logic Level
                                                     L = LOW Logic Level
                                                     X = Either LOW or HIGH Logic Level
                                                      = Negative going edge of pulse.
                                                     Q0 = The output logic level before the indicated input conditions were
                                                     established.

                                                     Toggle = Each output changes to the complement of its previous level on
                                                     each falling edge of the clock pulse.

2000 Fairchild Semiconductor Corporation DS006372                                                              www.fairchildsemi.com
DM74LS73A  Absolute Maximum Ratings(Note 1)

               Supply Voltage                                           7V     Note 1: The "Absolute Maximum Ratings" are those values beyond which
               Input Voltage                                            7V     the safety of the device cannot be guaranteed. The device should not be
               Operating Free Air Temperature Range       0C to +70C         operated at these limits. The parametric values defined in the Electrical
               Storage Temperature Range             -65C to +150C           Characteristics tables are not guaranteed at the absolute maximum ratings.
                                                                               The "Recommended Operating Conditions" table will define the conditions
                                                                               for actual device operation.

           Recommended Operating Conditions

                 Symbol                  Parameter                             Min                     Nom  Max   Units
                                                                                                         5  5.25    V
           VCC           Supply Voltage                                        4.75                         0.8     V
                                                                                                            -0.4    V
           VIH           HIGH Level Input Voltage                              2                                   mA
                                                                                                              8    mA
           VIL           LOW Level Input Voltage                                                             30
                                                                                                             25   MHz
           IOH           HIGH Level Output Current                                                                MHz
                                                                                                             70
           IOL           LOW Level Output Current                                                                   ns

           fCLK          Clock Frequency (Note 2)                              0                                    ns

           fCLK          Clock Frequency (Note 3)                              0                                    ns
                                                                                                                    ns
           tW            Pulse Width                 Clock HIGH                20                                   ns
                                                                                                                    ns
                         (Note 2)                    Preset LOW                25                                   C

                                                     Clear LOW                 25

           tW            Pulse Width                 Clock HIGH                25

                         (Note 3)                    Preset LOW                30

                                                     Clear LOW                 30

           tSU           Setup Time (Note 2)(Note 4)                           20

           tSU           Setup Time (Note 3)(Note 4)                           25

           tH            Hold Time (Note 2)(Note 4)                            0

           tH            Hold Time (Note 3)(Note 4)                            5

           TA            Free Air Operating Temperature                        0

           Note 2: CL = 15 pF, RL = 2 k, TA = 25C and VCC = 5V.

           Note 3: CL = 50 pF, RL = 2 k, TA = 25C and VCC = 5V.

           Note 4: The symbol () indicates the falling edge of the clock pulse is used for reference.

           www.fairchildsemi.com                                            2
Electrical Characteristics                                                                                                                                 DM74LS73A

over recommended operating free air temperature range (unless otherwise noted)

    Symbol  Parameter                                        Conditions                          Min       Typ             Max            Units

                                                                                                           (Note 5)

VI          Input Clamp Voltage                   VCC = Min, II = -18 mA                                                   -1.5           V
                                                  VCC = Min, IOH = Max
VOH         HIGH Level                            VIL = Max, VIH = Min                           2.7       3.4                            V
                                                  VCC = Min, IOL = Max
            Output Voltage                        VIL = Max, VIH = Min
                                                  IOL = 4 mA, VCC = Min
VOL         LOW Level                             VCC = Max                                                0.35            0.5
                                                  VI = 7V
            Output Voltage                                                                                                                V

                                                                                                           0.25            0.4

II          Input Current @ Max                                              J, K                                          0.1
                                                                             Clear
            Input Voltage                                                    Clock                                         0.3            mA

                                                                                                                           0.4

IIH         HIGH Level                            VCC = Max                  J, K                                          20
                                                  VI = 2.7V                  Clear
            Input Current                                                    Clock                                         60             A

                                                                                                                           80

IIL         LOW Level                             VCC = Max                  J, K                                          -0.4
                                                  VI = 0.4V                  Clear
            Input Current                                                    Clock                                         -0.8           mA

                                                                                                                           -0.8

IOS         Short Circuit Output Current          VCC = Max (Note 6)                             -20                       -100           mA
                                                  VCC = Max (Note 7)
ICC         Supply Current                                                                                     4           6              mA

Note 5: All typicals are at VCC = 5V, TA = 25C.

Note 6: Not more than one output should be shorted at a time, and the duration should not exceed one second. For devices, with feedback from the outputs,
where shorting the outputs to ground may cause the outputs to change logic state, an equivalent test may be performed where VO = 2.125V with the mini-
mum and maximum limits reduced by one half from their stated values. This is very useful when using automatic test equipment.

Note 7: With all outputs OPEN, ICC is measured with the Q and Q outputs HIGH in turn. At the time of measurement, the clock is grounded.

Switching Characteristics

at VCC = 5V and TA = 25C

                                                  From (Input)                                   RL = 2 k
                                                  To (Output)
    Symbol                 Parameter                                             CL = 15 pF                    CL = 50 pF                 Units
                                                                                                                                          MHz
                                                                             Min    Max                    Min       Max
                                                                                                                                            ns
fMAX        Maximum Clock Frequency                                          30                            25                               ns
tPHL        Propagation Delay Time                                                                                                          ns
tPLH        HIGH-to-LOW Level Output                          Clear                          20                            28               ns
tPLH        Propagation Delay Time                             to Q
tPHL        LOW-to-HIGH Level Output                          Clear                          20                            24
            Propagation Delay Time                             to Q
            LOW-to-HIGH Level Output                         Clock to                        20                            24
            Propagation Delay Time                           Q or Q
            HIGH-to-LOW Level Output                         Clock to                        20                            28
                                                             Q or Q

                                                                          3                                          www.fairchildsemi.com
DM74LS73A  Physical Dimensions inches (millimeters) unless otherwise noted

                                     14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
                                                                            Package Number M14A

           www.fairchildsemi.com  4
Physical Dimensions inches (millimeters) unless otherwise noted (Continued)                                                             DM74LS73A Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flops with Clear and Complementary Outputs

14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
                                   Package Number N14A

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and
Fairchild reserves the right at any time without notice to change said circuitry and specifications.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD
SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems           2. A critical component in any component of a life support
    which, (a) are intended for surgical implant into the               device or system whose failure to perform can be rea-
    body, or (b) support or sustain life, and (c) whose failure         sonably expected to cause the failure of the life support
    to perform when properly used in accordance with                    device or system, or to affect its safety or effectiveness.
    instructions for use provided in the labeling, can be rea-
    sonably expected to result in a significant injury to the                                                    www.fairchildsemi.com
    user.

                                                                 5           www.fairchildsemi.com
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

DM74LS73AM器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved