电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

CY8C20234-12SXI

器件型号:CY8C20234-12SXI
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Cypress
厂商官网:http://www.cypress.com/
下载文档 在线购买

CY8C20234-12SXI在线购买

供应商 器件名称 价格 最低购买 库存  
CY8C20234-12SXI ¥17.78 1 点击查看 点击购买

器件描述

8-bit Microcontrollers - MCU PSoC 8KB FLASH 2.4-5.25V 13 I/O

参数

产品属性属性值
产品种类:
Product Category:
8-bit Microcontrollers - MCU
制造商:
Manufacturer:
Cypress Semiconductor
RoHS:YES
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
SOIC-16
系列:
Series:
CY8C20234
Core:M8C
Data Bus Width:8 bit
Maximum Clock Frequency:12 MHz
Program Memory Size:8 kB
Data RAM Size:512 B
Number of I/Os:13 I/O
工作电源电压:
Operating Supply Voltage:
3 V to 5.25 V
最大工作温度:
Maximum Operating Temperature:
+ 85 C
接口类型:
Interface Type:
I2C, SPI
封装:
Packaging:
Tube
商标:
Brand:
Cypress Semiconductor
Data RAM Type:SRAM
最小工作温度:
Minimum Operating Temperature:
- 40 C
Moisture Sensitive:Yes
Processor Series:CY8C20
Program Memory Type:Flash
工厂包装数量:
Factory Pack Quantity:
480
电源电压-最大:
Supply Voltage - Max:
5.25 V
电源电压-最小:
Supply Voltage - Min:
3 V
商标名:
Tradename:
CapSense
单位重量:
Unit Weight:
0.023492 oz

CY8C20234-12SXI器件文档内容

                                                                                                                             CY8C20234

                                                                                                 Automotive PSoC®

                                                                   Programmable System-on-Chip

Features

■  Automotive Electronics Council (AEC) Q100 qualified             ■ Additional system resources

■  Low power CapSense® block                                              ❐ Configurable communication speeds

   ❐ Configurable capacitive sensing elements                             • I2C™ slave operation up to 400 kHz

   ❐ Supports combination of CapSense buttons, sliders, touch-            • SPI master or slave operation between 46.9 kHz                 and

   pads, and proximity sensors                                            12 MHz

■  Powerful Harvard-architecture processor                                ❐ Watchdog and sleep timers

   ❐ M8C processor speeds up to 12 MHz                                    ❐ Internal voltage reference

   ❐ Low power at high speed                                              ❐ Integrated supervisory circuit

   ❐ Operating voltage: 3.0 V to 5.25 V                                   Logic Block Diagram

   ❐ Automotive temperature range: –40 °C to +85 °C

■  Flexible on-chip memory

   ❐ 8 KB of flash program storage, 1000 erase/write cycles                              Port 3      Port 2  Port 1  Port 0  Config LDO

   ❐ 512 bytes of SRAM data storage                                          PSoC

   ❐ Partial flash updates                                                   CORE

   ❐ Flexible protection modes                                               System Bus

   ❐ In-system serial programming (ISSP)

■  Complete development tools

   ❐ Free development tool (PSoC Designer™)                                                                    Global Analog Interconnect

   ❐ Full featured, in-circuit emulator (ICE) and programmer                 SRAM

   ❐ Full-speed emulation                                                    512 Bytes           SROM        Flash 8K

   ❐ Complex breakpoint structure                                                                    CPU Core                   Sleep and

   ❐ 128 KB trace memory                                                     Interrupt                  (M8C)                   Watchdog

                                                                             Controller

■  Precision, programmable clocking

   ❐ Internal ±5% 6-/12-MHz oscillator                                                   6/12 MHz Internal Main Oscillator

   ❐ Internal low-speed, low-power oscillator for watchdog and

   sleep functionality

■  Programmable pin configurations                                                                                     Analog

   ❐ 20 mA sink on all general purpose I/Os (GPIOs)                               ANALOG             CapSense                Ref.

   ❐ Pull-up, high Z, open drain, or strong drive modes on all                    SYSTEM                Block

   GPIOs

   ❐ Up to 13 analog inputs on GPIOs

   ❐ Configurable interrupt on all GPIOs

   ❐ Selectable, regulated digital I/O on Port 1

   • 3.0 V, 2.4 V, and 1.8 V regulation available

   • Up to 5 mA source on Port 1 GPIOs

■  Versatile analog mux                                                           I2C Slave/SPI         POR and LVD          Analog

   ❐ Common internal analog bus                                                   Master-Slave       System Resets              Mux

   ❐ Simultaneous connection of I/O combinations                                         SYSTEM RESOURCES

   ❐ Comparator noise immunity

Cypress Semiconductor Corporation                 •  198 Champion  Court  •  San Jose,           CA  95134-1709              •       408-943-2600

Document Number: 001-54650 Rev. *E                                                                                     Revised June 10, 2011

                                                                                                                                                [+]  Feedback
                                                                                           CY8C20234

Contents

PSoC® Functional Overview ........................................... 3                    AC Electrical Characteristics ..................................... 14

PSoC Core .................................................................. 3             Packaging Information ................................................... 18

CapSense Analog System .......................................... 3                        Thermal Impedances ................................................. 18

Additional System Resources ..................................... 4                        Solder Reflow Specifications ..................................... 18

PSoC Device Characteristics ...................................... 4                       Tape and Reel Information ........................................ 19

Getting Started .................................................................. 5       Development Tool Selection ......................................... 20

Application Notes  ........................................................ 5              Software .................................................................... 20

Development Kits ........................................................ 5                Development Kits ...................................................... 20

Training  ....................................................................... 5        Evaluation Tools ........................................................ 20

CYPros Consultants .................................................... 5                  Device Programmers ................................................. 21

Solutions Library .......................................................... 5             Accessories (Emulation and Programming) .............. 21

Technical Support ....................................................... 5                Ordering Information ...................................................... 22

Development Tools .......................................................... 6             Ordering Code Definitions ......................................... 22

PSoC Designer Software Subsystems ........................ 6                               Reference Information ................................................... 23

Designing with PSoC Designer ....................................... 7                     Acronyms .................................................................. 23

Select User Modules ................................................... 7                  Reference Documents ............................................... 23

Configure User Modules .............................................. 7                    Document Conventions ............................................. 24

Organize and Connect ................................................ 7                    Glossary .................................................................... 24

Generate, Verify, and Debug ....................................... 7                      Document History Page ................................................. 29

Pinouts  .............................................................................. 8  Sales, Solutions, and Legal Information ...................... 30

16-Pin Part Pinout ....................................................... 8               Worldwide Sales and Design Support ....................... 30

Electrical Specifications .................................................. 9             Products .................................................................... 30

Absolute Maximum Ratings ....................................... 10                        PSoC Solutions ......................................................... 30

Operating Temperature ............................................. 10

DC Electrical Characteristics ..................................... 11

Document Number: 001-54650 Rev. *E                                                         Page 2 of 30

                                                                                                                                                                             [+] Feedback
                                                                                                                                CY8C20234

PSoC® Functional Overview

The PSoC family consists of many Programmable                      Figure 1.  Analog System Block Diagram

System-on-Chip with on-chip controller devices. These devices

are designed to replace multiple traditional microcontroller unit

(MCU)-based system components with one low cost single chip

programmable component. A PSoC device includes

configurable analog and digital blocks and programmable                 ID AC

interconnect. This architecture enables the user to create                                            Analog Global Bus

customized peripheral configurations to match the requirements

of each individual application. Additionally, a fast CPU, flash

program memory, SRAM data memory, and configurable I/O are

included in a range of convenient pinouts.

The PSoC architecture for this device family, as shown in “Logic   Vr

Block Diagram” on page 1, consists of three main areas: the

PSoC core, the system resources, and the CapSense analog

system. A common versatile bus enables connection between               R eferenc e

I/O and the analog system. Each CY8C20x34 PSoC device                         Buffer                                                         C internal

includes a dedicated CapSense block that provides sensing and

scanning control circuitry for capacitive sensing applications.

Depending on the PSoC package, up to 13 GPIOs are also                  Com parator

included. The GPIOs provide access to the MCU and analog                                 Mu x

mux.

                                                                                         Mu x                            R efs

PSoC Core

The PSoC core is a powerful engine that supports a rich

instruction set. It encompasses SRAM for data storage, an                             Cap Sense Counters

interrupt controller, sleep and watchdog timers, internal main

oscillator (IMO), and internal low-speed oscillator (ILO). The

CPU core, called the M8C, is a powerful processor with speeds

up to 12 MHz. The M8C is a two-MIPS, 8-bit Harvard-                                   CSCLK

architecture microprocessor.                                                                                             R elaxation

System resources provide additional capability such as a           IMO         CapSense                                         O scillator

configurable I2C slave, SPI slave, or SPI master communication                 C lock Selec t                                   (RO)

interface and various system resets supported by the M8C.

The CapSense analog system consists of the CapSense® PSoC

block and an internal analog reference. Together they support      Analog Multiplexer System

capacitive sensing of up to 13 inputs.                             The analog mux bus connects to every GPIO pin. Pins are

CapSense Analog System                                             connected to the bus individually or in any combination. The bus

                                                                   also connects to the analog system for analysis with the

The CapSense analog system contains the capacitive sensing         CapSense block comparator.

hardware. Several hardware algorithms are supported. This          Switch control logic enables selected pins to precharge

hardware performs capacitive sensing and scanning without          continuously under hardware control. This enables capacitive

requiring external components. Capacitive sensing is               measurement for applications such as touch sensing. Other

configurable on each GPIO pin. Scanning of enabled CapSense        multiplexer applications include:

pins is completed quickly and easily across multiple ports.

                                                                   ■ Complex capacitive sensing interfaces such as sliders and

                                                                   touch pads

                                                                   ■ Chip-wide mux that enables analog input from any I/O pin

                                                                   ■ Crosspoint connection between any I/O pin combination

Document Number: 001-54650 Rev. *E                                                                                                           Page 3 of 30

                                                                                                                                                         [+]  Feedback
                                                                                                                            CY8C20234

Additional System Resources

System resources provide additional capability useful for                        ■ LVD interrupts signal the application of falling voltage levels,

complete systems. Additional resources include low voltage                       while the advanced POR circuit eliminates the need for a

detection (LVD) and power-on reset (POR). Brief statements                       system supervisor.

describing the merits of each system resource are presented                      ■ An internal voltage reference provides an absolute reference

below.                                                                           for capacitive sensing.

■ There is a digital module in CY8C20x34 devices that imple-                     ■ The 3.0-V/2.4-V/1.8-V fixed output, low dropout regulator
ments an I2C slave, SPI slave, or SPI master interface.The I2C
                                                                                 (LDO) provides regulation for I/Os. A register controlled bypass
slave mode provides 0 to 400 kHz communication over two
                                                                                 mode enables the user to disable the LDO.
wires. The SPI master and slave modes provide communi-

cation over three or four wires at frequencies of 46.9 kHz to

12 MHz (lower for a slower system clock).

PSoC Device Characteristics

Depending on your PSoC device characteristics, the digital and analog systems can have 16, 8, 4, or 0 digital blocks and 12, 6, 4, or

0 analog blocks. The following table lists the resources available for specific PSoC device groups. The device covered by this

datasheet is shown in the highlighted row of the table.

Table 1.  PSoC Device Characteristics

       PSoC Part   Digital                  Digital        Digital   Analog      Analog   Analog          Analog     SRAM       Flash

        Number                     I/O      Rows           Blocks    Inputs      Outputs  Columns         Blocks     Size       Size

    CY8C29x66[1]   up to 64                     4          16        up to 12    4        4               12         2K         32 K

    CY8C28xxx      up to 44                 up to 3        up to 12  up to 44    up to 4  up to 6         up to      1K         16 K
                                                                                                          12 + 4[2]

    CY8C27x43      up              to   44      2          8         up  to  12  4        4               12         256        16 K

    CY8C24x94[1]   up              to   56      1          4         up  to  48  2        2               6          1K         16 K

    CY8C24x23A[1]  up              to   24      1          4         up  to  12  2        2               6          256        4K

    CY8C23x33      up              to   26      1          4         up  to  12  2        2               4          256        8K

    CY8C22x45      up              to   38      2          8         up  to  38  0        4               6[2]       1K         16 K

    CY8C21x45      up              to   24      1          4         up  to  24  0        4               6[2]       512        8K

    CY8C21x34[1]   up              to   28      1          4         up  to  28  0        2               4[2]       512        8K

    CY8C21x23      up              to   16      1          4         up  to  8   0        2               4[2]       256        4K

    CY8C20x34[1]   up              to   28      0          0         up  to  28  0        0               3[2,3]     512        8K

    CY8C20xx6      up              to   36      0          0         up  to  36  0        0               3[2,3]     up to 2 K  up to 32             K

Notes

1.  Automotive qualified devices available in this group.

2.  Limited analog functionality.

3.  Two analog blocks and one CapSense® block.

Document Number: 001-54650 Rev. *E                                                                                              Page 4 of 30

                                                                                                                                                        [+]  Feedback
                                                                                                      CY8C20234

Getting Started

For in depth information, along with detailed programming         covers a wide variety of topics and skill levels to assist you in
details, see the PSoC® Technical Reference Manual.
                                                                  your designs.

For up-to-date ordering, packaging, and electrical specification  CYPros Consultants

information, see the latest PSoC device datasheets on the web.

                                                                  Certified PSoC consultants offer everything from technical assis-

Application Notes                                                 tance to completed PSoC designs. To contact or become a PSoC

Cypress application notes are an excellent introduction to the    consultant go to the CYPros Consultants web site.

wide variety of possible PSoC designs.                            Solutions Library

Development Kits                                                  Visit our growing library of solution focused designs. Here you

PSoC Development Kits are available online from and through a     can find various application designs that include firmware and

growing number of regional and global distributors, which         hardware design files that enable you to complete your designs

include Arrow, Avnet, Digi-Key, Farnell, Future Electronics, and  quickly.

Newark.                                                           Technical Support

Training                                                          Technical support – including a searchable Knowledge Base

Free PSoC technical training (on demand, webinars, and            articles and technical forums – is also available online. If you

workshops), which is available online via www.cypress.com,        cannot find an answer to your question, call our Technical

                                                                  Support hotline at 1-800-541-4736.

Document Number: 001-54650 Rev. *E                                                                                   Page 5 of 30

                                                                                                                                     [+] Feedback
                                                                                                  CY8C20234

Development Tools

PSoC Designer™ is the revolutionary Integrated Design               Code Generation Tools

Environment (IDE) that you can use to customize PSoC to meet        The code generation tools work seamlessly within the

your specific application requirements. PSoC Designer software      PSoC Designer interface and have been tested with a full range

accelerates system design and time to market. Develop your          of debugging tools. You can develop your design in C, assembly,

applications using a library of pre-characterized analog and        or a combination of the two.

digital peripherals (called user modules) in a drag-and-drop

design environment. Then, customize your design by leveraging       Assemblers. The assemblers allow you to merge assembly

the dynamically generated application programming interface         code seamlessly with C code. Link libraries automatically use

(API) libraries of code. Finally, debug and test your designs with  absolute addressing or are compiled in relative mode, and linked

the integrated debug environment, including in-circuit emulation    with other software modules to get absolute addressing.

and standard software debug features. PSoC Designer includes:       C Language Compilers. C language compilers are available

■ Application editor graphical user interface (GUI) for device and  that support the PSoC family of devices. The products allow you

user module configuration and dynamic reconfiguration               to create complete C programs for the PSoC family devices. The

                                                                    optimizing C compilers provide all of the features of C, tailored

■ Extensive user module catalog                                     to the PSoC architecture. They come complete with embedded

■ Integrated source-code editor (C and assembly)                    libraries providing port and bus operations, standard keypad and

                                                                    display support, and extended math functionality.

■ Free C compiler with no size restrictions or time limits          Debugger

■ Built-in debugger                                                 PSoC Designer has a debug environment that provides

■ In-circuit emulation                                              hardware in-circuit emulation, allowing you to test the program in

                                                                    a physical system while providing an internal view of the PSoC

■ Built-in support for communication interfaces:                    device. Debugger commands allow you to read and program and

❐ Hardware and software I2C slaves and masters                      read and write data memory, and read and write I/O registers.

❐ Full-speed USB 2.0                                                You can read and write CPU registers, set and clear breakpoints,

❐ Up to four full-duplex universal asynchronous receiver/trans-     and provide program run, halt, and step control. The debugger

mitters (UARTs), SPI master and slave, and wireless                 also allows you to create a trace buffer of registers and memory

PSoC Designer supports the entire library of PSoC 1 devices and     locations of interest.

runs on Windows XP, Windows Vista, and Windows 7.                   Online Help System

PSoC Designer Software Subsystems                                   The online help system displays online, context-sensitive help.

                                                                    Designed for procedural and quick reference, each functional

Design Entry                                                        subsystem has its own context-sensitive help. This system also

In the chip-level view, choose a base device to work with. Then     provides tutorials and links to FAQs and an Online Support

select different onboard analog and digital components that use     Forum to aid the designer.

the PSoC blocks, which are called user modules. Examples of         In-Circuit Emulator

user modules are analog-to-digital converters (ADCs),

digital-to-analog converters (DACs), amplifiers, and filters.       A low-cost, high-functionality In-Circuit Emulator (ICE) is

Configure the user modules for your chosen application and          available for development support. This hardware can program

connect them to each other and to the proper pins. Then             single devices.

generate your project. This pre-populates your project with APIs    The emulator consists of a base unit that connects to the PC

and libraries that you can use to program your application.         using a USB port. The base unit is universal and operates with

The tool also supports easy development of multiple configura-      all PSoC devices. Emulation pods for each device family are

tions and dynamic reconfiguration. Dynamic reconfiguration          available separately. The emulation pod takes the place of the

makes it possible to change configurations at run time. In          PSoC device in the target board and performs full-speed

essence, this allows you to use more than 100 percent of PSoC's     (24-MHz) operation.

resources for a given application.

Document Number: 001-54650 Rev. *E                                                                                     Page 6 of 30

                                                                                                                                        [+] Feedback
                                                                                                         CY8C20234

Designing with PSoC Designer

The development process for the PSoC® device differs from that      provide performance specifications. Each datasheet describes

of a traditional fixed function microprocessor. The configurable    the use of each user module parameter, and other information

analog and digital hardware blocks give the PSoC architecture a     you may need to successfully implement your design.

unique flexibility that pays dividends in managing specification

change during development and by lowering inventory costs.          Organize and Connect

These configurable resources, called PSoC Blocks, have the          You build signal chains at the chip level by interconnecting user

ability to implement a wide variety of user-selectable functions.   modules to each other and the I/O pins. You perform the

The PSoC development process is summarized in four steps:           selection, configuration, and routing so that you have complete

1. Select User Modules.                                             control over all on-chip resources.

2. Configure user modules.                                          Generate, Verify, and Debug

3. Organize and connect.                                            When you are ready to test the hardware configuration or move

4. Generate, verify, and debug.                                     on to developing code for the project, you perform the “Generate

                                                                    Configuration Files” step. This causes PSoC Designer to

Select User Modules                                                 generate source code that automatically configures the device to

PSoC Designer provides a library of prebuilt, pretested hardware    your specification and provides the software for the system. The

peripheral components called “user modules.” User modules           generated code provides application programming interfaces

make selecting and implementing peripheral devices, both            (APIs) with high-level functions to control and respond to

analog and digital, simple.                                         hardware events at run time and interrupt service routines that

                                                                    you can adapt as needed.

Configure User Modules                                              A complete code development environment allows you to

Each user module that you select establishes the basic register     develop and customize your applications in either C, assembly

settings that implement the selected function. They also provide    language, or both.

parameters and properties that allow you to tailor their precise    The last step in the development process takes place inside

configuration to your particular application. For example, a pulse  PSoC Designer’s debugger (access by clicking the Connect

width modulator (PWM) User Module configures one or more            icon). PSoC Designer downloads the HEX image to the ICE

digital PSoC blocks, one for each 8 bits of resolution. The user    where it runs at full speed. PSoC Designer debugging capabil-

module parameters permit you to establish the pulse width and       ities rival those of systems costing many times more. In addition

duty cycle. Configure the parameters and properties to corre-       to traditional single-step, run-to-breakpoint and watch-variable

spond to your chosen application. Enter values directly or by       features, the debug interface provides a large trace buffer and

selecting values from drop-down menus. All the user modules         allows you to define complex breakpoint events that include

are documented in datasheets that may be viewed directly in         monitoring address and data bus values, memory locations and

PSoC Designer or on the Cypress website. These user module          external signals.

datasheets explain the internal operation of the user module and

Document Number: 001-54650 Rev. *E                                                                       Page 7 of 30

                                                                                                                                       [+] Feedback
                                                                                                                                                                                               CY8C20234

Pinouts

This section describes, lists, and illustrates the automotive CY8C20x34 PSoC device pins and pinout configurations.

The automotive CY8C20x34 PSoC device is available in the packages listed and shown in the following tables. Every port pin (labeled

with a “P”) is capable of digital I/O and can connect to the common analog bus. However, VSS, VDD, and XRES are not capable of

digital I/O.

16-Pin Part Pinout

                                           Figure 2.            CY8C20234 16-Pin PSoC Device

                                                                              P0[1], AI            P0[3], AI                     P0[7], AI  VDD

                                                                              16                   15                            14         13

                                                                AI, P2[5]  1                                                                                    12  P0[4], AI

                                                                AI, P2[1]  2                       QFN                                                          11  XRES

                                    I2C SCL, SPI SS, AI, P1[7]             3                                                                                    10  P1[4], AI, EXTCLK

                                    I2C SDA, SPI MISO, AI, P1[5]           4                                                                                    9   P1[2], AI

                                                                              5                    6                             7          8

                                                                              SPI SCLK, AI, P1[3]  I2C SCL, SPI MOSI, AI, P1[1]  VSS        I2C SDA, AI, P1[0]

Table 2.  Pin Definitions – CY8C20234 16-Pin (QFN)

Pin No.                Type         Name                                                                                                                                  Description

              Digital  Analog

      1       I/O             I     P2[5]

      2       I/O             I     P2[1]

      3       I/OH            I     P1[7]  I2C serial clock (SCL), SPI slave select (SS)

      4       I/OH            I     P1[5]  I2C serial data (SDA), SPI master-in-slave-out (MISO)

      5       I/OH            I     P1[3]  SPI serial clock (SCLK)

      6       I/OH            I     P1[1]  ISSP-SCLK[4], I2C serial clock (SCL), SPI master-out-slave-in                                                                               (MOSI)

      7                Power        VSS    Ground connection

      8       I/OH            I     P1[0]  ISSP-SDATA[4], I2C serial data (SDA)

      9       I/OH            I     P1[2]

      10      I/OH            I     P1[4]  Optional external clock (EXTCLK) input

      11               Input        XRES   Active high external reset with internal pull-down

      12      I/O             I     P0[4]

      13               Power        VDD    Supply voltage

      14      I/O             I     P0[7]

      15      I/O             I     P0[3]  Integrating input

      16      I/O             I     P0[1]

A = Analog, I = Input, O = Output, OH = 5 mA High Output Drive

Note

4.  These are the ISSP pins, that are not High Z after exiting a reset state. See the PSoC Technical Reference Manual for CY8C20x34 devices                                                    for  details.

Document Number: 001-54650 Rev. *E                                                                                                                                                                  Page      8  of  30

                                                                                                                                                                                                                     [+]  Feedback
                                                                                                                       CY8C20234

Electrical Specifications

This section presents the DC and AC electrical specifications of the automotive CY8C20x34 PSoC device. For the latest electrical

specifications, check the most recent data sheet by visiting the web at http://www.cypress.com.

Specifications are valid for –40 °C ≤ TA ≤ 85 °C and TJ ≤ 100°C as specified, except where mentioned.

Refer to Table 11 on page 14 for the electrical specifications on the IMO using SLIMO mode.

               Figure 3.  Voltage versus CPU Frequency                         Figure 4.     IMO Frequency Trim Options

         5.25

                                                                         5.25

                                                                                             SLIMO                     SLIMO

                                                                                             Mode=1                    Mode=0

         4.75              OVapleRidreagtiinogn                          4.75

(V)                                                             (V)

Voltage                                                         Voltage  3.6

                                                                                             SLIMO                     SLIMO

VD D                                                                                         Mode=1                    Mode=0

         3.0                                                    VD D     3.0

         0                                                               0

               750 kHz    3 MHz                  6 MHz  12 MHz                                   6 MHz                 12 MHz

                          CPU Frequency

                          (nominal setting)                                                             IMO Frequency

Document Number: 001-54650 Rev. *E                                                                                     Page 9 of 30

                                                                                                                                  [+]  Feedback
                                                                                                              CY8C20234

Absolute Maximum Ratings

Exceeding maximum ratings may shorten the useful life  of  the device.  User  guidelines are not tested.

Table 3.  Absolute Maximum Ratings

Symbol                 Description                         Min          Typ   Max        Units                Notes

TSTG       Storage temperature                             -55          25    +100       °C     Higher storage temperatures

                                                                                                reduce data retention time.

                                                                                                Recommended storage

                                                                                                temperature is +25 °C ± 25 °C.

                                                                                                Time spent in storage at a

                                                                                                temperature greater than 65 °C

                                                                                                counts toward the FlashDR

                                                                                                electrical specification in Table 10

                                                                                                on page 13.

TBAKETEMP  Bake temperature                                –            125   See        °C

                                                                              package

                                                                              label

tBAKETIME  Bake time                                       See          –     72         Hours

                                                           package

                                                           label

TA         Ambient temperature with power applied          –40          –     +85        °C

VDD        Supply voltage on VDD relative to VSS           –0.5         –     +6.0       V

VIO        DC input voltage                                VSS – 0.5    –     VDD + 0.5  V

VIOZ       DC voltage applied to tri-state                 VSS – 0.5    –     VDD + 0.5  V

IMIO       Maximum current into any port pin               –25          –     +50        mA

ESD        Electrostatic discharge voltage                 2000         –     –          V      Human Body Model ESD.

LU         Latch-up current                                –            –     200        mA

Operating Temperature

Table 4.  Operating Temperature

Symbol                       Description                   Min          Typ   Max        Units                Notes

TA         Ambient temperature                             –40          –     +85        °C

TJ         Junction temperature                            –40          –     +100       °C     The temperature rise from

                                                                                                ambient to junction is package

                                                                                                specific. See Table 19 on page 18.

                                                                                                The user must limit the power

                                                                                                consumption to comply with this

                                                                                                requirement.

Document Number: 001-54650 Rev. *E                                                                                   Page 10 of 30

                                                                                                                                      [+]  Feedback
                                                                                                 CY8C20234

DC Electrical Characteristics

DC Chip Level Specifications

Table 5 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and –40

°C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These are

for design guidance only.

Table 5.  DC Chip Level Specifications

Symbol                        Description            Min    Typ  Max   Units                 Notes

VDD       Supply voltage                             3.0    –    5.25  V      See Table 8 on page 12.

IDD12     Supply current, IMO = 12 MHz               –      1.5  2.5   mA     Conditions are VDD = 3.0 V,

                                                                              TA = 25 °C, CPU = 12 MHz.

IDD6      Supply current, IMO = 6 MHz                –      1    1.5   mA     Conditions are VDD = 3.0 V,

                                                                              TA = 25 °C, CPU = 6 MHz

ISB       Sleep (mode) current with POR, LVD, sleep  –      2.8  5     μA     VDD = 3.3 V, –40 °C ≤ TA ≤ 85 °C

          timer, WDT, and ILO active.

DC GPIO Specifications

Table 6 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and –40

°C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These are

for design guidance only.

Table 6.  DC GPIO Specifications

Symbol                        Description            Min    Typ  Max   Units                 Notes

RPU       Pull-up resistor                           4      5.6  8     kΩ

RPD       Internal pull-down resistor on XRES  pin   4      5.6  8     kΩ

VOH1      High output voltage                        VDD –  –    –     V      IOH ≤ 10 μA, VDD ≥ 3.0 V, maximum

          Port 0, 2, or 3 pins                       0.2                      of 20 mA source current in all I/Os.

VOH2      High output voltage                        VDD –  –    –     V      IOH ≤ 1 mA, VDD ≥ 3.0 V, maximum

          Port 0, 2, or 3 pins                       0.9                      of 20 mA source current in all I/Os.

VOH3      High output voltage                        VDD –  –    –     V      IOH ≤ 10 μA, VDD ≥ 3.0 V, maximum

          Port 1 pins with LDO disabled              0.2                      of 10 mA source current in all I/Os.

VOH4      High output voltage                        VDD –  –    –     V      IOH ≤ 5 mA, VDD ≥ 3.0 V, maximum

          Port 1 pins with LDO disabled              0.9                      of 20 mA source current in all I/Os.

VOH5      High output voltage                        2.7    3.0  3.3   V      IOH ≤ 10 μA, VDD ≥ 3.1 V, maximum

          Port 1 pins with 3.0-V LDO enabled                                  of 4 I/Os all sourcing 5 mA.

VOH6      High output voltage                        2.2    –    –     V      IOH ≤ 5 mA, VDD ≥ 3.1 V, maximum

          Port 1 pins with 3.0-V LDO enabled                                  of 20 mA source current in all I/Os.

VOH7      High output voltage                        2.1    2.4  2.7   V      IOH ≤ 10 μA, VDD ≥ 3.0 V, maximum

          Port 1 pins with 2.4-V LDO enabled                                  of 20 mA source current in all I/Os.

VOH8      High output voltage                        2.0    –    –     V      IOH ≤ 200 μA, VDD ≥ 3.0 V, maximum

          Port 1 pins with 2.4-V LDO enabled                                  of 20 mA source current in all I/Os.

VOH9      High output voltage                        1.6    1.8  2.0   V      IOH ≤ 10 μA

          Port 1 pins with 1.8-V LDO enabled                                  3.0 V ≤ VDD ≤ 3.6 V

                                                                              0°C ≤ TA ≤ 85 °C

                                                                              Maximum of 20 mA source current

                                                                              in all I/Os.

VOH10     High output voltage                        1.5    –    –     V      IOH ≤ 100 μA.

          Port 1 pins with 1.8-V LDO enabled                                  3.0 V ≤ VDD ≤ 3.6 V.

                                                                              0°C ≤ TA ≤ 85 °C.

                                                                              Maximum of 20 mA source current

                                                                              in all I/Os.

Document Number: 001-54650 Rev. *E                                                                  Page 11 of 30

                                                                                                                                       [+]  Feedback
                                                                                                                CY8C20234

Table 6.  DC GPIO Specifications    (continued)

Symbol                     Description                                        Min  Typ   Max      Units         Notes

VOL       Low output voltage                                                  –       –  0.75        V   IOL ≤ 20 mA, VDD ≥ 3.0 V, maximum

                                                                                                         of 60 mA sink current on even port

                                                                                                         pins (for example, P0[4] and P1[4])

                                                                                                         and 60 mA sink current on odd port

                                                                                                         pins (for example, P0[3] and P1[5]).

VIL       Input low voltage                                                   –       –  0.8         V

VIH       Input high voltage                                                  2.0     –              V

VH        Input hysteresis voltage                                            –    140      –     mV

IIL       Input leakage (absolute value)                                      –       1     –     nA     Gross tested to 1 μA

CIN       Capacitive load on pins as input                                    0.5  1.7      5     pF     Package and pin dependent TA =

                                                                                                         25 °C

COUT      Capacitive load on pins as output                                   0.5  1.7      5     pF     Package and pin dependent TA =

                                                                                                         25 °C

DC Analog Mux Bus Specifications

Table 7 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and –40

°C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These are

for design guidance only.

Table 7.  DC Analog Mux Bus Specifications

Symbol                     Description            Min                              Typ   Max      Units         Notes

RSW       Switch resistance to common analog bus                              –    –     450      Ω

DC POR and LVD Specifications

Table 8 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and –40

°C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These are

for design guidance only.

Table 8.  DC POR and LVD Specifications

Symbol                     Description            Min                              Typ   Max      Units         Notes

          VDD value for PPOR trip                                                                        VDD must be greater than or equal to

VPPOR0    PORLEV[1:0] = 00b                                                   –    2.36  2.40     V      2.5 V during startup, reset from the

VPPOR1    PORLEV[1:0] = 01b                                                   –    2.60  2.65     V      XRES pin, or reset from watchdog.

VPPOR2    PORLEV[1:0] = 10b                                                   –    2.82  2.95     V

          VDD value for LVD trip                                                         2.51[5]

VLVD0     VM[2:0] = 000b                          2.34                             2.45  2.78[6]  V

VLVD1     VM[2:0] = 001b                          2.54                             2.71  2.99[7]  V

VLVD2     VM[2:0] = 010b                          2.75                             2.92           V

VLVD3     VM[2:0] = 011b                          2.85                             3.02  3.09     V

VLVD4     VM[2:0] = 100b                          2.96                             3.13  3.20     V

VLVD5     VM[2:0] = 101b                                                      –    –     –        V

VLVD6     VM[2:0] = 110b                                                      –    –     –        V

VLVD7     VM[2:0] = 111b                          4.44                             4.73  4.93     V

Notes

5.   Always greater than 50 mV above VPPOR (PORLEV = 00) for falling supply.

6.   Always greater than 50 mV above VPPOR (PORLEV = 01) for falling supply.

7.   Always greater than 50 mV above VPPOR (PORLEV = 10) for falling supply.

Document Number: 001-54650 Rev. *E                                                                                             Page 12 of 30

                                                                                                                                               [+]  Feedback
                                                                                                                                                     CY8C20234

DC Analog Reference Specifications

Table 9 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and

–40 °C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These

are for design guidance only.

Table 9.       DC Analog Reference Specifications

Symbol                         Description                   Min        Typ     Max       Units                 Notes

BG             Bandgap reference voltage                     1.274    1.30      1.326     V

DC Programming Specifications

Table 10 lists the guaranteed minimum and maximum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and

–40 °C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These

are for design guidance only. Flash Endurance and Retention specifications with the use of the EEPROM User Module are valid only

within the range: 25 °C ± 20 °C during the Flash Write operation. Refer to the EEPROM User Module data sheet instructions for

EEPROM Flash Write requirements outside of the 25 °C ± 20 °C temperature window.

Table 10.      DC Programming Specifications

Symbol                         Description                   Min        Typ     Max          Units                                                   Notes

VDDP           VDD for programming and erase                 4.5             5       5.5         V   This specification applies to the

                                                                                                     functional requirements of

                                                                                                     external programmer tools

VDDLV          Low VDD for verify                            3.0        3.1          3.2         V   This specification applies to the

                                                                                                     functional requirements of

                                                                                                     external programmer tools

VDDHV          High VDD for verify                           5.1        5.2          5.3         V   This specification applies to the

                                                                                                     functional requirements of

                                                                                                     external programmer tools

VDDIWRITE      Supply voltage for flash write operation      3.0             –  5.25             V   This specification applies to this

                                                                                                     device when it is executing

                                                                                                     internal flash writes

IDDP           Supply current during programming or verify        –          5       25          mA

VILP           Input low voltage during programming or            –          –       0.8         V

               verify

VIHP           Input high voltage during programming or      2.2             –         –         V

               verify

IILP           Input current when applying VILP to P1[0] or       –          –       0.2         mA  Driving internal pull-down

               P1[1] during programming or verify                                                    resistor.

IIHP           Input current when applying VIHP to P1[0] or       –          –       1.5         mA  Driving internal pull-down

               P1[1] during programming or verify                                                    resistor.

VOLV           Output low voltage during programming or           –          –  0.75             V

               verify

VOHV           Output high voltage during programming or     VDD – 1.0       –  VDD              V

               verify

FlashENPB      Flash endurance (per block)[8]                1,000           –         –         –   Erase/write cycles per block.

FlashENT       Flash endurance (total)[9]                    128,000         –         –         –   Erase/write cycles.

FlashDR        Flash data retention                          10              –         –     Years

Notes

8.    The erase/write cycle limit per block (FlashENPB) is only guaranteed if the device operates within one voltage range. Voltage ranges are 3.0 V to 3.6 V and 4.75 V to

      5.25 V.

9.    The maximum total number of allowed erase/write cycles is the minimum FlashENPB value multiplied by the number of flash blocks in the device.

Document Number: 001-54650 Rev. *E                                                                                                                          Page 13 of 30

                                                                                                                                                                             [+]  Feedback
                                                                                                                                              CY8C20234

AC Electrical Characteristics

AC Chip Level Specifications

Table 11 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and

–40 °C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These

are for design guidance only.

Table 11.  AC  Chip-Level Specifications

Symbol                         Description                   Min   Typ  Max                                           Units                   Notes

FCPU1          CPU frequency                                 0.71  –    12.6                                          MHz    12 MHz only for SLIMO Mode = 0

F32K1          ILO frequency                                 15    32   64                                            kHz    This specification applies when the

                                                                                                                             ILO has been trimmed.

F32KU          ILO untrimmed frequency                       5     –    100                                           kHz    After a reset and before the M8C

                                                                                                                             processor starts to execute, the ILO

                                                                                                                             is not trimmed.

FIMO12         IMO frequency for 12 MHz                      11.4  12   12.6                                          MHz    Trimmed using factory trim values.

                                                                                                                             See Figure 4 on page 9,

                                                                                                                             SLIMO Mode = 0.

FIMO6          IMO frequency for 6 MHz                       5.5   6.0  6.5                                           MHz    Trimmed using factory trim values.

                                                                                                                             See Figure 4 on page 9,

                                                                                                                             SLIMO Mode = 1.

DCIMO          IMO duty cycle                                40    50   60                                            %

DCILO          ILO duty cycle                                20    50   80                                            %

tXRST          External reset pulse width                    10    –    –                                             μs

SRPOWERUP      Power supply slew rate                        –     –    250                                           V/ms   VDD slew rate during power-up.

tPOWERUP       Time between end of POR state and CPU         –     16   100                                           ms     Power-up from 0 V.

               code execution

tJIT_IMO [10]  12 MHz IMO cycle-to-cycle jitter (RMS)        –     200  1600                                          ps

               12 MHz IMO long-term N cycle-to-cycle jitter  –     600  1400                                          ps     N = 32

               (RMS)

               12 MHz IMO period jitter (RMS)                –     100  900                                           ps

Note

10. Refer to Cypress Jitter Specifications Application Note – AN5054 at http://www.cypress.com for more information.

Document Number: 001-54650 Rev. *E                                                                                                                   Page 14 of 30

                                                                                                                                                                   [+] Feedback
                                                                                                                        CY8C20234

AC GPIO Specifications

Table 12 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and

–40 °C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These

are for design guidance only.

Table 12.  AC GPIO Specifications

   Symbol                      Description                                 Min    Typ  Max         Units                Notes

FGPIO      GPIO operating frequency                                        0      –    6.30        MHz    Normal strong mode, Port 1.

tRISE023   Rise time, strong mode, Cload = 50 pF                           15     –    80          ns     VDD = 3.0 V to 3.6 V and 4.75 V to 5.25

           Ports 0, 2, 3                                                                                  V, 10% - 90%

tRISE1     Rise time, strong mode, Cload = 50 pF                           10     –    50          ns     VDD = 3.0 V to 3.6 V, 10% - 90%

           Port 1

tFALL      Fall time, strong mode, Cload = 50 pF                           10     –    50          ns     VDD = 3.0 V to 3.6 V and 4.75 V to 5.25

           all Ports                                                                                      V, 10% - 90%

                                             Figure 5.                     GPIO Timing Diagram

                                        90%

                                  GPIO

                                   Pin

                                  Output

                                  Voltage

                                        10%

                                             TttRRTRIISSRisEEie10s20e3213              tTFAFLaLll

AC Comparator Specifications

Table 13 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and

–40 °C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These

are for design guidance only.

Table 13.  AC Comparator Specifications

   Symbol                      Description                                 Min    Typ  Max         Units                Notes

tCOMP      Comparator response time, 50 mV                                 –      –    100         ns     VDD > 3.6 V

           overdrive                                                       –      –    200         ns     3.0 V ≤ VDD ≤ 3.6 V

AC External Clock Specifications

Table 14 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and

–40 °C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40°C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These

are for design guidance only.

Table 14.  AC External Clock Specifications

   Symbol                      Description                                 Min    Typ  Max         Units                Notes

FOSCEXT    Frequency                                                       0.750  –    12.6        MHz

–          High period                                                     38     –    5300        ns

–          Low period                                                      38     –    –           ns

–          Power-up IMO to switch                                          150    –    –           μs

Document Number: 001-54650 Rev. *E                                                                                             Page 15 of 30

                                                                                                                                                   [+]  Feedback
                                                                                                 CY8C20234

AC Programming Specifications

Table 15 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and

–40°C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These

are for design guidance only.

Table 15.  AC  Programming Specifications

Symbol                         Description               Min      Typ  Max   Units               Notes

tRSCLK         Rise time of SCLK                         1        –    20    ns

tFSCLK         Fall time of SCLK                         1        –    20    ns

tSSCLK         Data setup time to falling edge of SCLK   40       –    –     ns

tHSCLK         Data hold time from falling edge of SCLK  40       –    –     ns

FSCLK          Frequency of SCLK                         0        –    8     MHz

tERASEB        Flash erase time (block)                  –        10   40    ms

tWRITE         Flash block write time                    –        40   160   ms

tDSCLK         Data out delay from falling edge of SCLK  –        –    45    ns     VDD > 3.6 V

tDSCLK3        Data out delay from falling edge of SCLK  –        –    50    ns     3.0 V ≤ VDD  ≤ 3.6 V

tPRGH          Total flash block program time            –        –    100   ms     TJ ≥ 0 °C

               (tERASEB + tWRITE), hot

tPRGC          Total flash block program time            –        –    200   ms     TJ < 0 °C

               (tERASEB + tWRITE), cold

AC SPI Specifications

Table 16 and Table 17 list the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to

5.25 V and –40 °C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at

25 °C. These are for design guidance only.

Table 16.  SPI Master AC Specifications

Symbol                         Parameter                 Min      Typ  Max   Units               Notes

FSCLK          SCLK clock frequency                      –        –    12.6  MHz

DCSCLK         SCLK duty cycle                           –        50   –     %

tSETUP         MISO to SCLK setup time                   40       –    –     ns

tHOLD          SCLK to MISO hold time                    40       –    –     ns

tOUT_VAL       SCLK to MOSI valid time                   –        –    40    ns

tOUT_HIGH      MOSI high time                            40       –    –     ns

Table 17.  SPI Slave AC Specifications

Symbol                         Parameter                 Min      Typ  Max   Units               Notes

FSCLK          SCLK clock frequency                      –        –    12.6  MHz

tLOW           SCLK low time                             39.6     –    –     ns

tHIGH          SCLK high time                            39.6     –    –     ns

tSETUP         MOSI to SCLK setup time                   30       –    –     ns

tHOLD          SCLK to MOSI hold time                    50       –    –     ns

tSS_MISO       SS low to MISO valid                      –        –    153   ns

tSCLK_MISO     SCLK to MISO valid                        –        –    125   ns

tSS_HIGH       SS high time                              50       –    –     ns

tSS_SCLK       Time from SS low to first SCLK            2/FSCLK  –    –     ns

tSCLK_SS       Time from last SCLK to SS high            2/FSCLK  –    –     ns

Document Number: 001-54650 Rev. *E                                                               Page 16 of 30

                                                                                                                                      [+]  Feedback
                                                                                                                                                  CY8C20234

AC I2C Specifications

Table 18 lists the guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75 V to 5.25 V and

–40 °C ≤ TA ≤ 85 °C or 3.0 V to 3.6 V and –40 °C ≤ TA ≤ 85 °C, respectively. Typical parameters apply to 5 V or 3.3 V at 25 °C. These

are for design guidance only.

Table 18.  AC Characteristics of the I2C SDA and SCL Pins

Symbol                                         Description               Standard     Mode                  Fast  Mode                                     Units

                                                                         Min          Max                   Min                                   Max

FSCLI2C    SCL clock frequency                                           0            100[11]               0        400[11]                                      kHz

tHDSTAI2C  Hold time (repeated) START condition. After this period,      4.0          –                     0.6                                   –                          μs

           the first clock pulse is generated

tLOWI2C    LOW period of the SCL clock                                   4.7          –                     1.3                                   –                          μs

tHIGHI2C   HIGH period of the SCL clock                                  4.0          –                     0.6                                   –                          μs

tSUSTAI2C  Setup time for a repeated START condition                     4.7          –                     0.6                                   –                          μs

tHDDATI2C  Data hold time                                                0            –                     0                                     –                          μs

tSUDATI2C  Data setup time                                               250          –        100[12]                                            –                          ns

tSUSTOI2C  Setup time for STOP condition                                 4.0          –                     0.6                                   –                          μs

tBUFI2C    Bus free time between a STOP and START condition              4.7          –                     1.3                                   –                          μs

tSPI2C     Pulse width of spikes are suppressed by the input filter      –            –                     0                                     50                         ns

                                    Figure 6.  Definition for Timing for Fast/Standard Mode on the I2C Bus

I2C_SDA

                        tSUDATI2C              tHDDATI2C tSUSTAI2C                    tSPI2C

                       tHDSTAI2C                                                                                                                  tBUFI2C

I2C_SCL

                        tHIGHI2C    tLOWI2C                                                 tSUSTOI2C

           S                                                         Sr                                           P                                        S

       START Condition                                      Repeated START Condition           STOP Condition

Notes

11. FSCLI2C is derived from SysClk of the PSoC. This specification assumes that SysClk is operating at 12 MHz, nominal. If SysClk is at a lower frequency, then the FSCLI2C
specification adjusts accordingly.

12. A Fast-Mode I2C-bus device can be used in a Standard-Mode I2C-bus system, but the requirement tSUDATI2C ≥ 250 ns must then be met. This is automatically the
case if the device does not stretch the LOW period of the SCL signal. If such device does stretch the LOW period of the SCL signal, it must output the next data bit
to the SDA line trmax + tSUDATI2C = 1000 + 250 = 1250 ns (according to the Standard-Mode I2C-bus specification) before the SCL line is released.

Document Number: 001-54650 Rev. *E                                                                                                                     Page 17 of 30

                                                                                                                                                                                 [+]  Feedback
                                                                                                           CY8C20234

Packaging Information

This section illustrates the packaging specifications for the automotive CY8C20x34 PSoC device along with the thermal impedances

for each package.

Important Note Emulation tools may require a larger area on the target PCB than the chip's footprint. For a detailed description of

the emulation tools' dimensions, refer to the emulator pod drawings at http://www.cypress.com.

For information on the preferred dimensions for mounting QFN packages, see the application note “Application Notes for Surface

Mount Assembly of Amkor's MicroLeadFrame (MLF) Packages” available at http://www.amkor.com.

                                             Figure 7.  16-Pin (3 × 3 × 0.60 mm) QFN (Sawn)

                                                                                                           001-09116 *E

Thermal Impedances

Table 19 illustrates the minimum solder reflow peak temperature  Solder Reflow Specifications

to achieve good solderability.                                   Table 20 shows the solder reflow temperature limits that must not

Table 19.  Thermal Impedances Per Package                        be exceeded.

      Package              Typical θJA [12]                      Table 20.  Solder Reflow Specifications

16-pin QFN                 46 °C/W                               Package                     Maximum Peak  Maximum Time

                                                                               Temperature (TC)            above TC – 5 °C

                                                                 16-pin QFN                     260 °C     30 seconds

Note

12. TJ = TA + Power × θJA

Document Number: 001-54650 Rev. *E                                                                         Page 18 of 30

                                                                                                                                     [+]  Feedback
                                                                                                      CY8C20234

Tape and Reel Information

                                         Figure 8.  16-Pin  QFN Carrier Tape Drawing

                                                                                      ALL DIMENSIONS  ARE IN MILLIMETERS

                                                                                                                001-11785  **

Table 21.  Tape and Reel Specifications

            Cover Tape                   Hub Size           Minimum Leading           Minimum         Standard Full Reel

Package     Width (mm)                   (inches)           Empty Pockets    Trailing Empty           Quantity

                                                                                      Pockets

16-Pin QFN  9.2                          7                  63                        38              2500

Document Number: 001-54650 Rev. *E                                                                          Page 19 of 30

                                                                                                                               [+]  Feedback
                                                                                                                      CY8C20234

Development Tool Selection

This section presents the development tools available for the automotive CY8C20x34 family.

Software                                                            Evaluation Tools

PSoC Designer                                                       All evaluation tools can be purchased from the Cypress Online

                                                                    Store. The online store also has the most up to date information

At the core of the PSoC development software suite is PSoC          on kit contents, descriptions, and availability.

Designer, used to generate PSoC firmware applications. PSoC

Designer is available free of charge at http://www.cypress.com      CY3210-PSoCEval1

and includes a free C compiler.                                     The CY3210-PSoCEval1 kit features an evaluation board and

PSoC Programmer                                                     the MiniProg1 programming unit. The evaluation board includes

                                                                    an LCD module, potentiometer, LEDs, an RS-232 port, and

Flexible enough to be used on the bench in development, yet         plenty of breadboarding space to meet all of your evaluation

suitable for factory programming, PSoC Programmer works             needs. The kit includes:

either as a standalone programming application or it can operate

directly from PSoC Designer or PSoC Express. PSoC                   ■ Evaluation Board with LCD Module

Programmer software is compatible with both PSoC ICE-Cube           ■ MiniProg Programming Unit

In-Circuit Emulator and PSoC MiniProg. PSoC programmer is

available free of charge at http://www.cypress.com.                 ■ 28-Pin CY8C29466-24PXI PDIP PSoC Device Sample (2)

Development Kits                                                    ■ PSoC Designer Software CD

All development kits can be purchased from the Cypress Online       ■ Getting Started Guide

Store. The online store also has the most up to date information    ■ USB 2.0 Cable

on kit contents, descriptions, and availability.

CY3215-DK Basic Development Kit                                     CY3210-20X34 Evaluation Pod (EvalPod)

The CY3215-DK is for prototyping and development with PSoC          PSoC EvalPods are pods that connect to the ICE In-Circuit

Designer. This kit supports in-circuit emulation and the software   Emulator (CY3215-DK kit) to allow debugging capability. They

interface enables users to run, halt, and single step the           can also function as a standalone device without debugging

processor and view the content of specific memory locations.        capability. The EvalPod has a 28-pin DIP footprint on the bottom

PSoC Designer also supports the advance emulation features.         for easy connection to development kits or other hardware. The

The kit includes:                                                   top of the EvalPod has prototyping headers for easy connection

                                                                    to the device's pins. CY3210-20X34 provides evaluation of the

■ ICE-Cube Unit                                                     CY8C20x34 PSoC device family.

■ 28-Pin PDIP Emulation Pod for CY8C29466-24PXI

■ 28-Pin CY8C29466-24PXI PDIP PSoC Device Samples (two)

■ PSoC Designer Software CD

■ ISSP Cable

■ MiniEval Socket Programming and Evaluation board

■ Backward Compatibility Cable (for connecting to legacy Pods)

■ Universal 110/220 Power Supply (12 V)

■ European Plug Adapter

■ USB 2.0 Cable

■ Getting Started Guide

■ Development Kit Registration form

CY3280-BK1

The CY3280-BK1 Universal CapSense Control Kit is designed

for easy prototyping and debug of CapSense designs with pre

defined control circuitry and plug-in hardware. The kit comes with

a control boards for CY8C20x34 and CY8C21x34 devices as

well as a breadboard module and a button(5)/slider module.

Document Number: 001-54650 Rev. *E                                                                                    Page 20 of 30

                                                                                                                                      [+] Feedback
                                                                                                                                                   CY8C20234

Device Programmers                                                            CY3207ISSP In-System Serial Programmer (ISSP)

All device programmers are purchased from the Cypress Online                  The CY3207ISSP is a production programmer. It includes

Store.                                                                        protection circuitry and an industrial case that is more robust than

                                                                              the MiniProg in a production-programming environment.

CY3210-MiniProg1                                                              Note  CY3207ISSP needs special software and is not

The CY3210-MiniProg1 kit allows a user to program PSoC                        compatible with PSoC Programmer. This software is free and

devices via the MiniProg1 programming unit. The MiniProg is a                 can be downloaded from http://www.cypress.com. The kit

small, compact prototyping programmer that connects to the PC                 includes:

via a provided USB 2.0 cable. The kit includes:                               ■ CY3207 Programmer Unit

■ MiniProg Programming Unit                                                   ■ PSoC ISSP Software CD

■ MiniEval Socket Programming and Evaluation Board                            ■ 110 ~ 240 V Power Supply, Euro-Plug Adapter

■ 28-Pin CY8C29466-24PXI PDIP PSoC Device Sample                              ■ USB 2.0 Cable

■ PSoC Designer Software CD

■ Getting Started Guide

■ USB 2.0 Cable

Accessories (Emulation and Programming)

Table 22.  Emulation and Programming Accessories

        Part Number          Pin                 Pod Kit [13]                       Foot Kit [14]                 Prototyping                      Adapter [15]

                             Package                                                                              Module

CY8C20234-12LKXA           16-pin QFN               –                                    –                        CY3210-20X34                     –

Notes

13. Pod kit contains an emulation pod, a flex-cable (connects the pod to the ICE), two feet, and device samples.

14. Foot kit includes surface mount feet that is soldered to the target PCB.

15. Programming adapter converts non-DIP package to DIP footprint. Specific details and ordering information for each of the adapters is found at

http://www.emulation.com.

Document Number: 001-54650 Rev. *E                                                                                                                 Page 21 of 30

                                                                                                                                                                 [+]  Feedback
                                                                                                                CY8C20234

Ordering Information

Table 23 lists the automotive CY8C20x34 PSoC device key package features and ordering codes.

Table 23.  PSoC Device Key Features and Ordering Information

           Package           Ordering Code      Flash    SRAM      Digital  CapSense          Digital   Analog      Analog   XRES

                                                (Bytes)  (Bytes)   Blocks   Blocks            I/O Pins  Inputs      Outputs  Pin

16-pin (3 × 3 × 0.6 mm)      CY8C20234-12LKXA   8K            512  0                1         13            13          0    Yes

QFN, sawn

16-pin (3 × 3 × 0.6 mm)      CY8C20234-12LKXAT  8K            512  0                1         13            13          0    Yes

QFN, sawn (tape and reel)

Ordering Code Definitions

CY  8  C   20  xxx-  12  xx

                                    Package Type:                  Thermal Rating:

                                    PX = PDIP Pb-free              A = Automotive –40 °C to +85         °C

                                    SX = SOIC Pb-free              C = Commercial

                                    PVX = SSOP Pb-free             E = Automotive Extended –40          °C to +125  °C

                                    LFX/LKX = QFN Pb-free          I = Industrial

                                    AX = TQFP Pb-free

                                    CPU Speed: 12 MHz

                                    Part Number

                                    Family Code

                                    Technology Code: C = CMOS

                                    Marketing Code: 8 = PSoC

                                    Company ID: CY = Cypress

Document Number: 001-54650 Rev. *E                                                                                      Page 22 of 30

                                                                                                                                   [+] Feedback
                                                                                                             CY8C20234

Reference Information

Acronyms

Table 24 lists the acronyms that are used in this document.

Table 24.  Acronyms Used in this Datasheet

Acronym                         Description                  Acronym                            Description

AC         alternating current                               LVD      low voltage detect

ADC        analog-to-digital converter                       MCU      microcontroller unit

AEC        Automotive Electronics Council                    MIPS     million instructions per second

API        application programming interface                 PCB      printed circuit board

CMOS       complementary metal oxide semiconductor           PDIP     plastic dual inline package

CPU        central processing unit                           PGA      programmable gain amplifier

DAC        digital-to-analog converter                       POR      power-on reset

DC         direct current                                    PPOR     precision (POR)

EEPROM     electrically erasable programmable read-only      PSoC®    Programmable System-on-Chip

           memory

GPIO       general-purpose I/O                               PWM      pulse-width modulator

I/O        input/output                                      QFN      quad flat no leads

ICE        in-circuit emulator                               RMS      root mean square

IDE        integrated development environment                SLIMO    slow IMO

ILO        internal low-speed oscillator                     SPI      serial peripheral interface

IMO        internal main oscillator                          SRAM     static random-access memory

ISSP       in-system serial programming                      SROM     supervisory read-only memory

LCD        liquid crystal display                            USB      universal serial bus

LDO        low dropout regulator                             WDT      watchdog timer

LED        light-emitting diode                              XRES     external reset

Reference Documents

PSoC® CY8C20x34 and PSoC® CY8C20x24 Technical Reference Manual (TRM) (001-13033)

Understanding Datasheet Jitter Specifications for Cypress Timing Products – AN5054 (001-14503)

Application Notes for Surface Mount Assembly of Amkor's MicroLeadFrame (MLF) Packages – available at http://www.amkor.com.

Document Number: 001-54650 Rev. *E                                                                           Page 23 of 30

                                                                                                                            [+] Feedback
                                                                                                                       CY8C20234

Document Conventions

Units of Measure

Table 25 lists the units of measures.

Table 25.    Units of Measure

      Symbol                    Unit   of  Measure               Symbol                           Unit  of  Measure

°C                 degree Celsius                            mV                       millivolt

KB                 1024 bytes                                nA                       nanoampere

kHz                kilohertz                                 ns                       nanosecond

kΩ                 kilohm                                    Ω                        ohm

MHz                megahertz                                 %                        percent

µA                 microampere                               pF                       picofarad

µs                 microsecond                               ps                       picosecond

mA                 milliampere                               V                        volt

mm                 millimeter                                W                        watt

ms                 millisecond

Numeric Conventions

Hexadecimal numbers are represented with all letters in uppercase with an appended lowercase ‘h’ (for example, ‘14h’ or ‘3Ah’).

Hexadecimal numbers may also be represented by a ‘0x’ prefix, the C coding convention. Binary numbers have an appended

lowercase ‘b’ (for example, 01010100b’ or ‘01000011b’). Numbers not indicated by an ‘h’ or ‘b’ are decimals.

Glossary

active high        1. A logic signal having its asserted state as the logic 1 state.

                   2. A logic signal having the logic 1 state as the higher voltage of the two states.

analog blocks      The basic programmable opamp circuits. These are SC (switched capacitor) and CT (continuous

                   time) blocks. These blocks can be interconnected to provide ADCs, DACs, multi-pole filters, gain

                   stages, and much more.

analog-to-digital  A device that changes an analog signal to a digital signal of corresponding magnitude. Typically,

(ADC)              an ADC converts a voltage to a digital number. The digital-to-analog (DAC) converter performs

                   the reverse operation.

API (Application   A series of software routines that comprise an interface between a computer application and

Programming        lower level services and functions (for example, user modules and libraries). APIs serve as

Interface)         building blocks for programmers that create software applications.

asynchronous       A signal whose data is acknowledged or acted upon immediately, irrespective of any clock signal.

bandgap            A stable voltage reference design that matches the positive temperature coefficient of VT with

reference          the negative temperature coefficient of VBE, to produce a zero temperature coefficient (ideally)

                   reference.

bandwidth          1. The frequency range of a message or information processing system measured in hertz.

                   2. The width of the spectral region over which an amplifier (or absorber) has substantial gain (or

                     loss); it is sometimes represented more specifically as, for example, full width at half maximum.

bias               1. A systematic deviation of a value from a reference value.

                   2. The amount by which the average of a set of values departs from a reference value.

                   3. The electrical, mechanical, magnetic, or other force (field) applied to a device to establish a

                     reference level to operate the device.

Document Number: 001-54650 Rev. *E                                                                                      Page 24 of  30

                                                                                                                                    [+]  Feedback
                                                                                                                         CY8C20234

Glossary    (continued)

block               1. A functional unit that performs a single function, such as an oscillator.

                    2. A functional unit that may be configured to perform one of several functions, such as a digital

                          PSoC block or an analog PSoC block.

buffer              1. A storage area for data that is used to compensate for a speed difference, when transferring

                          data from one device to another. Usually refers to an area reserved for IO operations, into

                          which data is read, or from which data is written.

                    2. A portion of memory set aside to store data, often before it is sent to an external device or as

                          it is received from an external device.

                    3. An amplifier used to lower the output impedance of a system.

bus                 1. A named connection of nets. Bundling nets together in a bus makes it easier to route nets

                          with similar routing patterns.

                    2. A set of signals performing a common function and carrying similar data. Typically represented

                          using vector notation; for example, address[7:0].

                    3. One or more conductors that serve as a common connection for a group of related devices.

clock               The device that generates a periodic signal with a fixed frequency and duty cycle. A clock is

                    sometimes used to synchronize different logic blocks.

comparator          An electronic circuit that produces an output voltage or current whenever two input levels simultaneously

                    satisfy predetermined amplitude requirements.

compiler            A program that translates a high level language, such as C, into machine language.

configuration       In PSoC devices, the register space accessed when the XIO bit, in the CPU_F register, is set to

space               ‘1’.

crystal oscillator  An oscillator in which the frequency is controlled by a piezoelectric crystal. Typically a piezoelectric

                    crystal is less sensitive to ambient temperature than other circuit components.

cyclic redundancy   A calculation used to detect errors in data communications, typically performed using a linear

check (CRC)         feedback shift register. Similar calculations may be used for a variety of other purposes such as

                    data compression.

data bus            A bi-directional set of signals used by a computer to convey information from a memory location

                    to the central processing unit and vice versa. More generally, a set of signals used to convey

                    data between digital functions.

debugger            A hardware and software system that allows the user to analyze the operation of the system

                    under development. A debugger usually allows the developer to step through the firmware one

                    step at a time, set break points, and analyze memory.

dead band           A period of time when neither of two or more signals are in their active state or in transition.

digital blocks      The 8-bit logic blocks that can act as a counter, timer, serial receiver, serial transmitter, CRC

                    generator, pseudo-random number generator, or SPI.

digital-to-analog   A device that changes a digital signal to an analog signal of corresponding magnitude. The analog-

(DAC)               to-digital (ADC) converter performs the reverse operation.

duty cycle          The relationship of a clock period high time to its low time, expressed as a percent.

Document Number: 001-54650 Rev. *E                                                                                            Page 25 of 30

                                                                                                                                    [+] Feedback
                                                                                                                          CY8C20234

Glossary     (continued)

emulator            Duplicates (provides an emulation of) the functions of one system with a different system, so that

                    the second system appears to behave like the first system.

external reset      An active high signal that is driven into the PSoC device. It causes all operation of the CPU and

(XRES)              blocks to stop and return to a pre-defined state.

flash               An electrically programmable and erasable, non-volatile technology that provides users with the

                    programmability and data storage of EPROMs, plus in-system erasability. Non-volatile means

                    that the data is retained when power is off.

Flash block         The smallest amount of Flash ROM space that may be programmed at one time and the smallest

                    amount of Flash space that may be protected. A Flash block holds 64 bytes.

frequency           The number of cycles or events per unit of time, for a periodic function.

gain                The ratio of output current, voltage, or power to input current, voltage, or power, respectively.

                    Gain is usually expressed in dB.

I2C                 A two-wire serial computer bus by Philips Semiconductors (now NXP Semiconductors). I2C is an

                    Inter-Integrated Circuit. It is used to connect low-speed peripherals in an embedded system. The

                    original system was created in the early 1980s as a battery control interface, but it was later used

                    as a simple internal bus system for building control electronics. I2C uses only two bi-directional

                    pins, clock and data, both running at +5 V and pulled high with resistors. The bus operates at 100

                    kbits/second in standard mode and 400 kbits/second in fast mode.

ICE                 The in-circuit emulator that allows users to test the project in a hardware environment, while

                    viewing the debugging device activity in a software environment (PSoC Designer).

input/output (I/O)  A device that introduces data into or extracts data from a system.

interrupt           A suspension of a process, such as the execution of a computer program, caused by an event

                    external to that process, and performed in such a way that the process can be resumed.

interrupt service   A block of code that normal code execution is diverted to when the M8C receives a hardware

routine (ISR)       interrupt. Many interrupt sources may each exist with its own priority and individual ISR code

                    block. Each ISR code block ends with the RETI instruction, returning the device to the point in

                    the program where it left normal program execution.

jitter              1. A misplacement of the timing of a transition from its ideal position. A typical form of corruption that occurs  on

                    serial data streams.

                    2. The abrupt and unwanted variations of one or more signal characteristics, such as the interval between

                    successive pulses, the amplitude of successive cycles, or the frequency or phase of successive cycles.

low-voltage detect  A circuit that senses VDD and provides an interrupt to the system when VDD falls below a

(LVD)               selected threshold.

M8C                 An 8-bit Harvard-architecture microprocessor. The microprocessor coordinates all activity inside

                    a PSoC by interfacing to the Flash, SRAM, and register space.

master device       A device that controls the timing for data exchanges between two devices. Or when devices are

                    cascaded in width, the master device is the one that controls the timing for data exchanges

                    between the cascaded devices and an external interface. The controlled device is called the

                    slave device.

Document Number: 001-54650 Rev. *E                                                                                        Page 26 of 30

                                                                                                                                           [+] Feedback
                                                                                                                        CY8C20234

Glossary     (continued)

microcontroller  An integrated circuit chip that is designed primarily for control systems and products. In addition

                 to a CPU, a microcontroller typically includes memory, timing circuits, and IO circuitry. The reason

                 for this is to permit the realization of a controller with a minimal quantity of chips, thus

                 achieving maximal possible miniaturization. This in turn, reduces the volume and the cost of

                 the controller. The microcontroller is normally not used for general-purpose computation as is a

                 microprocessor.

mixed-signal     The reference to a circuit containing both analog and digital techniques and components.

modulator        A device that imposes a signal on a carrier.

noise            1. A disturbance that affects a signal and that may distort the information carried by the signal.

                 2. The random variations of one or more characteristics of any entity such as voltage, current, or data.

oscillator       A circuit that may be crystal controlled and is used to generate a clock frequency.

parity           A technique for testing transmitting data. Typically, a binary digit is added to the data to make the

                 sum of all the digits of the binary data either always even (even parity) or always odd (odd parity).

phase-locked     An electronic circuit that controls an oscillator so that it maintains a constant phase angle relative

loop (PLL)       to a reference signal.

pinouts          The pin number assignment: the relation between the logical inputs and outputs of the PSoC

                 device and their physical counterparts in the printed circuit board (PCB) package. Pinouts

                 involve pin numbers as a link between schematic and PCB design (both being computer generated

                 files) and may also involve pin names.

port             A group of pins, usually eight.

power on reset   A circuit that forces the PSoC device to reset when the voltage is below a pre-set level. This is

(POR)            one type of hardware reset.

PSoC®            Cypress Semiconductor’s PSoC® is a registered trademark and Programmable System-on-

                 Chip™ is a trademark of Cypress.

PSoC Designer™   The software for Cypress’ Programmable System-on-Chip technology.

pulse width      An output in the form of duty cycle which varies as a function of the applied measurand

modulator (PWM)

RAM              An acronym for random access memory. A data-storage device from which data can be read out

                 and new data can be written in.

register         A storage device with a specific capacity, such as a bit or byte.

reset            A means of bringing a system back to a know state. See hardware reset and software reset.

ROM              An acronym for read only memory. A data-storage device from which data can be read out, but

                 new data cannot be written in.

serial           1. Pertaining to a process in which all events occur one after the other.

                 2. Pertaining to the sequential or consecutive occurrence of two or more related activities in a single   device  or

                 channel.

Document Number: 001-54650 Rev. *E                                                                                         Page 27 of 30

                                                                                                                                       [+]  Feedback
                                                                                                                     CY8C20234

Glossary       (continued)

settling time   The time it takes for an output signal or value to stabilize after the input has changed from one

                value to another.

shift register  A memory storage device that sequentially shifts a word either left or right to output a stream of

                serial data.

slave device    A device that allows another device to control the timing for data exchanges between two

                devices. Or when devices are cascaded in width, the slave device is the one that allows another

                device to control the timing of data exchanges between the cascaded devices and an external

                interface. The controlling device is called the master device.

SRAM            An acronym for static random access memory. A memory device allowing users to store and

                retrieve data at a high rate of speed. The term static is used because, after a value has been

                loaded into an SRAM cell, it remains unchanged until it is explicitly altered or until power is

                removed from the device.

SROM            An acronym for supervisory read only memory. The SROM holds code that is used to boot the

                device, calibrate circuitry, and perform Flash operations. The functions of the SROM may be

                accessed in normal user code, operating from Flash.

stop bit        A signal following a character or block that prepares the receiving device to receive the next

                character or block.

synchronous     1. A signal whose data is not acknowledged or acted upon until the next active edge of a clock signal.

                2. A system whose operation is synchronized by a clock signal.

tri-state       A function whose output can adopt three states: 0, 1, and Z (high-impedance). The function does

                not drive any value in the Z state and, in many respects, may be considered to be disconnected

                from the rest of the circuit, allowing another output to drive the same net.

UART            A UART or universal asynchronous receiver-transmitter translates between parallel bits of data

                and serial bits.

user modules    Pre-build, pre-tested hardware/firmware peripheral functions that take care of managing and

                configuring the lower level Analog and Digital PSoC Blocks. User Modules also provide high

                level API (Application Programming Interface) for the peripheral function.

user space      The bank 0 space of the register map. The registers in this bank are more likely to be modified

                during normal program execution and not just during initialization. Registers in bank 1 are most

                likely to be modified only during the initialization phase of the program.

VDD             A name for a power net meaning "voltage drain." The most positive power supply signal. Usually

                5 V or 3.3 V.

VSS             A name for a power net meaning "voltage source." The most negative power supply signal.

watchdog timer  A timer that must be serviced periodically. If it is not serviced, the CPU resets after a specified

                period of time.

Document Number: 001-54650 Rev. *E                                                                                      Page 28 of 30

                                                                                                                                [+] Feedback
                                                                                                           CY8C20234

Document History Page

Document Title: CY8C20234 Automotive PSoC® Programmable System-on-Chip

Document Number: 001-54650

Revision  ECN      Orig. of         Submission                              Description of Change

                   Change           Date

**        2743436  MASJ/AESA        07/24/09    New data sheet.

*A        2799448  BTK              11/05/09    Updated Features section. Updated text of PSoC Functional Overview

                                                section. Updated Getting Started section. Made corrections and minor text

                                                edits to Pinouts section. Changed the name of some sections to improve

                                                consistency. Added clarifying comments to some electrical specifications.

                                                Fixed all AC specifications to conform to a ±5% IMO accuracy. Made other

                                                miscellaneous minor text edits. Deleted some non-applicable or redundant

                                                information. Improved and edited content in Development Tool Selection

                                                section. Improved the bookmark structure. Changed FlashENT, FOSCEXT,

                                                TERASEB, and TWRITE electrical specifications according to MASJ input.

                                                Added and slightly modified the expanded SPI AC specifications from

                                                001-05356 Rev *I. Added a table of contents.

*B        2822792  BTK/AESA         12/07/2009  Added TPRGH, TPRGC, F32KU, DCILO, and TPOWERUP electrical specifications.

                                                Updated the footnotes for Table 10, “DC Programming Specifications,” on

                                                page 13. Added maximum values and updated typical values for TERASEB

                                                and TWRITE electrical specifications. Replaced TRAMP electrical specification

                                                with SRPOWERUP electrical specification. Changed FIMO6 electrical specifi-

                                                cation to have an 8.33% accuracy instead of 5%. Added “Contents” on

                                                page 2.

*C        2888007  NJF              03/30/2010  Updated Cypress website links.

                                                Updated CapSense Analog System. Removed PSoC Designer 4.4 reference

                                                in PSoC Designer Software Subsystems.

                                                Added TBAKETEMP and TBAKETIME parameters in Absolute Maximum Ratings.

                                                Removed DC Low Power Comparator Specifications, AC Analog Mux Bus

                                                Specifications, and AC Low Power Comparator Specifications.

                                                Updated Packaging Information.

                                                Added Solder Reflow Peak Temperature.

                                                Removed Third Party Tools and Build a PSoC Emulator into Your Board.

                                                Updated links in Sales, Solutions, and Legal Information.

*D        3043236  ARVM             09/30/10    Under section “AC Comparator Amplifier Specifications”, the caption for spec

                                                table changed from “AC Operational Amplifier Specifications” to “AC

                                                Comparator Specifications”. Also the section heading changed to AC

                                                Comparator specifications.

*E        3272879  BTK/NJF          06/10/11    Updated I2C timing diagram to improve clarity.

                                                Added VDDP, VDDLV, and VDDHV electrical specifications to give more infor-
                                                mation for programming the device.

                                                Updated solder reflow temperature specifications to give more clarity.

                                                Updated the jitter specifications.

                                                Added PSoC Device Characteristics table.

                                                Updated the F32KU electrical specification.
                                                Added RPD electrical specification.
                                                Updated note for the TSTG electrical specification to add more clarity.
                                                Updated Units of Measure, Acronyms, Glossary, and References sections.

                                                Added Tape and Reel Specifications section.

Document Number: 001-54650 Rev. *E                                                                           Page 29 of 30

                                                                                                                               [+]  Feedback
                                                                                                                                                 CY8C20234

Sales, Solutions, and Legal Information

Worldwide Sales and Design Support

Cypress maintains a worldwide network of offices, solution centers, manufacturer’s representatives, and distributors. To find the office

closest to you, visit us at Cypress Locations.

Products

Automotive                                  cypress.com/go/automotive                                                            PSoC Solutions

Clocks & Buffers                            cypress.com/go/clocks                                                                psoc.cypress.com/solutions

Interface                                   cypress.com/go/interface                                                             PSoC 1 | PSoC 3 | PSoC 5

Lighting & Power Control                    cypress.com/go/powerpsoc

                                            cypress.com/go/plc

Memory                                      cypress.com/go/memory

Optical & Image Sensing                     cypress.com/go/image

PSoC                                        cypress.com/go/psoc

Touch Sensing                               cypress.com/go/touch

USB Controllers                             cypress.com/go/USB

Wireless/RF                                 cypress.com/go/wireless

© Cypress Semiconductor Corporation, 2009-2011. The information contained herein is subject to change without notice. Cypress Semiconductor Corporation assumes no responsibility for the use of

any circuitry other than circuitry embodied in a Cypress product. Nor does it convey or imply any license under patent or other rights. Cypress products are not warranted nor intended to be used for

medical, life support, life saving, critical control or safety applications, unless pursuant to an express written agreement with Cypress. Furthermore, Cypress does not authorize its products for use as

critical components in life-support systems where a malfunction or failure may reasonably be expected to result in significant injury to the user. The inclusion of Cypress products in life-support systems

application implies that the manufacturer assumes all risk of such use and in doing so indemnifies Cypress against all charges.

Any Source Code (software and/or firmware) is owned by Cypress Semiconductor Corporation (Cypress) and is protected by and subject to worldwide patent protection (United States and foreign),

United States copyright laws and international treaty provisions. Cypress hereby grants to licensee a personal, non-exclusive, non-transferable license to copy, use, modify, create derivative works of,

and compile the Cypress Source Code and derivative works for the sole purpose of creating custom software and or firmware in support of licensee product to be used only in conjunction with a Cypress

integrated circuit as specified in the applicable agreement. Any reproduction, modification, translation, compilation, or representation of this Source Code except as specified above is prohibited without

the express written permission of Cypress.

Disclaimer: CYPRESS MAKES NO WARRANTY OF ANY KIND, EXPRESS OR IMPLIED, WITH REGARD TO THIS MATERIAL, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES

OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE. Cypress reserves the right to make changes without further notice to the materials described herein. Cypress does not

assume any liability arising out of the application or use of any product or circuit described herein. Cypress does not authorize its products for use as critical components in life-support systems where

a malfunction or failure may reasonably be expected to result in significant injury to the user. The inclusion of Cypress’ product in a life-support systems application implies that the manufacturer

assumes all risk of such use and in doing so indemnifies Cypress against all charges.

Use may be limited by and subject to the applicable Cypress software license agreement.

Document Number: 001-54650 Rev. *E                                                       Revised June 10, 2011                                               Page 30 of 30

All products and company names mentioned in this document may be the trademarks of their respective holders.

                                                                                                                                                                                                              [+]  Feedback
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Cypress Semiconductor:

CY8C20234-12LKXAT       CY8C20234-12SXIT  CY8C20234-12SXI  CY8C20234-12LKXIT  CY8C20234-12LKXA

小广播

CY8C20234-12SXI器件购买:

数量 单价(人民币) mouser购买
1 ¥17.78 购买
10 ¥16.08 购买
25 ¥14.38 购买
100 ¥12.95 购买
250 ¥11.51 购买
500 ¥9.09 购买
1000 ¥8.37 购买
2500 ¥7.78 购买
5000 ¥7.45 购买

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved