电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

CY7C1041L-15ZC

器件型号:CY7C1041L-15ZC
厂商名称:Cypress
厂商官网:http://www.cypress.com/
下载文档

器件描述

256K x 16 Static RAM

文档预览

CY7C1041L-15ZC器件文档内容

                                                                                                                    CY7C1041

                                                                                               256K x 16 Static RAM

Features                                                                            written into the location specified on the address pins (A0
                                                                                    through A17). If Byte High Enable (BHE) is LOW, then data
High speed                                                                       from I/O pins (I/O8 through I/O15) is written into the location
    -- tAA = 15 ns                                                                  specified on the address pins (A0 through A17).
                                                                                    Reading from the device is accomplished by taking Chip En-
Low active power                                                                 able (CE) and Output Enable (OE) LOW while forcing the Write
    -- 1430 mW (max.)                                                               Enable (WE) HIGH. If Byte Low Enable (BLE) is LOW, then
                                                                                    data from the memory location specified by the address pins
Low CMOS standby power (L version)                                               will appear on I/O0 to I/O7. If Byte High Enable (BHE) is LOW,
    -- 2.75 mW (max.)                                                               then data from memory will appear on I/O8 to I/O15. See the
                                                                                    truth table at the back of this data sheet for a complete descrip-
2.0V Data Retention (400 W at 2.0V retention)                                   tion of read and write modes.
Automatic power-down when deselected
TTL-compatible inputs and outputs                                                The input/output pins (I/O0 through I/O15) are placed in a
Easy memory expansion with CE and OE features                                    high-impedance state when the device is deselected (CE
                                                                                    HIGH), the outputs are disabled (OE HIGH), the BHE and BLE
Functional Description                                                              are disabled (BHE, BLE HIGH), or during a write operation (CE
                                                                                    LOW, and WE LOW).
The CY7C1041 is a high-performance CMOS static RAM or-
ganized as 262,144 words by 16 bits.                                                The CY7C1041 is available in a standard 44-pin 400-mil-wide
Writing to the device is accomplished by taking Chip Enable                         body width SOJ and 44-pin TSOP II package with center pow-
(CE) and Write Enable (WE) inputs LOW. If Byte Low Enable                           er and ground (revolutionary) pinout.
(BLE) is LOW, then data from I/O pins (I/O0 through I/O7), is
                                                                                                           Pin Configuration
  Logic Block Diagram

      INPUT BUFFER                                                                                           SOJ
                                                                                                           TSOP II
                                                                                                          Top View

A0                                                                                             A0 1       44        A17
                                                                                                                    A16
A1    ROW DECODER                                                                              A1 2       43        A15
                                                             SENSE AMPS                                             OE
A2                                                                            I/O0 I/O7      A2 3       42
                                                                              I/O8 I/O15                          BHE
A3    256K x 16                                                                                A3 4       41        BLE
                                                                                                                    I/O15
A4               ARRAY                                                                         A4 5       40        I/O14
                                                                                                                    I/O13
A5    1024 x 4096                                                                              CE 6       39        I/O12
                                                                                                                    VSS
A6                                                                                             I/O0 7     38        VCC
                                                                                                                    I/O11
A7                                                                                             I/O1 8     37        I/O10
A8                                                                                                                  I/O9
                                                                                               I/O2 9     36        I/O8
                                                                                                                    NC
                                                                                               I/O3 10    35        A14
                                                                                                                    A13
                                                                                               VCC 11     34        A12
                                                                                                                    A11
      COLUMN                                                                                   VSS 12     33        A10
      DECODER
                                                                                               I/O4 13    32                10412

                                                                                               I/O5 14    31

      A9                                                                                       I/O6 15    30
        A10
           A 11                                                                                I/O7 16    29
              A12
                A13                                                                            WE 17      28
                   A14
                      A15
                         A16
                            A17

                                                                                    BHE        A5 18      27
                                                                                    WE
                                                                                    CE         A6 19      26
                                                                                    OE
                                                                                    BLE        A7 20      25

                                                                                      10411   A8 21      24
                                                                                               A9 22
                                                                                                          23

Selection Guide

                                                                         7C1041-12  7C1041-15  7C1041-17  7C1041-20  7C1041-25
                                                                                         15         17         20         25
Maximum Access Time (ns)                                                 12             260         250        230       220
                                                                                          3          3          3          3
Maximum Operating Current (mA)                                           280             0.5        0.5        0.5        0.5
                                                                                          6          6          6          6
Maximum CMOS Standby Current Com'l                                       3

(mA)                                           Com'l L                   0.5

                                               Ind'l                     6

Shaded areas contain preliminary information.

Cypress Semiconductor Corporation 3901 North First Street San Jose CA 95134 408-943-2600
                                                                                                                                                     October 4, 1999
                                                                                                                           CY7C1041

Maximum Ratings                                                                     DC Input Voltage[1] ................................ 0.5V to VCC + 0.5V
                                                                                    Current into Outputs (LOW)......................................... 20 mA
(Above which the useful life may be impaired. For user guide-
lines, not tested.)                                                                 Operating Range
Storage Temperature ................................. 65C to +150C
                                                                                          Range           Ambient             VCC
Ambient Temperature with                                                            Commercial        Temperature[2]        5V 0.5
Power Applied ............................................. 55C to +125C         Industrial
Supply Voltage on VCC to Relative GND[1] .... 0.5V to +7.0V                                           0C to +70C
DC Voltage Applied to Outputs                                                                         40C to +85C
in High Z State[1] ....................................0.5V to VCC + 0.5V

Electrical Characteristics Over the Operating Range

                                                                                    7C1041-12         7C1041-15        7C1041-17

Parameter  Description                                          Test Conditions     Min. Max.         Min. Max.        Min. Max.        Unit
                                                                                                                                         V
VOH        Output HIGH Voltage VCC = Min., IOH = 4.0 mA                            2.4               2.4              2.4               V
                                                                                                                                         V
VOL        Output LOW Voltage VCC = Min., IOL = 8.0 mA                                           0.4       0.4              0.4
                                                                                                                                         V
VIH        Input HIGH Voltage                                                       2.2 VCC           2.2 VCC          2.2 VCC           A
                                                                                              + 0.5             + 0.5            + 0.5   A

VIL        Input LOW Voltage[1]                                                     0.5 0.8          0.5 0.8         0.5 0.8

IIX        Input Load Current GND < VI < VCC                                        1           +1   1   +1          1   +1

IOZ        Output Leakage        GND < VOUT < VCC,                                  1           +1   1   +1          1   +1

           Current               Output Disabled

ICC        VCC Operating         VCC = Max.,                                                     280       260              250 mA

           Supply Current        f = fMAX = 1/tRC

ISB1       Automatic CE          Max. VCC, CE > VIH                                              40        40               40 mA

           Power-Down Current VIN > VIH or
           --TTL Inputs          VIN < VIL, f = fMAX

ISB2       Automatic CE          Max. VCC,                      Com'l                             3         3                3 mA
                                                                                                 0.5       0.5              0.5 mA
           Power-Down Current CE > VCC 0.3V,                  Com'l L                           6         6                6 mA
           --CMOS Inputs         VIN > VCC 0.3V,

                                 or VIN < 0.3V, f = 0 Ind'l

Shaded areas contain preliminary information.
Notes:

1. VIL (min.) = 2.0V for pulse durations of less than 20 ns.
2. TA is the case temperature.

                                                                                 2
                                                                                                                   CY7C1041

Electrical Characteristics Over the Operating Range (continued)

                                                    Test Conditions                             7C1041-20       7C1041-25
                                                                                                             Min. Max.
  Parameter               Description                                                           Min. Max.    2.4                   Unit
                   Output HIGH Voltage                                                                                              V
VOH                Output LOW Voltage    VCC = Min., IOH = 4.0 mA                              2.4                        0.4      V
VOL                Input HIGH Voltage    VCC = Min., IOL = 8.0 mA                                            2.2 VCC + 0.5          V
VIH                                                                                                   0.4

                                                                                                2.2   VCC

                                                                                                      + 0.5

VIL                Input LOW Voltage[1]                                                         0.5  0.8    0.5  0.8             V

IIX                Input Load Current    GND < VI < VCC                                         1    +1     1    +1              A
                                         GND < VOUT < VCC,
IOZ                Output Leakage        Output Disabled                                        1    +1     1    +1              A

                   Current

ICC                VCC Operating         VCC = Max.,                                                  230          220             mA

                   Supply Current        f = fMAX = 1/tRC

ISB1               Automatic CE          Max. VCC, CE > VIH                                           40           40              mA

                   Power-Down Current    VIN > VIH or

                   --TTL Inputs          VIN < VIL, f = fMAX

ISB2               Automatic CE          Max. VCC,                     Com'l                          3            3               mA

                   Power-Down Current    CE > VCC 0.3V,              Com'l L                        0.5          0.5             mA

                   --CMOS Inputs         VIN > VCC 0.3V,             Ind'l                          6            6               mA
                                         or VIN < 0.3V, f = 0

Capacitance[3]

      Parameter                    Description                         Test Conditions                       Max.            Unit

CIN                         Input Capacitance                TA = 25C, f = 1 MHz,                           8               pF
COUT                        I/O Capacitance                  VCC = 5.0V
                                                                                                             8               pF

Note:
3. Tested initially and after any design or process changes that may affect these parameters.

AC Test Loads and Waveforms

                       R1 481                              R1 481               3.0V                       ALL INPUT PULSES
      5V                                 5V
                                                                                GND                       90%
OUTPUT                                OUTPUT                                          3 ns            10%                       90%
                                                                                                                                   10%
            30 pF                 R2              5 pF                      R2
                                 255                                      255                                                          3 ns

     INCLUDING                           INCLUDING                  10413

     JIG AND                             JIG AND

     SCOPE         (a)                   SCOPE          (b)

                                                                                                                                   10414

Equivalent to: THVENIN EQUIVALENT

      OUTPUT                167          1.73V

                                                                    3
                                                                                    CY7C1041

Switching Characteristics[4] Over the Operating Range

                                                          7C1041-12  7C1041-15  7C1041-17

Parameter                  Description                 Min. Max. Min. Max. Min. Max. Unit

READ CYCLE

tRC        Read Cycle Time                             12            15         17         ns

tAA        Address to Data Valid                             12          15         17     ns

tOHA       Data Hold from Address Change                  3          3          3          ns

tACE       CE LOW to Data Valid                              12          15         17     ns

tDOE       OE LOW to Data Valid                              6           7          7      ns

tLZOE      OE LOW to Low Z                                0          0          0          ns
tHZOE      OE HIGH to High Z[5, 6]
tLZCE      CE LOW to Low Z[6]                                6           7          7      ns
tHZCE      CE HIGH to High Z[5, 6]
                                                          3          3          3          ns

                                                             6           7          7      ns

tPU        CE LOW to Power-Up                             0          0          0          ns

tPD        CE HIGH to Power-Down                             12          15         17     ns

tDBE       Byte Enable to Data Valid                         6           7          7      ns

tLZBE      Byte Enable to Low Z                           0          0          0          ns

tHZBE      Byte Disable to High Z                            6           7          7      ns

WRITE CYCLE[7, 8]

tWC        Write Cycle Time                            12            15         17         ns

tSCE       CE LOW to Write End                         10            12         14         ns

tAW        Address Set-Up to Write End                 10            12         14         ns

tHA        Address Hold from Write End                    0          0          0          ns

tSA        Address Set-Up to Write Start                  0          0          0          ns

tPWE       WE Pulse Width                              10            12         14         ns

tSD        Data Set-Up to Write End                       7          8          8          ns

tHD        Data Hold from Write End                       0          0          0          ns
tLZWE      WE HIGH to Low Z[6]
tHZWE      WE LOW to High Z[5, 6]                         3          3          3          ns

                                                             6           7          7      ns

tBW        Byte Enable to End of Write                 10            12         12         ns

Shaded areas contain preliminary information.

Notes:

4. Test conditions assume signal transition time of 3 ns or less, timing reference levels of 1.5V, input pulse levels of 0 to 3.0V, and output loading of the specified
       IOL/IOH and 30-pF load capacitance.

5. tHZOE, tHZCE, and tHZWE are specified with a load capacitance of 5 pF as in part (b) of AC Test Loads. Transition is measured 500 mV from steady-state voltage.
6. At any given temperature and voltage condition, tHZCE is less than tLZCE, tHZOE is less than tLZOE, and tHZWE is less than tLZWE for any given device.
7. The internal write time of the memory is defined by the overlap of CE LOW, and WE LOW. CE and WE must be LOW to initiate a write, and the transition of either of

       these signals can terminate the write. The input data set-up and hold timing should be referenced to the leading edge of the signal that terminates the write.
8. The minimum write cycle time for Write Cycle No. 3 (WE controlled, OE LOW) is the sum of tHZWE and tSD.

                                                       4
                                                                                                            CY7C1041

Switching Characteristics[4] Over the Operating Range (continued)

                                                                   7C1041-20                     7C1041-25

Parameter                            Description              Min.            Max.         Min.  Max.          Unit

READ CYCLE                                                                                                      ns
                                                                                                                ns
tRC        Read Cycle Time                                    20                           25                   ns
                                                                              20                           25   ns
tAA        Address to Data Valid                                                                                ns
                                                              3                            5                    ns
tOHA       Data Hold from Address Change                                      20                           25   ns
                                                                               8                           10   ns
tACE       CE LOW to Data Valid                                                                                 ns
                                                              0                            0                    ns
tDOE       OE LOW to Data Valid                                                8                           10   ns
                                                                                                                ns
tLZOE      OE LOW to Low Z                                    3                            5                    ns
tHZOE      OE HIGH to High Z[5, 6]                                             8                           10   ns
tLZCE      CE LOW to Low Z[6]
tHZCE      CE HIGH to High Z[5, 6]                            0                            0                    ns
                                                                              20                           25   ns
tPU        CE LOW to Power-Up                                                  8                           10   ns
                                                                                                                ns
tPD        CE HIGH to Power-Down                              0                            0                    ns
                                                                               8                           10   ns
tDBE       Byte Enable to Data Valid                                                                            ns
                                                                                                                ns
tLZBE      Byte Enable to Low Z                                                                                 ns
                                                                                                                ns
tHZBE      Byte Disable to High Z                                                                               ns

WRITE CYCLE[7, 8]

tWC        Write Cycle Time                                   20                           25
tSCE       CE LOW to Write End                                13                           15
tAW        Address Set-Up to Write End                        13                           15
tHA        Address Hold from Write End                        0                            0
tSA        Address Set-Up to Write Start                      0                            0
tPWE       WE Pulse Width                                     13                           15
tSD        Data Set-Up to Write End                           9                            10
tHD        Data Hold from Write End                           0                            0
tLZWE      WE HIGH to Low Z[6]                                3                            5
tHZWE      WE LOW to High Z[5, 6]
tBW        Byte Enable to End of Write                                         8                           10
                                                              13                           15

Data Retention Characteristics Over the Operating Range

Parameter                            Description              Conditions[10]               Min.      Max.      Unit
                                                                                           2.0        200       V
VDR         VCC for Data Retention                         VCC = VDR = 2.0V,                     See Note 9     A
ICCDR       Data Retention Current                         CE > VCC 0.3V,                  0                  A
                                                           VIN > VCC 0.3V or VIN < 0.3V                       A
                                                  Com'l L                                                       ns

tCDR[3]     Chip Deselect to Data Retention Time
tR[9]       Operation Recovery Time

Notes:

9. tr < 100 s for all speeds.
10. No input may exceed VCC + 0.5V.

                                                           5
                                                                                                                                  CY7C1041

Data Retention Waveform

                                                                            DATA RETENTION MODE

VCC                                                                   3.0V          VDR > 2V                         3.0V
                                                                                                                         tR
                                  tCDR
                                                                                                                    DATA VALID
CE

Switching Waveforms                                                                                                                                    10415
                                                                                                                                                       1041-6
                              [11, 12]

Read Cycle No.1
                                                                                                   tRC

ADDRESS

DATA OUT                                               tAA
                                         tOHA

               PREVIOUS DATA VALID

                                                            [12, 13]

Read Cycle No.2 (OE Controlled)

ADDRESS                                                                    tRC
           CE
                            tACE
          OE
  BHE, BLE                    tDOE                                                                                  tHZOE
                             tLZOE
DATA OUT                                                                                                                   tHZCE
    V CC                    tDBE                                                                                           tHZBE
                            tLZBE
  SUPPLY
CURRENT       HIGH IMPEDANCE                                                                                                         HIGH
                                                                                                                                  IMPEDANCE

                                                                                                        DATA VALID

                     tLZCE                                                                                                 tPD                         IICCCC
                     tPU                                                                                                       50%                     IISSBB

                                  50%                                                                                                          1041-7

Notes:

11. Device is continuously selected. OE, CE, BHE, and/or BHE = VIL.
12. WE is HIGH for read cycle.
13. Address valid prior to or coincident with CE transition LOW.

                                                                                 6
Switching Waveforms (continued)                                                                                                            CY7C1041

                                                               [14, 15]                                                                               1041-8
                                                                                                                                                    1041-9
  Write Cycle No. 1 (CE Controlled)

ADDRESS                                                                               tWC

CE          tSA                                                                                    tSCE
                                                                         tAW
        WE                                                                                                                            tHA
BHE, BLE                                                                                             tPWE                     tHD
DATA I/O                                                                                             tBW

                                                                                                                   tSD

Write Cycle No. 2 (BLE or BHE Controlled)

                                                                                      tWC
ADDRESS

BHE, BLE    tSA                                                                            tBW

       WE                                                                tAW                                                          tHA
       CE                                                                                                  tPWE               tHD
DATAI/O                                                                                                    tSCE

                                                                                                                         tSD

Notes:

14. Data I/O is high impedance if OE or BHE and/or BLE= VIH.
15. If CE goes HIGH simultaneously with WE going HIGH, the output remains in a high-impedance state.

                                                                         7
                                                                                                                                               CY7C1041

Switching Waveforms (continued)

  Write Cycle No. 3 (WE Controlled, LOW)
                                                                                            tWC

      ADDRESS

CE                                          tSCE

                                       tAW                                                                                                tHA
                                                                                                 tPWE
                  tSA

        WE
                                                                                       tBW

BHE, BLE

                                            tHZWE                                                tSD  tHD

DATA I/O

                                                                                                      tLZWE                                                  1041-10

Truth Table  BLE  BHE       I/O0I/O7           I/O8I/O15                                                        Mode                                Power
               X    X  High Z               High Z                                               Power Down                                    Standby (ISB)
  CE OE WE     L    L  Data Out             Data Out                                             Read All Bits                                 Active (ICC)
   H XX        L    H  Data Out             High Z                                               Read Lower Bits Only                          Active (ICC)
   L LH       H     L  High Z               Data Out                                             Read Upper Bits Only                          Active (ICC)
   L LH        L    L  Data In              Data In                                              Write All Bits                                Active (ICC)
   L LH        L    H  Data In              High Z                                               Write Lower Bits Only                         Active (ICC)
   L XL       H     L  High Z               Data In                                              Write Upper Bits Only                         Active (ICC)
   L XL        X    X  High Z               High Z                                               Selected, Outputs Disabled                    Active (ICC)
   L XL
   L HH

                                                  8
Ordering Information                                             CY7C1041

Speed  Ordering Code    Package                   Package Type  Operating
(ns)                    Name    44-Lead (400-Mil) Molded SOJ      Range
                           V34   44-Lead (400-Mil) Molded SOJ
15     CY7C1041-15VC       V34   44-Lead TSOP Type II           Commercial
                           Z44   44-Lead TSOP Type II
       CY7C1041L-15VC      Z44   44-Lead (400-Mil) Molded SOJ    Industrial
       CY7C1041-15ZC       V34   44-Lead (400-Mil) Molded SOJ
       CY7C1041L-15ZC      V34   44-Lead TSOP Type II
                           Z44   44-Lead TSOP Type II
17     CY7C1041-17VC       Z44   44-Lead (400-Mil) Molded SOJ
                           V34   44-Lead (400-Mil) Molded SOJ
       CY7C1041L-17VC      V34   44-Lead TSOP Type II
       CY7C1041-17ZC       Z44   44-Lead TSOP Type II
                           Z44   44-Lead (400-Mil) Molded SOJ
       CY7C1041L-17ZC      V34   44-Lead (400-Mil) Molded SOJ
                           V34   44-Lead TSOP Type II
20     CY7C1041-20VC       Z44   44-Lead TSOP Type II
                           Z44   44-Lead TSOP Type II
       CY7C1041L-20VC      Z44   44-Lead (400-Mil) Molded SOJ
                           V34   44-Lead TSOP Type II
       CY7C1041-20ZC       V34   44-Lead (400-Mil) Molded SOJ
                           Z44   44-Lead TSOP Type II
       CY7C1041L-20ZC      Z44   44-Lead (400-Mil) Molded SOJ
                           Z44   44-Lead TSOP Type II
25     CY7C1041-25VC       Z44   44-Lead (400-Mil) Molded SOJ
                           Z44
       CY7C1041L-25VC
       CY7C1041-25ZC

       CY7C1041L-25ZC

15     CY7C1041-15ZI

       CY7C1041-15VI

17     CY7C1041-17ZI

       CY7C1041-17VI

20     CY7C1041-20ZI

       CY7C1041-20VI

25     CY7C1041-25ZI

       CY7C1041-25VI

Document #: 38-00644-B

                                 9
                                                    CY7C1041

Package Diagrams

                  44-Lead (400-Mil) Molded SOJ V34

                                                    51-85082-B

                  44-Pin TSOP II Z44

                                                                                                                                                                                                                                   51-85087-A

Cypress Semiconductor Corporation, 1999. The information contained herein is subject to change without notice. Cypress Semiconductor Corporation assumes no responsibility for the use
of any circuitry other than circuitry embodied in a Cypress Semiconductor product. Nor does it convey or imply any license under patent or other rights. Cypress Semiconductor does not authorize
its products for use as critical components in life-support systems where a malfunction or failure may reasonably be expected to result in significant injury to the user. The inclusion of Cypress
Semiconductor products in life-support systems application implies that the manufacturer assumes all risk of such use and in doing so indemnifies Cypress Semiconductor against all charges.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved