电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

CXD1175AP

器件型号:CXD1175AP
文件大小:302.35KB,共0页
厂商名称:SONY [Sony Corporation]
厂商官网:http://www.sony.co.jp
下载文档

器件描述

文档预览

CXD1175AP器件文档内容

                  CXD1175AM/AP

8-bit 20MSPS Video A/D Converter (CMOS)

Description                                                    CXD1175AM             CXD1175AP
  The CXD1175A is an 8-bit CMOS A/D converter              24 pin SOP (Plastic)  24 pin DIP (Plastic)

for video use. The adoption of a 2-step parallel
system achieves low consumption at a maximum
conversion speed of 20MSPS minimum, 35MSPS
typical.

Features                                              Absolute Maximum Ratings (Ta = 25C)
Resolution: 8 bit 1/2LSB (DL)
Maximum sampling frequency: 20MSPS                   Supply voltage VDD             7                                                  V
Low power consumption: 60mW (at 20MSPS typ.)
                                                       Reference voltage VRT,VRB VDD + 0.5 to Vss 0.5V
  (reference current excluded)
Built-in sampling and hold circuit                   Input voltage      VIN VDD + 0.5 to Vss 0.5V
Built-in reference voltage self-bias circuit
3-state TTL compatible output                            (Analog)
Power supply: 5V single
Low input capacitance: 11pF                         Input voltage      VI    VDD + 0.5 to Vss 0.5V
Reference impedance: 300 (typ.)
                                                           (Digital)
Applications
  TV, VCR digital systems and a wide range of fields   Output voltage VO VDD + 0.5 to Vss 0.5V

where high speed A/D conversion is required.               (Digital)

Structure                                              Storage temperature
  Silicon gate CMOS monolithic IC
                                                                           Tstg        55 to +150 C

                                                      Recommended Operating Conditions

                                                       Supply voltage AVDD, AVss 4.75 to 5.25 V

                                                                           DVDD, DVss

                                                                           | DVss AVss | 0 to 100 mV

                                                       Reference input voltage

                                                                           VRB         0 and above V

                                                                           VRT         2.8 and below V

                                                       Analog input       VIN         1.8Vp-p above

                                                       Clock pulse width

                                                                       TPW1, TPW0 23ns (min) to 1.1s (max)

                                                       Operating ambient temperature

                                                                           Topr        40 to +85 C

Sony reserves the right to change products and specifications without prior notice. This information does not convey any license by
any implication or otherwise under any patents or other right. Application circuits shown, if any, are typical examples illustrating the
operation of the devices. Sony cannot assume responsibility for any problems arising out of the use of these circuits.

                                                      1                                 E89321F78-PS
                                                                                                          CXD1175AM/AP

Block Diagram and Pin Configuration

         OE 1  Lower data       Lower encoder                                          Reference voltage  24 DVSS
      DVSS 2     latches              (4 bit)                                                             23 VRB
D0 (LSB) 3                                                Lower                                          22 VRBS
               Upper data       Lower encoder       comparators with                                      21 AVSS
         D1 4    latches              (4 bit)                                                             20 AVSS
         D2 5                                           S/H (4 bit)                                       19 VIN
         D3 6                   Upper encoder                                                             18 AVDD
         D4 7                         (4 bit)              Lower                                          17 VRT
         D5 8                                       comparators with                                      16 VRTS
         D6 9                                                                                             15 AVDD
D7 (MSB) 10                                             S/H (4 bit)                                       14 AVDD
      DVDD 11                                                                                             13 DVDD
       CLK 12                                              Upper
                                                    comparators with

                                                        S/H (4 bit)

               Clock generator

                                               2
Pin Description and Equivalent Circuits                                                         CXD1175AM/AP

No. Symbol                    Equivalent circuit                         Description
                                                        When OE = Low, Data is output.
                                       DVDD             When OE = High, D0 to D7 pins turn
                                                        to High impedance.
1   OE                        1                         Digital ground

                                         DVSS           D0 (LSB) to D7 (MSB) output

2, 24 DVSS                                              Digital +5V
                                                        Clock input
3 to 10 D0 to D7  Di
                                                        Shorted with VRT generates, +2.6V.
11, 13 DVDD                         DVDD                Reference voltage (Top)
  12 CLK                                                Reference voltage (Bottom)
                          12                            Analog +5V
    16 VRTS                          DVSS
    17 VRT                                      AVDD    Analog input
    23 VRB
14, 15, 18 AVDD             16                          Analog GND
                                     AVDD               Shorted with VRB generates +0.6V.

                          17                   23

                                       AVSS
                                 AVDD

19  VIN               19

                                 AVSS

20, 21 AVSS                                       AVSS
  22 VRBS
                                 22

                                                  3
                                                                                                             CXD1175AM/AP

Digital output
Compatibility between analog input voltage and the digital output code is indicated in the chart below.

Input signal     Step                  Digital output code
  voltage
                  0                    MSB  LSB
     VRT           :
       :         127                   11111111
       :         128                            :
       :           :
       :         255                   10000000
                                       01111111
     VRB
                                                :
                                       00000000

                 TPW1      TPW0

          Clock            N                N+1             N+2         N+3         N+4
Amalog input               N3              N2               N1          N         N+1

  Data output

                                       Td = 18ns                        : Point for analog signal sampling.

                                                      Timing Chart 1

                           tr = 4.5ns           tf = 4.5ns
                                            90%
                 OE input  2.5V                                         5V
                 Output 1  tPLZ                           10%
                 Output 2                               tPZL            0V
                                    10%                                 VOH
                           tPHZ                                   1.3V  VOL (DVSS)
                                                                        VOH (DVDD)
                                    90%                 tPZH            VOL
                                                                  1.3V

                                            Timing Chart 2

                                                   4
                                                                                    CXD1175AM/AP

Electrical Characteristics

Analog characteristics                       (Fc = 20MSPS, VDD = 5V, VRB = 0.5V, VRT = 2.5V, Ta = 25C)

Item                                 Symbol  Conditions                   Min. Typ. Max. Unit

Conversion speed            Fc               VDD = 4.75 to 5.25V          0.5       20 MSPS
                                             Ta = 40 to +85C
Analog input band width     BW               VIN = 0.5 to 2.5V                 18   MHz
(1dB)                                       fIN = 1kHz ramp

Offset voltage1             EOT              Envelope                     10 35 60
                                                                                                          mV
                            EOB              Potential difference to VRT
                                             Potential difference to VRB   0 +15 +45

Integral non-linearity error EL              End point                         +0.5 +1.3
                                                                                                    LSB
Differential non-linearity error ED          NTSC 40 IRE mod ramp
                                             Fc = 14.3MSPS                     0.3 0.5

Differential gain error     DG                                                 1.0  %

Differential phase error    DP                                                 0.5  deg

Aperture jitter             taj                                                30   ps

Sampling delay              tsd                                                4    ns

1 The offset voltage EOB is a potential difference between VRB and a point of position where the voltage
    drops equivalent to 1/2 LSB of the voltage when the output data changes from "00000000" to "00000001".
    EOT is a potential difference between VRT and a potential of point where the voltage rises equivalent to
    1/2LSB of the voltage when the output data changes from "11111111" to "11111110".

                                             5
                                                                              CXD1175AM/AP

DC characteristics                    (Fc = 20MSPS, VDD = 5V, VRB = 0.5V, VRT = 2.5V, Ta = 25C)
                 Item
                              Symbol  Conditions                     Min. Typ. Max. Unit
Supply current            IDD
Reference pin current     IREF       Fc = 20MSPS                         12 17 mA
Analog input capacitance  CIN        NTSC ramp wave input
Reference resistance                                                4.5 6.6 8.7 mA
(VRT to VRB)                         VIN = 1.5V + 0.07Vrms
Self-bias I                                                              11  pF

Self-bias II              RREF                                      230 300 450

Digital input voltage     VRB1       Shorts VRB and VRBS            0.60 0.64 0.68
                                                                                                       V
Digital input current     VRT1 VRB1 Shorts VRT and VRTS
                                                                     1.96 2.09 2.21
Digital output current
                           VRT2       VRB = AGND                     2.25 2.39 2.53 V
                                      Shorts VRT and VRTS

                           VIH        VDD = 4.75 to 5.25V            3.5
                                                                                                      V
                           VIL        Ta = 40 to +85C
                                                                                          1.0

                           IIH                   VIH = VDD                    5
                                                                                       A
                           IIL        VDD = max  VIL = 0V
                                                                              5

                           IOH        OE = VSS VOH = VDD 0.5V 1.1          mA

                           IOL        VDD = min VOL = 0.4V           3.7

                           IOZH       OE = VDD   VOH = VDD                    16
                           IOZL       VDD = max  VOL = 0V                               A

                                                                              16

Timing                     (Fc = 20MSPS, VDD = 4.75 to 5.25V, VRB = 0.5V, VRT = 2.5V, Ta = 40 to +85C)

                 Item         Symbol  Conditions                     Min. Typ. Max. Unit
Output data delay
Tri-state output          TDL        With TTL 1 gate and 10pF load       18 30 ns
enable time
Tri-state output          tPZH       RL = 1k, CL = 20pF             3    7   13 ns
disable time              tPZL       OE = 5V  0V

                           tPHZ       RL = 1k, CL = 20pF             7    15 26 ns
                           tPLZ       OE = 0V  5V

                                      6
                                                                                                                                  CXD1175AM/AP

Electrical Characteristics Measurement Circuit                                         3-state output measurement circuit

} Integral non-linearity error                                                                                   Measurement      DVDD
                                                                                                                 point
Differential non-linearity error measurement circuit
Offset voltage                                                                                                                                    RL
                                                                                            To output pin
                                              +V

                                                    S2
                                                             S1: ON IF A < B
                                                             S2: ON IF B > A

                                                    S1

                                   V

                                   AB                                                                                    CL  RL

    VIN                8    COMPARATOR           8
DVM
              DUT                  A8        B8           BUFFER

         CXD1175A                  to        to

                                   A1        B1

                                   A0        B0                                        Note) CL includes the capacitance of the probe
                                                                                               and others.
                       "0"                       "1"

         CLK (20MHz)                                          8  000 00
                                                                      to

                            CONTROLLER                           111 10

} Maximum operational speed
Differential gain error                      measurement circuit

Differential phase error

                                       2.5V                                                                                       ERROR RATE

            Fc 1kHz                                                                       CX20202A-1

  S.G.                                                                                                           H.P.F            COUNTER

NTSC                 1                 0.5V               8      TTL                8       10bit             1
                              AMP                                ECL
SIGNAL                                      VIN CXD       TTL                               D/A
SOURCE               2                             1175A  ECL
                                                                                       620                    2
            100                           2.5V
         IAE        40 IRE                                                          5.2V                        VECTOR
                    MODULATION               0.5V                                              CLK                SCOPE

                     BURST                                                                               620      D.G
                                                                                                    5.2V         D.P.
               0

            40
                        SYNC

        S.G.
        (CW) FC

Digital output current measurement circuit

         2.5V                          VDD             IOL                    2.5V                     VDD             IOH
         0.5V                      VRT                                        0.5V                  VRT
                                   VIN           VOL +                                              VIN          VOH +
                                   VRB                                                             VRB                    

                                   CLK                                                              CLK
                                   OE                                                               OE

                                      GND                                                             GND

                                                                 7
                                                                                                                   CXD1175AM/AP

Timing Chart 3                                Vi (1)             Vi (2)            Vi (3)           Vi (4)

                         Analog input

              External clock           S (1) C (1) S (2) C (2) S (3) C (3) S (4) C (4)
Upper comparators block
                                              MD (0)             MD (1)            MD (2)           MD (3)
                  Upper data

Lower reference voltage                       RV (0)             RV (1)            RV (2)               RV (3)

Lower comparators A block              S (1)             H (1)   C (1) S (3)                H (3)           C (3)
                  Lower data A                          LD (1)                             LD (1)

Lower comparators B block              H (0)    C (0) S (2)                H (2)           C (2) S (4)          H (4)
                  Lower data B                                             LD (0)
                                       LD (2)                                                          LD (2)

Digital output                                Out (2)           Out (1)          Out (0)          Out (1)

Operation (See Block Diagram and Timing Chart)

1. The CXD1175AM/AP is a 2-step parallel system A/D converter featuring a 4-bit upper comparators group
     and 2 lower comparators groups of 4-bit each. The reference voltage that is equal to the voltage between
     VRT VRB/16 is constantly applied to the upper 4-bit comparator block. Voltage that corresponded to the
     upper data is fed through the reference supply to the lower data. VRTS and VRBS pins serve for the self
     generation of VRT (Reference voltage top) and VRB (Reference voltage bottom).

                                                                      8
                                                                                                                                                                   CXD1175AM/AP

2. This IC uses an offset cancel type comparator and operates synchronously with an external clock. It
     features the following operating modes which are respectively indicated on the timing chart with S, H, C
     symbols. That is input sampling (auto zero) mode, input hold mode and comparison mode.

3. The operation of respective parts is as indicated in the chart. For instance input voltage Vi (1) is sampled
     with the falling edge of the first clock by means of the upper comparator block and the lower comparator A
     block.
     The upper comparators block finalizes comparison data MD (1) with the rising edge of the first clock.
     Simultaneously the reference supply generates the lower reference voltage RV (1) that corresponded to
     the upper results. The lower comparator block finalizes comparison data LD (1) with the rising edge of the
     second clock. MD (1) and LD (1) are combined and output as Out (1) with the rising edge of the 3rd clock.
     Accordingly there is a 2.5 clock delay from the analog input sampling point to the digital data output.

Operation Notes

1. VDD, VSS
     To reduce noise effects, separate the analog and digital systems close to the device. For both the digital
     and analog VDD pins, use a ceramic capacitor of about 0.1F set as close as possible to the pin to bypass
     to the respective GND's.

2. Analog input
     Compared with the flash type A/D converter, the input capacitance of the analog input is rather small.
     However it is necessary to conduct the drive with an amplifier featuring sufficient band and drive capability.
     When driving with an amplifier of low output impedance, parasite oscillation may occur. That may be
     prevented by inserting a resistance of about 100 in series between the amplifier output and A/D input.

3. Clock input
     The clock line wiring should be as short as possible also, to avoid any interference with other signals,
     separate it from other circuits.

4. Reference input
     Voltage between VRT to VRB is compatible with the dynamic range of the analog input. Bypassing VRT and
     VRB pins to GND, by means of a capacitor about 0.1F, stable characteristics are obtained. By shorting VRT
     and VRTS, VRB and VRBS, the self-bias function that generates VRT = 2.6V and VRB = 0.6V, is activated.

5. Timing
     Analog input is sampled with the falling edge of CLK and output as digital data with a delay of 2.5 clocks
     and with the following rising edge. The delay from the clock rising edge to the data output is about 18ns.

6. OE pin
     By connecting OE to GND output mode is obtained. By connecting to VDD high impedance is obtained.

7. About latch up
     It is necessary that AVDD and DVDD pins be the common source of power supply.
     This is to avoid latch up due to the voltage difference between AVDD and DVDD pins when power is ON.

                                                                       9
                                                                                                                 CXD1175AM/AP

Application Circuit

                              +5V

                          R11             IC1

                          1k             PC254

                          R12

                          1k                        Q4                                                     HC04

                                                                         +5V CLOCK IN                                CLK

                          R13                       Q5             C9                                            D7 (MSB)
                                                                   47                                           D6
                          500             IC2                      C10                                           D5
                                                                   0.1                                          D4
                                         PC254           C12                                                    D3
                                                          0.1                                                   D2
      +12V                                                          C8   13                                12    D1
                                                                                                                 D0 (LSB)
                                          +5V    +12V     C11 C7         14                                11
                                                          0.1 47
      C6          C5 R3 Q2                R6        R8                   15                                10

      47         0.1 500                500       100                  16                                9

                                     C2                                  17

                                     10                                                                   8

                          Q1                         Q3                  18                                7

                                          R7        R10                                      CXD1175AM/AP
                                          500        75
                                                                         19                                6
                                                R9   C13
V IN                      R4                    5k   10p                 20                                5

            C1 R2         1k       R5

           470 180                2k                                    21                                4

      R1

      120 C3                                                             22                                3

           47    C4

                  0.1                                                   23                                2

                          12V 12V              12V                    24                                1

       : Ceramic Chip Condenser                                   +5V

           0.1F

           : Analog GND

           : Digital GND

      Note) It is necessary that AVDD and DVDD pins the common source of power supply.
              The gain of analog input signal can be variable by adjustment of value of R3.

      Application circuits shown are typical examples illustrating the operation of the devices. Sony cannot assume responsibility for
      any problems arising out of the use of these circuits or for any infringement of third party patent and other right due to same.

                                                          10
                                                                                                                  CXD1175AM/AP

8-bit 20MSPS ADC and DAC Evaluation Board
The CXD1175AP/CXA1106P PCB is evaluation PCB for the 8-bit high speed and low power consumption
CMOS A/D converter CXD1175AP and the 8-bit high speed bipolar D/A converter CXD1106P. This PCB
features a high speed and low power consumption CMOS A/D converter, analog input buffer, clock buffer,
latch and high speed bipolar D/A converter designed to fully enhance the performance of A/D and D/A
converters.

Block Diagram                                V OUT

                  ANALOG CIRCUIT                     CXA1106P   8
                  MOUNT PORTION
                                                                              DATA LATCH
                                   V REF                                                        DIGITAL CIRCUIT
                                                                                                   MOUNT PORTION
                  ANALOG INPUT                       CXD1175AP          8
     V IN         BUFFER/DRIVER

                                                                           CLOCK                                  Unnecessary during
                                                                           BUFFER                                 self-bias usage

                  ANALOG CIRCUIT                                                   OSC
                  MOUNT PORTION                                                         SW

                                                    GND +5V 5V                    CLOCK

Characteristics                    8bit
Resolution                       20MHz
Maximum conversion rate          TTL level
Digital input level              5.0V
Supply voltage

Supply voltage

     Item         Min.             Typ.         Max. Unit

+5V                                             150             mA
5V                                             20

Analog input
AC input voltage

                Item               Min.         Typ.            Max. Unit
Gain (VIN = 2Vp-p input)
Offset voltage                     0.5                              2

                                          0                         5      V

Clock input                        25ns (min.)
        TTL compatible             25ns (min.)
        Pulse width TCW1
                             TCW0

                                                                11
                                                                                     CXD1175AM/AP

Analog Output (CXA1106)                              (RL > 10k)

        Item        Min.                   Typ.      Max. Unit
Analog output
                    0.9                    1.0       1.1       V

Output Format (CXD1175A)
The table shows the output format of A/D converter.

Input signal        Step                         Digital output code
  voltage
                      0                    MSB                    LSB
     VRT              :
       :            127                    1 1 11 1 1 11
       :            128                                    :
       :              :
       :            255                    1 0 00 0 0 00
                                           0 1 11 1 1 11
     VRB
                                                           :
                                           0 0 00 0 0 00

Timing Chart

                             Analog input

               External clock                        Tpw0
                     AD clock               Tpw1
                                             Tdc
                    AD output
                                                     tPD (AD)
                 Latch output
                 DA input                               tDD

                     DA clock              ts
                                                          th

                    DA output              tPD (DA)

              Item                          Symbol   Min.         Typ.    Max. Unit
Clock high time                            TPW1
Clock low time                             TPW0      25                       ns
Clock delay                                Tdc
Data delay AD                                        25                       ns
Data delay (latch)                         tPD (AD)
Set up time                                tDD                            24  ns
Hold time                                  tS
Data delay DA                              th                         18  30  ns
                                           tPD (DA)
                                                                          17  ns

                                                     10                       ns
                                                     2
                                                                              ns
                                                                  11
                                                                              ns
                                                             12
Peripheral Circuit Board (Top View)                                                                                            DVSS
                                                                                                                               DVDD
                                                                                                  AVSS
                                                                                                                                         Vsel
                                                                    C8                                                              24
                                                                   0.1
                                                                                                                                         AVSS
                                                  OUTPUT GAIN ADJUST                              Vief                              23
                                                                                                         1
                                                                               C7                                                        AVSS
                                                                               0.1  VR5           AVtl 2                            22                                                     0.1
                                                                                     5k                                             21 NC
                                                    DAC OUTPUT
                                                                                                            3                            D0 (LSB)
                                                                                                                                    20                         CLK        74S174               VSS
                                                                                                    AVdl 4                         19 D1                               9  (Latch)          8
                                                                                                                                    18 D2
                                                                                                     VDD 5     CXA1106 (DAC)       17 D3                       10                          7
                                                                                                                                   16 D4
                                                                                    10/16           VDD 6                                                     11                          6
                                                                                                                                         D5
                                                                                                     VSS 7                         15                          12                          5
                                                                                            C10                                    14 NC
                                              VRT            AVDD                           0.1 NC 8                               13 NC                       13                          4
                                            ADJUST
                                                                                                    CLK
                                                                                                            9                                                  14                          3

                                 R9         VR4               Q5                             (MSB) D7 10                                                              15                   2
                                 510                                                                                                                           VDD                             Clear
                    VR3                     2k                                                    NC 11
                      2k                Q4                                                        D6 12                                                               16                   1

                    VRB                R4                                                                                                                                                  0.1
                  ADJUST              510

                                                  R10                                                                                                          CLK 74S174 VSS
                                                  510                                                                                                                  9 (Latch) 8

                                                             AVSS
                                                                                                                                                                                                                                                                                              CXD1175AM/AP107

13                                                                                       AVDD                                                               11                          6

                                                  INPUT BIAS                                DVDD 13                                 CLK                        12                          5
                                                    ADJUST                                                                     12

                                                                                            AVDD                                    DVDD                       13                          4
                                                                                                    14                         11 D7
                                                                                                                               10 (MSB)
                                 R5                                                         AVDD                                                               14                          3
                                                                                                    15
             INPUT GAIN          390        Q2 C2
VIDEO INPUT                                        22
(RIN = 75)        ADJUST                           /16                                      VRTS                                  D6                           15                          2                                                     VSS
                                                                                                     16                                                                                                                                           7
                  C1                                            Q3                                                             9                   C14                                           Clear
                                                                                                                                                                                                        OSC OUT
                  470/6.3 Q1                                       R7                            VRT          CXD1175A (ADC)      D5              0.1        16                          1                                   8
                                                                    75                                                         8
             VR1                                                                    C5                 17                                                                                                                 0.1
                                                                 R8
             100                                                2.2k                0.1     AVDD 18                                D4                                                      0.1
                             R2                                                     C6                                         7

             R1   120                       R6          VR2                         0.1           VIN  19                          D3
             51                                                                                                                6
                           R3               2.2k        10k
                           680                                                                    AVSS                             D2
                                                                                                          20                   5                                                                 VSS
                                                                                                                                                               8                           7
                                                  AVSS
                                                                                                  AVSS                             D1
                                                                                                          21                   4 D0                            9                           6
                                                                                                                               3 (LSB)
                                                                                            VRBS                                                               10         74S04 or 74HC04  5
                                                                                                     22                                                                      (INV Buffer)

                                                                                                  VRB                              DVSS                        11                          4
                                                                                                         23                    2

                                                         C11                                DVSS                                   OE                          12                          3                               14  1
                                                        47/10                                       24                        1

                                                          C12                       C7                                                                         13                          2                          VDD  EXTERNAL CLOCK
                                                        47/10                      0.1                                                                                                                                             INPUT
                                                                                                                                                                                                        OSC SWITCH
Q1 to Q5 (C2785)                                                                     C13                                                                       14                          1               EXT/INT                                       (RIN = 75)
      C2785                                                                         47/10
                                                                                                                               22/16                                                                                        R11
                                                                                                                                                                                                                              75
                                                                   5V                                                                                   DVDD
E CB                                                                   +5V                                                                               DVSS
                                                                           GND
                                                                               AVDD
                                                                                   DVDD
                                                       CXD1175AM/AP

List of Parts

resistor   51                     transistor  2SC2785
R1         120                    Q1          2SC2785
R2         680                    Q2          2SC2785
R3         510                    Q3          2SC2785
R4         390                    Q4          2SC2785
R5         2.2k                   Q5
R6         75
R7         2.2k                   IC
R8         510
R9         510                    IC1         74S174
R10        75
R11        100                    IC2         74S174
VR1        10k
VR2        2k                     IC3         74S04
VR3        2k
VR4        5k                     oscillator
VR5                               OSC

                                  others

                                  connector BNC071

                                  SW          AT1D2M3

capacitor

C1         470F/6.3V (chemical)

C2         22F/16V (chemical)

C3         0.01F

C4         10F/16V (tamtalate)

C5         0.1F

C6         0.1F

C7         0.1F

C8         0.1F

C9         0.1F

C10        0.1F

C11        47F/10V (chemical)

C12        47F/10V (chemical)

C13        47F/10V (chemical)

C14        0.1F

Method of Adjustment

1. Vgain (VR1)
     Gain adjustment of the analog input.

2. Voffset (VR2)
     Offset adjustment of the analog input.

3. Vref (VR3, VR4)
     Adjustment of the A/D converter reference voltage.
     VRB is adjusted at VR3, and VRT at VR4. Reference voltage is given with self-bias for PCB shipment.

4. Analog output gain (VR5)
     Full-scale voltage of the D/A converter output is adjusted.

                                              14
                                                                                                                                                                   CXD1175AM/AP

Points on the PCB Pattern Layout
1. Layout so that digital current does not flow to analog GND (part 1).

     (See Component Side on page 19 for part 1.)
2. Capacitor C6 (between AVSS and AVDD) and capacitor C14 (between DVSS and DVDD) are important

     factors to enhance the CXD1175A performance. Those capacitors should feature good high frequency
     characteristics over 0.1F (ceramic capacitor). Layout as close to the IC as possible.
3. Analog GND (AVSS) and Digital GND (DVSS) have a common voltage and a supply source. The DVSS of
     A/D converter (part 2) location as close to the voltage source is possible will give even better results. That
     is, a layout where the A/D converter is close to the voltage source is recommended. (See Component Side
     on page 19 for part 2.)
4. AVDD (Pins 14, 15 and 18) and DVDD (Pins 11 and 13) are provided in the CXD1175A, and a common
     voltage source should be used for them as for part 3. (See the paragraph for Latch Up Prevention.) (See
     Soldering Side on page 19 for part 3.)
5. The A/D converter samples analog signals at the falling edge of clock. Accordingly, clocks fed to the A/D
     converter should not be affected by jitter.
6. In this PCB, to evaluate A/D and D/A converters independently, an independent layout has been adopted
     for the analog GND of A/D and D/A converters, from the voltage generation source. For the user's actual
     PCB even a common source poses no problems. For the CXA1106, as analog signals are output with the
     supply voltage as reference, take care not to let noise interfere with the analog VDD of D/A converter.

                                                                      15
                                                                                                                                                                  CXD1175AM/AP

Notes on Operation

1. Reference voltage
     The self-bias function where VRT = 2.6V and VRB = 0.6V is available by shorting VRT and VRTS, VRB and
     VRBS in the CXD1175A. At the PCB, either self-bias or external reference voltage can be selected
     according to the way the jumper wire is connected. For shipment, the reference voltage is provided by the
     self-bias. Also, when reference voltage is to be provided from the exterior, adjust the dynamic range (VRT
     VRB) to 1.8Vp-p or over.

2. Clock input
     There are two modes for the PCB clock input.
          1) Through an external signal generator (external clock)
          2) Using a crystal oscillator (internal clock)
     These two modes can be selected with a switch on the PCB.
     They are given from the external clock for shipment.

3. Peripheral through hole
     There is a number of through holes at the analog input, output and LOGIC areas. Those are used when
     additional circuits are to be mounted on the PCB circuit.

4 The two latch ICs (74S174) on the circuit diagram are not absolutely necessary for the A/D and D/A
     converter evaluation. That is, when the A/D converter output data is directly input to D/A converter input,
     normal operation is maintained. However, as A/D converter output data is hardly ever subject to D/A
     conversion without the digital signal processing, the PCB has been fitted with the 74S174 to show a layout
     example for digital signal processing IC.

5. Analog input buffer & driver block is designed to handle conventional video band signals. Accordingly, for
     tests involving frequencies higher than that, methods shown in the figure below are recommended.

       R7 75  19 V IN
      50               D1175A

S.G.

      High frequency input measurement circuit

       16
                                                                                                        CXD1175AM/AP

Latch Up Prevention
The CXD1175A is a CMOS IC which requires latch up precautions. Latch up is mainly generated by the lag in
the voltage rising time of AVDD (Pins 14, 15 and 18) and DVDD (Pins 11 and 13), when power supply is ON.

1. Correct usage
a. When analog and digital supplies are from different sources

                                          DVDD

     AVDD

                                14 15 18                                 11 13

                                       AVDD                              DVDD

+5V  +5V                                                              C14
                                       CXD1175A
                            C6                                                              DIGITAL IC

                                 AVSS                                            DVSS
                                20 21                                           2 24

     AVSS                                                                DVSS

b. When analog and digital supplies are from a common source
     (i)

                                       DVDD

                                14 15 18                                 11 13

                                AVDD                                     DVDD

     +5V                                                              C14                   DIGITAL IC
                        C6             CXD1175A

                                 AVSS                                            DVSS
                                20 21                                           2 24

     AVSS                                                                DVSS

(ii)

                                                                   DVDD

                                14 15 18                                 11 13

                                AVDD                                     DVDD

     +5V                                                                               C14
                C6
                                CXD1175A                                                    DIGITAL IC
             AVSS
                                 AVSS                                            DVSS
                                20 21                                           2 24
                                                                         DVSS

                                                                         17
                                                                             CXD1175AM/AP

2. Example when latch up easily occurs
a. When analog and digital supplies are from different sources

                                           DVDD

                 AVDD

                                 14 15 18                 11 13
                                     AVDD                  DVDD

      +5V            +5V               CXD1175A

                          C6                                     DIGITAL IC

                 AVSS             AVSS                     DVSS
                                 20 21                    2 24
                                                   DVSS

b. When analog and digital supplies are from common source
     (i)

                                       DVDD

                          AVDD

                                14 15 18           11 13
                                     AVDD           DVDD

      +5V                             CXD1175A                   DIGITAL IC
                 C6

           AVSS                  AVSS                DVSS
                                20 21                2 24
                                             DVSS

(ii)

                                 DVDD

           AVDD

                          14 15 18                 11 13

                                AVDD               DVDD

           +5V                                                   DIGITAL IC
                                         CXD1175A

           AVSS            AVSS                DVSS
                          20 21                2 24
                                       DVSS

                                                    18
                                                                                                                                                  CXD1175AM/AP

Silk Side

Component side

                                                                                                                                       1

Soldering side

                                                                                                                                           19
                                                                                                                                                                   CXD1175AM/AP

Package Outline  Unit: mm

CXD1175AM

                                                                         24PIN SOP (PLASTIC)

                                                                + 0.4                                                                            + 0.4
                                                          15.0 0.1                                                                       1.85 0.15

                                             24                                        13                                                          0.15
                                                                                                                                                + 0.2
                                                                                                                                           0.1 0.05
                                                                                                 + 0.3
                                             1                                         12          5.3 0.1
                                              0.45 0.1                                 1.27             7.9 0.4

                                                                                                                          6.9
                                                                                                                                                        0.5 0.2
                                                                                                                          + 0.1
                                                                                                                      0.2 0.05

                                                                0.12 M

                                                                                                 PACKAGE STRUCTURE

                                                                                                 MOLDING COMPOUND EPOXY/PHENOL RESIN

                                             SONY CODE       SOP-24P-L01                         LEAD TREATMENT       SOLDER PLATING
                                             EIAJ CODE       SOP024-P-0300-A
                                             JEDEC CODE                                          LEAD MATERIAL        COPPER ALLOY / 42ALLOY

                                                                                                 PACKAGE WEIGHT       0.3g

CXD1175AP                                                           24PIN DIP(PLASTIC)                                + 0.1
                                                                                                                        0.25 0.05
                                         24            + 0.4
                                                 30.2 0.1

                                                                                13

                                                                                       10.16                                         0 to 15
                                                                                            + 0.3

                                                                                               8.5 0.1

                 1                                                       12

                                                          2.54

                                                                              0.5 MIN
                                                                                   + 0.4

                                                                                      3.7 0.1

                                                 0.5 0.1                    3.0 MIN                     Two kinds of package surface:
                                                 1.2 0.15                                                    1.All mat surface type.
                                                                                                               2.All mirror surface type.

                                                                                       PACKAGE STRUCTURE

                                                                                       PACKAGE MATERIAL EPOXY RESIN

                 SONY CODE                                DIP-24P-01                   LEAD TREATMENT           SOLDER PLATING
                 EIAJ CODE                                DIP024-P-0400
                 JEDEC CODE                                                            LEAD MATERIAL            42/COPPER ALLOY

                                                                                       PACKAGE MASS             2.0g

                                                                                        20
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

CXD1175AP器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved