电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

CS4344

器件型号:CS4344
器件类别:转换器
文件大小:539.74KB,共0页
厂商名称:CIRRUS [Cirrus Logic]
厂商官网:http://www.cirrus.com
下载文档

器件描述

SERIAL INPUT LOADING, 24-BIT DAC,

串行输入负载, 24位 数模转换器,

参数

CS4344功能数量 1
CS4344端子数量 10
CS4344最大工作温度 70 Cel
CS4344最小工作温度 -10 Cel
CS4344额定供电电压 3.3 V
CS4344加工封装描述 3 MM, 塑料, MO-187, TSSOP-10
CS4344无铅 Yes
CS4344欧盟RoHS规范 Yes
CS4344状态 ACTIVE
CS4344包装形状 SQUARE
CS4344包装尺寸 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
CS4344表面贴装 Yes
CS4344端子形式 GULL WING
CS4344端子间距 0.5000 mm
CS4344端子涂层 MATTE 锡
CS4344端子位置
CS4344包装材料 塑料/环氧树脂
CS4344温度等级 COMMERCIAL
CS4344输入格式 串行
CS4344转换器的类型 位 数模转换器
CS4344输入位编码 2S 补充的
CS4344最大模拟输出电压 2.56 V
CS4344最小模拟输出电压 2.01 V

文档预览

CS4344器件文档内容

                                                                        CS4344/5/6/8

                10-pin, 24-Bit, 192 kHz Stereo D/A Converter

Features                                    Description

! Multi-bit Delta-Sigma Modulator           The CS4344 family members are complete, stereo dig-
! 24-bit Conversion                         ital-to-analog output systems including interpolation,
! Automatically Detects Sample Rates up to  multi-bit D/A conversion and output analog filtering in a
                                            10-pin package. The CS4344/5/6/8 support all major
    192 kHz.                                audio data interface formats, and the individual devices
! 105 dB Dynamic Range                      differ only in the supported interface format.
! -90 dB THD+N
! Low Clock-Jitter Sensitivity              The CS4344 family is based on a fourth order multi-bit
! Single +3.3 V or +5 V Power Supply        delta-sigma modulator with a linear analog low-pass fil-
! Filtered Line-Level Outputs               ter. This family also includes auto-speed mode
! On-chip Digital De-emphasis               detection using both sample rate and master clock ratio
! PopguardTM Technology                     as a method of auto-selecting sampling rates between
! Small 10-pin TSSOP Package                2 kHz and 200 kHz.

                                            The CS4344 family contains on-chip digital de-empha-
                                            sis, operates from a single +3.3 V or +5 V power supply,
                                            and requires minimal support circuitry. These features
                                            are ideal for DVD players & recorders, digital televi-
                                            sions, home theater and set top box products, and
                                            automotive audio systems.

                                            The CS4344 family is available in a 10-pin TSSOP
                                            package in both Commercial (-10 to +85 C) and Auto-
                                            motive grades (-40 to +85 C). Please see Section 8.
                                            "Ordering Information" on page 23 for complete details.

                                            3.3 V or 5 V

                De-emphasis  Interpolation                    Multibit  Switched    Left
                                 Filter                    Modulator    Capacitor   Output
                     PCM                                                DAC and
Serial Audio        Serial   Interpolation                    Multibit              Right
         Input    Interface      Filter                    Modulator       Filter   Output

                                                                        Switched
                                                                        Capacitor
                                                                        DAC and

                                                                           Filter

                                                                          Internal
                                                                          Voltage
                                                                        Reference

http://www.cirrus.com        Copyright Cirrus Logic, Inc. 2005        SEPTEMBER '05
                                      (All Rights Reserved)                        DS613F1
                                                                                          CS4344/5/6/8

TABLE OF CONTENTS

          1. PIN DESCRIPTIONS .............................................................................................................................. 4
          2. CHARACTERISTICS AND SPECIFICATIONS ...................................................................................... 5
          SPECIFIED OPERATING CONDITIONS ................................................................................................... 5
          ABSOLUTE MAXIMUM RATINGS .............................................................................................................. 5
          DAC ANALOG CHARACTERISTICS .......................................................................................................... 6
          DAC ANALOG CHARACTERISTICS - ALL MODES .................................................................................. 6
          COMBINED INTERPOLATION & ON-CHIP ANALOG FILTER RESPONSE ............................................. 7
          DIGITAL INPUT CHARACTERISTICS ....................................................................................................... 8
          POWER AND THERMAL CHARACTERISTICS ........................................................................................ 8
          SWITCHING CHARACTERISTICS - SERIAL AUDIO INTERFACE ........................................................... 9
          3. TYPICAL CONNECTION DIAGRAM ................................................................................................... 11
          4. APPLICATIONS ................................................................................................................................... 12

                4.1 Master Clock ................................................................................................................................. 12
                4.2 Serial Clock .................................................................................................................................. 12

                     4.2.1 External Serial Clock Mode ................................................................................................. 12
                     4.2.2 Internal Serial Clock Mode .................................................................................................. 12
                4.3 De-Emphasis ................................................................................................................................ 15
                4.4 Initialization and Power-Down ...................................................................................................... 15
                4.5 Output Transient Control .............................................................................................................. 15
                     4.5.1 Power-Up ............................................................................................................................ 15
                     4.5.2 Power-Down ........................................................................................................................ 15
                4.6 Grounding and Power Supply Decoupling .................................................................................... 17
                4.7 Analog Output and Filtering .......................................................................................................... 17
          5. FILTER PLOTS ..................................................................................................................................... 18
          6. PARAMETER DEFINITIONS ................................................................................................................ 21
          7. PACKAGE DIMENSIONS .................................................................................................................... 22
          8. ORDERING INFORMATION ................................................................................................................ 23
                8.1 Functional Compatibility ............................................................................................................... 23
                8.2 Selection Guide ............................................................................................................................ 23
          9. REVISION HISTORY ............................................................................................................................ 24

2  DS613F1
                                                                                          CS4344/5/6/8

LIST OF FIGURES

          Figure 1. Output Test Load ......................................................................................................................... 8
          Figure 2. Maximum Loading ........................................................................................................................ 8
          Figure 3. External Serial Mode Input Timing ............................................................................................. 10
          Figure 4. Internal Serial Mode Input Timing .............................................................................................. 11
          Figure 5. Internal Serial Clock Generation ................................................................................................ 11
          Figure 6. Recommended Connection Diagram ......................................................................................... 12
          Figure 7. CS4344 Data Format (I2S) ......................................................................................................... 14
          Figure 8. CS4345 Data Format (Left Justified) ......................................................................................... 14
          Figure 9. CS4346 Data Format (Right Justified 24) .................................................................................. 15
          Figure 10. CS4348 Data Format (Right Justified 16) ................................................................................ 15
          Figure 11. De-Emphasis Curve (Fs = 44.1kHz) ........................................................................................ 16
          Figure 12. CS4344/5/6/8 Initialization and Power-down Sequence .......................................................... 17
          Figure 13. Single Speed Stopband Rejection ........................................................................................... 19
          Figure 14. Single Speed Transition Band ................................................................................................. 19
          Figure 15. Single Speed Transition Band ................................................................................................. 19
          Figure 16. Single Speed Passband Ripple ............................................................................................... 19
          Figure 17. Double Speed Stopband Rejection .......................................................................................... 20
          Figure 18. Double Speed Transition Band ................................................................................................ 20
          Figure 19. Double Speed Transition Band ................................................................................................ 20
          Figure 20. Double Speed Passband Ripple .............................................................................................. 20
          Figure 21. Quad Speed Stopband Rejection ............................................................................................ 21
          Figure 22. Quad Speed Transition Band ................................................................................................... 21
          Figure 23. Quad Speed Transition Band ................................................................................................... 21
          Figure 24. Quad Speed Passband Ripple ................................................................................................. 21

DS613F1  3
                                                                                                       CS4344/5/6/8

1. PIN DESCRIPTIONS

                     SDIN  1                       10 AOUTR
                                                    9 VA
                DEM/SCLK   2                        8 GND
                                                    7 AOUTL
                LRCK       3                        6 FILT+

                MCLK       4

                     VQ    5

   Pin Name  #                                     Pin Description
       SDIN
             1 Serial Audio Data Input (Input) - Input for two's complement serial audio data.
   DEM/SCLK
             2 De-Emphasis/External Serial Clock Input (Input) - used for de-emphasis filter control or external serial
      LRCK        clock input.
      MCLK
             3 Left Right Clock (Input) - Determines which channel, Left or Right, is currently active on the serial audio
        VQ        data line.
      FILT+
             4 Master Clock (Input) - Clock source for the delta-sigma modulator and digital filters.
     AOUTL
       GND   5 Quiescent Voltage (Output) - Filter connection for internal quiescent voltage.
        VA
             6 Positive Voltage Reference (Output) - Positive reference voltage for the internal sampling
     AOUTR        circuits.

             7 Left Channel Analog Output (Output) - The full scale analog output level is specified in the Analog Char-
                  acteristics specification table.

             8 Ground (Input) - ground reference.

             9 Analog Power (Input) - Positive power for the analog and digital sections.

             10 Right Channel Analog Output (Output) - The full scale analog output level is specified in the Analog
                   Characteristics specification table.

4                                                                                                          DS613F1
                                                                                          CS4344/5/6/8

2. CHARACTERISTICS AND SPECIFICATIONS

(All Min/Max characteristics and specifications are guaranteed over the Specified Operating Conditions. Typical
performance characteristics and specifications are derived from measurements taken at nominal supply voltage
and TA = 25C.)

SPECIFIED OPERATING CONDITIONS

(AGND = 0 V; all voltages with respect to ground.)

                 Parameters                               Symbol Min Nom Max Units

DC Power Supply                                           VA      4.75      5.0  5.25    V

                                                                  3.00      3.3  3.47    V

Specified Temperature Range                         -CZZ  TA      -10       -    +70     C

                                                    -DZZ          -40       -    +85     C

ABSOLUTE MAXIMUM RATINGS

(AGND = 0 V; all voltages with respect to ground.)

                 Parameters                               Symbol  Min            Max     Units

DC Power Supply                                           VA      -0.3           6.0     V

Input Current, Any Pin Except Supplies                    Iin           -        10     mA
Digital Input Voltage
Ambient Operating Temperature (power applied)             VIND    -0.3           VA+0.4  V
Storage Temperature
                                                          Top          -55       125     C

                                                          Tstg         -65       150     C

WARNING: Operation at or beyond these limits may result in permanent damage to the device. Normal operation
                is not guaranteed at these extremes.

DS613F1                                                                                                      5
                                                                                               CS4344/5/6/8

DAC ANALOG CHARACTERISTICS

(Full-Scale Output Sine Wave, 997 Hz (Note 1), Fs = 48/96/192 kHz; Test load RL = 3 k, CL = 10 pF (Figure 1).
Measurement Bandwidth 10 Hz to 20 kHz, unless otherwise specified.)

                                                          5 V Nom                    3.3 V Nom

               Parameter                         Min Typ Max Min Typ Max Unit

Dynamic Performance for CS4344/5/6/8-CZZ (-10 to 70C)

Dynamic Range  18 to 24-Bit A-weighted 99                          105     -     97       103        -  dB

                                   unweighted 96                   102     -     94       100        -  dB

               16-Bit              A-weighted 90                   96      -     90       96         -  dB

                                   unweighted 87                   93      -     87       93         -  dB

Total Harmonic Distortion + Noise

               18 to 24-Bit                      0 dB -            -90     -85   -        -90      -85  dB

                                   -20 dB -                        -82     -76   -        -80      -74  dB

                                   -60 dB -                        -42     -36   -        -40      -34  dB

               16-Bit                            0 dB -            -90     -84   -        -90      -84  dB

                                   -20 dB -                        -73     -67   -        -73      -67  dB

                                   -60 dB -                        -33     -27   -        -33      -27  dB

Dynamic Performance for CS4344/5-DZZ (-40 to 85C)

Dynamic Range  18 to 24-Bit A-weighted 95                          105     -     93       103        -  dB

                                   unweighted 92                   102     -     90       100        -  dB

               16-Bit              A-weighted 86                   96      -     86       96         -  dB

                                   unweighted 83                   93      -     83       93         -  dB

Total Harmonic Distortion + Noise

               18 to 24-Bit                      0 dB -            -90     -82   -        -90      -82  dB

                                   -20 dB -                        -82     -72   -        -80      -70  dB

                                   -60 dB -                        -42     -32   -        -40      -30  dB

               16-Bit                            0 dB -            -90     -82   -        -90      -82  dB

                                   -20 dB -                        -73     -63   -        -73      -63  dB

                                   -60 dB -                        -33     -23   -        -33      -23  dB

Notes:
          1. One-half LSB of triangular PDF dither added to data.

DAC ANALOG CHARACTERISTICS - ALL MODES

                              Parameter                   Symbol Min               Typ         Max      Unit
Interchannel Isolation                                                             100           -       dB
DC Accuracy                                      (1 kHz)                -
Interchannel Gain Mismatch                                                          0.1
Gain Drift                                                              -          100         0.25     dB
Analog Output                                                           -
Full Scale Output Voltage                                                        0.65VA        -       ppm/C
Quiescent Voltage                                                                0.5VA
Max DC Current draw from an AOUT pin                         VQ         0.60VA                0.70VA  Vpp
Max Current draw from VQ                                  IOUTmax           -       10             -    VDC
Max AC-Load Resistance (see Figure 2 on page 8)                             -      100             -     A
Max Load Capacitance (see Figure 2 on page 8)              IQmax            -                      -     A
Output Impedance                                             RL             -        3             -     k
                                                             CL             -      100             -     pF
                                                                            -      100             -
                                                           ZOUT                                          

6                                                                                                       DS613F1
                                                                               CS4344/5/6/8

COMBINED INTERPOLATION & ON-CHIP ANALOG FILTER RESPONSE

(The filter characteristics have been normalized to the sample rate (Fs) and can be referenced to the desired sam-
ple rate by multiplying the given characteristic by Fs.) See (Note 6)

                            Parameter                      Symbol Min  Typ                           Max Unit

Combined Digital and On-chip Analog Filter ResponseSingle-Speed Mode

Passband (Note 2)                      to -0.1 dB corner        0         -                          .35      Fs
                                                                          -
                                       to -3 dB corner          0         -                          .4992    Fs

Frequency Response 10 Hz to 20 kHz                              -.175     -                          +.01     dB
                                                                          -
StopBand                                                        .5465  10/Fs                         -        Fs

StopBand Attenuation                   (Note 3)                 50        -                          -        dB
                                                                          -
Group Delay                                                tgd  -         -                          -        s

De-emphasis Error (Note 5)             Fs = 32 kHz              -                                    +1.5/+0 dB

                                       Fs = 44.1 kHz            -                                    +.05/-.25 dB

                                       Fs = 48 kHz              -                                    -.2/-.4  dB

Combined Digital and On-chip Analog Filter ResponseDouble-Speed Mode

Passband (Note 2)                      to +0.1 dB corner        0      -                             .22      Fs
                                          to -3 dB corner
                                                                0      -                             .501     Fs

Frequency Response 10 Hz to 20 kHz                              -.15   -                             +.15     dB

StopBand                                                        .5770  -                             -        Fs

StopBand Attenuation                   (Note 3)                 55     -                             -        dB

Group Delay                                                tgd  -      5/Fs                          -        s

Combined Digital and On-chip Analog Filter ResponseQuad-Speed Mode

Passband (Note 2)                      to -0.1 dB corner        0      -                             0.110    Fs
                                         to -3 dB corner
Frequency Response 10 Hz to 20 kHz                              0      -                             0.469    Fs
StopBand
StopBand Attenuation                                            -.12   -                             +0       dB
Group Delay
                                                                0.7    -                             -        Fs

                                       (Note 3)                 51     -                             -        dB

                                                           tgd  -      2.5/Fs                        -        s

Notes:
          2. Response is clock dependent and will scale with Fs.
          3. For Single-Speed Mode, the Measurement Bandwidth is 0.5465 Fs to 3 Fs.
                For Double-Speed Mode, the Measurement Bandwidth is 0.577 Fs to 1.4 Fs.
                For Quad-Speed Mode, the Measurement Bandwidth is 0.7 Fs to 1 Fs.
          4. Refer to Figure 2.
          5. De-emphasis is available only in Single-Speed Mode.
          6. Amplitude vs. Frequency plots of this data are available in "Filter Plots" on page 18.

DS613F1                                                                                                           7
                                                                                                                          CS4344/5/6/8

DIGITAL INPUT CHARACTERISTICS

                          Parameters                                                      Symbol Min Typ Max Units

High-Level Input Voltage                                                  (% of VA)       VIH             60%          -        -        V
Low-Level Input Voltage
Input Leakage Current                                                     (% of VA)       VIL                -         -        30%      V
Input Capacitance
                                                                          (Note 7)        Iin                -         -        10      A

                                                                                                             -         8        -        pF

   7. Iin for LRCK is 20 A max.

POWER AND THERMAL CHARACTERISTICS

                                                                                          5 V Nom                        3.3 V Nom
                                                                                                                    Min Typ Max Units
                Parameters                                                Symbol Min Typ Max

Power Supplies

Power Supply Current                  normal operation IA                             -   22              30        -     16         21  mA
(Note 8)                  power-down state (Note 9) IA
                                                                                      -   220             -         -     100        -   A
Power Dissipation                     normal operation
                                                                                      -   110 150                   -     53         69  mW
                          power-down state(Note 9)
                                                                                      -   1.1             -         -     0.33       -   mW

Package Thermal Resistance                                                JA          -   95              -         -     95         - C/Watt
Power Supply Rejection Ratio (Note 8)
                                                                 (1 kHz) PSRR         -   50              -         -     50         -   dB

                                                                 (60 Hz)              -   40              -         -     40         -   dB

   8. Current consumption increases with increasing FS and increasing MCLK. Typ and Max values are
        based on highest FS and highest MCLK. Variance between speed modes is small.

   9. Power down mode is defined when all clock and data lines are held static.

   10. Valid with the recommended capacitor values on VQ and FILT+ as shown in the typical connection di-
        agram in Section 3.

                                                                          3.3 F

                                                                 AOUTx                                       Vo ut

                                                                                      RL              CL

                                                         AGND

                                                                     Figure 1. Output Test Load
                                                         125

                            Capacitive Load -- C L (pF)  100

                                                         75

                                                         50                           Safe Operating
                                                                                           Region

                                                         25

                                                         2.5 5                    10      15                    20

                                                              3           Resistive Load -- RL (k )

                                                                 Figure 2. Maximum Loading

8                                                                                                                                        DS613F1
                                                                                          CS4344/5/6/8
SWITCHING CHARACTERISTICS - SERIAL AUDIO INTERFACE

                   Parameters                                     Symbol   Min                                   Typ                     Max  Units
                                                                          0.512                                     -                     50   MHz
MCLK Frequency                                                                                                      -                     55
                                                                             45                                                          200    %
MCLK Duty Cycle                                                              2                                     50                     50   kHz
                                                                             2                                      -                    134   kHz
Input Sample Rate         All MCLK/LRCK ratios combined Fs                   84                                     -                     67   kHz
(Note 11)                                   256x, 384x, 1024x                42                                    50                     34   kHz
                                                      256x, 384x             30                                     -                    100   kHz
                                                      512x, 768x             50                                     -                    200   kHz
                                                             1152x          100                                     -                    200   kHz
                                                      128x, 192x            168                                     -                          kHz
                                                          64x, 96x                                                 50                     55
                                                      128x, 192x             45                                     -                      -    %
                                                                             20                                 -t--s---c---l--k---w---    -    ns
External SCLK Mode                                                           20                                    2                      55    ns
                                                                             45                                                            -    %
LRCK Duty Cycle (External SCLK only)                                         20                                                            -    ns
                                                                             20                                                            -    ns
SCLK Pulse Width Low                                              tsclkl     20                                                            -    ns
SCLK Pulse Width High                                             tsclkh     20                                                                 ns
SCLK Duty Cycle                                                                                                                            -
                                                                              -                                                                 %
SCLK rising to LRCK edge delay                                    tslrd                                                                    -
SCLK rising to LRCK edge setup time                               tslrs   -----1---0---9-----                                                   ns
SDIN valid to SCLK rising setup time                              tsdlrs  SCLK                                                             -
SCLK rising to SDIN hold time                                     tsdh                                                                          s
Internal SCLK Mode                                                            -

LRCK Duty Cycle (Internal SCLK only)  (Note 12)

SCLK Period                           (Note 13) tsclkw

SCLK rising to LRCK edge                                          tsclkr

SDIN valid to SCLK rising setup time                              tsdlrs -------1---0----9------- + 10          -                        -    ns

                                                                          (512)Fs

SCLK rising to SDIN hold time                                     tsdh    (---5---1-1---20---)-9--F----s- + 15  -                        -    ns
              MCLK / LRCK =1152, 1024, 512, 256, 128, or 64

SCLK rising to SDIN hold time                                     tsdh    -------1---0----9------- + 15         -                        -    ns
                              MCLK / LRCK = 768, 384, 192, or 96          (384)Fs

11. Not all sample rates are supported for all clock ratios. See Table 1, "Common Clock Frequencies," on
     page 12 for supported ratio's and frequencies.

12. In Internal SCLK Mode, the Duty Cycle must be 50% +/- 1/2 MCLK Period.

13. The SCLK / LRCK ratio may be either 32, 48, 64, or 72. This ratio depends on part type and
     MCLK/LRCK ratio. (See Figures 7-9)

DS613F1                                                                                                                                              9
                                                                            CS4344/5/6/8

    LRCK

                    t slrd                    t slrs            t sclkh

                                                       t sclkl

       SCLK                 t sdlrs                    t sdh
    SDATA

                    Figure 3. External Serial Mode Input Timing

    LRCK                             t sclkr

    SDATA

                                                       t sclkw

                                     t sdlrs t sdh

    *INTERNAL SCLK

    The SCLK pulses shown are internal to the CS4344/5/6/8.
                     Figure 4. Internal Serial Mode Input Timing

    LRCK

    MCLK

                            1                       N                    N

                                                    2

    *INTERNAL SCLK

    SDATA

     * The SCLK pulses shown are internal to the CS4344/5/6/8.
                        N equals MCLK divided by SCLK

               Figure 5. Internal Serial Clock Generation

10                                                                          DS613F1
                                                                                                        CS4344/5/6/8

3. TYPICAL CONNECTION DIAGRAM

                                                               Note* = This circuitry is intended for applications where the
                                                               CS4344/5/6/8 connects directly to an unbalanced output of
                                                               the design. For internal routing applications please see the
                                                               DAC analog output characteristics for loading limitations.

                                               0.1 F             +3.3 V to +5 V
                                   9                   +
                                VA
                                                          1 F

  Audio         1                                      3.3 F                470            Left Audio  Note*
   Data               SDIN                             +                                      Output
Processor                            AOUTL 7                                                            Rext
                2                                             10 k                        C
                      DEM/SCLK

                3 LRCK

                             CS4344                    3.3 F                470          Right Audio
                             CS4345 AOUTR 10           +                                     Output
                             CS4346

                             CS4348                    10 k                               C             Rext

                4                             6                                            Rext + 470 For best 20 kHz response
                       MCLK          FILT+                                                4Fs(Rext 470)

External Clock                                                            +10 F      C=
                                                       +
                             AGND           5                                *3.3 F  *Popguard ramp can be adjusted by
                                  8  VQ                                        or     selecting this capacitor value to be
                                                                                      3.3 F to give 250 ms ramp time
                                            0.1 F                           *10 F   or 10 F to give a 420 ms ramp time.

                             Figure 6. Recommended Connection Diagram

DS613F1                                                                                                                       11
                                                                                          CS4344/5/6/8

4. APPLICATIONS

The CS4344 family accepts data at standard audio sample rates including 48, 44.1 and 32 kHz in SSM, 96, 88.2
and 64 kHz in DSM, and 192, 176.4 and 128 kHz in QSM. Audio data is input via the serial data input pin (SDIN).
The Left/Right Clock (LRCK) determines which channel is currently being input on SDIN, and the optional Serial
Clock (SCLK) clocks audio data into the input data buffer. The CS4344/5/6/8 differ in serial data formats as shown
in Figures 7-10.

4.1 Master Clock

          MCLK/LRCK must be an integer ratio as shown in Table 1. The LRCK frequency is equal to Fs, the frequen-
          cy at which words for each channel are input to the device. The MCLK-to-LRCK frequency ratio and speed
          mode is detected automatically during the initialization sequence by counting the number of MCLK transi-
          tions during a single LRCK period and by detecting the absolute speed of MCLK. Internal dividers are set
          to generate the proper clocks. Table 1 illustrates several standard audio sample rates and the required
          MCLK and LRCK frequencies. Please note there is no required phase relationship, but MCLK, LRCK and
          SCLK must be synchronous.

LRCK     64x    96x       128x      192x    MCLK (MHz)        512x   768x 1024x         1152x
(kHz)                                      256x 384x
           -                          -                         -                      36.8640
  32       -    -         -           -    8.1920 12.2880   22.5792  -        32.7680      -
44.1      -                          -                     24.5760                        -
  48       -    -         -       12.2880  11.2896 16.9344  32.7680  33.8680 45.1580       -
  64       -                      16.9344                                                  -
88.2      -    -         -       18.4320  12.2880 18.4320      -    36.8640 49.1520       -
  96   8.1920                          -                        -                          -
128   11.2896  -        8.1920   33.8680  -       -            -    49.1520  -            -
176.4  12.2880                    36.8640                       -                          -
192            -        11.2896           22.5792 33.8680      -    -        -

Mode            -        12.2880           24.5760 36.8640           -        -

                12.2880   -                32.7680 49.1520           -        -

                16.9344 22.5792            -       -                 -        -

                18.4320 24.5760            -       -                 -        -

                     QSM                      DSM                       SSM

                                  Table 1. Common Clock Frequencies

4.2 Serial Clock

          The serial clock controls the shifting of data into the input data buffers. The CS4344 family supports both
          external and internal serial clock generation modes. Refer to Figures 7-10 for data formats.

4.2.1  External Serial Clock Mode

       The CS4344 family will enter the External Serial Clock Mode when 16 low to high transitions are detected
       on the DEM/SCLK pin during any phase of the LRCK period. When this mode is enabled, the Internal Se-
       rial Clock Mode and de-emphasis filter cannot be accessed. The CS4344 family will switch to Internal Se-
       rial Clock Mode if no low to high transitions are detected on the DEM/SCLK pin for 2 consecutive frames
       of LRCK. Refer to Figure 12.

4.2.2  Internal Serial Clock Mode

       In the Internal Serial Clock Mode, the serial clock is internally derived and synchronous with MCLK and
       LRCK. The SCLK/LRCK frequency ratio is either 32, 48, 64, or 72 depending upon data format. Operation
       in this mode is identical to operation with an external serial clock synchronized with LRCK. This mode al-
       lows access to the digital de-emphasis function. Refer to Figures 7 - 12 for details.

12                                                                                     DS613F1
                                                                              CS4344/5/6/8

LRCK     Left Channel                                                                            Right Channel

SCLK                                                              MSB -1 -2 -3 -4 +5 +4 +3 +2 +1 LSB

SDATA    MSB -1 -2 -3 -4 -5 +5 +4 +3 +2 +1 LSB                        External SCLK Mode
                                                IS, up to 24-Bit Data
                       Internal SCLK Mode       Data Valid on Rising Edge of SCLK

IS, 16-Bit data and INT SCLK = 32 Fs if
MCLK/LRCK = 1024, 512, 256, 128, or 64
IS, Up to 24-Bit data and INT SCLK = 48 Fs if
MCLK/LRCK = 768, 384, 192, or 96
IS, Up to 24-Bit data and INT SCLK = 72 Fs if
MCLK/LRCK = 1152

                                          Figure 7. CS4344 Data Format (I2S)

LRCK     Left Channel                                                                           Right Channel

SCLK                                                             MSB -1 -2 -3 -4 +5 +4 +3 +2 +1 LSB

SDATA    MSB -1 -2 -3 -4 -5 +5 +4 +3 +2 +1 LSB                        External SCLK Mode
                                                Left-Justified, up to 24-Bit Data
                      Internal SCLK Mode        Data Valid on Rising Edge of SCLK

Left-Justified, up to 24-Bit Data
INT SCLK = 64 Fs if
MCLK/LRCK = 1024, 512, 256, 128, or 64
INT SCLK = 48 Fs if
MCLK/LRCK = 768, 384, 192, or 96
INT SCLK = 72 Fs if
MCLK/LRCK = 1152

         Figure 8. CS4345 Data Format (Left Justified)

DS613F1                                                                                                         13
                                                                                CS4344/5/6/8

LRCK     Left Channel                                        Right Channel
SCLK

SDATA 0  23 22 21 20 19 18                         76543210  23 22 21 20 19 18  76543210

                       Internal3S2 cCloLckKs Mode                        External SCLK Mode

Right Justified, 24-Bit Data                       Right Justified, 24-Bit Data
INT SCLK = 64 Fs if                                Data Valid on Rising Edge of SCLK
MCLK/LRCK = 1024, 512, 256, 128, or 64             SCLK Must Have at Least 48 Cycles per LRCK Period
INT SCLK = 48 Fs if
MCLK/LRCK = 768, 384, 192, or 96
INT SCLK = 72 Fs if
MCLK/LRCK = 1152

         Figure 9. CS4346 Data Format (Right Justified 24)

LRCK     Left Channel                                        Right Channel
SCLK

SDATA    15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0               15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

                       Internal3S2 cCloLckKs Mode                        External SCLK Mode

Right Justified, 16-Bit Data                       Right Justified, 16-Bit Data
INT SCLK = 32 Fs if                                Data Valid on Rising Edge of SCLK
MCLK/LRCK = 1024, 512, 256, 128, or 64             SCLK Must Have at Least 32 Cycles per LRCK Period
INT SCLK = 48 Fs if
MCLK/LRCK = 768, 384, 192, or 96
INT SCLK = 72 Fs if
MCLK/LRCK = 1152

         Figure 10. CS4348 Data Format (Right Justified 16)

14                                                                              DS613F1
                                                                                          CS4344/5/6/8

4.3 De-Emphasis

          The CS4344 family includes on-chip digital de-emphasis. Figure 11 shows the de-emphasis curve for Fs
          equal to 44.1 kHz. The frequency response of the de-emphasis curve will scale proportionally with changes
          in sample rate, Fs.

          The de-emphasis filter is active (inactive) if the DEM/SCLK pin is low (high) for 5 consecutive falling edges
          of LRCK. This function is available only in the internal serial clock mode

          .

                                                                              Gain
                                                                                 dB

                                                                                                    T1=50 s
                                                                               0dB

                           T2 = 15 s

         -10dB

                    F1         F2 Frequency
                3.183 kHz  10.61 kHz

         Figure 11. De-Emphasis Curve (Fs = 44.1kHz)

4.4 Initialization and Power-Down

The Initialization and Power-down sequence flow chart is shown in Figure 12. The CS4344 family enters the
Power-Down State upon initial power-up. The interpolation filters and delta-sigma modulators are reset, and the
internal voltage reference, multi-bit digital-to-analog converters and switched-capacitor low-pass filters are pow-
ered down. The device will remain in the Power-down mode until MCLK and LRCK are present. Once MCLK and
LRCK are detected, MCLK occurrences are counted over one LRCK period to determine the MCLK/LRCK fre-
quency ratio. Power is then applied to the internal voltage reference. Finally, power is applied to the D/A converters
and switched-capacitor filters, and the analog outputs will ramp to the quiescent voltage, VQ.

4.5 Output Transient Control

          The CS4344 family uses PopguardTM technology to minimize the effects of output transients during power-
          up and power-down. This technique eliminates the audio transients commonly produced by single-ended
          single-supply converters when it is implemented with external DC-blocking capacitors connected in series
          with the audio outputs. To make best use of this feature, it is necessary to understand its operation.

4.5.1    Power-Up

         When the device is initially powered-up, the audio outputs, AOUTL and AOUTR, are clamped to VQ which
         is initially low. After MCLK is applied the outputs begin to ramp with VQ towards the nominal quiescent
         voltage. This ramp takes approximately 250 ms with a 3.3 F cap connected to VQ (420 ms with a 10 F
         connected to VQ) to complete. The gradual voltage ramping allows time for the external DC-blocking ca-
         pacitors to charge to VQ, effectively blocking the quiescent DC voltage. Once valid LRCK and SDIN are
         supplied (and SCLK if used) approximately 2000 sample periods later audio output begins.

4.5.2    Power-Down

         To prevent audio transients at power-down the DC-blocking capacitors must fully discharge before turning
         off the power. In order to do this MCLK should be stopped for a period of about 250 ms for a 3.3 F cap
         connected to VQ (420 ms for a 10 F cap connected to VQ) before removing power. During this time volt-
         age on VQ and the audio outputs discharge gradually to GND. If power is removed before this time period
         has passed a transient will occur when the VA supply drops below that of VQ. There is no minimum time
         for a power cycle, power may be re-applied at any time.

DS613F1                                               15
                                                                                          CS4344/5/6/8

When changing clock ratio or sample rate it is recommended that zero data (or near zero data) be present on SDIN
for at least 10 LRCK samples before the change is made. During the clocking change the DAC outputs will always
be in a zero data state. If no zero audio is present at the time of switching, a slight click or pop may be heard as the
DAC output automatically goes to it's zero data state.

                                                                                  USER: Apply Power

    VQ and outputs                          Power-Down State      VQ and outputs
       ramp down                                                     ramp down
                                              VQ and outputs low

    USER: Remove                    USER: Apply MCLK                                         USER: Remove
           MCLK                  VQ and outputs ramp up                                             MCLK

     USER: Remove                              W ait State          USER: Remove
            LRCK                       USER: Apply LRCK                    LRCK
                                 MCLK/LRCK Ratio Detection
      USER: change                                                  USER: change
    MCLK/LRCK ratio                                               MCLK/LRCK ratio

                     USER: No SCLK                                USER: Applied SCLK

                  SCLK mode = internal                            SCLK mode = external

                    Normal Operation                                 Normal Operation
                        D e -e m p h a sis                               D e -e m p h a sis
                           available                                     not available

                  Analog Output                                   Analog Output
                   is Generated                                    is Generated

                  Figure 12. CS4344/5/6/8 Initialization and Power-down Sequence

16                                                                                           DS613F1
                                                                                          CS4344/5/6/8

4.6 Grounding and Power Supply Decoupling

          As with any high resolution converter, the CS4344 family requires careful attention to power supply and
          grounding arrangements to optimize performance. Figure 6 shows the recommended power arrangement
          with VA connected to a clean +3.3 V or +5 V supply. For best performance, decoupling and filter capacitors
          should be located as close to the device package as possible with the smallest capacitors closest.

4.7 Analog Output and Filtering

          The analog filter present in the CS4344 family is a switched-capacitor filter followed by a continuous time
          low pass filter. Its response, combined with that of the digital interpolator, is given in Figures 13 - 20. The
          recommended external analog circuitry is shown in the "Typical Connection Diagram" on page 11.

DS613F1  17
                                                                                                                                                                                                                            CS4344/5/6/8

5. FILTER PLOTS

         Figure 13. Single-Speed Stopband Rejection                                                                                                                          Figure 14. Single-Speed Transition Band

    0

    -1
                                                                                                                                                             0.05

    -2
                                                                                                                                                                  0

    -3

                                                                                                                                                           -0.05
    -4
    Amplitude dB
                                                                                                                                                     Amplitude dB-5-0. 1

    -6
                                                                                                                                                           -0.15

    -7
                                                                                                                                                             -0. 2

    -8

                                                                                                                                                           -0.25
    -9

    -10                                                                                                                                                                   0  0.05  0.1  0.15  0.2  0.25  0.3                0.35  0.4  0.45  0.5
    0.45  0.46  0.47  0.48  0.49  0.5  0.51               0.52  0.53  0.54  0.5 5
                                                                                                                                                                                              Frequency (normalized to Fs)
                            Frequency (normalized to Fs)

          Figure 15. Single-Speed Transition Band                                                                                                                            Figure 16. Single-Speed Passband Ripple

18                                                                                                                                                                                                                                     DS613F1
                                                                                                                                                                                                                                  CS4344/5/6/8

         Figure 17. Double-Speed Stopband Rejection                                                                                                                                Figure 18. Double-Speed Transition Band

   1Amplitude dB                                                                                                                                                           0.8
   0                                                                                                                                                        Amplitude dB   0.7
-1                                                                                                                                                                        0.6
-2      0.46  0.47  0.48  0.49  0.5  0.51               0.52  0.53  0.54  0.55                                                                                            0.5     0.05  0.1  0.15  0.2  0.25  0.3                0.35  0.4  0.45  0.5
-3                                                                                                                                                                        0.4
-4                                                                                                                                                                        0.3
-5                                                                                                                                                                        0.2
-6                                                                                                                                                                        0.1
-7
-8                                                                                                                                                                           0
-9                                                                                                                                                                       -0. 1
- 10                                                                                                                                                                      -0. 2
   0.45
                                                                                                                                                                                0
                           Frequency (normalized to Fs)
                                                                                                                                                                                                    Frequency (normalized to Fs)

         Figure 19. Double-Speed Transition Band                                                                                                                                   Figure 20. Double-Speed Passband Ripple

DS613F1                                                                                                                                                                                                                                                 19
                                                                                                                                                                                           CS4344/5/6/8

                    0                                                                                                                    0

                    -10

                                                                                                                                      -10

                    -20

                    -30                                                                                                               -20

                    -40

    Amplitude (dB)                                                                                                    Amplitude (dB)  -30

                    -50

                    -60                                                                                                               -40

                    -70

                                                                                                                                      -50

                    -80

                    -90                                                                                                               -60

                    -100

                          0   0.1        0.2  0.3  0.4  0.5   0.6               0.7  0.8   0.9       1                                      0.35  0.4  0.45  0.5  0.55       0.6                 0.65  0.7   0.75

                                                   Frequency(normalized to Fs)                                                                               Frequency(normalized to Fs)

                              Figure 21. Quad-Speed Stopband Rejection                                                                            Figure 22. Quad-Speed Transition Band

                    0                                                                                                                 0

                    -5

                    -10

                    -15                                                                                               -0. 5

    Amplitude (dB)  -20                                                                                 Amplitude dB

                    -25

                    -30

                                                                                                                      -1

                    -35

                    -40

                    -45

                    -50                                                                                               -1. 5
                                                                                                                            0
                         0.4       0.45       0.5       0.55       0.6               0.65       0.7                                         0.05  0.1  0.15  0.2  0.25  0.3                0.35  0.4   0.45  0.5

                                                   Frequency(normalized to Fs)                                                                               Frequency (normalized to Fs)

                              Figure 23. Quad-Speed Transition Band                                                                               Figure 24. Quad-Speed Passband Ripple

20                                                                                                                                                                                                          DS613F1
                          CS4344/5/6/8

6. PARAMETER DEFINITIONS

Total Harmonic Distortion + Noise (THD+N)
             The ratio of the rms value of the signal to the rms sum of all other spectral components over the specified
             bandwidth (typically 10 Hz to 20 kHz), including distortion components. Expressed in decibels.

Dynamic Range
             The ratio of the full scale rms value of the signal to the rms sum of all other spectral components over the
             specified bandwidth. Dynamic range is a signal-to-noise measurement over the specified bandwidth
             made with a -60 dBFS signal. 60 dB is then added to the resulting measurement to refer the measure-
             ment to full scale. This technique ensures that the distortion components are below the noise level and
             do not effect the measurement. This measurement technique has been accepted by the Audio Engineer-
             ing Society, AES17-1991, and the Electronic Industries Association of Japan, EIAJ CP-307.

Interchannel Isolation
             A measure of crosstalk between the left and right channels. Measured for each channel at the converter's
             output with all zeros to the input under test and a full-scale signal applied to the other channel. Units in
             decibels.

Interchannel Gain Mismatch
             The gain difference between left and right channels. Units in decibels.

Gain Error
             The deviation from the nominal full scale analog output for a full scale digital input.

Gain Drift
             The change in gain value with temperature. Units in ppm/C.

DS613F1                   21
                                                                                          CS4344/5/6/8

7. PACKAGE DIMENSIONS
                  10LD TSSOP (3 mm BODY) PACKAGE DRAWING

         N                                      D                                    E11

                                 E                                      c

         1 23                                              A2  A

               TOP VIEW                                                                                

                                                eb         A1                        END VIEW

                                                                           L

                                                               SEATING

                                                SIDE VIEW      PLANE       L1

                                    INCHES                              MILLIMETERS                    NOTE

    DIM  MIN                        NOM         MAX            MIN            NOM                MAX    4, 5
                                                                                                          2
    A    --                         --          0.0433         --              --                1.10     3

    A1   0                          --          0.0059         0               --                0.15

    A2   0.0295                     --          0.0374         0.75            --                0.95

    b    0.0059                     --          0.0118         0.15            --                0.30

    c    0.0031                     --          0.0091         0.08            --                0.23

    D    --                         0.1181 BSC      --         --          3.00 BSC              --

    E    --                         0.1929 BSC      --         --          4.90 BSC              --

    E1   --                         0.1181 BSC      --         --          3.00 BSC              --

    e    --                         0.0197 BSC      --         --          0.50 BSC              --

    L    0.0157                     0.0236      0.0315         0.40           0.60               0.80

    L1   --                         0.0374 REF      --         --          0.95 REF              --

        0                         --             8          0              --                8

                                                    Controlling Dimension is Millimeters

Notes:
          1. Reference document: JEDEC MO-187
          2. D does not include mold flash or protrusions which is 0.15 mm max. per side.
          3. E1 does not include inter-lead flash or protrusions which is 0.15 mm max per side.
          4. Dimension b does not include a total allowable dambar protrusion of 0.08 mm max.
          5. Exceptions to JEDEC dimension.

22                                                                                                     DS613F1
                                                                                   CS4344/5/6/8

8. ORDERING INFORMATION

Product  Description      Package Pb-Free Grade Temp Range                          Container       Order #
CS4344                                                   Commercial -10 to +70 C                 CS4344-CZZ
         24-Bit, 192 kHz                                 Automotive -40 to +85 C        Tube     CS4344-DZZ
CS4345      Stereo D/A                                   Commercial -10 to +70 C          or     CS4345-CZZ
CS4346      Converter                                                                             CS4345-DZZ
CS4348                    10-TSSOP Yes Automotive -40 to +85 C                    Tape and Reel  CS4346-CZZ
                                                                                                  CS4348-CZZ
                                                         Commercial -10 to +70 C

8.1 Functional Compatibility

          CS4334-KS  CS4344-CZZ
          CS4335-KS  CS4345-CZZ
          CS4336-KS  CS4346-CZZ
          CS4338-KS  CS4348-CZZ
          CS4334-BS  CS4344-DZZ
          CS4334-DS  CS4344-DZZ

8.2 Selection Guide

          The CS4344 family differs by Serial Audio format as follows:
          CS4344 -- 16 to 24-bit, IS
          CS4345 -- 16 to 24-bit, Left-Justified
          CS4346 -- 24-bit, Right-Justified
          CS4348 -- 16-bit, Right-Justified

DS613F1                                                                                           23
                             CS4344/5/6/8

9. REVISION HISTORY

    Release        Date                                                    Changes
       PP3     August 2005
                             Corrected THD+N Typ and Max performance
        F1   September 2005  -Updated Passband and Frequency Response specifications in "Combined Interpolation
                             & On-chip Analog Filter Response" on page 7
                             -Updated PSRR specification
                             -Updated VIH specification
                             -Updated figures in "Filter Plots" on page 18

Contacting Cirrus Logic Support

For all product questions and inquiries contact a Cirrus Logic Sales Representative.

To find the one nearest to you go to www.cirrus.com/corporate/contacts/sales.cfm

IMPORTANT NOTICE

Cirrus Logic, Inc. and its subsidiaries ("Cirrus") believe that the information contained in this document is accurate and reliable. However, the information is subject
to change without notice and is provided "AS IS" without warranty of any kind (express or implied). Customers are advised to obtain the latest version of relevant
information to verify, before placing orders, that information being relied on is current and complete. All products are sold subject to the terms and conditions of sale
supplied at the time of order acknowledgment, including those pertaining to warranty, indemnification, and limitation of liability. No responsibility is assumed by Cirrus
for the use of this information, including use of this information as the basis for manufacture or sale of any items, or for infringement of patents or other rights of third
parties. This document is the property of Cirrus and by furnishing this information, Cirrus grants no license, express or implied under any patents, mask work rights,
copyrights, trademarks, trade secrets or other intellectual property rights. Cirrus owns the copyrights associated with the information contained herein and gives con-
sent for copies to be made of the information only for use within your organization with respect to Cirrus integrated circuits or other products of Cirrus. This consent
does not extend to other copying such as copying for general distribution, advertising or promotional purposes, or for creating any work for resale.

CERTAIN APPLICATIONS USING SEMICONDUCTOR PRODUCTS MAY INVOLVE POTENTIAL RISKS OF DEATH, PERSONAL INJURY, OR SEVERE PROP-
ERTY OR ENVIRONMENTAL DAMAGE ("CRITICAL APPLICATIONS"). CIRRUS PRODUCTS ARE NOT DESIGNED, AUTHORIZED OR WARRANTED FOR USE
IN AIRCRAFT SYSTEMS, MILITARY APPLICATIONS, PRODUCTS SURGICALLY IMPLANTED INTO THE BODY, AUTOMOTIVE SAFETY OR SECURITY DE-
VICES, LIFE SUPPORT PRODUCTS OR OTHER CRITICAL APPLICATIONS. INCLUSION OF CIRRUS PRODUCTS IN SUCH APPLICATIONS IS UNDER-
STOOD TO BE FULLY AT THE CUSTOMER'S RISK AND CIRRUS DISCLAIMS AND MAKES NO WARRANTY, EXPRESS, STATUTORY OR IMPLIED,
INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR PARTICULAR PURPOSE, WITH REGARD TO ANY CIRRUS PRODUCT
THAT IS USED IN SUCH A MANNER. IF THE CUSTOMER OR CUSTOMER'S CUSTOMER USES OR PERMITS THE USE OF CIRRUS PRODUCTS IN CRITICAL
APPLICATIONS, CUSTOMER AGREES, BY SUCH USE, TO FULLY INDEMNIFY CIRRUS, ITS OFFICERS, DIRECTORS, EMPLOYEES, DISTRIBUTORS AND
OTHER AGENTS FROM ANY AND ALL LIABILITY, INCLUDING ATTORNEYS' FEES AND COSTS, THAT MAY RESULT FROM OR ARISE IN CONNECTION
WITH THESE USES.

Cirrus Logic, Cirrus, the Cirrus Logic logo designs , and Popguard are trademarks of Cirrus Logic, Inc. All other brand and product names in this document may be
trademarks or service marks of their respective owners.

24                           DS613F1
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

CS4344器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved