电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

CS4272

器件型号:CS4272
文件大小:1200.45KB,共0页
厂商名称:CIRRUS [Cirrus Logic]
厂商官网:http://www.cirrus.com
下载文档

器件描述

文档预览

CS4272器件文档内容

                                                                                                                                  CS4272

                                  24-Bit, 192 kHz Stereo Audio CODEC

D/A Features                                                                            A/D Features
                                                                                        ! High Performance
! High Performance
                                                                                           114 dB Dynamic Range
   114 dB Dynamic Range                                                                   -100 dB THD+N
   -100 dB THD+N
                                                                                        ! Up to 192 kHz Sampling Rates
! Up to 192 kHz Sampling Rates                                                          ! Differential Analog Architecture
! Differential Analog Architecture                                                      ! Multi-bit Delta Sigma Conversion
! Volume Control with Soft Ramp                                                         ! High-pass Filter or DC Offset Calibration
                                                                                        ! Low-Latency Digital Anti-alias Filtering
   1 dB Step Size                                                                      ! Automatic Dithering of 16-bit Data
   Zero Crossing Click-free Transitions                                                ! Selectable Serial Audio Interface Formats

! Selectable Digital Filters                                                               Left Justified up to 24-bit
                                                                                           I2S up to 24-bit
   Fast and Slow Roll Off
                                                                                        System Features
! ATAPI Mixing Functions                                                                ! Direct Interface with 5V to 2.5V Logic Levels
! Selectable Serial Audio Interface Formats                                             ! Internal Digital Loopback
                                                                                        ! On-chip Oscillator
   Left Justified up to 24-bit                                                         ! Stand-Alone or Control Port Functionality
   I2S up to 24-bit
   Right Justified 16-, 18-, 20-, and 24-Bit

! Control Output for External Muting
! Selectable 50/15 s De-emphasis

                2.5 V to 5 V                                       3.3 V to 5 V                                       5V

Hardware or     Level Translator  Register / Hardware                                   Internal Voltage               Internal      External         Left and
       I2C/SPI                        Configuration                                        Reference                  Oscillator  Mute Control        Right Mute
                                                                                                                                                      Controls
Control Data                                       VolumePCM Serial Interface / LoopbackMixerSelectable    Modulator              Switched Capacitor
                                                   Control                              Interpolation      Modulator                 DAC and Filter   Left
        Reset   Level Translator                                                                                                                      Differential
                                                   Volume                                   Filter                                Switched Capacitor  Output
        Serial                                     Control                                                                           DAC and Filter
        Audio                                                                            Selectable                                                   Right
         Input                                                                          Interpolation                                                 Differential
        Serial                                                                                                                                        Output
        Audio                                                                               Filter
       Output                                                                                                                                         Left
                                                                                  High Pass Filter &     Low-Latency                  Multibit        Differential
                                                                                 DC Offset Calibration  Anti-Alias Filter         Oversampling        Input

                                                                                  High Pass Filter &     Low-Latency                    ADC           Right
                                                                                 DC Offset Calibration  Anti-Alias Filter                             Differential
                                                                                                                                      Multibit        Input
                                                                                                                                  Oversampling

                                                                                                                                        ADC

Cirrus Logic, Inc.                                                               Copyright Cirrus Logic, Inc. 2005                                  AUGUST '05
www.cirrus.com                                                                            (All Rights Reserved)                                           DS593F1
                                                                                         CS4272

Stand-Alone Mode Feature Set                              General Description

! System Features                                         The CS4272 is a high-performance, integrated audio
                                                          CODEC. The CS4272 performs stereo analog-to-digital
   Serial Audio Port Master or Slave Operation           (A/D) and digital-to-analog (D/A) conversion of up to
   Internal Oscillator for Master Clock                  24-bit serial values at sample rates up to 192 kHz.

! D/A Features                                            The D/A offers a volume control that operates with a
                                                          1 dB step size. It incorporates selectable soft ramp and
   Auto-mute on Static Samples                           zero crossing transition functions to eliminate clicks and
   44.1 kHz 50/15 s De-emphasis Available               pops.
   Selectable Serial Audio Interface Formats
                                                          The D/A's integrated digital mixing functions allow a va-
     "Left Justified up to 24-bit                         riety of output configurations ranging from a channel
     "I2S up to 24-bit                                    swap to a stereo-to-mono downmix.

! A/D Features                                            Standard 50/15 s de-emphasis is available for sam-
                                                          pling rates of 32, 44.1, and 48 kHz for compatibility with
   Automatic Dithering for 16-bit Data                   digital audio programs mastered using the 50/15 s pre-
   High-pass Filter                                      emphasis technique.
   Selectable Serial Audio Interface Formats
                                                          Integrated level translators allow easy interfacing be-
     "Left Justified up to 24-bit                         tween the CS4272 and other devices operating over a
     "I2S up to 24-bit                                    wide range of logic levels.

Software Mode Feature Set                                 An on-chip oscillator eliminates the need for an external
                                                          crystal oscillator circuit. This can reduce overall design
! System Features                                         cost and conserve circuit board space. The CS4272 au-
                                                          tomatically uses the on-chip oscillator in the absence of
   Serial Audio Port Master or Slave Operation           an applied master clock, making this feature easy to
   Internal Oscillator for Master Clock                  use.
   Internal Digital Loopback Available
                                                          Independently addressable high-pass filters are avail-
! D/A Features                                            able for the right and left channel of the A/D. This allows
                                                          the A/D to be used in a wide variety of applications
   Selectable Auto-mute                                  where one audio channel and one DC measurement
   Selectable Interpolation Filters                      channel is desired.
   Selectable 32-, 44.1-, and 48-kHz De-emphasis
                                                          The CS4272's wide dynamic range, negligible distor-
     Filters                                              tion, and low noise make it ideal for applications such as
   Configurable ATAPI Mixing Functions                   A/V receivers, DVD-R, CD-R, digital mixing consoles,
   Configurable Volume and Muting Controls               effects processors, set-top box systems, and automo-
   Selectable Serial Audio Interface Formats             tive audio systems.

     "Left Justified up to 24-bit
     "I2S up to 24-bit
     "Right Justified 16, 18, 20, and 24-bit

! A/D Features

   Selectable Dithering for 16-bit Data
   Selectable High-pass Filter or DC Offset Calibration
   Selectable Serial Audio Interface Formats

     "Left Justified up to 24-bit
     "I2S up to 24-bit

Ordering Information     Package         Pb-Free             Grade    Temp Range      Container Order #
                                           YES            Commercial  -10 to +70 C
Product Description                         No
                                                          Automotive  -40 to +85 C
                                                                 -             -      Tube CS4272-CZZ

CS4272  24-Bit, 192 kHz          28-pin                                               Tape & Reel CS4272-CZZR

        Stereo Audio CODEC TSSOP                                                      Tube CS4272-DZZ

                                                                                      Tape & Reel CS4272-DZZR

CDB4272 CS4272 Evaluation Board                                                       -  CDB4272

2                                                                                                        DS593F1
         CS4272

TABLE OF CONTENTS

          1. PIN DESCRIPTIONS - SOFTWARE MODE ............................................................................. 5
          2. PIN DESCRIPTIONS - STAND-ALONE MODE ....................................................................... 7
          3. CHARACTERISTICS AND SPECIFICATIONS ........................................................................ 9

                SPECIFIED OPERATING CONDITIONS ................................................................................. 9
                ABSOLUTE MAXIMUM RATINGS ........................................................................................... 9
                DAC ANALOG CHARACTERISTICS - COMMERCIAL GRADE............................................ 10
                DAC ANALOG CHARACTERISTICS - AUTOMOTIVE GRADE ............................................ 11
                DAC COMBINED INTERPOLATION & ON-CHIP ANALOG FILTER RESPONSE................ 12
                ADC ANALOG CHARACTERISTICS - COMMERCIAL GRADE............................................ 14
                ADC ANALOG CHARACTERISTICS - AUTOMOTIVE GRADE ............................................ 15
                ADC DIGITAL FILTER CHARACTERISTICS......................................................................... 16
                DC ELECTRICAL CHARACTERISTICS ................................................................................ 17
                DIGITAL CHARACTERISTICS............................................................................................... 17
                SWITCHING CHARACTERISTICS - SERIAL AUDIO PORT................................................. 18
                SWITCHING CHARACTERISTICS - IC MODE CONTROL PORT....................................... 21
                SWITCHING CHARACTERISTICS - SPI CONTROL PORT ................................................. 22
          4. TYPICAL CONNECTION DIAGRAM ..................................................................................... 23
          5. APPLICATIONS ..................................................................................................................... 24
                5.1 Stand-Alone Mode ........................................................................................................... 24

                        5.1.1 Recommended Power-Up Sequence ................................................................. 24
                        5.1.2 Master/Slave Mode ............................................................................................. 24
                        5.1.3 System Clocking ................................................................................................. 24

                                   5.1.3.1 Crystal Applications (XTI/XTO) ........................................................... 24
                                   5.1.3.2 Clock Ratio Selection .......................................................................... 25
                        5.1.4 16-Bit Auto-Dither ............................................................................................... 26
                        5.1.5 Auto-Mute ........................................................................................................... 26
                        5.1.6 High Pass Filter ................................................................................................... 26
                        5.1.7 Interpolation Filter .............................................................................................. 26
                        5.1.8 Mode Selection & De-Emphasis ......................................................................... 26
                        5.1.9 Serial Audio Interface Format Selection ............................................................. 26
                5.2 Control Port Mode ........................................................................................................... 27
                        5.2.1 Recommended Power-Up Sequence - Access to Control Port Mode ................ 27
                        5.2.2 Master / Slave Mode Selection ........................................................................... 27
                        5.2.3 System Clocking ................................................................................................. 27
                                   5.2.3.1 Crystal Applications (XTI/XTO) ........................................................... 27
                                   5.2.3.2 Clock Ratio Selection .......................................................................... 28
                        5.2.4 Internal Digital Loopback .................................................................................... 30
                        5.2.5 Dither for 16-Bit Data .......................................................................................... 30
                        5.2.6 Auto-Mute ........................................................................................................... 30
                        5.2.7 High Pass Filter and DC Offset Calibration ......................................................... 30
                        5.2.8 Interpolation Filter .............................................................................................. 31
                        5.2.9 De-Emphasis ...................................................................................................... 31
                        5.2.10 Oversampling Modes ........................................................................................ 31
                5.3 De-Emphasis Filter .......................................................................................................... 31
                5.4 Analog Connections ........................................................................................................ 32
                        5.4.1 Input Connections ............................................................................................... 32
                        5.4.2 Output Connections ............................................................................................ 33
                5.5 Mute Control .................................................................................................................... 34
                5.6 Synchronization of Multiple Devices ................................................................................ 34
                5.7 Grounding and Power Supply Decoupling ....................................................................... 34
          6. CONTROL PORT INTERFACE .............................................................................................. 35

DS593F1                                                                                                                                                   3
                                                                                 CS4272

        6.1 SPI Mode ......................................................................................................................... 35
        6.2 IC Mode .......................................................................................................................... 36
   7. REGISTER QUICK REFERENCE .......................................................................................... 37
   8. REGISTER DESCRIPTION .................................................................................................... 38
        8.1 Mode Control 1 - Address 01h ......................................................................................... 38

                8.1.1 Functional Mode (Bits 7:6) .................................................................................. 38
                8.1.2 Ratio Select (Bits 5:4) ......................................................................................... 38
                8.1.3 Master / Slave Mode (Bit 3) ................................................................................. 38
                8.1.4 DAC Digital Interface Format (Bits 2:0) ............................................................... 38
        8.2 DAC Control - Address 02h ............................................................................................. 39
                8.2.1 Auto-Mute (Bit 7) ................................................................................................. 39
                8.2.2 Interpolation Filter Select (Bit 6) .......................................................................... 39
                8.2.3 De-Emphasis Control (Bits 5:4) ........................................................................... 39
                8.2.4 Soft Volume Ramp-Up After Error (Bit 3) ............................................................ 40
                8.2.5 Soft Ramp-Down Before Filter Mode Change (Bit 2) .......................................... 40
                8.2.6 Invert Signal Polarity (Bits 1:0) ............................................................................ 40
        8.3 DAC Volume & Mixing Control - Address 03h ................................................................. 40
                8.3.1 Channel B Volume = Channel A Volume (Bit 6) ................................................. 40
                8.3.2 Soft Ramp or Zero Cross Enable (Bits 5:4) ......................................................... 40
                8.3.3 ATAPI Channel Mixing and Muting (Bits 3:0) ...................................................... 41
        8.4 DAC Channel A Volume Control - Address 04h .............................................................. 42
        8.5 DAC Channel B Volume Control - Address 05h .............................................................. 42
                8.5.1 Mute (Bit 7) .......................................................................................................... 42
                8.5.2 Volume Control (Bits 6:0) .................................................................................... 42
        8.6 ADC Control - Address 06h ............................................................................................. 43
                8.6.1 Dither for 16-Bit Data (Bit 5) ................................................................................ 43
                8.6.2 ADC Digital Interface Format (Bit 4) .................................................................... 43
                8.6.3 ADC Channel A & B Mute (Bits 3:2) .................................................................... 43
                8.6.4 Channel A & B High Pass Filter Disable (Bits 1:0) .............................................. 43
        8.7 Mode Control 2 - Address 07h ......................................................................................... 43
                8.7.1 Digital Loopback (Bit 4) ....................................................................................... 43
                8.7.2 AMUTEC = BMUTEC (Bit 3) ............................................................................... 43
                8.7.3 Freeze (Bit 2) ...................................................................................................... 44
                8.7.4 Control Port Enable (Bit 1) .................................................................................. 44
                8.7.5 Power Down (Bit 0) ............................................................................................. 44
        8.8 Chip ID - Register 08h ..................................................................................................... 44
                8.8.1 Chip ID (Bits 7:4) ................................................................................................. 44
                8.8.2 Chip Revision (Bits 3:0) ....................................................................................... 44
   9. PARAMETER DEFINITIONS .................................................................................................. 45
   10. PACKAGE DIMENSIONS ..................................................................................................... 46
   11. APPENDIX ............................................................................................................................ 47

4  DS593F1
1. PIN DESCRIPTIONS - SOFTWARE MODE                       CS4272

                  XTO   1            28      BMUTEC
                   XTI                       AOUTB-
               MCLK     2            27      AOUTB+
               LRCK                          AOUTA+
                SCLK    3            26      AOUTA-
             SDOUT                           AMUTEC
                 SDIN   4            25      FILT+
               DGND                          AGND
                    VD  5            24      VA
                    VL                       AINB-
         SCL/CCLK       6            23      AINB+
         SDA/CDIN                            AINA+
             AD0/CS     7   28-Pin TSSOP 22  AINA-
                  RST                        VCOM
                        8            21

                        9            20

                        10           19

                        11           18

                        12           17

                        13           16

                        14           15

DS593F1                                      5
                                                                                                 CS4272

Pin Name  # Pin Description
XTO
XTI       1,2  Crystal Connections (Input/Output) - I/O pins for an external crystal which may be used to generate
               MCLK. See "Crystal Applications (XTI/XTO)" on page 24 or "Crystal Applications (XTI/XTO)" on page 27.
MCLK
          3    Master Clock (Input/Output) -Clock source for the delta-sigma modulators. See "Crystal Applications
LRCK           (XTI/XTO)" on page 24 or "Crystal Applications (XTI/XTO)" on page 27.

SCLK      4    Left Right Clock (Input/Output) - Determines which channel, Left or Right, is currently active on the
SDOUT          serial audio data line.
SDIN
DGND      5 Serial Clock (Input/Output) - Serial clock for the serial audio interface.
VD
VL        6 Serial Audio Data Output (Output) - Output for two's complement serial audio data.
SCL/CCLK  7 Serial Audio Data Input (Input) - Input for two's complement serial audio data.
          8 Digital Ground (Input) - Ground reference for the internal digital section.
SDA/CDIN
          9 Digital Power (Input) - Positive power for the internal digital section.
AD0/CS
          10 Logic Power (Input) - Positive power for the digital input/output interface.
RST
VCOM      11 Serial Control Port Clock (Input) - Serial clock for the serial control port.
AINA-
AINA+     12   Serial Control Data (Input/Output) - SDA is a data I/O in IC mode. CDIN is the input data line for the
AINB+          control port interface in SPI mode.
AINB-
VA        13   Address Bit 0 (IC) / Control Port Chip Select (SPI) (Input) - AD0 is a chip address pin in IC mode; CS
AGND           is the chip select signal for SPI format.
FILT+
          14 Reset (Input) - The device enters a low power mode when this pin is driven low.
AMUTEC
          15 Common Mode Voltage (Output) - Filter connection for internal common mode voltage.
AOUTA-
AOUTA+    16,
AOUTB+    17, Differential Analog Input (Input) - The full scale differential input signals are presented to the delta-
AOUTB-    18, sigma modulators. The full scale level is specified in the ADC Analog Characteristics specification table.
          19
BMUTEC
          20 Analog Power (Input) - Positive power for the internal analog section.

          21 Analog Ground (Input) - Ground reference for the internal analog section.

          22 Positive Voltage Reference (Output) - Positive reference voltage for the internal sampling circuits.

          23   Channel A Mute Control (Output) - This pin is active during power-up initialization, reset, muting, when
               master clock to left/right clock frequency ratio is incorrect, or power-down.

          24,
          25, Differential Analog Audio Output (Output) - The full scale differential output level is specified in the
          26, DAC Analog Characteristics specification table.
          27

          28   Channel B Mute Control (Output) - This pin is active during power-up initialization, reset, muting, when
               master clock to left/right clock frequency ratio is incorrect, or power-down.

6                                                                                                DS593F1
2. PIN DESCRIPTIONS - STAND-ALONE MODE                        CS4272

                     XTO    1           28       BMUTEC
                       XTI                       AOUTB-
                   MCLK     2           27       AOUTB+
                   LRCK                          AOUTA+
                   SCLK     3           26       AOUTA-
         SDOUT (M/S)                             AMUTEC
                    SDIN    4           25       FILT+
                  DGND                           AGND
                       VD   5           24       VA
                       VL                        AINB-
                       M0   6           23       AINB+
                       M1                        AINA+
                  I2S/LJ    7   28-Pin TSSOP 22  AINA-
                     RST                         VCOM
                            8           21

                            9           20

                            10          19

                            11          18

                            12          17

                            13          16

                            14          15

DS593F1                                          7
                                                                                                 CS4272

Pin Name  # Pin Description

XTO              Crystal Connections (Input/Output) - I/O pins for an external crystal which may be used to generate the
XTI       1,2 master clock. See "Crystal Applications (XTI/XTO)" on page 24 or "Crystal Applications (XTI/XTO)" on

MCLK             page 27.

LRCK      3   Master Clock (Input/Output) -Clock source for the delta-sigma modulators. See "Crystal Applications
              (XTI/XTO)" on page 24 or "Crystal Applications (XTI/XTO)" on page 27.
SCLK
SDOUT     4   Left Right Clock (Input/Output) - Determines which channel, Left or Right, is currently active on the
(M/S)         serial audio data line.
SDIN
DGND      5 Serial Clock (Input/Output) - Serial clock for the serial audio interface.
VD
VL        6   Serial Audio Data Output (Output) - Output for two's complement serial audio data. This pin must be
              pulled-up or pulled-down to select Master or Slave Mode. See "Master/Slave Mode" on page 24.
M0
          7 Serial Audio Data Input (Input) - Input for two's complement serial audio data.
M1
          8 Digital Ground (Input) - Ground reference for the internal digital section.
I2S/LJ
          9 Digital Power (Input) - Positive power for the internal digital section.
RST
VCOM      10 Logic Power (Input) - Positive power for the digital input/output interface.
AINA-
AINA+     11  Mode Select 0 (Input) - In conjunction with M1, selects operating mode. Functionality is described in the
AINB+         Hardware Mode Speed Configuration table.
AINB-
VA        12  Mode Select 1 (Input) - In conjunction with M0, selects operating mode. Functionality is described in the
AGND          Hardware Mode Speed Configuration table.
FILT+
          13 Serial Audio Interface Select (Input) - Selects either the left-justified or I2S format for the Serial Audio
AMUTEC           Interface.

AOUTA-    14 Reset (Input) - The device enters a low power mode when this pin is driven low.
AOUTA+
AOUTB+    15 Common Mode Voltage (Output) - Filter connection for internal common mode voltage.
AOUTB-
          16,
BMUTEC    17, Differential Analog Input (Input) - The full scale differential input signals are presented to the delta-
          18, sigma modulators. The full scale level is specified in the ADC Analog Characteristics specification table.
          19

          20 Analog Power (Input) - Positive power for the internal analog section.

          21 Analog Ground (Input) - Ground reference for the internal analog section.
          22 Positive Voltage Reference (Output) - Positive reference voltage for the internal sampling circuits.

          23  Channel A Mute Control (Output) - This pin is active during power-up initialization, reset, muting, when
              master clock to left/right clock frequency ratio is incorrect, or power-down.

          24,
          25, Differential Analog Audio Output (Output) - The full scale differential output level is specified in the
          26, Analog Characteristics specification table.
          27

          28  Channel B Mute Control (Output) - This pin is active during power-up initialization, reset, muting, when
              master clock to left/right clock frequency ratio is incorrect, or power-down.

8                                                                                                DS593F1
                                                                                      CS4272

3. CHARACTERISTICS AND SPECIFICATIONS

(All Min/Max characteristics and specifications are guaranteed over the Specified Operating Conditions. Typical
performance characteristics and specifications are derived from measurements taken at nominal supply voltages
and TA = 25C.)

SPECIFIED OPERATING CONDITIONS (AGND = 0 V; all voltages with respect to ground.)

                    Parameters                           Symbol Min       Nom   Max   Units
                                                                           5.0  5.25    V
DC Power Supplies:              Positive Analog VA               4.75      3.3  5.25    V
                                                                           3.3  5.25    V
                                Positive Digital VD              3.1
                                                                            -   +70     C
                                Positive Logic VL                2.37       -   +85     C

Ambient Operating Temperature (Power Applied)

                                Commercial Grade TA              -10

                                Automotive Grade                 -40

ABSOLUTE MAXIMUM RATINGS (GND = 0 V, All voltages with respect to ground.) (Note 1)

                    Parameter                            Symbol     Min   Typ Max Units
                                                                    -0.3
DC Power Supplies:                             Analog VA            -0.3  -     +6.0  V
                                                 Logic VL           -0.3
                                                Digital VD                -     +6.0  V
                                                                      -
                                                                 GND-0.3  -     +6.0  V

Input Current                                  (Note 2)   Iin       -0.3  -     10   mA
Analog Input Voltage                                     VIN        -50
Digital Input Voltage                                    VIND       -65   - VA+0.3 V
Ambient Operating Temperature (Power Applied)             TA
Storage Temperature                                      Tstg             - VL+0.3 V

                                                                          -     +95   C

                                                                          -     +150  C

Notes: 1. Operation beyond these limits may result in permanent damage to the device.
                Normal operation is not guaranteed at these extremes.

           2. Any pin except supplies. Transient currents of up to 100 mA on the analog input pins will not cause
                SCR latch-up.

DS593F1                                                                                                             9
                                                                                           CS4272

DAC ANALOG CHARACTERISTICS - COMMERCIAL GRADE (Notes 3 to 7)

                        Parameter                       Symbol     Min      Typ     Max      Unit

Dynamic Performance                                                108      114        -      dB
                                                                   105      111        -      dB
Dynamic Range               24-Bits         A-Weighted                      94         -      dB
                            16-Bits         unweighted               -     -100      -94      dB
                                            unweighted               -      -91        -      dB
                                                                     -      -51      -45      dB
Total Harmonic Distortion + Noise             0 dB THD+N             -      114        -      dB
                                            -20 dB                   -      100        -      dB
                                            -60 dB                   -
                                                                            0.1        -      dB
Idle Channel Noise / Signal-to-Noise Ratio                           -      100        -   ppm/C
                                                                     -
Interchannel Isolation                      (1 kHz)                      0.96xVA  1.01xVA    Vpp
                                                                0.91xVA     100        -      
DC Accuracy                                                          -       3         -      k
                                                                     -      100        -      pF
Interchannel Gain Mismatch                              ICGM         -

Gain Drift

Analog Output Characteristics and Specifications

Full Scale Differential Output Voltage                     VFS
Output Resistance                           (note 7) Zout
Minimum AC-Load Resistance
Maximum Load Capacitance                                   RL
                                                           CL

Notes: 3. One-half LSB of Triangular PDF dither is added to data.
           4. Performance measurements taken with a full-scale 997 Hz sine wave under Test load RL = 3 k, CL =
                10 pF

           5. Measurement bandwidth is 10 Hz to 20 kHz.

           6. Logic "0" = GND = 0V; Logic "1" = VL; VL = VA unless otherwise noted.

           7. VFS is tested under load RL but does not include attenuation due to ZOUT

10                                                                                         DS593F1
                                                                                           CS4272

DAC ANALOG CHARACTERISTICS - AUTOMOTIVE GRADE (Notes 3 to 7)

                        Parameter                       Symbol     Min      Typ     Max      Unit

Dynamic Performance                                                106      114        -      dB
                                                                   103      111        -      dB
Dynamic Range               24-Bits         A-Weighted                      94         -      dB
                            16-Bits         unweighted               -     -100      -92      dB
                                            unweighted               -      -91        -      dB
                                                                     -      -51      -43      dB
Total Harmonic Distortion + Noise             0 dB THD+N             -      114        -      dB
                                            -20 dB                   -      100        -      dB
                                            -60 dB                   -
                                                                            0.1        -      dB
Idle Channel Noise / Signal-to-Noise Ratio                           -      100        -   ppm/C
                                                                     -
Interchannel Isolation                      (1 kHz)                      0.96xVA  1.01xVA    Vpp
                                                                0.91xVA     100        -      
DC Accuracy                                                          -       3         -      k
                                                                     -      100        -      pF
Interchannel Gain Mismatch                              ICGM         -

Gain Drift

Analog Output Characteristics and Specifications

Full Scale Differential Output Voltage                     VFS
Output Resistance                           (note 7) Zout
Minimum AC-Load Resistance
Maximum Load Capacitance                                   RL
                                                           CL

DS593F1                                                                                    11
                                                                                              CS4272

DAC COMBINED INTERPOLATION & ON-CHIP ANALOG FILTER RESPONSE

(Note 12)

                                                                            Fast Roll-Off

                                    Parameter                        Min     Typ           Max    Unit
Single Speed Mode - 48 kHz
Passband (Note 9)                              to -0.01 dB corner      0       -           .454   Fs
                                                   to -3 dB corner     0       -
Frequency Response 10 Hz to 20 kHz                                   -0.01     -           .499   Fs
StopBand                                                  (Note 10)  .547      -
StopBand Attenuation                                                  90       -           +0.01  dB
Group Delay                                            Fs = 32 kHz     -    12/Fs
De-emphasis Error (Note 11)                         Fs = 44.1 kHz      -       -           -      Fs
(Relative to 1kHz)                                                     -       -
                                                       Fs = 48 kHz     -       -           -      dB
Double Speed Mode - 96 kHz
Passband (Note 9)                                                              -           -      s
                                                                               -
Frequency Response 10 Hz to 20 kHz                                             -           0.23  dB
StopBand                                                                       -
StopBand Attenuation                                                           -           0.14  dB
Group Delay                                                                 4.6/Fs
Quad Speed Mode - 192 kHz                                                                  0.09  dB
Passband (Note 9)                                                              -
                                               to -0.01 dB corner      0       -           .430   Fs
Frequency Response 10 Hz to 20 kHz                 to -3 dB corner     0       -
StopBand                                                             -0.01     -           .499   Fs
StopBand Attenuation                                      (Note 10)  .583      -
Group Delay                                                           80    4.7/Fs         0.01   dB
                                                                       -
                                                                                           -      Fs

                                                                                           -      dB

                                                                                           -      s

                                               to -0.01 dB corner      0                   .105   Fs
                                                   to -3 dB corner     0
                                                                     -0.01                 .490   Fs
                                                          (Note 10)  .635
                                                                      90                   0.01   dB
                                                                       -
                                                                                           -      Fs

                                                                                           -      dB

                                                                                           -      s

12                                                                                                DS593F1
                                                                                                 CS4272

DAC COMBINED INTERPOLATION & ON-CHIP ANALOG FILTER RESPONSE

(cont) (Note 12)

                                                                     Slow Roll-Off (Note 8)

                                    Parameter                        Min              Typ     Max    Unit
Single Speed Mode - 48 kHz
Passband (Note 9)                              to -0.01 dB corner      0                 -    0.417  Fs
                                                   to -3 dB corner     0                 -
Frequency Response 10 Hz to 20 kHz                                   -0.01               -    0.499  Fs
StopBand                                                  (Note 10)  .583                -
StopBand Attenuation                                                  64                 -    +0.01  dB
Group Delay                                            Fs = 32 kHz     -              6.5/Fs
De-emphasis Error (Note 11)                         Fs = 44.1 kHz      -                 -    -      Fs
(Relative to 1 kHz)                                                    -                 -
                                                       Fs = 48 kHz     -                 -    -      dB
Double Speed Mode - 96 kHz
Passband (Note 9)                                                                             -      s

Frequency Response 10 Hz to 20 kHz                                                            0.23  dB
StopBand
StopBand Attenuation                                                                          0.14  dB
Group Delay
Quad Speed Mode - 192 kHz                                                                     0.09  dB
Passband (Note 9)
                                               to -0.01 dB corner      0                 -    .296   Fs
Frequency Response 10 Hz to 20 kHz                 to -3 dB corner     0                 -
StopBand                                                             -0.01               -    .499   Fs
StopBand Attenuation                                      (Note 10)  .792                -
Group Delay                                                           70                 -    0.01   dB
                                                                       -              3.9/Fs
                                                                                              -      Fs

                                                                                              -      dB

                                                                                              -      s

                                               to -0.01 dB corner      0                 -    .104   Fs
                                                   to -3 dB corner     0                 -
                                                                     -0.01               -    .481   Fs
                                                          (Note 10)  .868                -
                                                                      75                 -    0.01   dB
                                                                       -              4.2/Fs
                                                                                              -      Fs

                                                                                              -      dB

                                                                                              -      s

Notes: 8. Slow Roll-Off interpolation filter is only available in control port mode.

         9. Response is clock dependent and will scale with Fs. Note that the response plots (Figures 21 to 44) have
              been normalized to Fs and can be de-normalized by multiplying the X-axis scale by Fs.

10. Single and Double Speed Mode Measurement Bandwidth is from stopband to 3 Fs.
      Quad Speed Mode Measurement Bandwidth is from stopband to 1.34 Fs.

11. De-emphasis is available only in Single Speed Mode; Only 44.1 kHz De-emphasis is available in Stand-
      Alone Mode.

12. Plots of this data are contained in the "Appendix" on page 47. See Figure 21 through Figure 44.

DS593F1                                                                                                 13
                                                                                                CS4272

ADC ANALOG CHARACTERISTICS - COMMERCIAL GRADE

Measurement Bandwidth is 10 Hz to 20 kHz unless otherwise specified. Input is 1 kHz sine wave.

                   Parameter                                 Symbol    Min       Typ   Max      Unit
                                                             THD+N
Single Speed Mode               Fs = 48 kHz                  THD+N      108      114
                                                             THD+N      105      111
    Dynamic Range                              A-weighted                              -        dB
                                               unweighted    CMRR         -     -100
                                                                          -      -91   -        dB
                                                                          -      -51
    Total Harmonic Distortion + Noise          (Note 13)
                                                    -1 dB               108      114
                                                                        105      111   -94      dB
                                                  -20 dB                         108
                                                  -60 dB                  -            -        dB
                                                                                -100
                                                                          -      -91   -        dB
                                                                          -      -51
Double Speed Mode               Fs = 96 kHz                               -      -97
                                                                          -
    Dynamic Range                                A-weighted                      114   -        dB
                                                unweighted              108      111
                        40 kHz bandwidth unweighted                     105      108   -        dB

                                                                          -     -100   -        dB
                                                                                 -91
    Total Harmonic Distortion + Noise          (Note 13)                  -      -51   -94      dB
                             40 kHz bandwidth       -1 dB                 -      -97
                                                                          -            -        dB
                                                  -20 dB                  -      110
                                                  -60 dB                      0.0001   -        dB
                                                                          -
                                                    -1 dB                 -      0.1   -        dB
                                                                                   -
Quad Speed Mode                 Fs = 192 kHz                              -
                                                                               100
    Dynamic Range                                A-weighted               -            -        dB
                                                unweighted                -       0
                        40 kHz bandwidth unweighted                       -      100   -        dB

                                                                     1.07xVA  1.13xVA  -        dB
                                                                        37         -
    Total Harmonic Distortion + Noise          (Note 13)                  -      82    -94      dB
                             40 kHz bandwidth       -1 dB
                                                                                       -        dB
                                                  -20 dB
                                                  -60 dB                               -        dB

                                                    -1 dB                              -        dB

Dynamic Performance for All Modes

Interchannel Isolation                                                                 -        dB

Interchannel Phase Deviation                                                           -        Degree

DC Accuracy

Interchannel Gain Mismatch                                                             -        dB

Gain Error                                                                             5       %

Gain Drift                                                                             -        ppm/C

Offset Error                           HPF enabled                                     -        LSB
                                       HPF disabled
                                                                                       -        LSB

Analog Input Characteristics

Full-scale Input Voltage                                                               1.19xVA Vpp

Input Impedance (Differential)                 (Note 14)                               -        k

Common Mode Rejection Ratio                                                            -        dB

Notes: 13. Referred to the typical full-scale input voltage.
Notes: 14. Measured between AIN+ and AIN-

14                                                                                              DS593F1
                                                                                                 CS4272

ADC ANALOG CHARACTERISTICS - AUTOMOTIVE GRADE

Measurement Bandwidth is 10 Hz to 20 kHz unless otherwise specified. Input is 1 kHz sine wave.)

                   Parameter                           Symbol    Min       Typ   Max             Unit
                                                       THD+N
Single Speed Mode               Fs = 48 kHz            THD+N      106      114
                                                       THD+N      103      111
Dynamic Range                              A-weighted                            -               dB
                                           unweighted  CMRR         -     -100
                                                                    -      -91   -               dB
                                                                    -      -51
Total Harmonic Distortion + Noise          (Note 15)
                                                -1 dB             106      114
                                                                  103      111   -92             dB
                                              -20 dB                       108
                                              -60 dB                -            -               dB
                                                                          -100
                                                                    -      -91   -               dB
                                                                    -      -51
Double Speed Mode               Fs = 96 kHz                         -      -97
                                                                    -
Dynamic Range                              A-weighted                      114   -               dB
                                                                  106      111
                                           unweighted             103      108   -               dB

                        40 kHz bandwidth unweighted                 -     -100   -               dB
                                                                           -91
Total Harmonic Distortion + Noise          (Note 15)                -      -51   -92             dB
                         40 kHz bandwidth       -1 dB               -      -97
                                                                    -            -               dB
                                              -20 dB                -      110
                                              -60 dB                    0.0001   -               dB
                                                                    -
                                                -1 dB               -      0.1   -               dB
                                                                             -
Quad Speed Mode                 Fs = 192 kHz                        -
                                                                         100
Dynamic Range                              A-weighted               -            -               dB
                                                                    -       0
                                           unweighted               -      100   -               dB

                        40 kHz bandwidth unweighted            1.07xVA  1.13xVA  -               dB
                                                                  37         -
Total Harmonic Distortion + Noise          (Note 15)                -      82    -92             dB
                         40 kHz bandwidth       -1 dB
                                                                                 -               dB
                                              -20 dB
                                              -60 dB                             -               dB

                                                -1 dB                            -               dB

Dynamic Performance for All Modes

Interchannel Isolation                                                           -               dB

Interchannel Phase Deviation                                                     -               Degree

DC Accuracy

Interchannel Gain Mismatch                                                       -               dB

Gain Error                                                                       5              %

Gain Drift                                                                       -               ppm/C

Offset Error                       HPF enabled                                   -               LSB
                                   HPF disabled
                                                                                 -               LSB

Analog Input Characteristics

Full-scale Input Voltage                                                         1.19xVA Vpp

Input Impedance (Differential)             (Note 16)                             -               k

Common Mode Rejection Ratio                                                      -               dB

Notes: 15. Referred to the typical full-scale input voltage.
Notes: 16. Measured between AIN+ and AIN-

DS593F1                                                                                                15
                                                                               CS4272

ADC DIGITAL FILTER CHARACTERISTICS (Note 19)

                       Parameter           Symbol Min Typ Max Unit

Single Speed Mode

Passband               (-0.1 dB).          (Note 17)              0    - 0.47 Fs
                                           (Note 17)
Passband Ripple.                                                  -    - 0.035 dB
                                                             tgd
Stopband.                                  (Note 17)              0.58 -       -                              Fs
                                           (Note 17)
Stopband Attenuation.                                             -95  -       -                              dB
                                                             tgd
Group Delay.                               (Note 17)              - 12/Fs -                                   s
                                           (Note 17)
Double Speed Mode
                                                             tgd
Passband               (-0.1 dB).                                 0    - 0.45 Fs
                                           (Note 18)
Passband Ripple.                           (Note 18)              -    - 0.035 dB

Stopband.                                                         0.68 -       -                              Fs

Stopband Attenuation.                                             -92  -       -                              dB

Group Delay.                                                      - 9/Fs -                                    s

Quad Speed Mode

Passband               (-0.1 dB).                                 0    - 0.24 Fs

Passband Ripple.                                                  -    - 0.035 dB

Stopband.                                                         0.78 -       -                              Fs

Stopband Attenuation.                                             -97  -       -                              dB

Group Delay.                                                      - 5/Fs -                                    s

High Pass Filter Characteristics

Frequency Response -3.0 dB.                                       -    1       -                              Hz
                                -0.13 dB.
                                                                       20      -                              Hz

Phase Deviation        @ 20 Hz.                                   -    10      - Deg

Passband Ripple.                                                  -    -       0                              dB

Filter Settling Time.                                                  105/Fs                                 s

Notes: 17. The filter frequency response scales precisely with Fs.
         18. Response shown is for Fs equal to 48 kHz. Filter characteristics scale with Fs.
         19. Plots of this data are contained in the "Appendix" on page 47. See Figure 45 through Figure 56.

16                                                                                DS593F1
                                                                                         CS4272

DC ELECTRICAL CHARACTERISTICS

(GND = 0 V, all voltages with respect to ground. MCLK=12.288 MHz; Master Mode)

                    Parameter                     Symbol Min         Typ           Max   Unit

Power Supply                                                         45
                                                                    41.5
Power Supply Current                          VA  IA     -           24            53    mA
(Normal Operation)                                                 0.025
                                 VL,VD = 5 V ID          -          1.76           49    mA
                                                                     433
                                 VL,VD = 3.3 V ID        -           305           28    mA

Power Supply Current                          VA  IA     -            9            -     mA
(Power-Down Mode)(Note 20)                                           60
                                 VL,VD=5 V ID            -                         -     mA
                                                                  0.48xVA
Power Consumption                VL, VD=5 V       -      -            1            510   mW
                                                                     25
(Normal Operation)               VL, VD = 3.3 V   -      -                         358   mW
                                                                     VA
                               (Power-Down Mode)  -      -                         -     mW
                                                                      0
Power Supply Rejection Ratio (1 kHz) (Note 21) PSRR      -           VA            -     dB
                                                                      3
Common Mode

Nominal Common Mode Voltage                       VCOM   -                         -     VDC

Maximum DC Current Source/Sink from VCOM                 -                         -     A

VCOM Output Impedance                                    -                         -     k

FILT+

FILT+ Nominal Voltage                             FILT+  -                         -     VDC

MUTEC

MUTEC Low-Level Output Voltage                           -                         -     V

MUTEC High-Level Output Voltage                          -                         -     V

Maximum MUTEC Drive Current                              -                         -     mA

Notes: 20. Power Down Mode is defined as RST = Low with all clocks and data lines held static.

         21. Valid with the recommended capacitor values on FILT+ and VCOM as shown in the Typical Connection
                Diagram.

DIGITAL CHARACTERISTICS                                  Symbol     Min         Typ Max Units
                                                            VIH     70%
                                   Parameter  (% of VL)     VIL                 -     -  V
High-Level Input Voltage                      (% of VL)    VOH        -
Low-Level Input Voltage                                    VOL    VL - 1.0      - 30%    V
High-Level Output Voltage at Io = 2 mA                       Iin
Low-Level Output Voltage at Io = 2 mA                                 -         -     -  V
Input Leakage Current                                                 -
                                                                                -  0.4   V

                                                                                -  10   A

DS593F1                                                                                        17
                                                                                                         CS4272

SWITCHING CHARACTERISTICS - SERIAL AUDIO PORT (Logic "0" = GND = 0 V;

Logic "1" = VL, CL = 20 pF)

                     Parameter                           Symbol Min                            Typ  Max  Unit

Sample Rate                           Single Speed Mode Fs       4                             -    50   kHz

                                Double Speed Mode Fs             50                            -    100  kHz

                                      Quad Speed Mode Fs         100                           -    200  kHz

MCLK Specifications

MCLK Frequency                        Stand-Alone Mode   fmclk   1.024                         -    25.600 MHz
(note 22)                             Control Port Mode  fmclk   1.024
                                                                                               -    51.200 MHz

MCLK Input Pulse Width High/Low Stand-Alone Mode tclkhl          16                            -    -    ns

(note 22)                             Control Port Mode tclkhl   8                             -    -    ns

MCLK Output Duty Cycle                                           45                            50   55   %

Master Mode

LRCK Duty Cycle                                                  -                             50   -    %

SCLK Duty Cycle                                                  -                             50   -    %

SCLK falling to LRCK edge                                tslr    -10                           -    10   ns
SCLK falling to SDOUT valid
SDIN valid to SCLK rising setup time                     tsdo    0                             -    32   ns
SCLK rising to SDIN hold time
Slave Mode                                               tsdis   16                            -    -    ns

                                                         tsdih   20                            -    -    ns

LRCK Duty Cycle                                                  40                            50   60   %

SCLK Period                           Single Speed Mode tsclkw   (---1---2---81---)---F----s-  -    -    s
(note 22)

                                Double Speed Mode tsclkw         ---------1-----------         -    -    s
                                                                 ( 128 ) F s

                                      Quad Speed Mode tsclkw     (---6---4--1-)---F----s-      -    -    s

SCLK Pulse Width High                                    tsclkh  30                            -    -    ns
SCLK Pulse Width Low
SCLK falling to LRCK edge                                tsclkl  48                            -    -    ns
SCLK falling to SDOUT valid
SDIN valid to SCLK rising setup time                     tslr    -10                           -    10   ns
SCLK rising to SDIN hold time
Crystal Oscillator Specifications (XTI/XTO)              tsdo    0                             -    32   ns
Crystal Frequency Range
                                                         tsdis   16                            -    -    ns

                                                         tsdih   20                            -    -    ns

                                                         fosc    16.384                        -    25.600 MHz

Notes: 22. In Control Port Mode, the Ratio[1:0] bits must be configured according to tables 8 and 9 on
                pages 28 and 29.

18                                                                                                       DS593F1
                                                                                CS4272

          LRCK     t slr
         Output   t sdo

          SCLK            t sdis                                  t sdih
         Output

         SDOUT

          SDIN

                  Figure 1. Master Mode Serial Audio Port Timing

          LRCK     t slr        tsclkh                                  tsclkl
           Input  t sdo        tsclkw                             t sdih
                          t sdis
          SCLK
           Input

         SDOUT

          SDIN

                  Figure 2. Slave Mode Serial Audio Port Timing

DS593F1                                                                         19
                                                                                                   CS4272

LRCK      Left Channel                                                     Right Channel
SCLK
SDATA      MSB -1 -2 -3 -4 -5 +5 +4 +3 +2 +1 LSB        MSB -1 -2 -3 -4 +5 +4 +3 +2 +1 LSB

  LRCK     Figure 3. Format 0, Left Justified up to 24-Bit Data
  SCLK
SDATA      Left Channel                                                     Right Channel

           MSB -1 -2 -3 -4 -5 +5 +4 +3 +2 +1 LSB        MSB -1 -2 -3 -4 +5 +4 +3 +2 +1 LSB

                                 Figure 4. Format 1, IS up to 24-Bit Data

  LRCK     Left Channel                                                     Right Channel
  SCLK
SDATA LSB  MSB-1 -2 -3 -4 -5 -6  +6 +5 +4 +3 +2 +1 LSB  MSB -1 -2 -3 -4 -5 -6              +6 +5 +4 +3 +2 +1 LSB

                                 32 clocks

           Figure 5. Format 2, Right Justified 16-Bit Data. (Available in Control Port Mode only)
                  Format 3, Right Justified 24-Bit Data. (Available in Control Port Mode only)
                  Format 4, Right Justified 20-Bit Data. (Available in Control Port Mode only)
                  Format 5, Right Justified 18-Bit Data. (Available in Control Port Mode only)

20                                                                                                 DS593F1
                                                                                                    CS4272

SWITCHING CHARACTERISTICS - IC MODE CONTROL PORT

(Inputs: logic 0 = AGND, logic 1 = VL)

                      Parameter                                 Symbol          Min            Max        Unit

IC Mode                                                                                                  KHz
                                                                                                           ns
SCL Clock Frequency.                                            fscl            -              100         s
                                                                                                           s
RST Rising Edge to Start.                                       tirs            500            -           s
                                                                                                           s
Bus Free Time Between Transmissions.                            tbuf            4.7            -           s
                                                                                                           s
Start Condition Hold Time (prior to first clock pulse).         thdst           4.0            -           ns
                                                                                                           s
Clock Low time.                                                 tlow            4.7            -           ns
                                                                                                           s
Clock High Time.                                                thigh           4.0            -

Setup Time for Repeated Start Condition.                        tsust           4.7            -

SDA Hold Time from SCL Falling.                  (Note 23)      thdd            0              -

SDA Setup time to SCL Rising.                                   tsud            250            -

Rise Time of Both SDA and SCL Lines.                            tr              -              1

Fall Time of Both SDA and SCL Lines.                            tf              -              300

Setup Time for Stop Condition.                                  tsusp           4.7            -

Notes: 23. Data must be held for sufficient time to bridge the 300 ns transition time of SCL.

          RST

                      t irs  Start                              Repeated                       Stop
                  Stop                                             Start                          t susp

          SDA         t buf     t hdst           t high                 t hdst       tf
          SCL

                                    t low t hdd          t sud  t sust          tr

                                        Figure 6. IC Mode Control Port Timing

DS593F1                                                                                                         21
                                                                                                CS4272

SWITCHING CHARACTERISTICS - SPI CONTROL PORT

(Inputs: logic 0 = AGND, logic 1 = VL)

                                 Parameter                     Symbol          Min         Max  Unit
SPI Mode
CCLK Clock Frequency.                                          fsclk           -             6  MHz
RST Rising Edge to CS Falling.                                                               -   ns
CCLK Edge to CS Falling.                                       tsrs            500           -   ns
CS High Time Between Transmissions.                                                          -   s
CS Falling to CCLK Edge.                          (Note 24)    tspi            500           -   ns
CCLK Low Time.                                                                               -   ns
CCLK High Time.                                                tcsh            1.0           -   ns
CDIN to CCLK Rising Setup Time.                                                              -   ns
CCLK Rising to DATA Hold Time.                                 tcss            20            -   ns
Rise Time of CCLK and CDIN.                                                                100   ns
Fall Time of CCLK and CDIN.                                    tscl            82          100   ns

                                                               tsch            82

                                                               tdsu            40

                                                  (Note 25)    tdh             15

                                                  (Note 26)    tr2             -

                                                  (Note 26)    tf2             -

Notes: 24. tspi only needed before first falling edge of CS after RST rising edge. tspi = 0 at all other times.
         25. Data must be held for sufficient time to bridge the transition time of CCLK.
         26. For FSCK < 1 MHz

    RST   t srs

    CS

          t spi t css                             t scl t sch                       t csh

    CCLK

                                            t r2  t f2

    CDIN

                                                              t dsu t dh
                                            Figure 7. SPI Control Port Timing

22                                                                                              DS593F1
                                                                                                   CS4272

4. TYPICAL CONNECTION DIAGRAM

                                              0.1 F                +5 V
                                              0.1 F
                                                          1 F

* Only one must be used. See

"Grounding and Power Supply

Decoupling."                                              1 F

                                      * 5.1                         +5 V to 3.3 V *

Not to exceed 1 F.                                                   See "Master/Slave Mode Selection".

                                  VA                  VD
                           FILT+
                                                          VL                                       +5 V to 2.5 V

         47 F  0.1 F

                                                                                     0.1 F  1 F

                           AGND

         1 F   0.1 F                                                 47 k

                           VCOM

Power Down                 AD0 / CS (I2S/LJ)          SDOUT (M/S)                  Audio Data
  and Mode                 SDA / CDIN (M1)                      SDIN                Processor
   Settings
                           SCL / CCLK (M0)                                        Timing Logic
(Control Port)                                                                            &
                           RST                            MCLK
Analog Input                                              SCLK                         Clock
    Buffer                     CS4272                     LRCK
                                                                              Analog Conditioning
                           AINA+                                                          &
                           AINA-
                                                                                       Mute
                           AINB+                       AOUTA-
                           AINB-                      AMUTEC
                                                      AOUTA+

40 pF           **         XTI                         AOUTB-
                           XTO                        BMUTEC
                                                      AOUTB+

     40 pF                                    DGND

** Optional. See "Crystal
Applications (XTI/XTO)".

                              Figure 8. CS4272 Typical Connection Diagram

DS593F1                                                                                                     23
                                                            CS4272

5. APPLICATIONS

5.1 Stand-Alone Mode

5.1.1 Recommended Power-Up Sequence

1) When using the CS4272 with an external MCLK, hold RST low until the power supply, MCLK, and LRCK are
     stable. When using the CS4272 with internally generated MCLK, hold RST low until the power supply is stable.

2) Bring RST high. If the internally generated MCLK is being used, it will appear on the MCLK pin prior to 1 ms from
     the release of RST.

5.1.2 Master/Slave Mode

The CS4272 supports operation in either Master Mode or Slave Mode.

In Master Mode, LRCK and SCLK are outputs and are synchronously generated on-chip. LRCK is equal to Fs and
SCLK is equal to 64x Fs.

In Slave Mode, LRCK and SCLK are inputs, requiring external generation that is synchronous to MCLK. It is recom-
mended that SCLK be 64x Fs to maximize system performance.

In Stand-Alone Mode, the CS4272 will default to Slave Mode. Master Mode may be accessed by placing a 47 k
pull-up to VL on the SDOUT (M/S) pin.

Configuration of clock ratios in each of these modes will be outlined in the Tables 3 and 4.

5.1.3 System Clocking

The CS4272 will operate at sampling frequencies from 4 kHz to 200 kHz. This range is divided into three speed
modes as shown in Table 1 below.

                                                             Table 1. Speed Modes

                               Mode     Sampling Frequency
                         Single Speed           4-50 kHz
                         Double Speed
                          Quad Speed           50-100 kHz
                                              100-200 kHz

5.1.3.1 Crystal Applications (XTI/XTO)

An external crystal may be used in conjunction with the CS4272 to generate the master clock signal. To accomplish
this, a 20 pF fundamental mode parallel resonant crystal must be connected between the XTI and XTO pins as
shown in the Typical Connection Diagram on page 23. This crystal must oscillate at the frequency shown in Table 2.
In this configuration, MCLK is a buffered output and, as shown in the Typical Connection Diagram, nothing other
than the crystal and its load capacitors should be connected to XTI and XTO. The MCLK signal will appear on the
MCLK pin prior to 1 ms from the release of RST.

                                                        Table 2. Crystal Frequencies

                               Mode     Crystal Frequency
                         Single Speed          512 x Fs
                         Double Speed          256 x Fs
                          Quad Speed           128 x Fs

To operate the CS4272 with an externally generated MCLK signal, no crystal should be used, XTI should be con-
nected to ground and XTO should be left unconnected. In this configuration, MCLK is an input and must be driven
externally with an appropriate speed clock.

24                                                          DS593F1
                                                                            CS4272

5.1.3.2 Clock Ratio Selection

Depending on the use of an external crystal, or whether the CS4272 is in Master or Slave Mode, different
MCKL/LRCK and SCLK/LRCK ratios may be used. These ratios are shown in the Tables 3 and 4 below.

         Table 3. Clock Ratios - Stand Alone Mode With External Crystal
                           External Crystal Used, MCLK=Output

                           Master Mode

                       MCLK/LRCK        SCLK/LRCK             LRCK
                                                                Fs
         Single Speed  256              64                      Fs
         Double Speed                                           Fs
          Quad Speed   128              64

                       128              64

                            Slave Mode

                       MCLK/LRCK        SCLK/LRCK             LRCK
                                                                Fs
         Single Speed  256              32, 64, 128             Fs
         Double Speed                                           Fs
          Quad Speed   128              32, 64

                       128              32, 64

         Table 4. Clock Ratios - Stand Alone Mode Without External Crystal

                       External Crystal Not Used, MCLK=Input

                           Master Mode

                       MCLK/LRCK        SCLK/LRCK             LRCK
                                                                Fs
         Single Speed  256              64                      Fs
         Double Speed                                           Fs
          Quad Speed   128              64

                       64               32

                            Slave Mode

                       MCLK/LRCK        SCLK/LRCK             LRCK
                                                                Fs
                       256              32, 64, 128             Fs
                                                                Fs
         Single Speed  384        32, 48, 64, 96, 128           Fs
         Double Speed                                           Fs
          Quad Speed   512              32, 64, 128             Fs
                                                                Fs
                       128              32, 64                  Fs
                                                                Fs
                       192              32, 48, 64

                       256              32, 64

                       64               32

                       96               48

                       128              32, 64

DS593F1                                                                     25
                                                                                    CS4272

5.1.4 16-Bit Auto-Dither

The CS4272 will auto-configure to output properly dithered 16-bit data when placed in Slave Mode and a 32x SCLK
to LRCK ratio is used. In this configuration, one half of a bit of dither is added to the LSB of the 16-bit word. This
applies only to the serial audio output of the ADC and will not affect DAC performance. See Figure 9.

                                                     16-Bit W ord

            15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

                                                               Bit D ither

                            Figure 9. ADC 16-Bit Auto-Dither

5.1.5 Auto-Mute

The DAC output will mute following the reception of 8192 consecutive audio samples of static 0 or -1. A single sam-
ple of non-static data will release the mute. Detection and muting are done independently for each channel. The
common mode on the output will be retained and the Mute Control pin for that channel will go active during the mute
period.

5.1.6 High Pass Filter

The operational amplifiers in the input circuitry driving the CS4272 may generate a small DC offset into the ADC.
The CS4272 includes a high pass filter after the decimator to remove any DC offset which could result in recording
a DC level, possibly yielding "clicks" when switching between devices in a multichannel system.

In Stand-Alone Mode, the high pass filter continuously subtracts a measure of the DC offset from the output of the
decimation filter. This function cannot be disabled in Stand-Alone Mode.

5.1.7 Interpolation Filter

In Stand-Alone Mode, the fast roll-off interpolation filter is used.
Filter specifications can be found in Section 3. Plots of the data are contained in the "Appendix" on page 47.

5.1.8 Mode Selection & De-Emphasis

The sample rate, Fs, can be adjusted from 4 kHz to 200 kHz. In Stand-Alone Mode, the CS4272 must be set to the
proper mode via the mode pins, M1 and M0. De-emphasis, optimized for a 44.1 kHz sampling frequency, is avail-
able.

                                             Table 5. CS4272 Stand-Alone Mode Control

    Mode 1  Mode 0           Mode      Sample Rate (Fs)       De-Emphasis
        0       0   Single Speed Mode    4 kHz - 50 kHz          44.1 kHz
        0       1   Single Speed Mode    4 kHz - 50 kHz              Off
        1       0   Double Speed Mode                                Off
        1       1    Quad Speed Mode   50 kHz - 100 kHz              Off
                                       100 kHz - 200 kHz

5.1.9 Serial Audio Interface Format Selection

Either I2S or left justified serial audio data format may be selected in Stand-Alone Mode. The selection will affect
both the input and output format. Placing a 10 k pull-up to VL on the I2S/LJ pin will select the I2S format, while
placing a 10 k pull-down to DGND on the I2S/LJ pin will select the left justified format.

26                                                                 DS593F1
                                                         CS4272

5.2 Control Port Mode

5.2.1 Recommended Power-Up Sequence - Access to Control Port Mode

1) When using the CS4272 with an external MCLK, hold RST low until the power supply, MCLK, and LRCK are
     stable. When using the CS4272 with internally generated MCLK, hold RST low until the power supply is stable.
     In this state, the Control Port is reset to its default settings.

2) Bring RST high. The device will remain in a low power state and the control port will be accessible. If internally
     generated MCLK is being used, it will appear on the MCLK pin prior to 1 ms from the release of RST.

3) Write 03h to register 07h within 10 ms following the release of RST. This sets the Control Port Enable (CPEN)
     and Power Down (PDN) bits, activating the Control Port and placing the part in power-down. When using the
     CS4272 with internally generated MCLK, it is necessary to wait 1 ms following the release of RST before initi-
     ating this Control Port write.

4) The desired register settings can be loaded while keeping the PDN bit set.

5) Clear the PDN bit to initiate the power-up sequence. This power-up sequence requires approximately 85 S.

5.2.2 Master / Slave Mode Selection

The CS4272 supports operation in either Master Mode or Slave Mode.

In Master Mode, LRCK and SCLK are outputs and are synchronously generated on-chip. LRCK is equal to Fs and
SCLK is equal to 64x Fs.

In Slave Mode, LRCK and SCLK are inputs, requiring external generation that is synchronous to MCLK. It is recom-
mended that SCLK be 64x Fs to maximize system performance.

Configuration of clock ratios in each of these modes will be outlined in the Tables 8 and 9.

In Control Port Mode the CS4272 will default to Slave Mode. The user may change this default setting by changing
the status of the M/S bit in the Mode Control 1 register (01h).

5.2.3 System Clocking

The CS4272 will operate at sampling frequencies from 4 kHz to 200 kHz. This range is divided into three speed
modes as shown in Table 6 below.

                                                             Table 6. Speed Modes

                             Mode    Sampling Frequency
                       Single Speed          4-50 kHz
                       Double Speed
                        Quad Speed          50-100 kHz
                                           100-200 kHz

5.2.3.1 Crystal Applications (XTI/XTO)

An external crystal may be used in conjunction with the CS4272 to generate the MCLK signal. To accomplish this,
a 20 pF fundamental mode parallel resonant crystal must be connected between the XTI and XTO pins as shown in
the Typical Connection Diagram on page 23. This crystal must oscillate at the frequency shown in Table 7. In this
configuration, MCLK is a buffered output and, as shown in the Typical Connection Diagram, nothing other than the
crystal and its load capacitors should be connected to XTI and XTO. The MCLK signal will appear on the MCLK pin
prior to 1 ms from the release of RST.

DS593F1                                                  27
                                                                                                   CS4272

                               Table 7. Crystal Frequencies

                        Mode    Crystal Frequency
                  Single Speed         512 x Fs
                  Double Speed         256 x Fs
                   Quad Speed          128 x Fs

To operate the CS4272 with an externally generated MCLK signal, no crystal should be used, XTI should be con-
nected to ground and XTO should be left unconnected. In this configuration, MCLK is an input and must be driven
externally with an appropriate speed clock.

5.2.3.2 Clock Ratio Selection

Depending on the use of an external crystal, or whether the CS4272 is in Master or Slave Mode, different
MCKL/LRCK and SCLK/LRCK ratios may be used. These ratios as well as the Control Port Register Bits that must
be set in order to obtain them are shown in Tables 8 and 9 below.

                  Table 8. Clock Ratios - Control Port Mode With External Crystal
                                    External Crystal Used, MCLK=Output

    Single Speed  MCLK/LRCK         Master Mode  LRCK        Ratio1 Bit                            Ratio0 Bit
    Double Speed        256    SCLK/LRCK           Fs              0                                   d27
     Quad Speed         512                        Fs              1                                   d27
                        128           64           Fs              0                                   d27
                        256           64           Fs              1                                   d27
                        128           64           Fs            d27                                   d27
                                      64
                                      64

    Single Speed  MCLK/LRCK          Slave Mode  LRCK        Ratio1 Bit                            Ratio0 Bit
    Double Speed        256    SCLK/LRCK           Fs              0                                   d27
     Quad Speed         512     32, 64, 128        Fs              1                                   d27
                        128     32, 64, 128        Fs              0                                   d27
                        256                        Fs              1                                   d27
                        128        32, 64          Fs            d27                                   d27
                                   32, 64
                                   32, 64

Notes: 27. For the Ratio1 and Ratio0 bits listed above, "d" indicates that any value may written.

28                                                                                                 DS593F1
                                                                                                   CS4272

              Table 9. Clock Ratios - Control Port Mode Without External Crystal
                                 External Crystal Not Used, MCLK=Input

Single Speed  MCLK/LRCK       Master Mode      LRCK                                    Ratio1 Bit  Ratio0 Bit
Double Speed        256  SCLK/LRCK               Fs                                          0           0
Quad Speed         384                          Fs                                          0           1
                    512         64               Fs                                          1           0
                    768         64               Fs                                          1           1
                    128         64               Fs                                          0           0
                    192         64               Fs                                          0           1
                    256         64               Fs                                          1           0
                    384         64               Fs                                          1           1
                     64         64               Fs                                          0           0
                     96         64               Fs                                          0           1
                    128         32               Fs                                          1           0
                    192         32               Fs                                          1           1
                                64
                                64                                                                 Ratio0 Bit
                                                                                                       d28
Single Speed  MCLK/LRCK            Slave Mode  LRCK                                    Ratio1 Bit      d28
Double Speed        256     SCLK/LRCK            Fs                                          0         d28
Quad Speed         384       32, 64, 128        Fs                                          0         d28
                    512  32, 48, 64, 96, 128     Fs                                          0         d28
                    768       32, 64, 128        Fs                                          1         d28
                   1024  32, 48, 64, 96, 128     Fs                                          1         d28
                    128       32, 64, 128        Fs                                          0         d28
                    192                          Fs                                          0         d28
                    256          32, 64          Fs                                          0         d28
                    384       32, 48, 64         Fs                                          1         d28
                    512                          Fs                                          1         d28
                     64          32, 64          Fs                                          0         d28
                     96       32, 48, 64         Fs                                          0         d28
                    128                          Fs                                          0         d28
                    192          32, 64          Fs                                          1
                    256            32            Fs                                          1
                                   48

                                 32, 64
                                   48

                                 32, 64

Notes: 28. For the Ratio0 bit listed above, "d" indicates that any value may written.

DS593F1                                                                                                        29
                                      CS4272

5.2.4 Internal Digital Loopback

In Control Port Mode, the CS4272 supports an internal digital loopback mode in which the output of the ADC is rout-
ed to the input of the DAC. This mode may be activated by setting the LOOP bit in the Mode Control 2 register (07h).

When this bit is set, the status of the DAC_DIF(2:0) bits in register 01h will be disregarded by the CS4272. Any
changes made to the DAC_DIF(2:0) bits while the LOOP bit is set will have no impact on operation until the LOOP
bit is released, at which time the Digital Interface Format of the DAC will operate according to the format selected in
the DAC_DIF(2:0) bits. While the LOOP bit is set, data will be present on the SDOUT pin in the format selected in
the ADC_DIF bit in register 06h.

5.2.5 Dither for 16-Bit Data

The CS4272 may be configured to properly dither for 16-bit data. To do this, the Dither16 bit in the ADC Control
Register (06h) must be set. When set, a half bit of dither is added to the least significant bit of the 16 most significant
bits of the data word. The remaining bits should be disregarded. See Figure 10. This function is useful when 16-bit
devices are downstream of the ADC. This bit should not be set when using word lengths greater than 16 bits.

It should be noted that this function is supported for all serial audio output formats, and may be activated in either
Master or Slave Mode.

    16-Bit W ord  Disregard Contents

    23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

                                                                                             Bit Dither

                             Figure 10. Example of Dither for 16-Bit Data with 24-Bit Left Justified Format

5.2.6 Auto-Mute

The Auto-Mute function is controlled by the status of the AMUTE bit in the DAC Control register. When set, the DAC
output will mute following the reception of 8192 consecutive audio samples of static 0 or -1. A single sample of non-
static data will release the mute. Detection and muting are done independently for each channel. Auto-Mute detec-
tion and muting can become dependent on either channel if the MUTECA=B function is enabled. The common mode
on the output will be retained and the Mute Control pin for that channel will become active during the mute period.
The muting function is effected, similar to volume control changes, by the Soft and ZeroCross bits in the DAC Vol-
ume and Mixing Control register. The AMUTE bit is set by default.

5.2.7 High Pass Filter and DC Offset Calibration

The operational amplifiers in the input circuitry driving the CS4272 may generate a small DC offset into the A/D con-
verter. The CS4272 includes a high pass filter after the decimator to remove any DC offset which could result in
recording a DC level, possibly yielding "clicks" when switching between devices in a multichannel system.
The high pass filter continuously subtracts a measure of the DC offset from the output of the decimation filter. The
high pass filter can be independently enabled and disabled for channels A and B. If the HPFDisableA or HPFDis-
ableB bit is set during normal operation, the current value of the DC offset for the corresponding channel is frozen
and this DC offset will continue to be subtracted from the conversion result. This feature makes it possible to perform
a system DC offset calibration by:
1) Running the CS4272 with the high pass filter enabled until the filter settles. See the Digital Filter Characteristics

     for filter settling time.
2) Disabling the high pass filter and freezing the stored DC offset.

30                                                                 DS593F1
                                                          CS4272

A system calibration performed in this way will eliminate offsets anywhere in the signal path between the calibration
point and the CS4272.

5.2.8 Interpolation Filter

To accommodate the increasingly complex requirements of digital audio systems, the CS4272 incorporates select-
able interpolation filters for each mode of operation. Fast and slow roll-off filters are available in each of Single, Dou-
ble, and Quad Speed modes. These filters have been designed to accommodate a variety of musical tastes and
styles. The FILT_SEL bit in the DAC Control register (02h) is used to select which filter is used. By default, the fast
roll-off filter is selected.
Filter specifications can be found in Section 3. Plots of the data are contained in the "Appendix" on page 47.

5.2.9 De-Emphasis

Three de-emphasis modes are available via the Control Port. The available filters are optimized for 32 kHz,
44.1 kHz, and 48 kHz sampling rates. See Table 13 for de-emphasis selection in Control Port Mode.

5.2.10 Oversampling Modes

The CS4272 operates in one of three oversampling modes based on the input sample rate. Mode selection is de-
termined by the M1 and M0 bits in the Mode Control 1 register. Single-Speed mode supports input sample rates up
to 50 kHz and uses a 128x oversampling ratio. Double-Speed mode supports input sample rates up to 100 kHz and
uses an oversampling ratio of 64x. Quad-Speed mode supports input sample rates up to 200 kHz and uses an over-
sampling ratio of 32x. See Table 11 for Control Port Mode settings.

5.3 De-Emphasis Filter

The CS4272 includes on-chip digital de-emphasis. Figure 11 shows the de-emphasis curve for Fs equal to 44.1 kHz.
The frequency response of the de-emphasis curve will scale proportionally with changes in sample rate, Fs. Please
see section 5.1.8 for the desired de-emphasis control for Stand-Alone mode and section 5.2.9 for control port mode.
The de-emphasis feature is included to accommodate audio recordings that utilize 50/15 S pre-emphasis equal-
ization as a means of noise reduction.
De-emphasis is only available in Single Speed Mode.

         Gain   T1=50 s
           dB

          0dB

                                              T2 = 15 s

         -10dB

                     F1         F2 Frequency
                3.183 kHz  10.61 kHz

                Figure 11. De-Emphasis Curve

DS593F1                                                   31
                                                                                    CS4272

5.4 Analog Connections

5.4.1 Input Connections

The analog modulator samples the input at 6.144 MHz (MCLK=12.288 MHz). The digital filter will reject signals with-

in the stopband of the filter. However, there is no rejection for input signals which are (n 6.144 MHz) the digital

passband frequency, where n=0,1,2,... Refer to Figure 12 for a recommended analog input buffer that will attenuate
any noise energy at 6.144 MHz, in addition to providing the optimum source impedance for the modulators. The use
of capacitors which have a large voltage coefficient (such as general purpose ceramics) must be avoided since
these can degrade signal linearity. Figure 13 shows the full-scale analog input levels.

                                     634

                             470 pF                                           CS4272
                                                                           AIN+
                          -  C0G
                                                                           AIN-
                                     91                                    VCOM

    AIN+  10 F           +
           10 k                                  634

                             470 pF                    2700 pF
                                                         C0G

           10 k  0.01 F  -  C0G
          10 F
                                     91

    AIN-                  +

                                                       1 F 0.1 F

                 Figure 12. CS4272 Recommended Analog Input Buffer

                 3.9 V                                             CS4272
                 2.5 V                                             AIN+
                 1.1 V
                 3.9 V                                             AIN-
                 2.5 V
                 1.1 V

                 Full-Scale Input Level= (AIN+) - (AIN-)= 5.6 Vpp
                           Figure 13. Full-Scale Analog Input

32                                                                                    DS593F1
                                                                                    CS4272

5.4.2 Output Connections

The recommended output filter configuration is shown in Figure 14. This filter configuration accounts for the normally
differing AC loads on the AOUT+ and AOUT- differential output pins. It also shows an AC coupling configuration
which minimizes the number of required AC coupling capacitors.
The CS4272 does not include phase or amplitude compensation for an external filter, and therefore the DAC system
phase and amplitude response will be dependent on the external analog circuitry. Figure 15 shows the full-scale an-
alog output levels.

CS4272   2200 pF           4.99 k
          C0G                          470 pF
  AOUT-
  AOUT+  4.42 k 2.32 k             C0G         22 F 560
                           -                                47 k
                                                                    Analog
                            +                                         Out
                                    1.5 nF
         1.33 k     715
           6.8 nF  1.50 k            C0G
           C0G             22 F

         Figure 14. CS4272 Recommended Analog Output Filter

         CS4272                                3.75 V
           AOUT+                               2.5 V
                                               1.25 V
            AOUT-                              3.75 V
                                               2.5 V
                                               1.25 V

                   Full-Scale Output Level= (AIN+) - (AIN-)= 5 Vpp
                     Figure 15. Full-Scale Analog Output

DS593F1                                                                     33
                                                               CS4272

5.5 Mute Control

The Mute Control pins become active during power-up initialization, reset, muting, if the MCLK to LRCK ratio is in-
correct, and during power-down. The Auto-Mute function causes the MUTEC pin corresponding to an individual
channel to activate following the reception of 8192 consecutive audio samples of static 0 or -1 on the respective
channel. A single sample of non-zero data on this channel will cause the MUTEC pin to deactivate. In Control Port
Mode, however, auto-mute detection and muting can become dependent on either channel if the MuteB=A function
is enabled. The MUTEC pins are intended to be used as control for an external mute circuit in order to add off-chip
mute capability.

Use of the Mute Control function is not mandatory but recommended for designs requiring the absolute minimum in
extraneous clicks and pops. Also, use of the Mute Control function can enable the system designer to achieve idle
channel noise/signal-to-noise ratios which are only limited by the external mute circuit. The MUTEC pins are active-
low. See Figure 16 below for a suggested active-low mute circuit.

                       +VEE

                               AC    560                Audio
                             Couple                      Out

    AOUT          LPF

                                                        47 k

                       -VEE

    CS4272

    MUTEC                     +VA
                             MMUN2111LT1

                                                   2 k

                                     10 k

                                                                                                                                           -VEE

                                                  Figure 16. Suggested Active-Low Mute Circuit

5.6 Synchronization of Multiple Devices

In systems where multiple ADCs are required, care must be taken to achieve simultaneous sampling. To ensure
synchronous sampling, the MCLK and LRCK must be the same for all of the CS4272's in the system. If only one
MCLK source is needed, one solution is to place one CS4272 in Master Mode, and slave all of the other CS4272's
to the one master. If multiple MCLK sources are needed, a possible solution would be to supply all clocks from the
same external source and time the CS4272 reset with the inactive edge of MCLK. This will ensure that all converters
begin sampling on the same clock edge.

5.7 Grounding and Power Supply Decoupling

As with any high resolution converter, the CS4272 requires careful attention to power supply and grounding arrange-
ments if its potential performance is to be realized. Figure 8 shows the recommended power arrangements, with VA
and VL connected to clean supplies. VD, which powers the digital filter, may be run from the system logic supply
(VL) or may be powered from the analog supply (VA) via a resistor. In this case, no additional devices should be
powered from VD. Power supply decoupling capacitors should be as near to the CS4272 as possible, with the low
value ceramic capacitor being the nearest. All signals, especially clocks, should be kept away from the VREF and
VCOM pins in order to avoid unwanted coupling into the modulators. The VREF and VCOM decoupling capacitors,
particularly the 0.1 F, must be positioned to minimize the electrical path from VREF and AGND. The CDB4272
evaluation board demonstrates the optimum layout and power supply arrangements. To minimize digital noise, con-
nect the CS4272 digital outputs only to CMOS inputs.

34                                                             DS593F1
                                                         CS4272

6. CONTROL PORT INTERFACE

The Control Port is used to load all the internal settings of the CS4272. The operation of the Control Port may be
completely asynchronous to the audio sample rate. However, to avoid potential interference problems, the Control
Port pins should remain static if no operation is required.

The Control Port has 2 modes: SPI and IC, with the CS4272 operating as a slave to control messages in both
modes. If IC operation is desired, AD0/CS should be tied to VA or AGND. If the CS4272 ever detects a high to low
transition on AD0/CS after power-up, SPI mode will be selected. The Control Port registers are write-only in SPI
mode.

Upon release of the RST pin, the CS4272 will wait approximately 10 ms before it begins its start-up sequence. The
part defaults to Stand-Alone Mode, in which all operational modes are controlled as described under "Stand-Alone
Mode" on page 24. The Control Port is active at all times, and if bit 1 of register 07h (CPEN) is set, the part enters
Control-Port Mode and all operational modes are controlled by the Control Port registers. This bit can be set at any
time, but to avoid unpredictable output noises, bit 1 (CPEN) and bit 0 (PDN) of register 07h should be set by writing
03h before the end of the 10 ms start-up wait period. All registers can then be set as desired before releasing the
PDN bit to begin the start-up sequence. If system requirements do not allow writing to the control port immediately
following the release of RST, the SDIN line should be held at logic "0" until the proper serial mode can be selected.

6.1 SPI Mode

In SPI mode, CS is the CS4272 chip select signal, CCLK is the control port bit clock, CDIN is the input data line from
the microcontroller and the chip address is 0010000. All control signals are inputs and data is clocked in on the rising
edge of CCLK.

Figure 17 shows the operation of the Control Port in SPI mode. To write to a register, bring CS low. The first 7 bits
on CDIN form the chip address, and must be 0010000. The eighth bit is a read/write indicator (R/W), which must be
low to write. The next 8 bits form the Memory Address Pointer (MAP), which is set to the address of the register that
is to be updated. The next 8 bits are the data which will be placed into the register designated by the MAP. See
Table 10 on page 36.

         CS

         CCLK

                  CHIP       MAP             DATA
               ADDRESS

         CDIN  0010000  R/W       MSB              LSB

                                  byte 1 byte n

               MAP = Memory Address Pointer

               Figure 17. Control Port Timing, SPI mode

The CS4272 has MAP auto increment capability, enabled by the INCR bit in the MAP. If INCR is 0, then the MAP
will stay constant for successive writes. If INCR is set, then MAP will auto increment after each byte is written, al-
lowing block writes to successive registers.

DS593F1                                                  35
                                                                                              CS4272

6.2 IC Mode

In IC mode, SDA is a bi-directional data line. Data is clocked into and out of the part by the clock, SCL, with the clock
to data relationship as shown in Figure 18. There is no CS pin. Pin AD0 forms the partial chip address and should be
tied to VA or AGND as required. The upper 6 bits of the 7-bit address field must be 001000. To communicate with the
CS4272, the LSB of the chip address field, which is the first byte sent to the CS4272, should match the setting of the
AD0 pin. The eighth bit of the address byte is the R/W bit (high for a read, low for a write). If the operation is a write,
the next byte is the Memory Address Pointer, MAP, which selects the register to be read or written. The MAP is then
followed by the data to be written. If the operation is a read, then the contents of the register pointed to by the MAP will
be output after the chip address.

The CS4272 has MAP auto increment capability, enabled by the INCR bit in the MAP. If INCR is 0, then the MAP
will stay constant for successive writes. If INCR is set, then MAP will auto increment after each byte is written, al-
lowing block reads or writes of successive registers.

                                                               Note 1

          SDA                    001000  ADDR  R/W ACK   DATA  ACK     DATA        ACK
                                         AD0             1-8           1-8

          SCL

                          Start                                                         Stop

          Note: If operation is a write, this byte contains the Memory Address Pointer, MAP.

                                         Figure 18. Control Port Timing, IC Mode

                                 Table 10. Memory Address Pointer (MAP)

    7                  6         5                  4       3             2                1     0
                                               Reserved  MAP3          MAP2             MAP1  MAP0
    INCR  Reserved               Reserved
                                                    0       0             0                0     0
    0                  0         0

INCR - Auto MAP Increment Enable

       Default = `0'.

       0 - Disabled

       1 - Enabled

MAP(3:0) - Memory Address Pointer

       Default = `0000'.

36                                                                                            DS593F1
                                                                                              CS4272

7. REGISTER QUICK REFERENCE

This table shows the register names and their associated default values.

Addr Function        7         6     5              4         3                2         1         0
                                                 Ratio0      M/S          DAC_DIF2  DAC_DIF1  DAC_DIF0
01h Mode Control 1 M1          M0    Ratio1
                                                     0         0                0         0         0
                     0         0     0            DEM0    RMP_UP          RMP_DN      INV_B     INV_A

02h DAC Control AMUTE FILT_SEL DEM1                  0         0                0         0         0

                     1         0     0         ZeroCross

03h  DAC Volume &    Reserved  B=A   Soft            0    ATAPI3 ATAPI2             ATAPI1    ATAPI0
     Mixing Control
                                                  VOL4
                     0         0     1                    1               0         0         1
                                                     0
04h DAC Ch A Vol-    MUTE      VOL6  VOL5                 VOL3            VOL2      VOL1      VOL0
       ume Control                                VOL4

                     0         0     0               0    0               0         0         0
                                               ADC_DIF0
05h DAC Ch B Vol-    MUTE      VOL6  VOL5                 VOL3            VOL2      VOL1      VOL0
       ume Control                                   0
                                                  LOOP
                     0         0     0                    0               0         0         0
                                                     0
06h ADC Control Reserved Reserved Dither16       PART0    MUTEA MUTEB HPFDisableA HPFDisableB

                     0         0     0               0    0               0         0         0

07h Mode Control 2 Reserved Reserved Reserved             MUTECA=B FREEZE CPEN                PDN

                     0         0     0                    0               0         0         0

08h Chip ID          PART3 PART2 PART1                    REV3            REV2      REV1      REV0

                     0         0     0                    0               0         0         0

DS593F1                                                                                               37
                                                                                                  CS4272

8. REGISTER DESCRIPTION

** All registers are read/write in IC mode and write only in SPI mode, unless otherwise noted**

8.1 Mode Control 1 - Address 01h

    7       6          5          4       3                                        2  1                 0
                                                                                                  DAC_DIF0
    M1      M0      Ratio1        Ratio0  M/S        DAC_DIF2 DAC_DIF1

8.1.1 Functional Mode (Bits 7:6)

       Function:

               Selects the required range of input sample rates.
                                              Table 11. Functional Mode Selection

        M1      M0                             Mode

        0       0         Single-Speed Mode: 4 to 50 kHz sample rates (default)

        0       1         Single-Speed Mode: 4 to 50 kHz sample rates

        1       0         Double-Speed Mode: 50 to 100 kHz sample rates

        1       1         Quad-Speed Mode: 100 to 200 kHz sample rates

8.1.2 Ratio Select (Bits 5:4)

          Function:

                   These bits are used to select the clocking ratios in Control Port Mode. Please refer to Table 8, "Clock
                   Ratios - Control Port Mode With External Crystal," on page 28 or Table 9, "Clock Ratios - Control Port
                   Mode Without External Crystal," on page 29 for information on which of these bits to set to obtain spe-
                   cific clock ratios.

8.1.3 Master / Slave Mode (Bit 3)

          Function:

                   This bit selects either master or slave operation. Setting this bit will select master mode, while clearing
                   this bit will select slave mode.

8.1.4 DAC Digital Interface Format (Bits 2:0)

          Function:

                   The required relationship between LRCK, SCLK and SDIN for the DAC is defined by the DAC Digital
                   Interface Format and the options are detailed in Table 12 and Figures 3-5.

                       Table 12. DAC Digital Interface Formats

DAC_DIF2 DAC_DIF1 DAC_DIF0                    Description                             Format      Figure
                            Left Justified, up to 24-bit data (default)                   0          3
    0       0       0                                                                     1          4
                                        I2S, up to 24-bit data
    0       0       1               Right Justified, 16-bit Data                          2          5
                                    Right Justified, 24-bit Data                          3          5
    0       1       0               Right Justified, 20-bit Data                          4          5
                                    Right Justified, 18-bit Data                          5          5
    0       1       1
                                               Reserved
    1       0       0                          Reserved

    1       0       1

    1       1       0

    1       1       1

38                                                                                                DS593F1
                                                                                      CS4272

8.2 DAC Control - Address 02h

    7         6       5            4                        3       2             1      0
AMUTE    FILT_SEL  DEM1         DEM0                   RMP_UP  RMP_DN          INV_A  INV_B

8.2.1 Auto-Mute (Bit 7)

Function:

        When set, enables the Auto-Mute function. See "Auto-Mute" on page 30.

8.2.2 Interpolation Filter Select (Bit 6)

Function:

        This Function allows the user to select whether the Interpolation Filter has a fast or slow roll off. When
        set, this bit selects the slow roll off filter, when cleared it selects the fast roll off filter. The - 3 dB corner
        is approximately the same for both filters, but the slope of the roll off is greater for the fast roll off filter.

8.2.3 De-Emphasis Control (Bits 5:4)

Function:

        Implementation of the standard 50/15 s digital de-emphasis filter response, Figure 19, requires re-
        configuration of the digital filter to maintain the proper filter response for 32, 44.1 or 48 kHz sample
        rates. NOTE: De-emphasis is available only in Single-Speed Mode. See Table 13 below.

                         Table 13. De-Emphasis Mode Selection

                   DEM1         DEM0              Description
                      0            0  Disabled (default)
                      0            1  44.1 kHz de-emphasis
                      1            0  48 kHz de-emphasis
                      1            1  32 kHz de-emphasis

                         Gain
                           dB

                                             T1=50 s
                         0dB

                                                               T2 = 15 s

                         -10dB

                                    F1                     F2 Frequency
                                3.183 kHz              10.61 kHz

                                Figure 19. De-Emphasis Curve

DS593F1                                                                                      39
                                                                   CS4272

8.2.4 Soft Volume Ramp-Up After Error (Bit 3)

       Function:

               An un-mute will be performed after executing a filter mode change, after a MCLK/LRCK ratio change
               or error, and after changing the Functional Mode. When this bit is set, this un-mute is effected, similar
               to attenuation changes, by the Soft and ZeroCross bits in the DAC Volume & Mixing Control register.
               When cleared, an immediate un-mute is performed in these instances.

              Note: For best results, it is recommended that this feature be used with the RMP_DN bit.

8.2.5 Soft Ramp-Down Before Filter Mode Change (Bit 2)

       Function:

               A mute will be performed prior to executing a filter mode change. When this bit is set, this mute is
               effected, similar to attenuation changes, by the Soft and ZeroCross bits in the DAC Volume & Mixing
               Control register. When cleared, an immediate mute is performed prior to executing a filter mode
               change.

              Note: For best results, it is recommended that this feature be used in conjunction with the RMP_UP
              bit.

8.2.6 Invert Signal Polarity (Bits 1:0)

       Function:

               When set, this bit activates an inversion of the signal polarity for the appropriate channel. This is use-
               ful if a board layout error has occurred, or other situations where a 180 degree phase shift is desirable.

8.3 DAC Volume & Mixing Control - Address 03h

    7         6        5     4           3         2       1                                            0

    Reserved  B=A      Soft  ZeroCross   ATAPI3    ATAPI2  ATAPI1                                       ATAPI0

8.3.1 Channel B Volume = Channel A Volume (Bit 6)

       Function:

               The AOUTA and AOUTB volume levels are independently controlled by the A and the B Channel Vol-
               ume Control Bytes when this function is disabled. The volume on both AOUTA and AOUTB are de-
               termined by the A Channel Volume Control Byte and the B Channel Byte is ignored when this function
               is enabled. Volume and muting functions are effected by the Soft Ramp and ZeroCross functions be-
               low.

8.3.2 Soft Ramp or Zero Cross Enable (Bits 5:4)

      Function:

    Soft Ramp Enable

              Soft Ramp allows level changes, both muting and attenuation, to be implemented by incrementally
              ramping, in 1/8 dB steps, from the current level to the new level at a rate of 1 dB per 8 left/right clock
              periods. See Table 14 on page 41.

    Zero Cross Enable

              Zero Cross Enable dictates that signal level changes, either by attenuation changes or muting, will
              occur on a signal zero crossing to minimize audible artifacts. The requested level change will occur
              after a time-out period between 512 and 1024 sample periods (10.7 ms to 21.3 ms at 48 kHz sample
              rate) if the signal does not encounter a zero crossing. The zero cross function is independently mon-

40                                                                                                      DS593F1
                                                                            CS4272

         itored and implemented for each channel. See Table 14 on page 41.

Soft Ramp and Zero Cross Enable

         Soft Ramp and Zero Cross Enable dictate that signal level changes, either by attenuation changes or
         muting, will occur in 1/8 dB steps and be implemented on a signal zero crossing. The 1/8 dB level
         change will occur after a time-out period between 512 and 1024 sample periods (10.7 ms to 21.3 ms
         at 48 kHz sample rate) if the signal does not encounter a zero crossing. The zero cross function is
         independently monitored and implemented for each channel. See Table 14 on page 41.

         Table 14. Soft Cross or Zero Cross Mode Selection

         Soft  ZeroCross              Mode

         0                       0  Changes to affect immediately

         0                       1  Zero Cross enabled

         1                       0  Soft Ramp enabled (default)

         1                       1  Soft Ramp and Zero Cross enabled

8.3.3 ATAPI Channel Mixing and Muting (Bits 3:0)

Function:

        The CS4272 implements the channel mixing functions of the ATAPI CD-ROM specification. See
        Table 15 on page 42

            Left Channel              A Channel                  AoutA
              Audio Data                Volume
                                        Control

                                    

         Right Channel                B Channel                  AoutB
             Audio Data                 Volume
                                        Control

                                 Figure 20. ATAPI Block Diagram

DS593F1                                                                                            41
                                                                                          CS4272

                                 Table 15. ATAPI Decode

    ATAPI3  ATAPI2  ATAPI1       ATAPI0   AOUTA                                AOUTB
        0       0       0            0     MUTE                                 MUTE
        0       0       0            1     MUTE
        0       0       1            0     MUTE                                   bR
        0       0       1            1     MUTE                                    bL
        0       1       0            0                                        b[(L+R)/2]
        0       1       0            1       aR                                 MUTE
        0       1       1            0       aR                                   bR
        0       1       1            1       aR                                    bL
        1       0       0            0       aR                               b[(L+R)/2]
        1       0       0            1        aL                                MUTE
        1       0       1            0        aL                                  bR
        1       0       1            1        aL                                   bL
        1       1       0            0        aL                              b[(L+R)/2]
        1       1       0            1   a[(L+R)/2]                             MUTE
        1       1       1            0   a[(L+R)/2]                               bR
        1       1       1            1   a[(L+R)/2]                                bL
                                         a[(L+R)/2]                           b[(L+R)/2]

8.4 DAC Channel A Volume Control - Address 04h

          See 8.5 DAC Channel B Volume Control - Address 05h

8.5 DAC Channel B Volume Control - Address 05h

       7       6       5            4       3                    2               1           0
    MUTE    VOL6    VOL5         VOL4    VOL3                 VOL2            VOL1        VOL0

8.5.1 Mute (Bit 7)

    Function:

            The DAC output will mute when this bit is set. Though this bit is active high, it should be noted that
            the MUTEC pins are active low. The common mode voltage on the output will be retained when this
            bit is set. The muting function is effected, similar to attenuation changes, by the Soft and ZeroCross
            bits in the Volume and Mixing Control register. The MUTEC pin for the respective channel will become
            active during the mute period if the MUTE bit is set. Both the AMUTEC and BMUTEC will become
            active if either MUTE register is enabled and the MUTECB=A bit (register 7) is enabled.

8.5.2 Volume Control (Bits 6:0)

    Function:

            The digital volume control allows the user to attenuate the signal in 1 dB increments from 0 to -127 dB.
            Volume settings are decoded as shown in Table 16. The volume changes are implemented as dictat-
            ed by the Soft and ZeroCross bits in the DAC Volume & Mixing Control register (see section 8.3.2).

                                 Table 16. Digital Volume Control Example Settings

                    Binary Code  Decimal Value                Volume Setting
                       0000000            0                          0 dB
                       0010100           20                         -20 dB
                       0101000           40                         -40 dB
                       0111100           60                         -60 dB
                       1011010           90                         -90 dB

42                                                                                        DS593F1
                                                                                                    CS4272

8.6 ADC Control - Address 06h

     7            6        5          4            3                    2   1                               0
Reserved     Reserved  Dither16  ADC_DIF       MUTEA                MUTEB
                                                                            HPFDisableA HPFDisableB

8.6.1 Dither for 16-Bit Data (Bit 5)

       Function:

               When set, this bit activates the Dither for 16-Bit Data feature as described in "Dither for 16-Bit Data"
               on page 30.

8.6.2 ADC Digital Interface Format (Bit 4)

       Function:

               The required relationship between LRCK, SCLK and SDOUT for the ADC is defined by the ADC Dig-
               ital Interface Format. The options are detailed in Table 17 and may be seen in Figure 3 and 4.

                       Table 17. ADC Digital Interface Formats

       ADC_DIF                   Description                        Format                          Figure
                                                                        0                              3
          0            Left Justified, up to 24-bit data (default)      1                              4

          1            I2S, up to 24-bit data

8.6.3    ADC Channel A & B Mute (Bits 3:2)

       Function:

               When this bit is set, the output of the ADC for the selected channel will be muted.

8.6.4 Channel A & B High Pass Filter Disable (Bits 1:0)

       Function:

               When this bit is set, the internal high-pass filter for the selected channel will be disabled.The current
               DC offset value will be frozen and continue to be subtracted from the conversion result. See "High
               Pass Filter and DC Offset Calibration" on page 30.

8.7 Mode Control 2 - Address 07h

     7            6         5       4                 3                  2     1                              0
Reserved     Reserved  Reserved  LOOP          MUTECA=B             FREEZE  CPEN                            PDN

8.7.1 Digital Loopback (Bit 4)

       Function:

               When this bit is set, an internal digital loopback from the ADC to the DAC will be enabled. Please refer
               to "Internal Digital Loopback" on page 30.

8.7.2 AMUTEC = BMUTEC (Bit 3)

       Function:

               When this function is enabled, the individual controls for AMUTEC and BMUTEC are internally con-
               nected through an AND gate prior to the output pins. Therefore, the external AMUTEC and BMUTEC
               pins will go active only when the requirements for both AMUTEC and BMUTEC are valid.

DS593F1                                                                                                          43
                                                                                     CS4272

8.7.3 Freeze (Bit 2)

    Function:

            This function allows modifications to the control port registers without the changes taking effect until
            FREEZE is disabled. To make multiple changes in the Control Port registers take effect simultaneous-
            ly, set the FREEZE bit, make all register changes, then clear the FREEZE bit.

8.7.4 Control Port Enable (Bit 1)

    Function:

            This bit is cleared by default, allowing the device to power-up in Stand-Alone Mode. Control Port
            Mode can be accessed by setting this bit. This will allow the operation of the device to be controlled
            by the registers and the pin definitions will conform to Control Port Mode. See "Recommended Power-
            Up Sequence - Access to Control Port Mode" on page 27.

8.7.5 Power Down (Bit 0)

    Function:

            The device will enter a low-power state whenever this bit is set. The power-down bit is set by default
            and must be cleared before normal operation in Control Port Mode can occur. The contents of the
            control registers are retained when the device is in power-down.

8.8 Chip ID - Register 08h

      B7     B6         B5           B4           B3                       B2    B1    B0
    PART3  PART2      PART1        PART0        REV3                     REV2  REV1  REV0

    This is a Read-Only register.

8.8.1 Chip ID (Bits 7:4)

    Function:

            Chip ID code for the CS4272. Permanently set to 0000b (0h).

8.8.2 Chip Revision (Bits 3:0)

    Function:

            Chip Revision code for the CS4272.

           Revision A is coded as 0000b (0h).
           Revision B is coded as 0000b (0h).

44                                                                                   DS593F1
                                                                                    CS4272

9. PARAMETER DEFINITIONS

Dynamic Range
             The ratio of the rms value of the signal to the rms sum of all other spectral components over the specified
             bandwidth. Dynamic Range is a signal-to-noise ratio measurement over the specified bandwidth made
             with a -60 dBFS signal. 60 dB is added to resulting measurement to refer the measurement to full-scale.
             This technique ensures that the distortion components are below the noise level and do not affect the
             measurement. This measurement technique has been accepted by the Audio Engineering Society,
             AES17-1991, and the Electronic Industries Association of Japan, EIAJ CP-307. Expressed in decibels.

Total Harmonic Distortion + Noise
             The ratio of the rms value of the signal to the rms sum of all other spectral components over the specified
             bandwidth (typically 10 Hz to 20 kHz), including distortion components. Expressed in decibels. Measured
             at -1 and -20 dBFS as suggested in AES17-1991 Annex A.

Frequency Response
             A measure of the amplitude response variation from 10 Hz to 20 kHz relative to the amplitude response
             at 1 kHz. Units in decibels.

Interchannel Isolation
             A measure of crosstalk between the left and right channels. Measured for each channel at the converter's
             output with no signal to the input under test and a full-scale signal applied to the other channel. Units in
             decibels.

Interchannel Gain Mismatch
             The gain difference between left and right channels. Units in decibels.

Gain Error
             The deviation from the nominal full-scale analog output for a full-scale digital input.

Gain Drift
             The change in gain value with temperature. Units in ppm/C.

Offset Error
             The deviation of the mid-scale transition (111...111 to 000...000) from the ideal. Units in mV.

DS593F1  45
                                                                                                        CS4272

10.PACKAGE DIMENSIONS

                  28L TSSOP (4.4 mm BODY) PACKAGE DRAWING

             N

                                                        D                                     E11

                                       E                           A2  A

    1 23                                                                                                     

          TOP VIEW                                   e     b2      A1                     END VIEW

                                                                                L

                                                        SIDE VIEW      SEATING
                                                                        PLANE

                                          INCHES                                MILLIMETERS              NOTE

    DIM  MIN                              NOM              MAX         MIN         NOM             MAX

    A    --                               --               0.47        --          --              1.20

    A1   0.002                            0.004            0.006       0.05        0.10            0.15

    A2   0.03150                          0.035            0.04        0.80        0.90            1.00

    b    0.00748                          0.0096           0.012       0.19        0.245           0.30  2,3

    D    0.378 BSC 0.382 BSC 0.386 BSC 9.60 BSC                                 9.70 BSC      9.80 BSC   1

    E    0.248                            0.2519           0.256       6.30        6.40            6.50

    E1   0.169                            0.1732           0.177       4.30        4.40            4.50  1

    e    --                               0.026 BSC        --          --       0.65 BSC            --

    L    0.020                            0.024            0.029       0.50        0.60            0.75

         0                               4               8          0          4              8

                                                                JEDEC #: MO-153
                                                    Controlling Dimension is Millimeters.

Notes: 1. "D" and "E1" are reference datums and do not included mold flash or protrusions, but do include mold
                mismatch and are measured at the parting line, mold flash or protrusions shall not exceed 0.20 mm per
                side.

           2. Dimension "b" does not include dambar protrusion/intrusion. Allowable dambar protrusion shall be
                0.13 mm total in excess of "b" dimension at maximum material condition. Dambar intrusion shall not
                reduce dimension "b" by more than 0.07 mm at least material condition.

           3. These dimensions apply to the flat section of the lead between 0.10 and 0.25 mm from lead tips.

THERMAL CHARACTERISTICS AND SPECIFICATIONS

                                 Parameters                            Symbol Min Typ              Max Units
Package Thermal Resistance (Note 4)
                                                           28-TSSOP JA          -         37        -    C/Watt
Allowable Junction Temperature
                                                                       JC       -         13        -    C/Watt

                                                                                -         -        135   C

Notes: 4. JA is specified according to JEDEC specifications for multi-layer PCBs.

46                                                                                                       DS593F1
                                                                                                                                                                  CS4272

11.APPENDIX

                       0                                                                           0

                20                                                                            20

                40                                                            Amplitude (dB)  40

Amplitude (dB)  60                                                                            60

                80                                                                            80

                100                                                                           100

                120                                                                           120  0.4   0.42 0.44 0.46 0.48   0.5   0.52 0.54 0.56 0.58                0.6

                       0.4  0.5  0.6      0.7                 0.8  0.9     1                                              Frequency(normalized to Fs)

                                      Frequency(normalized to Fs)

Figure 21. DAC Single Speed (fast) Stopband Rejection                                         Figure 22. DAC Single Speed (fast) Transition Band

                    0                                                                         0.02

                1                                                                             0.015

                2

                                                                                              0.01

                3

                4                                                                             0.005

Amplitude (dB)  5                                                             Amplitude (dB)          0

                6                                                                             0.005

                7

                                                                                              0.01

                8

                                                                                              0.015

                9

                10                                                                            0.02       0.05  0.1  0.15  0.2  0.25  0.3               0.35  0.4  0.45  0.5
                0.45 0.46 0.47 0.48 0.49  0.5  0.51 0.52 0.53 0.54 0.55                              0

                                 Frequency(normalized to Fs)                                                              Frequency(normalized to Fs)

Figure 23. DAC Single Speed (fast) Transition Band (detail)                                   Figure 24. DAC Single Speed (fast) Passband Ripple

                       0                                                                           0

                20                                                                            20

Amplitude (dB)  40                                                                            40

                60                                                            Amplitude (dB)  60

                80                                                                            80

                100                                                                           100

                120    0.4  0.5  0.6      0.7                 0.8  0.9  1                     120

                                 Frequency(normalized to Fs)                                       0.4   0.42 0.44 0.46 0.48   0.5   0.52 0.54 0.56 0.58                0.6

                                                                                                                          Frequency(normalized to Fs)

Figure 25. DAC Single Speed (slow) Stopband Rejection                                         Figure 26. DAC Single Speed (slow) Transition Band

DS593F1                                                                                                                                                                      47
                                                                                                                                                                     CS4272

                        0                                                                      0.02

                    1                                                                          0.015

                    2

                                                                                               0.01

                    3

                                                                                               0.005

    Amplitude (dB)  4                                                          Amplitude (dB)

                    5                                                                                    0

                    6                                                                          0.005

                    7

                                                                                               0.01

                    8

                                                                                               0.015

                    9

                    10                                                                         0.02         0.05  0.1  0.15  0.2  0.25  0.3               0.35  0.4  0.45  0.5
                    0.45 0.46 0.47 0.48 0.49  0.5  0.51 0.52 0.53 0.54 0.55                           0

                                     Frequency(normalized to Fs)                                                             Frequency(normalized to Fs)

Figure 27. DAC Single Speed (slow) Transition Band (detail)                                    Figure 28. DAC Single Speed (slow) Passband Ripple

                           0                                                                        0

                    20                                                                         20

    Amplitude (dB)  40                                                         Amplitude (dB)  40

                    60                                                                         60

                    80                                                                         80

                    100                                                                        100

                    120                                                                        120    0.4   0.42 0.44 0.46 0.48   0.5   0.52 0.54 0.56 0.58                0.6

                           0.4  0.5  0.6      0.7                 0.8  0.9  1

                                     Frequency(normalized to Fs)                                                             Frequency(normalized to Fs)

    Figure 29. DAC Double Speed (fast) Stopband Rejection                                      Figure 30. DAC Double Speed (fast) Transition Band

                        0                                                                      0.02

                    1                                                                          0.015

                    2

                                                                                               0.01

                    3

                    4                                                                          0.005

    Amplitude (dB)  5                                                          Amplitude (dB)         0

                    6                                                                          0.005

                    7

                                                                                               0.01

                    8

                    9                                                                          0.015

                    10                                                                         0.02
                    0.45 0.46 0.47 0.48 0.49  0.5  0.51 0.52 0.53 0.54 0.55                           0     0.05  0.1  0.15  0.2  0.25  0.3               0.35  0.4  0.45  0.5

                                     Frequency(normalized to Fs)                                                             Frequency(normalized to Fs)

Figure 31. DAC Double Speed (fast) Transition Band (detail)                                    Figure 32. DAC Double Speed (fast) Passband Ripple

48                                                                                                                                                                         DS593F1
                                                                                                                                                                                   CS4272

                        0                                                                                             0

                20                                                                                               20

Amplitude (dB)  40                                                                               Amplitude (dB)  40

                60                                                                                               60

                80                                                                                               80

                100                                                                                              100

                120                                                                                              120  0.2  0.3        0.4        0.5               0.6        0.7  0.8

                        0.2  0.3  0.4  0.5     0.6  0.7             0.8  0.9  1                                                       Frequency(normalized to Fs)

                                       Frequency(normalized to Fs)

Figure 33. DAC Double Speed (slow) Stopband Rejection                                                            Figure 34. DAC Double Speed (slow) Transition Band

                     0                                                                                           0.02

                1

                                                                                                                 0.015

                2

                                                                                                                 0.01

                3

Amplitude (dB)  4                                                                                                0.005

                5                                                                Amplitude (dB)                        0

                6

                                                                                                 0.005

                7

                                                                                                                 0.01

                8

                9                                                                                0.015

                10                                                                                               0.02
                     0.45 0.46 0.47 0.48 0.49  0.5  0.51 0.52 0.53 0.54 0.55                                            0
                                                                                                                           0.05  0.1       0.15       0.2               0.25  0.3  0.35

                                       Frequency(normalized to Fs)                                                                         Frequency(normalized to Fs)

Figure 35. DAC Double Speed (slow) Transition Band (detail)                                                      Figure 36. DAC Double Speed (slow) Passband Ripple

                     0                                                                                           0

                20                                                                               20

                40                                                                               40

Amplitude (dB)  60                                                               Amplitude (dB)  60

                80                                                                               80

                100                                                                              100

                120                                                                              120             0.2       0.3   0.4             0.5       0.6                0.7  0.8

                     0.2     0.3  0.4  0.5     0.6  0.7             0.8  0.9  1

                                       Frequency(normalized to Fs)                                                                    Frequency(normalized to Fs)

Figure 37. DAC Quad Speed (fast) Stopband Rejection                                                                 Figure 38. DAC Quad Speed (fast) Transition Band

DS593F1                                                                                                                                                                                  49
                                                                                                                                                                                      CS4272

                        0                                                                                0.2

                    1                                                                                    0.15

                    2

                                                                                                         0.1

                    3

                                                                                                         0.05

    Amplitude (dB)  4                                                                    Amplitude (dB)

                    5                                                                                          0

                    6                                                                                    0.05

                    7

                                                                                                         0.1

                    8

                                                                                                         0.15

                    9

                    10                                                                                   0.2             0.05             0.1        0.15                   0.2       0.25
                    0.45 0.46 0.47 0.48 0.49        0.5  0.51 0.52 0.53 0.54 0.55                              0

                                          Frequency(normalized to Fs)                                                               Frequency(normalized to Fs)

Figure 39. DAC Quad Speed (fast) Transition Band (detail)                                                     Figure 40. DAC Quad Speed (fast) Passband Ripple

                                                                                                              0

                           0

                                                                                                         20

                    20

                    40                                                                                   40

    Amplitude (dB)  60                                                                   Amplitude (dB)  60

                    80                                                                                   80

                    100                                                                                  100

                    120                                                                                  120  0.1   0.2        0.3  0.4        0.5   0.6               0.7       0.8  0.9

                           0.1  0.2  0.3  0.4  0.5       0.6           0.7  0.8  0.9  1

                                          Frequency(normalized to Fs)                                                               Frequency(normalized to Fs)

    Figure 41. DAC Quad Speed (slow) Stopband Rejection                                                       Figure 42. DAC Quad Speed (slow) Transition Band

                        0                                                                                0.02

                    1                                                                                    0.015

                    2

                                                                                                         0.01

                    3

                    4                                                                                    0.005

    Amplitude (dB)  5                                                                    Amplitude (dB)          0

                    6                                                                                    0.005

                    7

                                                                                                         0.01

                    8

                    9                                                                                    0.015

                    10                                                                                   0.02            0.02       0.04       0.06              0.08            0.1  0.12
                    0.45 0.46 0.47 0.48 0.49        0.5       0.51 0.52 0.53 0.54 0.55                          0

                                          Frequency(normalized to Fs)                                                               Frequency(normalized to Fs)

Figure 43. DAC Quad Speed (slow) Transition Band (detail)                                                Figure 44. DAC Quad Speed (slow) Passband Ripple

50                                                                                                                                                                                    DS593F1
                                                                                                                                                                                                                    CS4272

                0                                                                                                  0

                -10                                                                                                -10

                -20                                                                                                -20

                -30                                                                                                -30

                -40                                                                                                -40

                -50                                                                                                -50

Amplitude (dB)  -60                                                                                Amplitude (dB)  -60

                -70                                                                                                -70

                -80                                                                                                -80

                -90                                                                                                -90

                -100                                                                                               -100

                -110                                                                                               -110

                -120                                                                                               -120

                -130                                                                                               -130

                -140                                                                                               -140

                      0.0  0.1   0.2   0.3   0.4   0.5   0.6               0.7   0.8   0.9   1.0                   0.40         0.42        0.44        0.46        0.48  0.50  0.52                    0.54        0.56  0.58  0.60

                                             Frequency (normalized to Fs)                                                                                           Frequency (normalized to Fs)

                      Figure 45. ADC Single Speed Mode Stopband Rejection                                                       Figure 46. ADC Single Speed Mode Transition Band

                0                                                                                                  0.10

                -1                                                                                                 0.08

                -2

                                                                                                                   0.05

                -3

                -4                                                                                                 0.03

Amplitude (dB)  -5                                                                                 Amplitude (dB)  0.00

                -6

                                                                                                                   -0.03

                -7

                                                                                                                   -0.05

                -8

                -9                                                                                                 -0.08

                -10

                0.45       0.46  0.47  0.48  0.49  0.50  0.51              0.52  0.53  0.54  0.55                  -0.10

                                             Frequency (normalized to Fs)                                          0.00         0.05        0.10        0.15        0.20  0.25  0.30                    0.35        0.40  0.45  0.50

                                                                                                                                                                    Frequency (normalized to Fs)

                Figure 47. ADC Single Speed Mode Transition Band (Detail)                                                       Figure 48. ADC Single Speed Mode Passband Ripple

                0                                                                                                  0

                -10                                                                                                -10

                -20                                                                                                -20

                -30                                                                                                -30

                -40                                                                                                -40

                -50                                                                                                -50

Amplitude (dB)  -60                                                                                Amplitude (dB)  -60

                -70                                                                                                -70

                -80                                                                                                -80

                -90                                                                                                -90

                -100                                                                                               -100

                -110                                                                                               -110

                -120                                                                                               -120

                -130                                                                                               -130

                -140                                                                                               -140

                      0.0  0.1   0.2   0.3   0.4   0.5   0.6               0.7   0.8   0.9   1.0                          0.40  0.43  0.45        0.48        0.50  0.53  0.55  0.58              0.60        0.63  0.65  0.68  0.70

                                             Frequency (normalized to Fs)                                                                                           Frequency (normalized to Fs)

                Figure 49. ADC Double Speed Mode Stopband Rejection                                                             Figure 50. ADC Double Speed Mode Transition Band

DS593F1                                                                                                                                                                                                                         51
                                                                                                                                                                                                                                                                  CS4272

                                    0                                                                                                                              0.10

                                    -1

                                                                                                                                                                   0.08

                                    -2

                                                                                                                                                                   0.05

                                    -3

                Amplitude (dB)      -4                                                                                                                             0.03

                                    -5                                                                                                             Amplitude (dB)  0.00

                                    -6

                                                                                                                                                                   -0.03

                                    -7

                                    -8                                                                                                                             -0.05

                                    -9                                                                                                                             -0.08

                                -10

                                    0.40        0.43        0.45       0.48                     0.50             0.53        0.55                                  -0.10

                                                                  Frequency (normalized to Fs)                                                                           0.00        0.05        0.10  0.15        0.20  0.25              0.30       0.35        0.40  0.45        0.50

                                                                                                                                                                                                                   Frequency (normalized to Fs)

                Figure 51. ADC Double Speed Mode Transition Band (Detail)                                                                                                      Figure 52. ADC Double Speed Mode Passband Ripple

                                0                                                                                                                                  0

                -10                                                                                                                                                -10

                -20                                                                                                                                                -20

                -30                                                                                                                                                -30

                -40                                                                                                                                                -40

Amplitude (dB)                                                                                                                                     Amplitude (dB)  -50

                -50

                                                                                                                                                                   -60

                -60

                                                                                                                                                                   -70

                -70

                                                                                                                                                                   -80

                -80

                                                                                                                                                                   -90

                -90                                                                                                                                                -100

                -100                                                                                                                                               -110

                -110                                                                                                                                               -120

                -120                                                                                                                                               -130

                                   0.0    0.1   0.2   0.3         0.4  0.5   0.6                0.7         0.8        0.9   1.0                                         0.2   0.25        0.3   0.35  0.4   0.45        0.5   0.55              0.6  0.65        0.7   0.75  0.8

                                                                  Frequency (normalized to Fs)                                                                                                               Frequency (normalized to Fs)

                                         Figure 53. ADC Quad Speed Mode Stopband Rejection                                                                                     Figure 54. ADC Quad Speed Mode Transition Band

                                0                                                                                                                  0.10

                                -1                                                                                                                 0.08

                                -2                                                                                                                 0.06

                                -3                                                                                                                 0.04

Amplitude (dB)                  -4                                                                                                 Amplitude (dB)  0.02

                                -5                                                                                                                 0.00

                                -6                                                                                                                 -0.02

                                -7                                                                                                                 -0.04

                                -8                                                                                                                 -0.06

                                -9                                                                                                                 -0.08

                -10                                                                                                                                -0.10

                                    0.1   0.15  0.2   0.25        0.3  0.35  0.4                      0.45  0.5        0.55  0.6                                   0.00                    0.05              0.10              0.15                         0.20              0.25

                                                                  Frequency (normalized to Fs)                                                                                                               Frequency (normalized to Fs)

                                Figure 55. ADC Quad Speed Mode Transition Band (Detail)                                                                                        Figure 56. ADC Quad Speed Mode Passband Ripple

52                                                                                                                                                                                                                                                                      DS593F1
                         CS4272

Release          Date           Table 18. Revision History
   A1    January 2003
  PP1    March 2003                                                  Changes
  PP2    October 2003    Advance Release
                         Preliminary Release
  PP3    September 2004  - Updated Figure 8 on page 23.
   F1    August 2005     - Updated Table 9 on page 29.
                         - Updated the DC Electrical Characteristics table on page 17.
                         - Updated the DAC Analog Filter Response tables on pages 10 and 11.
                         - Updated the ADC Digital Filter Characteristics table on page 16.
                         - Updated the DAC Full Scale Differential Output Voltage specification on

                           pages 10 and 11.
                         Add lead-free device ordering info.
                         Final Release
                         - Updated Ordering Information on page 2.
                         - Updated Specified Operating Conditions table on page 9 to reflect ordering-

                           suffix independent temperature grade information.
                         - Updated DAC Analog Characteristics tables on pages 10 and 11 to reflect

                           ordering-suffix independent temperature grade information.
                         - Updated ADC Analog Characteristics tables on pages 14 and 15 to reflect

                           ordering-suffix independent temperature grade information.
                         - Updated the DC Electrical Characteristics table on page 17.
                         - Corrected error in the SCLK Period units shown in the Switching Character-

                           istics - Serial Audio Port table on page 18.
                         - Corrected error in the Memory Address Pointer table on page 36.
                         - Updated Chip ID register description on page 44.

Contacting Cirrus Logic Support

For all product questions and inquiries contact a Cirrus Logic Sales Representative.
To find one nearest you go to www.cirrus.com

IIMPORTANT NOTICE

Cirrus Logic, Inc. and its subsidiaries ("Cirrus") believe that the information contained in this document is accurate and reliable. However, the information is sub-
ject to change without notice and is provided "AS IS" without warranty of any kind (express or implied). Customers are advised to obtain the latest version of
relevant information to verify, before placing orders, that information being relied on is current and complete. All products are sold subject to the terms and con-
ditions of sale supplied at the time of order acknowledgment, including those pertaining to warranty, indemnification, and limitation of liability. No responsibility
is assumed by Cirrus for the use of this information, including use of this information as the basis for manufacture or sale of any items, or for infringement of
patents or other rights of third parties. This document is the property of Cirrus and by furnishing this information, Cirrus grants no license, express or implied
under any patents, mask work rights, copyrights, trademarks, trade secrets or other intellectual property rights. Cirrus owns the copyrights associated with the
information contained herein and gives consent for copies to be made of the information only for use within your organization with respect to Cirrus integrated
circuits or other products of Cirrus. This consent does not extend to other copying such as copying for general distribution, advertising or promotional purposes,
or for creating any work for resale.

CERTAIN APPLICATIONS USING SEMICONDUCTOR PRODUCTS MAY INVOLVE POTENTIAL RISKS OF DEATH, PERSONAL INJURY, OR SEVERE
PROPERTY OR ENVIRONMENTAL DAMAGE ("CRITICAL APPLICATIONS"). CIRRUS PRODUCTS ARE NOT DESIGNED, AUTHORIZED OR WARRANTED
FOR USE IN AIRCRAFT SYSTEMS, MILITARY APPLICATIONS, PRODUCTS SURGICALLY IMPLANTED INTO THE BODY, AUTOMOTIVE SAFETY OR SE-
CURITY DEVICES, LIFE SUPPORT PRODUCTS OR OTHER CRITICAL APPLICATIONS. INCLUSION OF CIRRUS PRODUCTS IN SUCH APPLICATIONS
IS UNDERSTOOD TO BE FULLY AT THE CUSTOMER'S RISK AND CIRRUS DISCLAIMS AND MAKES NO WARRANTY, EXPRESS, STATUTORY OR IM-
PLIED, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR PARTICULAR PURPOSE, WITH REGARD TO ANY CIRRUS
PRODUCT THAT IS USED IN SUCH A MANNER. IF THE CUSTOMER OR CUSTOMER'S CUSTOMER USES OR PERMITS THE USE OF CIRRUS PROD-
UCTS IN CRITICAL APPLICATIONS, CUSTOMER AGREES, BY SUCH USE, TO FULLY INDEMNIFY CIRRUS, ITS OFFICERS, DIRECTORS, EMPLOYEES,
DISTRIBUTORS AND OTHER AGENTS FROM ANY AND ALL LIABILITY, INCLUDING ATTORNEYS' FEES AND COSTS, THAT MAY RESULT FROM OR
ARISE IN CONNECTION WITH THESE USES.

Cirrus Logic, Cirrus, and the Cirrus Logic logo designs are trademarks of Cirrus Logic, Inc. All other brand and product names in this document may be trade-
marks or service marks of their respective owners.

SPI is a trademark of Motorola, Inc.

DS593F1                                                                                                                                                                53
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

CS4272器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved