电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

CF745

器件型号:CF745
器件类别:微处理器
文件大小:1555.99KB,共0页
厂商名称:MICROCHIP [Microchip Technology]
厂商官网:http://www.microchip.com/
下载文档

器件描述

8-BIT, OTPROM, 4 MHz, RISC MICROCONTROLLER,

8位, OTPROM, 4 MHz, 精简指令集微控制器,

参数

CF745功能数量 1
CF745端子数量 18
CF745最大工作温度 70 Cel
CF745最小工作温度 0.0 Cel
CF745最大供电/工作电压 6.25 V
CF745最小供电/工作电压 3 V
CF745额定供电电压 5 V
CF745外部数据总线宽度 0.0
CF745输入输出总线数量 12
CF745线速度 4 MHz
CF745加工封装描述 0.300 INCH, 塑料, MS-013, SO-18
CF745无铅 Yes
CF745欧盟RoHS规范 Yes
CF745中国RoHS规范 Yes
CF745状态 ACTIVE
CF745工艺 CMOS
CF745包装形状 矩形的
CF745包装尺寸 SMALL OUTLINE
CF745表面贴装 Yes
CF745端子形式 GULL WING
CF745端子间距 1.27 mm
CF745端子涂层 MATTE 锡
CF745端子位置
CF745包装材料 塑料/环氧树脂
CF745温度等级 COMMERCIAL
CF745地址总线宽度 0.0
CF745位数 8
CF745最大FCLK时钟频率 4 MHz
CF745微处理器类型 精简指令集微控制器
CF745ROM编程 OTPROM

文档预览

CF745器件文档内容

M                                                                PIC16C5X

EPROM/ROM-Based 8-Bit CMOS Microcontroller Series

Devices Included in this Data Sheet:                      12-bit wide instructions
                                                          8-bit wide data path
PIC16C52                                                 Seven or eight special function hardware registers
                                                          Two-level deep hardware stack
PIC16C54s                                                Direct, indirect and relative addressing modes for

PIC16CR54s                                                 data and instructions
                                                          Peripheral Features:
PIC16C55s                                                8-bit real time clock/counter (TMR0) with 8-bit

PIC16C56s                                                  programmable prescaler
                                                          Power-On Reset (POR)
PIC16CR56s                                              Device Reset Timer (DRT)
PIC16C57s                                                Watchdog Timer (WDT) with its own on-chip

PIC16CR57s                                                 RC oscillator for reliable operation
                                                          Programmable code-protection
PIC16C58s                                                Power saving SLEEP mode
                                                          Selectable oscillator options:
PIC16CR58s
                                                             - RC: Low-cost RC oscillator
Note:   The letter "s" used following the part               - XT: Standard crystal/resonator
        numbers throughout this document                     - HS: High-speed crystal/resonator
        indicate plural, meaning there is more               - LP: Power saving, low-frequency crystal
        than one part variety for the indicated           CMOS Technology:
        device.                                           Low-power, high-speed CMOS EPROM/ROM
                                                             technology
High-Performance RISC CPU:                                 Fully static design
                                                          Wide-operating voltage and temperature range:
Only 33 single word instructions to learn                  - EPROM Commercial/Industrial 2.0V to 6.25V
                                                             - ROM Commercial/Industrial 2.0V to 6.25V
All instructions are single cycle (200 ns) except for      - EPROM Extended 2.5V to 6.0V
   program branches which are two-cycle                      - ROM Extended 2.5V to 6.0V
                                                          Low-power consumption
Operating speed: DC - 20 MHz clock input                   - < 2 mA typical @ 5V, 4 MHz
                           DC - 200 ns instruction cycle     - 15 A typical @ 3V, 32 kHz
                                                             - < 0.6 A typical standby current
Device        Pins                I/O  EPROM/  RAM
                                         ROM                    (with WDT disabled) @ 3V, 0C to 70C

PIC16C52      18 12                    384     25
PIC16C54
PIC16C54A     18 12                    512     25
PIC16C54B
PIC16C54C     18 12                    512     25
PIC16CR54A
PIC16CR54B    18 12                    512     25
PIC16CR54C
PIC16C55      18 12                    512     25
PIC16C55A
PIC16C56      18 12                    512     25
PIC16C56A
PIC16CR56A    18 12                    512     25
PIC16C57
PIC16C57C     18 12                    512     25
PIC16CR57B
PIC16CR57C    28 20                    512     24
PIC16C58A
PIC16C58B     28 20                    512     24
PIC16CR58A
PIC16CR58B    18 12                    1K      25

              18 12                    1K      25         Note:  In this document, figure and table titles
                                                                 refer to all varieties of the part number
              18 12                    1K      25                indicated, (i.e., The title "Figure 14-1:
                                                                 Load Conditions - PIC16C54A", also
              28 20                    2K      72                refers to PIC16LC54A and PIC16LV54A
                                                                 parts).
              28 20                    2K      72

              28 20                    2K      72

              28 20                    2K      72

              18 12                    2K      73

              18 12                    2K      73

              18 12                    2K      73

              18 12                    2K      73

1998 Microchip Technology Inc.               Preliminary       DS30453B-page 1
PIC16C5X

Pin Diagrams                                                             PDIP, SOIC, Windowed CERDIP

     PDIP, SOIC, Windowed CERDIP

RA2              1                                18  RA1               T0CKI     1                    28      MCLR/VPP
                                                       RA0                                                       OSC1/CLKIN
RA3              2                                 17  OSC1/CLKIN        VDD       2                     27      OSC2/CLKOUT
                                                       OSC2/CLKOUT                                               RC7
T0CKI            3                      PIC16C52s  16  VDD               N/C       3                     26      RC6
                                     PIC16C54s                                                                   RC5
MCLR/VPP         4                PIC16CR54s       15  RB7               VSS       4                     25      RC4
                               PIC16C56s               RB6                                                       RC3
VSS              5         PIC16CR56s              14  RB5
                        PIC16C58s                      RB4                                                       RC2
RB0              6   PIC16CR58s                    13                    N/C       5          PIC16C55s  24      RC1
                                                                                          PIC16C57s              RC0
RB1              7                                 12                    RA0       6   PIC16CR57s        23      RB7
                                                                                                                 RB6
RB2              8                                 11                    RA1       7                     22      RB5

RB3              9                                 10                    RA2       8                     21

                                                                         RA3       9                     20

                                                                         RB0       10                    19

                                                                         RB1       11                    18

                                                                         RB2       12                    17

                                                                         RB3       13                    16

                                                                         RB4       14                    15

SSOP                                                                     SSOP

RA2       1                                       20  RA1               VSS    1                           28  MCLR/VPP

RA3       2                                        19  RA0               T0CKI  2                            27  OSC1/CLKIN

T0CKI     3                                        18  OSC1/CLKIN        VDD    3                            26  OSC2/CLKOUT

MCLR/VPP  4                          PIC16C54s     17  OSC2/CLKOUT       VDD    4              PIC16C55s     25  RC7
                                                                                           PIC16C57s
                                 PIC16CR54s                              RA0    5      PIC16CR57s            24  RC6
                               PIC16C56s
VSS       5                PIC16CR56s              16  VDD               RA1    6                            23  RC5

VSS       6             PIC16C58s                  15  VDD               RA2    7                            22  RC4

RB0       7          PIC16CR58s                    14  RB7               RA3    8                            21  RC3

RB1       8                                        13  RB6               RB0    9                            20  RC2

                                                                         RB1    10                           19  RC1

RB2       9                                        12  RB5               RB2    11                           18  RC0

RB3       10                                       11  RB4               RB3    12                           17  RB7

                                                                         RB4    13                           16  RB6

                                                                         VSS    14                           15  RB5

DS30453B-page 2                                             Preliminary                1998 Microchip Technology Inc.
                                                                       PIC16C5X

Device Differences

Device      Voltage               Oscillator  Oscillator     Process       ROM     MCLR
             Range                Selection                Technology  Equivalent  Filter
                                  (Program)
                                                            (Microns)

PIC16C52    3.0-6.25              User        See Note 1   0.9         --          No

PIC16C54    2.5-6.25              Factory     See Note 1   1.2         PIC16CR54A  No

PIC16C54A   2.0-6.25              User        See Note 1   0.9         --          No

PIC16C54B           2.5-5.5       User        See Note 1   0.7         PIC16CR54B  Yes

PIC16C54C           2.5-5.5       User        See Note 1   0.7         PIC16CR54C  Yes

PIC16C55    2.5-6.25              Factory     See Note 1   1.7         --          No

PIC16C55A           2.5-5.5       User        See Note 1   0.7         --          Yes

PIC16C56    2.5-6.25              Factory     See Note 1   1.7         --          No

PIC16C56A           2.5-5.5       User        See Note 1   0.7         PIC16CR56A  Yes

PIC16C57    2.5-6.25              Factory     See Note 1   1.2         --          No

PIC16C57C           2.5-5.5       User        See Note 1   0.7         PIC16CR57C  Yes

PIC16C58A   2.0-6.25              User        See Note 1   0.9         PIC16CR58A  No(2)

PIC16C58B           2.5-5.5       User        See Note 1   0.7         PIC16CR58B  Yes

PIC16CR54A  2.5-6.25              Factory     See Note 1   1.2         N/A         Yes

PIC16CR54B          2.5-5.5       Factory     See Note 1   0.7         N/A         Yes

PIC16CR54C          2.5-5.5       Factory     See Note 1   0.7         N/A         Yes

PIC16CR56A          2.5-5.5       Factory     See Note 1   0.7         N/A         Yes

PIC16CR57B  2.5-6.25              Factory     See Note 1   0.9         N/A         Yes

PIC16CR57C          2.5-5.5       Factory     See Note 1   0.7         N/A         Yes

PIC16CR58A  2.5-6.25              Factory     See Note 1   0.9         N/A         Yes

PIC16CR58B          2.5-5.5       Factory     See Note 1   0.7         N/A         Yes

Note 1: If you change from this device to another device, please verify oscillator characteristics in your application.
Note 2: In PIC16LV58A, MCLR Filter = Yes

1998 Microchip Technology Inc.              Preliminary                          DS30453B-page 3
PIC16C5X

Table of Contents
1.0 General Description .............................................................................................................................................5
2.0 PIC16C5X Device Varieties.................................................................................................................................7
3.0 Architectural Overview.........................................................................................................................................9
4.0 Memory Organization ........................................................................................................................................15
5.0 I/O Ports.............................................................................................................................................................25
6.0 Timer0 Module and TMR0 Register...................................................................................................................27
7.0 Special Features of the CPU .............................................................................................................................31
8.0 Instruction Set Summary ...................................................................................................................................43
9.0 Development Support ........................................................................................................................................55
10.0 Electrical Characteristics - PIC16C52................................................................................................................59
11.0 Electrical Characteristics - PIC16C54/55/56/57.................................................................................................67
12.0 DC and AC Characteristics - PIC16C54/55/56/57 .............................................................................................81
13.0 Electrical Characteristics - PIC16CR54A...........................................................................................................89
14.0 Electrical Characteristics - PIC16C54A ...........................................................................................................103
15.0 Electrical Characteristics - PIC16CR57B.........................................................................................................117
16.0 Electrical Characteristics - PIC16C58A ...........................................................................................................131
17.0 Electrical Characteristics - PIC16CR58A.........................................................................................................145
18.0 DC and AC Characteristics - PIC16C54A/CR57B/C58A/CR58A ....................................................................159
19.0 Electrical Characteristics -

         PIC16C54B/C54C/CR54B/CR54C/C55A/C56A/CR56A/C57C/CR57C/C58B/CR58B ....................................171
20.0 DC and AC Characteristics -

         PIC16C54B/C54C/CR54B/CR54C/C55A/C56A/CR56A/C57C/CR57C/C58B/CR58B ....................................183
21.0 Packaging Information .....................................................................................................................................195
Appendix A: Compatibility ...........................................................................................................................................207
Index .........................................................................................................................................................................209
On-Line Support ..........................................................................................................................................................211
PIC16C5X Product Identification System....................................................................................................................213
PIC16C54/55/56/57 Product Identification System .....................................................................................................214

                                              To Our Valued Customers

  Most Current Data Sheet

  To obtain the most up-to-date version of this data sheet, please check our Worldwide Web site at:
         http://www.microchip.com

  You can determine the version of a data sheet by examining its literature number found on the bottom outside corner of any page.
  The last character of the literature number is the version number. e.g., DS30000A is version A of document DS30000.
  Errata

  An errata sheet may exist for current devices, describing minor operational differences (from the data sheet) and recommended
  workarounds. As device/documentation issues become known to us, we will publish an errata sheet. The errata will specify the revi-
  sion of silicon and revision of document to which it applies.
  To determine if an errata sheet exists for a particular device, please check with one of the following:
   Microchip's Worldwide Web site; http://www.microchip.com
   Your local Microchip sales office (see last page)
   The Microchip Corporate Literature Center; U.S. FAX: (602) 786-7277
  When contacting a sales office or the literature center, please specify which device, revision of silicon and data sheet (include lit-
  erature number) you are using.
  Corrections to this Data Sheet

  We constantly strive to improve the quality of all our products and documentation. We have spent a great deal of time to ensure
  that this document is correct. However, we realize that we may have missed a few things. If you find any information that is missing
  or appears in error, please:
   Fill out and mail in the reader response form in the back of this data sheet.
   E-mail us at webmaster@microchip.com.
  We appreciate your assistance in making this a better document.

DS30453B-page 4  Preliminary   1998 Microchip Technology Inc.
1.0 GENERAL DESCRIPTION                                                   PIC16C5X

The PIC16C5X from Microchip Technology is a family         1.1 Applications
of low-cost, high performance, 8-bit, fully static,
EPROM/ ROM-based CMOS microcontrollers. It                 The PIC16C5X series fits perfectly in applications rang-
employs a RISC architecture with only 33 single            ing from high-speed automotive and appliance motor
word/single cycle instructions. All instructions are sin-  control to low-power remote transmitters/receivers,
gle cycle (200 ns) except for program branches which       pointing devices and telecom processors. The EPROM
take two cycles. The PIC16C5X delivers performance         technology makes customizing application programs
an order of magnitude higher than its competitors in the   (transmitter codes, motor speeds, receiver frequen-
same price category. The 12-bit wide instructions are      cies, etc.) extremely fast and convenient. The small
highly symmetrical resulting in 2:1 code compression       footprint packages, for through hole or surface mount-
over other 8-bit microcontrollers in its class. The easy   ing, make this microcontroller series perfect for applica-
to use and easy to remember instruction set reduces        tions with space limitations. Low-cost, low-power, high
development time significantly.                            performance, ease of use and I/O flexibility make the
                                                           PIC16C5X series very versatile even in areas where no
The PIC16C5X products are equipped with special fea-       microcontroller use has been considered before (e.g.,
tures that reduce system cost and power requirements.      timer functions, replacement of "glue" logic in larger
The Power-On Reset (POR) and Device Reset Timer            systems, coprocessor applications).
(DRT) eliminate the need for external reset circuitry.
There are four oscillator configurations to choose from,
including the power-saving LP (Low Power) oscillator
and cost saving RC oscillator. Power saving SLEEP
mode, Watchdog Timer and code protection features
improve system cost, power and reliability.

The UV erasable CERDIP packaged versions are ideal
for code development, while the cost-effective One
Time Programmable (OTP) versions are suitable for
production in any volume. The customer can take full
advantage of Microchip's price leadership in OTP
microcontrollers while benefiting from the OTP's
flexibility.

The PIC16C5X products are supported by a
full-featured macro assembler, a software simulator, an
in-circuit emulator, a `C' compiler, fuzzy logic support
tools, a low-cost development programmer, and a full
featured programmer. All the tools are supported on
IBM PC and compatible machines.

1998 Microchip Technology Inc.  Preliminary              DS30453B-page 5
PIC16C5X

TABLE 1-1: PIC16C5X FAMILY OF DEVICES

                                       PIC16C52 PIC16C54s PIC16CR54s PIC16C55s PIC16C56s

Clock     Maximum Frequency        4            20           20           20           20
          of Operation (MHz)

          EPROM Program Memory     384          512          --           512          1K

          (x12 words)

Memory    ROM Program Memory       --           --           512          --           --

          (x12 words)

          RAM Data Memory (bytes)  25           25           25           24           25

Peripherals Timer Module(s)        TMR0         TMR0         TMR0         TMR0         TMR0

          I/O Pins                 12           12           12           20           12

Features  Number of Instructions   33           33           33           33           33
          Packages
                                   18-pin DIP,  18-pin DIP,  18-pin DIP,  28-pin DIP,  18-pin DIP,
                                   SOIC         SOIC;        SOIC;        SOIC;        SOIC;
                                                20-pin SSOP  20-pin SSOP  28-pin SSOP  20-pin SSOP

All PICmicroTM Family devices have Power-on Reset, selectable Watchdog Timer (except PIC16C52), selectable code
protect and high I/O current capability.

                                   PIC16CR56s PIC16C57s PIC16CR57s PIC16C58s PIC16CR58s

Clock     Maximum Frequency        20           20           20           20           20
          of Operation (MHz)

          EPROM Program Memory --               2K           --           2K           --
          (x12 words)

Memory    ROM Program Memory       1K           --           2K           --           2K

          (x12 words)

          RAM Data Memory (bytes) 25            72           72           73           73

Peripherals Timer Module(s)        TMR0         TMR0         TMR0         TMR0         TMR0

          I/O Pins                 12           20           20           12           12

Features  Number of Instructions   33           33           33           33           33
          Packages
                                   18-pin DIP,  28-pin DIP,  28-pin DIP,  18-pin DIP,  18-pin DIP,
                                   SOIC;        SOIC;        SOIC;        SOIC;        SOIC;
                                   20-pin SSOP  28-pin SSOP  28-pin SSOP  20-pin SSOP  20-pin SSOP

All PICmicroTM Family devices have Power-on Reset, selectable Watchdog Timer (except PIC16C52), selectable code
protect and high I/O current capability.

DS30453B-page 6                          Preliminary                      1998 Microchip Technology Inc.
2.0 PIC16C5X DEVICE VARIETIES                                            PIC16C5X

A variety of frequency ranges and packaging options       2.3 Quick-Turnaround-Production (QTP)
are available. Depending on application and                         Devices
production requirements, the proper device option can
be selected using the information in this section. When   Microchip offers a QTP Programming Service for
placing orders, please use the PIC16C5X Product           factory production orders. This service is made
Identification System at the back of this data sheet to   available for users who choose not to program a
specify the correct part number.                          medium to high quantity of units and whose code
                                                          patterns have stabilized. The devices are identical to
For the PIC16C5X family of devices, there are four        the OTP devices but with all EPROM locations and
device types, as indicated in the device number:          configuration bit options already programmed by the
                                                          factory. Certain code and prototype verification
1. C, as in PIC16C54. These devices have                  procedures apply before production shipments are
      EPROM program memory and operate over the           available. Please contact your Microchip Technology
      standard voltage range.                             sales office for more details.

2. LC, as in PIC16LC54A. These devices have               2.4 Serialized
      EPROM program memory and operate over an                      Quick-Turnaround-Production
      extended voltage range.                                       (SQTP SM) Devices

3. LV, as in PIC16LV54A. These devices have               Microchip offers the unique programming service
      EPROM program memory and operate over a             where a few user-defined locations in each device are
      2.0V to 3.8V range.                                 programmed with different serial numbers. The serial
                                                          numbers may be random, pseudo-random or
4. CR, as in PIC16CR54A. These devices have               sequential. The devices are identical to the OTP
      ROM program memory and operate over the             devices but with all EPROM locations and
      standard voltage range.                             configuration bit options already programmed by the
                                                          factory.
5. LCR, as in PIC16LCR54B. These devices have
      ROM program memory and operate over an              Serial programming allows each device to have a
      extended voltage range.                             unique number which can serve as an entry code,
                                                          password or ID number.
2.1 UV Erasable Devices (EPROM)
                                                          2.5 Read Only Memory (ROM) Devices
The UV erasable versions, offered in CERDIP
packages, are optimal for prototype development and       Microchip offers masked ROM versions of several of
pilot programs                                            the highest volume parts, giving the customer a low
                                                          cost option for high volume, mature products.
UV erasable devices can be programmed for any of
the four oscillator configurations. Microchip's
PICSTART and PRO MATE programmers both
support programming of the PIC16C5X. Third party
programmers also are available; refer to the Third
Party Guide for a list of sources.

2.2 One-Time-Programmable (OTP)
          Devices

The availability of OTP devices is especially useful for
customers expecting frequent code changes and
updates.

The OTP devices, packaged in plastic packages,
permit the user to program them once. In addition to
the program memory, the configuration bits must be
programmed.

1998 Microchip Technology Inc.  Preliminary             DS30453B-page 7
PIC16C5X

NOTES:

DS30453B-page 8  Preliminary   1998 Microchip Technology Inc.
3.0 ARCHITECTURAL OVERVIEW                                                PIC16C5X

The high performance of the PIC16C5X family can be         The PIC16C5X device contains an 8-bit ALU and
attributed to a number of architectural features           working register. The ALU is a general purpose
commonly found in RISC microprocessors. To begin           arithmetic unit. It performs arithmetic and Boolean
with, the PIC16C5X uses a Harvard architecture in          functions between data in the working register and any
which program and data are accessed on separate            register file.
buses. This improves bandwidth over traditional von
Neumann architecture where program and data are            The ALU is 8-bits wide and capable of addition,
fetched on the same bus. Separating program and            subtraction, shift and logical operations. Unless
data memory further allows instructions to be sized        otherwise mentioned, arithmetic operations are two's
differently than the 8-bit wide data word. Instruction     complement in nature. In two-operand instructions,
opcodes are 12-bits wide making it possible to have all    typically one operand is the W (working) register. The
single word instructions. A 12-bit wide program            other operand is either a file register or an immediate
memory access bus fetches a 12-bit instruction in a        constant. In single operand instructions, the operand
single cycle. A two-stage pipeline overlaps fetch and      is either the W register or a file register.
execution of instructions. Consequently, all instructions
(33) execute in a single cycle (200ns @ 20MHz)             The W register is an 8-bit working register used for
except for program branches.                               ALU operations. It is not an addressable register.

The PIC16C52 addresses 384 x 12 of program                 Depending on the instruction executed, the ALU may
memory, the PIC16C54s/CR54s and PIC16C55s                  affect the values of the Carry (C), Digit Carry (DC),
address 512 x 12 of program memory, the                    and Zero (Z) bits in the STATUS register. The C and
PIC16C56s/CR56s address 1K X 12 of program                 DC bits operate as a borrow and digit borrow out bit,
memory, and the PIC16C57s/CR57s and                        respectively, in subtraction. See the SUBWF and ADDWF
PIC16C58s/CR58s address 2K x 12 of program                 instructions for examples.
memory. All program memory is internal.
                                                           A simplified block diagram is shown in Figure 3-1, with
The PIC16C5X can directly or indirectly address its        the corresponding device pins described in Table 3-1.
register files and data memory. All special function
registers including the program counter are mapped in
the data memory. The PIC16C5X has a highly
orthogonal (symmetrical) instruction set that makes it
possible to carry out any operation on any register
using any addressing mode. This symmetrical nature
and lack of `special optimal situations' make
programming with the PIC16C5X simple yet efficient.
In addition, the learning curve is reduced significantly.

1998 Microchip Technology Inc.  Preliminary              DS30453B-page 9
PIC16C5X

FIGURE 3-1: PIC16C5X SERIES BLOCK DIAGRAM

                                              9-11                  T0CKI     CONFIGURATION WORD OSC1 OSC2 MCLR
                                                                     PIN
          EPROM/ROM    9-11                         STACK 1
          384 X 12 TO            PC                 STACK 2                   "DISABLE"                "OSC
                                                                                                     SELECT"
            2048 X 12

             12                                                        WATCHDOG                          2
                                                                           TIMER         "CODE
INSTRUCTION
  REGISTER                                                                            PROTECT"                 OSCILLATOR/

              12                                                                                               TIMING &

                                                                                                               CONTROL

                                     9              WDT TIME        WDT/TMR0          CLKOUT

                                                    OUT             PRESCALER

        INSTRUCTION                                 8                                   6            "OPTION"        "SLEEP"
          DECODER                                                          OPTION REG.                   5-7
                           DIRECT ADDRESS               DIRECT RAM                                              GENERAL
                                                          ADDRESS                       FROM W                  PURPOSE
             8                                                                                    5            REGISTER
                                      STATUS
LITERALS                                                                                                            FILE
                                                                                                                  (SRAM)
                                                                                                               24, 25, 72 or
                                                                                                                 73 Bytes

                                                         TMR0                                        FSR

          W                                                         DATA BUS                                                         8

                       ALU                                          8                                          FROM W
                                                                                                                                     8
                                              FROM W                          FROM W
                                                                                                                        8
                                                                4                         8
                                                    4                          8

                       "TRIS 5"                                     "TRIS 6"                         "TRIS 7"

                                                    TRISA PORTA               TRISB PORTB                      TRISC PORTC

                                                              4                               8                            8
                                                      RA3:RA0                         RB7:RB0
                                                                                                                 RC7:RC0
                                                                                                                   (28-Pin

                                                                                                               Devices Only)

DS30453B-page 10                                         Preliminary                                  1998 Microchip Technology Inc.
                                                                 PIC16C5X

TABLE 3-1:   PINOUT DESCRIPTION - PIC16C52, PIC16C54s, PIC16CR54s, PIC16C56s,
                                                PIC16CR56s, PIC16C58s, PIC16CR58s

Name         DIP, SOIC SSOP I/O/P Input                          Description

             No.                  No. Type Levels

    RA0      17                   19 I/O TTL            Bi-directional I/O port
    RA1
    RA2      18                   20 I/O TTL            Bi-directional I/O port
    RA3
    RB0      1                    1 I/O TTL             Clock input to Timer0. Must be tied to VSS or VDD, if not in
    RB1                                                 use, to reduce current consumption.
    RB2      2                    2 I/O TTL             Master clear (reset) input/programming voltage input. This
    RB3                                                 pin is an active low reset to the device. Voltage on the
    RB4      6                    7 I/O TTL             MCLR/VPP pin must not exceed VDD to avoid unintended
    RB5                                                 entering of programming mode.
    RB6      7                    8 I/O TTL             Oscillator crystal input/external clock source input.
    RB7                                                 Oscillator crystal output. Connects to crystal or resonator in
   T0CKI     8                    9 I/O TTL             crystal oscillator mode. In RC mode, OSC2 pin outputs
                                                        CLKOUT which has 1/4 the frequency of OSC1, and denotes
MCLR/VPP     9                    10 I/O TTL            the instruction cycle rate.
                                                        Positive supply for logic and I/O pins.
             10                   11 I/O TTL            Ground reference for logic and I/O pins.

             11                   12 I/O TTL

             12                   13 I/O TTL

             13                   14 I/O TTL

             3                    3   I    ST

             4                    4   I    ST

OSC1/CLKIN   16                   18  I    ST

OSC2/CLKOUT  15                   17 O              --

VDD          14                   15,16 P           --

VSS          5                    5,6 P             --

Legend: I = input, O = output, I/O = input/output,

P = power, -- = Not Used, TTL = TTL input,

ST = Schmitt Trigger input

1998 Microchip Technology Inc.                    Preliminary               DS30453B-page 11
PIC16C5X

TABLE 3-2:        PINOUT DESCRIPTION - PIC16C55s, PIC16C57s, PIC16CR57s

Name              DIP, SOIC SSOP I/O/P Input                     Description

                  No.  No. Type Levels

RA0               6    5 I/O TTL Bi-directional I/O port

RA1               7    6 I/O TTL

RA2               8    7 I/O TTL

RA3               9    8 I/O TTL

RB0               10   9 I/O TTL Bi-directional I/O port
RB1
RB2               11   10 I/O TTL
RB3
RB4               12   11 I/O TTL
RB5
RB6               13   12 I/O TTL
RB7
                  14   13 I/O TTL
RC0
RC1               15   15 I/O TTL
RC2
RC3               16   16 I/O TTL
RC4
RC5               17   17 I/O TTL
RC6
RC7               18   18 I/O TTL Bi-directional I/O port

                  19   19 I/O TTL

                  20   20 I/O TTL

                  21   21 I/O TTL

                  22   22 I/O TTL

                  23   23 I/O TTL

                  24   24 I/O TTL

                  25   25 I/O TTL

T0CKI             1    2   I   ST Clock input to Timer0. Must be tied to VSS or VDD if not in use

                                                        to reduce current consumption.

MCLR              28   28  I   ST Master clear (reset) input. This pin is an active low reset to the

                                                        device.

OSC1/CLKIN        27   27  I   ST Oscillator crystal input/external clock source input.

OSC2/CLKOUT       26   26 O                         -- Oscillator crystal output. Connects to crystal or resonator in

                                                        crystal oscillator mode. In RC mode, OSC2 pin outputs

                                                        CLKOUT which has 1/4 the frequency of OSC1, and denotes

                                                        the instruction cycle rate.

VDD               2    3,4 P                        --  Positive supply for logic and I/O pins.
                                                        Ground reference for logic and I/O pins.
VSS               4    1,14 P                       --  Unused, do not connect

N/C               3,5  ---- --

Legend: I = input, O = output, I/O = input/output,

P = power, -- = Not Used,

TTL = TTL input, ST = Schmitt Trigger input

DS30453B-page 12                                    Preliminary                         1998 Microchip Technology Inc.
                                                                              PIC16C5X

3.1 Clocking Scheme/Instruction Cycle                   3.2 Instruction Flow/Pipelining

The clock input (OSC1/CLKIN pin) is internally divided  An Instruction Cycle consists of four Q cycles (Q1, Q2,
by four to generate four non-overlapping quadrature     Q3 and Q4). The instruction fetch and execute are
clocks namely Q1, Q2, Q3 and Q4. Internally, the        pipelined such that fetch takes one instruction cycle
program counter is incremented every Q1, and the        while decode and execute takes another instruction
instruction is fetched from program memory and          cycle. However, due to the pipelining, each instruction
latched into instruction register in Q4. It is decoded  effectively executes in one cycle. If an instruction
and executed during the following Q1 through Q4. The    causes the program counter to change (e.g., GOTO)
clocks and instruction execution flow is shown in       then two cycles are required to complete the
Figure 3-2 and Example 3-1.                             instruction (Example 3-1).

                                                        A fetch cycle begins with the program counter (PC)
                                                        incrementing in Q1.

                                                        In the execution cycle, the fetched instruction is
                                                        latched into the Instruction Register (IR) in cycle Q1.
                                                        This instruction is then decoded and executed during
                                                        the Q2, Q3, and Q4 cycles. Data memory is read
                                                        during Q2 (operand read) and written during Q4
                                                        (destination write).

FIGURE 3-2: CLOCK/INSTRUCTION CYCLE

                 Q1 Q2 Q3 Q4               Q1 Q2 Q3 Q4                   Q1 Q2 Q3 Q4

OSC1                                                         PC+1                           PC+2
                                                      Fetch INST (PC+1)           Fetch INST (PC+2)
Q1                                                  Execute INST (PC)            Execute INST (PC+1)

Q2                                                                                                    Internal
                                                                                                      phase
Q3                                                                                                    clock

Q4

PC                                PC

OSC2/CLKOUT             Fetch INST (PC)
      (RC mode)     Execute INST (PC-1)

EXAMPLE 3-1: INSTRUCTION PIPELINE FLOW

1. MOVLW 55H                      Fetch 1  Execute 1
2. MOVWF PORTB                              Fetch 2
3. CALL SUB_1                                           Execute 2
4. BSF PORTA, BIT3                                       Fetch 3   Execute 3

                                                                   Fetch 4    Flush

                                                                              Fetch SUB_1 Execute SUB_1

All instructions are single cycle, except for any program branches. These take two cycles since the fetch
instruction is "flushed" from the pipeline while the new instruction is being fetched and then executed.

1998 Microchip Technology Inc.           Preliminary                               DS30453B-page 13
PIC16C5X

NOTES:

DS30453B-page 14  Preliminary   1998 Microchip Technology Inc.
                                                                                           PIC16C5X

4.0 MEMORY ORGANIZATION                                                       FIGURE 4-2:  PIC16C54s/CR54s/C55s
                                                                                           PROGRAM MEMORY MAP
PIC16C5X memory is organized into program memory                                           AND STACK
and data memory. For devices with more than 512
bytes of program memory, a paging scheme is used.                                                      PC<8:0>
Program memory pages are accessed using one or                                                                           9
two STATUS register bits. For devices with a data
memory register file of more than 32 registers, a                             CALL, RETLW
banking scheme is used. Data memory banks are
accessed using the File Selection Register (FSR).                                                   Stack Level 1
                                                                                                    Stack Level 2
4.1 Program Memory Organization
                                                                                                                            000h
The PIC16C52 has a 9-bit Program Counter (PC)
capable of addressing a 384 x 12 program memory                               User Memory  On-chip                          0FFh
space (Figure 4-1). The PIC16C54s, PIC16CR54s and                                Space     Program                          100h
PIC16C55s have a 9-bit Program Counter (PC)                                                Memory
capable of addressing a 512 x 12 program memory
space (Figure 4-2). The PIC16C56s and PIC16CR56s                                           Reset Vector                     1FFh
have a 10-bit Program Counter (PC) capable of
addressing a 1K x 12 program memor y space                                    FIGURE 4-3:  PIC16C56s/CR56s
(Figure 4-3). The PIC16CR57s, PIC16C58s and                                                PROGRAM MEMORY MAP
PIC16CR58s have an 11-bit Program Counter capable                                          AND STACK
of addressing a 2K x 12 program memory space
(Figure 4-4). Accessing a location above the physically                                                PC<9:0>
implemented address will cause a wraparound.                                                                            10

The reset vector for the PIC16C52 is at 17Fh. A NOP                           CALL, RETLW
at the reset vector location will cause a restart at
location 000h. The reset vector for the PIC16C54s,                                                  Stack Level 1
PIC16CR54s and PIC16C55s is at 1FFh. The reset                                                      Stack Level 2
vector for the PIC16C56s and PIC16CR56s is at
3FFh. The reset vector for the PIC16C57s,                                     User Memory  On-chip Program                  000h
PIC16CR57s, PIC16C58s, and PIC16CR58s is at                                      Space     Memory (Page 0)
7FFh.                                                                                                                       0FFh
                                                                                           On-chip Program                  100h
FIGURE 4-1: PIC16C52 PROGRAM                                                               Memory (Page 1)
                     MEMORY MAP AND STACK                                                                                   1FFh
                                                                                                                            200h
                                   PC<8:0>
                                                    9                                                                       2FFh
                                                                                                                            300h
         CALL, RETLW
                                                                                           Reset Vector                     3FFh
                               Stack Level 1
                               Stack Level 2User Memory
   Space
                                                                        000h

                             On-chip Program
                                   Memory

             Reset Vector         17Fh

1998 Microchip Technology Inc.        Preliminary                                                                         DS30453B-page 15
PIC16C5X

FIGURE 4-4:       PIC16C57s/CR57s/C58s/
                  CR58s PROGRAM MEMORY
                  MAP AND STACK

                        PC<10:0>
                                           11

CALL, RETLW

                      Stack Level 1
                      Stack Level 2

User Memory       On-chip Program              000h
   Space          Memory (Page 0)
                                               0FFh
                  On-chip Program              100h
                  Memory (Page 1)
                                               1FFh
                  On-chip Program              200h
                  Memory (Page 2)
                                               2FFh
                  On-chip Program              300h
                  Memory (Page 3)
                                               3FFh
                     Reset Vector              400h

                                               4FFh
                                               500h

                                               5FFh
                                               600h

                                               6FFh
                                               700h

                                               7FFh

DS30453B-page 16                                     Preliminary   1998 Microchip Technology Inc.
                                                                               PIC16C5X

4.2 Data Memory Organization                                 FIGURE 4-5:  PIC16C52, PIC16C54s,
                                                                          PIC16CR54s, PIC16C55s,
Data memory is composed of registers, or bytes of                         PIC16C56s, PIC16CR56s
RAM. Therefore, data memory for a device is specified                     REGISTER FILE MAP
by its register file. The register file is divided into two
functional groups: special function registers and            File Address       INDF(1)
general purpose registers.                                              00h      TMR0
                                                                        01h       PCL
The special function registers include the TMR0                         02h    STATUS
register, the Program Counter (PC), the Status                          03h       FSR
Register, the I/O registers (ports), and the File Select                04h     PORTA
Register (FSR). In addition, special purpose registers                  05h     PORTB
are used to control the I/O port configuration and                      06h    PORTC(2)
prescaler options.                                                      07h

The general purpose registers are used for data and                       0Fh  General
control information under command of the instructions.
                                                                          10h  Purpose
For the PIC16C52, PIC16C54s, PIC16CR54s,                                       Registers
PIC16C56s and PIC16CR56s, the register file is
composed of 7 special function registers and 25                         1Fh
general purpose registers (Figure 4-5).
                                                             Note 1: Not a physical register. See Section 4.7
For the PIC16C55s, the register file is composed of 8                 2: PIC16C55s only, others are a general
special function registers and 24 general purpose                           purpose register.
registers.

For the PIC16C57s and PIC16CR57s, the register file
is composed of 8 special function registers, 24 general
purpose registers and up to 48 additional general
purpose registers that may be addressed using a
banking scheme (Figure 4-6).

For the PIC16C58s and PIC16CR58s, the register file
is composed of 7 special function registers, 25 general
purpose registers and up to 48 additional general
purpose registers that may be addressed using a
banking scheme (Figure 4-7).

4.2.1 GENERAL PURPOSE REGISTER FILE

The register file is accessed either directly or indirectly
through the file select register FSR (Section 4.7).

1998 Microchip Technology Inc.  Preliminary                                             DS30453B-page 17
PIC16C5X

FIGURE 4-6: PIC16C57s/CR57s REGISTER FILE MAP

FSR<6:5>                    00                       01               10                        11
                                           20h              40h                        60h
File Address                INDF(1)
           00h

                  01h       TMR0

                  02h       PCL

                  03h       STATUS

                  04h       FSR                             Addresses map back to
                                                            addresses in Bank 0.
                  05h       PORTA

                  06h       PORTB

                  07h       PORTC

                  08h       General

                            Purpose

                  0Fh       Registers      2Fh              4Fh                        6Fh

                       10h                 30h              50h                        70h
                             General            General           General                    General
                             Purpose            Purpose           Purpose                    Purpose
                             Registers          Registers         Registers                  Registers

                       1Fh                 3Fh              5Fh                        7Fh

                            Bank 0              Bank 1           Bank 2                     Bank 3

                                     Note 1: Not a physical register. See Section 4.7

FIGURE 4-7: PIC16C58s/CR58s REGISTER FILE MAP

FSR<6:5>                    00                       01              10                         11
                                           20h              40h                        60h
File Address                INDF(1)
           00h

                  01h       TMR0

                  02h       PCL

                  03h       STATUS

                  04h       FSR                             Addresses map back to
                                                            addresses in Bank 0.
                  05h       PORTA

                  06h       PORTB

                  07h                      2Fh               4Fh                        6Fh
                                General    30h              50h                        70h
                                Purpose
                                Registers       General           General                    General
                                                Purpose           Purpose                    Purpose
                  0Fh                           Registers         Registers                  Registers

                         10h               3Fh              5Fh                        7Fh
                                General
                                Purpose             Bank 1           Bank 2                    Bank 3
                                Registers

                       1Fh

                            Bank 0

                                     Note 1: Not a physical register. See Section 4.7

DS30453B-page 18                                Preliminary                                          1998 Microchip Technology Inc.
                                                                                       PIC16C5X

4.2.2 SPECIAL FUNCTION REGISTERS                          The special registers can be classified into two sets.
                                                          The special function registers associated with the
The Special Function Registers are registers used by      "core" functions are described in this section. Those
the CPU and peripheral functions to control the           related to the operation of the peripheral features are
operation of the device (Table 4-1).                      described in the section for each peripheral feature.

TABLE 4-1: SPECIAL FUNCTION REGISTER SUMMARY

Address     Name    Bit 7         Bit 6  Bit 5     Bit 4  Bit 3  Bit 2  Bit 1  Bit 0   Value on   Value on
                                                                                       Power-On  MCLR and
                                                                                                 WDT Reset
                                                                                         Reset

N/A         TRIS    I/O control registers (TRISA, TRISB, TRISC)                        1111 1111 1111 1111

N/A         OPTION Contains control bits to configure Timer0 and Timer0/WDT prescaler  --11 1111 --11 1111

00h         INDF    Uses contents of FSR to address data memory (not a physical register) xxxx xxxx uuuu uuuu

01h         TMR0    8-bit real-time clock/counter                                      xxxx xxxx uuuu uuuu

02h(1)      PCL     Low order 8 bits of PC                                             1111 1111 1111 1111

03h         STATUS  PA2 PA1 PA0                    TO     PD     Z      DC             C 0001 1xxx 000q quuu

04h         FSR     Indirect data memory address pointer                               1xxx xxxx 1uuu uuuu

05h         PORTA   --            --     --        --     RA3 RA2 RA1 RA0 ---- xxxx ---- uuuu

06h         PORTB   RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 xxxx xxxx uuuu uuuu

07h(2)      PORTC   RC7 RC6 RC5 RC4 RC3 RC2 RC1 RC0 xxxx xxxx uuuu uuuu

Legend:     Shaded boxes = unimplemented or unused, = unimplemented, read as '0' (if applicable)
Note 1:     x = unknown, u = unchanged, q = see the tables in Section 7.7 for possible values.
            The upper byte of the Program Counter is not directly accessible. See Section 4.5
        2:  for an explanation of how to access these bits.
            File address 07h is a general purpose register on the PIC16C52, PIC16C54s, PIC16CR54s, PIC16C56s, PIC16CR56s,
            PIC16C58s and PIC16CR58s.

1998 Microchip Technology Inc.                   Preliminary                         DS30453B-page 19
PIC16C5X

4.3 STATUS Register                                              not writable. Therefore, the result of an instruction with
                                                                 the STATUS register as destination may be different
This register contains the arithmetic status of the ALU,         than intended.
the RESET status, and the page preselect bits for
program memories larger than 512 words.                          For example, CLRF STATUS will clear the upper three
                                                                 bits and set the Z bit. This leaves the STATUS register
The STATUS register can be the destination for any               as 000u u1uu (where u = unchanged).
instruction, as with any other register. If the STATUS
register is the destination for an instruction that affects      It is recommended, therefore, that only BCF, BSF and
the Z, DC or C bits, then the write to these three bits is       MOVWF instructions be used to alter the STATUS
disabled. These bits are set or cleared according to             register because these instructions do not affect the Z,
the device logic. Furthermore, the TO and PD bits are            DC or C bits from the STATUS register. For other
                                                                 instructions, which do affect STATUS bits, see
                                                                 Section 8.0, Instruction Set Summary.

FIGURE 4-8: STATUS REGISTER (ADDRESS:03h)

  R/W-0   R/W-0 R/W-0                R-1  R-1    R/W-x                    R/W-x R/W-x
   PA2
          PA1     PA0                TO   PD                 Z            DC   C       R = Readable bit
bit7
          6       5                  4    3                  2            1       bit0 W = Writable bit
bit 7:                                                                                      - n = Value at POR reset

          PA2: This bit unused at this time.
          Use of the PA2 bit as a general purpose read/write bit is not recommended, since this may affect upward
          compatibility with future products.

bit 6-5:  PA1:PA0: Program page preselect bits (PIC16C56s/CR56s)(PIC16C57s/CR57s)(PIC16C58s/CR58s)
          00 = Page 0 (000h - 1FFh) - PIC16C56s/CR56s, PIC16C57s/CR57s, PIC16C58s/CR58s
          01 = Page 1 (200h - 3FFh) - PIC16C56s/CR56s, PIC16C57s/CR57s, PIC16C58s/CR58s
          10 = Page 2 (400h - 5FFh) - PIC16C57s/CR57s, PIC16C58s/CR58s
          11 = Page 3 (600h - 7FFh) - PIC16C57s/CR57s, PIC16C58s/CR58s
          Each page is 512 words.
          Using the PA1:PA0 bits as general purpose read/write bits in devices which do not use them for program
          page preselect is not recommended since this may affect upward compatibility with future products.

bit 4:    TO: Time-out bit
          1 = After power-up, CLRWDT instruction, or SLEEP instruction
          0 = A WDT time-out occurred

bit 3:    PD: Power-down bit
          1 = After power-up or by the CLRWDT instruction
          0 = By execution of the SLEEP instruction

bit 2:    Z: Zero bit
          1 = The result of an arithmetic or logic operation is zero
          0 = The result of an arithmetic or logic operation is not zero

bit 1:    DC: Digit carry/borrow bit (for ADDWF and SUBWF instructions)
          ADDWF
          1 = A carry from the 4th low order bit of the result occurred
          0 = A carry from the 4th low order bit of the result did not occur
          SUBWF
          1 = A borrow from the 4th low order bit of the result did not occur
          0 = A borrow from the 4th low order bit of the result occurred

bit 0:    C: Carry/borrow bit (for ADDWF, SUBWF and RRF, RLF instructions)

          ADDWF                           SUBWF                                RRF or RLF
                                                                               Load bit with LSb or MSb, respectively
          1 = A carry occurred            1 = A borrow did not occur

          0 = A carry did not occur       0 = A borrow occurred

DS30453B-page 20                                 Preliminary                            1998 Microchip Technology Inc.
                                                                                 PIC16C5X

4.4 OPTION Register                                             By executing the OPTION instruction, the contents of
                                                                the W register will be transferred to the OPTION
The OPTION register is a 6-bit wide, write-only                 register. A RESET sets the OPTION<5:0> bits.
register which contains var ious control bits to
configure the Timer0/WDT prescaler and Timer0.

FIGURE 4-9: OPTION REGISTER

U-0       U-0  W-1                W-1          W-1       W-1    W-1        W-1

      --  --   T0CS T0SE                       PSA       PS2    PS1        PS0   W = Writable bit
                                                                                 U = Unimplemented bit
bit7      6    5                  4             3        2       1         bit0  - n = Value at POR reset

bit 7-6: Unimplemented.

bit 5:    T0CS: Timer0 clock source select bit
          1 = Transition on T0CKI pin
          0 = Internal instruction cycle clock (CLKOUT)

bit 4:    T0SE: Timer0 source edge select bit
          1 = Increment on high-to-low transition on T0CKI pin
          0 = Increment on low-to-high transition on T0CKI pin

bit 3:    PSA: Prescaler assignment bit
          1 = Prescaler assigned to the WDT (not implemented on PIC16C52)
          0 = Prescaler assigned to Timer0

bit 2-0: PS2:PS0: Prescaler rate select bits

          Bit Value Timer0 Rate WDT Rate (not implemented on PIC16C52)

          000  1:2                     1:1

          001  1:4                     1:2

          010  1:8                     1:4

          011  1 : 16                  1:8

          100  1 : 32                  1 : 16

          101  1 : 64                  1 : 32

          110  1 : 128                 1 : 64

          111  1 : 256                 1 : 128

1998 Microchip Technology Inc.                    Preliminary                  DS30453B-page 21
PIC16C5X

4.5 Program Counter                                      FIGURE 4-10: LOADING OF PC
                                                                              BRANCH INSTRUCTIONS -
As a program instruction is executed, the Program                             PIC16C52, PIC16C54s,
Counter (PC) will contain the address of the next                             PIC16CR54s, PIC16C55s
program instruction to be executed. The PC value is
increased by one every instruction cycle, unless an      GOTO Instruction
instruction changes the PC.
                                                                87                      0

For a GOTO instruction, bits 8:0 of the PC are provided  PC                PCL
by the GOTO instruction word. The PC Latch (PCL) is
mapped to PC<7:0> (Figure 4-10 and Figure 4-11).

For the PIC16C56s, PIC16CR56s, PIC16C57s,                           Instruction Word
PIC16CR57s, PIC16C58s and PIC16CR58s, a page
number must be supplied as well. Bit5 and bit6 of the    CALL or Modify PCL Instruction
STATUS register provide page information to bit9 and
bit10 of the PC (Figure 4-11 and Figure 4-12).                  87                       0

                                                         PC                PCL

For a CALL instruction, or any instruction where the     Reset to '0' Instruction Word
PCL is the destination, bits 7:0 of the PC again are
provided by the instruction word. However, PC<8>         FIGURE 4-11: LOADING OF PC
does not come from the instruction word, but is always                        BRANCH INSTRUCTIONS -
cleared (Figure 4-10 and Figure 4-11).                                        PIC16C56s/PIC16CR56s

Instructions where the PCL is the destination, or
Modify PCL instructions, include MOVWF PC, ADDWF
PC, and BSF PC,5.

For the PIC16C56s, PIC16CR56s, PIC16C57s,                GOTO Instruction
PIC16CR57s, PIC16C58s and PIC16CR58s, a page
number again must be supplied. Bit5 and bit6 of the             10 9 8 7                     0
STATUS register provide page information to bit9 and
bit10 of the PC (Figure 4-11 and Figure 4-12).           PC                       PCL

                                                                           Instruction Word

Note:  Because PC<8> is cleared in the CALL                     2 PA1:PA0
       instruction, or any Modify PCL instruction,
       all subroutine calls or computed jumps are            7                    0
       limited to the first 256 locations of any pro-
       gram memory page (512 words long).                       STATUS

                                                         CALL or Modify PCL Instruction

                                                                10 9 8 7                     0

                                                         PC                       PCL

                                                                           Instruction Word

                                                                    Reset to `0'

                                                                2 PA1:PA0

                                                             7                    0

                                                                STATUS

DS30453B-page 22     Preliminary                                           1998 Microchip Technology Inc.
                                                           PIC16C5X

FIGURE 4-12: LOADING OF PC                      4.5.1  PAGING CONSIDERATIONS
                     BRANCH INSTRUCTIONS -             PIC16C56s/CR56s, PIC16C57s/CR57s AND
                     PIC16C57s/PIC16CR57s, AND         PIC16C58s/CR58s
                     PIC16C58s/PIC16CR58s
                                                If the Program Counter is pointing to the last address
GOTO Instruction                                of a selected memory page, when it increments it will
                                                cause the program to continue in the next higher page.
       10 9 8 7                     0           However, the page preselect bits in the STATUS
                                                register will not be updated. Therefore, the next GOTO,
PC                   PCL                        CALL, or Modify PCL instruction will send the program
                                                to the page specified by the page preselect bits (PA0
                  Instruction Word              or PA1:PA0).

       2 PA1:PA0                                For example, a NOP at location 1FFh (page 0)
                                                increments the PC to 200h (page 1). A GOTO xxx at
    7                0                          200h will return the program to address 0xxh on page
                                                0 (assuming that PA1:PA0 are clear).
       STATUS
                                                To prevent this, the page preselect bits must be
CALL or Modify PCL Instruction                  updated under program control.

       10 9 8 7                     0

PC                   PCL                        4.5.2 EFFECTS OF RESET

                  Instruction Word              The Program Counter is set upon a RESET, which
                                                means that the PC addresses the last location in the
       Reset to `0'                             last page i.e., the reset vector.

       2 PA1:PA0                                The STATUS register page preselect bits are cleared
                                                u p o n a R E S E T, w h i c h m e a n s t h a t p a g e 0 i s
    7                0                          pre-selected.

       STATUS                                   Therefore, upon a RESET, a GOTO instruction at the
                                                reset vector location will automatically cause the
                                                program to jump to page 0.

                                                4.6 Stack

                                                PIC16C5X devices have a 9-bit, 10-bit or 11-bit wide,
                                                two-level hardware push/pop stack (Figure 4-2,
                                                Figure 4-1, and Figure 4-3 respectively).

                                                A CALL instruction will push the current value of stack
                                                1 into stack 2 and then push the current program
                                                counter value, incremented by one, into stack level 1. If
                                                more than two sequential CALL's are executed, only
                                                the most recent two return addresses are stored.

                                                A RETLW instruction will pop the contents of stack level
                                                1 into the program counter and then copy stack level 2
                                                contents into level 1. If more than two sequential
                                                RETLW's are executed, the stack will be filled with the
                                                address previously stored in level 2. Note that the
                                                W register will be loaded with the literal value specified
                                                in the instruction. This is particularly useful for the
                                                implementation of data look-up tables within the
                                                program memory.

                                                For the RETLW instruction, the PC is loaded with the
                                                Top Of Stack (TOS) contents. All of the devices
                                                covered in this data sheet have a two-level stack. The
                                                stack has the same bit width as the device PC.

1998 Microchip Technology Inc.       Preliminary                      DS30453B-page 23
PIC16C5X                                                              EXAMPLE 4-2: HOW TO CLEAR RAM

4.7 Indirect Data Addressing; INDF and                                                       USING INDIRECT
          FSR Registers
                                                                                             ADDRESSING
The INDF register is not a physical register.
Addressing INDF actually addresses the register                                           movlw 0x10 ;initialize pointer
whose address is contained in the FSR register (FSR
is a pointer). This is indirect addressing.                                               movwf FSR  ; to RAM

EXAMPLE 4-1: INDIRECT ADDRESSING                                      NEXT                clrf INDF ;clear INDF register
Register file 05 contains the value 10h
Register file 06 contains the value 0Ah                                                 incf FSR,F ;inc pointer
Load the value 05 into the FSR register
A read of the INDF register will return the value                                       btfsc FSR,4 ;all done?

   of 10h                                                                                 goto NEXT ;NO, clear next
Increment the value of the FSR register by one
                                                                      CONTINUE
   (FSR = 06h)
A read of the INDR register now will return the                                         :          ;YES, continue

   value of 0Ah.                                                      The FSR is either a 5-bit (PIC16C52, PIC16C54s,
                                                                      PIC16CR54s, PIC16C55s), 6-bit (PIC16C56s,
Reading INDF itself indirectly (FSR = 0) will produce                 PIC16CR56s), or 7-bit (PIC16C57s, PIC16CR57s,
00h. Writing to the INDF register indirectly results in a             PIC16C58s, PIC16CR58s) wide register. It is used in
no-operation (although STATUS bits may be affected).                  conjunction with the INDF register to indirectly address
                                                                      the data memory area.
A simple program to clear RAM locations 10h-1Fh
using indirect addressing is shown in Example 4-2.                    The FSR<4:0> bits are used to select data memory
                                                                      addresses 00h to 1Fh.

                                                                      PIC16C52, PIC16C54s, PIC16CR54s, PIC16C55s:
                                                                      These do not use banking. FSR<6:5> are
                                                                      unimplemented and read as '1's.

                                                                      PIC16C57s, PIC16CR57s, PIC16C58s,
                                                                      PIC16CR58s: FSR<6:5> are the bank select bits and
                                                                      are used to select the bank to be addressed (00 =
                                                                      bank 0, 01 = bank 1, 10 = bank 2, 11 = bank 3).

FIGURE 4-13: DIRECT/INDIRECT ADDRESSING

       Direct Addressing                                                                        Indirect Addressing
                                                                                             6 5 4 (FSR) 0
(FSR)             4 (opcode) 0
65                                                                                                bank location select

bank select location select                                 01   10           11
                                                        00

                                            00h

                                                                 Addresses map back
                                                                 to addresses in Bank 0.

                  Data    0Fh

                  Memory(1) 10h

                                 1Fh                        3Fh  5Fh  7Fh

                                 Bank 0 Bank 1 Bank 2 Bank 3

       Note 1: For register map detail see Section 4.2.

DS30453B-page 24                                                 Preliminary                  1998 Microchip Technology Inc.
                                                                                                     PIC16C5X

5.0 I/O PORTS                                             5.5 I/O Interfacing

As with any other register, the I/O registers can be      The equivalent circuit for an I/O port pin is shown in
written and read under program control. However, read     Figure 5-1. All ports may be used for both input and
instructions (e.g., MOVF PORTB,W) always read the I/O     output operation. For input operations these ports are
pins independent of the pin's input/output modes. On      non-latching. Any input must be present until read by
RESET, all I/O ports are defined as input (inputs are at  an input instruction (e.g., MOVF PORTB, W). The
hi-impedance) since the I/O control registers (TRISA,     outputs are latched and remain unchanged until the
TRISB, TRISC) are all set.                                output latch is rewritten. To use a port pin as output,
                                                          the corresponding direction control bit (in TRISA,
5.1 PORTA                                                 TRISB) must be cleared (= 0). For use as an input, the
                                                          corresponding TRIS bit must be set. Any I/O pin can
PORTA is a 4-bit I/O register. Only the low order 4 bits  be programmed individually as input or output.
are used (RA3:RA0). Bits 7-4 are unimplemented and
read as '0's.                                             FIGURE 5-1: EQUIVALENT CIRCUIT
                                                                               FOR A SINGLE I/O PIN
5.2 PORTB

                                                                          Data

PORTB is an 8-bit I/O register (PORTB<7:0>).                              Bus

                                                                                    D         Q

5.3 PORTC                                                                              Data                    VDD

                                                                          WR           Latch

PORTC is an 8-bit I/O register for PIC16C55s,                             Port      CK Q
PIC16C57s and PIC16CR57s.
                                                                                                               P
PORTC is a general purpose register for PIC16C52,
PIC16C54s, PIC16CR54s, PIC16C56s, PIC16C58s                               W                                    N    I/O
and PIC16CR58s.                                                           Reg
                                                                                    D         Q                     pin(1)
                                                                          TRIS `f'
5.4 TRIS Registers                                                                     TRIS                    VSS

                                                                                       Latch

The output driver control registers are loaded with the                             CK Q
contents of the W register by executing the TRIS f
instruction. A '1' from a TRIS register bit puts the                                   Reset
corresponding output driver in a hi-impedance mode.
A '0' puts the contents of the output data latch on the
selected pins, enabling the output buffer.

Note:    A read of the ports reads the pins, not the
         output data latches. That is, if an output
         driver on a pin is enabled and driven high,                                                         RD Port
         but the external system is holding it low, a                     Note 1: I/O pins have protection diodes to VDD and VSS.
         read of the port will indicate that the pin is
         low.

The TRIS registers are "write-only" and are set (output
drivers disabled) upon RESET.

TABLE 5-1: SUMMARY OF PORT REGISTERS

Address  Name       Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2                             Bit 1     Bit 0  Value on      Value on
                                                                                                     Power-On     MCLR and
                                                                                    RA1                           WDT Reset
                                                                                    RB1                Reset
                                                                                    RC1
N/A      TRIS   I/O control registers (TRISA, TRISB, TRISC)                                          1111 1111 1111 1111
                                                                                                     ---- xxxx ---- uuuu
05h      PORTA      --            --  --      --          RA3             RA2                 RA0    xxxx xxxx uuuu uuuu
                                                                          RB2                 RB0    xxxx xxxx uuuu uuuu
06h      PORTB      RB7 RB6 RB5 RB4 RB3                                   RC2                 RC0

07h      PORTC      RC7 RC6 RC5 RC4 RC3

Legend: Shaded boxes = unimplemented, read as `0',
               = unimplemented, read as '0', x = unknown, u = unchanged

1998 Microchip Technology Inc.              Preliminary                                            DS30453B-page 25
PIC16C5X

5.6 I/O Programming Considerations                                  EXAMPLE 5-1: READ-MODIFY-WRITE

5.6.1 BI-DIRECTIONAL I/O PORTS                                                     INSTRUCTIONS ON AN

Some instructions operate internally as read followed                              I/O PORT
by write operations. The BCF and BSF instructions, for
example, read the entire port into the CPU, execute                 ;Initial PORT Settings
the bit operation and re-write the result. Caution must
be used when these instructions are applied to a port               ; PORTB<7:4> Inputs
where one or more pins are used as input/outputs. For
example, a BSF operation on bit5 of PORTB will cause                ; PORTB<3:0> Outputs
all eight bits of PORTB to be read into the CPU, bit5 to
be set and the PORTB value to be written to the output              ;PORTB<7:6> have external pull-ups and are
latches. If another bit of PORTB is used as a
bi-directional I/O pin (say bit0) and it is defined as an           ;not connected to other circuitry
input at this time, the input signal present on the pin
itself would be read into the CPU and rewritten to the              ;
data latch of this particular pin, overwriting the
previous content. As long as the pin stays in the input             ;                    PORT latch PORT pins
mode, no problem occurs. However, if bit0 is switched
into output mode later on, the content of the data latch            ;                     ---------- ----------
may now be unknown.
                                                                       BCF PORTB, 7 ;01pp pppp 11pp pppp
Example 5-1 shows the effect of two sequential
read-modify-write instructions (e.g., BCF, BSF, etc.) on               BCF PORTB, 6 ;10pp pppp 11pp pppp
an I/O port.
                                                                       MOVLW 03Fh  ;
A pin actively outputting a high or a low should not be
driven from external devices at the same time in order                 TRIS PORTB  ;10pp pppp 10pp pppp
to change the level on this pin ("wired-or", "wired-and").
The resulting high output currents may damage the                   ;
chip.
                                                                    ;Note that the user may have expected the pin

                                                                    ;values to be 00pp pppp. The 2nd BCF caused

                                                                    ;RB7 to be latched as the pin value (High).

                                                                    5.6.2 SUCCESSIVE OPERATIONS ON I/O
                                                                                PORTS

                                                                    The actual write to an I/O port happens at the end of
                                                                    an instruction cycle, whereas for reading, the data
                                                                    must be valid at the beginning of the instruction cycle
                                                                    (Figure 5-2). Therefore, care must be exercised if a
                                                                    write followed by a read operation is carried out on the
                                                                    same I/O port. The sequence of instructions should
                                                                    allow the pin voltage to stabilize (load dependent)
                                                                    before the next instruction, which causes that file to be
                                                                    read into the CPU, is executed. Otherwise, the
                                                                    previous state of that pin may be read into the CPU
                                                                    rather than the new state. When in doubt, it is better to
                                                                    separate these instructions with a NOP or another
                                                                    instruction not accessing this I/O port.

FIGURE 5-2: SUCCESSIVE I/O OPERATION

                  Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4

                  PC  PC + 1                                PC + 2     PC + 3
                                                            NOP        NOP
Instruction

fetched MOVWF PORTB MOVF PORTB,W

RB7:RB0                                                                           This example shows a write
                                                                                   to PORTB followed by a read
Instruction                                                                        from PORTB.
executed
                      Port pin      Port pin
                      written here  sampled here

                      MOVWF PORTB MOVF PORTB,W                         NOP

                      (Write to     (Read

                      PORTB)        PORTB)

DS30453B-page 26                    Preliminary                                           1998 Microchip Technology Inc.
                                                                                              PIC16C5X

6.0 TIMER0 MODULE AND                                         Counter mode is selected by setting the T0CS bit
         TMR0 REGISTER                                        (OPTION<5>). In this mode, Timer0 will increment
                                                              either on every rising or falling edge of pin T0CKI. The
The Timer0 module has the following features:                 incrementing edge is determined by the source edge
                                                              select bit T0SE (OPTION<4>). Clearing the T0SE bit
8-bit timer/counter register, TMR0                          selects the rising edge. Restrictions on the external
   - Readable and writable                                    clock input are discussed in detail in Section 6.1.

8-bit software programmable prescaler                       The prescaler may be used by either the Timer0
Internal or external clock select                           module or the Watchdog Timer, but not both. The
                                                              prescaler assignment is controlled in software by the
   - Edge select for external clock                           control bit PSA (OPTION<3>). Clearing the PSA bit
                                                              will assign the prescaler to Timer0. The prescaler is
Figure 6-1 is a simplified block diagram of the Timer0        not readable or writable. When the prescaler is
module, while Figure 6-2 shows the electrical structure       assigned to the Timer0 module, prescale values of 1:2,
of the Timer0 input.                                          1:4,..., 1:256 are selectable. Section 6.2 details the
                                                              operation of the prescaler.
Timer mode is selected by clearing the T0CS bit
(OPTION<5>). In timer mode, the Timer0 module will            A summary of registers associated with the Timer0
increment every instruction cycle (without prescaler). If     module is found in Table 6-1.
TMR0 register is written, the increment is inhibited for
the following two cycles (Figure 6-3 and Figure 6-4).
The user can work around this by writing an adjusted
value to the TMR0 register.

FIGURE 6-1: TIMER0 BLOCK DIAGRAM

                                                                                                       Data bus

       FOSC/4                     0                                   PSout                            8

                                                                   1
                                                                                   Sync with

                                  1                                          Internal                  TMR0 reg

T0CKI                                         Programmable         0             Clocks
  pin                                           Prescaler(2)                                    PSout
       T0SE(1)
                                                                             (2 cycle delay) Sync

                                  T0CS(1)               3          PSA(1)
                                           PS2, PS1, PS0(1)

Note 1: Bits T0CS, T0SE, PSA, PS2, PS1 and PS0 are located in the OPTION register.
       2: The prescaler is shared with the Watchdog Timer (Figure 6-6).

FIGURE 6-2: ELECTRICAL STRUCTURE OF T0CKI PIN

                                                              RIN

                                  T0CKI                       (1)          Schmitt Trigger
                                                                           Input Buffer
                                  pin         (1)          N

                                         VSS       VSS

                                  Note 1: ESD protection circuits

1998 Microchip Technology Inc.                   Preliminary                                         DS30453B-page 27
PIC16C5X

FIGURE 6-3: TIMER0 TIMING: INTERNAL CLOCK/NO PRESCALE

PC                Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4
(Program
Counter)              PC-1   PC         PC+1        PC+2         PC+3            PC+4   PC+5        PC+6

Instruction                 MOVWF TMR0 MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W
Fetch

Timer0            T0        T0+1        T0+2        NT0        NT0        NT0           NT0+1       NT0+2

     Instruction                        Write TMR0  Read TMR0  Read TMR0  Read TMR0     Read TMR0   Read TMR0
     Executed                           executed    reads NT0  reads NT0  reads NT0

                                                                                        reads NT0 + 1 reads NT0 + 2

FIGURE 6-4: TIMER0 TIMING: INTERNAL CLOCK/PRESCALE 1:2

PC                Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4
(Program
Counter)              PC-1   PC         PC+1        PC+2         PC+3            PC+4   PC+5        PC+6

Instruction                 MOVWF TMR0 MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W
Fetch

Timer0            T0              T0+1                              NT0                             NT0+1            T0

Instruction                             Write TMR0  Read TMR0  Read TMR0  Read TMR0     Read TMR0   Read TMR0
Execute                                 executed    reads NT0  reads NT0  reads NT0     reads NT0   reads NT0 + 1

TABLE 6-1: REGISTERS ASSOCIATED WITH TIMER0

Address Name Bit 7 Bit 6 Bit 5 Bit 4 Bit 3                     Bit 2      Bit 1  Bit 0  Value on     Value on
                                                               PS2        PS1           Power-On    MCLR and
                                                                                                    WDT Reset
                                                                                          Reset

01h               TMR0 Timer0 - 8-bit real-time clock/counter                             xxxx xxxx uuuu uuuu
                                                                                 PS0 --11 1111 --11 1111
N/A               OPTION --       -- T0CS T0SE PSA

Legend: Shaded cells: Unimplemented bits,
            - = unimplemented, x = unknown, u = unchanged,

DS30453B-page 28                                    Preliminary                         1998 Microchip Technology Inc.
                                                                      PIC16C5X

6.1 Using Timer0 with an External Clock                       When a prescaler is used, the external clock input is
                                                              divided by the asynchronous ripple counter-type
When an external clock input is used for Timer0, it           prescaler so that the prescaler output is symmetrical.
must meet certain requirements. The external clock            For the external clock to meet the sampling
requirement is due to internal phase clock (TOSC)             requirement, the ripple counter must be taken into
synchronization. Also, there is a delay in the actual         account. Therefore, it is necessary for T0CKI to have a
incrementing of Timer0 after synchronization.                 period of at least 4TOSC (and a small RC delay of
                                                              40 ns) divided by the prescaler value. The only
6.1.1 EXTERNAL CLOCK SYNCHRONIZATION                          requirement on T0CKI high and low time is that they
                                                              do not violate the minimum pulse width requirement of
When no prescaler is used, the external clock input is        10 ns. Refer to parameters 40, 41 and 42 in the
the same as the prescaler output. The synchronization         electrical specification of the desired device.
of T0CKI with the internal phase clocks is
accomplished by sampling the prescaler output on the          6.1.2 TIMER0 INCREMENT DELAY
Q2 and Q4 cycles of the internal phase clocks
(Figure 6-5). Therefore, it is necessary for T0CKI to be      Since the prescaler output is synchronized with the
high for at least 2TOSC (and a small RC delay of 20 ns)       internal clocks, there is a small delay from the time the
and low for at least 2TOSC (and a small RC delay of           external clock edge occurs to the time the Timer0
20 ns). Refer to the electrical specification of the          module is actually incremented. Figure 6-5 shows the
desired device.                                               delay from the external clock edge to the timer
                                                              incrementing.

FIGURE 6-5: TIMER0 TIMING WITH EXTERNAL CLOCK

    External Clock Input or       Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4
    Prescaler Output (2)                                                                                                      Small pulse
                                                                                                                              misses sampling
External Clock/Prescaler
Output After Sampling                            (1)
                                  (3)

Increment Timer0 (Q4)                                     T0  T0 + 1  T0 + 2
                         Timer0

Note 1: Delay from clock input change to Timer0 increment is 3Tosc to 7Tosc. (Duration of Q = Tosc).
            Therefore, the error in measuring the interval between two edges on Timer0 input = 4Tosc max.

       2: External clock if no prescaler selected, Prescaler output otherwise.
       3: The arrows indicate the points in time where sampling occurs.

1998 Microchip Technology Inc.  Preliminary                         DS30453B-page 29
PIC16C5X

6.2 Prescaler                                                  following instruction sequence (Example 6-1) must be
                                                               executed when changing the prescaler assignment from
An 8-bit counter is available as a prescaler for the           Timer0 to the WDT.
Timer0 module, or as a postscaler for the Watchdog
Timer (WDT) (WDT postscaler not implemented on                 EXAMPLE 6-1: CHANGING PRESCALER
PIC16C52), respectively (Section 6.1.2). For simplicity,
this counter is being referred to as "prescaler"                                     (TIMER0WDT)
throughout this data sheet. Note that the prescaler
may be used by either the Timer0 module or the WDT,               1.CLRWDT              ;Clear WDT
but not both. Thus, a prescaler assignment for the
Timer0 module means that there is no prescaler for                2.CLRF TMR0           ;Clear TMR0 & Prescaler
the WDT, and vice-versa.
                                                                  3.MOVLW '00xx1111'b ;These 3 lines (5, 6, 7)
The PSA and PS2:PS0 bits (OPTION<3:0>) determine
prescaler assignment and prescale ratio.                          4.OPTION              ; are required only if

When assigned to the Timer0 module, all instructions                                    ; desired
writing to the TMR0 register (e.g., CLRF 1, MOVWF 1,
BSF 1,x, etc.) will clear the prescaler. When assigned            5.CLRWDT              ;PS<2:0> are 000 or 001
to WDT, a CLRWDT instruction will clear the prescaler
along with the WDT. The prescaler is neither readable             6.MOVLW '00xx1xxx'b ;Set Postscaler to
nor writable. On a RESET, the prescaler contains all
'0's.                                                             7.OPTION              ; desired WDT rate

6.2.1 SWITCHING PRESCALER ASSIGNMENT                           To change prescaler from the WDT to the Timer0
                                                               module, use the sequence shown in Example 6-2. This
The prescaler assignment is fully under software control       sequence must be used even if the WDT is disabled. A
(i.e., it can be changed "on the fly" during program           CLRWDT instruction should be executed before switching
execution). To avoid an unintended device RESET, the           the prescaler.

                                                               EXAMPLE 6-2: CHANGING PRESCALER

                                                                                     (WDTTIMER0)

                                                               CLRWDT                   ;Clear WDT and

                                                                                        ;prescaler

                                                               MOVLW 'xxxx0xxx'         ;Select TMR0, new

                                                                                        ;prescale value and

                                                                                        ;clock source

                                                               OPTION

FIGURE 6-6: BLOCK DIAGRAM OF THE TIMER0/WDT PRESCALER

TCY ( = Fosc/4)

T0CKI                           0                              1                 Sync   Data Bus
  pin                                 M                              M             2             8
                                      U                              U
                                                                                Cycles  TMR0 reg
                                1X                             0X
                  T0SE
                                  T0CS                             PSA

  Watchdog              0                8-bit Prescaler                    PS2:PS0
     Timer                   M               8
                             U
WDT Enable bit                           8 - to - 1MUX
                        1X

                           PSA

                                         0                     1

                                                          MUX              PSA

                                                                    WDT
                                                                 Time-Out

Note: T0CS, T0SE, PSA, PS2:PS0 are bits in the OPTION register.
        WDT not implemented on PIC16C52.

DS30453B-page 30                         Preliminary                                     1998 Microchip Technology Inc.
                                                                        PIC16C5X

7.0 SPECIAL FEATURES OF THE                                    The SLEEP mode is designed to offer a very low
         CPU                                                   current power-down mode. The user can wake up from
                                                               SLEEP through external reset or through a Watchdog
What sets a microcontroller apart from other                   Timer time-out. Several oscillator options are also
processors are special circuits that deal with the             made available to allow the part to fit the application.
needs of real-time applications. The PIC16C5X family           The RC oscillator option saves system cost while the
of microcontrollers has a host of such features                LP crystal option saves power. A set of configuration
intended to maximize system reliability, minimize cost         bits are used to select various options.
through elimination of external components, provide
power saving operating modes and offer code                    7.1 Configuration Bits
protection. These features are:
                                                               Configuration bits can be programmed to select
Oscillator selection                                         various device configurations. Two bits are for the
Reset                                                        selection of the oscillator type and one bit is the
Power-On Reset (POR)                                         Watchdog Timer enable bit. Nine bits are code
Device Reset Timer (DRT)                                     protection bits (Figure 7-1 and Figure 7-2) for the
Watchdog Timer (WDT)                                         PIC16C54, PIC16CR54, PIC16C56, PIC16CR56,
                                                               PIC16C58, and PIC16CR58 devices.
   (not implemented on PIC16C52)
SLEEP                                                        QTP or ROM devices have the oscillator configuration
Code protection                                              programmed at the factory and these parts are tested
ID locations (not implemented on PIC16C52)                   accordingly (see "Product Identification System"
                                                               diagrams in the back of this data sheet).
The PIC16C5X Family has a Watchdog Timer which
can be shut off only through configuration bit WDTE. It
runs off of its own RC oscillator for added reliability.
There is an 18 ms delay provided by the Device Reset
Timer (DRT), intended to keep the chip in reset until
the crystal oscillator is stable. With this timer on-chip,
most applications need no external reset circuitry.

FIGURE 7-1:  CONFIGURATION WORD FOR
             PIC16CR54A/C54B/CR54B/C54C/CR54C/C55A/C56A/CR56A/C57C/
             CR57B/CR57C/C58B/CR58A/CR58B

CP CP CP CP CP CP CP CP CP WDTE FOSC1 FOSC0 Register: CONFIG

bit11 10     9  8                     7    6      5         4  3  2  1  bit0 Address(1): FFFh

bit 11-3: CP: Code protection bits
             1 = Code protection off
             0 = Code protection on

bit 2:    WDTE: Watchdog timer enable bit
          1 = WDT enabled
          0 = WDT disabled

bit 1-0:  FOSC1:FOSC0: Oscillator selection bits
          11 = RC oscillator
          10 = HS oscillator
          01 = XT oscillator
          00 = LP oscillator

Note 1: Refer to the PIC16C5X Programming Specification (Literature Number DS30190) to deter-
             mine how to access the configuration word.

1998 Microchip Technology Inc.                  Preliminary                                  DS30453B-page 31
PIC16C5X

FIGURE 7-2: CONFIGURATION WORD FOR PIC16C52/C54/C54A/C55/C56/C57/C58A

--          --    --  --              --  --  --  --  CP WDTE FOSC1 FOSC0                           Register: CONFIG
                                                                                                    Address(1): FFFh
bit11 10          9   8               7   6   5   4   3    2               1  bit0

bit 11-4: Unimplemented: Read as '0'

bit 3:      CP: Code protection bit.
            1 = Code protection off
            0 = Code protection on

bit 2:      WDTE: Watchdog timer enable bit (not implemented on PIC16C52)
bit 1-0:    1 = WDT enabled
            0 = WDT disabled

            FOSC1:FOSC0: Oscillator selection bits(2)
            11 = RC oscillator
            10 = HS oscillator
            01 = XT oscillator
            00 = LP oscillator

Note 1:     Refer to the PIC16C5X Programming Specifications (Literature Number DS30190) to deter-
        2:  mine how to access the configuration word.
            PIC16C52 supports XT and RC oscillator only.
            PIC16LV54A supports XT, RC and LP oscillator only.
            PIC16LV58A supports XT, RC and LP oscillator only.

DS30453B-page 32                              Preliminary                      1998 Microchip Technology Inc.
                                                                                   PIC16C5X

7.2 Oscillator Configurations                               FIGURE 7-4:  EXTERNAL CLOCK INPUT
                                                                         OPERATION (HS, XT OR LP
7.2.1 OSCILLATOR TYPES                                                   OSC CONFIGURATION)

PIC16C5Xs can be operated in four different oscillator      Clock from             OSC1
modes. The user can program two configuration bits          ext. system                    PIC16C5X
(FOSC1:FOSC0) to select one of these four modes:
                                                                             Open  OSC2
LP: Low Power Crystal
XT: Crystal/Resonator                                     TABLE 7-1:   CAPACITOR SELECTION
HS: High Speed Crystal/Resonator                                       FOR CERAMIC RESONATORS
RC: Resistor/Capacitor                                                 - PIC16C5X, PIC16CR5X

Note: Not all oscillator selections available for all
            parts. See Section 7.1.

7.2.2 CRYSTAL OSCILLATOR / CERAMIC                          Osc Resonator Cap. Range Cap. Range
            RESONATORS
                                                            Type         Freq      C1        C2

                                                             XT    455 kHz 22-100 pF 22-100 pF
                                                             HS
In XT, LP or HS modes, a crystal or ceramic resonator       Note:  2.0 MHz         15-68 pF  15-68 pF
is connected to the OSC1/CLKIN and OSC2/CLKOUT                     4.0 MHz         15-68 pF  15-68 pF
pins to establish oscillation (Figure 7-3). The
PIC16C5X oscillator design requires the use of a                   4.0 MHz 15-68 pF          15-68 pF
parallel cut crystal. Use of a series cut crystal may give
a frequency out of the crystal manufacturers                       8.0 MHz         10-68 pF  10-68 pF
specifications. When in XT, LP or HS modes, the                    16.0 MHz        10-22 pF  10-22 pF
device can have an external clock source drive the
OSC1/CLKIN pin (Figure 7-4).                                       These values are for design guidance only.
                                                                   Since each resonator has its own charac-

                                                                   teristics, the user should consult the reso-
                                                                   nator manufacturer for appropriate values

FIGURE 7-3:        CRYSTAL OPERATION                               of external components.
                   (OR CERAMIC RESONATOR)
            C1(1)  (HS, XT OR LP OSC                        TABLE 7-2:   CAPACITOR SELECTION
                   CONFIGURATION)                                        FOR CRYSTAL OSCILLATOR
                                                                         - PIC16C5X, PIC16CR5X

                   OSC1                  PIC16C5X           Osc Resonator Cap.Range Cap. Range

                                                            Type         Freq      C1        C2

          XTAL                           SLEEP              LP     32 kHz(1)       15 pF       15 pF
                                         To internal                                         30-47 pF
         RS(2) OSC2               RF(3)                            100 kHz 15-30 pF          15-82 pF
C2(1)                                        logic
                                                                   200 kHz 15-30 pF

                                                            XT     100 kHz 15-30 pF 200-300 pF

                                                                   200 kHz 15-30 pF 100-200 pF

Note 1: See Capacitor Selection tables for                         455 kHz 15-30 pF 15-100 pF
            recommended values of C1 and C2.
                                                                        1 MHz      15-30 pF  15-30 pF
       2: A series resistor (RS) may be required for
            AT strip cut crystals.                                      2 MHz      15-30 pF  15-30 pF

       3: RF varies with the crystal chosen (approx.                    4 MHz      15-47 pF  15-47 pF
            value = 10 M).
                                                            HS          4 MHz      15-30 pF  15-30 pF

                                                                        8 MHz      15-30 pF  15-30 pF

                                                                   20 MHz          15-30 pF  15-30 pF

                                                            Note 1: For VDD > 4.5V, C1 = C2  30 pF is
                                                                        recommended.

                                                                   2: These values are for design guidance only.
                                                                        Rs may be required in HS mode as well as
                                                                        XT mode to avoid overdriving crystals with
                                                                        low drive level specification. Since each
                                                                        crystal has its own characteristics, the user
                                                                        should consult the crystal manufacturer for
                                                                        appropriate values of external components.

                                                            Note:  If you change from this device to
                                                                   another device, please verify oscillator
                                                                   characteristics in your application.

1998 Microchip Technology Inc.         Preliminary                                         DS30453B-page 33
PIC16C5X

7.2.3 EXTERNAL CRYSTAL OSCILLATOR                        FIGURE 7-6:    EXTERNAL SERIES
            CIRCUIT                                                     RESONANT CRYSTAL
                                                                        OSCILLATOR CIRCUIT
Either a prepackaged oscillator or a simple oscillator                  (USING XT, HS OR LP
circuit with TTL gates can be used as an external                       OSCILLATOR MODE)
crystal oscillator circuit. Prepackaged oscillators
provide a wide operating range and better stability. A           330             330            To Other
well-designed crystal oscillator will provide good              74AS04          74AS04          Devices
performance with TTL gates. Two types of crystal
oscillator circuits can be used: one with parallel                                      74AS04            PIC16C5X
resonance, or one with series resonance.
                                                                        0.1 F                      OSC1
Figure 7-5 shows implementation of a parallel                           XTAL
resonant oscillator circuit. The circuit is designed to                                             OSC2
use the fundamental frequency of the crystal. The                                               100k
74AS04 inverter performs the 180-degree phase shift
that a parallel oscillator requires. The 4.7 k resistor  Note:          If you change from this device to
provides the negative feedback for stability. The 10 k                  another device, please verify oscillator
potentiometers bias the 74AS04 in the linear region.                    characteristics in your application.
This circuit could be used for external oscillator
designs.                                                 7.2.4 RC OSCILLATOR

FIGURE 7-5:       EXTERNAL PARALLEL                      For timing insensitive applications, the RC device
                  RESONANT CRYSTAL                       option offers additional cost savings. The RC oscillator
                  OSCILLATOR CIRCUIT                     frequency is a function of the supply voltage, the
                  (USING XT, HS OR LP                    resistor (Rext) and capacitor (Cext) values, and the
                  OSCILLATOR MODE)                       operating temperature. In addition to this, the oscillator
                                                         frequency will vary from unit to unit due to normal
       +5V                         To Other              process parameter variation. Furthermore, the
                                   Devices               difference in lead frame capacitance between package
           10k                                           types will also affect the oscillation frequency,
                  4.7k  74AS04     PIC16C5X              especially for low Cext values. The user also needs to
                                                         take into account variation due to tolerance of external
                74AS04                       OSC1        R and C components used.

                              10k      OSC2              Figure 7-7 shows how the R/C combination is
             XTAL                  100k                  connected to the PIC16C5X. For Rext values below
                                                         2.2 k, the oscillator operation may become unstable,
10k                                                      or stop completely. For very high Rext values
                                                         (e.g., 1 M) the oscillator becomes sensitive to noise,
       20 pF 20 pF                                       humidity and leakage. Thus, we recommend keeping
                                                         Rext between 3 k and 100 k.
Note:  If you change from this device to
       another device, please verify oscillator          Although the oscillator will operate with no external
       characteristics in your application.              capacitor (Cext = 0 pF), we recommend using values
                                                         above 20 pF for noise and stability reasons. With no or
This circuit is also designed to use the fundamental     small external capacitance, the oscillation frequency
frequency of the crystal. The inverter performs a        can vary dramatically due to changes in external
180-degree phase shift in a series resonant oscillator   capacitances, such as PCB trace capacitance or
circuit. The 330  resistors provide the negative         package lead frame capacitance.
feedback to bias the inverters in their linear region.

DS30453B-page 34                                   Preliminary                   1998 Microchip Technology Inc.
The Electrical Specifications sections show RC                          PIC16C5X
frequency variation from part to part due to normal
process variation.                                       7.3 Reset

Also, see the Electrical Specifications sections for     PIC16C5X devices may be reset in one of the
variation of oscillator frequency due to VDD for given   following ways:
Rext/Cext values as well as frequency variation due to
operating temperature for given R, C, and VDD values.    Power-On Reset (POR)
                                                          MCLR reset (normal operation)
The oscillator frequency, divided by 4, is available on   MCLR wake-up reset (from SLEEP)
the OSC2/CLKOUT pin, and can be used for test             WDT reset (normal operation)
purposes or to synchronize other logic.                   WDT wake-up reset (from SLEEP)

FIGURE 7-7: RC OSCILLATOR MODE                           Table 7-3 shows these reset conditions for the PCL
                                                         and STATUS registers.
         VDD
                                                         Some registers are not affected in any reset condition.
Rext                              Internal               Their status is unknown on POR and unchanged in
                                  clock                  any other reset. Most other registers are reset to a
       OSC1                                              "reset state" on Power-On Reset (POR), MCLR or
                                                         WDT reset. A MCLR or WDT wake-up from SLEEP
Cext   N                          PIC16C5X               also results in a device reset, and not a continuation of
VSS                                                      operation before SLEEP.

       Fosc/4                                            The TO and PD bits (STATUS <4:3>) are set or
                     OSC2/CLKOUT                         cleared depending on the different reset conditions
                                                         (Section 7.7). These bits may be used to determine
Note:  If you change from this device to                 the nature of the reset.
       another device, please verify oscillator
       characteristics in your application.              Table 7-4 lists a full description of reset states of all
                                                         registers. Figure 7-8 shows a simplified block diagram
                                                         of the on-chip reset circuit.

1998 Microchip Technology Inc.  Preliminary            DS30453B-page 35
PIC16C5X

TABLE 7-3: RESET CONDITIONS FOR SPECIAL REGISTERS

                  Condition                                        PCL                           STATUS
                                                                Addr: 02h                       Addr: 03h

Power-On Reset                                                  1111 1111                      0001 1xxx
                                                                                               000u uuuu(1)
MCLR reset (normal operation)                                   1111 1111                      0001 0uuu
                                                                                               0000 uuuu(2)
MCLR wake-up (from SLEEP)                                       1111 1111                      0000 0uuu

WDT reset (normal operation)                                    1111 1111

WDT wake-up (from SLEEP)                                        1111 1111

Legend: u = unchanged, x = unknown, - = unimplemented read as '0'.
Note 1: TO and PD bits retain their last value until one of the other reset conditions occur.

       2: The CLRWDT instruction will set the TO and PD bits.

TABLE 7-4: RESET CONDITIONS FOR ALL REGISTERS

Register                        Address                         Power-On Reset                 MCLR or WDT Reset

W                               N/A                             xxxx xxxx                      uuuu uuuu

TRIS                            N/A                             1111 1111                      1111 1111

OPTION                          N/A                             --11 1111                      --11 1111

INDF                            00h                             xxxx xxxx                      uuuu uuuu

TMR0                            01h                             xxxx xxxx                      uuuu uuuu
PCL(1)                                                                                         1111 1111
STATUS(1)                       02h                             1111 1111                      000q quuu

                                03h                             0001 1xxx

FSR                             04h                             1xxx xxxx                      1uuu uuuu

PORTA                           05h                             ---- xxxx                      ---- uuuu

PORTB                           06h                             xxxx xxxx                      uuuu uuuu
PORTC(2)                                                                                       uuuu uuuu
                                07h                             xxxx xxxx

General Purpose Register Files  07-7Fh                          xxxx xxxx                      uuuu uuuu

Legend: u = unchanged, x = unknown, - = unimplemented, read as '0',

          q = see tables in Section 7.7 for possible values.

Note 1: See Table 7-3 for reset value for specific conditions.

      2: General purpose register file on PIC16C52/C54s/CR54s/C56s/CR56s/C58s/CR58s

FIGURE 7-8: SIMPLIFIED BLOCK DIAGRAM OF ON-CHIP RESET CIRCUIT

                  Power-Up

                  Detect

      VDD                       POR (Power-On Reset)

   MCLR/VPP pin                 WDT Time-out
                                                      RESET
                                                                                S              Q
                                           8-bit Asynch
                    WDT                  Ripple Counter                         R              Q
                  On-Chip                (Start-Up Timer)
                  RC OSC
                                Preliminary
                                                                                                  CHIP RESET

DS30453B-page 36                                                                1998 Microchip Technology Inc.
                                                                           PIC16C5X

7.4 Power-On Reset (POR)                                   FIGURE 7-9: EXTERNAL POWER-ON

The PIC16C5X family incorporates on-chip Power-On                  RESET CIRCUIT (FOR SLOW
Reset (POR) circuitry which provides an internal chip
reset for most power-up situations. To use this feature,           VDD POWER-UP)
the user merely ties the MCLR/VPP pin to VDD. A
simplified block diagram of the on-chip Power-On           VDD     VDD
Reset circuit is shown in Figure 7-8.
                                                                D  R
The Power-On Reset circuit and the Device Reset
Timer (Section 7.5) circuit are closely related. On                     C  R1
power-up, the reset latch is set and the DRT is reset.                                 MCLR
The DRT timer begins counting once it detects MCLR
to be high. After the time-out period, which is typically                                PIC16C5X
18 ms, it will reset the reset latch and thus end the
on-chip reset signal.                                       External Power-On Reset circuit is required
                                                              only if VDD power-up is too slow. The diode D
A power-up example where MCLR is not tied to VDD is           helps discharge the capacitor quickly when
shown in Figure 7-10. VDD is allowed to rise and              VDD powers down.
stabilize before bringing MCLR high. The chip will
actually come out of reset TDRT msec after MCLR             R < 40 k is recommended to make sure that
goes high.                                                    voltage drop across R does not violate the
                                                              device electrical specification.
In Figure 7-11, the on-chip Power-On Reset feature is
being used (MCLR and VDD are tied together). The            R1 = 100 to 1 k will limit any current
VDD is stable before the start-up timer times out and         flowing into MCLR from external capacitor C
there is no problem in getting a proper reset. However,       in the event of MCLR pin breakdown due to
Figure 7-12 depicts a problem situation where VDD             Electrostatic Discharge (ESD) or Electrical
rises too slowly. The time between when the DRT               Overstress (EOS).
senses a high on the MCLR/VPP pin, and when the
MCLR/VPP pin (and VDD) actually reach their full value,
is too long. In this situation, when the start-up timer
times out, VDD has not reached the VDD (min) value
and the chip is, therefore, not guaranteed to function
correctly. For such situations, we recommend that
external RC circuits be used to achieve longer POR
delay times (Figure 7-9).

Note:  When the device starts normal operation
       (exits the reset condition), device operat-
       ing parameters (voltage, frequency, tem-
       perature, etc.) must be meet to ensure
       operation. If these conditions are not met,
       the device must be held in reset until the
       operating conditions are met.

For more information on PIC16C5X POR, see
Power-Up Considerations - AN522 in the Embedded
Control Handbook.

The POR circuit does not produce an internal reset
when VDD declines.

1998 Microchip Technology Inc.  Preliminary                              DS30453B-page 37
PIC16C5X

FIGURE 7-10: TIME-OUT SEQUENCE ON POWER-UP (MCLR NOT TIED TO VDD)

                VDD
             MCLR
INTERNAL POR

                                                                   TDRT

         DRT TIME-OUT
     INTERNAL RESET

FIGURE 7-11: TIME-OUT SEQUENCE ON POWER-UP (MCLR TIED TO VDD): FAST VDD RISE TIME

                VDD                TDRT
             MCLR
INTERNAL POR

DRT TIME-OUT

INTERNAL RESET

FIGURE 7-12: TIME-OUT SEQUENCE ON POWER-UP (MCLR TIED TO VDD): SLOW VDD RISE TIME

                VDD            V1
             MCLR    TDRT
INTERNAL POR

DRT TIME-OUT

INTERNAL RESET

                    When VDD rises slowly, the TDRT time-out expires long before VDD has reached its final value. In
                    this example, the chip will reset properly if, and only if, V1  VDD min

DS30453B-page 38                         Preliminary   1998 Microchip Technology Inc.
7.5 Device Reset Timer (DRT)                                              PIC16C5X

The Device Reset Timer (DRT) provides a fixed 18 ms        7.6 Watchdog Timer (WDT) (not
nominal time-out on reset. The DRT operates on an                    implemented on PIC16C52)
internal RC oscillator. The processor is kept in RESET
as long as the DRT is active. The DRT delay allows         The Watchdog Timer (WDT) is a free running on-chip
VDD to rise above VDD min., and for the oscillator to      RC oscillator which does not require any external
stabilize.                                                 components. This RC oscillator is separate from the
                                                           RC oscillator of the OSC1/CLKIN pin. That means that
Oscillator circuits based on crystals or ceramic           the WDT will run even if the clock on the OSC1/CLKIN
resonators require a certain time after power-up to        and OSC2/CLKOUT pins have been stopped, for
establish a stable oscillation. The on-chip DRT keeps      example, by execution of a SLEEP instruction. During
the device in a RESET condition for approximately 18       normal operation or SLEEP, a WDT reset or wake-up
ms after the voltage on the MCLR/VPP pin has               reset generates a device RESET.
reached a logic high (VIH) level. Thus, external RC
networks connected to the MCLR input are not               The TO bit (STATUS<4>) will be cleared upon a
required in most cases, allowing for savings in            Watchdog Timer reset.
cost-sensitive and/or space restricted applications.
                                                           The WDT can be permanently disabled by
The Device Reset time delay will vary from device to       programming the configuration bit WDTE as a '0'
device due to VDD, temperature, and process                (Section 7.1). Refer to the PIC16C5X Programming
variation. See AC parameters for details.                  Specifications (Literature Number DS30190) to
                                                           determine how to access the configuration word.
The DRT will also be triggered upon a Watchdog Timer
time-out. This is particularly important for applications  7.6.1 WDT PERIOD
using the WDT to wake the PIC16C5X from SLEEP
mode automatically.                                        The WDT has a nominal time-out period of 18 ms,
                                                           (with no prescaler). If a longer time-out period is
                                                           desired, a prescaler with a division ratio of up to 1:128
                                                           can be assigned to the WDT (under software control)
                                                           by writing to the OPTION register. Thus, time-out a
                                                           period of a nominal 2.3 seconds can be realized.
                                                           These periods vary with temperature, VDD and
                                                           part-to-part process variations (see DC specs).

                                                           Under worst case conditions (VDD = Min., Temperature
                                                           = Max., max. WDT prescaler), it may take several
                                                           seconds before a WDT time-out occurs.

                                                           7.6.2 WDT PROGRAMMING CONSIDERATIONS

                                                           The CLRWDT instruction clears the WDT and the
                                                           postscaler, if assigned to the WDT, and prevents it
                                                           from timing out and generating a device RESET.

                                                           The SLEEP instruction resets the WDT and the
                                                           postscaler, if assigned to the WDT. This gives the
                                                           maximum SLEEP time before a WDT wake-up reset.

1998 Microchip Technology Inc.  Preliminary              DS30453B-page 39
PIC16C5X

FIGURE 7-13: WATCHDOG TIMER BLOCK DIAGRAM

                  From TMR0 Clock Source

                    Watchdog  0                                     PPoosststsccaalelerr
                       Timer        M
                                                                    8 - to - 1 MUX               PS2:PS0
                  WDT Enable  1
                  EPROM Bit         U
                                    X

                                  PSA

                                                                                          To TMR0

                                                             0            1

                                                                    MUX                   PSA

                  Note: T0CS, T0SE, PSA, PS2:PS0
                          are bits in the OPTION register.

                                                                  WDT
                                                                Time-out

TABLE 7-5: SUMMARY OF REGISTERS ASSOCIATED WITH THE WATCHDOG TIMER

Address  Name     Bit 7 Bit 6 Bit 5 Bit 4                    Bit 3  Bit 2                 Bit 1  Bit 0  Value on   Value on
                                                             PSA    PS2                   PS1    PS0    Power-On  MCLR and
                                                                                                                  WDT Reset
                                                                                                          Reset

N/A      OPTION   --          -- T0CS T0SE                                                              --11 1111 --11 1111

Legend: Shaded boxes = Not used by Watchdog Timer,
               = unimplemented, read as '0', u = unchanged

DS30453B-page 40              Preliminary                                                         1998 Microchip Technology Inc.
                                                                                PIC16C5X

7.7 Time-Out Sequence and Power Down                         7.8 Reset on Brown-Out
          Status Bits (TO/PD)
                                                             A brown-out is a condition where device power (VDD)
The TO and PD bits in the STATUS register can be             dips below its minimum value, but not to zero, and then
tested to determine if a RESET condition has been            recovers. The device should be reset in the event of a
caused by a power-up condition, a MCLR or Watchdog           brown-out.
Timer (WDT) reset, or a MCLR or WDT wake-up reset.
                                                             To reset PIC16C5X devices when a brown-out occurs,
TABLE 7-6: TO/PD STATUS AFTER                                external brown-out protection circuits may be built, as
                     RESET                                   shown in Figure 7-14 and Figure 7-15.

TO PD               RESET was caused by                      FIGURE 7-14: BROWN-OUT PROTECTION
                                                                                  CIRCUIT 1

1        1 Power-up (POR)

u        u MCLR reset (normal operation)(1)                     VDD
                                                             33k
1        0 MCLR wake-up reset (from SLEEP)
                                                                           10k
0        1 WDT reset (normal operation)                                                   VDD

0        0 WDT wake-up reset (from SLEEP)                                       Q1
                                                                                         MCLR
Legend:  u = unchanged
Note 1:  The TO and PD bits maintain their status (u) until                     40k PIC16C5X
         a reset occurs. A low-pulse on the MCLR input
         does not change the TO and PD status bits.

These STATUS bits are only affected by events listed
in Table 7-7.

TABLE 7-7: EVENTS AFFECTING TO/PD                            This circuit will activate reset when VDD goes below Vz +
                     STATUS BITS                             0.7V (where Vz = Zener voltage).

         Event         TO PD      Remarks

Power-up               11                                    FIGURE 7-15: BROWN-OUT PROTECTION
WDT Time-out           0 u No effect on PD                                        CIRCUIT 2
SLEEP instruction      10
CLRWDT instruction     11                                                        VDD

Legend: u = unchanged                                                                            VDD
                                                             R1
Note:    A WDT time-out will occur regardless of
         the status of the TO bit. A SLEEP instruc-
         tion will be executed, regardless of the sta-                          Q1
         tus of the PD bit.                                                               MCLR

                                                             R2                 40k PIC16C5X

Table 7-3 lists the reset conditions for the special
function registers, while Table 7-4 lists the reset
conditions for all the registers.

                                                             This brown-out circuit is less expensive, although
                                                             less accurate. Transistor Q1 turns off when VDD
                                                             is below a certain level such that:

                                                                 VDD              R1 = 0.7V
                                                                                R1 + R2

1998 Microchip Technology Inc.             Preliminary                        DS30453B-page 41
PIC16C5X                                                 7.10 Program Verification/Code Protection

7.9 Power-Down Mode (SLEEP)                              If the code protection bit(s) have not been
                                                         programmed, the on-chip program memory can be
A device may be powered down (SLEEP) and later           read out for verification purposes.
powered up (Wake-up from SLEEP).
                                                            Note: Microchip does not recommend code pro-
7.9.1 SLEEP                                                             tecting windowed devices.

The Power-Down mode is entered by executing a            7.11 ID Locations (not implemented on
SLEEP instruction.                                                 PIC16C52)
If enabled, the Watchdog Timer will be cleared but
keeps running, the TO bit (STATUS<4>) is set, the PD     Four memory locations are designated as ID locations
bit (STATUS<3>) is cleared and the oscillator driver is  where the user can store checksum or other
turned off. The I/O ports maintain the status they had   code-identification numbers. These locations are not
before the SLEEP instruction was executed (driving       accessible during normal execution but are readable
high, driving low, or hi-impedance).                     and writable during program/verify.
It should be noted that a RESET generated by a WDT
time-out does not drive the MCLR/VPP pin low.            Use only the lower 4 bits of the ID locations and
For lowest current consumption while powered down,       always program the upper 8 bits as '1's.
the T0CKI input should be at VDD or VSS and the
MCLR/VPP pin must be at a logic high level.              Note:  Microchip will assign a unique pattern
                                                                number for QTP and SQTP requests and
7.9.2 WAKE-UP FROM SLEEP                                        for ROM devices. This pattern number will
                                                                be unique and traceable to the submitted
The device can wake up from SLEEP through one of                code.
the following events:
1. An external reset input on MCLR/VPP pin.
2. A Watchdog Timer time-out reset (if WDT was

      enabled).
Both of these events cause a device reset. The TO and
PD bits can be used to determine the cause of device
reset. The TO bit is cleared if a WDT time-out
occurred (and caused wake-up). The PD bit, which is
set on power-up, is cleared when SLEEP is invoked.
The WDT is cleared when the device wakes from
sleep, regardless of the wake-up source.

DS30453B-page 42  Preliminary                                    1998 Microchip Technology Inc.
                                                                                  PIC16C5X

8.0 INSTRUCTION SET SUMMARY                                     All instructions are executed within one single
                                                                instruction cycle, unless a conditional test is true or the
Each PIC16C5X instruction is a 12-bit word divided into an      program counter is changed as a result of an
OPCODE, which specifies the instruction type, and one or        instruction. In this case, the execution takes two
more operands which further specify the operation of the        instruction cycles. One instruction cycle consists of
instruction. The PIC16C5X instruction set summary in            four oscillator periods. Thus, for an oscillator frequency
Table 8-2 groups the instructions into byte-oriented,           of 4 MHz, the normal instruction execution time is 1 s.
bit-oriented, and literal and control operations. Table 8-1     If a conditional test is true or the program counter is
shows the opcode field descriptions.                            changed as a result of an instruction, the instruction
                                                                execution time is 2 s.
For byte-oriented instructions, 'f' represents a file register
designator and 'd' represents a destination designator. The     Figure 8-1 shows the three general formats that the
file register designator is used to specify which one of the    instructions can have. All examples in the figure use the
32 file registers is to be used by the instruction.             following format to represent a hexadecimal number:

The destination designator specifies where the result                 0xhhh
of the operation is to be placed. If 'd' is '0', the result is
placed in the W register. If 'd' is '1', the result is placed   where 'h' signifies a hexadecimal digit.
in the file register specified in the instruction.
                                                                FIGURE 8-1: GENERAL FORMAT FOR
For bit-oriented instructions, 'b' represents a bit field                            INSTRUCTIONS
designator which selects the number of the bit affected
by the operation, while 'f' represents the number of the        Byte-oriented file register operations
file in which the bit is located.
                                                                11             654                                 0
For literal and control operations, 'k' represents an
8 or 9-bit constant or literal value.                               OPCODE     d                     f (FILE #)

TABLE 8-1: OPCODE FIELD                                             d = 0 for destination W
                     DESCRIPTIONS                                   d = 1 for destination f
                                                                    f = 5-bit file register address

                                                                Bit-oriented file register operations

Field                        Description                        11             87 5 4                              0
   f
   W     Register file address (0x00 to 0x7F)                       OPCODE     b (BIT #) f (FILE #)
   b     Working register (accumulator)
   k     Bit address within an 8-bit file register                  b = 3-bit bit address
         Literal field, constant data or label                      f = 5-bit file register address
   x     Don't care location (= 0 or 1)
         The assembler will generate code with x = 0. It is     Literal and control operations (except GOTO)
   d     the recommended form of use for compatibility
         with all Microchip software tools.                     11             87                                       0
label    Destination select;                                           OPCODE                          k (literal)
TOS
  PC        d = 0 (store result in W)                               k = 8-bit immediate value
WDT        d = 1 (store result in file register 'f')
  TO     Default is d = 1                                       Literal and control operations - GOTO instruction
  PD     Label name
dest     Top of Stack                                           11             98                                      0
  []     Program Counter                                               OPCODE                          k (literal)
  ()     Watchdog Timer Counter
         Time-Out bit                                               k = 9-bit immediate value
<>      Power-Down bit
         Destination, either the W register or the specified
         register file location
italics  Options

         Contents

         Assigned to

         Register bit field

         In the set of

         User defined term (font is courier)

1998 Microchip Technology Inc.  Preliminary                                                           DS30453B-page 43
PIC16C5X

TABLE 8-2: INSTRUCTION SET SUMMARY

Mnemonic,                                                   12-Bit Opcode        Status
Operands
                                Description                 Cycles MSb  LSb Affected Notes

ADDWF f,d Add W and f                                        1 0001 11df ffff    C,DC,Z  1,2,4
                                                             1 0001 01df ffff        Z    2,4
ANDWF f,d AND W with f                                       1 0000 011f ffff        Z     4
                                                             1 0000 0100 0000        Z
CLRF   f          Clear f                                    1 0010 01df ffff        Z    2,4
                                                             1 0000 11df ffff        Z    2,4
CLRW             Clear W                                   1(2) 0010 11df ffff           2,4
                                                             1 0010 10df ffff     None    2,4
COMF   f, d Complement f                                    1(2) 0011 11df ffff      Z    2,4
                                                             1 0001 00df ffff             2,4
DECF   f, d Decrement f                                      1 0010 00df ffff     None    1,4
                                                             1 0000 001f ffff        Z
DECFSZ f, d Decrement f, Skip if 0                           1 0000 0000 0000        Z    2,4
                                                             1 0011 01df ffff             2,4
INCF   f, d Increment f                                      1 0011 00df ffff     None   1,2,4
                                                             1 0000 10df ffff     None    2,4
INCFSZ f, d Increment f, Skip if 0                           1 0011 10df ffff             2,4
                                                             1 0001 10df ffff       C
IORWF  f, d Inclusive OR W with f                                                   C
                                                                                 C,DC,Z
MOVF   f, d Move f                                                                None
                                                                                     Z
MOVWF f           Move W to f

NOP              No Operation

RLF    f, d Rotate left f through Carry

RRF    f, d Rotate right f through Carry

SUBWF f, d Subtract W from f

SWAPF f, d Swap f

XORWF f, d Exclusive OR W with f

BIT-ORIENTED FILE REGISTER OPERATIONS

BCF    f, b Bit Clear f                                       1 0100 bbbf ffff None 2,4
BSF    f, b Bit Set f                                         1 0101 bbbf ffff None 2,4
BTFSC  f, b Bit Test f, Skip if Clear                       1 (2) 0110 bbbf ffff None
BTFSS  f, b Bit Test f, Skip if Set                         1 (2) 0111 bbbf ffff None

LITERAL AND CONTROL OPERATIONS

ANDLW k           AND literal with W                        1 1110 kkkk kkkk     Z
                  Call subroutine
CALL   k          Clear Watchdog Timer                      2 1001 kkkk kkkk None        1
                  Unconditional branch
CLRWDT k          Inclusive OR Literal with W               1 0000 0000 0100 TO, PD
                  Move Literal to W
GOTO   k          Load OPTION register                      2 101k kkkk kkkk None
                  Return, place Literal in W
IORLW  k          Go into standby mode                      1 1101 kkkk kkkk     Z
                  Load TRIS register
MOVLW k           Exclusive OR Literal to W                 1 1100 kkkk kkkk None

OPTION k                                                    1 0000 0000 0010 None

RETLW k                                                     2 1000 kkkk kkkk None

SLEEP                                                      1 0000 0000 0011 TO, PD

TRIS   f                                                    1 0000 0000 0fff None        3

XORLW k                                                     1 1111 kkkk kkkk     Z

Note 1: The 9th bit of the program counter will be forced to a '0' by any instruction that writes to the PC except for GOTO.
            (See individual device data sheets, Memory Section/Indirect Data Addressing, INDF and FSR Registers)

       2: When an I/O register is modified as a function of itself (e.g. MOVF PORTB, 1), the value used will be that value
            present on the pins themselves. For example, if the data latch is '1' for a pin configured as input and is driven
            low by an external device, the data will be written back with a '0'.

       3: The instruction TRIS f, where f = 5 or 6 causes the contents of the W register to be written to the tristate
            latches of PORTA or B respectively. A '1' forces the pin to a hi-impedance state and disables the output buff-
            ers.

       4: If this instruction is executed on the TMR0 register (and, where applicable, d = 1), the prescaler will be cleared
            (if assigned to TMR0).

DS30453B-page 44                               Preliminary               1998 Microchip Technology Inc.
                                                                                      PIC16C5X

ADDWF         Add W and f                                     ANDWF         AND W with f

Syntax:       [ label ] ADDWF f,d                             Syntax:       [ label ] ANDWF f,d

Operands:     0  f  31                                        Operands:     0  f  31
              d  [0,1]                                                      d  [0,1]

Operation:    (W) + (f)  (dest)                               Operation:    (W) .AND. (f)  (dest)

Status Affected: C, DC, Z                                     Status Affected: Z

Encoding:        0001 11df ffff                               Encoding:        0001 01df ffff

Description:  Add the contents of the W register and          Description:  The contents of the W register are
              register 'f'. If 'd' is 0 the result is stored                AND'ed with register 'f'. If 'd' is 0 the
              in the W register. If 'd' is '1' the result is                result is stored in the W register. If 'd' is
              stored back in register 'f'.                                  '1' the result is stored back in register 'f'.

Words:        1                                               Words:        1

Cycles:       1                                               Cycles:       1

Example:      ADDWF FSR, 0                                    Example:      ANDWF FSR, 1

Before Instruction                                            Before Instruction
      W = 0x17                                                       W = 0x17
      FSR = 0xC2                                                    FSR = 0xC2

After Instruction                                             After Instruction
      W = 0xD9                                                      W = 0x17
      FSR = 0xC2                                                    FSR = 0x02

ANDLW         And literal with W                              BCF           Bit Clear f

Syntax:       [ label ] ANDLW k                               Syntax:       [ label ] BCF f,b

Operands:     0  k  255                                       Operands:     0  f  31
                                                                            0b7
Operation:    (W).AND. (k)  (W)

Status Affected: Z                                            Operation:    0  (f)

Encoding:        1110 kkkk kkkk                               Status Affected: None

Description:  The contents of the W register are              Encoding:        0100 bbbf ffff
              AND'ed with the eight-bit literal 'k'. The
              result is placed in the W register.             Description:  Bit 'b' in register 'f' is cleared.

                                                              Words:        1

Words:        1                                               Cycles:       1

Cycles:       1                                               Example:      BCF      FLAG_REG, 7

Example:      ANDLW 0x5F                                      Before Instruction
                                                                    FLAG_REG = 0xC7
Before Instruction
      W = 0xA3                                                After Instruction
                                                                    FLAG_REG = 0x47
After Instruction
      W = 0x03

1998 Microchip Technology Inc.   Preliminary                                            DS30453B-page 45
PIC16C5X

BSF               Bit Set f                                      BTFSS         Bit Test f, Skip if Set

Syntax:           [ label ] BSF f,b                              Syntax:       [ label ] BTFSS f,b

Operands:         0  f  31                                       Operands:     0  f  31
                  0b7                                                          0b<7

Operation:        1  (f)                                      Operation:    skip if (f) = 1

Status Affected: None                                            Status Affected: None

Encoding:            0101 bbbf ffff                              Encoding:        0111 bbbf ffff

Description:      Bit 'b' in register 'f' is set.                Description:  If bit 'b' in register 'f' is '1' then the next
                                                                               instruction is skipped.
Words:            1
                                                                               If bit 'b' is '1', then the next instruction
Cycles:           1                                                            fetched during the current instruction
                                                                               execution, is discarded and an NOP is
Example:          BSF        FLAG_REG, 7                                       executed instead, making this a 2 cycle
                                                                               instruction.
Before Instruction
      FLAG_REG = 0x0A                                            Words:        1

After Instruction                                                Cycles:       1(2)
      FLAG_REG = 0x8A

                                                                 Example:      HERE BTFSS          FLAG,1
                                                                                                   PROCESS_CODE
                                                                               FALSE GOTO
BTFSC             Bit Test f, Skip if Clear                                    TRUE

Syntax:           [ label ] BTFSC f,b                                                   
                                                                                         

Operands:         0  f  31                                       Before Instruction
                  0b7
                                                                          PC         = address (HERE)

Operation:        skip if (f) = 0                             After Instruction

Status Affected: None                                                     If FLAG<1> =  0,
                                                                                        address (FALSE);
                                                                          PC         =  1,
                                                                                        address (TRUE)
Encoding:            0110 bbbf ffff                                       if FLAG<1> =

Description:      If bit 'b' in register 'f' is 0 then the next           PC         =
                  instruction is skipped.

                  If bit 'b' is 0 then the next instruction
                  fetched during the current instruction
                  execution is discarded, and an NOP is
                  executed instead, making this a 2 cycle
                  instruction.

Words:            1

Cycles:           1(2)

Example:          HERE       BTFSC    FLAG,1
                  FALSE      GOTO     PROCESS_CODE
                  TRUE      
                             
                             

Before Instruction

         PC             = address (HERE)

After Instruction

         if FLAG<1> =        0,
                             address (TRUE);
         PC             =    1,
                             address(FALSE)
         if FLAG<1> =

         PC             =

DS30453B-page 46                                   Preliminary                           1998 Microchip Technology Inc.
                                                                                 PIC16C5X

CALL          Subroutine Call                           CLRW          Clear W

Syntax:       [ label ] CALL k                          Syntax:       [ label ] CLRW

Operands:     0  k  255                                 Operands:     None

Operation:    (PC) + 1 Top of Stack;                    Operation:    00h  (W);
              k  PC<7:0>;                                             1Z
              (STATUS<6:5>)  PC<10:9>;
              0  PC<8>                                  Status Affected: Z

Status Affected: None                                   Encoding:        0000 0100 0000

Encoding:        1001 kkkk kkkk                         Description:  The W register is cleared. Zero bit (Z)
                                                                      is set.

Description:  Subroutine call. First, return address    Words:        1
              (PC+1) is pushed onto the stack. The
              eight bit immediate address is loaded     Cycles:       1
              into PC bits <7:0>. The upper bits
              PC<10:9> are loaded from STA-             Example:      CLRW
              TUS<6:5>, PC<8> is cleared. CALL is
              a two cycle instruction.                  Before Instruction
                                                              W = 0x5A

Words:        1                                         After Instruction
                                                              W = 0x00
Cycles:       2                                               Z=1

Example:      HERE CALL THERE

Before Instruction                                      CLRWDT        Clear Watchdog Timer
      PC = address (HERE)

After Instruction                                       Syntax:       [ label ] CLRWDT
      PC = address (THERE)
      TOS = address (HERE + 1)                          Operands:     None

                                                        Operation:    00h  WDT;
                                                                      0  WDT prescaler (if assigned);
CLRF          Clear f                                                 1  TO;
                                                                      1  PD
Syntax:       [ label ] CLRF f
                                                        Status Affected: TO, PD

Operands:     0  f  31                                  Encoding:        0000 0000 0100

Operation:    00h  (f);                                 Description:  The CLRWDT instruction resets the
              1Z                                                      WDT. It also resets the prescaler, if the
                                                                      prescaler is assigned to the WDT and
Status Affected: Z                                                    not Timer0. Status bits TO and PD are
                                                                      set.
Encoding:        0000 011f ffff

Description:  The contents of register 'f' are cleared  Words:        1
              and the Z bit is set.

Words:        1                                         Cycles:       1

Cycles:       1                                         Example:      CLRWDT

Example:      CLRF FLAG_REG                             Before Instruction
                                                              WDT counter = ?

Before Instruction                                      After Instruction
      FLAG_REG = 0x5A
                                                                 WDT counter =   0x00
                                                                                 0
After Instruction                                                WDT prescale =  1
                                                                                 1
         FLAG_REG =    0x00                                      TO         =
                       1
         Z          =                                            PD         =

1998 Microchip Technology Inc.        Preliminary                                    DS30453B-page 47
PIC16C5X

COMF              Complement f                                   DECFSZ        Decrement f, Skip if 0

Syntax:           [ label ] COMF f,d                             Syntax:       [ label ] DECFSZ f,d

Operands:         0  f  31                                       Operands:     0  f  31
                  d  [0,1]                                                     d  [0,1]

Operation:        (f)  (dest)                                    Operation:    (f) 1  d; skip if result = 0

Status Affected: Z                                               Status Affected: None

Encoding:            0010 01df ffff                              Encoding:          0010 11df ffff

Description:      The contents of register 'f' are comple-       Description:  The contents of register 'f' are decre-
                  mented. If 'd' is 0 the result is stored in                  mented. If 'd' is 0 the result is placed in
                  the W register. If 'd' is 1 the result is                    the W register. If 'd' is 1 the result is
                  stored back in register 'f'.                                 placed back in register 'f'.

Words:            1                                                            If the result is 0, the next instruction,
                                                                               which is already fetched, is discarded
Cycles:           1                                                            and an NOP is executed instead mak-
                                                                               ing it a two cycle instruction.
Example:          COMF REG1,0

Before Instruction                                               Words:        1
      REG1 = 0x13
                                                                 Cycles:       1(2)

After Instruction                                                Example:      HERE      DECFSZ  CNT, 1
                                                                                                 LOOP
         REG1 = 0x13                                                                     GOTO

         W        = 0xEC                                                       CONTINUE

                                                                                         

                                                                                         

DECF              Decrement f                                    Before Instruction

Syntax:           [ label ] DECF f,d                                      PC   = address (HERE)

Operands:         0  f  31                                       After Instruction
                  d  [0,1]
                                                                          CNT =      CNT - 1;
                                                                                     0,
                                                                          if CNT =   address (CONTINUE);
                                                                                     0,
Operation:        (f) 1  (dest)                                         PC   =     address (HERE+1)

Status Affected: Z                                                        if CNT

                                                                          PC   =

Encoding:            0000 11df ffff

Description:      Decrement register 'f'. If 'd' is 0 the
                  result is stored in the W register. If 'd' is
                  1 the result is stored back in register 'f'.   GOTO          Unconditional Branch

                                                                 Syntax:       [ label ] GOTO k

Words:            1                                              Operands:     0  k  511

Cycles:           1                                              Operation:    k  PC<8:0>;
                                                                               STATUS<6:5>  PC<10:9>
Example:          DECF CNT, 1

Before Instruction                                               Status Affected: None

         CNT = 0x01                                              Encoding:          101k kkkk kkkk

         Z        =0

After Instruction                                                Description:  GOTO is an unconditional branch. The
                                                                               9-bit immediate value is loaded into PC
         CNT = 0x00                                                            bits <8:0>. The upper bits of PC are
                                                                               loaded from STATUS<6:5>. GOTO is a
         Z        =1                                                           two cycle instruction.

                                                                 Words:        1

                                                                 Cycles:       2

                                                                 Example:      GOTO THERE

                                                                 After Instruction
                                                                       PC = address (THERE)

DS30453B-page 48                      Preliminary                                        1998 Microchip Technology Inc.
                                                                                          PIC16C5X

INCF          Increment f                                  IORLW         Inclusive OR literal with W

Syntax:       [ label ] INCF f,d                           Syntax:       [ label ] IORLW k

Operands:     0  f  31                                     Operands:     0  k  255
              d  [0,1]
                                                           Operation:    (W) .OR. (k)  (W)

Operation:    (f) + 1  (dest)                              Status Affected: Z

Status Affected: Z                                         Encoding:          1101 kkkk kkkk

Encoding:          0010 10df ffff                          Description:  The contents of the W register are
                                                                         OR'ed with the eight bit literal 'k'. The
Description:  The contents of register 'f' are incre-                    result is placed in the W register.
              mented. If 'd' is 0 the result is placed in
              the W register. If 'd' is 1 the result is    Words:        1
              placed back in register 'f'.

Words:        1                                            Cycles:       1

Cycles:       1                                            Example:      IORLW 0x35

Example:      INCF CNT, 1                                       Before Instruction
                                                                      W = 0x9A

Before Instruction                                              After Instruction
                                                                      W = 0xBF
         CNT = 0xFF                                                   Z=0

         Z    =0

After Instruction

         CNT = 0x00

         Z    =1                                           IORWF         Inclusive OR W with f

                                                           Syntax:       [ label ] IORWF f,d

INCFSZ        Increment f, Skip if 0                       Operands:     0  f  31
                                                                         d  [0,1]
Syntax:       [ label ] INCFSZ f,d

Operands:     0  f  31                                     Operation:    (W).OR. (f)  (dest)
              d  [0,1]
                                                           Status Affected: Z

Operation:    (f) + 1  (dest), skip if result = 0          Encoding:          0001 00df ffff

Status Affected: None                                      Description:  Inclusive OR the W register with regis-
                                                                         ter 'f'. If 'd' is 0 the result is placed in
Encoding:          0011 11df ffff                                        the W register. If 'd' is 1 the result is
                                                                         placed back in register 'f'.
Description:  The contents of register 'f' are incre-
              mented. If 'd' is 0 the result is placed in
              the W register. If 'd' is 1 the result is    Words:        1
              placed back in register 'f'.
                                                           Cycles:       1
              If the result is 0, then the next instruc-
              tion, which is already fetched, is dis-      Example:      IORWF            RESULT, 0
              carded and an NOP is executed
              instead making it a two cycle instruc-            Before Instruction
              tion.
                                                                    RESULT = 0x13

                                                                    W    = 0x91

Words:        1                                                 After Instruction

Cycles:       1(2)                                                  RESULT =        0x13
                                                                                    0x93
                                                                    W    =          0

Example:      HERE      INCFSZ         CNT, 1                       Z    =
                                      LOOP
                        GOTO

              CONTINUE

                        

                        

Before Instruction

         PC   = address (HERE)

After Instruction

         CNT =      CNT + 1;
                    0,
         if CNT =   address (CONTINUE);
                    0,
         PC   =     address (HERE +1)

         if CNT

         PC   =

1998 Microchip Technology Inc.                   Preliminary                            DS30453B-page 49
PIC16C5X

MOVF              Move f                                            MOVWF         Move W to f

Syntax:           [ label ] MOVF f,d                                Syntax:       [ label ] MOVWF f

Operands:         0  f  31                                          Operands:     0  f  31
                  d  [0,1]
                                                                    Operation:    (W)  (f)

Operation:        (f)  (dest)                                       Status Affected: None

Status Affected: Z                                                  Encoding:        0000 001f ffff

Encoding:            0010 00df ffff                                 Description:  Move data from the W register to regis-
                                                                                  ter 'f'.
Description:      The contents of register 'f' is moved to
                  destination 'd'. If 'd' is 0, destination is
                  the W register. If 'd' is 1, the destination      Words:        1
                  is file register 'f'. 'd' is 1 is useful to test
                  a file register since status flag Z is            Cycles:       1
                  affected.
                                                                    Example:      MOVWF TEMP_REG

Words:            1                                                 Before Instruction

                                                                             TEMP_REG =    0xFF
                                                                                           0x4F
Cycles:           1                                                          W          =

Example:          MOVF FSR, 0                                       After Instruction

After Instruction                                                            TEMP_REG =    0x4F
      W = value in FSR register                                                            0x4F
                                                                             W          =

                                                                    NOP           No Operation

MOVLW             Move Literal to W                                 Syntax:       [ label ] NOP

Syntax:           [ label ] MOVLW k                                 Operands:     None

Operands:         0  k  255                                         Operation:    No operation

Operation:        k  (W)                                            Status Affected: None

Status Affected: None                                               Encoding:        0000 0000    0000

Encoding:            1100 kkkk kkkk                                 Description:  No operation.

Description:      The eight bit literal 'k' is loaded into the      Words:        1
                  W register. The don't cares will assem-
                  ble as 0s.                                        Cycles:       1

Words:            1                                                 Example:      NOP

Cycles:           1

Example:          MOVLW 0x5A

After Instruction
      W = 0x5A

DS30453B-page 50                      Preliminary                                           1998 Microchip Technology Inc.
                                                                                     PIC16C5X

OPTION        Load OPTION Register                     RLF           Rotate Left f through Carry

Syntax:       [ label ] OPTION                         Syntax:       [ label ] RLF f,d

Operands:     None                                     Operands:     0  f  31
                                                                     d  [0,1]
Operation:    (W)  OPTION

Status Affected: None                                  Operation:    See description below

Encoding:     0000 0000 0010                           Status Affected: C

Description:  The content of the W register is loaded  Encoding:        0011 01df ffff
              into the OPTION register.
                                                       Description:  The contents of register 'f' are rotated
Words:        1                                                      one bit to the left through the Carry
                                                                     Flag. If 'd' is 0 the result is placed in the
Cycles:       1                                                      W register. If 'd' is 1 the result is stored
                                                                     back in register 'f'.
Example       OPTION

Before Instruction                                                                C  register 'f'

         W    = 0x07

After Instruction                                      Words:        1
      OPTION = 0x07

                                                       Cycles:       1

                                                       Example:      RLF             REG1,0

RETLW         Return with Literal in W                        Before Instruction

Syntax:       [ label ] RETLW k                                 REG1 = 1110 0110

Operands:     0  k  255                                         C    =0

Operation:    k  (W);                                         After Instruction
              TOS  PC
                                                                REG1 =            1110 0110
                                                                                  1100 1100
                                                                W    =            1

Status Affected: None                                           C    =

Encoding:        1000 kkkk kkkk

Description:  The W register is loaded with the eight  RRF           Rotate Right f through Carry
              bit literal 'k'. The program counter is
              loaded from the top of the stack (the    Syntax:       [ label ] RRF f,d
              return address). This is a two cycle
              instruction.                             Operands:     0  f  31
                                                                     d  [0,1]
Words:        1
                                                       Operation:    See description below

Cycles:       2                                        Status Affected: C

Example:      CALL TABLE ;W contains                   Encoding:        0011 00df ffff
TABLE
                                  ;table offset

                                  ;value.              Description:  The contents of register 'f' are rotated
                                                                     one bit to the right through the Carry
                                 ;W now has table                   Flag. If 'd' is 0 the result is placed in the
                                                                     W register. If 'd' is 1 the result is placed
                                 ;value.                            back in register 'f'.

              

              ADDWF PC ;W = offset

              RETLW k1 ;Begin table

              RETLW k2 ;                                                          C  register 'f'

              

                                                      Words:        1

                                                      Cycles:       1

              RETLW kn ; End of table

Before Instruction                                     Example:      RRF             REG1,0
      W = 0x07
                                                              Before Instruction

After Instruction                                               REG1 = 1110 0110
      W = value of k8
                                                                C    =0

                                                              After Instruction

                                                                REG1 =            1110 0110
                                                                                  0111 0011
                                                                W    =            0

                                                                C    =

1998 Microchip Technology Inc.                 Preliminary                                 DS30453B-page 51
PIC16C5X

SLEEP             Enter SLEEP Mode                        SUBWF         Subtract W from f

Syntax:           [label] SLEEP                           Syntax:       [label] SUBWF f,d

Operands:         None                                    Operands:     0  f  31
                                                                        d  [0,1]
Operation:        00h  WDT;
                  0  WDT prescaler;
                  1  TO;                                  Operation:    (f) (W)  (dest)
                  0  PD
                                                          Status Affected: C, DC, Z

                                                          Encoding:        0000 10df ffff

Status Affected: TO, PD                                   Description:  Subtract (2's complement method) the
                                                                        W register from register 'f'. If 'd' is 0 the
Encoding:            0000 0000 0011                                     result is stored in the W register. If 'd' is
                                                                        1 the result is stored back in register 'f'.
Description:      Time-out status bit (TO) is set. The
                  power down status bit (PD) is cleared.
                  The WDT and its prescaler are           Words:        1
                  cleared.
                                                          Cycles:       1
                  The processor is put into SLEEP mode
                  with the oscillator stopped. See sec-   Example 1:    SUBWF REG1, 1
                  tion on SLEEP for more details.
                                                          Before Instruction

Words:            1                                                REG1 = 3

Cycles:           1                                                W    =2

                                                                   C    =?

Example:          SLEEP                                   After Instruction

                                                                   REG1 = 1

                                                                   W    =2

                                                                   C    =1           ; result is positive

                                                          Example 2:

                                                          Before Instruction

                                                                   REG1 = 2

                                                                   W    =2

                                                                   C    =?

                                                          After Instruction

                                                                   REG1 = 0

                                                                   W    =2

                                                                   C    =1           ; result is zero

                                                          Example 3:

                                                          Before Instruction

                                                                   REG1 = 1

                                                                   W    =2

                                                                   C    =?

                                                          After Instruction

                                                                   REG1 = FF

                                                                   W    =2

                                                                   C    =0           ; result is negative

DS30453B-page 52                     Preliminary                               1998 Microchip Technology Inc.
                                                                                    PIC16C5X

SWAPF         Swap Nibbles in f                             XORLW         Exclusive OR literal with W

Syntax:       [ label ] SWAPF f,d                           Syntax:       [label] XORLW k

Operands:     0  f  31                                      Operands:     0  k  255
              d  [0,1]
                                                            Operation:    (W) .XOR. k  (W)

Operation:    (f<3:0>)  (dest<7:4>);                        Status Affected: Z
              (f<7:4>)  (dest<3:0>)

Status Affected: None                                       Encoding:        1111 kkkk kkkk

Encoding:        0011 10df ffff                             Description:  The contents of the W register are
                                                                          XOR'ed with the eight bit literal 'k'. The
Description:  The upper and lower nibbles of register                     result is placed in the W register.
              'f' are exchanged. If 'd' is 0 the result is
              placed in W register. If 'd' is 1 the result  Words:        1
              is placed in register 'f'.
                                                            Cycles:       1

Words:        1                                             Example:      XORLW 0xAF

Cycles:       1                                             Before Instruction
                                                                  W = 0xB5
Example       SWAPF REG1, 0

Before Instruction                                          After Instruction
      REG1 = 0xA5                                                 W = 0x1A

After Instruction

         REG1 = 0xA5                                        XORWF         Exclusive OR W with f

         W    = 0X5A

                                                            Syntax:       [ label ] XORWF f,d

                                                            Operands:     0  f  31
                                                                          d  [0,1]
TRIS          Load TRIS Register

Syntax:       [ label ] TRIS f                              Operation:    (W) .XOR. (f)  (dest)

Operands:     f = 5, 6 or 7                                 Status Affected: Z

Operation:    (W)  TRIS register f                          Encoding:        0001 10df ffff

Status Affected: None                                       Description:  Exclusive OR the contents of the W
                                                                          register with register 'f'. If 'd' is 0 the
Encoding:        0000 0000 0fff                                           result is stored in the W register. If 'd' is
                                                                          1 the result is stored back in register 'f'.
Description:  TRIS register 'f' (f = 5, 6, or 7) is loaded
              with the contents of the W register

Words:        1                                             Words:        1

Cycles:       1                                             Cycles:       1

Example       TRIS PORTA                                    Example       XORWF REG,1

Before Instruction                                          Before Instruction

         W    = 0XA5                                                 REG = 0xAF

After Instruction                                                    W    = 0xB5
      TRISA = 0XA5
                                                            After Instruction

                                                                     REG = 0x1A

                                                                     W    = 0xB5

1998 Microchip Technology Inc.      Preliminary                                      DS30453B-page 53
PIC16C5X

NOTES:

DS30453B-page 54  Preliminary   1998 Microchip Technology Inc.
9.0 DEVELOPMENT SUPPORT                                                 PIC16C5X

9.1 Development Tools                                    9.3 ICEPIC: Low-Cost PICmicroTM
                                                                   In-Circuit Emulator
The PICmicrTM microcontrollers are supported with a
full range of hardware and software development          ICEPIC is a low-cost in-circuit emulator solution for the
tools:                                                   Microchip PIC12CXXX, PIC16C5X and PIC16CXXX
PICMASTER/PICMASTER CE Real-Time                      families of 8-bit OTP microcontrollers.

   In-Circuit Emulator                                   ICEPIC is designed to operate on PC-compatible
ICEPICTM Low-Cost PIC16C5X and PIC16CXXX               machines ranging from 286-AT through PentiumTM
                                                         based machines under Windows 3.x environment.
   In-Circuit Emulator                                   ICEPIC features real time, non-intrusive emulation.
PRO MATE II Universal Programmer
PICSTART Plus Entry-Level Prototype                   9.4 PRO MATE II: Universal Programmer

   Programmer                                            The PRO MATE II Universal Programmer is a
PICDEM-1 Low-Cost Demonstration Board                  full-featured programmer capable of operating in
PICDEM-2 Low-Cost Demonstration Board                  stand-alone mode as well as PC-hosted mode. PRO
PICDEM-3 Low-Cost Demonstration Board                  MATE II is CE compliant.
MPASM Assembler
MPLABTM SIM Software Simulator                         The PRO MATE II has programmable VDD and VPP
MPLAB-C17 (C Compiler)                                 supplies which allows it to verify programmed memory
Fuzzy Logic Development System                         at VDD min and VDD max for maximum reliability. It has
                                                         an LCD display for displaying error messages, keys to
  (fuzzyTECH-MP)                                        enter commands and a modular detachable socket
                                                         assembly to support various package types. In stand-
9.2 PICMASTER: High Performance                          alone mode the PRO MATE II can read, verify or
          Universal In-Circuit Emulator with             program PIC12CXXX, PIC14C000, PIC16C5X,
          MPLAB IDE                                      PIC16CXXX and PIC17CXX devices. It can also set
                                                         configuration and code-protect bits in this mode.
The PICMASTER Universal In-Circuit Emulator is
intended to provide the product development engineer     9.5 PICSTART Plus Entry Level
with a complete microcontroller design tool set for all            Development System
microcontrollers in the PIC14C000, PIC12CXXX,
PIC16C5X, PIC16CXXX and PIC17CXX families.               The PICSTART programmer is an easy-to-use,
PICMASTER is supplied with the MPLABTM Integrated        low-cost prototype programmer. It connects to the PC
Development Environment (IDE), which allows editing,     via one of the COM (RS-232) ports. MPLAB Integrated
"make" and download, and source debugging from a         Development Environment software makes using the
single environment.                                      programmer simple and efficient. PICSTART Plus is
                                                         not recommended for production programming.
Interchangeable target probes allow the system to be
easily reconfigured for emulation of different           PICSTART Plus supports all PIC12CXXX,
processors. The universal architecture of the            PIC14C000, PIC16C5X, PIC16CXXX and PIC17CXX
PICMASTER allows expansion to support all new            devices with up to 40 pins. Larger pin count devices
Microchip microcontrollers.                              such as the PIC16C923, PIC16C924 and PIC17C756
                                                         may be supported with an adapter socket. PICSTART
The PICMASTER Emulator System has been                   Plus is CE compliant.
designed as a real-time emulation system with
advanced features that are generally found on more
expensive development tools. The PC compatible 386
(and higher) machine platform and Microsoft Windows
3.x environment were chosen to best make these
features available to you, the end user.

A CE compliant version of PICMASTER is available for
European Union (EU) countries.

1998 Microchip Technology Inc.  Preliminary            DS30453B-page 55
PIC16C5X

9.6 PICDEM-1 Low-Cost PICmicro                           connecting it to the microcontroller socket(s). Some
          Demonstration Board                            of the features include an RS-232 interface,
                                                         push-button switches, a potentiometer for simulated
The PICDEM-1 is a simple board which demonstrates        analog input, a thermistor and separate headers for
the capabilities of several of Microchip's               connection to an external LCD module and a keypad.
microcontrollers. The microcontrollers supported are:    Also provided on the PICDEM-3 board is an LCD
PIC16C5X (PIC16C54 to PIC16C58A), PIC16C61,              panel, with 4 commons and 12 segments, that is
PIC16C62X, PIC16C71, PIC16C8X, PIC17C42,                 capable of displaying time, temperature and day of the
PIC17C43 and PIC17C44. All necessary hardware            week. The PICDEM-3 provides an additional RS-232
and software is included to run basic demo programs.     interface and Windows 3.1 software for showing the
The users can program the sample microcontrollers        demultiplexed LCD signals on a PC. A simple serial
provided with the PICDEM-1 board, on a                   interface allows the user to construct a hardware
PRO MATE II or PICSTART-Plus programmer, and             demultiplexer for the LCD signals.
easily test firmware. The user can also connect the
PICDEM-1 board to the PICMASTER emulator and             9.9 MPLABTM Integrated Development
download the firmware to the emulator for testing.                 Environment Software
Additional prototype area is available for the user to
build some additional hardware and connect it to the     The MPLAB IDE Software brings an ease of software
microcontroller socket(s). Some of the features include  development previously unseen in the 8-bit
an RS-232 interface, a potentiometer for simulated       microcontroller market. MPLAB is a windows based
analog input, push-button switches and eight LEDs        application which contains:
connected to PORTB.
                                                          A full featured editor
9.7 PICDEM-2 Low-Cost PIC16CXX                            Three operating modes
          Demonstration Board
                                                            - editor
The PICDEM-2 is a simple demonstration board that           - emulator
supports the PIC16C62, PIC16C64, PIC16C65,                  - simulator
PIC16C73 and PIC16C74 microcontrollers. All the          A project manager
necessary hardware and software is included to            Customizable tool bar and key mapping
run the basic demonstration programs. The user            A status bar with project information
can program the sample microcontrollers provided          Extensive on-line help
with the PICDEM-2 board, on a PRO MATE II
programmer or PICSTART-Plus, and easily test             MPLAB allows you to:
firmware. The PICMASTER emulator may also be
used with the PICDEM-2 board to test firmware.            Edit your source files (either assembly or `C')
Additional prototype area has been provided to the       One touch assemble (or compile) and download
user for adding additional hardware and connecting it
to the microcontroller socket(s). Some of the features      to PICmicro tools (automatically updates all
include a RS-232 interface, push-button switches, a         project information)
potentiometer for simulated analog input, a Serial       Debug using:
EEPROM to demonstrate usage of the I2C bus and              - source files
separate headers for connection to an LCD module            - absolute listing file
and a keypad.                                             Transfer data dynamically via DDE (soon to be
                                                            replaced by OLE)
9.8 PICDEM-3 Low-Cost PIC16CXXX                           Run up to four emulators on the same PC
          Demonstration Board
                                                         The ability to use MPLAB with Microchip's simulator
The PICDEM-3 is a simple demonstration board that        allows a consistent platform and the ability to easily
supports the PIC16C923 and PIC16C924 in the PLCC         switch from the low cost simulator to the full featured
package. It will also support future 44-pin PLCC         emulator with minimal retraining due to development
microcontrollers with a LCD Module. All the              tools.
necessary hardware and software is included to
run the basic demonstration programs. The user           9.10 Assembler (MPASM)
can program the sample microcontrollers provided
with the PICDEM-3 board, on a PRO MATE II                The MPASM Universal Macro Assembler is a
programmer or PICSTART Plus with an adapter              PC-hosted symbolic assembler. It supports all
socket, and easily test firmware. The PICMASTER          microcontroller series including the PIC12C5XX,
emulator may also be used with the PICDEM-3 board        PIC14000, PIC16C5X, PIC16CXXX, and PIC17CXX
to test firmware. Additional prototype area has been     families.
provided to the user for adding hardware and
                                                         MPASM offers full featured Macro capabilities,
                                                         conditional assembly, and several source and listing
                                                         formats. It generates various object code formats to
                                                         support Microchip's development tools as well as third
                                                         party programmers.

DS30453B-page 56  Preliminary                            1998 Microchip Technology Inc.
                                                         PIC16C5X

MPASM allows full symbolic debugging from                9.14 MP-DriveWayTM Application Code
PICMASTER, Microchip's Universal Emulator System.                  Generator

MPASM has the following features to assist in            MP-DriveWay is an easy-to-use Windows-based
developing software for specific use applications.       Application Code Generator. With MP-DriveWay you
                                                         can visually configure all the peripherals in a PICmicro
Provides translation of Assembler source code to       device and, with a click of the mouse, generate all the
   object code for all Microchip microcontrollers.       initialization and many functional code modules in C
                                                         language. The output is fully compatible with
Macro assembly capability.                             Microchip's MPLAB-C C compiler. The code produced
Produces all the files (Object, Listing, Symbol,       is highly modular and allows easy integration of your
                                                         own code. MP-DriveWay is intelligent enough to
   and special) required for symbolic debug with         maintain your code through subsequent code
   Microchip's emulator systems.                         generation.
Supports Hex (default), Decimal and Octal source
   and listing formats.                                  9.15 SEEVAL Evaluation and
                                                                   Programming System
MPASM provides a rich directive language to support
programming of the PICmicro. Directives are helpful in   The SEEVAL SEEPROM Designer's Kit supports all
making the development of your assemble source           Microchip 2-wire and 3-wire Serial EEPROMs. The kit
code shorter and more maintainable.                      includes everything necessary to read, write, erase or
                                                         program special features of any Microchip SEEPROM
9.11 Software Simulator (MPLAB-SIM)                      product including Smart SerialsTM and secure serials.
                                                         The Total EnduranceTM Disk is included to aid in
The MPLAB-SIM Software Simulator allows code             trade-off analysis and reliability calculations. The total
development in a PC host environment. It allows the      kit can significantly reduce time-to-market and result in
user to simulate the PICmicro series microcontrollers    an optimized system.
on an instruction level. On any given instruction, the
user may examine or modify any of the data areas or      9.16 KEELOQ Evaluation and
provide external stimulus to any of the pins. The                  Programming Tools
input/output radix can be set by the user and the
execution can be performed in; single step, execute      KEELOQ evaluation and programming tools support
until break, or in a trace mode.                         Microchips HCS Secure Data Products. The HCS
                                                         evaluation kit includes an LCD display to show
MPLAB-SIM fully supports symbolic debugging using        changing codes, a decoder to decode transmissions,
MPLAB-C and MPASM. The Software Simulator offers         and a programming interface to program test
the low cost flexibility to develop and debug code       transmitters.
outside of the laboratory environment making it an
excellent multi-project software development tool.

9.12 C Compiler (MPLAB-C17)

The MPLAB-C Code Development System is a
complete `C' compiler and integrated development
environment for Microchip's PIC17CXXX family of
microcontrollers. The compiler provides powerful
integration capabilities and ease of use not found with
other compilers.

For easier source level debugging, the compiler
provides symbol information that is compatible with the
MPLAB IDE memory display.

9.13 Fuzzy Logic Development System
          (fuzzyTECH-MP)

fuzzyTECH-MP fuzzy logic development tool is
available in two versions - a low cost introductory
version, MP Explorer, for designers to gain a
comprehensive working knowledge of fuzzy logic
system design; and a full-featured version,
fuzzyTECH-MP, Edition for implementing more
complex systems.

Both versions include Microchip's fuzzyLABTM
demonstration board for hands-on experience with
fuzzy logic systems implementation.

1998 Microchip Technology Inc.  Preliminary            DS30453B-page 57
DS30453B-page 58                                          PIC12C5XX PIC14000 PIC16C5X PIC16CXXX PIC16C6X PIC16C7XX PIC16C8X PIC16C9XX PIC17C4X PIC17C7XX  24CXX             PIC16C5X
                                                                                                                                                          25CXX
                                  EMULATOR PRODUCTS                                                                                                       93CXX HCSXXX  TABLE 9-1: DEVELOPMENT TOOLS FROM MICROCHIP

                                  PICMASTER/                                        (PIC17C75X only)                                                      
                                  PICMASTER-CE                                                                                                            
                                  In-Circuit Emulator                       
                                                                                                                                                                    
                                  MPLABTM-ICE                                                                                                             

                                  ICEPICTM Low-Cost                                                                                                          

                                  In-Circuit Emulator

                                  SOFTWARE PRODUCTS

                                  MPLABTM                                   
                                  Integrated
                                  Development
                                  Environment

Preliminary                       MPLABTM C17                                       
                                  Compiler

                                  fuzzyTECH-MP

                                  Explorer/Edition                        

                                  Fuzzy Logic Dev. Tool

                                  MP-DriveWayTM                             
                                  Applications
                                  Code Generator

                                  Total EnduranceTM
                                  Software Model

                                  PROGRAMMERS

                                  PICSTARTPlus

                                  Low-Cost                                  

                                  Universal Dev. Kit

1998 Microchip Technology Inc.  PRO MATE II                              

                                  Universal Programmer

                                  KEELOQ Programmer

                                  DEMO BOARDS

                                  SEEVAL Designers Kit

                                  PICDEM-1                                     
                                  PICDEM-2
                                  PICDEM-3                              
                                  KEELOQ Evaluation Kit
                                                                              
PIC16C52                                       PIC16C5X

10.0 ELECTRICAL CHARACTERISTICS - PIC16C52

Absolute Maximum Ratings
Ambient Temperature under bias ........................................................................................................... 55C to +125C
Storage Temperature.............................................................................................................................. 65C to +150C
Voltage on VDD with respect to VSS ..............................................................................................................0 V to +7.5 V
Voltage on MCLR with respect to VSS............................................................................................................0 V to +14 V
Voltage on all other pins with respect to VSS ................................................................................0.6 V to (VDD + 0.6 V)
Total Power Dissipation(1) ....................................................................................................................................800 mW
Max. Current out of VSS pin...................................................................................................................................150 mA
Max. Current into VDD pin........................................................................................................................................50 mA
Max. Current into an input pin (T0CKI only).....................................................................................................................500 A
Input Clamp Current, IIK (VI < 0 or VI > VDD) ....................................................................................................................20 mA
Output Clamp Current, IOK (VO < 0 or VO > VDD) ............................................................................................................20 mA
Max. Output Current sunk by any I/O pin ................................................................................................................10 mA
Max. Output Current sourced by any I/O pin...........................................................................................................10 mA
Max. Output Current sourced by a single I/O port (PORTA or B)............................................................................10 mA
Max. Output Current sunk by a single I/O port (PORTA or B) .................................................................................10 mA

   Note 1: Power Dissipation is calculated as follows: Pdis = VDD x {IDD   IOH} +  {(VDD VOH) x IOH} + (VOL x IOL)

NOTICE: Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device. This
is a stress rating only and functional operation of the device at those or any other conditions above those indicated
in the operation listings of this specification is not implied. Exposure to maximum rating conditions for extended
periods may affect device reliability.

1998 Microchip Technology Inc.  Preliminary  DS30453B-page 59
PIC16C5X                                                                           PIC16C52

10.1 DC Characteristics: PIC16C52-04 (Commercial)
                                        PIC16C52-04I (Industrial)

  DC Characteristics                Standard Operating Conditions (unless otherwise specified)
  Power Supply Pins                 Operating Temperature 0C  TA  +70C (commercial)

Characteristic                                                        40C  TA  +85C (industrial)

                               Sym Min Typ(1) Max Units                            Conditions

Supply Voltage                 VDD 3.0  --    6.25 V FOSC = DC to 4 MHz

RAM Data Retention Voltage(2)  VDR --   1.5*  --                   V Device in SLEEP Mode

Supply Current(3,4)            IDD  --  1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5 V

Power Down Current(5)          IPD  --
Commercial
Industrial                              0.6   9                    A VDD = 3.0 V

                                        0.6   12                   A VDD = 3.0 V

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: For RC option, does not include current through Rext. The current through the resistor can be estimated by
            the formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

DS30453B-page 60                        Preliminary                1998 Microchip Technology Inc.
PIC16C52                                                                       PIC16C5X

10.2 DC Characteristics: PIC16C52-04 (Commercial)
                                        PIC16C52-04I (Industrial)

         DC Characteristics            Standard Operating Conditions (unless otherwise specified)
           All Pins Except             Operating Temperature 0C  TA  +70C (commercial)

         Power Supply Pins                                               40C  TA  +85C (industrial)
                                       Operating Voltage VDD range is described in Section 10.1.
       Characteristic
                                  Sym  Min          Typ(1)         Max  Units  Conditions

Input Low Voltage                 VIL               --
I/O ports                                      VSS
MCLR (Schmitt Trigger)                         VSS  --      0.2 VDD     V Pin at hi-impedance
T0CKI (Schmitt Trigger)                        VSS
OSC1 (Schmitt Trigger)                         VSS  -- 0.15 VDD         V
                                               VSS
                                                    -- 0.15 VDD         V
                                                                        V RC(4) option only
                                                    -- 0.15 VDD
                                                                        V XT option
                                                    --      0.3 VDD

Input High Voltage                VIH               --
I/O ports
                                       0.45 VDD --                 VDD  V For all VDD(5)
MCLR (Schmitt Trigger)                                                  V 4.0 V < VDD  5.5 V(5)
T0CKI (Schmitt Trigger)                2.0          --             VDD  V VDD > 5.5 V
OSC1 (Schmitt Trigger)
                                       0.36 VDD --                 VDD  V

                                       0.85 VDD --                 VDD  V
                                                                        V RC(4) option only
                                       0.85 VDD --                 VDD
                                                                        V XT option
                                       0.85 VDD --                 VDD

                                       0.7 VDD      --             VDD

Hysteresis of Schmitt             VHYS 0.15VDD* --                 --   V
Trigger inputs

Input Leakage Current(2,3)        IIL                                          For VDD  5.5 V

I/O ports                              1           0.5            +1   A VSS  VPIN  VDD,

                                                                               Pin at hi-impedance

MCLR                                   5                               A VPIN = VSS + 0.25 V

                                                    0.5            +5   A VPIN = VDD

T0CKI                                  3           0.5            +3   A VSS  VPIN  VDD

OSC1                                   3           0.5            +3   A VSS  VPIN  VDD,

                                                                               XT option

Output Low Voltage                VOL  --           --
I/O ports
OSC2/CLKOUT                            --           --             0.6  V IOL = 2.0 mA, VDD = 4.5 V
                                                                        V IOL = 1.6 mA, VDD = 4.5 V,
                                       --           --             0.6
                                                                                RC option

Output High Voltage               VOH               --             --
I/O ports(3)
                                       VDD 0.7 --                --   V IOH = 2.0 mA, VDD = 4.5 V
OSC2/CLKOUT                                                             V IOH = 1.0 mA, VDD = 4.5 V,
                                       VDD 0.7 --                --
                                                                                RC option

* These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance

            only and is not tested.
       2: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified

            levels represent normal operating conditions. Higher leakage current may be measured at different input
            voltage.
       3: Negative current is defined as coming out of the pin.
       4: For RC option, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the PIC16C52 be
            driven with external clock in RC mode.
       5: The user may use the better of the two specifications.

1998 Microchip Technology Inc.                    Preliminary                           DS30453B-page 61
PIC16C5X                                                                                  PIC16C52

10.3 Timing Parameter Symbology and Load Conditions

The timing parameter symbols have been created following one of the following formats:

1. TppS2ppS

2. TppS

T

   F         Frequency                            T            Time

   Lowercase subscripts (pp) and their meanings:

pp

   2         to                                   mc           MCLR

   ck        CLKOUT                               osc          oscillator

   cy        cycle time                           os           OSC1

   drt       device reset timer                   t0           T0CKI

   io        I/O port

   Uppercase letters and their meanings:

S

   F         Fall                                 P            Period

   H         High                                 R            Rise

   I         Invalid (Hi-impedance)               V            Valid

   L         Low                                  Z            Hi-impedance

FIGURE 10-1: LOAD CONDITIONS - PIC16C52

                         Pin                      CL = 50 pF for all pins except OSC2

                                          CL      15 pF for OSC2 in XT mode when

                                                               external clock is used to

                                     VSS                       drive OSC1

DS30453B-page 62                                  Preliminary               1998 Microchip Technology Inc.
PIC16C52                                                                                 PIC16C5X

10.4 Timing Diagrams and Specifications
FIGURE 10-2: EXTERNAL CLOCK TIMING - PIC16C52

                         Q4       Q1                      Q2         Q3     Q4              Q1
OSC1
                                  1                               3      3  4            4
CLKOUT
                                                              2

TABLE 10-1: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16C52

AC Characteristics           Standard Operating Conditions (unless otherwise specified)

                             Operating Temperature        0C  TA  +70C (commercial)

                                                          40C  TA  +85C (industrial)

                             Operating Voltage VDD range is described in Section 10.1.

Parameter  Sym                    Characteristic              Min Typ(1) Max Units          Conditions
    No.

           FOSC              External CLKIN Frequency(2)      DC --         4 MHz XT osc mode
                             Oscillator Frequency(2)          DC --         4 MHz RC osc mode

1          TOSC External CLKIN Period(2)                      0.1 --        4 MHz XT osc mode
                                                              250 --        -- ns RC osc mode

                             Oscillator Period(2)             250 --        -- ns XT osc mode
                                                              250 --        -- ns RC osc mode

                                                              250 -- 10,000 ns           XT osc mode

2          TCY               Instruction Cycle Time(3)        -- 4/FOSC --  --

3          TosL, TosH Clock in (OSC1) Low or High Time 85* --               -- ns XT oscillator

4          TosR, TosF Clock in (OSC1) Rise or Fall Time       --     --     25* ns XT oscillator

  * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.
        2: All specified values are based on characterization data for that particular oscillator type under standard operating condi-

             tions with the device executing code. Exceeding these specified limits may result in an unstable oscillator operation and/or
             higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.
        3: Instruction cycle period (TCY) equals four times the input oscillator time base period.

1998 Microchip Technology Inc.                        Preliminary                         DS30453B-page 63
PIC16C5X                                                                                              PIC16C52

FIGURE 10-3: CLKOUT AND I/O TIMING - PIC16C52

                            Q4                          Q1                Q2                          Q3

OSC1

                                   10                                                           11

CLKOUT

I/O Pin                           13                              19 18                            12
(input)                                14                                                15                16

I/O Pin                              17                                                                    New Value
(output)
                        Old Value

                                                             20, 21
    Note: All tests must be done with specified capacitive loads (see data sheet) 50 pF on I/O pins and CLKOUT.

TABLE 10-2: CLKOUT AND I/O TIMING REQUIREMENTS - PIC16C52

AC Characteristics                 Standard Operating Conditions (unless otherwise specified)

                                   Operating Temperature           0C  TA  +70C (commercial)

                                                                 40C  TA  +85C (industrial)

                                   Operating Voltage VDD range is described in Section 10.1.

Parameter         Sym                  Characteristic                         Min             Typ(1)  Max             Units
    No.

10                TosH2ckL         OSC1 to CLKOUT(2)                          --                15    30**            ns

11                TosH2ckH         OSC1 to CLKOUT(2)                          --                15    30**            ns

12                TckR             CLKOUT rise time(2)                        --                5     15**            ns

13                TckF             CLKOUT fall time(2)                        --                5     15**            ns

14                TckL2ioV         CLKOUT to Port out valid(2)                --                --    40**            ns

15                TioV2ckH         Port in valid before CLKOUT(2)         0.25 TCY+30* --             --              ns

16                TckH2ioI         Port in hold after CLKOUT(2)               0*                --    --              ns

17                TosH2ioV         OSC1 (Q1 cycle) to Port out valid(3)       --                --    100*            ns

18                TosH2ioI         OSC1 (Q2 cycle) to Port input invalid      TBD               --    --              ns

                                   (I/O in hold time)

19                TioV2osH         Port input valid to OSC1                   TBD               --    --              ns

                                   (I/O in setup time)

20                TioR             Port output rise time(3)                   --                10    25**            ns

21                TioF             Port output fall time(3)                   --                10    25**            ns

  * These parameters are characterized but not tested.
  ** These parameters are design targets and are not tested. No characterization data available at this time.
Note 1: Data in the Typical ("Typ") column is at 5V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.
        2: Measurements are taken in RC Mode where CLKOUT output is 4 x TOSC.
        3: See Figure 10-1 for loading conditions.

DS30453B-page 64                                        Preliminary                            1998 Microchip Technology Inc.
PIC16C52                                                                           PIC16C5X

FIGURE 10-4: RESET AND DEVICE RESET TIMER TIMING - PIC16C52

     VDD                                       30

  MCLR                                                  32                         32

Internal
    POR

                               32
    DRT
Time-out

Internal
RESET

                                           34                                  34

I/O pin
(Note 1)

    Note 1: I/O pins must be taken out of hi-impedance mode by enabling the output drivers in software.

TABLE 10-3: RESET AND DEVICE RESET TIMER - PIC16C52

AC Characteristics Standard Operating Conditions (unless otherwise specified)

           Operating Temperature           0C  TA  +70C (commercial)

                                           40C  TA  +85C (industrial)

           Operating Voltage VDD range is described in Section 10.1.

Parameter                                          Min Typ(1) Max Units

No.        Sym Characteristic                                                          Conditions

30         TmcL MCLR Pulse Width (low)             100* -- -- ns VDD = 5 V

32         TDRT Device Reset Timer Period          9* 18* 30* ms VDD = 5 V (Commercial)

34         TioZ I/O Hi-impedance from MCLR Low -- -- 100* ns

   * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5V, 25C unless otherwise stated. These parameters are for design

            guidance only and are not tested.

1998 Microchip Technology Inc.           Preliminary                                 DS30453B-page 65
PIC16C5X                                                                                  PIC16C52

FIGURE 10-5: TIMER0 CLOCK TIMINGS - PIC16C52

           T0CKI

                               40                             41

                                                      42

TABLE 10-4: TIMER0 CLOCK REQUIREMENTS - PIC16C52

    AC Characteristics         Standard Operating Conditions (unless otherwise specified)

                               Operating Temperature       0C  TA  +70C (commercial)

                                                          40C  TA  +85C (industrial)

                               Operating Voltage VDD range is described in Section 10.1.

Parameter  Sym Characteristic                         Min     Typ(1) Max Units Conditions
    No.

40         Tt0H T0CKI High Pulse Width - No Prescaler 0.5 TCY + 20* -- -- ns

                               - With Prescaler       10*         -- -- ns

41         Tt0L T0CKI Low Pulse Width - No Prescaler 0.5 TCY + 20* -- -- ns

                               - With Prescaler       10*         -- -- ns

42         Tt0P T0CKI Period                     20 or TCY + 40* -- -- ns Whichever is greater.

                                                           N                  N = Prescale Value

                                                                                          (1, 2, 4,..., 256)

   * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.

DS30453B-page 66               Preliminary                         1998 Microchip Technology Inc.
PIC16C54/55/56/57                              PIC16C5X

11.0 ELECTRICAL CHARACTERISTICS - PIC16C54/55/56/57

Absolute Maximum Ratings
Ambient Temperature under bias ........................................................................................................... 55C to +125C
Storage Temperature.............................................................................................................................. 65C to +150C
Voltage on VDD with respect to VSS ............................................................................................................... 0V to +7.5V
Voltage on MCLR with respect to VSS(2) ......................................................................................................... 0V to +14V

Voltage on all other pins with respect to VSS ................................................................................. 0.6V to (VDD + 0.6V)
Total Power Dissipation(1) ....................................................................................................................................800 mW

Max. Current out of VSS pin...................................................................................................................................150 mA

Max. Current into VDD pin......................................................................................................................................100 mA
Max. Current into an input pin (T0CKI only).....................................................................................................................500 A
Input Clamp Current, IIK (VI < 0 or VI > VDD) ....................................................................................................................20 mA
Output Clamp Current, IOK (VO < 0 or VO > VDD) ............................................................................................................20 mA
Max. Output Current sunk by any I/O pin ................................................................................................................25 mA

Max. Output Current sourced by any I/O pin...........................................................................................................20 mA

Max. Output Current sourced by a single I/O port (PORTA, B or C) .......................................................................40 mA

Max. Output Current sunk by a single I/O port (PORTA, B or C) ............................................................................50 mA
   Note 1: Power Dissipation is calculated as follows: Pdis = VDD x {IDD   IOH} +  {(VDD VOH) x IOH} + (VOL x IOL)
   Note 2: Voltage spikes below VSS at the MCLR pin, inducing currents greater than 80 mA, may cause latch-up. Thus,
               a series resistor of 50 to 100  should be used when applying a "low" level to the MCLR pin rather than pull-
               ing this pin directly to VSS

NOTICE: Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device. This
is a stress rating only and functional operation of the device at those or any other conditions above those indicated
in the operation listings of this specification is not implied. Exposure to maximum rating conditions for extended
periods may affect device reliability.

1998 Microchip Technology Inc.  Preliminary  DS30453B-page 67
PIC16C5X                                                                PIC16C54/55/56/57

TABLE 11-1: CROSS REFERENCE OF DEVICE SPECS FOR OSCILLATOR CONFIGURATIONS
                     (RC, XT & 10) AND FREQUENCIES OF OPERATION (COMMERCIAL DEVICES)

OSC               PIC16C5X-RC          PIC16C5X-XT                      PIC16C5X-10

     VDD: 3.0 V to 6.25 V

RC   IDD: 3.3 mA max. at 5. V          N/A                              N/A
     IPD: 9 A max. at 3.0 V, WDT dis

     Freq: 4 MHz max.

     VDD: 3.0V to 6.25V                VDD: 3.0V to 6.25V

XT   IDD: 1.8 mA typ. at 5.5V          IDD: 3.3 mA max. at 5.5V         N/A

     IPD: 0.6 A typ. at 3.0V WDT dis IPD: 9 A max. at 3.0V, WDT dis

     Freq: 4 MHz max.                  Freq: 4 MHz max.

                                                                        VDD: 4.5V to 5.5V

HS                N/A                  N/A                              IDD: 10 mA max. at 5.5V
                                                                        IPD: 9 A max. at 3.0V, WDT dis

                                                                        Freq: 10 MHz max.

     VDD: 2.5V to 6.25V                VDD: 2.5V to 6.25V               VDD: 2.5V to 6.25V

LP   IDD: 15 A typ. at 3.0V           IDD: 15 A typ. at 3.0V          IDD: 15 A typ. at 3.0V

     IPD: 0.6 A typ. at 3.0V, WDT dis IPD: 0.6 A typ. at 3.0V, WDT dis IPD: 0.6 A typ. at 3.0V, WDT dis

     Freq: 40 kHz max.                 Freq: 40 kHz max.                Freq: 40 kHz max.

The shaded sections indicate oscillator selections which should work by design, but are not tested. It is recommended
that the user select the device type from information in unshaded sections.

TABLE 11-2: CROSS REFERENCE OF DEVICE SPECS FOR OSCILLATOR CONFIGURATIONS
                     (HS, LP & JW) AND FREQUENCIES OF OPERATION (COMMERCIAL DEVICES)

OSC               PIC16C5X-HS          PIC16C5X-LP                      PIC16C5X/JW

                                                                        VDD: 3.0V to 6.25V

RC                N/A                  N/A                              IDD: 3.3 mA max. at 5.5V
                                                                        IPD: 9 A max. at 3.0V, WDT dis

                                                                        Freq: 4 MHz max.

                                                                        VDD: 3.0V to 6.25V

XT                N/A                  N/A                              IDD: 3.3 mA max. at 5.5V
                                                                        IPD: 9 A max. at 3.0V, WDT dis

                                                                        Freq: 4 MHz max.

     VDD: 4.5V to 5.5V                                                  VDD: 4.5V to 5.5V

HS   IDD: 20 mA max. at 5.5V           N/A                              IDD: 20 mA max. at 5.5V
     IPD: 9 A max. at 3.0V, WDT dis                                    IPD: 9 A max. at 3.0V, WDT dis

     Freq: 20 MHz max.                                                  Freq: 20 MHz max.

     VDD: 2.5V to 6.25V                VDD: 2.5V to 6.25V               VDD: 2.5V to 6.25V

LP   IDD: 15 A typ. at 3.0V           IDD: 32 A max. at 32 kHz, 3.0V  IDD: 32 A max. at 32 kHz, 3.0V
                                                                        IPD: 9 A max. at 3.0V, WDT dis
     IPD: 0.6 A typ. at 3.0V, WDT dis IPD: 9 A max. at 3.0V, WDT dis

     Freq: 40 kHz max.                 Freq: 40 kHz max.                Freq: 40 kHz max.

The shaded sections indicate oscillator selections which should work by design, but are not tested. It is recommended
that the user select the device type from information in unshaded sections.

DS30453B-page 68                       Preliminary                      1998 Microchip Technology Inc.
PIC16C54/55/56/57                                           PIC16C5X

11.1 DC Characteristics: PIC16C54/55/56/57-RC, XT, 10, HS, LP (Commercial)

  DC Characteristics                    Standard Operating Conditions (unless otherwise specified)
  Power Supply Pins                     Operating Temperature 0C  TA  +70C

Characteristic                    Sym Min Typ(1) Max Units  Conditions

Supply Voltage                    VDD        --
PIC16C5X-RC
PIC16C5X-XT                             3.0  --    6.25 V FOSC = DC to 4 MHz
PIC16C5X-10
PIC16C5X-HS                             3.0  --    6.25 V FOSC = DC to 4 MHz
PIC16C5X-LP
                                        4.5  --    5.5    V FOSC = DC to 10 MHz

                                        4.5  --    5.5    V FOSC = DC to 20 MHz

                                        2.5  --    6.25 V FOSC = DC to 40 kHz

RAM Data Retention Voltage(2) VDR            1.5*  --     V Device in SLEEP Mode

VDD Start Voltage to ensure       VPOR       VSS   --     V See Section 7.4 for details on
Power-On Reset
                                                            Power-On Reset

VDD Rise Rate to ensure           SVDD 0.05* --    -- V/ms See Section 7.4 for details on
Power-On Reset                                                         Power-On Reset

Supply Current(3)                 IDD --
PIC16C5X-RC(4)
PIC16C5X-XT                             --   1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V
PIC16C5X-10
PIC16C5X-HS                             --   1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V

PIC16C5X-LP                             --   4.8   10 mA FOSC = 10 MHz, VDD = 5.5V

                                        --   4.8   10 mA FOSC = 10 MHz, VDD = 5.5V

                                        --   9.0   20 mA FOSC = 20 MHz, VDD = 5.5V

                                        --   15    32     A FOSC = 32 kHz, VDD = 3.0V,

                                                            WDT disabled

Power Down Current(5)             IPD

                                        --   4.0   12     A VDD = 3.0V, WDT enabled

                                        --   0.6   9      A VDD = 3.0V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

1998 Microchip Technology Inc.             Preliminary                    DS30453B-page 69
PIC16C5X                                               PIC16C54/55/56/57

11.2 DC Characteristics: PIC16C54/55/56/57-RCI, XTI, 10I, HSI, LPI (Industrial)

  DC Characteristics              Standard Operating Conditions (unless otherwise specified)
  Power Supply Pins               Operating Temperature 40C  TA  +85C

Characteristic               Sym Min Typ(1) Max Units  Conditions

Supply Voltage               VDD
PIC16C5X-RCI
PIC16C5X-XTI                      3.0  --    6.25 V FOSC = DC to 4 MHz
PIC16C5X-10I
PIC16C5X-HSI                      3.0  --    6.25 V FOSC = DC to 4 MHz
PIC16C5X-LPI
                                  4.5  --    5.5    V FOSC = DC to 10 MHz

                                  4.5  --    5.5    V FOSC = DC to 20 MHz

                                  2.5  --    6.25 V FOSC = DC to 40 kHz

RAM Data Retention Voltage(2) VDR --   1.5*  --     V Device in SLEEP mode

VDD Start Voltage to ensure  VPOR --   VSS   --     V See Section 7.4 for details on
Power-On Reset                                              Power-On Reset

VDD Rise Rate to ensure      SVDD 0.05* --   -- V/ms See Section 7.4 for details on
Power-On Reset                                                   Power-On Reset

Supply Current(3)            IDD
PIC16C5X-RCI(4)
PIC16C5X-XTI                      --   1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V
PIC16C5X-10I
PIC16C5X-HSI                      --   1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V

PIC16C5X-LPI                      --   4.8   10 mA FOSC = 10 MHz, VDD = 5.5V

                                  --   4.8   10 mA FOSC = 10 MHz, VDD = 5.5V

                                  --   9.0   20 mA FOSC = 20 MHz, VDD = 5.5V

                                  --   15    40     A FOSC = 32 kHz, VDD = 3.0V,

                                                       WDT disabled

Power Down Current(5)        IPD

                                  --   4.0   14     A VDD = 3.0V, WDT enabled

                                  --   0.6   12     A VDD = 3.0V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

DS30453B-page 70                       Preliminary      1998 Microchip Technology Inc.
PIC16C54/55/56/57                                            PIC16C5X

11.3 DC Characteristics: PIC16C54/55/56/57-RCE, XTE, 10E, HSE, LPE (Extended)

  DC Characteristics                   Standard Operating Conditions (unless otherwise specified)
  Power Supply Pins                    Operating Temperature 40C  TA  +125C

Characteristic                    Sym Min Typ (1) Max Units  Conditions

Supply Voltage                    VDD
PIC16C5X-RCE
PIC16C5X-XTE                           3.25 --    6.0    V FOSC = DC to 4 MHz
PIC16C5X-10E
PIC16C5X-HSE                           3.25 --    6.0    V FOSC = DC to 4 MHz
PIC16C5X-LPE
                                       4.5  --    5.5    V FOSC = DC to 10 MHz

                                       4.5  --    5.5    V FOSC = DC to 16 MHz

                                       2.5  --    6.0    V FOSC = DC to 40 kHz

RAM Data Retention Voltage(2) VDR --        1.5*  --     V Device in SLEEP mode

VDD Start Voltage to ensure       VPOR --   VSS   --     V See Section 7.4 for details on
Power-On Reset
                                                             Power-On Reset

VDD rise rate to ensure           SVDD 0.05* --   -- V/ms See Section 7.4 for details on
Power-On Reset                                                        Power-On Reset

Supply Current(3)                 IDD
PIC16C5X-RCE(4)
PIC16C5X-XTE                           --   1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V
PIC16C5X-10E
PIC16C5X-HSE                           --   1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V

PIC16C5X-LPE                           --   4.8   10 mA FOSC = 10 MHz, VDD = 5.5V

                                       --   4.8   10 mA FOSC = 10 MHz, VDD = 5.5V

                                       --   9.0   20 mA FOSC = 16 MHz, VDD = 5.5V

                                       --   19    55     A FOSC = 32 kHz, VDD = 3.25V,

                                                             WDT disabled

Power Down Current(5)             IPD

                                       --   5.0   22     A VDD = 3.25V, WDT enabled

                                       --   0.8   18     A VDD = 3.25V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

1998 Microchip Technology Inc.            Preliminary                        DS30453B-page 71
PIC16C5X                                                                 PIC16C54/55/56/57

11.4 DC Characteristics: PIC16C54/55/56/57-RC, XT, 10, HS, LP (Commercial)
                                        PIC16C54/55/56/57-RCI, XTI, 10I, HSI, LPI (Industrial)

         DC Characteristics       Standard Operating Conditions (unless otherwise specified)
           All Pins Except        Operating Temperature 0C  TA  +70C (commercial)

         Power Supply Pins                                          40C  TA  +85C (industrial)
                                  Operating Voltage VDD range is described in Section 11.1, Section 11.2 and
       Characteristic             Section 11.3.

                             Sym  Min           Typ(1)       Max  Units                         Conditions

Input Low Voltage            VIL                --      0.2 VDD   V Pin at hi-impedance
I/O ports                                 VSS
MCLR (Schmitt Trigger)                    VSS   -- 0.15 VDD       V
T0CKI (Schmitt Trigger)                   VSS
OSC1 (Schmitt Trigger)                    VSS   -- 0.15 VDD       V
                                          VSS                     V PIC16C5X-RC only(4)
                                                -- 0.15 VDD
                                                                  V PIC16C5X-XT, 10, HS, LP
                                                --      0.3 VDD

Input High Voltage           VIH
I/O ports
                                  0.45 VDD --                VDD  V For all VDD(5)
MCLR (Schmitt Trigger)                                            V 4.0V < VDD  5.5V(5)
T0CKI (Schmitt Trigger)           2.0           --           VDD  V VDD > 5.5V
OSC1 (Schmitt Trigger)
                                  0.36 VDD --                VDD  V

                                  0.85 VDD --                VDD  V
                                                                  V PIC16C5X-RC only(4)
                                  0.85 VDD --                VDD
                                                                  V PIC16C5X-XT, 10, HS, LP
                                  0.85 VDD --                VDD

                                  0.7 VDD       --           VDD

Hysteresis of Schmitt        VHYS 0.15VDD* --                --   V
Trigger inputs

Input Leakage Current(2,3)   IIL                                         For VDD  5.5V

I/O ports                         1            0.5          +1   A VSS  VPIN  VDD,

                                                                         Pin at hi-impedance

MCLR                              5                              A VPIN = VSS + 0.25V

                                                0.5          +5   A VPIN = VDD

T0CKI                             3            0.5          +3   A VSS  VPIN  VDD

OSC1                              3            0.5          +3   A VSS  VPIN  VDD,

                                                                         PIC16C5X-XT, 10, HS, LP

Output Low Voltage           VOL                --           0.6  V IOL = 8.7 mA, VDD = 4.5V
I/O ports                                   --                    V IOL = 1.6 mA, VDD = 4.5V,
OSC2/CLKOUT                                 --  --           0.6
                                                                          PIC16C5X-RC

Output High Voltage          VOH
I/O ports(3)
                                  VDD 0.7 --               --   V IOH = 5.4 mA, VDD = 4.5V
OSC2/CLKOUT                                                       V IOH = 1.0 mA, VDD = 4.5V,
                                  VDD 0.7 --               --
                                                                          PIC16C5X-RC

* These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance

            only and is not tested.
       2: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified

            levels represent normal operating conditions. Higher leakage current may be measured at different input
            voltage.
       3: Negative current is defined as coming out of the pin.
       4: For PIC16C5X-RC devices, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the
            PIC16C5X be driven with external clock in RC mode.
       5: The user may use the better of the two specifications.

DS30453B-page 72                                Preliminary               1998 Microchip Technology Inc.
PIC16C54/55/56/57                                                            PIC16C5X

11.5 DC Characteristics: PIC16C54/55/56/57-RC, XT, 10, HS, LP (Extended)

         DC Characteristics            Standard Operating Conditions (unless otherwise specified)
           All Pins Except             Operating Temperature 40C  TA  +125C
                                       Operating Voltage VDD range is described in Section 11.1, Section 11.2 and
         Power Supply Pins             Section 11.3.

       Characteristic             Sym  Min          Typ(1)       Max  Units  Conditions

Input Low Voltage                 VIL               --      0.15 VDD  V Pin at hi-impedance
I/O ports                                      Vss
MCLR (Schmitt Trigger)                         Vss  --      0.15 VDD  V
T0CKI (Schmitt Trigger)                        Vss
OSC1 (Schmitt Trigger)                         Vss  --      0.15 VDD  V
                                               Vss
                                                    --      0.15 VDD  V PIC16C5X-RC only(4)

                                                    --      0.3 VDD   V PIC16C5X-XT, 10, HS, LP

Input High Voltage                VIH
I/O ports
                                       0.45 VDD     --           VDD  V For all VDD(5)
MCLR (Schmitt Trigger)                                           VDD  V 4.0V < VDD  5.5V(5)
T0CKI (Schmitt Trigger)                2.0          --
OSC1 (Schmitt Trigger)
                                       0.36 VDD     --           VDD  V VDD > 5.5 V

                                       0.85 VDD     --           VDD  V

                                       0.85 VDD     --           VDD  V

                                       0.85 VDD     --           VDD  V PIC16C5X-RC only(4)

                                       0.7 VDD      --           VDD  V PIC16C5X-XT, 10, HS, LP

Hysteresis of Schmitt             VHYS 0.15VDD*     --           --   V

Trigger inputs

Input Leakage Current (2,3)       IIL                                        For VDD  5.5 V

I/O ports                              1           0.5          +1   A VSS  VPIN  VDD,

                                                                             Pin at hi-impedance

MCLR                                   5                             A VPIN = VSS + 0.25V

                                                    0.5          +5   A VPIN = VDD

T0CKI                                  3           0.5          +3   A VSS  VPIN  VDD

OSC1                                   3           0.5          +3   A VSS  VPIN  VDD,

                                                                             PIC16C5X-XT, 10, HS, LP

Output Low Voltage                VOL
I/O ports
OSC2/CLKOUT                            --           --           0.6  V IOL = 8.7 mA, VDD = 4.5V

                                       --           --           0.6  V IOL = 1.6 mA, VDD = 4.5V,

                                                                             PIC16C5X-RC

Output High Voltage               VOH
I/O ports(3)
                                       VDD 0.7 --              --   V IOH = 5.4 mA, VDD = 4.5V
OSC2/CLKOUT
                                       VDD 0.7 --              --   V IOH = 1.0 mA, VDD = 4.5V,

                                                                             PIC16C5X-RC

* These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance

            only and is not tested.
       2: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified

            levels represent normal operating conditions. Higher leakage current may be measured at different input
            voltage.
       3: Negative current is defined as coming out of the pin.
       4: For PIC16C5X-RC devices, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the
            PIC16C5X be driven with external clock in RC mode.
       5: The user may use the better of the two specifications.

1998 Microchip Technology Inc.                    Preliminary                      DS30453B-page 73
PIC16C5X                                                                   PIC16C54/55/56/57

11.6 Timing Parameter Symbology and Load Conditions

The timing parameter symbols have been created following one of the following formats:

1. TppS2ppS

2. TppS

T

   F         Frequency                            T            Time

   Lowercase subscripts (pp) and their meanings:

pp

   2         to                                   mc           MCLR

   ck        CLKOUT                               osc          oscillator

   cy        cycle time                           os           OSC1

   drt       device reset timer                   t0           T0CKI

   io        I/O port                             wdt          watchdog timer

   Uppercase letters and their meanings:

S

   F         Fall                                 P            Period

   H         High                                 R            Rise

   I         Invalid (Hi-impedance)               V            Valid

   L         Low                                  Z            Hi-impedance

FIGURE 11-1: LOAD CONDITIONS - PIC16C54/55/56/57

                         Pin                      CL = 50 pF for all pins except OSC2

                                          CL      15 pF for OSC2 in XT, HS or LP

                                                               modes when external clock

                                     VSS                       is used to drive OSC1

DS30453B-page 74                                  Preliminary               1998 Microchip Technology Inc.
PIC16C54/55/56/57                                                                        PIC16C5X

11.7 Timing Diagrams and Specifications
FIGURE 11-2: EXTERNAL CLOCK TIMING - PIC16C54/55/56/57

                         Q4       Q1                  Q2           Q3     Q4                Q1
OSC1
                                  1                             3      3  4              4
CLKOUT
                                                          2

TABLE 11-3: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16C54/55/56/57

AC Characteristics           Standard Operating Conditions (unless otherwise specified)

                             Operating Temperature    0C  TA  +70C (commercial)

                                                      40C  TA  +85C (industrial)

                                                      40C  TA  +125C (extended)

                             Operating Voltage VDD range is described in Section 11.1, Section 11.2 and Section 11.3

Parameter  Sym                    Characteristic          Min Typ(1) Max Units              Conditions
    No.

           FOSC External CLKIN Frequency(2)               DC --           4 MHz XT osc mode

                                                          DC --           10 MHz 10 MHz mode

                                                          DC --           20 MHz HS osc mode (Com/Indust)

                                                          DC --           16 MHz HS osc mode (Extended)

                             Oscillator Frequency(2)      DC --           40 kHz LP osc mode
                                                          DC --           4 MHz RC osc mode

                                                          0.1 --          4 MHz XT osc mode

                                                             4     --     10 MHz 10 MHz mode

                                                             4     --     20 MHz HS osc mode (Com/Indust)

                                                             4     --     16 MHz HS osc mode (Extended)

                                                          DC --           40 kHz LP osc mode

  * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.
        2: All specified values are based on characterization data for that particular oscillator type under standard operating

             conditions with the device executing code. Exceeding these specified limits may result in an unstable oscillator operation
             and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.
        3: Instruction cycle period (TCY) equals four times the input oscillator time base period.

1998 Microchip Technology Inc.                      Preliminary                           DS30453B-page 75
PIC16C5X                                                                         PIC16C54/55/56/57

TABLE 11-3: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16C54/55/56/57 (CON'T)

AC Characteristics     Standard Operating Conditions (unless otherwise specified)

                       Operating Temperature      0C  TA  +70C (commercial)

                                                  40C  TA  +85C (industrial)

                                                  40C  TA  +125C (extended)

                       Operating Voltage VDD range is described in Section 11.1, Section 11.2 and Section 11.3

Parameter         Sym  Characteristic                    Min Typ(1) Max Units      Conditions
    No.

1          TOSC External CLKIN Period(2)                 250 --    -- ns XT osc mode

                                                         100 --    -- ns 10 MHz mode

                                                         50 --     -- ns HS osc mode (Com/Indust)

                                                         62.5 --   -- ns HS osc mode (Extended)

                                                         25 --     --  s LP osc mode
                                                         250 --
                       Oscillator Period(2)                        -- ns RC osc mode

                                                         250 -- 10,000 ns XT osc mode

                                                         100 -- 250 ns 10 MHz mode

                                                         50 -- 250 ns HS osc mode (Com/Indust)

                                                         62.5 -- 250 ns HS osc mode (Extended)

                                                         25 --     --  s LP osc mode
                                                                       --
2                 TCY  Instruction Cycle Time(3)         -- 4/FOSC --

3          TosL, TosH Clock in (OSC1) Low or High Time 85* --      -- ns XT oscillator

                                                         20* --    -- ns HS oscillator

                                                         2*    --  --  s LP oscillator

4          TosR, TosF Clock in (OSC1) Rise or Fall Time  --    --  25* ns XT oscillator

                                                         --    --  25* ns HS oscillator

                                                         --    --  50* ns LP oscillator

  * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.
        2: All specified values are based on characterization data for that particular oscillator type under standard operating

             conditions with the device executing code. Exceeding these specified limits may result in an unstable oscillator operation
             and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.
        3: Instruction cycle period (TCY) equals four times the input oscillator time base period.

DS30453B-page 76                                  Preliminary                     1998 Microchip Technology Inc.
PIC16C54/55/56/57                                                                              PIC16C5X

FIGURE 11-3: CLKOUT AND I/O TIMING - PIC16C54/55/56/57

                     Q4                                Q1                Q2                          Q3

OSC1

                                  10                                                           11

CLKOUT

I/O Pin                          13                              19 18                            12
(input)                               14                                                15                16

I/O Pin                             17                                                                    New Value
(output)
                 Old Value

                                                             20, 21
    Note: All tests must be done with specified capacitive loads (see data sheet) 50 pF on I/O pins and CLKOUT.

TABLE 11-4: CLKOUT AND I/O TIMING REQUIREMENTS - PIC16C54/55/56/57

AC Characteristics                Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature           0C  TA  +70C (commercial)

                                                                40C  TA  +85C (industrial)

                                                                40C  TA  +125C (extended)

                                  Operating Voltage VDD range is described in Section 11.1, Section 11.2 and

                                  Section 11.3

Parameter  Sym                                  Characteristic               Min             Typ(1)  Max             Units
    No.

10         TosH2ckL               OSC1 to CLKOUT(2)                          --                15    30**            ns

11         TosH2ckH               OSC1 to CLKOUT(2)                          --                15    30**            ns

12         TckR                   CLKOUT rise time(2)                        --                5     15**            ns

13         TckF                   CLKOUT fall time(2)                        --                5     15**            ns

14         TckL2ioV               CLKOUT to Port out valid(2)                --                --    40**            ns

15         TioV2ckH               Port in valid before CLKOUT(2)         0.25 TCY+30* --             --              ns

16         TckH2ioI               Port in hold after CLKOUT(2)               0*                --    --              ns

17         TosH2ioV               OSC1 (Q1 cycle) to Port out valid(3)       --                --    100*            ns

18         TosH2ioI               OSC1 (Q2 cycle) to Port input invalid      TBD               --    --              ns

                                  (I/O in hold time)

19         TioV2osH               Port input valid to OSC1                   TBD               --    --              ns

                                  (I/O in setup time)

20         TioR                   Port output rise time(3)                   --                10    25**            ns

21         TioF                   Port output fall time(3)                   --                10    25**            ns

  * These parameters are characterized but not tested.
  ** These parameters are design targets and are not tested. No characterization data available at this time.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design guidance

             only and are not tested.
        2: Measurements are taken in RC Mode where CLKOUT output is 4 x TOSC.
        3: See Figure 11-1 for loading conditions.

1998 Microchip Technology Inc.                       Preliminary                                   DS30453B-page 77
PIC16C5X                                                                        PIC16C54/55/56/57

FIGURE 11-4: RESET, WATCHDOG TIMER, AND
                     DEVICE RESET TIMER TIMING - PIC16C54/55/56/57

     VDD

  MCLR                                           30

Internal                                                 32                        32
    POR
                               32
    DRT

Time-out

   Internal                                                                 31
   RESET
Watchdog                                     34                                 34

     Timer
   RESET

   I/O pin
   (Note 1)

    Note 1: I/O pins must be taken out of hi-impedance mode by enabling the output drivers in software.

TABLE 11-5: RESET, WATCHDOG TIMER, AND DEVICE RESET TIMER - PIC16C54/55/56/57

AC Characteristics Standard Operating Conditions (unless otherwise specified)

                  Operating Temperature      0C  TA  +70C (commercial)

                                             40C  TA  +85C (industrial)

                                             40C  TA  +125C (extended)

                  Operating Voltage VDD range is described in Section 11.1, Section 11.2 and Section 11.3

Parameter                                            Min Typ(1) Max Units

No.          Sym Characteristic                                                         Conditions

30           TmcL MCLR Pulse Width (low)             100* -- -- ns VDD = 5.0V

31           Twdt Watchdog Timer Time-out Period 9* 18* 30* ms VDD = 5.0V (Commercial)

                  (No Prescaler)

32           TDRT Device Reset Timer Period          9* 18* 30* ms VDD = 5.0V (Commercial)

34           TioZ I/O Hi-impedance from MCLR Low -- -- 100* ns

   * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design

            guidance only and are not tested.

DS30453B-page 78                             Preliminary                         1998 Microchip Technology Inc.
PIC16C54/55/56/57                                                    PIC16C5X

FIGURE 11-5: TIMER0 CLOCK TIMINGS - PIC16C54/55/56/57

           T0CKI

                                                40               41

                                                         42

TABLE 11-6: TIMER0 CLOCK REQUIREMENTS - PIC16C54/55/56/57

    AC Characteristics            Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature       0C  TA  +70C (commercial)

                                                             40C  TA  +85C (industrial)

                                                             40C  TA  +125C (extended)

                                  Operating Voltage VDD range is described in Section 11.1, Section 11.2 and

                                  Section 11.3

Parameter  Sym Characteristic                            Min     Typ(1) Max Units Conditions
    No.

40         Tt0H T0CKI High Pulse Width - No Prescaler 0.5 TCY + 20* -- -- ns

                                  - With Prescaler       10*         -- -- ns

41         Tt0L T0CKI Low Pulse Width - No Prescaler 0.5 TCY + 20* -- -- ns

                                  - With Prescaler       10*         -- -- ns

42         Tt0P T0CKI Period                        20 or TCY + 40* -- -- ns Whichever is greater.

                                                              N                N = Prescale Value

                                                                                            (1, 2, 4,..., 256)

   * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.

1998 Microchip Technology Inc.  Preliminary                                               DS30453B-page 79
PIC16C5X                       PIC16C54/55/56/57

NOTES:

DS30453B-page 80  Preliminary   1998 Microchip Technology Inc.
PIC16C54/55/56/57                                                            PIC16C5X

12.0 DC AND AC CHARACTERISTICS - PIC16C54/55/56/57

The graphs and tables provided in this section are for design guidance and are not tested. In some graphs or tables the
data presented are outside specified operating range (e.g., outside specified VDD range). This is for information only
and devices will operate properly only within the specified range.

The data presented in this section is a statistical summary of data collected on units from different lots over a period of
time. "Typical" represents the mean of the distribution while "max" or "min" represents (mean + 3) and (mean 3)
respectively, where  is standard deviation.

FIGURE 12-1: TYPICAL RC OSCILLATOR FREQUENCY vs. TEMPERATURE

    FOSC                              Frequency normalized to +25C
FOSC (25C)

1.10

1.08                                                  Rext  10 k
                                                      Cext = 100 pF

1.06

1.04

1.02
1.00

0.98

                                                                             VDD = 5.5 V

0.96
0.94

                                                      VDD = 3.5 V

0.92

0.90

0.88

             0                    10  20 25 30              40           50  60                   70

                                               T(C)

TABLE 12-1: RC OSCILLATOR FREQUENCIES

Cext                                  Rext                                     Average
                                                                         Fosc @ 5 V, 25C

20 pF                                 3.3 k                 4.973 MHz                      27%
                                                              3.82 MHz                      21%
                                      5k                      2.22 MHz                      21%
                                                                                           31%
                                      10 k                  262.15 kHz                      13%
                                                              1.63 MHz                      13%
                                      100 k                   1.19 MHz                      18%
                                                                                           25%
100 pF                                3.3 k                 684.64 kHz                      10%
                                                             71.56 kHz                      14%
                                      5k                        660 kHz                     15%
                                                             484.1 kHz                      19%
                                      10 k
                                                            267.63 kHz
                                      100 k                  29.44 kHz

300 pF                                3.3 k

                                      5.0 k

                                      10 k

                                      160 k

The frequencies are measured on DIP packages.

The percentage variation indicated here is part-to-part variation due to normal process distribution. The variation
indicated is 3 standard deviation from average value for VDD = 5 V.

1998 Microchip Technology Inc.               Preliminary                                 DS30453B-page 81
PIC16C5X                                                                                                        PIC16C54/55/56/57

FIGURE 12-2: TYPICAL RC OSCILLATOR                               FIGURE 12-3: TYPICAL RC OSCILLATOR
                     FREQUENCY vs. VDD,                                               FREQUENCY vs. VDD,
                     CEXT = 20 PF                                                     CEXT = 100 PF

     5.5                                                              1.8

                                                       R = 3.3k                                                         R = 3.3k
     5.0                                                              1.6

4.5                                                                                                        1.4

4.0               R = 5k                                                                                   1.2  R = 5k

FOSC (MHz)3.5                                                                                              1.0
                                                                                               FOSC (MHz)
3.0                                                                                                        0.8
                                                  R = 10k                                                                                                     R = 10k

2.5                                                                                                        0.6

2.0                                                                                                                  Measured on DIP Packages, T = 25C
       Measured on DIP Packages, T = 25C                                                                  0.4

1.5                                                                   0.2
                                                                                                                        R = 100k
1.0
                                                                      0.0
0.5               R = 100k                                              3.0 3.5 4.0 4.5 5.0 5.5 6.0
                                                                                                      VDD (Volts)
0.0
  3.0 3.5 4.0 4.5 5.0 5.5 6.0                                    FIGURE 12-4: TYPICAL RC OSCILLATOR
                       VDD (Volts)                                                    FREQUENCY vs. VDD,
                                                                                      CEXT = 300 PF

                                                                      800

                                                                                                           700  R = 3.3k

                                                                                                           600

                                                                                                           500  R = 5k

                                                                 FOSC (kHz)                                400

                                                                                                           300  R = 10k

                                                                                                           200
                                                                                                                    Measured on DIP Packages, T = 25C

                                                                                                           100
                                                                                                                                                           R = 100k

                                                                                                              0
                                                                                                              3.0 3.5 4.0 4.5 5.0 5.5 6.0

                                                                                                                                       VDD (Volts)

DS30453B-page 82                                                 Preliminary                                     1998 Microchip Technology Inc.
PIC16C54/55/56/57IPD (A)                                        PIC16C5X
                                                                                    IPD (A)
FIGURE 12-5: TYPICAL IPD vs. VDD,                 FIGURE 12-7: TYPICAL IPD vs. VDD,
                     WATCHDOG DISABLED                                 WATCHDOG ENABLED

             2.5                                                20
                                                                18
             2.0                                                16
                                  T = 25C                      14

             1.5                                                                          T = 25C
                                                                12
             1.0                                                10

             0.5                                                  8
                                                                  6
             0.0                                                  4
                 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0                  2
                                  VDD (Volts)                     0
                                                                  2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0
FIGURE 12-6: MAXIMUM IPD vs. VDD,
                     WATCHDOG DISABLED                                              VDD (Volts)

   100                                            FIGURE 12-8: MAXIMUM IPD vs. VDD,
                                                                       WATCHDOG ENABLED

                                                        60

                                                                                                         50

                +125C                                                                                   40
                                                                                                                                                      55C
10 +85C
                   +70C                                                                                                                                         +85C
                                                                                                         30
            0C

IPD (A)40C
                                                                                               IPD (A)
1  55C                                                                                                                    +125C                           +70C
                                                                                                                                          40C

                                                                                                         20

                                                                                                                                                     0C
                                                                                                         10

0                                                                                                         0
2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0                                                                    2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0

                           VDD (Volts)                                                                                               VDD (Volts)

                                                                                                         IPD, with WDT enabled, has two components:

                                                                                                         The leakage current which increases with higher temperature
                                                                                                         and the operating current of the WDT logic which increases
                                                                                                         with lower temperature. At 40C, the latter dominates
                                                                                                         explaining the apparently anomalous behavior.

1998 Microchip Technology Inc.  Preliminary                                                                                                    DS30453B-page 83
PIC16C5X                                                                                        PIC16C54/55/56/57

FIGURE 12-9: VTH (INPUT THRESHOLD VOLTAGE) OF I/O PINS vs. VDD
               2.00

                  1.80                                      Max (40C to +85C)
                  1.60

VTH (Volts)       1.40                                           Typ (+25C)

                  1.20

                  1.00                                      Min (40C to +85C)

                  0.80

                  0.60 2.5   3.0  3.5                       4.0  4.5              5.0           5.5                            6.0

                                                            VDD (Volts)

FIGURE 12-10: VIH, VIL OF MCLR, T0CKI AND OSC1 (IN RC MODE) vs. VDD
               4.5

VIH, VIL (Volts)  4.0                                                    VIVHIHmmaVxiInH((ty4p400+C2C5totoC++8855CC) )
                  3.5
                  3.0
                  2.5

                  2.0

                  1.5                                                         VIL max (40C to +85C)
                                                                                     VIH typ +25C
                  1.0
                  0.5                                                         VIL min (40C to +85C)

                  0.0

                        2.5  3.0  3.5                       4.0  4.5              5.0           5.5                            6.0

Note: These input pins have Schmitt Trigger input buffers.       VDD (Volts)

FIGURE 12-11: VTH (INPUT THRESHOLD VOLTAGE) OF OSC1 INPUT
                     (IN XT, HS, AND LP MODES) vs. VDD

                3.4

                  3.2

                  3.0

VTH (Volts)       2.8                                            Max (T4y0pC(+t2o5+8C5)C)
                  2.6                                                     Min (40C to +85C)
                  2.4
                  2.2
                  2.0
                  1.8

                  1.6

                  1.4

                  1.2

                  1.0

                       2.5   3.0  3.5                       4.0  4.5              5.0           5.5                            6.0

                                                            VDD (Volts)

DS30453B-page 84                       Preliminary                                              1998 Microchip Technology Inc.
PIC16C54/55/56/57                                                               PIC16C5X

FIGURE 12-12: TYPICAL IDD vs. FREQUENCY (EXTERNAL CLOCK, 25C)
              10

          1.0

IDD (mA)

          0.1  7.0

               6.5
               6.0
               5.5
               5.0

               4.5

               4.0

               3.5

               3.0

                            2.5

          0.01

          10k                         100k  1M                             10M  100M

                                            External Clock Frequency (Hz)

FIGURE 12-13: MAXIMUM IDD vs. FREQUENCY (EXTERNAL CLOCK, 40C TO +85C)
                 10

          1.0

IDD (mA)                         7.0

                                 6.5

          0.1                    6.0
                                 5.5
                                 5.0

                                 4.5

                                 4.0

                                 3.5

                                 3.0
                                 2.5

          0.01                        100k  1M                             10M  100M
               10k

                                            External Clock Frequency (Hz)

1998 Microchip Technology Inc.            Preliminary                         DS30453B-page 85
PIC16C5X                                                                                                 PIC16C54/55/56/57

FIGURE 12-14: MAXIMUM IDD vs. FREQUENCY (EXTERNAL CLOCK 55C TO +125C)
               10

              1.0

IDD (mA)            7.0

                    6.5

                    6.0

                    5.5
                    5.0
              0.1   4.5

                    4.0

                    3.5

                    3.0

                    2.5

          0.01                        100k          1M                                                   10M                   100M
               10k

                                                 External Clock Frequency (Hz)

FIGURE 12-15: WDT TIMER TIME-OUT                    FIGURE 12-16: TRANSCONDUCTANCE (gm)
                     PERIOD vs. VDD                                      OF HS OSCILLATOR vs. VDD

          50                                               9000

          45                                                                                 8000
                                                                                             7000
                                                                                                                 Max 40C

          40

WDT period (ms)35                     Max +85C                                              6000                     Typ +25C
                                                                                  gm (A/V)305000
          25                                                                                 4000
          20
          15                          Max +70C                                              3000
          10                          Typ +25C                                              2000

           5                                                                                                          Min +85C
             2
                                      MIn 0C

                                                                                             100

                                      MIn 40C

                                                                                             0

                    3    4  5         6          7                                                 2  3       4  5          6    7

                         VDD (Volts)                                                                     VDD (Volts)

DS30453B-page 86                                    Preliminary                                           1998 Microchip Technology Inc.
PIC16C54/55/56/57                                                       PIC16C5X

FIGURE 12-17: TRANSCONDUCTANCE (gm)                      FIGURE 12-19: TRANSCONDUCTANCE (gm)
                     OF LP OSCILLATOR vs. VDD                                 OF XT OSCILLATOR vs. VDD

          45                                                    2500

40                                                                                               2000                                 Max 40C

                                   Max 40C

35

30                                                                                               1500
                                                                                                 1000
25
                                                                                                  500
                                        Typ +25C

20
gm (A/V)                                                                                                                             Typ +25C
                                                                                    gm (A/V)                                         Min +85C

15

10

                                      Min +85C

5

                                                                                                 0

0                                                                                                      2  3             4          5  6          7

     2  3             4           5                6  7                                                                 VDD (Volts)

                      VDD (Volts)

FIGURE 12-18: IOH vs. VOH, VDD = 3 V                     FIGURE 12-20: IOH vs. VOH, VDD = 5 V
                                                                      0
0

                                                                                                          Min +85C

5                                                                                               10

           Min +85C

10
IOH (mA)
                                                                                       IOH (mA)  20
        Typ +25C
                                                                                                             Typ +25C
15

                                  Max 40C                                                      30

20                                                                                                                     Max 40C

25     0.5 1.0 1.5 2.0 2.5 3.0                                                                  40
     0            VOH (Volts)                                                                        1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

                                                                                                                        VOH (Volts)

1998 Microchip Technology Inc.                         Preliminary                                                                  DS30453B-page 87
PIC16C5X                                                                                                 PIC16C54/55/56/57

FIGURE 12-21: IOL vs. VOL, VDD = 3 V                             FIGURE 12-22: IOL vs. VOL, VDD = 5 V
          45                                                               90

40                      Max 40C                                                           80                      Max 40C

35                                                                                          70

30                                                                                          60
25
                                                                                                                                                  Typ +25C
                                                     Typ +25C
                                                                                            50
20
IOL (mA)                                                                                    40
                                                                                  IOL (mA)
                                                                                                                                                  Min +85C
15
                                                                                            30
                                                      Min +85C
                                                                                            20
10

5                                                                                           10

0                                                                                            0
0.0 0.5 1.0 1.5 2.0 2.5 3.0                                                                   0.0 0.5 1.0 1.5 2.0 2.5 3.0

                    VOL (Volts)                                                                                    VOL (Volts)

TABLE 12-2: INPUT CAPACITANCE FOR                                TABLE 12-3: INPUT CAPACITANCE FOR
                     PIC16C54/56                                                      PIC16C55/57

                         Typical Capacitance (pF)                                                        Typical Capacitance (pF)
    Pin
                                                                                                Pin      28L PDIP 28L SOIC
                          18L PDIP 18L SOIC

RA port           5.0                 4.3                                                                (600 mil)

RB port           5.0                 4.3                                                   RA port      5.2        4.8

MCLR              17.0                17.0                                                  RB port      5.6        4.7

OSC1              4.0                 3.5                                                   RC port      5.0        4.1

OSC2/CLKOUT       4.3                 3.5                                                   MCLR         17.0       17.0

T0CKI             3.2                 2.8                                                   OSC1         6.6        3.5

All capacitance values are typical at 25C. A part-to-part                                  OSC2/CLKOUT  4.6        3.5
variation of 25% (three standard deviations) should be
taken into account.                                                                         T0CKI        4.5        3.5

                                                                 All capacitance values are typical at 25C. A part-to-part
                                                                 variation of 25% (three standard deviations) should be
                                                                 taken into account.

DS30453B-page 88                                                 Preliminary                              1998 Microchip Technology Inc.
PIC16CR54A                                     PIC16C5X

13.0 ELECTRICAL CHARACTERISTICS - PIC16CR54A

Absolute Maximum Ratings
Ambient Temperature under bias ........................................................................................................... 55C to +125C
Storage Temperature.............................................................................................................................. 65C to +150C
Voltage on VDD with respect to VSS ..................................................................................................................0 to +7.5V
Voltage on MCLR with respect to VSS(2) ............................................................................................................0 to +14V

Voltage on all other pins with respect to VSS ................................................................................. 0.6V to (VDD + 0.6V)
Total Power Dissipation(1) ....................................................................................................................................800 mW

Max. Current out of VSS pin...................................................................................................................................150 mA

Max. Current into VDD pin........................................................................................................................................50 mA
Max. Current into an input pin (T0CKI only).....................................................................................................................500 A
Input Clamp Current, IIK (VI < 0 or VI > VDD) ....................................................................................................................20 mA
Output Clamp Current, IOK (V0 < 0 or V0 > VDD) .............................................................................................................20 mA
Max. Output Current sunk by any I/O pin ................................................................................................................25 mA

Max. Output Current sourced by any I/O pin...........................................................................................................20 mA

Max. Output Current sourced by a single I/O port (PORTA or B)............................................................................40 mA

Max. Output Current sunk by a single I/O port (PORTA or B) .................................................................................50 mA
   Note 1: Power Dissipation is calculated as follows: PDIS = VDD x {IDD -  IOH} +  {(VDD-VOH) x IOH} + (VOL x IOL)
   Note 2: Voltage spikes below Vss at the MCLR pin, inducing currents greater than 80 mA may cause latch-up. Thus,
               a series resistor of 50 to 100 should be used when applying a low level to the MCLR pin rather than pulling
               this pin directly to Vss.

   NOTICE: Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device.
   This is a stress rating only and functional operation of the device at those or any other conditions above those
   indicated in the operation listings of this specification is not implied. Exposure to maximum rating conditions for
   extended periods may affect device reliability.

1998 Microchip Technology Inc.  Preliminary  DS30453B-page 89
PIC16C5X                                                                             PIC16CR54A

TABLE 13-1: CROSS REFERENCE OF DEVICE SPECS FOR OSCILLATOR CONFIGURATIONS
                     AND FREQUENCIES OF OPERATION (COMMERCIAL DEVICES)

OSC  PIC16CR54A-04              PIC16CR54A-10         PIC16CR54A-20                  PIC16LCR54A-04

RC VDD: 2.5 V to 6.25 V

     IDD: 3.6 mA max at 6.0 V

     IPD: 6.0 A max at 2.5 V,  N/A                   N/A                            N/A

     WDT dis

     Freq: 4 MHz max

XT VDD: 2.5 V to 6.25 V

     IDD: 3.6 mA max at 6.0 V

     IPD: 6.0 A max at 2.5 V,  N/A                   N/A                            N/A

     WDT dis

     Freq: 4.0 MHz max

HS                              VDD: 4.5 V to 5.5 V  VDD: 4.5 V to 5.5 V

                                IDD: 10 mA max at 5.5 V IDD: 10 mA max at 5.5 V

                  N/A           IPD: 6.0 A max at 2.5 V, IPD: 6.0 A max at 2.5 V,  N/A

                                WDT dis               WDT dis

                                Freq: 10 MHz max     Freq: 20 MHz max

LP                                                                                   VDD: 2.0 V to 6.25 V

                                                                                     IDD: 20 A max at 32 kHz,

                  N/A           N/A                   N/A                                    2.0 V
                                                                                     IPD: 6.0 A max at 2.5 V,

                                                                                     WDT dis

                                                                                     Freq: 200 kHz max

The shaded sections indicate oscillator selections which should work by design, but are not tested. It is recommended
that the user select the device type from information in unshaded sections.

DS30453B-page 90                         Preliminary                              1998 Microchip Technology Inc.
PIC16CR54A                                                                     PIC16C5X

13.1 DC Characteristics: PIC16CR54A-04, 10, 20 (Commercial)
                                        PIC16CR54A-04I, 10I, 20I (Industrial)

           DC Characteristics     Standard Operating Conditions (unless otherwise specified)
           Power Supply Pins
                                  Operating Temperature             0C  TA  +70C (commercial)

                                                                    40C  TA  +85C (industrial)

Characteristic                    Sym Min Typ(1) Max Units                     Conditions

Supply Voltage                    VDD                         6.25  V
RC and XT options                            2.5              5.5   V

HS option                         4.5                               V Device in SLEEP mode

RAM Data Retention Voltage(2) VDR --              1.5* --           V See Section 7.4 for details on
                                                                            Power-on Reset
VDD Start Voltage to ensure       VPOR --             VSS     --
Power-on Reset

VDD Rise Rate to ensure           SVDD 0.05* --                -- V/ms See Section 7.4 for details on
Power-on Reset                                                                     Power-on Reset
Supply Current(3)                  IDD
RC(4) and XT options                                     2.0  3.6 mA FOSC = 4.0 MHz, VDD = 6.0V
                                                         0.8  1.8 mA FOSC = 4.0 MHz, VDD = 3.0V
HS option                                                90   350 A FOSC = 200 kHz, VDD = 2.5V
Power-Down Current(5)                                    4.8  10 mA FOSC = 10 MHz, VDD = 5.5V
Commercial                                               9.0  20 mA FOSC = 20 MHz, VDD = 5.5V

Power-Down Current(5)              IPD                        6.0 A VDD = 2.5V, WDT disabled
Industrial
                                                         1.0  8.0* A VDD = 4.0V, WDT disabled
                                                         2.0
                                                         3.0  15    A VDD = 6.0V, WDT disabled
                                                         5.0
                                                              25    A VDD = 6.0V, WDT enabled
                                   IPD
                                                              8.0 A VDD = 2.5V, WDT disabled
                                                         1.0
                                                         2.0  10* A VDD = 4.0V, WDT disabled
                                                         3.0
                                                         3.0  20* A VDD = 4.0V, WDT enabled
                                                         5.0
                                                              18    A VDD = 6.0V, WDT disabled

                                                              45    A VDD = 6.0V, WDT enabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

1998 Microchip Technology Inc.                  Preliminary                  DS30453B-page 91
PIC16C5X                                                      PIC16CR54A

13.2 DC Characteristics: PIC16CR54A-04E, 10E, 20E (Extended)

DC Characteristics           Standard Operating Conditions (unless otherwise specified)
Power Supply Pins            Operating Temperature 40C  TA  +125C (extended)

Characteristic               Sym Min Typ(1) Max Units         Conditions

Supply Voltage               VDD                          V
RC, XT and LP options                  3.25 -- 6.0        V

HS options                   4.5 -- 5.5                   V Device in SLEEP mode

RAM Data Retention Voltage(2) VDR -- 1.5* --

VDD Start Voltage to ensure  VPOR -- VSS --               V See Section 7.4 for details on
Power-on Reset                                                    Power-on Reset

VDD Rise Rate to ensure      SVDD 0.05* --            -- V/ms See Section 7.4 for details on
Power-on Reset                                                            Power-on Reset
Supply Current(3)             IDD
RC(4) and XT options                     -- 1.8       3.3 mA FOSC = 4.0 MHz, VDD = 5.5V
HS option                                -- 4.8       10 mA FOSC = 10 MHz, VDD = 5.5V
                                         -- 9.0       20 mA FOSC = 16 MHz, VDD = 5.5V
Power-Down Current(5)
                              IPD
                                         -- 5.0       22  A VDD = 3.25V, WDT enabled
                                         -- 0.8
                                                      18  A VDD = 3.25V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

DS30453B-page 92             Preliminary                      1998 Microchip Technology Inc.
PIC16CR54A                                                            PIC16C5X

13.3 DC Characteristics: PIC16LCR54A-04 (Commercial)
                                        PIC16LCR54A-04I (Industrial)

DC Characteristics                     Standard Operating Conditions (unless otherwise specified)
Power Supply Pins
                                       Operating Temperature          0C  TA  +70C (commercial)

                                                                      40C  TA  +85C (industrial)

Characteristic                    Sym Min Typ(1) Max Units            Conditions

Supply Voltage                    VDD 2.0             -- 6.25         V LP Option
                                                                      V Device in SLEEP mode
RAM Data Retention Voltage(2) VDR --       1.5* --                    V See Section 7.4 for details on

VDD Start Voltage to ensure       VPOR --             VSS  --                 Power-on Reset
Power-on Reset

VDD Rise Rate to ensure           SVDD 0.05* --            -- V/ms See Section 7.4 for details on
Power-on Reset                                                                 Power-on Reset

Supply Current(3)                 IDD  --

Power-Down Current(5)                                 10   20  A FOSC = 32 kHz, VDD = 2.0V
Commercial
                                                           70  A FOSC = 32 kHz, VDD = 6.0V
Power-Down Current(5)
Industrial                        IPD

                                       -- 1.0 6.0 A VDD = 2.5V, WDT disabled

                                       -- 2.0 8.0* A VDD = 4.0V, WDT disabled

                                       --             3.0  15  A VDD = 6.0V, WDT disabled

                                       --             5.0  25  A VDD = 6.0V, WDT enabled

                                  IPD

                                       -- 1.0 8.0 A VDD = 2.5V, WDT disabled

                                       -- 2.0 10* A VDD = 4.0V, WDT disabled

                                       -- 3.0 20* A VDD = 4.0V, WDT enabled

                                       --             3.0  18  A VDD = 6.0V, WDT disabled

                                       --             5.0  45  A VDD = 6.0V, WDT enabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

1998 Microchip Technology Inc.           Preliminary                DS30453B-page 93
PIC16C5X                                                           PIC16CR54A

13.4 DC Characteristics: PIC16CR54A-04, 10, 20, PIC16LCR54A-04 (Commercial)
                                        PIC16CR54A-04I, 10I, 20I, PIC16LCR54A-04I (Industrial)

DC Characteristics             Standard Operating Conditions (unless otherwise specified)
  All Pins Except
                               Operating Temperature        0C  TA  +70C (commercial)
Power Supply Pins
                                                        40C  TA  +85C (industrial)

                               Operating Voltage VDD range is described in Section 13.1 and Section 13.3.

Characteristic            Sym  Min         Typ(1)     Max   Units  Conditions

Input Low Voltage         VIL              -- 0.2 VDD       V Pin at hi-impedance
I/O ports                             VSS  -- 0.15 VDD      V
MCLR (Schmitt Trigger)                VSS  -- 0.15 VDD      V
T0CKI (Schmitt Trigger)               VSS  -- 0.15 VDD      V RC option only(4)
OSC1 (Schmitt Trigger)                VSS  -- 0.15 VDD      V XT, HS and LP options
OSC1                                  VSS
                                                            V VDD = 3.0V to 5.5V(5)
Input High Voltage        VIH                               V Full VDD range(5)
I/O ports                                                   V
                               2.0         --         VDD   V
MCLR (Schmitt Trigger)                                      V RC option only(4)
T0CKI (Schmitt Trigger)        0.6 VDD     --         VDD   V XT, HS and LP options
OSC1 (Schmitt Trigger)
OSC1                           0.85 VDD --            VDD

                               0.85 VDD --            VDD

                               0.85 VDD --            VDD

                               0.85 VDD --            VDD

Hysteresis of Schmitt     VHYS 0.15VDD* --            --    V

Trigger inputs

Input Leakage Current(3)  IIL                         +1.0           For VDD  5.5V
I/O ports                            1.0                   A VSS  VPIN  VDD,

MCLR                           5.0                                  Pin at hi-impedance
                                                            A VPIN = VSS + 0.25V(2)
T0CKI                                      0.5        +5.0  A VPIN = VDD(2)
OSC1                                                  +3.0  A VSS  VPIN  VDD
                               3.0        0.5        +3.0  A VSS  VPIN  VDD,

                               3.0        0.5                       XT, HS and LP options

Output Low Voltage        VOL
I/O ports
OSC2/CLKOUT                    --          --         0.5   V IOL = 10 mA, VDD = 6.0V
                                                            V IOL = 1.9 mA, VDD = 6.0V,
Output High Voltage(3)         --          --         0.5
I/O ports                                                           RC option only
OSC2/CLKOUT               VOH
                                                            V IOH = 4.0 mA, VDD = 6.0V
                               VDD 0.5 --            --    V IOH = 0.8 mA, VDD = 6.0V,

                               VDD 0.5 --            --            RC option only

* These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance

            only and is not tested.
       2: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified

            levels represent normal operating conditions. Higher leakage current may be measured at different input
            voltage.
       3: Negative current is defined as coming out of the pin.
       4: For the RC option, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the PIC16C5X
            be driven with external clock in RC mode.
       5: The user may use the better of the two specifications.

DS30453B-page 94                           Preliminary             1998 Microchip Technology Inc.
PIC16CR54A                                                                    PIC16C5X

13.5 DC Characteristics: PIC16CR54A-04E, 10E, 20E (Extended)

       DC Characteristics              Standard Operating Conditions (unless otherwise specified)
         All Pins Except
                                       Operating Temperature           40C  TA  +125C
       Power Supply Pins
                                       Operating Voltage VDD range is described in Section 13.2.

       Characteristic             Sym  Min         Typ(1)     Max      Units              Conditions

Input Low Voltage                 VIL              -- 0.15 VDD         V Pin at hi-impedance
I/O ports                                     Vss                      V
MCLR (Schmitt Trigger)                        Vss  -- 0.15 VDD         V
T0CKI (Schmitt Trigger)                       Vss                      V RC option only(4)
OSC1 (Schmitt Trigger)                        Vss  -- 0.15 VDD         V XT, HS and LP options
OSC1                                          Vss
                                                   -- 0.15 VDD         V For all VDD(5)
Input High Voltage                                                     V 4.0V < VDD  5.5V(5)
I/O ports                                          --         0.3 VDD  V VDD > 5.5V
                                                                       V
MCLR (Schmitt Trigger)            VIH                                  V
T0CKI (Schmitt Trigger)                                                V RC option only(4)
OSC1 (Schmitt Trigger)                 0.45 VDD --            VDD      V XT, HS and LP options
OSC1
                                       2.0         --         VDD

                                       0.36 VDD --            VDD

                                       0.85 VDD --            VDD

                                       0.85 VDD --            VDD

                                       0.85 VDD --            VDD

                                       0.7 VDD     --         VDD

Hysteresis of Schmitt             VHYS 0.15VDD* --            --       V

Trigger inputs

Input Leakage Current(3)          IIL                                           For VDD  5.5V
                                                                       A VSS  VPIN  VDD,
I/O ports                              1.0        0.5        +1.0
                                                                                Pin at hi-impedance
MCLR                                   5.0                            A VPIN = VSS + 0.25V(2)
                                                                       A VPIN = VDD(2)
T0CKI                                              0.5        +5.0     A VSS  VPIN  VDD
OSC1                                                                   A VSS  VPIN  VDD,
                                       3.0        0.5        +3.0
                                                                                XT, HS and LP options
                                       3.0        0.5        +3.0

Output Low Voltage                VOL
I/O ports
OSC2/CLKOUT                            --          --         0.6      V IOL = 8.7 mA, VDD = 4.5V
                                                                       V IOL = 1.6 mA, VDD = 4.5V,
                                       --          --         0.6
                                                                               RC option only
Output High Voltage (3)           VOH
                                                                       V IOH = 5.4 mA, VDD = 4.5V
I/O ports                              VDD 0.7 --            --       V IOH = 1.0 mA, VDD = 4.5V,

OSC2/CLKOUT                            VDD 0.7 --            --               RC option only

* These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance

            only and is not tested.
       2: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified

            levels represent normal operating conditions. Higher leakage current may be measured at different input
            voltage.
       3: Negative current is defined as coming out of the pin.
       4: For the RC option, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the PIC16C5X
            be driven with external clock in RC mode.
       5: The user may use the better of the two specifications.

1998 Microchip Technology Inc.                   Preliminary                                    DS30453B-page 95
PIC16C5X                                                                                PIC16CR54A

13.6 Timing Parameter Symbology and Load Conditions

The timing parameter symbols have been created following one of the following formats:

1. TppS2ppS

2. TppS

T

   F         Frequency                            T        Time

   Lowercase subscripts (pp) and their meanings:

pp

   2         to                                   mc       MCLR

   ck        CLKOUT                               osc      oscillator

   cy        cycle time                           os       OSC1

   drt       device reset timer                   t0       T0CKI

   io        I/O port                             wdt      watchdog timer

   Uppercase letters and their meanings:

S

   F         Fall                                 P        Period

   H         High                                 R        Rise

   I         Invalid (Hi-impedance)               V        Valid

   L         Low                                  Z        Hi-impedance

FIGURE 13-1: LOAD CONDITIONS

                       Pin                        CL = 50 pF for all pins except OSC2

                                          CL      15 pF for OSC2 in XT, HS or LP

                                                           options when external clock

                                     VSS                   is used to drive OSC1

DS30453B-page 96                              Preliminary               1998 Microchip Technology Inc.
PIC16CR54A                                                                               PIC16C5X

13.7 Timing Diagrams and Specifications
FIGURE 13-2: EXTERNAL CLOCK TIMING - PIC16CR54A

                         Q4       Q1                  Q2           Q3     Q4                Q1
OSC1
                                  1                          3         3  4              4
CLKOUT
                                                          2

TABLE 13-2: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16CR54A

AC Characteristics           Standard Operating Conditions (unless otherwise specified)

                             Operating Temperature    0C  TA  +70C (commercial)

                                                      40C  TA  +85C (industrial)

                                                      40C  TA  +125C (extended)

                             Operating Voltage VDD range is described in Section 13.1, Section 13.2 and Section 13.3.

Parameter  Sym                    Characteristic          Min Typ(1) Max Units              Conditions
    No.

           FOSC External CLKIN Frequency(2)               DC --           4.0 MHz XT osc mode

                                                          DC --           4.0 MHz HS osc mode (04)

                                                          DC --           10 MHz HS osc mode (10)

                                                          DC --           20 MHz HS osc mode (20)

                                                          DC -- 200 kHz LP osc mode

                             Oscillator Frequency(2)      DC --           4.0 MHz RC osc mode

                                                          0.1 --          4.0 MHz XT osc mode

                                                          4.0 --          4.0 MHz HS osc mode (04)

                                                          4.0 --          10 MHz HS osc mode (10)

                                                          4.0 --          20 MHz HS osc mode (20)

                                                                                            5.0 -- 200 kHz LP osc mode

  * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.
        2: All specified values are based on characterization data for that particular oscillator type under standard operating

             conditions with the device executing code. Exceeding these specified limits may result in an unstable oscillator operation
             and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.
        3: Instruction cycle period (TCY) equals four times the input oscillator time base period.

1998 Microchip Technology Inc.                      Preliminary                           DS30453B-page 97
PIC16C5X                                                                           PIC16CR54A

TABLE 13-2: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16CR54A (CON'T)

AC Characteristics     Standard Operating Conditions (unless otherwise specified)

                       Operating Temperature      0C  TA  +70C (commercial)

                                                  40C  TA  +85C (industrial)

                                                  40C  TA  +125C (extended)

                       Operating Voltage VDD range is described in Section 13.1, Section 13.2 and Section 13.3.

Parameter         Sym  Characteristic                    Min Typ(1) Max Units      Conditions
    No.

1          TOSC External CLKIN Period(2)                 250 --    -- ns XT osc mode

                                                         250 --    -- ns HS osc mode (04)

                                                         100 --    -- ns HS osc mode (10)

                                                         50 --     -- ns HS osc mode (20)

                                                         5.0 --    --  s LP osc mode
                                                         250 --
                       Oscillator Period(2)                        -- ns RC osc mode

                                                         250 -- 10,000 ns XT osc mode

                                                         250 -- 250 ns HS osc mode (04)

                                                         100 -- 250 ns HS osc mode (10)

                                                         50 -- 250 ns HS osc mode (20)

2                 TCY  Instruction Cycle Time(3)         5.0 -- 200    s LP osc mode
                                                         -- 4/FOSC --  --

3          TosL, TosH Clock in (OSC1) Low or High Time 50* --      -- ns XT oscillator

                                                         20* --    -- ns HS oscillator

                                                         2.0* --   --  s LP oscillator

4          TosR, TosF Clock in (OSC1) Rise or Fall Time  --    --  25* ns XT oscillator

                                                         --    --  25* ns HS oscillator

                                                         --    --  50* ns LP oscillator

  * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.
        2: All specified values are based on characterization data for that particular oscillator type under standard operating

             conditions with the device executing code. Exceeding these specified limits may result in an unstable oscillator operation
             and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.
        3: Instruction cycle period (TCY) equals four times the input oscillator time base period.

DS30453B-page 98                                  Preliminary                     1998 Microchip Technology Inc.
PIC16CR54A                                                                                      PIC16C5X

FIGURE 13-3: CLKOUT AND I/O TIMING - PIC16CR54A

                     Q4                                Q1                Q2                                Q3
                                                                                                11
OSC1

                                  10

CLKOUT

                                  13                              19 18                              12
                                       14                                               15                   16

I/O Pin                             17
(input)

I/O Pin         Old Value                                                                           New Value
(output)

                                                             20, 21
Note: All tests must be done with specified capacitive loads (see data sheet) 50 pF on I/O pins and CLKOUT.

TABLE 13-3: CLKOUT AND I/O TIMING REQUIREMENTS - PIC16CR54A

AC Characteristics                Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature           0C  TA  +70C (commercial)

                                                                 40C  TA  +85C (industrial)

                                                                 40C  TA  +125C (extended)

                                  Operating Voltage VDD range is described in Section 13.1, Section 13.2 and

                                  Section 13.3.

Parameter   Sym                                  Characteristic              Min            Typ(1)   Max             Units
    No.

10         TosH2ckL               OSC1 to CLKOUT(2)                          --                 15   30**            ns

11         TosH2ckH               OSC1 to CLKOUT(2)                          --                 15   30**            ns

12         TckR                   CLKOUT rise time(2)                        --                 5.0  15**            ns

13         TckF                   CLKOUT fall time(2)                        --                 5.0  15**            ns

14         TckL2ioV               CLKOUT to Port out valid(2)                --                 --   40**            ns

15         TioV2ckH               Port in valid before CLKOUT(2)         0.25 TCY+30* --                         --  ns

16         TckH2ioI               Port in hold after CLKOUT(2)               0*                 --               --  ns

17         TosH2ioV               OSC1 (Q1 cycle) to Port out valid(3)       --                 --   100*            ns

18         TosH2ioI               OSC1 (Q2 cycle) to Port input invalid  TBD                    --               --  ns

                                  (I/O in hold time)

19         TioV2osH               Port input valid to OSC1               TBD                    --               --  ns

                                  (I/O in setup time)

20         TioR                   Port output rise time(3)                   --                 10   25**            ns

21         TioF                   Port output fall time(3)                   --                 10   25**            ns

  * These parameters are characterized but not tested.
  ** These parameters are design targets and are not tested. No characterization data available at this time.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design guidance

             only and are not tested.
        2: Measurements are taken in RC Mode where CLKOUT output is 4 x TOSC.
        3: See Figure 13-1 for loading conditions.

1998 Microchip Technology Inc.                       Preliminary                                   DS30453B-page 99
PIC16C5X                                                                            PIC16CR54A

FIGURE 13-4: RESET, WATCHDOG TIMER, AND DEVICE RESET TIMER TIMING - PIC16CR54A

     VDD

  MCLR                                           30

Internal                                                 32                        32
    POR
                               32
    DRT

Time-out

   Internal                                                                 31
   RESET
Watchdog                                     34                                 34

     Timer
   RESET

   I/O pin
   (Note 1)

    Note 1: I/O pins must be taken out of hi-impedance mode by enabling the output drivers in software.

TABLE 13-4: RESET, WATCHDOG TIMER, AND DEVICE RESET TIMER - PIC16CR54A

AC Characteristics Standard Operating Conditions (unless otherwise specified)

                   Operating Temperature     0C  TA  +70C (commercial)

                                             40C  TA  +85C (industrial)

                                             40C  TA  +125C (extended)

                   Operating Voltage VDD range is described in Section 13.1, Section 13.2 and Section 13.3.

Parameter                                            Min Typ(1) Max Units

No.          Sym Characteristic                                                         Conditions

30           TmcL MCLR Pulse Width (low)             1.0* -- -- s VDD = 5.0V

31           Twdt Watchdog Timer Time-out Period 7.0* 18* 40* ms VDD = 5.0V (Commercial)

                   (No Prescaler)

32           TDRT Device Reset Timer Period          7.0* 18* 30* ms VDD = 5.0V (Commercial)

34           TioZ I/O Hi-impedance from MCLR Low -- -- 1.0* s

   * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design

            guidance only and are not tested.

DS30453B-page 100                            Preliminary                         1998 Microchip Technology Inc.
PIC16CR54A                                                           PIC16C5X

FIGURE 13-5: TIMER0 CLOCK TIMINGS - PIC16CR54A

           T0CKI

                                                 40              41

                                                         42

TABLE 13-5: TIMER0 CLOCK REQUIREMENTS - PIC16CR54A

    AC Characteristics            Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature       0C  TA  +70C (commercial)

                                                             40C  TA  +85C (industrial)

                                                             40C  TA  +125C (extended)

                                  Operating Voltage VDD range is described in Section 13.1, Section 13.2 and

                                  Section 13.3.

Parameter  Sym Characteristic                            Min     Typ(1) Max Units Conditions
    No.

40         Tt0H T0CKI High Pulse Width - No Prescaler 0.5 TCY + 20* -- -- ns

                                  - With Prescaler       10*         -- -- ns

41         Tt0L T0CKI Low Pulse Width - No Prescaler 0.5 TCY + 20* -- -- ns

                                  - With Prescaler       10*         -- -- ns

42         Tt0P T0CKI Period                         20 or TCY + 40* -- -- ns Whichever is greater.

                                                              N                N = Prescale Value

                                                                                            (1, 2, 4,..., 256)

   * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.

1998 Microchip Technology Inc.  Preliminary                                               DS30453B-page 101
PIC16C5X                        PIC16CR54A

NOTES:

DS30453B-page 102  Preliminary   1998 Microchip Technology Inc.
PIC16C54A                                      PIC16C5X

14.0 ELECTRICAL CHARACTERISTICS - PIC16C54A

Absolute Maximum Ratings

Ambient temperature under bias............................................................................................................ 55C to +125C
Storage temperature ............................................................................................................................. 65C to +150C
Voltage on VDD with respect to VSS ..................................................................................................................0 to +7.5V
Voltage on MCLR with respect to VSS................................................................................................................0 to +14V
Voltage on all other pins with respect to VSS ................................................................................. 0.6V to (VDD + 0.6V)
Total power dissipation(1) .....................................................................................................................................800 mW
Max. current out of VSS pin....................................................................................................................................150 mA
Max. current into VDD pin ......................................................................................................................................100 mA
Max. current into an input pin (T0CKI only)......................................................................................................................500 A
Input clamp current, IIK (VI < 0 or VI > VDD) ....................................................................................................................20 mA
Output clamp current, IOK (VO < 0 or VO > VDD) ..............................................................................................................20 mA
Max. output current sunk by any I/O pin..................................................................................................................25 mA
Max. output current sourced by any I/O pin ............................................................................................................20 mA
Max. output current sourced by a single I/O port (PORTA or B) .............................................................................50 mA
Max. output current sunk by a single I/O port (PORTA or B)...................................................................................50 mA

   Note 1: Power dissipation is calculated as follows: Pdis = VDD x {IDD -  IOH} +  {(VDD-VOH) x IOH} + (VOL x IOL)
   NOTICE: Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device.
  This is a stress rating only and functional operation of the device at those or any other conditions above those
  indicated in the operation listings of this specification is not implied. Exposure to maximum rating conditions for
  extended periods may affect device reliability.

1998 Microchip Technology Inc.  Preliminary  DS30453B-page 103
PIC16C5X                                                                                         PIC16C54A

TABLE 14-1: CROSS REFERENCE OF DEVICE SPECS FOR OSCILLATOR CONFIGURATIONS
                     AND FREQUENCIES OF OPERATION (COMMERCIAL DEVICES)

OSC PIC16C54A-04               PIC16C54A-10          PIC16C54A-20 PIC16LC54A-04

    VDD: 3.0V to 6.25V VDD: 3.0V to 6.25V VDD: 3.0V to 6.25V VDD: 3.0V to 6.25V

    IDD: 2.4 mA max. at IDD: 1.7 mA typ. at IDD: 1.7 mA typ. at IDD: 0.5 mA typ. at

RC          5.5V                       5.5V                  5.5V                  5.5V
    IPD: 4.0 A max. at        IPD: 0.25 A typ. at  IPD: 0.25 A typ. at  IPD: 0.25 A typ. at

    3.0V WDT dis               3.0V WDT dis          3.0V WDT dis          3.0V WDT dis

    Freq: 4 MHz max.           Freq: 4.0 MHz max. Freq: 4.0 MHz max. Freq: 4.0 MHz max.

    VDD: 3.0V to 6.25V VDD: 3.0V to 6.25V VDD: 3.0V to 6.25V VDD: 3.0V to 6.25V

    IDD 2.4 mA max. at IDD: 1.7 mA typ. at IDD: 1.7 mA typ. at IDD: 0.5 mA typ. at

XT          5.5V                       5.5V                  5.5V                  5.5V
    IPD: 4.0 A max. at        IPD: 0.25 A typ. at  IPD: 0.25 A typ. at  IPD: 0.25 A typ. at

    3.0V WDT dis               3.0V WDT dis          3.0V WDT dis          3.0V WDT dis

    Freq: 4 MHz max.           Freq: 4.0 MHz max. Freq: 4.0 MHz max. Freq: 4.0 MHz max.

                               VDD: 4.5V to 5.5V     VDD: 4.5V to 5.5V

                               IDD: 8.0 mA max. at IDD: 16 mA max. at

HS  N/A                        5.5V                  5.5V                  Do not use in
                                                                             HS mode
                               IPD: 4.0 A max. at IPD: 4.0 A max. at

                               3.0V WDT dis          3.0V WDT dis

                               Freq: 10 MHz max. Freq: 20 MHz max.

         VDD: 3.0V to 6.25V    Do not use in         Do not use in         VDD: 2.5V to 6.25V
         IDD: 14 A typ. at      LP mode               LP mode             IDD: 27 A max. at

                 32kHz, 3.0V                                                       32kHz, 2.5V
LP IPD: 0.25 A typ. at                                                            WDT dis
                                                                           IPD: 4.0 A max. at
                 3.0V WDT dis                                                      2.5V WDT dis
         Freq: 200 kHz max.                                                Freq: 200 kHz max.

The shaded sections indicate oscillator selections which should work by design, but are not

tested. It is recommended that the user select the device type from information in unshaded
sections.

OSC PIC16C54A/JW PIC16LV54A-02

    VDD: 3.0V to 6.25V VDD: 2.0V to 3.8V

    IDD: 2.4 mA max. at IDD: 0.5 mA typ. at

RC          5.5V                       3.0V
    IPD: 4.0 A max. at        IPD: 0.25 A typ. at

    3.0V WDT dis               3.0V WDT dis

    Freq: 4.0 MHz max. Freq: 2.0 MHz max.

    VDD: 3.0V to 6.25V VDD: 2.0V to 3.8V

    IDD 2.4 mA max. at IDD: 0.5 mA typ. at

XT          5.5V                       3.0V
    IPD: 4.0 A max. at        IPD: 0.25 A typ. at

    3.0V WDT dis               3.0V WDT dis

    Freq: 4.0 MHz max. Freq: 2.0 MHz max.

    VDD: 4.5V to 5.5V

    IDD: 8 mA max. at

HS          5.5V               Do not use in
    IPD: 4.0 A max. at          HS mode

    3.0V WDT dis

    Freq: 10 MHz max.

    VDD: 2.5V to 6.25V VDD: 2.0V to 3.8V

    IDD: 27 A max. at IDD: 27 A max. at

    32kHz, 2.5V                32kHz, 2.5V

LP  WDT dis                    WDT dis

    IPD: 4.0 A max. at IPD: 4.0 A max. at

    2.5V WDT dis               2.5V WDT dis

    Freq: 200 kHz max. Freq: 200 kHz max.

The shaded sections indicate oscillator selections

which should work by design, but are not tested. It

is recommended that the user select the device
type from information in unshaded sections.

DS30453B-page 104                                    Preliminary            1998 Microchip Technology Inc.
PIC16C54A                                                                     PIC16C5X

14.1 DC Characteristics: PIC16C54A-04, 10, 20 (Commercial)
                                        PIC16C54A-04I, 10I, 20I (Industrial)

           DC Characteristics           Standard Operating Conditions (unless otherwise specified)
           Power Supply Pins            Operating Temperature 0C  TA  +70C (commercial)

                                                                          40C  TA  +85C (industrial)

Characteristic                    Sym Min Typ(1) Max Units                    Conditions

Supply Voltage                    VDD

XT, RC and LP options                   3.0 -- 6.25 V
                                        4.5 -- 5.5 V
HS option
                                        -- 1.5* -- V Device in SLEEP mode
RAM Data Retention Voltage(2) VDR

VDD start voltage to ensure       VPOR -- VSS -- V See Section 7.4 for details on
Power-On Reset                                                                      Power-on Reset

VDD rise rate to ensure           SVDD  0.05* --      -- V/ms See Section 7.4 for details on
Power-On Reset                    IDD                                  Power-on Reset
Supply Current(3)                         -- 1.8
XT and RC(4) options              IPD     -- 2.4      2.4 mA FOSC = 4.0 MHz, VDD = 5.5V
HS option                                 -- 4.5      8.0 mA FOSC = 10 MHz, VDD = 5.5V
                                          -- 14       16 mA FOSC = 20 MHz, VDD = 5.5V
LP option, Commercial                     -- 17       29 A FOSC = 32 kHz, VDD = 3.0V, WDT disabled
LP option, Industrial                                 37 A FOSC = 32 kHz, VDD = 3.0V, WDT disabled
Power Down Current(5)                     -- 4.0
Commercial                                -- 0.25     12 A VDD = 3.0V, WDT enabled
                                          -- 5.0      4.0 A VDD = 3.0V, WDT disabled
Industrial                                -- 0.3      14 A VDD = 3.0V, WDT enabled
                                                      5.0 A VDD = 3.0V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

1998 Microchip Technology Inc.        Preliminary                           DS30453B-page 105
PIC16C5X                                                                PIC16C54A

14.2 DC Characteristics: PIC16C54A-04E, 10E, 20E (Extended)

           DC Characteristics        Standard Operating Conditions (unless otherwise specified)
           Power Supply Pins         Operating Temperature 40C  TA  +125C (extended)

Characteristic                 Sym Min Typ(1) Max Units      Conditions

Supply Voltage                 VDD

XT and RC options                    3.5 -- 5.5 V
                                     4.5 -- 5.5 V
HS option
                                     -- 1.5* -- V Device in SLEEP mode
RAM Data Retention Voltage(2) VDR

VDD start voltage to ensure    VPOR -- VSS -- V See Section 7.4 for details on
Power-On Reset                                                                   Power-on Reset

VDD rise rate to ensure        SVDD  0.05* --         -- V/ms See Section 7.4 for details on
Power-On Reset                 IDD                                     Power-on Reset
Supply Current(3)                      -- 1.8
XT and RC(4) options           IPD     -- 4.8         3.3 mA FOSC = 4.0 MHz, VDD = 5.5V
HS option                              -- 9.0         10 mA FOSC = 10 MHz, VDD = 5.5V
                                                      20 mA FOSC = 20 MHz, VDD = 5.5V
Power Down Current(5)                  -- 5.0
XT and RC options                      -- 0.8         22 A VDD = 3.5V, WDT enabled
                                       -- 4.0         18 A VDD = 3.5V, WDT disabled
HS option                              -- 0.25        22 A VDD = 3.5V, WDT enabled
                                                      18 A VDD = 3.5V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

DS30453B-page 106                    Preliminary             1998 Microchip Technology Inc.
PIC16C54A                                                            PIC16C5X

14.3 DC Characteristics: PIC16LC54A-04 (Commercial)
                                        PIC16LC54A-04I (Industrial)
                                        PIC16LC54A-04E (Extended)

DC Characteristics                      Standard Operating Conditions (unless otherwise specified)
Power Supply Pins
                                        Operating Temperature 0C  TA  +70C (commercial)
                                                                          40C  TA  +85C (industrial)
                                                                          40C  TA  +125C (extended)

Characteristic                    Sym Min Typ(1) Max Units           Conditions

Supply Voltage                    VDD

XT, RC and LP options                   2.5 -- 6.25 V
                                        -- 1.5* -- V Device in SLEEP mode
RAM Data Retention Voltage(2) VDR

VDD start voltage to ensure       VPOR -- VSS -- V See Section 7.4 for details on
Power-On Reset                                                                      Power-on Reset

VDD rise rate to ensure           SVDD  0.05* --      -- V/ms See Section 7.4 for details on
Power-On Reset                    IDD                                  Power-on Reset
Supply Current(3)                         -- 0.5
XT and RC(4) options              IPD     -- 11       25 mA FOSC = 4.0 MHz, VDD = 5.5V
LP option, Commercial                     -- 11       27 A FOSC = 32 kHz, VDD = 2.5V WDT disabled
LP option, Industrial                     -- 11       35 A FOSC = 32 kHz, VDD = 2.5V WDT disabled
LP option, Extended                                   37 A FOSC = 32 kHz, VDD = 2.5V WDT disabled
Power Down Current(5)                     -- 2.5
Commercial                                -- 0.25     12 A VDD = 2.5V, WDT enabled
                                          -- 2.5      4.0 A VDD = 2.5V, WDT disabled
Industrial                                -- 0.25     14 A VDD = 2.5V, WDT enabled
                                          -- 2.5      5.0 A VDD = 2.5V, WDT disabled
Extended                                  -- 0.25     15 A VDD = 2.5V, WDT enabled
                                                      7.0 A VDD = 2.5V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
            ance only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

1998 Microchip Technology Inc.        Preliminary                        DS30453B-page 107
PIC16C5X                                                              PIC16C54A

14.4 DC Characteristics: PIC16LV54A-02 (Commercial)
                                        PIC16LV54A-02 (Industrial)

DC Characteristics                 Standard Operating Conditions (unless otherwise specified)
Power Supply Pins                  Operating Temperature 0C  TA  +70C (commercial)

                                                                     20C  TA  +85C (industrial)

Characteristic               Sym Min Typ(1) Max Units               Conditions

Supply Voltage               VDD

XT, RC and LP options              2.0 -- 3.8 V
                                   -- 1.5* -- V Device in SLEEP mode
RAM Data Retention Voltage(2) VDR

VDD start voltage to ensure  VPOR -- VSS -- V See Section 7.4 for details on
Power-On Reset                                                                 Power-on Reset

VDD rise rate to ensure      SVDD  0.05* --           -- V/ms See Section 7.4 for details on
Power-On Reset               IDD                                       Power-on Reset
Supply Current(3)                    -- 0.5
XT and RC(4) options         IPD     -- 11            -- mA FOSC = 2.0 MHz, VDD = 3.0V
LP option, Commercial                -- 14            27 A FOSC = 32 kHz, VDD = 2.5V, WDT disabled
LP option, Industrial                                 35 A FOSC = 32 kHz, VDD = 2.5V, WDT disabled
Power Down Current(5)(6)             -- 2.5
Commercial                           -- 0.25          12 A VDD = 2.5V, WDT enabled
                                     -- 3.5           4.0 A VDD = 2.5V, WDT disabled
Industrial                           -- 0.3           14 A VDD = 2.5V, WDT enabled
                                                      5.0 A VDD = 2.5V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

       6: The oscillator start-up time can be as much as 8 seconds for XT and LP oscillator selection, if the SLEEP
            mode is entered or during initial power-up.

DS30453B-page 108                  Preliminary                      1998 Microchip Technology Inc.
PIC16C54A                                                            PIC16C5X

14.5 DC Characteristics: PIC16C54A-04, 10, 20, PIC16LC54A-04, PIC16LV54A-02 (Commercial)
                                        PIC16C54A-04I, 10I, 20I, PIC16LC54A-04I, PIC16LV54A-02I (Industrial)
                                        PIC16C54A-04E, 10E, 20E (Extended)

      DC Characteristics          Standard Operating Conditions (unless otherwise specified)
        All Pins Except           Operating Temperature 0C  TA  +70C (commercial)

      Power Supply Pins                                             40C  TA  +85C (industrial)
                                                                    20C  TA  +85C (industrial - PIC16LV54A-02I)
                                                                    40C  TA  +125C (extended)
                                  Operating Voltage VDD range is described in Section 14.1, Section 14.2 and

                                  Section 14.3.

      Characteristic              Sym Min        Typ(1)  Max Units   Conditions

Input Low Voltage         VIL

I/O ports                         VSS            --      0.2 VDD V Pin at hi-impedance

                                  VSS            --      0.8VDD   V 4.0V < VDD  5.5V(5)

MCLR (Schmitt Trigger)            VSS            --      0.15 VDD V

T0CKI (Schmitt Trigger)           VSS            --      0.15 VDD V

OSC1 (Schmitt Trigger)            VSS            --      0.15 VDD V RC option only(4)

OSC1                              VSS            --      0.3 VDD     XT, HS and LP options

Input High Voltage        VIH

I/O ports                         0.2 VDD+1V     --      VDD      V For all VDD(5)

                                  2.0            --      VDD      V 4.0V < VDD  5.5V(5)

MCLR (Schmitt Trigger)            0.85 VDD       --      VDD      V

T0CKI (Schmitt Trigger)           0.85 VDD       --      VDD      V

OSC1 (Schmitt Trigger)            0.85 VDD       --      VDD      V RC option only(4)

OSC1                              0.7 VDD        --      VDD      V XT, HS and LP options

Hysteresis of Schmitt             VHYS 0.15VDD*  --       --      V

Trigger inputs                                           +1.0            For VDD  5.5V
                                                          --      A VSS  VPIN  VDD,
Input Leakage Current(3) IIL      -1.0           0.5     +5.0     -- Pin at hi-impedance
I/O ports                                                +3.0     A VPIN = VSS +0.25V(2)
                                  --             --      +3.0     A VPIN = VDD(2)
MCLR                                                      --      A VSS  VPIN  VDD
                                  -5.0           --               A VSS  VPIN  VDD,
T0CKI
OSC1                                             0.5                     XT, HS and LP options

                                  -3.0           0.5

                                  -3.0           0.5

Output Low Voltage        VOL

I/O ports                         --             --      0.6      V IOL = 8.7 mA, VDD = 4.5V

OSC2/CLKOUT                       --             --      0.6      V IOL = 1.6 mA, VDD = 4.5V,

                                                                     RC option only

Output High Voltage       VOH
I/O ports(3)
                                  VDD-0.7        --      --       V IOH = -5.4 mA, VDD = 4.5V
OSC2/CLKOUT
                                  VDD-0.7        --      --       V IOH = -1.0 mA, VDD = 4.5V,

                                                                     RC option only

* These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance

            only and is not tested.
       2: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified

            levels represent normal operating conditions. Higher leakage current may be measured at different input
            voltage.
       3: Negative current is defined as coming out of the pin.
       4: For the RC option, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the PIC16C5X
            be driven with external clock in RC mode.
       5: The user may use the better of the two specifications.

1998 Microchip Technology Inc.                 Preliminary                           DS30453B-page 109
PIC16C5X                                                                                    PIC16C54A

14.6 Timing Parameter Symbology and Load Conditions

The timing parameter symbols have been created following one of the following formats:

1. TppS2ppS

2. TppS

T

   F         Frequency                            T            Time

   Lowercase subscripts (pp) and their meanings:

pp

   2         to                                   mc           MCLR

   ck        CLKOUT                               osc          oscillator

   cy        cycle time                           os           OSC1

   drt       device reset timer                   t0           T0CKI

   io        I/O port                             wdt          watchdog timer

   Uppercase letters and their meanings:

S

   F         Fall                                 P            Period

   H         High                                 R            Rise

   I         Invalid (Hi-impedance)               V            Valid

   L         Low                                  Z            Hi-impedance

FIGURE 14-1: LOAD CONDITIONS - PIC16C54A

                         Pin                      CL = 50 pF for all pins except OSC2

                                          CL      15 pF for OSC2 in XT, HS or LP

                                                               options when external clock

                                     VSS                       is used to drive OSC1

DS30453B-page 110                                 Preliminary               1998 Microchip Technology Inc.
PIC16C54A                                                                                PIC16C5X

14.7 Timing Diagrams and Specifications
FIGURE 14-2: EXTERNAL CLOCK TIMING - PIC16C54A

                         Q4       Q1                  Q2           Q3     Q4                Q1
OSC1
                                  1                             3      3  4              4
CLKOUT
                                                          2

TABLE 14-2: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16C54A

AC Characteristics           Standard Operating Conditions (unless otherwise specified)

                             Operating Temperature    0C  TA  +70C (commercial)

                                                      40C  TA  +85C (industrial)

                                                      20C  TA  +85C (industrial - PIC16LV54A-02I)

                                                      40C  TA  +125C (extended)

                             Operating Voltage VDD range is described in Section 14.1, Section 14.2 and Section 14.3.

Parameter  Sym                    Characteristic          Min Typ(1) Max Units              Conditions
    No.

           FOSC External CLKIN Frequency(2)               DC --           4.0 MHz XT osc mode

                                                          DC --           2.0 MHz XT osc mode (PIC16LV54A)

                                                          DC --           4.0 MHz HS osc mode (04)

                                                          DC --           10 MHz HS osc mode (10)

                                                          DC --           20 MHz HS osc mode (20)

                                                          DC -- 200 kHz LP osc mode

                             Oscillator Frequency(2)      DC --           4.0 MHz RC osc mode

                                                          DC --           2.0 MHz RC osc mode (PIC16LV54A)

                                                          0.1 --          4.0 MHz XT osc mode

                                                          0.1 --          2.0 MHz XT osc mode (PIC16LV54A)

                                                             4     --     4.0 MHz HS osc mode (04)

                                                             4     --     10 MHz HS osc mode (10)

                                                             4     --     20 MHz HS osc mode (20)

                                                             5     -- 200 kHz LP osc mode

  * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.
        2: All specified values are based on characterization data for that particular oscillator type under standard operating condi-

             tions with the device executing code. Exceeding these specified limits may result in an unstable oscillator operation and/or
             higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.
        3: Instruction cycle period (TCY) equals four times the input oscillator time base period.

1998 Microchip Technology Inc.                      Preliminary                           DS30453B-page 111
PIC16C5X                                                                        PIC16C54A

TABLE 14-2: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16C54A (CON'T)

AC Characteristics  Standard Operating Conditions (unless otherwise specified)

                    Operating Temperature      0C  TA  +70C (commercial)

                                               40C  TA  +85C (industrial)

                                               20C  TA  +85C (industrial - PIC16LV54A-02I)

                                               40C  TA  +125C (extended)

                    Operating Voltage VDD range is described in Section 14.1, Section 14.2 and Section 14.3.

Parameter  Sym      Characteristic                       Min Typ(1) Max Units   Conditions
    No.

1          TOSC External CLKIN Period(2)                 250 --   -- ns XT osc mode

                                                         500 --   -- ns XT osc mode (PIC16LV54A)

                                                         250 --   -- ns HS osc mode (04)

                                                         100 --   -- ns HS osc mode (10)

                                                         50 --    -- ns HS osc mode (20)

                                                         5.0 --   --   s LP osc mode
                                                         250 --
                    Oscillator Period(2)                          -- ns RC osc mode

                                                         500 --   -- ns RC osc mode (PIC16LV54A)

                                                         250 -- 10,000 ns XT osc mode

                                                         500 --   -- ns XT osc mode (PIC16LV54A)

                                                         250 -- 250 ns HS osc mode (04)

                                                         100 -- 250 ns HS osc mode (10)

                                                         50 -- 250 ns HS osc mode (20)

2          TCY      Instruction Cycle Time(3)            5.0 -- 200    s LP osc mode
                                                         -- 4/FOSC --  --

3          TosL, TosH Clock in (OSC1) Low or High Time 85* --     -- ns XT oscillator

                                                         20* --   -- ns HS oscillator

                                                         2.0* --  --   s LP oscillator

4          TosR, TosF Clock in (OSC1) Rise or Fall Time  --  --   25* ns XT oscillator

                                                         --  --   25* ns HS oscillator

                                                         --  --   50* ns LP oscillator

  * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.
        2: All specified values are based on characterization data for that particular oscillator type under standard operating condi-

             tions with the device executing code. Exceeding these specified limits may result in an unstable oscillator operation and/or
             higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.
        3: Instruction cycle period (TCY) equals four times the input oscillator time base period.

DS30453B-page 112                              Preliminary                     1998 Microchip Technology Inc.
PIC16C54A                                                                                       PIC16C5X

FIGURE 14-3: CLKOUT AND I/O TIMING - PIC16C54A

                     Q4                                Q1                Q2                          Q3

OSC1

                                  10                                                            11

CLKOUT

I/O Pin                          13                              19 18                              12
(input)                               14                                                15                  16

I/O Pin                             17                                                                      New Value
(output)
                 Old Value

                                                             20, 21
    Note: All tests must be done with specified capacitive loads (see data sheet) 50 pF on I/O pins and CLKOUT.

TABLE 14-3: CLKOUT AND I/O TIMING REQUIREMENTS - PIC16C54A

AC Characteristics                Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature           0C  TA  +70C (commercial)

                                                                 40C  TA  +85C (industrial)

                                                                 20C  TA  +85C (industrial - PIC16LV54A-02I)

                                                                 40C  TA  +125C (extended)

                                  Operating Voltage VDD range is described in Section 14.1, Section 14.2 and

                                  Section 14.3.

Parameter  Sym                                   Characteristic              Min             Typ(1)  Max               Units
    No.

10         TosH2ckL               OSC1 to CLKOUT(2)                          --                 15   30**              ns

11         TosH2ckH               OSC1 to CLKOUT(2)                          --                 15   30**              ns

12         TckR                   CLKOUT rise time(2)                        --                 5.0  15**              ns

13         TckF                   CLKOUT fall time(2)                        --                 5.0  15**              ns

14         TckL2ioV               CLKOUT to Port out valid(2)                --                 --   40**              ns

15         TioV2ckH               Port in valid before CLKOUT(2)         0.25 TCY+30* --             --                ns

16         TckH2ioI               Port in hold after CLKOUT(2)               0*                 --   --                ns

17         TosH2ioV               OSC1 (Q1 cycle) to Port out valid(3)       --                 --   100*              ns

18         TosH2ioI               OSC1 (Q2 cycle) to Port input invalid      TBD                --   --                ns

                                  (I/O in hold time)

19         TioV2osH               Port input valid to OSC1                   TBD                --   --                ns

                                  (I/O in setup time)

20         TioR                   Port output rise time(3)                   --                 10   25**              ns

21         TioF                   Port output fall time(3)                   --                 10   25**              ns

  * These parameters are characterized but not tested.
  ** These parameters are design targets and are not tested. No characterization data available at this time.
Note 1: Data in the Typical ("Typ") column is at 5V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.
        2: Measurements are taken in RC Mode where CLKOUT output is 4 x TOSC.
        3: See Figure 14-1 for loading conditions.

1998 Microchip Technology Inc.                       Preliminary                                   DS30453B-page 113
PIC16C5X                                                                                PIC16C54A

FIGURE 14-4: RESET, WATCHDOG TIMER, AND
                     DEVICE RESET TIMER TIMING - PIC16C54A

     VDD

  MCLR                                           30

Internal                                                 32                        32
    POR
                               32
    DRT

Time-out

   Internal                                                                 31
   RESET
Watchdog                                     34                                 34

     Timer
   RESET

   I/O pin
   (Note 1)

    Note 1: I/O pins must be taken out of hi-impedance mode by enabling the output drivers in software.

TABLE 14-4: RESET, WATCHDOG TIMER, AND DEVICE RESET TIMER - PIC16C54A

AC Characteristics Standard Operating Conditions (unless otherwise specified)

                   Operating Temperature     0C  TA  +70C (commercial)

                                             40C  TA  +85C (industrial)

                                             20C  TA  +85C (industrial - PIC16LV54A-02I)

                                             40C  TA  +125C (extended)

                   Operating Voltage VDD range is described in Section 14.1, Section 14.2 and Section 14.3.

Parameter                                        Min Typ(1) Max Units

No.          Sym Characteristic                                                     Conditions

30           TmcL MCLR Pulse Width (low)         100* -- -- ns VDD = 5.0V
                                                 1s -- -- -- VDD = 5.0V (PIC16LV54A only)

31           Twdt Watchdog Timer Time-out        9.0* 18* 30* ms VDD = 5.0V (Commercial)

                   Period (No Prescaler)

32           TDRT Device Reset Timer Period      9.0* 18* 30* ms VDD = 5.0V (Commercial)

34           TioZ I/O Hi-impedance from MCLR -- -- 100* ns

                   Low                           -- -- 1s -- (PIC16LV54A only)

   * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5V, 25C unless otherwise stated. These parameters are for design

            guidance only and are not tested.

DS30453B-page 114                            Preliminary                         1998 Microchip Technology Inc.
PIC16C54A                                                            PIC16C5X

FIGURE 14-5: TIMER0 CLOCK TIMINGS - PIC16C54A

           T0CKI

                                                 40              41

                                                         42

TABLE 14-5: TIMER0 CLOCK REQUIREMENTS - PIC16C54A

    AC Characteristics            Standard Operating Conditions (unless otherwise specified)

                                  Operating Temperature       0C  TA  +70C (commercial)

                                                             40C  TA  +85C (industrial)

                                                         20C  TA  +85C (industrial - PIC16LV54A-02I)

                                                             40C  TA  +125C (extended)

                                  Operating Voltage VDD range is described in Section 14.1, Section 14.2 and

                                  Section 14.3.

Parameter  Sym Characteristic                            Min     Typ(1) Max Units Conditions
    No.

40         Tt0H T0CKI High Pulse Width - No Prescaler 0.5 TCY + 20* -- -- ns

                                  - With Prescaler       10*         -- -- ns

41         Tt0L T0CKI Low Pulse Width - No Prescaler 0.5 TCY + 20* -- -- ns

                                  - With Prescaler       10*         -- -- ns

42         Tt0P T0CKI Period                         20 or TCY + 40* -- -- ns Whichever is greater.

                                                              N                N = Prescale Value

                                                                                            (1, 2, 4,..., 256)

   * These parameters are characterized but not tested.
Note 1: Data in the Typical ("Typ") column is at 5V, 25C unless otherwise stated. These parameters are for design guidance only

             and are not tested.

1998 Microchip Technology Inc.  Preliminary                                               DS30453B-page 115
PIC16C5X                        PIC16C54A

NOTES:

DS30453B-page 116  Preliminary   1998 Microchip Technology Inc.
PIC16CR57B                                     PIC16C5X

15.0 ELECTRICAL CHARACTERISTICS - PIC16CR57B

Absolute Maximum Ratings
Ambient Temperature under bias ........................................................................................................... 55C to +125C
Storage Temperature.............................................................................................................................. 65C to +150C
Voltage on VDD with respect to VSS ..................................................................................................................0 to +7.5V
Voltage on MCLR with respect to VSS................................................................................................................0 to +14V
Voltage on all other pins with respect to VSS ................................................................................. 0.6V to (VDD + 0.6V)
Total Power Dissipation(1) ....................................................................................................................................800 mW
Max. Current out of VSS pin...................................................................................................................................150 mA
Max. Current into VDD pin......................................................................................................................................100 mA
Max. Current into an input pin (T0CKI only).....................................................................................................................500 A
Input Clamp Current, IIK (VI < 0 or VI > VDD) ...................................................................................................................20 mA
Output Clamp Current, IOK (VO < 0 or VO > VDD) ............................................................................................................20 mA
Max. Output Current sunk by any I/O pin ................................................................................................................25 mA
Max. Output Current sourced by any I/O pin...........................................................................................................20 mA
Max. Output Current sourced by a single I/O port (PORTA, B or C) .......................................................................50 mA
Max. Output Current sunk by a single I/O port (PORTA, B or C) ............................................................................50 mA

   Note 1: Power Dissipation is calculated as follows: PDIS = VDD x {IDD -  IOH} +  {(VDD-VOH) x IOH} + (VOL x IOL)

   NOTICE: Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device.
   This is a stress rating only and functional operation of the device at those or any other conditions above those
   indicated in the operation listings of this specification is not implied. Exposure to maximum rating conditions for
   extended periods may affect device reliability.

1998 Microchip Technology Inc.  Preliminary  DS30453B-page 117
PIC16C5X                                                                          PIC16CR57B

TABLE 15-1: CROSS REFERENCE OF DEVICE SPECS FOR OSCILLATOR CONFIGURATIONS
                     AND FREQUENCIES OF OPERATION (COMMERCIAL DEVICES)

OSC  PIC16CR57B-04             PIC16CR57B-10         PIC16CR57B-20                PIC16LCR57B-04

RC VDD: 3.0V to 6.25V

     IDD: 2.5 mA max at 5.5V

     IPD: 4.0 A max at 3.0V,  N/A                   N/A                          N/A

     WDT dis

     Freq: 4.0 MHz max

XT VDD: 3.0V to 6.25V

     IDD: 2.5 mA max at 5.5V

     IPD: 4.0 A max at 3.0V,  N/A                   N/A                          N/A

     WDT dis

     Freq: 4.0 MHz max

HS                             VDD: 4.5V to 5.5V  VDD: 4.5V to 5.5V

                               IDD: 10 mA max at 5.5V IDD: 20 mA max at 5.5V

                   N/A         IPD: 4.0 A max at 3.0V, IPD: 4.0 A max at 3.0V,  N/A

                               WDT dis               WDT dis

                               Freq: 10 MHz max   Freq: 20 MHz max

LP                                                                                VDD: 2.5V to 6.25V

                                                                                  IDD: 32 A max at 32 kHz,

                   N/A         N/A                   N/A                                  2.5V
                                                                                  IPD: 4.0 A max at 2.5V,

                                                                                  WDT dis

                                                                                  Freq: 200 kHz max

The shaded sections indicate oscillator selections which should work by design, but are not tested. It is recommended
that the user select the device type from information in unshaded sections.

DS30453B-page 118                       Preliminary                               1998 Microchip Technology Inc.
PIC16CR57B                                                                     PIC16C5X

15.1 DC Characteristics: PIC16CR57B-04, 10, 20 (Commercial)
                                        PIC16CR57B-04I, 10I, 20I (Industrial)

           DC Characteristics          Standard Operating Conditions (unless otherwise specified)
           Power Supply Pins
                                       Operating Temperature   0C  TA  +70C (commercial)

                                                               40C  TA  +85C (industrial)

Characteristic                    Sym Min Typ(1) Max Units                     Conditions

Supply Voltage                    VDD                 -- 6.25  V
RC and XT options                            3.0      -- 5.5   V

HS option                              4.5                     V Device in SLEEP mode

RAM Data Retention Voltage(2) VDR --              1.5* --      V See Section 7.4 for details on
                                                                       Power-on Reset
VDD Start Voltage to ensure       VPOR --             VSS  --
Power-on Reset

VDD Rise Rate to ensure           SVDD 0.05* --            -- V/ms See Section 7.4 for details on
Power-on Reset                                                                 Power-on Reset
Supply Current(3)
RC(4) and XT options              IDD
HS option                                    -- 1.9 2.5 mA FOSC = 4 MHz, VDD = 5.5V
                                             -- 2.5 8.0 mA FOSC = 10 MHz, VDD = 5.5V
Power-Down Current(5)                        -- 4.7 17 mA FOSC = 20 MHz, VDD = 5.5V
Commercial
                                  IPD
Industrial
                                       --             4.0  12  A VDD = 3.0V, WDT enabled

                                       -- 0.25 4.0 A VDD = 3.0V, WDT disabled

                                       --             4.0  14  A VDD = 3.0V, WDT enabled

                                       -- 0.25 5.0 A VDD = 3.0V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
            only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

1998 Microchip Technology Inc.                  Preliminary                  DS30453B-page 119
PIC16C5X                                                      PIC16CR57B

15.2 DC Characteristics: PIC16CR57B-04E, 10E, 20E (Extended)

DC Characteristics           Standard Operating Conditions (unless otherwise specified)
Power Supply Pins            Operating Temperature 40C  TA  +125C (extended)

Characteristic               Sym Min Typ(1) Max Units         Conditions

Supply Voltage               VDD                          V
RC and XT options                      3.25 -- 6.0        V

HS options                   4.5 -- 5.5                   V Device in SLEEP mode

RAM Data Retention Voltage(2) VDR -- 1.5* --

VDD Start Voltage to ensure  VPOR -- VSS --               V See Section 7.4 for details on
Power-on Reset                                                    Power-on Reset

VDD Rise Rate to ensure      SVDD 0.05* --            -- V/ms See Section 7.4 for details on
Power-on Reset                                                            Power-on Reset
Supply Current(3)             IDD
RC(4) and XT options                     -- 1.9       3.3 mA FOSC = 4 MHz, VDD = 5.5V
HS option                                -- 4.8       10 mA FOSC = 10 MHz, VDD = 5.5V
                                         -- 9.0       20 mA FOSC = 20 MHz, VDD = 5.5V
Power-Down Current(5)
                              IPD
                                         -- 5.0       22  A VDD = 3.25V, WDT enabled
                                         -- 0.8
                                                      18  A VDD = 3.25V, WDT disabled

* These parameters are characterized but not tested.

Note 1: Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design
            guidance only and is not tested.

       2: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
       3: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus

            loading, oscillator type, bus rate, internal code execution pattern, and temperature also have an impact on
            the current consumption.

               a) The test conditions for all IDD measurements in active operation mode are:
                  OSC1 = external square wave, from rail-to-rail; all I/O pins tristated, pulled to
                  Vss, T0CKI = VDD, MCLR = VDD; WDT enabled/disabled as specified.

               b) For standby current measurements, the conditions are the same, except that
                  the device is in SLEEP mode.

       4: Does not include current through Rext. The current through the resistor can be estimated by the
            formula: IR = VDD/2Rext (mA) with Rext in k.

       5: The power down current in SLEEP mode does not depend on the oscillator type. Power down current is
            measured with the part in SLEEP mode, with all I/O pins in hi-impedance state and tied to VDD and VSS.

DS30453B-page 120            Preliminary                      1998 Microchip Technology Inc.
PIC16CR57B                                                            PIC16C5X

15.3 DC Characteristics: PIC16LCR57B-04 (Commercial)
                                        PIC16LCR57B-04I (Industrial)

            DC Characteristics         Standard Operating Conditions (unless otherwise specified)
            Power Supply Pins
                                       Operating Temperature          0C  TA  +70C (commercial)

                                                                      40C  TA  +85C (industrial)

Characteristic                    Sym Min Typ(1) Max Units            Conditions

Supply Voltage                    VDD 2.5             -- 6.25         V LP option
                                                                      V Device in SLEEP mode
RAM Data Retention Voltage(2) VDR --       1.5* --                    V See Section 7.4 for details on

VDD Start Voltage to ensure       VPOR --             VSS  --                 Power-on Reset
Power-on Reset

VDD Rise Rate to ensure           SVDD 0.05* --            -- V/ms See Section 7.4 for details on
Power-on Reset                                                                 Power-on Reset

Supply Current(3)                 IDD
Commercial
                                       --             12   28  A FOSC = 32 kHz, VDD = 2.5V,
Industrial
                                                                      WDT disabled

                                       --             15   37  A FOSC = 32 kHz, VDD = 2.5V,

                        &nb