电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

CDP1824D

器件型号:CDP1824D
器件类别:存储   
厂商名称:Intersil ( Renesas )
厂商官网:http://www.intersil.com/cda/home/
下载文档

器件描述

32 X 8 STANDARD SRAM, 710 ns, CDIP18

CDP1824D器件文档内容

                                                                                                               CDP1824,
                                                                                                              CDP1824C

March 1997                                                                                                 32-Word x 8-Bit Static RAM

Features                                                                           Description

Fast Access Time                                                                 The CDP1824 and CDP1824C are 32-word x 8-bit fully static
   - VDD = 5V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 710ns  CMOS random-access memories for use in CDP-1800
   - VDD = 10V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320ns   series microprocessor systems. These parts are compatible
                                                                                   with the CDP1802 microprocessor and will interface directly
No Precharge or Clock Required                                                   without additional components.

                                                                                   The CDP1824 is fully decoded and does not require a pre-
                                                                                   charge or clocking signal for proper operation. It has
                                                                                   common input and output and is operated from a single
                                                                                   voltage supply. The MRD signal (output disable control)
                                                                                   enables the three-state output drivers, and overrides the
                                                                                   MWR signal. A CS input is provided for memory expansion.

                                                                                   The CDP1824C is functionally identical to the CDP1824.
                                                                                   The CDP1824 has an operating range of 4V to 10.5V, and
                                                                                   the CDP1824C has an operating voltage range of 4V to
                                                                                   6.5V. The CDP1824 and CDP1824C are supplied in 18 lead
                                                                                   hermetic dual-in-line ceramic packages (D suffix), and in 18
                                                                                   lead dual-in-line plastic packages (E suffix).

Ordering Information

                 5V                            10V             PACKAGE                                     TEMPERATURE RANGE        PKG. NO.
CDP1824CE                      CDP1824E             PDIP                                                         -40oC to +85oC  E18.3
CDP1824CEX                     CDP1824EX                                                                                         E18.3
CDP1824CD                      CDP1824D                Burn-In                                                   -40oC to +85oC  D18.3
                                                    SBDIP

Pinout

            CDP1824, CDP1824C (PDIP, SBDIP)                                                                OPERATIONAL MODES
                             TOP VIEW

                                                                                   FUNCTION CS MRD MWR DATA PINS STATUS

                       MA4 1   18 VDD                                              READ                 0  0  X Output: High/Low Dependent
                       MA3 2   17 MWR
                       MA2 3   16 MRD                                                                         on Data
                       MA1 4   15 CS
                       MA0 5   14 BUS 0                                            WRITE                0  1  0 Input: Output Disabled
                     BUS 7 6   13 BUS 1
                     BUS 6 7   12 BUS 2                                            Not                  1  X  X Output Disabled:
                     BUS 5 8   11 BUS 3                                            Selected
                        VSS 9  10 BUS 4                                                                       High-Impedance State

                                                                                   Standby              0  1  1 Output Disabled:

                                                                                                              High-Impedance State

                                                                                   Logic 1 = High Logic 0 = Low X = Don't Care

CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.        File Number 1103.2

http://www.intersil.com or 407-727-9207 | Copyright Intersil Corporation 1999
                                                                                   6-37
                                                                               CDP1824, CDP1824C

Absolute Maximum Ratings                                                                          Thermal Information

DC Supply Voltage Range, (VDD)                                                                    Thermal Resistance (Typical)                           JA (oC/W) JC (oC/W)
   (All Voltages Referenced to VSS Terminal)
   CDP1824 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.5V to +11V             SBDIP Package . . . . . . . . . . . . . . . . . .          75        20

                                                                                                     PDIP Package . . . . . . . . . . . . . . . . . . .         75        N/A
                                                                                                  Storage Temperature Range (TSTG). . . . . . . . . . . .-65oC to +150oC
CDP1824C. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.5V to +7V

Input Voltage Range, All Inputs . . . . . . . . . . . . . -0.5V to VDD +0.5V                      Lead Temperature (During Soldering)
DC Input Current, Any One Input. . . . . . . . . . . . . . . . . . . . . . . . .10mA
                                                                                                     At distance 1/16 1/32 In. (1.59 0.79mm)
Operating Temperature Range          (TA)                                      -55oC      +125oC     from case for 10s max . . . . . . . . . . . . . . . . . . . . . . . . . . . . +265oC
   Package Type D . . . . . . . . .  ....
                                           .  .  .  .  .  .  .  .  .  .  .  .         to
Package Type E . . . . . . . . . . . . . . . . . . . . . . . . . . -40oC to +85oC

Recommended Operating Conditions At TA = Full Package Temperature Range.For maximum reliability, operating conditions

                                                                      should be selected so that operation is always within the following ranges:

                                                                                  CONDITION                                LIMITS

                                                                                                           CDP1824D                   CDP1824CD

                    PARAMETER                                                        VDD (V)            MIN         MAX            MIN                        MAX         UNITS
Supply Voltage Range                                                                     -
                                                                                                        4           10.5              4                         6.5       V

Recommended Input Voltage Range                                                       -                 VSS         VDD            VSS                         VDD        V
Input Signal Rise or Fall Time (Note 1)
                                                                                      5                 -            5                -                         5         s

tR, tF                                                                                10                -            2                -                         -         s

NOTE:

1. Input signal rise or fall times longer than these maxima can cause loss of stored data in either the selected or deselected mode.

Static Electrical Specifications At TA = -40oC to +85oC, Except as Noted:

                                                                CONDITIONS                                                 LIMITS

                                                                                                        CDP1824                          CDP1824C

                                          VO                                   VIN        VDD           (NOTE 1)                         (NOTE 1)
                       SYMBOL (V)
PARAMETER                                                                      (V)        (V)     MIN        TYP     MAX        MIN                      TYP         MAX  UNITS
                                                                                                                                                                            A
Quiescent Device       IDD                                -                    -          5       -          25         50         -                     100         200    A
Current                                                                                                                                                                     mA
                                                          -                    -          10      -          250     500           -                     -           -      mA
                                                                                                                                                                            mA
Output Low (Sink)      IOL                             0.4                     0, 5       5       1.8        2.2        -       1.8                      2.2         -      mA
Current                                                                                                                                                                      V
                                                       0.5                  0, 10         10      3.6        4.5        -          -                     -           -       V
                                                                                                                                                                             V
Output High (Source)   IOH                             4.6                     0, 5       5       -0.9       -1.1       -       -0.9                     -1.1        -       V
                                                                                                                                                                             V
Current                                                9.5                  0, 10         10      -1.8       -2.2       -          -                     -           -       V
                                                                                                                                                                             V
Output Voltage         VOL                                -                    0, 5       5       -          0       0.1           -                     0           0.1     V
Low-Level                                                                                                                                                                   A
                                                          -                 0, 10         10      -          0       0.1           -                     -           -      A
                                                                                                                                                                            mA
Output Voltage         VOH                                -                    0, 5       5       4.9        5          -       4.9                      5           -      mA
High-Level
                                                          -                 0, 10         10      9.9        10         -          -                     -           -

Input Low Voltage      VIL                       0.5, 4.5                      -          5       -          -       1.5           -                     -           1.5

                                                       1.9                     -          10      -          -          3          -                     -           -

Input High Voltage     VIH                       0.5, 9.5                      -          5       3.5        -          -       3.5                      -           -

                                                       1.9                     -          10      7          -          -          -                     -           -

Input Leakage Current  IIN                             Any                     0, 5       5       -          0.1   1            -                      0.1       1

                                                    Input                   0, 10         10      -          0.1   1            -                     -           -

Operating Current      IDD1                               -                    0, 5       5       -          4          8          -                     4           8

(Note 2)                                                  -                 0, 10         10      -          8          16         -                     -           -

                                                                                               6-38
                                                        CDP1824, CDP1824C

Static Electrical Specifications At TA = -40oC to +85oC, Except as Noted: (Continued)

                                               CONDITIONS                                            LIMITS

                                                                                       CDP1824                  CDP1824C

                                           VO        VIN   VDD                         (NOTE 1)                 (NOTE 1)
                        SYMBOL (V)
PARAMETER                                            (V)   (V)     MIN                 TYP       MAX MIN             TYP         MAX  UNITS
                                                                                                                                        A
Three-State Output      IOUT       0, 5              0, 5  5            -               0.2     2.0        -       0.2       2     A
                                                                                                                                        pF
Leakage Current                    0, 10 0, 10             10           -               0.2     2.0        -       -           -      pF

Input Capacitance       CIN        -                    -  -            -              5         7.5         -       5           7.5

Output Capacitance      COUT       -                    -  -            -              10        15          -       10          15

NOTES:
1. Typical values are for TA = +25oC and nominal VDD.
2. Outputs open circuited; Cycle time = 1s.

Dynamic Electrical Specifications at TA = -40oC to +85oC, VDD 5%, Input tR, tF = 10ns, CL = 50pF, RL = 200k; See Figure 1

                                           TEST                                                  LIMITS
                                      CONDITIONS
                                                                CDP1824D, CDP1824E                    CDP1824CD, CDP1824CE

                                                           (NOTE 1) (NOTE 2)                     (NOTE 1) (NOTE 2)

        PARAMETER       SYMBOL                 VDD (V)        MIN          TYP             MAX         MIN      TYP         MAX       UNITS
READ OPERATION

Access Time From              tAA                    5          -          400              710          -      400         710       ns
Address Change
                                               10               -          200              320          -      -           -         ns

Access Time From        tDOA                         5          -          300              710          -      300         710       ns
Chip Select
                                               10               -          150              320          -      -           -         ns

Output Active From MRD       tAM                     5          -          300              710          -      300         710       ns

                                               10               -          150              320          -      -           -         ns

NOTES:

1. Time required by a limit device to allow for the indicated function.
2. Time required by a typical device to allow for the indicated function. Typical values are for TA = +25oC and nominal VDD.

                                               MRD            tAM
                                                 MA        (NOTE 1)

                                                                   tAA

                                             CS                              (NOTE 1)
                                   DATA OUT                                     tDOA

                                                           HIGH IMPEDANCE

NOTES:
1. Minimum timing for valid data output longer times will initiate an earlier, but invalid output.
                                                            FIGURE 1. READ CYCLE TIMING DIAGRAMS

                                                                   6-39
                                             CDP1824, CDP1824C

Dynamic Electrical Specifications at TA = -40oC to +85oC, VDD 5%, Input tR, tF = 10ns, CL = 50pF, RL = 200k; See Figure 2

                                     TEST                                 LIMITS
                                CONDITIONS
                                             CDP1824D, CDP1824E                CDP1824CD, CDP1824CE

                                             (NOTE 1) (NOTE 2)                 (NOTE 1) (NOTE 2)

        PARAMETER       SYMBOL  VDD (V)      MIN             TYP       MAX     MIN       TYP      MAX                          UNITS
WRITE OPERATION

Write Pulse Width       tWRW           5     390             200       -          390    200      -                            ns

                                10           180             150       -              -  -        -                            ns

Data Setup Time         tDS            5     390             100       -          390    100      -                            ns

                                10           180             50        -              -  -        -                            ns

Data Hold Time          tDH            5     70              40        -          70     40       -                            ns

                                10           35              20        -              -  -        -                            ns

Chip Select Setup Time  tCS            5     425             210       -          425    210      -                            ns

                                10           215             110       -              -  -        -                            ns

Address Setup Time      tAS            5     640             500       -          640    500      -                            ns

                                10           390             300       -              -  -        -                            ns

NOTES:

1. Time required by a limit device to allow for the indicated function.
2. Time required by a typical device to allow for the indicated function. Typical values are for TA = +25oC and nominal VDD.

                                  MA                   tAS
                                   CS
                                                             tCS
                                MWR                              tWRW
                                 BUS
                                                                 tDS      tDH

                                FIGURE 2. WRITE CYCLE TIMING DIAGRAM

                                             DATA RETENTION
                                                     MODE

                              VDD            0.95 VDD        0.95 VDD
                                       tCDR
                                                       VDR
                                        VIH
                              CS VIL              tF             tR         tRC
                                             (NOTE 1)        (NOTE 1)
                                                                             VIH
                                                                                 VIL

NOTE: tR, tF > 1s.

                        FIGURE 3. LOW VDD DATA RETENTION WAVEFORMS AND TIMING DIAGRAM

                                                       6-40
                                               CDP1824, CDP1824C

Data Retention Specifications at TA = -40oC to +85oC; See Figure 3                                          LIMITS

                                                                           TEST CONDITIONS

                                                                 VDD                        CDP1824                 CDP1824C
                                                                 (V)
              PARAMETER            SYMBOL                          -                        MIN         MAX  MIN         MAX  UNITS
Data Retention Voltage                VDR                                                                                        V
Data Retention Quiescent Current       IDD                         -                        2.5         -           2.5  -      A
Chip Deselect to Data Retention       tCDR                         5                                                            ns
Time                                           VDR = 2.5V         10                        -           10          -    40     ns
                                               VDR = 2.5V          5                                                            ns
                                                                  10                        600         -           600  -      ns

                                                                                            300         -           -    -

Recovery to Normal Operation Time  tRC         VDR = 2.5V                                   600         -           600  -

                                                                                            300         -           -    -

                                   MA4         21                32 X 8-BIT
                                   MA3                             ARRAY
                                               ADDRESS
                                   MA2 3       DECODER
                                   MA1 4
                                   MA0 5

                                                                                            SENSE
                                                                                            AMPL

                                           17                                                      16
                                   MWR                                                                  MRD

                                      CS 15       I/O BUFFERS

                                   VDD = 18    6 7 8 10 11 12 13 14
                                   VSS = 9
                                               BUS BUS BUS BUS BUS BUS BUS BUS
                                                 76543210

                                               FIGURE 4. FUNCTIONAL DIAGRAM

                                               CPU/ROM SYSTEM                               RAM SYSTEM
                                                 ADDRESS

                                    MA0-MA7        MA0-MA7                                   MA0-MA7
                                                  TPA
                                             TPA  MRD                                       MRD
                                            MRD                                             MWR
                                            MWR        ROM
                                        CPU                                                      RAM
                                    CDP1802                CE0                               CDP1824
                                   BUS0-BUS7      BUS0-BUS7                                 CS
                                                                                            BUS0-BUS7

                                                              DATA
                                   FIGURE 5. CDP1824 (128 X 8) MINIMUM SYSTEM (128 X 8)

                                                           6-41
                                 CDP1824, CDP1824C

All Intersil semiconductor products are manufactured, assembled and tested under ISO9000 quality systems certification.

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design and/or specifications at any time without
notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate
and reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which
may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

For information regarding Intersil Corporation and its products, see web site http://www.intersil.com

Sales Office Headquarters

NORTH AMERICA                    EUROPE                  ASIA
Intersil Corporation             Intersil SA             Intersil (Taiwan) Ltd.
P. O. Box 883, Mail Stop 53-204  Mercure Center          Taiwan Limited
Melbourne, FL 32902              100, Rue de la Fusee    7F-6, No. 101 Fu Hsing North Road
TEL: (407) 724-7000              1130 Brussels, Belgium  Taipei, Taiwan
FAX: (407) 724-7240              TEL: (32) 2.724.2111    Republic of China
                                 FAX: (32) 2.724.22.05   TEL: (886) 2 2716 9310
                                                         FAX: (886) 2 2715 3029

                                 6-42
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved