电子工程世界电子工程世界电子工程世界

产品描述

搜索

CD74HCT373M96G4

器件型号:CD74HCT373M96G4
器件类别:半导体    逻辑   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档 在线购买

CD74HCT373M96G4在线购买

供应商 器件名称 价格 最低购买 库存  
CD74HCT373M96G4 ¥1.87 2000 点击查看 点击购买

器件描述

High Speed CMOS Logic Octal Transparent Latches with 3-State Outputs 20-SOIC -55 to 125

参数
产品属性属性值
3-state outputYes
Bits(#)8
ICC @ nom voltage(Max)(mA)0.08
RatingCatalog
tpd @ nom Voltage(Max)(ns)40
IOL(Max)(mA)6
Voltage(Nom)(V)5
IOH(Max)(mA)-6
Approx. price(US$)0.22 | 1ku
F @ nom voltage(Max)(Mhz)25
VCC(Max)(V)5.5
Operating temperature range(C)-55 to 125
Schmitt triggerNo
VCC(Min)(V)4.5
Technology FamilyHCT
Package GroupPDIP|20,SOIC|20

文档预览

CD74HCT373M96G4器件文档内容

                                                                            CD54HCT373, CD74HCT373

                                                           OCTAL TRANSPARENT D-TYPE LATCHES
                                                                               WITH 3-STATE OUTPUTS

                                                                                    SCLS453B FEBRUARY 2001 REVISED MAY 2003

  D 4.5-V to 5.5-V VCC Operation                               CD54HCT373 . . . F PACKAGE
  D Wide Operating Temperature Range of                    CD74HCT373 . . . E OR M PACKAGE

        55C to 125C                                                      (TOP VIEW)

  D Balanced Propagation Delays and                                                                 OE 1  20 VCC
                                                                                                    1Q 2  19 8Q
        Transition Times                                                                            1D 3  18 8D
                                                                                                    2D 4  17 7D
  D Standard Outputs Drive Up To 10 LS-TTL                                                          2Q 5  16 7Q
                                                                                                    3Q 6  15 6Q
        Loads                                                                                       3D 7  14 6D
                                                                                                    4D 8  13 5D
  D Significant Power Reduction Compared to                                                         4Q 9  12 5Q
                                                                                                  GND 10  11 LE
        LS-TTL Logic ICs

  D Inputs Are TTL-Voltage Compatible

description/ordering information

       The 'HCT373 devices are octal transparent
       D-type latches. When the latch-enable (LE) input
       is high, the Q outputs follow the data (D) inputs.
       When LE is low, the Q outputs are latched at the
       logic levels of the D inputs.

A buffered output-enable (OE) input can be used to place the eight outputs in either a normal logic state (high
or low) or the high-impedance state. In the high-impedance state, the outputs neither load nor drive the bus lines
significantly. The high-impedance state and increased drive provide the capability to drive bus lines without
interface or pullup components.

OE does not affect the internal operations of the latches. Old data can be retained or new data can be entered
while the outputs are in the high-impedance state.

To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup
resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

    ORDERING INFORMATION

TA  PACKAGE                                                 ORDERABLE                             TOP-SIDE
                                                           PART NUMBER                            MARKING

    PDIP E Tube                                          CD74HCT373E                            CD74HCT373E

                                            Tube           CD74HCT373M
55C to 125C SOIC M                                                                 HCT373M

                                            Tape and reel  CD74HCT373M96

    CDIP F Tube                                          CD54HCT373F3A CD54HCT373F3A

Package drawings, standard packing quantities, thermal data, symbolization, and PCB design
  guidelines are available at www.ti.com/sc/package.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.                                    Copyright  2003, Texas Instruments Incorporated
Products conform to specifications per the terms of Texas Instruments                             On products compliant to MIL-PRF-38535, all parameters are tested
standard warranty. Production processing does not necessarily include                             unless otherwise noted. On all other products, production
testing of all parameters.                                                                        processing does not necessarily include testing of all parameters.

                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                           1
CD54HCT373, CD74HCT373

OCTAL TRANSPARENT D-TYPE LATCHES
WITH 3-STATE OUTPUTS

SCLS453B FEBRUARY 2001 REVISED MAY 2003

                                                     FUNCTION TABLE
                                                         (each latch)

                                                     INPUTS     OUTPUT
                                                                     Q
                                                  OE LE      D

                                                  L  H       H         H

                                                  L  H       L         L

                                                  L  L       X         Q0

                                                  H  X       X         Z

logic diagram (positive logic)

                                            OE 1

   LE 11

                                                         C1                                     2
                                                                                                      1Q
          3                                              1D
   1D

                                                                              To Seven Other Channels

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

       Supply voltage range, VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0.5 V to 7 V
       Input clamp current, IIK (VI < 0 or VI > VCC) (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 mA
       Output clamp current, IOK (VO < 0 or VO > VCC) (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 mA
       Continuous output drain current per output, IO (VO = 0 to VCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 mA
       Continuous output source or sink current per output, IO (VO = 0 to VCC) . . . . . . . . . . . . . . . . . . . . . . . 25 mA
       Continuous current through VCC or GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 mA
       Package thermal impedance, JA (see Note 2): E package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69C/W

                                                                       M package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58C/W
       Storage temperature range, Tstg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65C to 150C

Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and
  functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not
  implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. The input and output voltage ratings may be exceeded if the input and output current ratings are observed.
              2. The package thermal impedance is calculated in accordance with JESD 51-7.

2                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                CD54HCT373, CD74HCT373

                                                               OCTAL TRANSPARENT D-TYPE LATCHES
                                                                                   WITH 3-STATE OUTPUTS

                                                                                        SCLS453B FEBRUARY 2001 REVISED MAY 2003

recommended operating conditions (see Note 3)

                                                                         TA = 25C             TA = 55C  TA = 40C  UNIT
                                                                         MIN MAX                TO 125C    TO 85C

                                                                                               MIN MAX     MIN MAX

VCC  Supply voltage                                                                 4.5 5.5 4.5 5.5 4.5 5.5 V
VIH  High-level input voltage
VIL  Low-level input voltage                                                        2          2           2           V
VI   Input voltage
VO   Output voltage                                                                    0.8          0.8          0.8 V
t/v  Input transition rise or fall rate
                                                                                       VCC          VCC          VCC V
                                                                                       VCC          VCC          VCC V
                                                                                        500          500          500 ns

NOTE 3: All unused inputs of the device must be held at VCC or GND to ensure proper device operation. Refer to the TI application report,
              Implications of Slow or Floating CMOS Inputs, literature number SCBA004.

electrical characteristics over recommended operating free-air temperature range (unless
otherwise noted)

PARAMETER                   TEST CONDITIONS                    VCC       TA = 25C             TA = 55C  TA = 40C  UNIT
                                                                         MIN MAX                TO 125C    TO 85C

                                                                                               MIN MAX     MIN MAX

VOH        VI = VIH or VIL               IOH = 20 A                          4.4             4.4         4.4         V
                                         IOH = 6 mA           4.5 V
VOL                                                                                            3.7         3.84
II                                                                           3.98
IOZ
ICC        VI = VIH or VIL               IOL = 20 A                                      0.1       0.1          0.1   V
ICC                                      IOL = 6 mA            4.5 V
                                                                                                    0.4          0.33
                                                                                        0.26

           VI = VCC or 0                                       5.5 V                   0.1         1           1 A

           VO = VCC or 0                                       5.5 V                   0.5         10          5 A

           VI = VCC or 0,                IO = 0                5.5 V                   8            160          80 A

           One input at VCC 2.1 V, Other inputs at 0 or VCC  4.5 V to                360          490          450 A
                                                                5.5 V

Ci                                                                                     10           10           10 pF

Co                                                                                     10           10           10 pF

Additional quiescent supply current per input pin, TTL inputs high, 1 unit load. For dual-supply systems, theoretical worst-case

(VI = 2.4 V, VCC = 5.5 V) specification is 1.8 mA.

                                                    HCT INPUT LOADING TABLE

                                                       INPUT UNIT LOAD

                                                       OE      1.5

                                                       Any D   0.4

                                                       LE      1

                                                      Unit load is ICC limit
                                                      specified in electrical

                                                      characteristics table (e.g.,

                                                      360 A max at 25C).

                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                        3
CD54HCT373, CD74HCT373

OCTAL TRANSPARENT D-TYPE LATCHES
WITH 3-STATE OUTPUTS

SCLS453B FEBRUARY 2001 REVISED MAY 2003

timing requirements over recommended operating free-air temperature range, VCC = 4.5 V (unless
otherwise noted) (see Figure 1)

   tw Pulse duration, LE high                                                      TA = 25C        TA = 55C        TA = 40C        UNIT
                                                                                                     TO 125C          TO 85C
   tsu Setup time, data before LE                                                  MIN MAX          MIN MAX           MIN MAX            ns
                                                                                     16                                  20              ns
   th  Hold time, data after LE                                                      13                24                                ns
                                                                                     10                                  16
                                                                                                       20
                                                                                                                         13
                                                                                                       15

switching characteristics over recommended operating free-air temperature range, VCC = 4.5 V
(unless otherwise noted) (see Figure 1)

   PARAMETER    FROM                    TO         LOAD                            TA = 25C        TA = 55C        TA = 40C        UNIT
               (INPUT)             (OUTPUT)  CAPACITANCE                                             TO 125C          TO 85C
         tpd                                                                       MIN MAX          MIN MAX           MIN MAX            ns
         ten       D                     Q      CL = 50 pF                                      32                                  40   ns
         tdis     LE                                                                            35                48                44   ns
         tt       OE                     Q      CL = 50 pF                                      35                53                44   ns
                  OE                     Q      CL = 50 pF                                      35                53
                                         Q      CL = 50 pF                                      12                                  44
                                                                                                                  53                15
                                                                                                                  18

operating characteristics, VCC = 5 V, TA = 25C                                                                       TYP UNIT
                                                                                                                        53 pF
                                                                        PARAMETER
  Cpd Power dissipation capacitance

4                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                               CD54HCT373, CD74HCT373

                                                                              OCTAL TRANSPARENT D-TYPE LATCHES
                                                                                                  WITH 3-STATE OUTPUTS

                                                                                                       SCLS453B FEBRUARY 2001 REVISED MAY 2003

                                          PARAMETER MEASUREMENT INFORMATION

                                                       VCC                               PARAMETER             S1          S2
                                                 S1                                                          Open        Closed
From Output                        Test   1 k                                                       tPZH    Closed        Open
  Under Test                       Point         S2                                      ten                 Open        Closed
                                                                                                            Closed        Open
                                                                                                    tPZL     Open         Open

                                                                                         tdis       tPHZ

                               CL                                                                   tPLZ
                  (see Note A)
                                                                                         tpd or tt

                                   LOAD CIRCUIT                                                              tw
                                                                                                 1.3 V
                                                                              Input                                                       3V
                                                                                                                         1.3 V

                                                                                                                                          0V

                                                                                                 VOLTAGE WAVEFORMS
                                                                                                    PULSE DURATION

                                                                3V            Reference                                                         3V
                                                                                                            1.3 V
CLR                                   1.3 V                                  Input
Input                                                                                                                                           0V
                                                    trec
CLK                                            1.3 V           0V                                  tsu          th

                  VOLTAGE WAVEFORMS                             3V            Data        1.3 V  2.7 V                   2.7 V             3V
                      RECOVERY TIME                                                      0.3 V                                   1.3 V
                                                                              Input
                                                                                                                                   0.3 V 0 V

                                                                0V                                      tr                       tf

                                                                                                   VOLTAGE WAVEFORMS
                                                                              SETUP AND HOLD AND INPUT RISE AND FALL TIMES

           Input  1.3 V                          1.3 V                   3V          Output                                              3V
                                                    tPHL                            Control                              1.3 V
      In-Phase    tPLH                                 90%               0V                                 1.3 V
         Output                                                                                   tPZL            1.3 V                  0V
                     1.3 V           90%            tPLH                 VOH          Output                      1.3 V
Out-of-Phase         10%                                 1.3 V  1.3 V         Waveform 1                                         tPLZ
         Output                          tr            10%                    (see Note B)                                               VCC
                  tPHL                                           10% VOL
                     90%           1.3 V                              tf                          tPZH                       10% VOL
                                     10%                                                                                         tPHZ
                                         tf                       90% VOH            Output
                                                                         VOL  Waveform 2                                     90% VOH
                                                                              (see Note B)
                                                                      tr                                                                 0 V

                        VOLTAGE WAVEFORMS                                                           VOLTAGE WAVEFORMS
PROPAGATION DELAY AND OUTPUT TRANSITION TIMES                                            OUTPUT ENABLE AND DISABLE TIMES

NOTES: A. CL includes probe and test-fixture capacitance.
             B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control.

                  Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.

             C. Phase relationships between waveforms were chosen arbitrarily. All input pulses are supplied by generators having the following

                  characteristics: PRR  1 MHz, ZO = 50 , tr = 6 ns, tf = 6 ns.
             D. For clock inputs, fmax is measured with the input duty cycle at 50%.
             E. The outputs are measured one at a time with one input transition per measurement.

             F. tPLZ and tPHZ are the same as tdis.
             G. tPZL and tPZH are the same as ten.
             H. tPLH and tPHL are the same as tpd.

                                          Figure 1. Load Circuit and Voltage Waveforms

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                       5
          www.ti.com                                     PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                11-Mar-2008

*All dimensions are nominal

Device                       Package Package Pins  SPQ      Reel Reel     A0 (mm)  B0 (mm)  K0 (mm) P1  W                                             Pin1
                               Type Drawing        2000  Diameter Width      10.8     13.0
                                                                                                 (mm) (mm) Quadrant
                                                           (mm) W1 (mm)
CD74HCT373M96                SOIC DW 20                                                     2.7  12.0 24.0 Q1
                                                           330.0 24.4

                                                   Pack Materials-Page 1
www.ti.com                             PACKAGE MATERIALS INFORMATION

                                                                                                                       11-Mar-2008

*All dimensions are nominal  Package Type Package Drawing Pins  SPQ   Length (mm) Width (mm) Height (mm)
              Device                                            2000
                             SOIC  DW  20                             346.0  346.0  41.0
      CD74HCT373M96

                                       Pack Materials-Page 2
                                                             PACKAGE OPTION ADDENDUM

www.ti.com                                                                 15-Oct-2009

PACKAGING INFORMATION

  Orderable Device  Status (1)  Package  Package  Pins Package Eco Plan (2) Lead/Ball Finish MSL Peak Temp (3)
    CD54HCT373F     ACTIVE        Type   Drawing             Qty
                    ACTIVE        CDIP
  CD54HCT373F3A     ACTIVE                    J   20  1      TBD      A42  N / A for Pkg Type
   CD74HCT373E      ACTIVE        CDIP
                    ACTIVE                    J   20  1      TBD      A42  N / A for Pkg Type
  CD74HCT373EE4     ACTIVE        PDIP
   CD74HCT373M      ACTIVE                    N   20 20      Pb-Free  CU NIPDAU N / A for Pkg Type
                    ACTIVE                                   (RoHS)
  CD74HCT373M96
CD74HCT373M96G4                 PDIP     N        20 20      Pb-Free  CU NIPDAU N / A for Pkg Type
                                                             (RoHS)
CD74HCT373MG4
                                SOIC     DW       20 25 Green (RoHS & CU NIPDAU Level-1-260C-UNLIM
                                                                        no Sb/Br)

                                SOIC     DW       20 2000 Green (RoHS & CU NIPDAU Level-1-260C-UNLIM
                                                                        no Sb/Br)

                                SOIC     DW       20 2000 Green (RoHS & CU NIPDAU Level-1-260C-UNLIM
                                                                        no Sb/Br)

                                SOIC     DW       20 25 Green (RoHS & CU NIPDAU Level-1-260C-UNLIM
                                                                        no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in
a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check
http://www.ti.com/productcontent for the latest availability information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements
for all 6 substances, including the requirement that lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered
at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and
package, or 2) lead-based die adhesive used between the die and leadframe. The component is otherwise considered Pb-Free (RoHS
compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame
retardants (Br or Sb do not exceed 0.1% by weight in homogeneous material)

(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder
temperature.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is
provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the
accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take
reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on
incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited
information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI
to Customer on an annual basis.

                                            Addendum-Page 1
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                               14-Jul-2012

*All dimensions are nominal

Device                       Package Package Pins  SPQ      Reel Reel A0       B0    K0    P1   W     Pin1
                               Type Drawing        2000  Diameter Width (mm)  (mm)  (mm)  (mm)
                                                                                                (mm) Quadrant
                                                           (mm) W1 (mm)       13.0   2.7  12.0
CD74HCT373M96                SOIC DW 20                                                         24.0  Q1
                                                           330.0 24.4 10.8

                                                   Pack Materials-Page 1
www.ti.com                             PACKAGE MATERIALS INFORMATION

                                                                                                                                      14-Jul-2012

*All dimensions are nominal  Package Type Package Drawing Pins  SPQ   Length (mm) Width (mm) Height (mm)
              Device                                            2000
                             SOIC  DW  20                             367.0  367.0  45.0
      CD74HCT373M96

                                       Pack Materials-Page 2
                                               IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46C and to discontinue any product or service per JESD48B. Buyers should
obtain the latest relevant information before placing orders and should verify that such information is current and complete. All
semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale supplied at the time
of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components which meet ISO/TS16949 requirements, mainly for automotive use. Components which
have not been so designated are neither designed nor intended for automotive use; and TI will not be responsible for any failure of such
components to meet such requirements.

Products                                                Applications

Audio                  www.ti.com/audio                 Automotive and Transportation www.ti.com/automotive

Amplifiers             amplifier.ti.com                 Communications and Telecom www.ti.com/communications

Data Converters        dataconverter.ti.com             Computers and Peripherals www.ti.com/computers

DLP Products          www.dlp.com                      Consumer Electronics  www.ti.com/consumer-apps

DSP                    dsp.ti.com                       Energy and Lighting   www.ti.com/energy

Clocks and Timers      www.ti.com/clocks                Industrial            www.ti.com/industrial

Interface              interface.ti.com                 Medical               www.ti.com/medical

Logic                  logic.ti.com                     Security              www.ti.com/security

Power Mgmt             power.ti.com                     Space, Avionics and Defense www.ti.com/space-avionics-defense

Microcontrollers       microcontroller.ti.com           Video and Imaging     www.ti.com/video

RFID                   www.ti-rfid.com

OMAP Mobile Processors www.ti.com/omap                  TI E2E Community      e2e.ti.com

Wireless Connectivity  www.ti.com/wirelessconnectivity

                       Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                                            Copyright 2012, Texas Instruments Incorporated
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved