电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

CD74HCT139E

器件型号:CD74HCT139E
器件类别:半导体    逻辑   
厂商名称:Harris
厂商官网:http://www.harris.com/
下载文档 在线购买

CD74HCT139E在线购买

供应商 器件名称 价格 最低购买 库存  
CD74HCT139E ¥4.65 1 点击查看 点击购买

器件描述

HC/UH SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDIP16

参数
CD74HCT139E功能数量 2
CD74HCT139E端子数量 16
CD74HCT139E最小工作温度 -55 Cel
CD74HCT139E最大工作温度 125 Cel
CD74HCT139E额定供电电压 4.5
CD74HCT139E最小供电/工作电压 2 V
CD74HCT139E最大供电/工作电压 6 V
CD74HCT139E加工封装描述 ROHS COMPLIANT, PLASTIC, DIP-16
CD74HCT139Ereach_compliant Yes
CD74HCT139E欧盟RoHS规范 Yes
CD74HCT139E中国RoHS规范 Yes
CD74HCT139E状态 Active
CD74HCT139E逻辑IC类型 OTHER DECODER/DRIVER
CD74HCT139Esub_category Decoder/Drivers
CD74HCT139E系列 HC/UH
CD74HCT139E输入条件 STANDARD
CD74HCT139Ejesd_30_code R-PDIP-T16
CD74HCT139Ejesd_609_code e4
CD74HCT139Eload_capacitance__cl_ 50 pF
CD74HCT139Emax_i_ol_ 0.0040 Amp
CD74HCT139Emoisture_sensitivity_level NOT APPLICABLE
CD74HCT139E输出极性 INVERTED
CD74HCT139E包装材料 PLASTIC/EPOXY
CD74HCT139Epackage_code DIP
CD74HCT139Epackage_equivalence_code DIP16,.3
CD74HCT139E包装形状 RECTANGULAR
CD74HCT139E包装尺寸 IN-LINE
CD74HCT139Epeak_reflow_temperature__cel_ NOT SPECIFIED
CD74HCT139Epower_supplies__v_ 2/6
CD74HCT139Eprop._delay_nom_sup 44 ns
CD74HCT139E传播延迟TPD 220 ns
CD74HCT139Equalification_status COMMERCIAL
CD74HCT139Eseated_height_max 5.08 mm
CD74HCT139E表面贴装 NO
CD74HCT139E工艺 CMOS
CD74HCT139E温度等级 MILITARY
CD74HCT139E端子涂层 NICKEL PALLADIUM GOLD
CD74HCT139E端子形式 THROUGH-HOLE
CD74HCT139E端子间距 2.54 mm
CD74HCT139E端子位置 DUAL
CD74HCT139Etime_peak_reflow_temperature_max__s_ NOT SPECIFIED
CD74HCT139Elength 19.3 mm
CD74HCT139Ewidth 7.62 mm

文档预览

CD74HCT139E器件文档内容

              SEMICONDUCTOR                                                 CD74HC139,
September 1997                                                             CD74HCT139

                                                                                        High Speed CMOS Logic
                                                                    Dual 2-to-4 Line Decoder/Demultiplexer

Features                                                               Description

Multifunction Capability                                             The Harris CD74HC139, CD74HCT139 contain two
   - Binary to 1 of 4 Decoders or 1 to 4 Line                          independent binary to one of four decoders each with a
      Demultiplexer                                                    single active low enable input (1E or 2E). Data on the select
                                                                       inputs (1A0 and 1A1 or 2A0 and 2A1) cause one of the four
Active Low Mutually Exclusive Outputs                                normally high outputs to go low.

Fanout (Over Temperature Range)                                      If the enable input is high all four outputs remain high. For
   - Standard Outputs . . . . . . . . . . . . . . . 10 LSTTL Loads     demultiplexer operation the enable input is the data input.
   - Bus Driver Outputs . . . . . . . . . . . . . 15 LSTTL Loads       The enable input also functions as a chip select when these
                                                                       devices are cascaded. This device is functionally the same
Wide Operating Temperature Range . . . -55oC to 125oC                as the CD4556B and is pin compatible with it.

Balanced Propagation Delay and Transition Times                      The outputs of these devices can drive 10 low power
                                                                       Schottky TTL equivalent loads. The 74HCT logic family is
Significant Power Reduction Compared to LSTTL                        functionally as well as pin equivalent to the 74LS logic family.
   Logic ICs
                                                                       Ordering Information
HC Types
   - 2V to 6V Operation                                                PART NUMBER TEMP. RANGE (oC) PACKAGE          PKG.
   - High Noise Immunity: NIL = 30%, NIH = 30%of VCC at                                                               NO.
      VCC = 5V
                                                                       CD74HC139E   -55 to 125                       16 Ld PDIP E16.3
HCT Types
   - 4.5V to 5.5V Operation                                            CD74HCT139E  -55 to 125                       16 Ld PDIP E16.3
   - Direct LSTTL Input Logic Compatibility,
      VIL= 0.8V (Max), VIH = 2V (Min)                                  CD74HC139M   -55 to 125                       16 Ld SOIC M16.15
   - CMOS Input Compatibility, Il  1A at VOL, VOH
                                                                       NOTES:
Memory Decoding, Data Routing, Code Conversion
                                                                        1. When ordering, use the entire part number. Add the suffix 96 to
                                                                            obtain the variant in the tape and reel.

                                                                        2. Die is available which meets all electrical specifications. Please
                                                                            contact your local sales office or Harris customer service for
                                                                            ordering information.

Pinout

                                     CD74HC139, CD74HCT139
                                               (PDIP, SOIC)
                                                TOP VIEW

                                        1E 1                           16 VCC
                                      1A0 2                            15 2E
                                      1A1 3                            14 2A0
                                      1Y0 4                            13 2A1
                                      1Y1 5                            12 2Y0
                                      1Y2 6                            11 2Y1
                                      1Y3 7                            10 2Y2
                                     GND 8                              9 2Y3

CAUTION: These devices are sensitive to electrostatic discharge. Users should follow proper IC Handling Procedures.  File Number 1545.1

Copyright Harris Corporation 1997                                 1
                          CD74HC139, CD74HCT139

Functional Diagram

                                     2 (14)      4 (12)
                             A0                            Y0

                                     3 (13)      5 (11)
                             A1                            Y1

                                     1 (15)      6 (10)
                              E                            Y2

                                                 7 (9)
                                                           Y3

                                  TRUTH TABLE

                       INPUTS ENABLE SELECT      OUTPUTS

                       E  A1  A0             Y3  Y2  Y1                        Y0

                       0  0   0              1   1                          1  0

                       0  0   1              1   1                          0  1

                       0  1   0              1   0                          1  1

                       0  1   1              0   1                          1  1

                       1  X   X              1   1                          1  1

                       NOTE: X = Don't Care, Logic 1 = High, Logic 0 = Low

Logic Diagram

               2 (14)                                                              4 (12)
                   A0                                                              Y0

               3 (13)                                                              5 (11)
                   A1                                                              Y1

               1 (15)                                                              6 (10)
                    E                                                              Y2

                                                                                   7 (9)
                                                                                   Y3

                                             2
                                      CD74HC139, CD74HCT139

Absolute Maximum Ratings                                                                  Thermal Information

DC Supply Voltage, VCC . . . . . . . . . . . . . . . . . . . . . . . . -0.5V to 7V        Thermal Resistance (Typical, Note 3)                                       JA (oC/W)
DC Input Diode Current, IIK
                                                                                             PDIP Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     90
   For VI < -0.5V or VI > VCC + 0.5V . . . . . . . . . . . . . . . . . . . . . .20mA
DC Output Diode Current, IOK                                                                 SOIC Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     115
                                                                                          Maximum Junction Temperature . . . . . . . . . . . . . . . . . . . . . . . 150oC
   For VO < -0.5V or VO > VCC + 0.5V . . . . . . . . . . . . . . . . . . . .20mA         Maximum Storage Temperature Range . . . . . . . . . .-65oC to 150oC
DC Output Source or Sink Current per Output Pin, IO                                       Maximum Lead Temperature (Soldering 10s) . . . . . . . . . . . . . 300oC

   For VO > -0.5V or VO < VCC + 0.5V . . . . . . . . . . . . . . . . . . . .25mA            (SOIC - Lead Tips Only)
DC VCC or Ground Current, ICC or IGND . . . . . . . . . . . . . . . . . .50mA

Operating Conditions

Temperature Range (TA) . . . . . . . . . . . . . . . . . . . . . -55oC to 125oC
Supply Voltage Range, VCC

   HC Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2V to 6V
   HCT Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4.5V to 5.5V
DC Input or Output Voltage, VI, VO . . . . . . . . . . . . . . . . . 0V to VCC
Input Rise and Fall Time
   2V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1000ns (Max)
   4.5V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 500ns (Max)
   6V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400ns (Max)

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation
of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTE:

3. JA is measured with the component mounted on an evaluation PC board in free air.

DC Electrical Specifications

                                    TEST      VCC                                            25oC        -40oC TO 85oC -55oC TO 125oC
                               CONDITIONS      (V)
     PARAMETER     SYMBOL                                                              MIN TYP MAX MIN MAX MIN MAX UNITS
HC TYPES                      VI (V) IO (mA)
High Level Input
Voltage            VIH        -       -       2                                        1.5   -     -     1.5          -         1.5                                  -  V

Low Level Input                               4.5                                      3.15  -     -     3.15         -         3.15                                 -  V
Voltage
                                              6                                        4.2   -     -     4.2          -         4.2                                  -  V
High Level Output
Voltage            VIL        -       -       2                                           -  -     0.5   -            0.5       -     0.5                               V
CMOS Loads
                                              4.5                                         -  -     1.35  -            1.35      -     1.35                              V
High Level Output
Voltage                                       6                                           -  -     1.8   -            1.8       -     1.8                               V
TTL Loads
                   VOH VIH or VIL -0.02       2                                        1.9   -     -     1.9          -         1.9                                  -  V
Low Level Output
Voltage                               -0.02   4.5                                      4.4   -     -     4.4          -         4.4                                  -  V
CMOS Loads
                                      -0.02   6                                        5.9   -     -     5.9          -         5.9                                  -  V
Low Level Output
Voltage                               -       -                                           -  -     -     -            -         -                                    -  V
TTL Loads
                                      -4      4.5                                      3.98  -     -     3.84         -         3.7                                  -  V
Input Leakage
Current                               -5.2    6                                        5.48  -     -     5.34         -         5.2                                  -  V
Quiescent Device
Current            VOL VIH or VIL 0.02        2                                           -  -     0.1   -            0.1       -     0.1                               V

                                      0.02    4.5                                         -  -     0.1   -            0.1       -     0.1                               V

                                      0.02    6                                           -  -     0.1   -            0.1       -     0.1                               V

                                      -       -                                           -  -     -     -            -         -                                    -  V

                                      4       4.5                                         -  -     0.26  -            0.33      -     0.4                               V

                                      5.2     6                                           -  -     0.26  -            0.33      -     0.4                               V

                   II         VCC or  -       6                                           -  -     0.1  -            1        -     1                                A

                              GND

                   ICC        VCC or  0       6                                           -  -     8     -            80        -     160                               A

                              GND

                                                                                       3
                                            CD74HC139, CD74HCT139

DC Electrical Specifications (Continued)

                                      TEST        VCC                          25oC                -40oC TO 85oC -55oC TO 125oC
                                 CONDITIONS        (V)
     PARAMETER          SYMBOL                                        MIN TYP MAX MIN MAX MIN MAX UNITS
                                VI (V) IO (mA)
HCT TYPES
                        VIH     -            -    4.5 to                 2     -         -         2        -       2     -      V
High Level Input
Voltage                                                 5.5

Low Level Input         VIL     -            -    4.5 to                 -     -         0.8       -        0.8     -     0.8    V
Voltage
                                                        5.5
High Level Output
Voltage                 VOH VIH or VIL -0.02            4.5           4.4      -         -         4.4      -       4.4   -      V
CMOS Loads

High Level Output                            -4         4.5           3.98     -         -         3.84     -       3.7   -      V
Voltage
TTL Loads

Low Level Output        VOL VIH or VIL 0.02             4.5              -     -         0.1       -        0.1     -     0.1    V
Voltage
CMOS Loads

Low Level Output                             4          4.5              -     -         0.26      -        0.33    -     0.4    V
Voltage
TTL Loads

Input Leakage           II      VCC and      0          5.5              -               0.1      -        1      -     1     A
Current
                                GND

Quiescent Device        ICC     VCC or       0          5.5              -     -         8         -        80      -     160    A
Current
                                GND

Additional Quiescent    ICC     VCC          -    4.5 to                 -     100 360             -        450     -     490    A
Device Current Per              -2.1
Input Pin: 1 Unit Load                                  5.5
(Note 4)

NOTE:
4. For dual-supply systems theoretical worst case (VI = 2.4V, VCC = 5.5V) specification is 1.8mA.

HCT Input Loading Table

INPUT                                 UNIT LOADS

               All                          0.7

NOTE: Unit Load is ICC limit specified in DC Electrical Table, e.g.,
360A max at 25oC.

Switching Specifications Input tr, tf = 6ns

                                                      TEST   VCC                  25oC                  -40oC TO      -55oC TO
                                SYMBOL CONDITIONS            (V)                                           85oC         125oC

            PARAMETER           tPLH, tPHL CL = 50pF          2             MIN TYP MAX MIN MAX                     MIN MAX UNITS
HC TYPES                                                     4.5
Propagation Delay                                             6             -        - 145               -  180        -  220 ns
                                                              2
    A0, A1 to Outputs                                        4.5            -        -         29        -     36      -  44     ns
                                                              6
                                                              5             -        -         25        -     31      -  38     ns
                                                              5
E to Outputs                    tPLH, tPHL CL = 50pF                        -        - 135               -  170        -  205 ns

                                                                            -        -         27        -     34      -  41     ns

                                                                            -        -         23        -     29      -  35     ns

Select to Output                tPLH, tPHL   CL = 15pF                      -        12        -         -       -     -     -   ns
Enable to Output                tPLH, tPHL   CL = 15pF
                                                                            -        11        -         -       -     -     -   ns

                                                                      4
                                          CD74HC139, CD74HCT139

Switching Specifications Input tr, tf = 6ns (Continued)

                                                        TEST  VCC      25oC                -40oC TO            -55oC TO
                                                                                              85oC               125oC

        PARAMETER                  SYMBOL CONDITIONS (V)            MIN TYP MAX MIN MAX                      MIN MAX UNITS

Output Transition Time (Figure 1) tTLH, tTHL CL = 50pF        2     -  -     75            -     95          -           110 ns

                                                              4.5   -  -     15            -     19          -           22       ns

                                                              6     -  -     13            -     16          -           19       ns

Power Dissipation                  CPD                  -     5     -  55         -        -     -           -           -        pF
Capacitance, (Notes 5, 6)

Input Capacitance                  CIN                  -     -     -  -     10            -     10          -           10       pF
HCT TYPES
Propagation Delay

    A0, A1 to Outputs              tPLH,  CL = 50pF           4.5   -  -     34            -     43          -           51       ns

    E to Outputs                   tPHL

    Select to Output               tPLH,  CL = 50pF           4.5   -  -     34            -     43          -           51       ns
    Enable to Output
Output Transition Time             tPHL
(Figure 2)
                                   tPLH, tPHL CL = 15pF       5     -  14         -        -     -           -           -        ns

                                   tPLH, tPHL CL = 15pF       5     -  14         -        -     -           -           -        ns

                                   tTLH, tTHL CL = 50pF       4.5   -  -     15            -     19          -           22       ns

Power Dissipation                  CPD                  -     5     -  59         -        -     -           -           -        pF
Capacitance, (Notes 5, 6)

Input Capacitance                  CIN                  -     -     -  -     10            -     10          -           10       pF

NOTES:

5. CPD is used to determine the dynamic power consumption, per decoder/demux.
6. PD = VCC2 fi (CPD + CL) where: fi = Input Frequency, CL = Output Load Capacitance, VCC = Supply Voltage.

Test Circuits and Waveforms

        tr = 6ns                          tf = 6ns                     tr = 6ns                              tf = 6ns
              INPUT                                                        INPUT                                             3V
                              90%                       VCC                                2.7V
                              50%                                                          1.3V                              GND
                              10%                       GND                                0.3V

        tTHL                                      tTLH                       tTHL                                  tTLH
                                               90%
        INVERTING                             50%                      INVERTING                                90%
           OUTPUT                           10%                           OUTPUT                             1.3V
                                                                                                            10%
                        tPHL       tPLH                                              tPHL
                                                                                                    tPLH

FIGURE 1. HC AND HCU TRANSITION TIMES AND PROPAGA-                  FIGURE 2. HCT TRANSITION TIMES AND PROPAGATION
                TION DELAY TIMES, COMBINATION LOGIC                                 DELAY TIMES, COMBINATION LOGIC

                                                                 5
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved