电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

CC-WMX-MB69-VM-B

器件型号:CC-WMX-MB69-VM-B
器件类别:热门应用    无线_射频_通信   
厂商名称:Digi International
标准:
下载文档

器件描述

RF TXRX MODULE WIFI U.FL ANT

参数

产品属性属性值
射频系列/标准:WiFi
协议:802.11a/b/g/n
调制:-
频率:2.4GHz,5GHz
数据速率:65Mbps
功率 - 输出:19dBm
灵敏度:-94dBm
串行接口:I²C,SPI,UART,USB
天线类型:不包括,U.FL
使用的 IC/零件:-
存储容量:512Mb 闪存,512Mb RAM
电压 - 电源:3.4 V ~ 4.8 V
电流 - 接收:-
电流 - 传输:-
安装类型:-
工作温度:-40°C ~ 85°C
封装/外壳:模块

CC-WMX-MB69-VM-B器件文档内容

ConnectCore for i.MX51 Hardware Reference Manual

ConnectCoreTM for i.MX51TM

                   Hardware Reference Manual

                                                  90001128_M
                                                  May 21, 2014

2014 Digi International Inc.
   ConnectCore for i.MX51 Hardware Reference Manual

2014 Digi International Inc. All rights reserved.
Digi, Digi International, the Digi logo, XBee, and XBee-PRO are trademarks or registered trademarks
in the United States and other countries worldwide. All other trademarks mentioned in this document
are the property of their respective owners.
Information in this document is subject to change without notice and does not represent a commitment
on the part of Digi International. Digi provides this document "as is," without warranty of any kind,
expressed or implied, including, but not limited to, the implied warranties of fitness or merchantability
for a particular purpose. Digi may make improvements and/or changes in this manual or in the
product(s) and/or the program(s) described in this manual at any time.

Digi International Inc. World Headquarters
11001 Bren Road East. Minnetonka, MN 55343
Phone: (866) 765-9885 toll-free U.S.A. & Canada
(801) 765-9885 Worldwide
8:00 am - 5:00 pm [U.S. Mountain Time]
Online Support: http://www.digi.com/support/
Email: tech.support@digi.com
Fax: 952-912-4952

2014 Digi International Inc.
Contents

          Chapter 1: About the Module ........................................... 9

                  Features and Functionality.................................................. 10
                         Module Variant ............................................................... 11

                  Block Diagram ................................................................. 12
                         CPU ............................................................................ 12
                         Module ........................................................................ 13

                  Module Pinout ................................................................. 14
                         Pinout Legend ................................................................ 14
                         Pinout Definitions ........................................................... 14
                         J1 Pinout ...................................................................... 14
                         J2 Pinout ...................................................................... 23

                  Power........................................................................... 31
                         Module Power Supplies ..................................................... 31
                         Supply Inputs ................................................................. 31
                         Supply Outputs ............................................................... 33
                         MC13892 Power Management .............................................. 34

                  Memory......................................................................... 35
                         DDR2 SDRAM Memory ....................................................... 35
                         NAND Flash Memory ......................................................... 35

                  Chip selects.................................................................... 35
                         Chip Select Memory Map ................................................... 35

                  Multiplexed GPIO ............................................................. 36
                         GPIO Multiplexing Table .................................................... 36

                  Interfaces ...................................................................... 41
                         1-Wire ......................................................................... 41
                         Accelerometer ............................................................... 41
                         ADC and Touch Screen ...................................................... 41
                         Synchronous Serial Interface (SSI) ........................................ 43
                         External Memory Interface (EMI) ......................................... 43
                         Ethernet 1 .................................................................... 44
                         Ethernet 2 .................................................................... 44
                          I2C ............................................................................. 45
                         Video Subsystem ............................................................. 46
                         Video Processing Unit (VPU) ............................................... 46
                         Image Processing Unit (IPU) ............................................... 47
                         Keypad ........................................................................ 49
                         Memory Cards ................................................................ 49
                         PWM ........................................................................... 50
                         RTC ............................................................................ 51
                         SPDIF .......................................................................... 51

2014 Digi International Inc.                                                                                  3
Contents

                         SPI ............................................................................. 52
                         Watchdog Timer ............................................................. 52
                         UART .......................................................................... 53
                         USB Host and USB OTG ..................................................... 53
                  WLAN ........................................................................... 54
                         WLAN .......................................................................... 54
                         Cable Specification: U.FL/W.FL to RP-SMA ............................. 55

          Chapter 2: About the Development Board ..................... 56

                  What's on the Development Board? ....................................... 56
                         The Development Board .................................................... 58

                  Switches and Push-buttons.................................................. 59
                         Power Switch, S2 ............................................................ 59
                         Reset Button, S4 ............................................................. 60
                         Power Button, S11 .......................................................... 60
                         User Buttons, S3 and S5 .................................................... 60
                         Ident Button, S10 ............................................................ 60
                         Legend for Multi-Position Switches ....................................... 60
                         UART 1 Switch, S6 ........................................................... 61
                         UART 2 Switch, S7 ........................................................... 61
                         Boot Configuration Switches, S8 and S9 ................................. 62

                  Jumpers ........................................................................ 63
                         Battery Enable, J5 .......................................................... 63
                         Module Power Source, P29 ................................................. 64
                         LED 1, J16 .................................................................... 64
                         LED 2, J9 ...................................................................... 64
                         Button 1, J28 ................................................................. 64
                         Button 2, J29 ................................................................. 64
                         UART3 / XBee Selection, J30 and J31 .................................... 64
                         WLAN Disable, J17 .......................................................... 64
                         Touch Selection, J20 ........................................................ 64
                         Coincell Enable, J3 .......................................................... 65
                         JTAG Mod., J4 ............................................................... 65

                  LEDs............................................................................. 66
                         WLAN, LE12 .................................................................. 66
                         WLAN, LE12 .................................................................. 67

                  Power LEDs, LE3, LE4, LE6 and LE7........................................ 67
                         User LEDs, LE49 and LE51 .................................................. 67
                         Serial Status LEDs ........................................................... 67
                         UART 1 Status LEDs ......................................................... 68

2014 Digi International Inc.                                                                                 4
Contents

                         UART 2 Status LEDs ......................................................... 68
                         XBee Assoc., LE50 ........................................................... 68
                  Audio Interface ............................................................... 69
                         Line-out Connector Pinout, J18 ........................................... 70
                         Line-in Connector Pinout, J12 ............................................. 70
                         Microphone Connector Pinou, J15 ........................................ 70
                  Coin Cell Battery.............................................................. 71
                  Camera Interfaces ............................................................ 72
                         X15 Pinout .................................................................... 73
                         X17 Pinout .................................................................... 73
                  Digital IO Interface ........................................................... 74
                         Digital I/O Connector, X45 ................................................. 75
                  Ethernet 1 Interface ......................................................... 76
                         Ethernet 1, RJ-45 Connector X7 .......................................... 77
                  Ethernet 2 Interface ......................................................... 78
                         Ethernet 2, Connector J17 ................................................. 79
                  HDMI Interface ................................................................ 80
                         HDMI Connector, J19 ....................................................... 81
                  I2C Interface .................................................................. 82
                         I2C Header, P22 ............................................................. 83
                  JTAG Interface ................................................................ 84
                         Standard JTAG ARM Connector, X13 ..................................... 85
                  LCD Interfaces................................................................. 86
                         LCD 1 Connector, P1 ........................................................ 87
                         P1 Pinout ..................................................................... 87
                         LCD 2 Connector, P2 ........................................................ 89
                         P2 Pinout ..................................................................... 89
                  MicroSDTM Card Interface..................................................... 91
                         MicroSDTM Connector, X14 .................................................. 92
                  Module Connectors and Signal Rails ....................................... 93
                         Module Connectors .......................................................... 94
                         Signal Rails, J25 and J26 ................................................... 94
                         J25 Pinout .................................................................... 94
                         J26 Pinout .................................................................... 97
                  Peripheral Application Header ............................................ 100
                         Peripheral Application Header, P21 .................................... 101
                  Power-Over-Ethernet (PoE) - IEEE802.3af ............................... 103
                         The PoE Module ............................................................ 104
                         PoE Connector (power in), P17 .......................................... 104
                         PoE Connector (power out), P18 ........................................ 105
                  Main Power Connector ...................................................... 106

2014 Digi International Inc.                                                                               5
Contents

                  SD-Card Interface............................................................ 107
                         SD/MMC Connector, X18 .................................................. 108

                  SPI Interface.................................................................. 109
                         SPI Header, P24 ............................................................ 110

                  UART Interface............................................................... 111
                         Serial Port 2, RS232, X27 ................................................. 111
                         Serial Port 1, MEI Interface, X30 ........................................ 112
                         Serial Port 3, TTL Interface, X19 ....................................... 113

                  USB Host Interface .......................................................... 114
                         USB Host Connectors, J8 and J10 ....................................... 114

                  USB OTG Interface........................................................... 115
                         USB OTG Connector, J11 ................................................. 115

                  User Interface ................................................................ 116
                  Analog Video Interface ..................................................... 118

                         Analog Video Connector, X32 ............................................ 119
                  WLAN Interface .............................................................. 120

                         Antenna Connectors (WLAN) ............................................. 121
                  Digi XBee TM Interface...................................................... 122

                         Digi XBeeTM Module Connectors, X28 and X29 ....................... 123

          Appendix A: Module Specifications ..... 124

                  Mechanical Specifications .................................................. 125
                         Fasteners and Appropriate Torque ..................................... 125

                  Environmental Specifications ............................................. 125
                  Network Interface ........................................................... 126

                         Antenna specifications: 802.11 a/b/g antenna ....................... 126
                         Antenna Specification: 802.11b/g antenna ........................... 127
                         Ethernet 1 .................................................................. 128
                         Ethernet 2 .................................................................. 128
                         WLAN ........................................................................ 129
                  Electrical Characteristics................................................... 132
                         Charger vs. Battery ....................................................... 132
                         Supply Voltages ............................................................ 132
                         Supply Current ............................................................. 133
                         On-Module Power Supplies ............................................... 135
                         I/O DC Parameters ........................................................ 136

          Appendix B: Module Dimensions ......... 143

                         Top View .................................................................... 144
                         Bottom View ............................................................... 145

2014 Digi International Inc.                                                                              6
Contents

                         Side View ................................................................... 146
                         Connectors ................................................................. 146

          Appendix C: Certifications ................ 147

                  FCC Part 15 Class B.......................................................... 147
                         Radio Frequency Interface (RFI) (FCC 15.105) ........................ 147
                         Labeling Requirements (FCC 15.19) .................................... 147
                         RF Exposure ................................................................ 148
                         Modifications (FCC 15.21) ................................................ 148
                         Industry Canada ........................................................... 148
                         Indoor/Outdoor ............................................................ 149
                         Japan Certification ........................................................ 149
                         Declaration of Conformity ............................................... 149
                         International EMC Standards ............................................. 150

          Appendix D: Change Log ................... 151

                  Revision A ..................................................................... 151
                  Revision B ..................................................................... 151
                  Revision C ..................................................................... 151
                  Revision D..................................................................... 151
                  Revision E ..................................................................... 152
                  Revision F ..................................................................... 152
                  Revision G..................................................................... 152
                  Revision H..................................................................... 153
                  Revision I...................................................................... 153
                  Revision J ..................................................................... 153
                  Revision K ..................................................................... 153

2014 Digi International Inc.                                                                              7
Using this Guide

                              This guide provides information about the Digi ConnectCore for i.MX51 embedded
                              core module family.

Conventions used in this guide

                              This table describes the typographic conventions used in this guide:

                                This convention  Is used for
                                italic type      Emphasis, new terms, variables, and document titles.
                                monospaced type  Filenames, pathnames, and code examples.

Digi Information

                 Document Updates

                              Please always check the product specific section on the Digi support website at
                              www.digiembedded.com/support for the most current revision of this document.

                 Contact Information

                              For more information about your Digi products, or for customer service and
                              technical support, contact Digi International.

                                To contact Digi International by  Use
                                Mail
                                                                  Digi International
                                World Wide Web                    1101 Bren Road East
                                Telephone (U.S.)                  Minnetonka, MN 55343
                                Telephone (other locations)       U.S.A.
                                                                  http://www.digiembedded.com/support/
                                                                  (952) 912-3444 or (877) 912-3444
                                                                  +1 (952) 912-3444 or (877) 912-3444

Additional Resources

          Please also refer to the most recent Freescale i.MX51 processor reference manual
          and related documentation for additional information.

2014 Digi International Inc.                                                                                 8
About the Module

CHAPTER                         1

The network-enabled ConnectCore for i.MX51 is a highly integrated and future-proof

System-on-Module (SOM) solution based on the new Freescale i.MX51X application
processor with a high-performance ARM Cortex-A8 core, powerful multimedia options,
and a complete set of peripherals.

The module combines the fast integration, reliability and design flexibility of an off-the-
shelf SOM with complete out-of-the-box software development support for platforms such
as Microsoft Windows Embedded CE 6.0, Digi Embedded Linux and Timesys
LinuxLink.

With industry-leading performance and key features like a dual-display interface and a
hardware encryption engine, the module is the ideal choice for a broad range of target
markets including medical, digital signage, security/access control, retail, industrial/
building automation, transportation and more.

Complete and cost-efficient Digi JumpStart KitsTM for Microsoft Windows Embedded CE 6.0
and Linux allow immediate and professional embedded product development with
dramatically reduced design risk and time-to-market.

2014 Digi International Inc.     9
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Features and Functionality

                    The ConnectCore for i.MX51 module is based on the i.MX51 processor from Freescale. This
                    processor offers a high number of interfaces. Most of these interfaces are multiplexed and
                    are not available simultaneously. The module has the following features:
                    High-end, low-power 32-bit System-on-Module
                    600/800 MHz ARM Cortex-A8 core

                         32Kbyte L1 instruction and 32Kbyte L1 data cache
                         256Kbyte L2 cache
                         NEON coprocessor
                         Vector Floating Point (VFP) unit
                    SLC and MLC NAND flash support on module
                    Up to 512MB 32-bit/200Mhz DDR2-400 memory
                    Debug interfaces
                         JTAG
                         ETM/ETB
                    RTC
                    Security co-processor
                         Encryption (AES, DES, 3DES and RC4)
                         Hashing algorithims (MD5, SHA-1, SHA-224 and SHA-256)
                    Timer
                    Watchdog
                    Up to 3 UART ports, up to 4Mbps each
                    Up to 3 SPI, (two of them up to 54Mbps each)
                    Two I2C (up to 400Kbps)
                    3 memory card interfaces (2 for the wireless version of the module)
                         SD/SDIO - 1 and 4-bits (up to 200Mbps)
                         MMC - 1, 4 and 8-bits (up to 416Mbps)
                    USB
                         Up tp 3x USB 2.0 High-Speed USB Host ports
                         1 USB 2.0 On-The-Go USB port (with integrated PHY on module)
                    1-wire
                    Keypad 6x4
                    Two independent PWM interfaces
                    8, 16-bit External Memory interface

2014 Digi International, Inc.                                                                                 10
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

                  GPIO with interrupt capabilities
                  Up to 3x 10-bit ADC channels
                  Multimedia

                        2x Camera ports
                        2x Display ports
                        4-wire touch screen
                  SPDIF output
                  Three I2S/AC97/SSI, up to 1.4Mbps each
                  On-module three axis accelerometer (optional)
                  On-module 10/100 Ethernet controller (optional)
                  Second on-module 10/100Mbit Ethernet interface (optional)
                  2.4GHz & 5GHz IEEE 802.11a/b/g/n wireless LAN interface (optional)
                  Complete Microsoft Windows Embedded CE 6.0 and Linux platform support with full
                        source code

      Module Variant

                  The ConnectCore for i.MX51 module is available with various population options such as
                  network interfaces (Ethernet, WLAN), memory (flash, RAM), processor (speed grade/
                  operating temperature) and others.

2014 Digi International, Inc.                                                                           11
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Block Diagram

                    The next figures show the block diagram of the Freescale i.MX515 CPU and the block diagram
                    of the ConnectCore for i.MX51 module.

         CPU

                                 &Dy

       Security                       D                                        Mory

       SAHARA v4                 OpenGL ES 2.0 + VG1.1                         ROM 32KB
       Trust Zone                   HW Video Codecs                            RAM 96KB
                                      HD720 TV-Out
           RTIC                                                                 drs
          SCC v2                                         ARMCore
           SRTC                                                                 Timer x 3
                                 600/800 Cortex-A8                              PWM x 2
   Syste Control                                                             WatchDog x 2
                                 32KB                    32KB     256KB
      Secure JTAG                                                        External Memory
      Power Mgmt                 I-Cache D-Cache L2-Cache                      Interface

          PLL x 3                Neon                             ETM        Smart DMA
       Clock Reset
                                 Vector Floag Point Unit                 HS MMC /SDIO x 4
       Fast IrDA                                                              SSI/I2S x 3
        1-Wire                    y//AHBSwitch Fric                            UART x 3
         I2C x 2
         GPIO                    / Processin Unit                        CSPI HS x 2 / LS x 1
        Keypad                                                                 SPDIF Tx
USB OTG Host + PHY                 Dual-Display Controller
    USB Host x 3                   Image Signal Processor                10/100 Ethernet x
       Fuse Box
                                     Resizing & Blending
                                     Inversion & Rotaon
                                   Dual-Camera Interface

2014 Digi International, Inc.                                                                12
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Module

                                 ConnectCore i.MX51

                                            180-pin Connector

    Security                      i.MX51                 Memory         Module
System Control                                            Timers    Conguron
                                 D
  ^rt DMA                         ARM Core                  EMI     DDR2 Memory
   Interfes                                              Interfces
                                      IPU                            NAND &
                                                                       Memory
                  MC13892
                                                                     WHY
        Bery Mgmt Buck Switces
                                                                       Eernet
        10-bit ADC                          LDO Regulor                Controller

                                 Touc I/F   Boost Switc             WLAN

                                 RTC / Osc  CPU I/F                     Ext
                                                                    Power Supply

                                                                    Accelerometer

                                            180-pin Connector

2014 Digi International, Inc.                                                    13
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Module Pinout

                    The module has two 180-pin connectors, J1 and J2. The next tables describe each pin, its
                    properties, and its use on the module and development board. The DC parameters for each
                    I/O type are defined in the "I/O DC Parameters" section of Appendix A - Specifications.

                    The "Use on module" column shows the connection of the signals on the module. The format
                    of this column is "component: pad_name," where "component" is the chip where the signals
                    are connected, and "pad_name" is the name of the pad where the signals are connected as
                    they are defined in the component's datasheet.

Pinout Legend

I              Input

O              Output

I/O            Input or output

P              Power

#              Low level active signal

Pinout Definitions

GPIO - General Purpose IO
UHVIO - Ultra High Voltage IO
HSGPIO - High Speed GPIO
LVIO - Low Voltage IO (meaning 1.8V)

          I/O Type descriptions can be read as follows:
          18 - 1.8V logic level switching (for example, GPIO18)
          27 - 2.775V logic level switching (for example, GPIO27)
          31 - 3.15V logic level switching (for example, UHVIO31)
          33 - 3.3V logic level switching (for example, UHVIO33)

J1 Pinout

Pin I/O Type   Signal name       Use on module           Use on development board  Comments
J1:1 GPIO27    CSI1_D8/GPIO3_12  i.MX51: CSI1_D8         Not used
J1:2 GPIO27    CSI1_D9/GPIO3_13  i.MX51: CSI1_D9         Camera 1 Reset
J1:3 HSGPIO27  CSI1_D10          i.MX51: CSI1_D10        Camera 1 data
J1:4 HSGPIO27  CSI1_D11          i.MX51: CSI1_D11        Camera 1 data
J1:5 HSGPIO27  CSI1_D12          i.MX51: CSI1_D12        Camera 1 data

2014 Digi International, Inc.                                                              14
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin    I/O Type  Signal name          Use on module        Use on development board           Comments
J1:6   HSGPIO27  CSI1_D13             i.MX51: CSI1_D13     Camera 1 data
J1:7   HSGPIO27  CSI1_D14             i.MX51: CSI1_D14     Camera 1 data                      Boot configuration not
J1:8   HSGPIO27  CSI1_D15             i.MX51: CSI1_D15     Camera 1 data                      available in EA Kit
J1:9   HSGPIO27  CSI1_D16             i.MX51: CSI1_D16     Camera 1 data                      This signal switch ON/
J1:10  HSGPIO27  CSI1_D17             i.MX51: CSI1_D17     Camera 1 data                      OFF the supply of WLAN
J1:11  HSGPIO27  CSI1_D18             i.MX51: CSI1_D18     Camera 1 data                      Boot configuration not
J1:12  HSGPIO27  CSI1_D19             i.MX51: CSI1_D19     Camera 1 data                      available in EA Kit
J1:13  GPIO27    CSI1_VSYNC/GPIO3_14  i.MX51: CSI1_VSYNC   Camera 1 vertical synchronization
J1:14  GPIO27    CSI1_HSYNC/GPIO3_15  i.MX51: CSI1_HSYNC   Camera 1 horizontal
                                                           synchronization
J1:15  GPIO27    CSI1_PIXCLK          i.MX51: CSI1_PIXCLK  Camera 1 pixel clock
J1:16  GPIO27    CSI1_MCLK            i.MX51: CSI1_MCLK    Camera 1 & 2 Master clock
J1:17  -         GND                  -                    -
J1:18  -         GND                  -                    -
J1:19  WLAN      WLAN_TDO             WLAN: TDO            Not Used
J1:20  WLAN      WLAN_TCK             WLAN: TCK            Not Used
J1:21  WLAN      WLAN_TDI             WLAN: TDI            Not Used
J1:22  WLAN      WLAN_TMS             WLAN: TMS            Not Used
J1:23  WLAN      WLAN_LED             WLAN: LED_ON         WLAN LED
J1:24  WLAN      RS_BT_PRIORITY       WLAN: BT_PRIORITY    Not Used
J1:25  WLAN      RS_WLAN_ACTIVE       WLAN: WLAN_ACTIVE    Not Used
J1:26  WLAN      RS_BT_ACTIVE         WLAN: BT_ACTIVE      Not Used
J1:27  LVIO      BOOT_MODE0           i.MX51: BOOT_MODE0   Boot Mode selection

J1:28 GPIO33     WLAN_DISABLE#        WLAN Power Supply Switch WLAN Disable Jumper (J17)

J1:29 LVIO       BOOT_MODE1           i.MX51: BOOT_MODE1   Boot Mode selection

J1:30 -          VLIO                 MC13892: BATT        Battery supply
J1:31 -          VLIO                 MC13892: BATT        Battery supply
J1:32 -          VCHRG                MC13892: CHRGRAW     Charger supply
J1:33 -          +2.775V              -                    -
J1:34 -          VCHRG                MC13892: CHRGRAW     Charger supply
J1:35 -          +2.775V              -                    -

2014 Digi International, Inc.                                                               15
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin    I/O Type     Signal name      Use on module       Use on development board         Comments
J1:36  -            +2.775V          -                   -
J1:37  PMIC_GPO     MC13892_GPO1     MC13892: GPO1       Reserved                         Suspend / Wake-up
J1:38  -            +2.775V          -                   -                                button
J1:39  PMIC_PWRON   PMIC_PWRON1      MC13892: PWRON1     Connected to Power Button (S11)  Output from i.MX51 to
                                                                                          put MC13892 in low
J1:40 PMIC_STDBY    PMIC_STDBY_REQ   i.MX51: PMIC_STBY_REQ Reserved                       power mode
                                     MC13892: STANDBY                                     This high-priority
                                                                                          interrupt input on i.MX51
J1:41 PMIC_INT      PMIC_INT_REQ     i.MX51: PMIC_INT_REQ Reserved                        is not used. The output
                                                                                          interrupt from PMIC is
                                                                                          connected to standard
                                                                                          interrupt GPIO_5 on
                                                                                          i.MX51.

J1:42  PMIC_PWGTDR  PWRGTDRV1        MC13892: PWRGTDRV1 Not used
J1:43  V            CHRGLED
J1:44               PWRGTDRV2        MC13892: CHRGLED    Battery Charging LED             Used on module to enable
J1:45  PMIC_LED     CHRGSE1#         MC13892: PWRGTDRV2  Not used                         / disable the +3.3V supply
                                     +3.3V_REG: ENABLE
       PMIC_PWGTDR                   MC13892: CHRGSE1#   Charger detection circuit        This circuit is needed to
       V                                                                                  boot from charger
                                     MC13892: LICELL     Coincell voltage
       PMIC_SE                       MC13892: BATT       Battery supply
                                     MC13892: CHRGRAW    Charger supply
J1:46  -            VCC_COINCELL     MC13892: BATT       Battery supply
J1:47  -            VLIO             MC13892:CHRGRAW     Charger supply
J1:48  -            VCHRG            MC13892: BATT       Battery supply
J1:49  -            VLIO             MC13892:CHRGRAW     Charger supply
J1:50  -            VCHRG            ETH_PHY: TXP        Ethernet 1 Tx+
J1:51  -            VLIO             ETH_PHY: RXP        Ethernet 1 Rx+
J1:52  -            VCHRG            ETH_PHY: TXN        Ethernet 1 Tx-
J1:53  ETH          ETH1_TX+         ETH_PHY: RXN        Ethernet 1 Rx-
J1:54  ETH          ETH1_RX+         -                   -
J1:55  ETH          ETH1_TX-         ETH_PHY: LED1       Ethernet 1 Link LED
J1:56  ETH          ETH1_RX-         i.MX51:             GPIO1 signal to LCD connectors
J1:57  -            GND              DISPB_2_SER_DIN
J1:58  GPIO33       ETH1_LINK        ETH_PHY: LED2
J1:59  GPIO27       DISPB2_SER_DIN/
                    GPIO3_5
J1:60 GPIO33        ETH1_ACTIVITY                        Ethernet 1 Activity LED

2014 Digi International, Inc.                                                           16
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin    I/O Type  Signal name         Use on module           Use on development board      Comments
J1:61  GPIO27                        i.MX51: DISPB2_SER_RS   USB Host Reset
                 DISPB2_SER_RS/                                                            In Early Availability Kit
                 GPIO3_8                                                                   USB host and Digital IO
                                                                                           interface cannot be used
J1:62 GPIO27     DISPB2_SER_DIO/     i.MX51: DISPB2_SER_DIO  User button 1 & Digital IO 7  at the same time.
J1:63 GPIO27     GPIO3_6                                     LCD2 Data
                                     i.MX51: DISP2_DATA0                                   Ethernet 1 and LCD2
                 DISP2_DATA0/        ETH_PHY: RXD3                                         cannot be used at the same
                 MII_RXD3/USBH3_CLK                                                        time.

J1:64 GPIO27     DISPB2_SER_CLK_     i.MX51:                 Camera 2 Reset                Ethernet 1 and LCD2
                 GPIO3_7             DISPB2_SER_CLK                                        cannot be used at the same
                                                             LCD2 Data                     time.
J1:65  HSGPIO27  DISP2_DATA2         i.MX51: DISP2_DATA2     LCD2 Data
J1:66  GPIO27                                                                              Ethernet 1 and LCD2
                 DISP2_DATA1/        i.MX51: DISP2_DATA1                                   cannot be used at the same
                                                                                           time.
                 MII_RX_ER/USBH3_DIR ETH_PHY: RXD4
                                                                                           Ethernet 1 and LCD2
J1:67  HSGPIO27  DISP2_DATA4         i.MX51: DISP2_DATA4     LCD2 Data                     cannot be used at the same
J1:68  HSGPIO27                                              LCD2 Data                     time.
J1:69  GPIO27    DISP2_DATA3         i.MX51: DISP2_DATA3     LCD2 Data
                                                                                           Ethernet 1 and LCD2
                 DISP2_DATA6/        i.MX51: DISP2_DATA6                                   cannot be used at the same
                 MII_TXD1/USBH3_STP  ETH_PHY: TXD1                                         time.

J1:70 HSGPIO27   DISP2_DATA5         i.MX51: DISP2_DATA5     LCD2 Data                     Ethernet 1 and LCD2
                                                                                           cannot be used at the same
J1:71 GPIO27     DISP2_DATA8/        i.MX51: DISP2_DATA8     LCD2 Data                     time.
                 MII_TXD3/           ETH_PHY: TDX3           LCD2 Data
J1:72 GPIO27     USBH3_DATA0                                                               Ethernet 1 and LCD2
                                     i.MX51: DISP2_DATA7                                   cannot be used at the same
                 DISP2_DATA7/        ETH_PHY: TDX2                                         time.
                 MII_TXD2/UBH3_NXT
                                                                                           Ethernet 1 and LCD2
J1:73 GPIO27     DISP2_DATA10/       i.MX51: DISP2_DATA10    LCD2 Data                     cannot be used at the same
                 MII_COL/            ETH_PHY: COL                                          time.
                 USBH3_DATA2
J1:74 GPIO27                         i.MX51: DISP2_DATA9     LCD2 Data                     Ethernet 1 and LCD2
                 DISP2_DATA9/        ETH_PHY: TXEN                                         cannot be used at the same
                 MII_TXEN/                                                                 time.
J1:75 GPIO27     USBH3_DATA1         i.MX51: DISP2_DATA12    LCD2 Data
                                     ETH_PHY: RXDV                                         Ethernet 1 and LCD2
                 DISP2_DAT12/                                                              cannot be used at the same
J1:76 GPIO27     MII_RX_DV/          i.MX51: DISP2_DATA11    LCD2 Data                     time.
                 USBH3_DATA4         ETH_PHY: RXCLK
                                                                                           Ethernet 1 and LCD2
J1:77 GPIO27     DISP2_DAT11/        i.MX51: DISP2_DATA14    LCD2 Data                     cannot be used at the same
                 MII_RX_CLK/         ETH_PHY: RXD0                                         time.
                 USBH3_DATA3

                 DISP2_DATA14/
                 MII_RXD0/
                 USBH3_DATA6

2014 Digi International, Inc.                                                            17
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin    I/O Type  Signal name        Use on module         Use on development board         Comments
J1:78  GPIO27    DISP2_DAT13/       i.MX51: DISP2_DATA13  LCD2 Data                        Ethernet 1 and LCD2
                 MII_TX_CLK/        ETH_PHY: TXCLK                                         cannot be used at the same
J1:79 GPIO27     USBH3_DATA5                              LCD2 Data                        time.
                 DI2_PIN2/MII_MDC   i.MX51: DI2_PIN2                                       Ethernet 1 and LCD2
J1:80 GPIO27                        ETH_PHY: MDC          LCD2 Data                        cannot be used at the same
                 DISP2_DAT15/                                                              time.
J1:81 GPIO27     MII_TXD0/          i.MX51: DISP2_DATA15  LCD2 Data                        Ethernet 1 and LCD2
                 USBH3_DATA7        ETH_PHY: TXD0                                          cannot be used at the same
J1:82  -         DI2_PIN4/MII_CRS                         -                                time.
J1:83  RGB                          i.MX51: DI2_PIN4      Not used                         Ethernet 1 and LCD2
J1:84  GPIO27    GND                ETH_PHY: CRS          LCD2 Data                        cannot be used at the same
                 IOR                                                                       time.
J1:85  RGB       DI2_DISP_CLK/      -                     Not used
J1:86  GPIO27    MII_RXD1           i.MX51: IOR           LCD2 Data                        Ethernet 1 and LCD2
                                    i.MX51: DI2_DISP_CLK                                   cannot be used at the same
J1:87  RGB       IOR_BACK           ETH_PHY: RXD1         Not useD                         time.
J1:88  IOG       DI2_PIN3/MII_MDIO                        Not used
J1:89  RGB                          i.MX51: IOR_BACK      Not used                         Ethernet 1 and LCD2
J1:90  RGB       IOB                i.MX51: DI2_PIN3      Not used                         cannot be used at the same
J1:91  GPIO18    IOG                ETH_PHY: MDIO         JTAG Connector                   time.
J1:92  GPIO18    IOB_BACK                                 JTAG Connector
J1:93  GPIO18    IOG_BACK           i.MX51: IOB           JTAG Connector                   Warm reset input to
J1:94  GPIO18    JTAG_TCK           i.MX51: IOG           JTAG Mod Selection               i.MX51.
J1:95  GPIO18    JTAG_TRST#         i.MX51: IOB_BACK      JTAG Connector                   Cold reset input to
J1:96  GPIO18    JTAG_TMS           i.MX51: IOG_BACK      JTAG Connector                   i.MX51. Used to reset the
J1:97  GPIO18    JTAG_MOD#          i.MX51: JTAG_TCK      JTAG Connector                   module and peripherals
J1:98  LVIO      JTAG_TDI           i.MX51: JTAG_TRST#    Not used                         on the Dev. Kit.
                 JTAG_DE#           i.MX51: JTAG_TMS
J1:99 LVIO       JTAG_TDO           i.MX51: JTAG_MOD#     LCD 1 & 2 Reset, JTAG
                 RESET_IN#          i.MX51: JTAG_TDI      Connector and Reset Button (S4)
                                    i.MX51: JTAG_DE_B
                 POR#               i.MX51: JTAG_TDO      -
                                    i.MX51: RESET_IN_B
                 +1.8V              MC13892: RESETB
                                    i.MX51: POR_B
                                    MC13892: RESETBMCU

J1:100 -

2014 Digi International, Inc.                                                            18
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin I/O Type   Signal name           Use on module       Use on development board Comments
J1:101 -
J1:102 -       GND                                       -
J1:103 ETH
J1:104 ETH     GND                                       -
J1:105 ETH
J1:106 ETH     ETH2_TX+/ETH2_DA+ ETH_CTRL: TPO+          Ethernet 2 Tx+
J1:107 -
J1:108 -       ETH2_RX+/ETH2_DB+ ETH_CTRL: TPI+          Ethernet 2 Rx+
J1:109 -
J1:110 -       ETH2_TX-/ETH2_DA-     ETH_CTRL: TPO-      Ethernet 2 Tx-
J1:111 GPIO33
J1:112 GPIO33  ETH2_RX-/ETH2_DB-     ETH_CTRL: TPI-      Ethernet 2 Rx-
J1:113 GPIO18
J1:114 GPIO18  -                     -                   -                                   -
J1:115 GPIO18
               -                     -                   -                                   -
J1:116 GPIO18
               -                     -                   -                                   -
J1:117 GPIO18
               -                     -                   -                                   -
J1:118 GPIO18
               ETH2_ACTIVITY#        ETH_CTRL: GPIO1/LED2# Ethernet 2 Activity LED
J1:119 GPIO18
J1:120 GPIO18  ETH2_LINK#            ETH_CTRL: GPIO0/LED1# Ethernet 2 Link LED
J1:121 GPIO18
               EIM_CS0/GPIO2_25      i.MX51: EIM_CS0     Peripheral Application Chip Select
J1:122 GPIO18
               EIM_CS1/GPIO2_26      i.MX51: EIM_CS1     Not used
J1:123 GPIO18
               EIM_CS2/GPIO2_27/     i.MX51: EIM_CS2     Not used
J1:124 GPIO18  FEC_RDATA2/SISG5/
               CSI1_D4/AUD5_TXD

               EIM_CS3/GPIO2_28/     i.MX51: EIM_CS3     Not used
               FEC_RDATA3/
               SSI_EXT2_CLK/
               CSI1_D5/AUD5_RXD

               EIM_CS4/GPIO2_29/     i.MX51: EIM_CS4     Not used
               FEC_RX_ER/
               SSI_EXT1_CLK/
               CSI1_D6/AUD5_TXC

               EIM_CS5/GPIO2_30/     i.MX51: EIM_CS4     Reserved
               FEC_CRS/              EHT_CTRL: CS#
               DI1_EXT_CLK/CSI1_D7/
               AUD5_TXFS

               EIM_DTACK/GPIO2_31 i.MX51: EIM_DTACK      Not used

               EIM_LBA/GPIO3_1       i.MX51: EIM_LBA     Not used

               EIM_DA0/TRACE16       i.MX51: EIM_DA0     Peripheral Application Data /
                                     ETH_CTRL: A1        Address

               EIM_DA1/TRACE17       i.MX51: EIM_DA1     Peripheral Application Data /
                                     ETH_CTRL: A2        Address

               EIM_DA2/TRACE18       i.MX51: EIM_DA2     Peripheral Application Data /
                                     ETH_CTRL: A3        Address

               EIM_DA3/TRACE19       i.MX51: EIM_DA3     Peripheral Application Data /
                                     ETH_CTRL: A4        Address

2014 Digi International, Inc.                                                                 19
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin I/O Type   Signal name           Use on module       Use on development board       Comments
J1:125 -       GND                                       -
J1:126 GPIO18  EIM_DA5/TRACE21       -                   Peripheral Application Data /
J1:127 GPIO18                                            Address
J1:128 GPIO18  EIM_DA4/TRACE20       i.MX51: EIM_DA5
J1:129 GPIO18                        ETH_CTRL: A6        Peripheral Application Data /
J1:130 -       EIM_DA7/TRACE23                           Address
J1:131 GPIO18                        i.MX51: EIM_DA4
J1:132 GPIO18  EIM_DA6/TRACE22       ETH_CTRL: A5        Peripheral Application Data /
J1:133 GPIO18                                            Address
J1:134 GPIO18  GND                   i.MX51: EIM_DA7
J1:135 -       EIM_DA8/TRACE24       ETH_CTRL: FIFO_SEL  Peripheral Application Data /
J1:136 GPIO18                                            Address
J1:137 GPIO18                        i.MX51: EIM_DA6
J1:138 GPIO18                        ETH_CTRL: A7        -
J1:139 GPIO18                                            Peripheral Application Data /
J1:140 -                             -                   Address
J1:141 GPIO18                                            Peripheral Application Data /
                                     i.MX51: EIM_DA8     Address
J1:142 GPIO18                                            Not used
               EIM_DA9/TRACE25       i.MX51: EIM_DA9     Not used
J1:143 GPIO18                                            -
               EIM_DA10/TRACE26      i.MX51: EIM_DA10    Not used
J1:144 GPIO18                                            Not used
               EIM_DA11/TRACE27      i.MX51: EIM_DA11    Not used
                                                         Not used
               GND                   -                   -
                                                         Peripheral Application Data
               EIM_DA13/TRACE29      i.MX51: EIM_DA13

               EIM_DA12/TRACE28      i.MX51: EIM_DA12

               EIM_DA15/TRACE31      i.MX51: EIM_DA15

               EIM_DA14/TRACE30      i.MX51: EIM_DA14

               GND                   -

               EIM_D16/GPIO2_0/      i.MX51: EIM_D16
               USBH2_DATA0/          ETH_CTRL: D0
               UART2_CTS#/
               I2C1_SDA/AUD4_RXFS/
               TRACE0/AUD5_TXD

               EIM_D17/GPIO2_1/      i.MX51: EIM_D17     Peripheral Application Data
               USBH2_DATA1/          ETH_CTRL: D1
               UART2_RXD/
               UART3_CTS#/SISG4/
               TRACE1/AUD5_RXD

               EIM_D18/GPIO2_2/      i.MX51: EIM_D18     Peripheral Application Data
               USBH2_DATA2/          ETH_CTRL: D2
               UART2_TXD/
               UART3_RTS#/SISG5/
               TRACE2/AUD5_TXC

               EIM_D19/GPIO2_3/      i.MX51: EIM_D19     Peripheral Application Data
               USBH2_DATA3/          ETH_CTRL: D3
               UART2_RTS#/I2C1_SCL/
               AUD4_RXC/TRACE3/
               AUD5_TXFS

2014 Digi International, Inc.                                                                   20
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin I/O Type   Signal name          Use on module        Use on development board     Comments
J1:145 -                                                 -
J1:146 GPIO18  +3.15V               -                    Peripheral Application Data
J1:147 GPIO18
J1:148 GPIO18  EIM_D21/GPIO2_5/     i.MX51: EIM_D21
               USBH2_DATA5/         ETH_CTRL: D5
J1:149 GPIO18  AUD4_RXD/TRACE5
J1:150 -
J1:151 GPIO18  EIM_D20/GPIO2_4/     i.MX51: EIM_D20      Peripheral Application Data
               USBH2_DATA4/         ETH_CTRL: D4
J1:152 GPIO18  AUD4_TXD/TRACE4

J1:153 GPIO18  EIM_D23/GPIO2_7/     i.MX51: EIM_D23      Peripheral Application Data
               USBH2_DATA7/         ETH_CTRL: D7
J1:154 GPIO18  SPDIF_OUT1/
J1:155 -       AUD4_TXFS/TRACE7
J1:156 GPIO18
J1:157 GPIO18  EIM_D22/GPIO2_6/     i.MX51: EIM_D22      Peripheral Application Data
J1:158 GPIO18  USBH2_DATA6/         ETH_CTRL: D8
J1:159 GPIO18  AUD4_TXC/TRACE6                           -
J1:160 GPIO18                                            Peripheral Application Data
J1:161 GPIO18  GND                  -

               EIM_D24/GPIO2_8/     i.MX51: EIM_D24
               UART3_CTS#/          ETH_CTRL: D8
               I2C2_SDA/AUD6_RXFS/
               TRACE8

               EIM_D25/KEY_COL6/    i.MX51: EIM_D25      Peripheral Application Data
               UART3_RXD/           ETH_CTRL: D9
               UART2_CTS#/
               CMPOUT1/TRACE9

               EIM_D26/KEY_COL7/    i.MX51: EIM_D26      Peripheral Application Data
               UART3_TXD/           ETH_CTRL: D10
               UART2_RTS#/
               CMPOUT2/TRACE10

               EIM_D27/GPIO2_9/     i.MX51: EIM_D27      Peripheral Application Data
                                                         -
               UART3_RTS#/I2C2_SCL/ ETH_CTRL: D11        Peripheral Application Data
               AUD6_RXC/TRACE11                          Peripheral Application Data
                                                         Peripheral Application Data
               GND                  -                    Peripheral Application Data
                                                         Not used
               EIM_D29/KEY_ROW5/    i.MX51: EIM_D29      Not used
               SISG1/AUD6_RXD/      ETH_CTRL: D13
               TRACE13

               EIM_D28/KEY_ROW4/    i.MX51: EIM_D28
               SISG0/AUD6_TXD/      ETH_CTRL: D12
               TRACE12

               EIM_D31/KEY_ROW7/    i.MX51: EIM_D31
               SISG03/AUD6_TXFS/    ETH_CTRL: D15
               TRACE15

               EIM_D30/KEY_ROW6/    i.MX51: EIM_D30
               SISG2/AUD6_TXC/      ETH_CTRL: D14
               TRACE14

               EIM_A17/GPIO2_11     i.MX51: EIM_A17

               EIM_A16/GPIO2_10     i.MX51: EIM_A16

2014 Digi International, Inc.                                                                 21
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin I/O Type   Signal name         Use on module         Use on development board   Comments
J1:162 GPIO18  EIM_A19/GPIO2_13    i.MX51: EIM_A19       Not used
J1:163 GPIO18  EIM_A18/GPIO2_12    i.MX51: EIM_A18       Not used
J1:164 GPIO18  EIM_A21/GPIO2_15    i.MX51: EIM_A21       Boot Configuration Switch
J1:165 GPIO18  EIM_A20/GPIO2_14    i.MX51: EIM_A20       Boot Configuration Switch
J1:166 GPIO18  EIM_A23/GPIO2_17    i.MX51: EIM_A23       Not used
J1:167 GPIO18  EIM_A22/GPIO2_16    i.MX51: EIM_A22       Not used
J1:168 GPIO18  EIM_A25/GPIO2_19/   i.MX51: EIM_A25       Not used
J1:169 GPIO18  USBH2_DIR/DI1_PIN4
J1:170 GPIO18  EIM_A24/GPIO2_18/   i.MX51: EIM_A24       Not used
               USBH2_CLK
J1:171 GPIO18  EIM_A27/GPIO2_21/   i.MX51: EIM_A27       XBEE_SLEEP_RQ
               USBH2_NXT/SISG1/
J1:172 GPIO18  CSI2_DATA_EN/       i.MX51: EIM_A26       Not used
J1:173 GPIO18  DI1_PIN1
J1:174 GPIO18  EIM_A26/GPIO2_20/   i.MX51: EIM_OE        Peripheral Application Output
J1:175 GPIO18  USBH2_STP/SISG0/    ETH_CTRL: RD#         Enable
J1:176 GPIO18  CSI1_DATA_EN/       i.MX51: EIM_EB0       Not used
J1:177 GPIO18  DI2_EXT_CLK         i.MX51: EIM_RW        Peripheral Application Read /
               EIM_OE#/GPIO2_24    ETH_CTRL: WR#         Write
J1:178 GPIO18                      i.MX51: EIM_EB1       Not used
J1:179 GPIO18  EIM_EB0             i.MX51: EIM_CRE       Peripheral Application Interrupt
               EIM_RW#                                   input
J1:180 GPIO18                                            Peripheral Application Byte
               EIM_EB1                                   Enable 2
               EIM_CRE/GPIO3_2
                                                         Not used
               EIM_EB2/GPIO2_22/   i.MX51: EIM_EB2       Peripheral Application Byte
               TRCTL/FEC_MDIO/                           Enable 3
               SISG2/CSI1_D2/      i.MX51: EIM_WAIT
               AUD5_RXFS/CMPOUT1   i.MX51: EIM_EB3       Peripheral Application Clock Burst By default not connected
                                                                                                      on Development Board.
               EIM_WAIT            i.MX51: EIM_BCLK

               EIM_EB3/GPIO2_23/
               TRCLK/FEC_RDATA1/
               SISG3/CSI1_D3/
               AUD5_RXC/CMPOUT2

               EIM_BCLK

2014 Digi International, Inc.                                                               22
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

       J2 Pinout

                 Warning: Do not connect signals marked NANDF_* to GND during boot time if you want to boot
                 from NAND flash.

Pin Type       Signal name       Use on module           Use on development board       Comments
J2:1 HSGPIO27  DISP1_DAT0        i.MX51: DISP1_DAT0
J2:2 HSGPIO27  DISP1_DAT1        i.MX51: DISP1_DAT1      HDMI, VGA and LCD1 Data        On Development Kit
J2:3 HSGPIO27  DISP1_DAT2        i.MX51: DISP1_DAT2                                     DISP1 and DISP2 are
J2:4 HSGPIO27  DISP1_DAT3        i.MX51: DISP1_DAT3      HDMI, VGA and LCD1 Data        configured at 18-bit, and
J2:5 HSGPIO27  DISP1_DAT4        i.MX51: DISP1_DAT4                                     connected to
J2:6 HSGPIO27  DISP1_DAT5        i.MX51: DISP1_DAT5      HDMI, VGA and LCD1 Data        24-bit LCDs.
J2:7 GPIO27    DISP1_DAT6        i.MX51: DISP1_DAT6
                                                         HDMI, VGA and LCD1 Data        On Development Kit some
J2:8 GPIO27    DISP1_DAT7        i.MX51: DISP1_DAT7                                     DISP1 signals are used to
                                                         HDMI, VGA and LCD1 Data        configure the boot
               DISP1_DAT8        i.MX51: DISP1_DAT8                                     process.
                                                         HDMI, VGA and LCD1 Data
               DISP1_DAT9        i.MX51: DISP1_DAT9                                     On Early Availability Kit
                                                         HDMI, VGA and LCD1 Data, Boot  DISP1 and DISP2 are
               DISP1_DAT10       i.MX51: DISP1_DAT10     Configuration                  configured at 24-bit, and
                                                                                        connected to 24-bit LCDs.
               DISP1_DAT11       i.MX51: DISP1_DAT11     HDMI, VGA and LCD1 Data, Boot
J2:9 GPIO27                                              Configuration
               DISP1_DAT12       i.MX51: DISP1_DAT12
                                                         HDMI, VGA and LCD1 Data, Boot
               DISP1_DAT13       i.MX51: DISP1_DAT13     Configuration

J2:10 GPIO27   DISP1_DAT14       i.MX51: DISP1_DAT14     HDMI, VGA and LCD1 Data, Boot
                                                         Configuration
               DISP1_DAT15       i.MX51: DISP1_DAT15
J2:11 GPIO27                                             HDMI, VGA and LCD1 Data, Boot
               DISP1_DAT16       i.MX51: DISP1_DAT16     Configuration

J2:12 GPIO27   DISP1_DAT17       i.MX51: DISP1_DAT17     HDMI, VGA and LCD1 Data, Boot
                                                         Configuration
               DISP1_DAT18       i.MX51: DISP1_DAT18
J2:13 GPIO27   DISP1_DAT19       i.MX51: DISP1_DAT19     HDMI, VGA and LCD1 Data, Boot
               DISP1_DAT20       i.MX51: DISP1_DAT20     Configuration
               DISP1_DAT21       i.MX51: DISP1_DAT21
J2:14 GPIO27                                             HDMI, VGA and LCD1 Data, Boot
                                                         Configuration

J2:15 GPIO27                                             HDMI, VGA and LCD1 Data, Boot
                                                         Configuration

J2:16 GPIO27                                             HDMI, VGA and LCD1 Data, Boot
                                                         Configuration

J2:17 GPIO27                                             HDMI, VGA and LCD1 Data, Boot
                                                         Configuration

J2:18 GPIO27                                             HDMI, VGA and LCD1 Data, Boot
                                                         Configuration

J2:19  GPIO27                                            Not used
J2:20  GPIO27
J2:21  GPIO27                                            Not used
J2:22  GPIO27
                                                         Boot Configuration

                                                         Boot Configuration

2014 Digi International, Inc.                                                                              23
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin    Type        Signal name        Use on module         Use on development board       Comments
J2:23  GPIO27      DISP1_DAT22        i.MX51: DISP1_DAT22   LCD2 Data
J2:24  GPIO27      DISP1_DAT23        i.MX51: DISP1_DAT23   LCD2 Data                      Analog input from Touch
J2:25  GPIO27      DI1_PIN2           i.MX51: DI1_PIN2      HDMI, VGA and LCD1 HSYNC       Screen
J2:26  -           GND                -                     -                              Analog input from Touch
J2:27  GPIO27      DI1_PIN11/GPIO3_0  i.MX51: DI1_PIN11     LCD1 PWREN#                    Screen
J2:28  GPIO27      DI1_DISP_CLK       i.MX51: DI1_DISP_CLK  HDMI, VGA and LCD1 Clock       Analog input
J2:29  GPIO27      DI1_PIN13/GPIO3_2  i.MX51: DI1_PIN13     LCD1 and LCD2 GPIO2            Analog input from Touch
J2:30  GPIO27      DI1_PIN3           i.MX51: DI1_PIN3      HDMI, VGA and LCD1 VSYNC       Screen
J2:31  GPIO27      DI1_PIN15          i.MX51: DI1_PIN15     HDMI, VGA and LCD1 DRDY        Analog input
J2:32  GPIO27      DI1_PIN12/GPIO3_1  i.MX51: DI1_PIN12     LCD2 PWREN#                    Analog input from Touch
J2:33  GPIO27      DI_GP2             i.MX51: DI_GP2        Not used                       Screen
J2:34  GPIO27      DI_GP1             i.MX51: DI_GP1        Not used
J2:35  GPIO27      DI_GP4/MII_RXD2    i.MX51: DI_GP4        LCD2 DRDY                      Used on the module to
                                      LAN8710: RXD2                                        power USB PHY
J2:36 GPIO27       DI_GP3/MII_TX_ER   i.MX51: DI_GP3        Not used
                                      LAN8710: INT#/TXER/
J2:37 GPIO27       DI1_D1_CS/GPIO3_4  TXD4                  LCD1 and LCD2 Touch selection
                                      i.MX51: DI_D1_CS      input
J2:38 GPIO27       DI1_D0_CS/GPIO3_3                        LCD1 and LCD2 Touch selection
                                      i.MX51: DI_D0_CS      input
J2:39 ADIN         TOUCH_X1                                 LCD1 and LCD2 Touch X1
                                      MC13892: TSX1

J2:40  ADIN        ADIN5              MC13892: ADIN5        Reserved
J2:41  ADIN        TOUCH_X2           MC13892: TSX2         LCD1 and LCD2 Touch X2

J2:42  ADIN        ADIN6              MC13892: ADIN6        Not used
J2:43  ADIN        TOUCH_Y1           MC13892: TSY1         LCD1 and LCD2 Touch Y1

J2:44  ADIN        ADIN7              MC13892: ADIN7        Not used
J2:45  ADIN        TOUCH_Y2           MC13892: TSY2         LCD1 and LCD2 Touch Y2

J2:46  -           ADC_GND            -                     -
J2:47  -           GND                -                     -
J2:48  PMIC_STDBY  ADTRIG             MC13892: ADTRIG       Not used
J2:49  -           SWBST              MC13892: SWBST        -
                                      MC13892: VINUSB

2014 Digi International, Inc.                                                            24
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin    Type      Signal name        Use on module          Use on development board  Comments
J2:50  -                                                   Reserved
J2:51  PMIC_LED  LEDKP              MC13892: LEDKP         Not used                  Accelerometer Interrupt
J2:52  -                                                   Reserved                  Accelerometer Interrupt
J2:53  PMIC_LED  LEDR               MC13892: LEDR          Not used
J2:54  -                                                   Reserved
J2:55  PMIC_LED  LEDAD              MC13892: LEDAD         Not used
J2:56  -                                                   -
J2:57  GPIO27    LEDG               MC13892: LEDG          Camera 2 Data
J2:58  GPIO27                                              Camera 2 Data
J2:59  HSGPIO27  LEDMD              MC13892: LEDMD         Camera 2 Data
J2:60  HSGPIO27                                            Camera 2 Data
J2:61  HSGPIO27  LEDB               MC13892: LEDB          Camera 2 Data
J2:62  HSGPIO27                                            Camera 2 Data
J2:63  GPIO27    VSWLED             -                      Camera 2 Data
J2:64  GPIO27                                              Camera 2 Data
J2:65  GPIO27    CSI2_D12/GPIO4_9   i.MX51: CSI2_D12       Camera 2 VSYNC
J2:66  GPIO27                                              Camera 2 HSYNC
J2:67  GPIO27    CSI2_D13/GPIO4_10  i.MX51: CSI2_D13       Camera 2 PIXCLK
J2:68  -                                                   -
J2:69  -         CSI2_D14           i.MX51: CSI2_D14       -
J2:70  DIG_USB                                             USB OTG ID
J2:71  AN_USB    CSI2_D15           i.MX51: CSI2_D15       USB OTG DP
J2:72  -                                                   USB OTG VBUS
J2:73  AN_USB    CSI2_D16           i.MX51: CSI2_D16       USB OTG DN
J2:74  GPIO27                                              Not used
J2:75  -         CSI2_D17           i.MX51: CSI2_D17       -
J2:76  GPIO27                                              I2C Bus Clock
                 CSI2_D18/GPIO4_11  i.MX51: CSI2_D18
                                                           Reserved
                 CSI2_D19/GPIO4_12  i.MX51: CSI2_D19
                                                           I2C Bus Clock
                 CSI2_VSYNC/GPIO4_13 i.MX51: CSI2_VSYNC
                                                           Reserved
                 CSI2_HSYNC/GPIO4_14 i.MX51: CSI2_HSYNC

                 CSI2_PIXCLK_GPIO4_15 i.MX51: CSI2_PIXCLK

                 GND

                 GND

                 USB_OTG_ID         i.MX51: ID

                 USB_OTG_DP         i.MX51: DP

                 USB_OTG_VBUS       i.MX51: VBUS

                 USB_OTG_DN         i.MX51: DN

                 GPIO1_8/USB_PWR    i.MX51: GPIO_8

                 GND                -

                 GPIO1_2/PWM1/      i.MX51: GPIO1_2
                 I2C2_SCL           MMA7455LR1:SCL

J2:77 GPIO27     GPIO1_7/           i.MX51: GPIO1_7
                 MMA7455LR_INT1     MMA7455LR1:INT1

J2:78 GPIO27     GPIO1_3/PWM2/      i.MX51: GPIO1_3
                 I2C2_SDA           MMA7455LR1:SD

J2:79 GPIO27     GPIO1_6/           i.MX51: GPIO1_6
                 MMA7455LR_INT2     MMA7455LR1:INT2

2014 Digi International, Inc.                                                      25
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin    Type      Signal name          Use on module      Use on development board  Comments
J2:80  PMIC_INT                                          Not used
J2:81  -         CLK32K_PER           MC13892: CLK32K    -                         SD bus 2 connected to
J2:82  -                                                 -                         WLAN.
J2:83  -         GND                  -                  Not used                  In modules without
J2:84  -                                                 Not used                  WLAN this SD bus can be
J2:85  UHVIO33   GND                  -                  Reserved                  used in the development
                                                                                   boards.
                 CKIH1                i.MX51: CKIH1      Reserved

                 CKIH2                i.MX51: CKIH2      Reserved

                 SD2_DATA0/           i.MX51: SD2_DATA0  Reserved

                 SD1_DATA1/CSPI_MISO WLAN: SDIO_DATA0    Reserved

J2:86 UHVIO33    SD2_CLK/I2C1_SDA/    i.MX51: SD2_CLK    XBee Reset#
                 SPI_SCLK             WLAN: SDIO_CLK     Reserved

J2:87 UHVIO33    SD2_DATA1/           i.MX51: SD2_DATA1  Not used
                 SD1_DATA5            WLAN: SDIO_DATA1   Not used
                                                         Not used
J2:88 UHVIO33    SD2_CMD/I2C1_SCL/    i.MX51: SD2_CMD    Not used
                 SPI_MOSI             WLAN: SDIO_CMD     Not used
                                                         Not used
J2:89 UHVI0O3    SD2_DATA2/           i.MX51: SD2_DATA2  XBee RTS#
                 SDI_DATA6            WLAN: SDIO_DATA2
                                                         Not used
J2:90  GPIO27    KEY_COL0             i.MX51: KEY_COL0   HDMI Interrupt
J2:91  UHVIO33
                 SD2_DATA3/           i.MX51: SD2_DATA3  XBee_CTS#/UART3_RTS
                 SD1_DATA7/SPI_SS2    WLAN: SDIO_DATA3   selection
                                                         User Button 2
J2:92  GPIO27    KEY_COL1             i.MX51: KEY_COL1
J2:93  GPIO27                                            One-Wire, HDMI SPDIF
J2:94  GPIO27    KEY_ROW0             i.MX51: ROW0       MicroSD TM Data
J2:95  GPIO27
J2:96  GPIO27    KEY_COL2             i.MX51: KEY_COL2
J2:97  GPIO27
J2:98  GPIO27    KEY_ROW1             i.MX51: ROW1

                 KEY_COL3             i.MX51: KEY_COL3

                 KEY_ROW2             i.MX51: ROW2

                 KEY_COL5/            i.MX51: KEY_COL5

                 UART3_CTS#/I2C2_SDA

J2:99 GPIO27     KEY_ROW3             i.MX51: KEY_ROW3
J2:100 GPIO27
                 GPIO1_0/SD1_CD#/     i.MX51: GPIO1_0
                 SPI_SS2

J2:101 GPIO27    KEY_COL4/            i.MX51: KEY_COL4

                 UART3_RTS#/I2C2_SCL

J2:102 GPIO27    GPIO1_1/SD1_WP#/     i.MX51: GPIO1_1
                 SPI_MISO
J2:103 GPIO27
J2:104 UHVIO31   OWIRE_LINE/GPIO1_24 i.MX51: OWIRE_LINE

                 SD1_DATA0/           i.MX51: SD1_DATA0
                 AUD5_TXD/SPI_MOSI

2014 Digi International, Inc.                                                    26
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin Type        Signal name          Use on module        Use on development board       Comments
J2:105 UHVIO31                                            MicroSD TM Command
J2:106 UHVIO31  SD1_CMD/AUD5_RXFS/ i.MX51: SD1_CMD                                       HDMI Interrupt and
J2:107 UHVIO31  SPI_MOSI                                  MicroSD TM Data                PMIC Watchdog input
J2:108 UHVIO31                                                                           cannot be used at the same
J2:109 GPIO27   SD1_DATA1/           i.MX51: SD1_DATA1    MicroSD TM Clock               time.
                AUD5_RXD
J2:110 UHVIO31                                            MicroSD TM Data
J2:111 GPIO27   SD1_CLK/AUD5_RXC/    i.MX51: SD1_CLK      Reserved
J2:112 GPIO27   SPI_SCLK
J2:113 GPIO27
J2:114 GPIO27   SD1_DATA2/AUD5_TXC i.MX51: SD1_DATA2
J2:115 GPIO27
J2:116 GPIO27   WDOG1#               i.MX51: GPIO1_4
J2:117 GPIO27
J2:118 GPIO27   SD1_DATA3/           i.MX51: SD1_DATA3    MicroSD TM Data
J2:119 GPIO27   AUD5_TXFS/SPI_SS1                         SPI_MOSI
J2:120 GPIO27
J2:121 GPIO27   CSPI1_MOSI/I2C1_SDA/ i.MX51: CSPI1_MOSI   Reserved
J2:122 GPIO27
J2:123 GPIO27   GPIO4_22             MC13892: MOSI        SPI_MISO
J2:124 GPIO27
J2:125 GPIO27   CSPI1_SS0_PMIC/      i.MX51: CSPI1_SS0    SPI_SS1
J2:126 -        AUD4_TXC/GPIO4_24    MC13892: CS          SPI_SCLK

                CSPI1_MISO/          i.MX51: CSPI1_MISO   LCD1 and LCD2 SPI Chip Select
                AUD4_RXD/GPIO4_23    MC13892: MISO        UART1 MEI
                                                          UART1 MEI
                CSPI1_SS1/AUD4_TXD/ i.MX51: CSPI1_SS1     UART1 MEI
                GPIO4_25                                  UART1 MEI
                                                          UART2 Console
                CSPI1_SCLK/I2C1_SCL/ i.MX51: CSPI1_SCLK   UART3/XBee
                                                          UART2 Console
                GPIO4_27             MC13892: CLK         UART3/XBee
                                                          USB Host
                CSPI1_RDY/           i.MX51: CSPI1_RDY    -
                AUD4_TXFS/GPIO4_26

                UART1_RXD/GPIO4_28 i.MX51: UART1_RXD

                UART1_RTS#/GPIO4_30 i.MX51: UART1_RTS

                UART1_TXD/PWM2/      i.MX51: UART1_TXD
                GPIO4_29

                UART1_CTS#/GPIO4_31 i.MX51: UART1_CTS

                UART2_RXD/GPIO1_20 i.MX51: UART2_RXD

                UART3_RXD/           i.MX51: UART3_RXD

                UART1_DTR#/GPIO1_22

                UART2_TXD/GPIO1_21 i.MX51: UART2_TXD

                UART3_TXD/           i.MX51: UART3_TXD

                UART1_DSR#/GPIO1_23

                USBH1_DATA2/         i.MX51: USBH1_DATA2

                UART2_TXD_GPIO1_13

                GND                  -

2014 Digi International, Inc.                                                          27
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin Type        Signal name          Use on module       Use on development board      Comments
J2:127 GPIO27
J2:128 GPIO27   USBH1_DATA4/         i.MX51: USBH1_DATA4 USB Host                      The HS_I2C interface is
J2:129 GPIO27   CSPI_SS0/GPIO1_15                                                      not working in i.MX51.
J2:130 GPIO27                                                                          The HS_I2C interface is
J2:131 GPIO27   USBH1_DATA0/         i.MX51: USBH1_DATA0 USB Host (default) and UART2  not working in i.MX51.
J2:132 GPIO27
J2:133 GPIO27   UART2_CTS#/GPIO1_11                      Console
J2:134 GPIO27
J2:135 GPIO27   USBH1_DATA6/         i.MX51: USBH1_DATA6 USB Host
J2:136 GPIO27   CSPI_SS3/GPIO1_17

J2:137 GPIO27   USBH1_DATA1/         i.MX51: USBH1_DATA1 USB Host
J2:138 GPIO27
J2:139 GPIO27   UART2_RXD/GPIO1_12
J2:140 -
J2:141 GPIO27   USBH1_DIR/SPI_MOSI/ i.MX51: USBH1_DIR    USB Host
J2:142 -        GPIO1_26/I2C2_SDA
J2:143 -
J2:144 GPIO27   USBH1_DATA3/         i.MX51: USBH1_DATA3 USB Host (default) and UART2
J2:145 UHVIO31
J2:146 -        UART2_RTS#/GPIO1_14                      Console
J2:147 UHVIO31
                USBH1_STP/SPI_RDY/   i.MX51: USBH1_STP   USB Host
                GPIO1_27

                USBH1_DATA5/         i.MX51: USBH1_DATA5 USB Host
                CSPI_SS1/GPIO1_16

                USBH1_NXT/SPI_MISO/ i.MX51: USBH1_NXT    USB Host
                GPIO1_28

                USBH1_DATA7/         i.MX51: USBH1_DATA7 USB Host
                CSPI1_SS3/SPI2_SS3/
                GPIO1-18

                AUD3_BB_TXD/         i.MX51: AUD3_BB_TXD Audio CODEC and HDMI Audio
                GPIO4_18

                USBH1_CLK/SPI_SCLK/ i.MX51: USBH1_CLK    USB Host
                GPIO1_25/I2C2_SCL/

                AUD3_BB_RXD/         i.MX51: AUD_BB_RXD  Audio CODEC

                UART3_RXD/GPIO4_19

                HS_I2C_SCL/GPIO4_16 i.MX51: I2C_SCL      Not used

                AUD3_BB_CK/GPIO4_20 i.MX51: AUD_BB_CK    Audio CODEC and HDMI Audio
                HS_I2C_SDA/GPIO4_17 i.MX51: I2C_SDA      Not used

                +3.3V                -                   -
                                     i.MX51: AUD_BB_FS   Audio CODEC and HDMI Audio
                AUD3_BB_FS/
                UART3_TXD/GPIO4_21   i.MX51: NANDF_D0    Reserved
                                     NAND_FLASH: I/O0
                NANDF_D0/PATA_D0/    -                   -
                SD4_DATA7/GPIO4_8    i.MX51: NANDF_D2    Reserved
                                     NAND_FLASH: I/O2
                +3.3V

                NANDF_D2/PATA_D2/
                SD4_DATA5/GPIO4_6

2014 Digi International, Inc.                                                        28
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin Type        Signal name         Use on module                    Use on development board  Comments
J2:148 UHVIO31                                                       Reserved
J2:149 UHVIO31  NANDF_D1/PATA_D1/   i.MX51: NANDF_D1                 Reserved
J2:150 UHVIO31  SD4_DATA6/GPIO4_7   NAND_FLASH: I/O1                 Reserved
J2:151 UHVIO31                                                       Reserved
J2:152 UHVIO31  NANDF_D4/PATA_D4/   i.MX51: NANDF_D4                 Reserved
J2:153 UHVIO31  SD4_CD/GPIO4_4      NAND_FLASH: I/O4                 SD/MMC Data
J2:154 UHVIO31                                                       Reserved
J2:155 UHVIO31  NANDF_D3/PATA_D3/   i.MX51: NANDF_D3                 SD/MMC Data
                SD4_DATA4/GPIO4_5   NAND_FLASH: I/O3
J2:156 UHVIO31                                                       SD/MMC Data
J2:157 UHVIO31  NANDF_D6/PATA_D6/   i.MX51: NANDF_D6                 Reserved
                SD4_LCTL/GPIO4_2    NAND_FLASH: I/O6
J2:158 UHVIO31                                                       SD/MMC Data
                NANDF_D5/PATA_D5/   i.MX51: NANDF_D5
J2:159 UHVIO31  SD4_WP/GPIO4_3      NAND_FLASH: I/O5                 Reserved

J2:160 UHVIO31  NANDF_D8/PATA_D8/   i.MX51: NANDF_D8                 Reserved
                GPIO4_0/SD3_DATA0
J2:161 UHVIO31                                                       Reserved
J2:162 UHVIO31  NANDF_D7/PATA_D7/   i.MX51: NANDF_D7                 Reserved
                GPIO4_1             NAND_FLASH: I/O7
J2:163 UHVIO31                                                       Digital I/O Connector
J2:164 UHVIO31  NANDF_D10/          i.MX51: NANDF_D10                SD/MMC Write Protect
J2:165 UHVIO31  PATA_D10/GPIO3_30/                                   Digital I/O Connector
                SD3_D2

                NANDF_D9/PATA_D9/   i.MX51: NANDF_D9
                GPIO3_31/SD3_D1

                NANDF_D12/          i.MX51: NANDF_D12
                PATA_D12/GPIO3_28/
                SD3_D4

                NANDF_D11/          i.MX51: NANDF_D11
                PATA_D11/GPIO3_29/
                SD3_D3

                NANDF_D14/          i.MX51: NANDF_D14
                PATA_D14/GPIO3_26/
                SD3_D6

                NANDF_D13/          i.MX51: NANDF_D13
                PATA_D13/GPIO3_27/
                SD3_D5

                NANDF_CS0#/GPIO3_16 i.MX51: NANDF_CS0
                                                    NAND_FLASH: CE#

                NANDF_D15/          i.MX51: NANDF_D15
                PATA_D15/GPIO3_25/
                SD3_D7

                NANDF_CS2#/         i.MX51: NANDF_CS2
                PATA_CS0#/GPIO3_18  NAND_FLASH: NC

                NANDF_CS1#/GPIO3_17 i.MX51: NANDF_CS1
                                                    NAND_FLASH: NC

                NANDF_CS4#/         i.MX51: NANDF_CS4
                PATA_DA0/GPIO3_20

2014 Digi International, Inc.                                                                          29
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin Type        Signal name          Use on module       Use on development board   Comments
J2:166 UHVIO31                                           HDMI audio clock enable
J2:167 UHVIO31  NANDF_CS3#/          i.MX51: NANDF_CS3   Digital I/O Connector      SD clock and Digital IO
J2:168 UHVIO31  PATA_CS1#/GPIO3_19   NAND_FLASH: NC      Digital I/O Connector      cannot be used at the same
J2:169 UHVIO31                                           SD/MMC Command             time.
J2:170 UHVIO31  NANDF_CS6#/          i.MX51: NANDF_CS6   SD/MMC Clock
                PATA_DA2/GPIO3_22                                                   Must not be low during
J2:171 UHVIO31                                                                      NAND Boot
J2:172 UHVIO31  NANDF_CS5#/          i.MX51: NANDF_CS5                              Must not be low during
J2:173 UHVIO31  PATA_DA1/GPIO3_21                                                   NAND Boot
                                                                                    Must not be low during
J2:174 UHVIO31  NANDF_RDY_INT/       i.MX51:                                        NAND Boot
J2:175 UHVIO31  GPIO3_24             NANDF_RDY_INT                                  Must not be low during
J2:176 UHVIO31                                                                      NAND Boot
J2:177 UHVIO31  NANDF_CS7#/GPIO3_23 i.MX51: NANDF_CS7
J2:178 UHVIO31
J2:179 UHVIO31  NANDF_WE#/           i.MX51: NANDF_WE_B  Reserved
J2:180 UHVIO31  PATA_DIOW/GPIO3_3    NAND_FLASH: WE#     SD/MMC Card Detect
                                                         Reserved
                GPIO_NAND/           i.MX51: GPIO_NAND
                                                         Reserved
                PATA_INTRQ/GPIO3_12                      Reserved
                                                         Reserved
                NANDF_ALE/           i.MX51: NANDF_ALE   User LED2 and Digital I/O
                PATA_BUFFER_EN/      NAND_FLASH: ALE     Connector
                GPIO3_5                                  Reserved
                                                         Digital I/O Connector
                NANDF_RE#/           i.MX51: NANDF_RE_B  User LED1 and Digital I/O
                PATA_DIOR/GPIO3_4    NAND_FLASH: RE#     Connector

                NANDF_WP#/           i.MX51: NANDF_WP_B

                PATA_DMACK/GPIO3_7 NAND_FLASH: WP#

                NANDF_CLE/           i.MX51: NANDF_CLE
                PATA_RESET/GPIO3_6   NAND_FLASH: CLE

                NANDF_RB1/           i.MX51: NANDF_RB1
                PATA_IORDY/GPIO3_9   NAND_FLASH: NC

                NANDF_RB0/           i.MX51: NANDF_RB0

                PATA_DMARQ/GPIO3_8 NAND_FLASH: R/B#

                NANDF_RB3/GPIO3_11   i.MX51: NANDF_RB3
                                     NAND_FLASH: NC

                NANDF_RB2/GPIO3_10   i.MX51: NANDF_RB2
                                     NAND_FLASH: NC

Notes:

      Many of the i.MX51 pins above have more functions than those shown in the reference names.
           For a complete list of pin multiplexing see Chapter 4 - External Signals and Pin Multiplexing of
           the Freescale i.MX51 Multimedia Applications Processor Reference Manual, Rev. 1 (or later).

      The signal name value listed for pins 85 and 115 (above) does not match what is listed in the
           schematics. This is simply a documentation error, functionality of these pins works according
           to what is listed in this guide.

2014 Digi International, Inc.                                                     30
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Power

         Module Power Supplies

                    The following figure shows the power supply scheme of the ConnectCore for i.MX51 module.

Supply Inputs

          The ConnectCore for i.MX51module has the following supply inputs:

          Battery input (VLIO)

          Charger input (VCHRG)

          Coin Cell input (VCC_COINCELL)

    Battery input (VLIO)
          The VLIO supply is used to generate all the voltage supplies needed by the i.MX51 CPU and
          the peripherals. The minimum voltage of VLIO (to allow the module to turn on) is +3.4V. The
          maximum voltage of VLIO is +4.8V.

          This input is the recommended when only one of the two main power inputs (VLIO, VCHRG) is
          used. The benefit of using this as the Main input is that power restrictions are relaxed and a
          higher overall current may be drawn through this input. This is particularly important if the
          i.MX51 Module is to be powered up at temperatures below -20 C since the PMIC does not
          restrict the current on this input at cold temperatures. If this is used as the Main power
          input, the other input VCHRG can be left disconnected. If this is the only power input used,
          the supply must be rated to maintain the voltage on this input during times of peak demand
          by the module.

2014 Digi International, Inc.  31
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Charger input (VCHRG)

     The battery charger supply is used to charge rechargeable batteries, as well as to power up
     the module when there is no battery or the battery is discharged. The minimum voltage of
     the battery charger is +3.4V. The nominal voltage of the battery charger is +5V. The
     maximum voltage of the battery charger is +5.6.

     Whether this input is used depends on the Host Circuit. If a Lithium Ion secondary cell is
     connected to VLIO this input is necessary, but the minimum voltage to allow the Lithium Ion
     cell to charge means that the effective minimum input voltage rises to +4.5V. Note that the
     IMX51 module will still work when VCHRG is lower, but the battery will not charge. When
     there is a Lithium Ion cell connected to VLIO and power is also applied to VCHRG, the current
     needed by the i.MX51 module and anything that the module powers can be shared between
     the two inputs. This allows a measurement of the average current to be taken and after
     allowing a margin for variation and also for the charging of the battery, this figure can be
     used as the amount needed at the VCHRG input. In this circumstance the peaks drawn by the
     module are taken from the battery, thus allowing for a smaller power supply to power
     VCHRG.

     If there is no Lithium Ion secondary cell on VLIO, you can still use the VCHRG power input as
     the Main input. In this case, leave the VLIO input disconnected as long as you also generate a
     VLIO on the carrier board. You can find one example in the Electrical Characteristics section
     of this manual. The benefit of using this input as the main input is that it has a wider input
     voltage range than VLIO. There are some limitations on the amount of current that can be
     drawn (especially during power-up), this may mean that Carrier boards for the module that
     use this power input alone may need to have software controlled power features to prevent
     the load exceeding the current capabilities. Another limitation to the input current through
     this pin occurs at low temperatures because the PMIC will detect a low temperature (less
     than -20 C) power up event and will limit significantly the current that can be drawn by the
     module. This is due to the PMIC attempting to prevent the recharging of a Lithium Ion cell at
     low temperatures to reduce the risk of causing damage to the cell. If this is the only power
     input used, the supply must be rated to maintain the voltage on this input during times of
     peak demand by the module. Other system limitations may exist that are not explicitly
     stated here. Also, when this is the main power input, don't forget the charger detect signal
     CHRGSE1# in the circuit as the PMIC will not take current from this input without it being
     asserted (tied to GND).

Coin Cell input (VCC_COINCELL)

     The VCC_COINCELL pin allows connection to either a coin cell or a supercap. This permits the
     RTC to keep running when the VLIO and VCHRG are at 0 volts. The PMIC can be programmed
     to allow current to be output from this pin while VLIO or VCHRG are present to charge the
     supercap (or Secondary Lithium Manganese coin cell). When in charge mode, this pin can
     output 60uA and the PMIC can be configured for a charge termination voltage in the range
     +2.5V to +3.3V.

     The following table shows the current draw from the coin cell when there is no main battery
     attached:

Mode                             Description                           Typ  Max  Unit
RTC                                                                         7    uA
                                 All blocks disabled, no main battery  3

                                 attached, coin cell is attached.

2014 Digi International, Inc.                                                        32
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

                  There are three types of components that can be connected to this pin: Lithium coin cells
                  (Primary cell: non-rechargeable), Lithium coin cells (Secondary cell: rechargeable), and
                  Supercaps. When a Primary Lithium coin cell is connected, the charger must be turned off
                  and this pin is used strictly as an input. It is hazardous to attempt to charge Primary Lithium
                  cells as they may vent or explode. Secondary Lithium coin cells are only made available
                  directly to manufacturers of equipment that could use them, in that case they are normally
                  required to design their product to prevent the user gaining access to this part since there is
                  a danger to the user if by replacing it, they fit a primary type (the only sort that they are
                  likely to be able to source) into the charging circuit. When a Secondary Lithium coin cell is
                  used, the charge termination voltage is programmable. When a Supercap is used, the charge
                  termination voltage should be set to the maximum value.
                  The advantage of using a Primary Lithium coin cell is that the energy density usually allows
                  years of service since the self discharge rate is low. The advantage of using a Secondary
                  Lithium coin cell is that the self discharge rate is usually sufficient to allow a few months of
                  support for the RTC before it will need recharging. The advantage of the Supercap is that it is
                  intrinsically safe and can out-last the Primary Lithium coin cell option, however the self
                  discharge rate is high meaning that a 1F capacitor at +25 C is likely to support the RTC for
                  approximately 5 to 10 days.
                  The minimum voltage of the coin cell supply is +2.5V. The maximum voltage of the coin cell
                  supply is +3.6V.

      Supply Outputs

                  The ConnectCore for i.MX51 module provides the following supply outputs:
                  +3.3V

                  +2.775V

                  SWBT (+5V)

                  +1.8V

                  +3.15V

            +3.3V
                  The ConnectCore for i.MX51 module has a DC/DC converter to generate a +3.3V supply. This
                  supply is used on the module to power the WLAN interface, the Ethernet PHY and the
                  Ethernet Controller.
                  This power regulator can be enabled/disabled by the software to save power when the
                  module is in the low power modes. The maximum current provided by this regulator is 1.2A.
                  The current available to supply off-module components is 400mA for the wireless variants of
                  the ConnectCore for i.MX51, and 800mA for the wired variant of the ConnectCore for i.MX51.

            +2.775V
                  This supply is used on the module to power the i.MX51 peripherals, the accelerometer and
                  the i.MX51 image processing unit. The maximum current provided by this supply is 100mA.
                  The current available to supply off-module components is 50mA.

2014 Digi International, Inc.  33
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

    SWBT (+5V)
          The voltage level of the SWBT supply is +5V. The maximum current provided by this supply is
          300mA.

    +1.8V
          This supply is generated on the internal regulator of the PMIC. The maximum current
          provided by this supply is 250mA.

    +3.15V
          This supply is used on the module to power the NAND Flash interface and the SD-card 1
          interface. The maximum current provided by this supply is 350mA.
          The current available to supply off-module components is 300mA.

MC13892 Power Management

          The ConnectCore for i.MX51 module is designed with Freescale MC13892 Power Management
          chip. This chip provides reference and supply voltages for the i.MX51 as well as for the
          peripheral devices. The MC13892 has four buck switchers, one +5V boost switcher and twelve
          low dropout regulators as well as other user interfaces. The following figure shows the block
          diagram of the MC13892.

                                             MC13892

    Battery                       4Buck                    12LDO     Backlight
Management                       Switchers               Regulators   Drivers

10BitADC                            Bias &               +5VBoost      LED
                                 References              Switcher    Drivers

Touch Screen                                                             Power
  Interface                                                          ControlLogic

32.768KHz                        Processor Logic Interfacing          Control
                                                                     Interface

2014 Digi International, Inc.                                                    34
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Memory

         DDR2 SDRAM Memory

                    The ConnectCore for i.MX51 module provides up to 512 MBytes of DDR2-400 SDRAM memory.
                    The module can support up to four 16-bit, 128Mbit, DDR2-400 chips, configured as two banks
                    of 32-bits of 128Mbits DDR2-400 memory.

         NAND Flash Memory

                    The ConnectCore for i.MX51 module provides 512Mbytes of NAND-Flash memory. On the
                    module a 512MByte, 2Kbyte page, NAND-Flash chip is used.
                    Options for other densities NAND Flash devices are available depending on the module
                    variant.

Chip selects

Chip Select Memory Map

           The ConnectCore for i.MX51 has eight chip select signals, two for dynamic memory and six for
           static memory. The table below shows the memory map of these chip select signals.

Name       Pin Address range Sixe [Mb]                   Usage          Comments
DRAM_CS0#                                                               First bank on module
DRAM_CS1#  Y4  0x9000_000-         256M                  DDR2 bank 0    Second bank on module
EIM_CS0
EIM_CS1        0x9FFF_FFFF                                              Used for Ethernet Controller on module
EIM_CS2
EIM_CS3    Y3  0xA000_0000-        256M                  DDR2 bank 1
EIM_CS4
EIM_CS5        0xAFFF_FFFF

           W6 0xB000_000-          128M                  External CS0#
                      0xB7FF_FFFF

           Y6  0xB800_000-         128M                  External CS1#

               0xBFFF_FFFF

           Y7  0xC000_000-         128M                  External CS2#

               0xC7FF_FFFF

           AC3 0xC800_000-         64M                   External CS3#

               0xCBFF_FFFF

           AA6 0xCC00_000-         32M                   External CS4#

               0xCDFF_FFFF

           AA5 0xCE00_000-         32M (minus 64K) External CS5#
                      0xCFFE_FFFF

2014 Digi International, Inc.                                                                                 35
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Multiplexed GPIO

         GPIO Multiplexing Table

                    The ConnectCore for i.MX51 has four GPIO banks. Each bank provides 32 bidirectional general
                    purpose input and output signals.

                    The GPIO pins are multiplexed with other functions on the module. For each pin there are up
                    to 8 muxing options (called ALT modes). By default all GPIO pins are configured to their
                    respective GPIO signals. Since different modules require different pin settings (like pull up,
                    keeper, etc) the i.MX51 has an IOMUX controller to configure the pin settings.

                    The table below shows the ALT mode for each GPIO signal, the name of the Pad and the
                    default use on the module. For a detailed description of all the muxing options for each pin,
                    refer to the i.MX51 Hardware Reference Manual.

                     Warning: Do not connect signals marked NANDF_* to GND during boot time if you want to boot
                     from NAND flash.

GPIO                             Mode                    Pad          On module default as
GPIO1_0                          ALT1                    GPIO1_0      HDMI Interrupt
GPIO1_1                          ALT1                    GPIO1_1      User Button 2
GPIO1_2                          ALT0                    GPIO1_2      I2C2_SCL
GPIO1_3                          ALT0                    GPIO1_3      I2C2_SDA
GPIO1_4                          ALT0                    GPIO1_4      Watchdog reset
GPIO1_5                          ALT0                    GPIO1_5      MC13892 Interrupt
GPIO1_6                          ALT0                    GPIO1_6      Accelerometer Interrupt 2
GPIO1_7                          ALT0                    GPIO1_7      Accelerometer Interrupt 1
GPIO1_8                          ALT0                    GPIO1_8      USB Power enable
GPIO1_9                          ALT0                    GPIO1_9      Ethernet 2 Interrupt
GPIO1_10                         ALT7                    DISP2_DAT11  Ethernet 1
GPIO1_11                         ALT2                    USBH1_DATA0  USB Host
GPIO1_12                         ALT2                    USBH1_DATA1  USB Host
GPIO1_13                         ALT2                    USBH1_DATA2  USB Host
GPIO1_14                         ALT2                    USBH1_DATA3  USB Host
GPIO1_15                         ALT2                    USBH1_DATA4  USB Host
GPIO1_16                         ALT2                    USBH1_DATA5  USB Host
GPIO1_17                         ALT2                    USBH1_DATA6  USB Host
GPIO1_18                         ALT2                    USBH1_DATA7  USB Host
GPIO1_19                         ALT5                    DISP2_DAT6   Ethernet 1

2014 Digi International, Inc.                                                                  36
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

GPIO                             Mode                    Pad         On module default as
GPIO1_20                         ALT3                    UART2_RXD   UART2_RXD
GPIO1_21                         ALT3                    UART2_TXD   UART2_TXD
GPIO1_22                         ALT3                    UART3_RXD   UART3_RXD
GPIO1_23                         ALT3                    UART3_TXD   UART3_TXD
GPIO1_24                         ALT3                    OWIRE_LINE  S/PDIF Output
GPIO1_25                         ALT2                    USBH1_CLK   USB Host
GPIO1_26                         ALT2                    USBH1_DIR   USB Host
GPIO1_27                         ALT2                    USBH1_STP   USB Host
GPIO1_28                         ALT2                    USBH1_NXT   USB Host
GPIO1_29                         ALT5                    DISP2_DAT7  Ethernet 1
GPIO1_30                         ALT5                    DISP2_DAT8  Ethernet 1
GPIO1_31                         ALT5                    DISP2_DAT9  Ethernet 1
GPIO2_0                          ALT1                    EIM_D16     EIM_D16
GPIO2_1                          ALT1                    EIM_D17     EIM_D17
GPIO2_2                          ALT1                    EIM_D18     EIM_D18
GPIO2_3                          ALT1                    EIM_D19     EIM_D19
GPIO2_4                          ALT1                    EIM_D20     EIM_D20
GPIO2_5                          ALT1                    EIM_D21     EIM_D21
GPIO2_6                          ALT1                    EIM_D22     EIM_D22
GPIO2_7                          ALT1                    EIM_D23     EIM_D23
GPIO2_8                          ALT1                    EIM_D24     EIM_D24
GPIO2_9                          ALT1                    EIM_D27     EIM_D27
GPIO2_10                         ALT1                    EIM_A16     GPIO
GPIO2_11                         ALT1                    EIM_A17     GPIO
GPIO2_12                         ALT1                    EIM_A18     GPIO
GPIO2_13                         ALT1                    EIM_A19     GPIO
GPIO2_14                         ALT1                    EIM_A20     GPIO
GPIO2_15                         ALT1                    EIM_A21     GPIO
GPIO2_16                         ALT1                    EIM_A22     GPIO
GPIO2_17                         ALT1                    EIM_A23     GPIO
GPIO2_18                         ALT1                    EIM_A24     GPIO
GPIO2_19                         ALT1                    EIM_A25     GPIO
GPIO2_20                         ALT1                    EIM_A26     GPIO

2014 Digi International, Inc.                                                            37
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

GPIO                             Mode                    Pad             On module default as
GPIO2_21                         ALT1                    EIM_A27         XBEE_SLEEP_RQ
GPIO2_22                         ALT1                    EIM_EB2         EIM_EB2
GPIO2_23                         ALT1                    EIM_EB3         EIM_EB3
GPIO2_24                         ALT1                    EIM_OE          EIM_OE
GPIO2_25                         ALT1                    EIM_CS0         EIM_CS0
GPIO2_26                         ALT1                    EIM_CS1         GPIO
GPIO2_27                         ALT1                    EIM_CS2         GPIO
GPIO2_28                         ALT1                    EIM_CS3         GPIO
GPIO2_29                         ALT1                    EIM_CS4         GPIO
GPIO2_30                         ALT1                    EIM_CS5         Ethernet 2 Controller chip select
GPIO2_31                         ALT1                    EIM_DTACK       GPIO
GPIO3_0                          ALT4                    DI1_PIN11       LCD1 PWREN
GPIO3_1                          ALT4                    DI1_PIN12       LCD2 PWREN
                                 ALT1                    EIM_LBA         GPIO
GPIO3_2                          ALT4                    DI1_PIN13       GPIO
                                 ALT1                    EIM_CRE         GPIO
GPIO3_3                          ALT4                    DI1_D0_CS       LCD Touch Screen interrupt
                                 ALT3                    NANDF_WE_B      NANDF_WE_B
GPIO3_4                          ALT4                    DI1_D1_CS       LCD1_TCH_INT/TCH_EXT#
                                 ALT3                    NANDF_RE_B      NANDF_RE_B
GPIO3_5                          ALT4                    DISPB2_SER_DIN  GPIO
                                 ALT3                    NANDF_ALE       NANDF_ALE
GPIO3_6                          ALT4                    DISPB2_SER_DIO  User Button 1 / GPIO
                                 ALT3                    NANDF_CLE       NANDF_CLE
GPIO3_7                          ALT4                    DISPB2_SER_CLK  Camera 2 Reset
                                 ALT3                    NANDF_WP_B      NANDF_WP_B
GPIO3_8                          ALT4                    DISPB2_SER_RS   USB Host Reset signal
                                 ALT3                    NANDF_RB0       NANDF_RB0
GPIO3_9                          ALT3                    NANDF_RB1       GPIO / User LED2
GPIO3_10                         ALT3                    NANDF_RB2       GPIO / User LED1
GPIO3_11                         ALT3                    NANDF_RB3       GPIO
GPIO3_12                         ALT3                    CSI1_D8         Not used
                                 ALT0                    GPIO_NAND       Card Detect input SD Card

2014 Digi International, Inc.                                                                             38
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

GPIO                             Mode                    Pad            On module default as
GPIO3_13                         ALT3                    CSI1_D9        Camera 1 Reset
GPIO3_14                         ALT3                    CSI1_VSYNC     CSI1_VSYNC
GPIO3_15                         ALT3                    CSI1_HSYNC     CSI1_HSYNC
GPIO3_16                         ALT3                    NANDF_CS0      NANDF_CS0
GPIO3_17                         ALT3                    NANDF_CS1      SD Card write protect
GPIO3_18                         ALT3                    NANDF_CS2      GPIO
GPIO3_19                         ALT3                    NANDF_CS3      Not used
GPIO3_20                         ALT3                    NANDF_CS4      GPIO
GPIO3_21                         ALT3                    NANDF_CS5      GPIO
GPIO3_22                         ALT3                    NANDF_CS6      GPIO
GPIO3_23                         ALT3                    NANDF_CS7      SD3_CLK
GPIO3_24                         ALT3                    NANDF_RDY_INT  SD3_CMD#
GPIO3_25                         ALT3                    NANDF_D15      SD3_DATA7
GPIO3_26                         ALT3                    NANDF_D14      SD3_DATA6
GPIO3_27                         ALT3                    NANDF_D13      SD3_DATA5
GPIO3_28                         ALT3                    NANDF_D12      SD3_DATA4
GPIO3_29                         ALT3                    NANDF_D11      SD3_DATA3
GPIO3_30                         ALT3                    NANDF_D10      SD3_DATA2
GPIO3_31                         ALT3                    NANDF_D9       SD3_DATA1
GPIO4_0                          ALT3                    NANDF_D8       SD3_DATA0
GPIO4_1                          ALT3                    NANDF_D7       NANDF_D7
GPIO4_2                          ALT3                    NANDF_D6       NANDF_D6
GPIO4_3                          ALT3                    NANDF_D5       NANDF_D5
GPIO4_4                          ALT3                    NANDF_D4       NANDF_D4
GPIO4_5                          ALT3                    NANDF_D3       NANDF_D3
GPIO4_6                          ALT3                    NANDF_D0       NANDF_D0
GPIO4_7                          ALT3                    NANDF_D1       NANDF_D1
GPIO4_8                          ALT3                    NANDF_D0       NANDF_D0
GPIO4_9                          ALT3                    CSI2_D12       CSI2_D12
GPIO4_10                         ALT3                    CSI2_D13       CSI2_D13
GPIO4_11                         ALT3                    CSI2_D18       CSI2_D18
GPIO4_12                         ALT3                    CSI2_D19       CSI2_D19
GPIO4_13                         ALT3                    CSI2_VSYNC     CSI2_VSYNC

2014 Digi International, Inc.                                                                39
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

GPIO                             Mode                    Pad          On module default as
GPIO4_14                         ALT3                    CSI2_HSYNC   CSI2_HSYNC
GPIO4_15                         ALT3                    CSI2_PIXCLK  CSI2_PIXCLK
GPIO4_16                         ALT3                    I2C1_CLK     GPIO
GPIO4_17                         ALT3                    I2C1_DAT     GPIO
GPIO4_18                         ALT3                    AUD3_BB_TXD  AUD3_BB_TXD
GPIO4_19                         ALT3                    AUD3_BB_RXD  AUD3_BB_RXD
GPIO4_20                         ALT3                    AUD3_BB_CK   AUD3_BB_CK
GPIO4_21                         ALT3                    AUD3_BB_FS   AUD3_BB_FS
GPIO4_22                         ALT3                    CSPI1_MOSI   CSPI1_MOSI
GPIO4_23                         ALT3                    CSPI1_MISO   CSPI1_MISO
GPIO4_24                         ALT3                    CSPI1_SS0    CSPI1_SS0 (MC13892 Chip select)
GPIO4_25                         ALT3                    CSPI1_SS1    CSPI1_SS1
GPIO4_26                         ALT3                    CSPI1_RDY    LCD SPI chip select
GPIO4_27                         ALT3                    CSPI1_SCLK   CSPI1_SCLK
GPIO4_28                         ALT3                    UART1_RXD    UART1_RXD
GPIO4_29                         ALT3                    UART1_TXD    UART1_TXD
GPIO4_30                         ALT3                    UART1_RTS    UART1_RTS
GPIO4_31                         ALT3                    UART1_CTS    UART1_CTS

2014 Digi International, Inc.                                                                        40
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Interfaces

1-Wire

            The ConnectCore for i.MX51 provides a 1-Wire communication interface. The module sends
            or receives one bit at a time. The required protocol for accessing the generic 1-Wire device is
            defined by Maxim.

            The main features of the 1-Wire interface are the following:

            Performs the 1-Wire bus protocol to communicate with an external 1-Wire device

            Provides a clock divider to generate a 1-Wire bus reference clock

Accelerometer

            The module provides a three axis digital output accelerometer. This device is connected to
            the i.MX51 through the I2C bus. The I2C device address of the accelerometer is the following:

            Interface                                    I2C Address (7 bits)

            Accelerometer (MMA7455L)                     0 x 1D

          The main features of the accelerometer device are the following:
          User assigned registers for offset calibration
          Programmable threshold interrupt output
          Level detection for motion recognition (shock, vibration, freefall)
          Pulse detection for single or double pulse recognition
          Selectable sensitivity (2g, 4g, 8g) for 8-bit mode

ADC and Touch Screen

          The module provides an eight channel 10-bit ADC. The ADC/Touch interface is integrated in
          the MC13892 power management device. This ADC can be used as a standard ADC or as a
          touch screen interface.
          The ADC runs at approximately 2MHz, and it has an auto calibration circuit which reduces the
          offset and gain errors.
          The main features of the ADC are the following:
          Resolution: 10-bit
          Differential linearity error: 1 LSB
          Integral linearity error: 3 LSB
          Conversion time per channel: 10 us
          Low power consumption (1 mA of conversion current)
          Analog input range: 0 ~ 2.4V

2014 Digi International, Inc.                                                41
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Five channels pre-assigned to battery interface measurements
Internal voltage scaling for pre-assigned measurements
Normal conversion mode and touch screen mode
The following table shows the ADC channel assignment in ADC and touch screen modes:

Channel ADC Mode                                                 Touch Screen Mode   Touch Screen Inactive Mode
                                                                 Touch_X1            -
0                                Battery Voltage                 Touch_X2            -
                                                                 -                   -
1                                Battery Current                 Touch_Y1            -
                                                                 Touch_Y2            General Purpose via TOUCH_X1
2                                Application voltage (VBP)       -                   General Purpose via TOUCH_X2
                                                                 Contact resistance  General Purpose via TOUCH_Y1
3                                Charger Voltage                 Contact resistance  General Purpose via TOUCH_Y2

4                                Charger Current

5                                Battery Temperature Monitoring

6                                General Purpose ADIN6

7                                General Purpose ADIN7

The ADC Mode, Touch Screen Mode and Touch Screen Inactive Mode are selected using the
ADSEL, TSMOD0, TSMOD1 and TSMOD2 bits in the Freescale MC13892 Power Management
chip.

Channel 5 in ADC mode connects via ADIN5 but this is typically where a Thermistor is used to
monitor the battery pack temperature. When battery temperature monitoring is not
required, this input can be used as a general purpose ADC input but with the following
considerations:

     1. The power-up default state is for temperature monitoring via the Thermistor. The
          IMX51 module contains a resistor divider to apply the right bias to the ADIN5 pin to
          allow the unit to boot correctly (without requiring a Thermistor to be fitted). The
          software will first need to disable this function after which the analogue input may
          be connected to ADIN5. Once this is disabled, the real analogue input may be
          connected via this pin.

    2. The presence of the resistor divider appears like a 5k load, it follows that the tri-

          state buffer used to drive this input will need to have an output impedance of less

         than 5 if the 10-bit resolution is not to be compromised. An alternative approach is

          to disable the GPO1 pin of the MC13892 in software and use that pin as the input. In

         that case the input impedance will look like 20k to GND. Therefore the tri-state
         buffer output impedance now needs to be 20 or lower. However this way results in

          the real input voltage being divided by 2 on the ADC input. When using GPO1 as the
          input, do not connect anything to ADIN5.

Channel 6 in ADC mode may also monitor the Coin-cell input voltage.

Channel 7 in ADC mode may also monitor the Die Temperature. Please note the UID voltage
cannot be read nor is alternative input ADIN7B available.

It is possible to support 7 ADC channels by alternating between the ADC mode and Touch
Screen Inactive mode.

For more information refer to the datasheet of the Freescale MC13892 Power Management
chip.

2014 Digi International, Inc.                                                                                    42
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Synchronous Serial Interface (SSI)

                  The ConnectCore for i.MX51 module provides up to three synchronous serial interfaces (SSI)
                  that allows communicating with a variety of serial devices as standard CODECs, audio CODECs
                  implementing the I2S standard and Intel AC97 standard.
                  SSI is typically used to transfer samples in a periodic manner. The SSI consists of independent
                  transmitter and receiver sections with independent clock generation and frame
                  synchronization.
                  The main features of the SSI interface are the following:
                  Independent (asynchronous) or shared (synchronous) transmit and receive sections

                        operating in Master or Slave mode
                  Normal mode operation using frame sync
                  Network mode operation allowing multiple devices to share the port with as many as

                        32 time slots
                  Two sets of four 15 x 32 bits Transmit and Receive FIFOs.
                  Programmable data interface mode such like I2S, LSB, MSB aligned
                  Programmable word length 8, 10, 12, 16, 18, 20, 22 or 24 bits
                  Program options for frame sync and clock generation
                  Programmable I2S modes (Master, Slave or Normal)
                  AC97 support

      External Memory Interface (EMI)

                  The module provides access to the external memory controller. This memory controller
                  handles the interface to devices external to the chip, including generation of chip selects,
                  clock and control for external peripherals and memory. It provides asynchronous access to
                  devices with SRAM-like interface and synchronous access to devices with NOR Flash like or
                  PSRAM like interfaces.
                  The following lines of the memory controller are available on the module connectors:
                  Support for multiplexed address/data bus operations

                        16-bit data/28-bit address in non-multiplexed address/data mode
                        16-bit or 32-bit data/28-bit address in multiplexed address/data mode
                  Programmable data port size of each chip select
                  28-bit address bus
                  Up to 5 chip selects
                  Read and write control lines
                  2 x byte enable signals
                  Register/command selection line (CRE)

2014 Digi International, Inc.  43
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

          Note: 8-bit devices are supported by the EMI connecting to only one of the following three
          locations:

          EIM_DA[7:0] pads
          EIM_DA[15:8] pads
          EIM_DA[31:24] pads

          Connection to the EIM_D[23:16] pads is not supported.

Ethernet 1

          The ConnectCore for i.MX51 provides a Fast Ethernet Controller (FEC) designed to support
          both 10 and 100 Mbps Ethernet/IEEE 802.3 networks. A low power consumption 10/100
          Ethernet transceiver (LAN8710A) from SMSC is used on the module to complete the interface
          to the media.
          The module does not provide a transformer and Ethernet connector.
          The PHY address on the MII bus is 0x7 (0b00111).
          The module also provides two status signals for activity and link LEDs.

Ethernet 2

          The ConnectCore for i.MX51 module can provide a high-performance 10/100Mbit Ethernet
          controller (LAN9221) with integrated MAC and PHY from SMSC as a second Ethernet port.
          The main features of this Ethernet controller are the following:
          Embedded 16 Kbyte FIFO for packet buffers
          Support burst-mode read for highest performance applications
          Configurable interrupt pin with programmable hold-off timer
          Compatible with IEEE 802.3, 802.3u standards
          Integrate Fast Ethernet MAC/PHY transceiver in one chip
          10Mbps and 100Mbps data rate
          Full and half duplex operations
          10/100Mbps Auto-negotiation operation
          Twisted pair crossover detection and auto-correction (HP Auto-MDIX)
          IEEE 802.3x flow control for full-duplex operation
          Wake-on-LAN capabilities
          LED pins for various network activity indications
          The Ethernet controller is connected to CS5#. Its programmable polarity interrupt output is
          connected to the signal GPIO1_9.
          The module does not have a transformer and Ethernet connector.

2014 Digi International, Inc.                          44
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

                  The module provides two status signals for activity and link LEDs.

       I2C

                  The module provides two I2C interfaces. The I2C interfaces operate up to 400Kbps, depending
                  on pad loading and timing. The I2C system is a true multiple master bus including arbitration
                  and collision detection.
                  The I2C port 2 interface is available on the development board (header P22). Two 2K2 pull-up
                  resistors are provided on the module.
                  The I2C port 1 interface is available through the main module connectors (J1 and J2) as well
                  as on the corresponding signal rail connectors (J25 and J26), multiplexed with other
                  interface functionality. The development board does not provide a dedicated header for
                  access to I2C port 1.
                  The I2C port 1 signals are available through the main module connectors as outlined below:
                  I2C1_SDA:

                        J1.141 - EIM_D16 (used on the module for external Ethernet controller, if present)
                        J2.111 - SPI1_MOSI (used on the module as communication channel for Freescale PMIC)
                        J2.86 - SD2_CLK (used on the module as communication channel for Wireless LAN

                            interface, if present)
                  I2C1_SCL:

                        J1.144 - EIM_D19 (used on the module for external Ethernet controller, if present)
                        J2.115 - SPI1_SCLK (used on the module as communication channel with Freescale

                            PMIC)
                        J2.88 - SD2_CMD (used on the module as communication channel for Wireless LAN

                            interface, if present)
                  The I2C interface provides the following capabilities:
                  Compatibility with I2C bus standard
                  Multiple-master operation
                  Software programmable for one of 64 different serial clock frequencies
                  Software selectable acknowledge bit
                  Start and stop signal generation detection
                  Repeated START signal generation
                  Acknowledge bit generation/detection
                  Bus-busy detection

2014 Digi International, Inc.  45
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Video Subsystem

                  The i.MX51 processor has a video subsystem that includes the following modules:
                  Video Processing Unit (VPU): a multi-standard video encoder/decoder
                  Image Processing Unit (IPU): providing connectivity to displays, related processing,

                        synchronization and control
                  TV encoder (TVE) bride: providing optional translation from the digital display

                        interface supported by the IPU to SDTV analog and some HDTV interfaces

      Video Processing Unit (VPU)

                  The video processing unit of the i.MX51 is a high performance, multistandard video
                  processing unit that can perform H.264 BP/MP/HP, VC-1 SP/MP/AP, MPEG4 SP/ASP, Divx, RV8/
                  9, and MPEG2 MP decoding up to 1920 1088 resolution. It supports multiple video codecs
                  simultaneously.
                  The detailed features of the VPU are as follows:
                  Multi-standard video codec

                        H.264/AVC decoder for baseline profile, main profile and high profile
                        VC-1 decoder for simple profile, main profile and advanced profile
                        MPEG-4 decoder for simple profile, advanced simple profile except GMC
                        H.263 decoder for baseline profile
                        Divx Home Theater decoder for profile (version 3.x, 4.x, 5.x, 6.x) and Xvid
                        MPEG-2 decoder for main profile @ high level
                        RV decoder for profile 8/9/10
                        H.264/AVC encoder for baseline profile
                        MPEG-4 encoder for simple profile
                        H.263 encoder for baseline profile
                        MJPEG encoder for baseline profile
                        Multiple codec: supports up to 4 decoding/encoding processes simultaneously, each

                           process can have a different format
                  Other features

                        Supports rotating and mirroring simultaneously.
                        Built-in de-ringing filter
                        Built-in de-blocking filter for MPEG-2/MPEG-4/Divx
                        Simultaneous multi-stream and multi-standard processing capability
                        Robust error detection

2014 Digi International, Inc.  46
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Image Processing Unit (IPU)

          Connect relevant devices - cameras, displays, graphics accelerators, TV encoders and
                decoders

          Related image processing and manipulation: sensor image signal processing, display
                processing, image conversions, etc.

          Synchronization and control capabilities (for example, to avoid tearing artifacts)

          The following figure shows the simplified block diagram of the IPU:

                           Image Processing Unit (IPU)

          CSI                                            SMFC
CaCmamerearCaSSeSInesnosroIr/IF/F

                                            VDI
                                   VideoDeInterlacer

         DI                                 IC                            IDMAC
    DisDpIlay I/F                  Image Converter                      Image DMA
  Display I/F                                                            Controller
                                           DP
       DC                          Display processor
Display Control
                                                         DMFC

                                          CM                   IRT
                                   ControlModule         Image Rotator

2014 Digi International, Inc.                                                                 47
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

                  The image processing unit has the following blocks:
                  Camera Sensor Interface - CSI

                        Controls a camera port; provides interface to an image sensor or a related device. The
                           ConnectCore for i.MX51 has two camera blocks.

                  Display Interface - DI
                        Provides interface to displays, display controllers and related devices. The
                           ConnectCore for i.MX51 has two camera blocks.

                  Display Controller - DC
                        Controls the display ports

                  Display Processor - DP
                        Performs the processing required for data sent to display

                  Image Converter - IC
                        Performs resizing, color conversion/correction, combining with graphics, and
                           horizontal inversion

                  Video De Interlacer - VDI
                        Performs video de interlacing (interlaced -> progressive)

                  Image Rotator - IRT
                        Performs rotation (90 or 180 degrees) and inversion (vertical/horizontal)

                  Image DMA Controller - IDMAC
                        Controls the memory port; transfers data to/from system memory

                  Sensor Multi FIFO Controller - SMFC
                        Controls FIFOs for output from the CSIs to system memory

                  Display Multi FIFO Controller - DMFC
                        Controls FIFOs for IDMAC channels related to the display system

                  Control Module - CM
                        Provides control and synchronization

2014 Digi International, Inc.  48
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Keypad

                  The module provides a keypad port that can be used as a keypad matrix interface or as
                  general purpose input/output.
                  The Keypad port is designed to interface with the keypad matrix with 2-point contact or 3-
                  point contact keys. The Keypad port is designed to simplify the software task of scanning a
                  keypad matrix. With appropriate software support, the Keypad port is capable of detecting,
                  debouncing, and decoding one or multiple keys pressed simultaneously on the keypad.
                  Supports up to an 6 4 external keypad matrix
                  Port pins can be used as general purpose I/O
                  Open drain design
                  Glitch suppression circuit design
                  Multiple-key detection
                  Long key-press detection
                  Standby key-press detection
                  Synchronizer chain clear
                  Supports a 2-point and 3-point contact key matrix

      Memory Cards

                  The ConnectCore for i.MX51 module provides up to four MMC/SD/SDIO interfaces.
                  MultiMediaCard (MMC)

                       This is a universal low-cost data storage and communication media that is designed to
                       cover a wide area of applications including mobile video and gaming, WLAN or other
                       wireless networks. Old MMC cards are based on 7-pin serial bus with a single data pin,
                       while the newer high-speed MMC communication is based on an advanced 11-pin serial
                       bus designed to operate at lower voltage.
                  Secure Digital (SD) card
                       This is an evolution of earlier MMC technology. It is specifically designed to meet the
                       security, capacity, performance, and environment requirements inherent in newly emerg-
                       ing audio and video consumer electronic devices. The physical form factor, pin assign-
                       ment and data transfer protocol are forward compatible with MMC, with some additions.
                       Under the SD protocol, an SD card can be categorized as memory card, I/O card, or
                       combo card (having both memory and I/O functions).
                  The main features of the Memory Card interfaces are the following:
                  Designed to work with MMC, MMC plus, MMC RS, SD memory, miniSD memory, SDIO,
                        and SD Combo. Compatible with the following specifications:
                        MMC System Specification Version 4.2
                        SD Host Controller Standard Specification Version 2.0

2014 Digi International, Inc.  49
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      SD Memory Card Specification Version 2.0: supports High-Capacity SD Memory Cards
      SDIO Card Specification Version 2.0
Supports 1, 4, or 8 bit MMC modes and 1bit or 4 bit SD and SDIO modes

      Card bus clock frequency up to 52 MHz
      Up to 416 Mbps of data transfer for MMC cards in 8-bit mode
      Up to 200 Mbps of data transfer for SD/SDIO cards in 4-bit mode
      Allows cards to interrupt the host in 1-bit and 4-bit SDIO modes, also supports

         interrupt period

The following table shows the memory card signals available on the module connectors:

Signal                           Memory                  Memory  Memory  Memory
                                 Card 1                  Card 2  Card 3  Card 4
Card Detect (CD #)                                                      
CLK                                                                     
CMD                                                              
LCTL                                                                     
WP#                                                                     
DATA3 - DATA0                                                            
DATA7 - DATA4                                                            

PWM

          The ConnectCore for i.MX51 module provides two PWM interfaces. These PWM interfaces
          share the output pad in the i.MX51 CPU with the I2C bus used on the module for the
          accelerometer. In order to use the PWM signals the I2C bus must be disabled.
          The main features of the PWM interface are the following:
          16-bit up-counter with clock source selection
          4 16 FIFO to minimize interrupt overhead
          12-bit prescaler for division of clock
          Sound and melody generation
          Active high or active low configured output
          Can be programmed to be active in low power and debug modes
          Interrupts at compare and rollover

2014 Digi International, Inc.                                                                50
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      RTC

                  The ConnectCore for i.MX51 provides a Real Time Clock and a Secure Real Time clock.
                  The real time clock function is provided including time and day counters as well as an alarm
                  function. The RTC utilizes the 32.768KHz crystal oscillator for the time base and is powered
                  by the coin cell backup supply when main supply has dropped below operational range. In
                  configurations where the SRTC is used, the RTC can be disabled to conserve current drain.
                  The accuracy of the 32.768KHz crystal used for the Real-Time Clock is 20ppm.
                  RTC accuracy 20ppm
                  17-bit time of day counter
                  15-bit day counter
                  Time of day alarm
                  Day alarm
                  The secure real time clock helps to comply with issues arising out of different applications
                  requiring secure and certifiable time, for example Digital Rights Management (DRM)
                  schemes.
                  The main features of the secure RTC interface are the following:
                  Secure 47-bit time counter
                  Non-secure 47-bit time counter
                  Use-mode protection. The SRTC cannot be configured by non-secured SW.
                  Re-programming protection. The SRTC cannot be altered or disabled after SRTC

                        locked.
                  Clock source protection
                  Programmable secure and non-secure alarms with interrupt

      SPDIF

                  The ConnectCore for i.MX51 has a Sony/Philips Digital Interface Transmitter (SPDIF Tx) audio
                  module that allows the processor to transmit digital audio over it.
                  For the SPDIF transmitter, the audio data is provided by the processor. Zero is always inserted
                  in the user data. The SPDIF transmitter generates a SPDIF output bitstream in the biphase
                  mark format (IEC958), which consists of audio data, channel status, and user data. In the
                  SPDIF transmitter, the IEC958 biphase bit stream is generated on both edges of the SPDIF
                  transmit clock.
                  IEC 60958 format SPIDF output
                  7 transmit clock source
                  Consumer channel status support
                  Support for interrupt and DMA

2014 Digi International, Inc.  51
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      SPI

                  The module provides up to three SPI interfaces that can be configured in either master or
                  slave mode. Two of the SPI interfaces contain one 64 x 32 receive buffer (RXFIFO) and one 64
                  x 32 transmit buffer (TXFIFO). The other SPI interface contains one 8 x 32 receive buffer and
                  one 8 x 32 transmit buffer.
                  Full-duplex synchronous serial interface
                  Master/Slave configurable
                  Two SPI interfaces support SPI clocks up to 66MHz in both Master and Slave mode
                  One SPI interface supports SPI clocks up to 16.5MHz in both Master and Slave mode
                  Up to four chip selects (two chip select for SPI1) to support multiple peripherals
                  Transfer continuation function allows unlimited length data transfers
                  Polarity and phase of the chip select (SS#) and SPI Clock (SCLK) are configurable
                  Data ready output signal for fast data communication with fewer software interrupts
                  DMA support

      Watchdog Timer

                  The watchdog timer module protects against system failures by providing a method of
                  escaping from unexpected events or programming errors. Once the watchdog module is
                  activated, it must be serviced by the software on a periodic basis. If servicing does not take
                  place, the timer times out. Upon a time-out, the watchdog timer module asserts the internal
                  system reset signal.
                  A time-out counter with time-out periods from 0.5 to 128 seconds
                  Time resolution of 0.5 seconds
                  Configurable time-out counter that can be programmed to run or stop during low-

                        power and debug modes
                  Programmable interrupt generation prior to time-out
                  Programmable time duration between interrupt and timeout events, from 0 to 128

                        seconds in steps of 0.5 seconds
                  Power down counter enabled out of any reset by default

2014 Digi International, Inc.  52
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      UART

                  The module provides up to three UART ports. The UART 1 is a full-modem UART port with all
                  the handshake signals available. The UART 2 and UART 3 ports are 4-wire UART ports with
                  data lines RXD/TXD and the handshake lines RTS#/CTS#.
                  The main features of these UART ports are the following:
                  7 or 8 data bits
                  1 or 2 stop bits
                  Programmable parity (even, odd, and no parity)
                  Hardware flow control support for RTS# and CTS# signals (signals direction according

                        to DEC mode)
                  Interrupt-based or DMA-based mode
                  Serial IR interface low-speed, IrDA-compatible (up to 115.2 Kbps)
                  Auto baud rate detection (up to 115.2 Kbps)
                  Programmable baud rate (up to 4Mbps)
                  Two independent 32-byte FIFOs for receive and transmit

      USB Host and USB OTG

                  The ConnectCore for i.MX51 provides three USB Host interfaces and one USB On-The-Go
                  (OTG) interface. These interfaces conform to the USB 2.0 specification, the OTG supplement,
                  and the ULPI specification.
                  In addition to the normal USB functionality, the module also supports direct connections to
                  on-board USB peripherals using serial or ULPI protocol. It also has serial/ULPI bypass mode
                  connection and support for multiple interface types of ULPI and serial transceivers.
                  Main features of the USB Host interfaces:
                  High-speed/full-speed/low-speed host
                  HS/FS ULPI compliant interface
                  Software configurable for full-speed/low-speed interface for serial transceivers
                  Full-speed transceiverless link logic (FS-TLL) for on board connection to a FS/LS USB

                        peripheral
                  High-speed ULPI transceiverless link logic (HS-TLL) for onboard connection to a high-

                        speed ULPI interface USB peripheral

                  Main features of the USB OTG interface:
                  High-speed OTG
                  HS/FS ULPI compliant interface
                  Software configurable for ULPI or serial transceiver interface

2014 Digi International, Inc.  53
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

                    High-speed (with ULPI transceiver), full-speed, and low-speed operation in host mode
                    High-speed (with ULPI transceiver), and full-speed operation in peripheral mode
                    Hardware support for OTG signaling, session request protocol, and host negotiation

                           protocol
                    Up to 8 bidirectional endpoints

WLAN

         WLAN

                    In addition to the on-module Ethernet interface, the ConnectCore for i.MX51 module can also
                    provide an optional 802.11a/b/g/n WLAN interface with data rates up to 54 Mbps on the
                    a/b/g band and up to 65 Mbps on the n band.
                    Two U.FL antenna connectors are provided on the module.

                                                                                                                                                           Primary

                                                                                                                                                           Secondary

On the ConnectCore Wi-i.MX51 module variant, attach the antennas with the U.FL-RP-SMA
female cable to the primary connector and secondary connector on the module.

Note: When disconnecting U.FL connectors, the use of a U.FL plug extraction tool (Hirose
P/N U.FL-LP-N-2 or U.FL-LP(V)-N-2) is strongly recommended to avoid damage to the U.FL
connectors on the module.

To mate U.FL connectors, the mating axes of both connectors must be aligned. The "click"
will confirm mated connection. Do not attempt insertion at an extreme angle.

2014 Digi International, Inc.                                                           54
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Cable Specification: U.FL/W.FL to RP-SMA

    Attributes

Attribute                        Property
Impedance                        50 Ohm
Frequency Range                  0 to 6 GHz
Length                           150 mm
Temperature Range
Loss                             -40 to +90 C

                                 3.8dB/m (3 GHz)
                                 5.6dB/m (6 GHz)

Dimensions
     Note: Dimensions are provided for reference purposes only. The actual antenna might vary.

1 = U.FL

2 = RP-SMA

Note: This module obtained its complete certification by using the cable described here. End
users in North America should use a cable that matches these specifications to maintain the
module's certification.

2014 Digi International, Inc.                                                                 55
About the Development Board

CHAPTER                         2

       The development board supports the ConnectCore for i.MX51 module. This chapter

                    describes the interfaces of the development board and explains how to configure the board
                    for your requirements.

                    The development board has two 180-pin connectors that mate with the module connectors.

What's on the Development Board?

                    Flexible 9-30VDC charger power supply with power-on switch
                    Screw-flange Battery header with enable jumper
                    3V coin cell battery
                    Connectors for Digi 802.3af PoE Application board (sold separately)
                    1 x UART RS232 with status LEDs and SUB-D 9-pin connector
                    1 x UART MEI (RS232/RS4xx) with status LEDs and SUB-D 9-pin connector
                    1 x UART with TTL levels
                    1 x USB OTG connector
                    4 x USB Host connectors
                    1 x SD/MMC card holder
                    1 x MicroSD card holder
                    SPI and I2C headers
                    Audio interface with Line-out, Line-In and Mic-In jacks
                    VGA interface
                    HDMI interface
                    2 x LCD connectors with Touch Screen interface
                    2 x Camera connectors
                    RJ-45 Ethernet connector
                    Connector for a Digi 100M_ETHADPT (sold separately)

2014 Digi International Inc.     56
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

                  2 x RP-SMA WLAN antenna connectors
                  Screw-flange connector for GPIO
                  XBee interface (XBee module sold separately)
                  Peripheral application header
                  Module Expansion connectors
                  JTAG interface
                  2 x User LEDs (green)
                  2 x User Push-buttons
                  1 x Power down Push-button
                  1 x Reset Push-button

2014 Digi International, Inc.                                 57
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      The Development Board

2014 Digi International, Inc.                          58
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Switches and Push-buttons

                            Power Switch, S2

UART 2
Switch, S7
UART 1
Switch, S6

Power                               User       User          Ident    Boot Configuration
Button, S11                      Button 1,  Button 2,      Button 1,     Buttons S8, S9

                     Reset            S3         S5            S10
                    Button,

                        S4

Power Switch, S2

          The development board has an ON/OFF switch, S2. The power switch S2 can switch both
          9V-30VDC input power supply and 12VDC coming out of the optional PoE module. However, if
          a power plug is connected to the DC power jack, the PoE is disabled.

2014 Digi International, Inc.                                                           59
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Reset Button, S4

          The reset push-button S4, resets the module and the peripherals on the development board.
          A push-button allows manual reset by connecting POR# or optionally RSTIN# to ground.

Power Button, S11

          The power button S11, generates a Turn On/Turn Off interrupt to the MC13892 power
          management device on the module.

          The Turn Off event does not directly power off the module. The module is powered off by the
          processor's response to this interrupt. The software can configure a user initiated power
          down, or a transition to a low power off mode by pressing this power button.

          When in Off mode or in low power mode, the module can be powered via the Turn On event
          generated by pressing the Power button.

User Buttons, S3 and S5

          Use the user push-buttons to interact with the applications running on the ConnectCore for
          i.MX51 module. Use these module signals to implement the push-buttons:

Signal Name                                              Button  GPIO Used
DISPB2_SER_DIO/GPIO3_6/USER_KEY1                         S3      GPIO3_8
GPIO1_1/SD1_WP#/SPI_MISO/USER_KEY2                       S5      GPIO1_1

          GPIO3_6 is used in User Button S3 and also in the Digital I/O connector for Digital I/O7.

Ident Button, S10

          The Ident push-button S10 is associated to the commissioning input of the Digi XBee modules.
          This input provides a variety of simple functions to aid in deploying devices in a network. For
          a deeply description of this functionality please refer to the Digi XBee modules
          documentation.

Legend for Multi-Position Switches

          Switches S6, S7, S8 and S9 are multi-pin switches. In the description tables for these
          switches, the position is designated as S[switch number].[pin number]. For example, position
          1 on switch S6 is specified as S6.1.

2014 Digi International, Inc.                                             60
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

UART 1 Switch, S6

          Use S6 to configure the line interface for serial port 1 MEI:

Switch Pin                       Function                          Comments
S6.1
                                 On = RS232 transceiver enabled    Auto Power Down is not supported on this board.
S6.2                                   RS4xx transceiver disabled  This signal is only accessible to permit the user to
                                                                   completely disable the MEI interface for using
                                 Off = RS232 transceiver disabled  the signals for other purposes. To disable the
                                        RS4xx transceiver enabled  MEI interface, go into RS232 mode (S6.1 = ON)
                                                                   and activate the Auto Power Down feature
                                 On = Auto Power Down enabled      (S6.2 = ON) - be sure that no cable is connected
                                 Off = Auto Power Down disabled    to connector X30.

S6.3                             On = 2-wire interface (RS4xx)

                                 Off = 4-wire interface (RS422)

S6.4                             On = Termination ON

                                 Off = No termination

UART 2 Switch, S7

          Use S7 to configure the line interface for serial port 2 (console):

Switch Pin                       Function                          Comments
S7.1
                                 On = Power save                   If there is a valid RS232 signal at receiver inputs
                                 Off = Normal Operation            the UART will be in normal operation mode.

S7.2                             On = Shutdown                     If there is not a valid RS232 signal at receiver
                                                                   inputs the UART will be in shutdown mode.
                                 Off = Normal Operation
                                                                   Shutdown is the highest priority functionality. If
                                                                   switch S7.2 = ON, the UART 2 will be in
                                                                   shutdown mode independently of the position of
                                                                   S7.1.

2014 Digi International, Inc.                                                                                          61
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Boot Configuration Switches, S8 and S9

          Use S8 to configure the source of the boot code when S9 is configures in internal boot, or to
          configure the source of the serial download when S9 is configured in serial downloader.

Switch Pin                       Function                         Comments
S8.1                             On = Boot from expansion device
                                 Off = Boot from NAND Flash       Applies only if switch S9 is configured in
S8.2                             On = Reserved                    internal boot mode
                                 Off = Boot from microSD TM
S8.3 / S8.4                                                       Applies only if switch S9 is configured in
S8.3 / S8.4                      On / On = UART1 (MEI)            internal boot mode and S8.1 is configured to boot
S8.3 / S8.4                      On / Off = UART2 (Console)       from expansion device
S8.3 / S8.4                      Off / On = UART3 (TTL)
                                 Off / Off = Reserved             If S9 is configured in serial boot loader

                                                                  If S9 is configured in serial boot loader

                                                                  If S9 is configured in serial boot loader

                                                                  If S9 is configured in serial boot loader

Use S9 to configure the module boot mode:

Switch Pin                       Function                         Comments
S9.1 / S9.2                      Off / Off                        Internal Boot configured by switch S8
S9.1 / S9.2                      Off / On                         Reserved
S9.1 / S9.2                      On / Off                         Internal Boot configured by fuse block
S9.1 / S9.2                      On / On                          Serial downloader

For a detailed description of the ConnectCore for i.MX51 boot mode functionality please
refer to the Freescale i.MX51 Processor Hardware Reference Manual.

2014 Digi International, Inc.                                                                                      62
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual          JTAG Mod, J4  Coin cell   Touch Sel, J20
                                                                                 Enable, J3
Jumpers

    Battery
    Enable, J5

  Module
  Power
  Source, P29

UART/XBee,
J30 & J31

LED 1, J16

                                 Button 1,  Button 2,      LED 2,                            WLAN Disable, J17
                                     J28        J29           J9

Battery Enable, J5

          When J5 is set, the development board can be powered by an external battery connected to
          J23.

2014 Digi International, Inc.                                                              63
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Module Power Source, P29

                  When set on positions 1-2, the 3.3V supply of the development board is generated on the
                  +3.3V power regulator (U50).
                  When set on positions 2-3, the +3.3V supply of the development board is generated on the
                  module.

      LED 1, J16

                  When set, enables the User LED 1 (LE51) to show the status of this signal (on if low).

      LED 2, J9

                  When set, enables the User LED 2 (LE49) to show the status of this signal (on if low).

      Button 1, J28

                  When set, enables the User Button 1 (S3).

      Button 2, J29

                  When set, enables the User Button 2 (S5).

      UART3 / XBee Selection, J30 and J31

                  The UART 3 port is shared on the development board between the XBee module socket and
                  the UART 3 connector (X19).
                  When J30 and J31 are set to positions 1-2, the XBee module socket can be used.
                  When J30 and J31 are set to positions 2-3, the UART 3 on the connector (X19) can be used.

      WLAN Disable, J17

                  When set, this jumper disables the WLAN interface on the module.

      Touch Selection, J20

                  When set, an external SPI touch screen controller is configured for the LCD 1 interface and
                  the internal analog touch screen controller (on module) is configured for the LCD 2 interface.
                  When removed, an internal touch screen controller is configured for the LCD 2 interface, and
                  the internal analog touch screen controller (on module) is configured for the LCD 1 interface.

2014 Digi International, Inc.  64
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Coincell Enable, J3

                  When set, this jumper supplies the real time clock with +3V from the lithium coin cell
                  battery, even if the board is switched off.

      JTAG Mod., J4

                  When set, this jumper disables the JTAG interface for the ConnectCore for i.MX51.
                  When removed, the JTAG interface is enabled.

2014 Digi International, Inc.                                                                           65
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

LEDs

        9V-30V,                                          +3.3V_JS,
          LE3 +5V_JS,                                        LE7
                       LE6

Batt,
  LE4
UART 2
Status
LEDs

UART 1
Status
LEDs

        USER LED1, USER LED2, Assoc.,                               WLAN, LE12
                                                                                   66
        LE51                     LE49                    LED50

        WLAN, LE12

                  LED indicating WLAN operational status.

2014 Digi International, Inc.
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

WLAN, LE12

          LED indicating WLAN operational status.

Power LEDs, LE3, LE4, LE6 and LE7

                    All power LEDs are red. The power supplies must be present:

                    LE3 ON indicates that +9VDC / +30VDC power is present
                    LE4 ON indicates that battery power is present
                    LE6 ON indicates that +5VDC power for the development board is present
                    LE7 ON indicates that +3.3VDC power for the development board is present

         User LEDs, LE49 and LE51

                    The user LEDs are controlled through applications running on the ConnectCore for i.MX51
                    module. You may use these module signals to implement the LEDs:

Signal Name                                              LED   GPIO Used
NANDF_RB2/MII_COL/SP12_SCLK/GPIO3_10                     LE51  GPIO3_10
NANDF_RB1/PATA_IORDY/SPI2_RDY/GPIO3_9                    LE49  GPIO3_9

Serial Status LEDs

          The development board has two sets of serial port LEDs - four for serial port 1 and four for
          serial port 2. The LEDs are connected to the TTL side of the RS232 or RS4xx transceivers.

          Green means corresponding signal high
          Red means corresponding signal low
          The intensity and color of the LED will change when the voltage is switching

2014 Digi International, Inc.                                                                              67
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

UART 1 Status LEDs

LED Reference                    GREEN                   Function
RED                              LE45
LE60                             LE46                    TXD
LE61                             LE47                    RXD#
LE62                             LE48                    RTS#
LE63                                                     CTS#

UART 2 Status LEDs

LED Reference                    GREEN                   Function
RED                              LE40
LE41                             LE42                    TXD
LE57                             LE43                    RXD
LE58                             LE44                    RTS#
LE59                                                     CTS#

XBee Assoc., LE50

          This LED is connected to the Associate output of the Digi XBee module. This LED provides
          information of the device's network status and diagnostics information. For a more in-depth
          description of this LED please refer to the Digi XBee modules documentation available at
          www.digi.com.

2014 Digi International, Inc.                                    68
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Audio Interface

   Line-Out
  Connector,

      J18

  Line-In
Connector,

    J12

Micorphone
  Connector,

      J15

                  The development board provides an audio interface with a line input channel, a line-output
                  channel and a microphone input. A Wolfson WM8753L audio CODEC is used in the
                  development board. This audio CODEC is controlled through the I2C port 2 of the
                  ConnectCore for i.MX51. Digital audio data is sent/received between the audio CODEC and
                  the ConnectCore for i.MX51 through an I2S interface (AUD3 channel of the i.MX51 AUDMUX).

2014 Digi International, Inc.                            69
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

The I2C device address of the audio CODEC is the following:

Interface                                                I2C Address (7 bits)
Audio CODEC (WM8753L)                                    0 x 1A

          Three stereo audio jacks are provided on the development board:

          J18 connector for LINE+OUT
          J12 connector for LINE+IN
          J15 connector for microphone

Line-out Connector Pinout, J18

Pin                              Signal

1                                GND

2                                LINE-OUT-RIGHT

3                                LINE-OUT-LEFT

4                                HEADPHONE-DETECT

5                                -

Line-in Connector Pinout, J12

Pin                              Signal

1                                GND

2                                LINE-IN-RIGHT

3                                LINE-IN-LEFT

4                                GND

5                                GND

Microphone Connector Pinou, J15

Pin                              Signal

1                                GND

2                                MIC-IN

3                                MICBIAS

4                                GND

5                                GND

2014 Digi International, Inc.                                                70
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Coin Cell Battery

                                 Coin Cell Battery
                                      Holder, H1

Battery Holder                                           Battery
Vertical Coin-Cell Holder for CR2032 Battery             Lithium coin cell, CR2032, 200mAh
Keystone 1065                                            Renata CR2032N
Ettinger 15.61.602                                       Panasonic CR2032N

The development board provides a coin cell battery to back up the module's integrated RTC
while main power is disconnected. Jumper J3 controls if the coin cell battery power is
available.

2014 Digi International, Inc.                                                             71
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Camera Interfaces

                                                                                     Camera 2
                                                                                 Connector, X17

                                                               Camera 1
                                                           Connector, X15

The development board provides two camera interfaces connected to the camera sensor
interfaces of the ConnectCore for i.MX51 CPU. The I2C bus of the ConnectCore for i.MX51CPU
is used to configure and control the two cameras.
The I2C device addresses of the Digi camera application kits (CC-ACC0MT9V111) are the

following:

Interface                                                  I2C Address (7 bits)
Camera 1                                                   0 x 5C
Camera 2                                                   0 x 48

2014 Digi International, Inc.                                                                  72
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

          Two 2 x 10 pin headers, X15 and X17, are provided on the development board for connecting
          two Digi camera application kits (optional) or customer specific hardware.

          X15 connector for camera 1
          X17 connector for camera 2

X15 Pinout

Pin         Signal                                       Pin  Signal

1           +2.775V                                      2    GND

3           CSI1_D12                                     4    CSI1_D13

5           CSI1_D14                                     6    CSI1_D15

7           CSI1_D16                                     8    CSI1_D17

9           CSI1_D18                                     10   CSI1_D19

11          CSI1_MCLK                                    12   CSI1_PIXCLK

13          CSI1_HSYNC/GPIO3_15                          14   CSI1_VSYNC/GPIO3_14

15          GPIO1_2/I2C2_SCL                             16   GPIO1_3/I2C2_SDA

17          CSI1_D10                                     18   CAMRESET1#/GPIO3_13/CSI1_D19

19          GND                                          20   CSI1_D11

X17 Pinout

Pin         Signal                                       Pin  Signal

1           +2.775V                                      2    GND

3           CSI2_D12/GPIO4_9                             4    CSI2_D13/GPIO4_10

5           CSI2_D14                                     6    CSI2_D15

7           CSI2_D16                                     8    CSI2_D17

9           CSI2_D18/GPIO4_11                            10   CSI2_D19/GPIO4_12

11          CSI1_MCLK                                    12   CSI2_PIXCLK/GPIO4_15

13          CSI2_HSYNC/GPIO4_14                          14   CSI2_VSYNC/GPIO4_13

15          GPIO1_2/I2SC2_SCL                            16   GPIO1_3/I2C2_SDA

17          -                                            18   CAMRESET2#/APIO3_7

19          GND                                          20   -

2014 Digi International, Inc.                                                             73
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Digital IO Interface

2014 Digi International, Inc.                               Digital I/O
                                                           Connector, X45

                                                                                 74
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Digital I/O Connector, X45

          The development board provides a 3.81mm green terminal block, X45, for accessing eight on
          chip digital GPIOs of the i.MX51 CPU.

Pin  Signal                                              Voltage Level

1    GPIO3_11/SPI2_MISO/NANDF_RB3                        +3.15V

2    GPIO3_18/NANDF_CS2#                                 +3.15V

3    GPIO3_9/SPI2_RDY/USER_LED2/NANDF_RB1                +3.15V

4    GPIO3_10/SPI2_SCLK/USER_LED1/NANDF_RB2              +3.15V

5    GPIO3_20/NANDF_CS4#                                 +3.15V

6    GPIO3_21/NANDF_CS5#                                 +3.15V

7    GPIO3_22/NANDF_CS6#                                 +3.15V

8    GPIO3_6/DISPB2_SER_DIO/USER_KEY1                    +2.775

9    GND                                                 0V

On the development board, GPIO3_6 is connected to USER_KEY1. When using this signal as
digital I/O, the USER_KEY1 should not be used.

Note: The digital I/O interface is not protected against ESD, over voltage or inverse polarity.
Care must be taken when using these signals.

Warning: X45 pins 1, 3, and 4 should not be connected to GND during boot time if you intend to
boot from NAND flash.

2014 Digi International, Inc.                                         75
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Ethernet 1 Interface

                                                           Ethernet 1
                                                              RJ-45,
                                                                X7

The development board provides one 8-wire RJ-45 jack with integrated 1:1 transformers and
link/activity LEDs for the Ethernet 1 interface. This interface is attached to the Fast Ethernet
controller (FEC) of the i.MX51. The ConnectCore for i.MX51 module provides a 10/100
Ethernet PHY chip for this interface.

The Ethernet 1 RJ-45 connector also supports 802.3af (PoE).

2014 Digi International, Inc.                            76
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Ethernet 1, RJ-45 Connector X7

          The table below shows the pinout of the Ethernet 1 RJ-45 connector.

Pin     Signal                   802.3af End-Span        802.3ad Mid-Span    Description
                                 (mode A)                (mode B)
1       TXD+                     Negative VPort                              Transmit data+
                                 Negative VPort          Positive VPort      Trandmit data-
2       TXD-                     Positive VPort          Positive VPort      Receive data+
                                                         Negative VPort      Power from switch+
3       RXD+                     Positive VPort          Negative VportP     Power from switch+
                                                                             Receive data-
4       EPWR+                                                                Power from switch-
                                                                             Power from switch-
5       EPWR+

6       RXD-

7       EPWR-

8       EPWR-

The table below shows the description of the Ethernet 1 LEDs.

LED                              Description
Yellow
                                 Network activity (speed):
Green                               - Flashing - indicates network traffic
                                    - Off - no network traffic

                                 Network link:
                                    - On - indicates an active network link
                                    - Off - no network link present

2014 Digi International, Inc.                                                                  77
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Ethernet 2 Interface

                                                                                                     Ethernet 2
                                                                                                  Connector, J27

The development board provides a 2x20 expansion connector for connecting an optional Digi
Ethernet adapter board (100M_ETHADPT) or customer specific setup. The Ethernet 2
interface is provided by an optional on-module Ethernet MAC/PHY.

Note: The ConnectCore for i.MX51 modules included in the development kits are supporting
the Ethernet 2 interface.

2014 Digi International, Inc.                            78
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Ethernet 2, Connector J17

          The table below shows the pinout of the Ethernet 2 expansion connector.

Pin  Signal                                              Pin  Signal

1    GND                                                 2    GND

3    ETH2_TX+                                            4    ETH2_RX+

5    ETH2_TX-                                            6    ETH2_RX-

7    GND                                                 8    GND

9    Reserved (ETH2_DC+)                                 10   Reserved (ETH2_DD+)

11   Reserved (ETH2_DC-)                                 12   Reserved (ETH2_DD-)

13   GND                                                 14   GND

15   ETH2_ACTIVITY#                                      16   ETH2_LINK#

17   -                                                   18   -

19   -                                                   20   -

21   -                                                   22   -

23   -                                                   24   -

25   -                                                   26   -

27   -                                                   28   -

29   -                                                   30   -

31   -                                                   32   -

33   -                                                   34   -

35   -                                                   36   -

37   -                                                   38   -

39   -                                                   40   -

2014 Digi International, Inc.                                                    79
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

HDMI Interface

                                                         HDMI Connector, J19

The development board provides an HDMI interface connected to the display interface 1 of
the ConnectCore for i.MX51 CPU. An Analog Devices AD9389 HDMI transmitter is used in the

development board. This HDMI transmitter is controlled through the I2C port 2 of the
ConnectCore for i.MX51.

2014 Digi International, Inc.                                               80
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

The I2C device address of the HDMI transmitter is the following:

Interface                                                I2C Address (7 bits)
HDMI transmitter (AD9389)2                               0 x 39

HDMI Connector, J19

          The development board provides an HDMI connector, J19. THe HDMI interface is connected to
          the Display 1 interface of the ConnectCore for i.MX51 CPU.

          The table below shows the pinout of the HDMI connector:

Pin  Signal

1    HDMI_TX2+

2    GND

3    HDMI_TX2-

4    HDMI_TX1+

5    GND

6    HDMI_TX1-

7    HDMI_TX0+

8    GND

9    HDMI_TX0-

10   HDMI_TXC+

11   GND

12   HDMI_TXC-

13   NC

14   NC

15   HDMI_SCL

16   HDMI_SDA

17   GND

18   +5V

19   HOTPLUG_DET

2014 Digi International, Inc.                                                81
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

I2C Interface

I2C Header,
     P22

2014 Digi International, Inc.                            82
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

I2C Header, P22

          Pin header P22 provides access to the i.MX51 I2C port 2 interface.
          The I2C port 2 is connected to the following headers/interfaces on the development board.

Interface                                                I2C Address (7 bits)
I2C Header                                               -
Camera 1                                                 0 x 5 C (Digi CC-ACC-MT9V111)
Camera 2                                                 0 x 4 8 (Digi CC-ACC-MT9V111)
HDMI Transmitter                                         0 x 39
LCD 1                                                    -
LCD 2                                                    -
Audio CODEC                                              0 x 1A
Peripheral connector                                     -

I2C port 2 is connected to the following interfaces of the ConnectCore for i.MX51 module:

Interface                                                I2C Address (7 bits)
Accelerometer (MMA7455L)                                 0 x 1D

The table below provides the pinout of connector P22:

Pin  Function                    Defaults to
                                 GPIO1_3
1    I2C_SDA
                                 GPIO1_2
2    +2.775V

3    I2_SCL

4    GND

By default, this interface is configured to operate in GPIO mode.

2014 Digi International, Inc.                                                            83
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

JTAG Interface

                           JTAG Interface, X13

2014 Digi International, Inc.                            84
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Standard JTAG ARM Connector, X13

          The standard JTAG ARM connector is a 20-pin header and can be used to connect
          development tools (ICS) such as Ronetix PEEDI or other.

Pin  Function                                            Pin  Function

1    +1.8V                                               2    +3.3V

3    JTAG_TRST#                                          4    GND

5    JTAG_TDI                                            6    GND

7    JTAG_TMS                                            8    GND

9    JTAG_TCK                                            10   GND

11   Reserved (RTCK)                                     12   GND

13   JTAG_TDO                                            14   GND

15   JTAG_RESET#                                         16   GND

17   JTAG_DE#                                            18   GND

19   GND                                                 20   GND

Note: In order to enable ETM functionality, Digi offers an optional ETM adapter board (sold
separately, Digi P/N CC-ACC-MX51-ETM). Please contact us.

2014 Digi International, Inc.                                                          85
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

LCD Interfaces

                                                           LCD2 Connector, P2

                                                                                                                LCD1
                                                                                                          Connector, P1

The development board provides two 2x40 pin, 1.27mm connectors for accessing a Digi-
provided LCD application boards (CC-ACC0LCDW-70) or a user defined LCD application board.

P1 : corresponds to i.MX51 display interface 1
P2 : corresponds to i.MX51 display interface 2

2014 Digi International, Inc.                            86
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

LCD 1 Connector, P1

          This connector provides access to the following capabilities:

          18-bit (RGB x 8bit) LCD
          SPI bus for a touch screen controller
          Touch screen (on-module, shared with LCD2)
          Interrupt input for touch screen
          I2C bus
          2 x GPIO
          +3.3VDC supply and a 9-30VDC supply

P1 Pinout

          The table below shows the pinout of the LCD1 connector, P1:

Pin  Function                                            Pin  Function

1    LCD1_DATA16 (R0)                                    2    LCD1_DATA17 (R1)

3    LCD1_DATA12 (R2)                                    4    LCD1_DATA13 (R3)

5    LCD1_DATA14 (R4)                                    6    LCD1_DATA15 (R5)

7    LCD1_DATA16 (R6)                                    8    LCD1_DATA17 (R7)

9    -                                                   10   -

11   -                                                   12   -

13   GND                                                 14   GND

15   LCD1_DATA10 (G0)                                    16   LCD1_DATA11 (G1)

17   LCD1_DATA6 (G2)                                     18   LCD1_DATA7 (G3)

19   LCD1_DATA8 (G4)                                     20   LCD1_DATA9 (G5)

21   LCD1_DATA10 (G6)                                    22   LCD1_DATA11 (G7)

23   -                                                   24   -

25   -                                                   26   -

27   GND                                                 28   GND

29   LCD1_DATA4 (B0)                                     30   LCD1_DATA5 (B1)

31   LCD1_DATA0 (B2)                                     32   LCD1_DATA1 (B3)

33   LCD1_DATA2 (B4)                                     34   LCD1_DATA3 (B5)

35   LCD1_DATA4 (B6)                                     36   LCD1_DATA5 (B7)

37   -                                                   38   -

2014 Digi International, Inc.                                                 87
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin  Function                                            Pin  Function

39   -                                                   40   -

41   GND                                                 42   GND

43   LCD1_BIAS                                           44   LCD1_PCLK

45   LCD1_PWREN#                                         46   GND

47   LCD1_VSYNC                                          48   LCD1_HSYNC

49   -                                                   50   -

51   -                                                   52   -

53   -                                                   54   -

55   GND                                                 56   GND

57   TOUCH_X1                                            58   TOUCH_Y1

59   TOUCH_X2                                            60   TOUCH_Y2

61   I2C2_SDA                                            62   I2C2_SCL

63   LCD_SPI_SS#                                         64   SPI1_CLK

65   SPI1_MOSI                                           66   SPI1_MISO

67   RESET#                                              68   LCD1_TOUCH_INT/EXT#

69   LCD1_GPIO1                                          70   LCD1_GPIO2

71   LCD_PENIRQ                                          72   GND

73   +3.3V                                               74   +3.3V

75   +9-30V                                              76   +9-30V

77   +9-30V                                              78   +9-30V

79   -                                                   80   -

2014 Digi International, Inc.                                                    88
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

LCD 2 Connector, P2

          This connector provides access to the following capabilities:

          18-bit (RGB x 8bit) LCD
          SPI bus for a touch screen controller
          Touch screen (on-module, shared with LCD1)
          Interrupt input for touch screen
          I2C bus
          2 x GPIO
          +3.3VDC supply and a 9-30VDC supply

P2 Pinout

          The table below shows the pinout of the LCD2 connector, P2:

Pin  Function                                            Pin  Function

1    LCD2_DATA16 (R0)                                    2    LCD2_DATA17 (R1)

3    LCD2_DATA12 (R2)                                    4    LCD2_DATA13 (R3)

5    LCD2_DATA14 (R4)                                    6    LCD2_DATA15 (R5)

7    LCD2_DATA16 (R6)                                    8    LCD2_DATA17 (R7)

9    -                                                   10   -

11   -                                                   12   -

13   GND                                                 14   GND

15   LCD2_DATA10 (G0)                                    16   LCD2_DATA11 (G1)

17   LCD2_DATA6 (G2)                                     18   LCD2_DATA7 (G3)

19   LCD2_DATA8 (G4)                                     20   LCD2_DATA9 (G5)

21   LCD2_DATA10 (G6)                                    22   LCD2_DATA11 (G7)

23   -                                                   24   -

25   -                                                   26   -

27   GND                                                 28   GND

29   LCD2_DATA4 (B0)                                     30   LCD2_DATA5 (B1)

31   LCD2_DATA0 (B2)                                     32   LCD2_DATA1 (B3)

33   LCD2_DATA2 (B4)                                     34   LCD2_DATA3 (B5)

35   LCD2_DATA4 (B6)                                     36   LCD2_DATA5 (B7)

37   -                                                   38   -

2014 Digi International, Inc.                                                 89
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin  Function                                            Pin  Function

39   -                                                   40   -

41   GND                                                 42   GND

43   LCD2_BIAS                                           44   LCD2_PCLK

45   LCD2_PWREN#                                         46   GND

47   LCD2_VSYNC                                          48   LCD2_HSYNC

49   -                                                   50   -

51   -                                                   52   -

53   -                                                   54   -

55   GND                                                 56   GND

57   TOUCH_X1                                            58   TOUCH_Y1

59   TOUCH_X2                                            60   TOUCH_Y2

61   I2C2_SDA                                            62   I2C2_SCL

63   LCD_SPI_SS#                                         64   SPI1_CLK

65   SPI1_MOSI                                           66   SPI1_MISO

67   RESET#                                              68   LCD2_TOUCH_INT/EXT#

69   LCD2_GPIO1                                          70   LCD2_GPIO2

71   LCD_PENIRQ                                          72   GND

73   +3.3V                                               74   +3.3V

75   +9-30V                                              76   +9-30V

77   +9-30V                                              78   +9-30V

79   LED_BCK+                                            80   LED_BCK-

2014 Digi International, Inc.                                                    90
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

MicroSDTM Card Interface

                                 MicroSD Connector, X14

2014 Digi International, Inc.                            91
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

MicroSDTM Connector, X14

          The development board provides one MicroSDTM card connector, X14. This interface is
          connected to the enhanced Secured Digital Host controller 1 (eSDHC1) of the i.MX51 CPU.

          The MicroSDTM connector used on the development board does not provide a card detect pin
          (pin-9 and pin-10 are connected to chassis). A hot-plug insertion or removal is not possible
          with this connector.

          The following table shows the pinout of the MicroSDTM connector:

Pin  Signal

1    SD_DATA2

2    SD_DATA3

3    SD_CMD

4    +3.3V

5    SD_CLK

6    GND

7    SD_DATA0

8    SD_DATA1

9    SD_CD (Connected to chassis)

10   SD_CD (Connected to chassis)

2014 Digi International, Inc.                          92
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Module Connectors and Signal Rails

                                                           Signal Rail 2, J26
                                                           Module Connector,

                                                                     J2

                                                           Module Connector,
                                                                     J1

                                                           Signal Rail 1, J25

2014 Digi International, Inc.                            93
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Module Connectors

                  See the "Module Pinout" chapter on page 14 for related information.

      Signal Rails, J25 and J26

                  The development board provides two 2x80 pin signal rails, J25 and J26. These connectors
                  provide most of the signals available on the module connectors and can be used for
                  measurement or development purposes.
                  J25 corresponds to module connector J1
                  J26 corresponds to module connector J2

      J25 Pinout

Pin  Signal                      Pin  Signal

1    CSI1_D8                     2    CSI1_D9

3    CSI1_D10                    4    CSI1_D11

5    CSI1_D12                    6    CSI1_D13

7    CSI1_D14                    8    CSI1_D15

9    CSI1_D16                    10   CSI1_D17

11   CSI1_D18                    12   CSI1_D19

13   CSI1_VSYNC/GPIO3_14         14   CSI1_HSYNC/GPIO3_15

15   CSI1_PIXCLK                 16   CSI1_MCLK

17   WLAN_TDO                    18   WLAN_TCK

19   WLAN_TDI                    20   WLAN_TMS

21   WLAN_LED                    22   RS_BT_PRIORITY

23   RS_WLAN_ACTIVE              24   RS_BT_ACTIVE

25   +2.775V                     26   WLAN_DISABLE#

27   +2.775V                     28   +2.775V

29   MC13892_GPO1                30   +2.775V

31   PMIC_PWRON1                 32   PMIC_STDBY_REQ

33   PMIC_INT_REQ                34   PWRGTDRV1

35   CHRGLED                     36   PWRGTDRV2

37   CHRGSE1#                    38   VCC_COINCELL

39   VLIO                        40   +5V_IN

2014 Digi International, Inc.                                                                            94
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin  Signal                                              Pin  Signal

41   VLIO                                                42   +5V_IN

43   VLIO                                                44   +5V_IN

45   DISP2_SER_DIN/GPIO3_5                               46   DISPB2_SER_DIO/GPIO3_6

47   DISPB2_SER_RS/GPIO3_8                               48   DISPB2_SER_CLK/GPIO3_7

49   DISP2_DATA0/MII_RXD3/USBH3_CLK                      50   DISP2_DATA1/MII_RX_ER/USBH3_DIR

51   DISP2_DATA2                                         52   DISP2_DATA3

53   DISP2_DATA4                                         54   DISP2_DATA5

55   DISP2_DATA6/MII_TXD1/USBH3_STP                      56   DISP2_DATA7/MII_TXD2/USBH3_NXT

57   DISP2_DATA8/MII_TXD3/USBH3_DATA0                    58   DISP2_DATA9/MII_TXEN/USBH3_DATA1

59   DISP2_DATA10/MII_COL/USBH3_DATA2                    60   DISP2_DATA11/MII_RX_CLK/USBH3_DATA3

61   DISP2_DATA12/MII_RX_DV/USBH3_DATA4 62                    DISP2_DATA13/MII_TX_CLK/USBH3_DATA5

63   DISP2_DATA14/MII_RXD0/USBH3_DATA6 64                     DISP2_DATA15/MII_TXD0/USBH3_DATA7

65   D12_PIN2/MII_MDC                                    66   D12_DISP_CLK/MII_RXD1

67   D12_PIN4/MII_CRS                                    68   D12_PIN3/MII_MDIO

69   IOR                                                 70   IOG

71   IOR_BACK                                            72   IOG_BACK

73   IOB                                                 74   JTAG_TRST#

75   IOB_BACK                                            76   JTAG_MOD#

77   JTAG_TCK                                            78   JTAG_DE#

79   JTAG_TMS                                            80   RESET_IN#

81   JTAG_TDI                                            82   +1.8V

83   JTAG_TDO                                            84   EIM_CS1/GPIO2_26

85   POR#                                                86   EIM_CS3/GPIO2_28

87   EIM_CS0/GPIO2_25                                    88   EIM_CS5_LAN9221_CS#/GPIO2_30

89   EIM_CS2/GPIO2_27                                    90   EIM_LBA/GPIO3_1

91   EIM_CS4/GPIO2_29                                    92   EIM_DA1/TRACE17

93   EIM_DTACK/GPIO2_31                                  94   EIM_DA3/TRACE19

95   EIM_DA0/TRACE16                                     96   EIM_DA5/TRACE21

97   EIM_DA2/TRACE18                                     98   EIM_DA7/TRACE23

99   EIM_DA4/TRACE20                                     100  EIM_DA9/TRACE25

101  EIM_DA6/TRACE22                                     102  EIM_DA11/TRACE27

103  EIM_DA8/TRACE 24                                    104  EIM_DA13/TRACE29

105  EIM_DA10/TRACE26                                    106  EIM_DA15/TRACE31

2014 Digi International, Inc.                                                                  95
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin  Signal                                              Pin  Signal

107  EIM_DA12/TRACE28                                    108  EIM_DA17/TRACE1

109  EIM_DA14/TRACE30                                    110  EIM_DA19/TRACE3

111  EIM_DA16/TRACE0                                     112  EIM_DA21/TRACE5

113  EIM_DA18/TRACE2                                     114  EIM_DA23/TRACE7

115  +3.15V                                              116  EIM_DA25/TRACE9

117  EIM_DA20/TRACE4                                     118  EIM_DA27/TRACE11

119  EIM_DA22/TRACE6                                     120  EIM_DA29/TRACE13

121  EIM_DA24/TRACE8                                     122  EIM_DA31/TRACE15

123  EIM_DA26/TRACE10                                    124  EIM_A17/GPIO2_11

125  EIM_DA28/TRACE12                                    126  EIM_A19/GPIO2_13

127  EIM_DA30/TRACE14                                    128  EIM_A21/GPIO2_15

129  EIM_A16/GPIO2_10                                    130  EIM_A23/GPIO2_17

131  EIM_A18/GPIO2_12                                    132  EIM_A25/GPIO2_19

133  EIM_A20/GPIO2_14                                    134  EIM_A27/GPIO2_21

135  EIM_A22/GPIO2_16                                    136  EIM_OE#/GPIO2_24

137  EIM_A24/GPIO2_18                                    138  EIM_RW#

139  EIM_A26.GPIO2_20                                    140  EIM_CRE/GPIO3_2

141  EIM_EB0                                             142  EIM_WAIT

143  EIM_EB1                                             144  GND

145  EIM_EB2/GPIO2_22/TRCTL                              146  EIM_BCLK

147  EIM_EB3/GPIO2_23/TRCLK                              148  GND

149  NANDF_ALE/GPIO3_5                                   150  NAND_RE#/SD3_DATA1/GPIO3_4

151  NANDF_WP#/SD3_DATA2/GPIO3_7                         152  NANDF_CLE/GPIO3_6

153  NANDF_RB1_SP12_RDY/GPIO3_9                          154  NANDF_RB0/SD3_DATA3/GPIO3_8

155  NANDF_RB3/SP12_MISO/GPIO3_11                        156  NANDF_R2/SP12_SCLK/GPIO3_10

157  -                                                   158  -

159  -                                                   160  -

2014 Digi International, Inc.                                                            96
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      J26 Pinout

Pin  Signal                                              Pin  Signal

1    DISP1_DAT0                                          2    DISP1_DAT1

3    DISP1_DAT2                                          4    DISP1_DAT3

5    DISP1_DAT4                                          6    DISP1_DAT5

7    DISP1_DAT6                                          8    DISP1_DAT7

9    DISP1_DAT8                                          10   DISP1_DAT9

11   DISP1_DAT10                                         12   DISP1_DAT11

13   DISP1_DAT12                                         14   DISP1_DAT13

15   DISP1_DAT14                                         16   DISP1_DAT15

17   DISP1_DAT16                                         18   DISP1_DAT17

19   DISP1_DAT18                                         20   DISP1_DAT19

21   DISP1_DAT20                                         22   DISP1_DAT21

23   DISP1_DAT22                                         24   DISP1_DAT23

25   DI1_PIN2                                            26   DI1_DISP_CLK

27   DI1_PIN11/GPIO3_0                                   28   DI1_PIN3

29   DI1_PIN13/GPIO3_2                                   30   DI1_PIN12/GPIO3_1

31   DI1_PIN15                                           32   DI_GP1

33   DI_GP2                                              34   DI_GP3/MII_TX_ER

35   DI_GP4/MII_RXD2                                     36   DI1_D0_CS/GPIO3_3

37   DI1_D1_CS/GPIO3_4                                   38   ADIN5

39   TOUCH_X1                                            40   ADIN6

41   TOUCH_X2                                            42   ADIN7

43   TOUCH_Y1                                            44   ADC_GND

45   TOUCH_Y2                                            46   ADTRIG

47   SWBST                                               48   -

49   LEDR                                                50   -

51   LEDG                                                52   -

53   LEDB                                                54   -

55   CSI2_D12/GPIO4_9                                    56   CSI2_D13/GPIO4_10

57   CSI2_D14                                            58   CSI2_D15

59   CSI2_D16                                            60   CSI2_D17

2014 Digi International, Inc.                                                  97
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin  Signal                                              Pin  Signal

61   CSI2_D18/GPIO4_11                                   62   CSI2_D19/GPIO4_12

63   CSI2_VSYNC/GPIO4_13                                 64   CSI2_HSYNC/GPIO4_14

65   CSI2_PIXCLK/GPIO4_15                                66   GPIO1_8/USB_PWR

67   GPIO1_7/MMA7455LR_INT1                              68   GPIO1_2/PWM1/I2C2_SCL

69   GPIO1_6/MMA7455LR_INT2                              70   GPIO1_3/PWM2/I2C2_SDA

71   CKIH1                                               72   CLK32K_PER

73   SD2_DATA0/SD1_DATA4/SPI_MOSI                        74   CKIH2

75   SD2_DATA1/SD1_DATA5                                 76   SD2_CLK/I2C1_SDA/SPI_SCLK

77   SD2_DATA2/SD1/DATA6                                 78   SD2_CMD/I2C1_SCL/SPI_MOSI

79   SD2_DATA3/SD1_DATA7/SPI_SS2                         80   KEY_COL0

81   ROW0                                                82   KEY_COL1

83   ROW1                                                84   KEY_COL2

85   ROW2                                                86   KEY_COL3

87   ROW3                                                88   KEY_COL5/UART3_CTS#/I2C2_SDA

89   KEY_COL4/UART3_RTS#/I2C2_SCL                        90   GPIO1_0/SD1_CD#/SPI_SS2

91   OWIRE_LINE/GPIO1_24                                 92   GPIO1_1/SD1_WP#/SPI_MISO

93   SC1_CMD/AUD5_RXFS/SPI_MOSI                          94   SD1_DAT0/AUD5_TXD/SPI_MOSI

95   SD1_CLK/AUD5_RXC/SPI_SCLK                           96   SD1_DATA1/AUD5_RXD

97   WDOG1#/GPIO1_4                                      98   SD1_DATA2/AUD5_TXC

99   CSPI1_MOSI/I2C1_SDA/GPIO4_22                        100  SD1_DATA3/AUD5_TXFS/SPI_SS1

101  CSPI1_MISO/AUD4_RXD/GPIO4_23                        102  CSPI1_SS0_PMIC/AUD4_TXC/GPIO4_24

103  CSPI1_SCLK/I2C1_SDA/GPIO4_27                        104  CSPI1_SS1/AUD4_TXD/GPIO4_25

105  UART1_RXD/GPIO4_28                                  106  CSPI1_RDY/AUD4_TXFS/GPIO4_26

107  UART1_TXD/PWM2/GPIO4_29                             108  UART1_RTS#/GPIO4_30

109  UART2_RXD/GPIO1_20                                  110  UART1_CTS#/GPIO4_31

111  UART2_TXD/GPIO1_21                                  112  UART3_RXD/UART1_DTR#/GPIO1_22

113  USBH1_DATA2/UART2_TXD/GPIO1_13 114                       UART3_TXD/UART1_DSR#/GPIO_23

115  USBH1_DATA4/SPI_SS0/GPIO1_15                        116  USBH1_DATA0/UART2_CTS#/GPIO1_11

117  USBH1_DATA6/SPI_SS2/GPIO1_17                        118  USBH1_DATA1/UART2_RXD/GPIO1_12

119  USBH1_DIR/SPI_MOSI/GPIO1_26/                        120  USBH1_DATA3/UART2_RTS#/GPIO1_14

     I2C2_SDA

121  USBH1_STP/SPI_RDY/GPIO1_27                          122  USBH1_DATA5/SPI_SS1/GPIO1_16

2014 Digi International, Inc.                                                                 98
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Pin  Signal                                              Pin  Signal

123  USBH1_NXT/SPI_MISO/GPIO1_28                         124  USBH1_DATA7/SPI_SS3/SPI2_SS3/

                                                              GPIO1_18

125  AUD3_BB_TXD/GPIO4_18                                126  USBH1_CLK/SPI_SCLK/GPIO1_25/

                                                              I2C2_SCL

127  AUD3_BB_RXD/UART3_RXD/                              128  HS_I2C_SCL/GPIO4_16

     GPIO4_19

129  AUD3_BB_CK/GPIO4_20                                 130  HS_I2C_SDA/GPIO4_17

131  +3.3V MOD                                           132  AUD3_BB_FS/UART3_TXD/GPIO4_21

133  NANDF_D0/PATA_D0/SD4_DATA7/                         134  +3.3V

     GPIO4_8

135  NANDF_D2/PATA_D2/SD4_DATA5/                         136  NANDF_D1/PATA_D1/SD4_DATA6/

     GPIO4_6                                                  GPIO4_7

137  NANDF_D4/PATA_D4/SD4_CD/                            138  NANDF_D3/PATA_D3/SD4_DATA4/

     GPIO4_4                                                  GPIO4_5

139  NANDF_D6/PATA_D6/SD4_LCTL/                          140  NANDF_D5/PATA_D5/SD4_WP#/GPIO4_3

     GPIO4_2

141  NANDF_D8/PATA_D8/GPIO4_0/                           142  NANDF_D7/PATA_D7/GPIO4_1

     SD3_DATA0

143  NANDF_D10/PATA_D10/GPIO3_30/                        144  NANDF_D9/PATA_D9/GPIO3_31/SD3_D1

     SD3_D2

145  NANDF_D12/PATA_D12/GPIO3_28/                        146  NANDF_D11/PATA_D11/GPIO3_29/

     SD3_D4                                                   SD3_D3

147  NANDF_D14/PATA_D14/GPIO3_26/                        148  NANDF_D13/PATA_D13/GPIO3_27/

     SD3_D6                                                   SD3_D5

149  NANDF_CS0#/GPIO3_16                                 150  NANDF_D15/PATA_D15/GPIO3_25/

                                                              SD3_D7

151  NANDF_CS2#/PATA_CS0#/GPIO3_18                       152  NANDF_CS1#/GPIO3_17

153  NANDF_CS4#/PATA_DA0/GPIO3_20                        154  NANDF_CS3#/PATA_CS1#/GPIO3_19

155  NANDF_CS6#/PATA_DA2/GPIO3_22                        156  NANDF_CS5#/PATA_DA1/GPIO3_21

157  NANDF_RDY_INT/GPIO3_24                              158  NANDF_CS7#/GPIO3_23

159  NANDF_WE#/PATA_DIOW/GPIO3_3                         160  GPIO_NAND/PATA_INTRQ/GPIO3_12

2014 Digi International, Inc.                                                                 99
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Peripheral Application Header

                                                                               Peripheral Application
                                                                                       Header, P21

The development board provides one, 2x25-pin, 2.54mm pitch header for applications-
specific daughter cards/expansion boards:

P21, Peripheral application header. Provides access to a 16-bit data bus, 10-bit
      address bus and control signals (such as CS#, OE#, WE#), as well as I2C and power
      (+3.3V). Using these signals you can connect Digi-specific extension modules or your
      own custom daughter card to the module's address/data bus and other interfaces.

2014 Digi International, Inc.                                                                        100
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Peripheral Application Header, P21

Pin  Signal                                              Pin  Signal

1    GND                                                 2    D0

3    D1                                                  4    D2

5    D3                                                  6    GND

7    D4                                                  8    D5

9    D6                                                  10   D7

11   GND                                                 12   D8

13   D9                                                  14   D10

15   D11                                                 16   GND

17   D12                                                 18   D13

19   D14                                                 20   D15

21   GND                                                 22   8-bit / 16-bit (default)

23   GND                                                 24   +3.3V

25   +3.3V                                               26   A0

27   A1                                                  28   A2

29   A3                                                  30   GND

31   A4                                                  32   A5

33   A6                                                  34   A7

35   GND                                                 36   A8

37   A9                                                  38   GND

39   CS0#                                                40   I2C2_SDA/GPIO1_3

41   WE#                                                 42   OE#

43   I2C2_SCL/GPIO1_2                                    44   GPIO3_2

45   +3.3V                                               46   +3.3V

47   BE2#                                                48   BE3#

49   BCLK                                                50   GND

The voltage level of the data, address and control signals provided by the module is +1.8V. A
level shifter is provided on the development board to buffer and change the voltage level of
most peripheral application signals on this header to +3.3V.

The Data bus signals D0 - D15 are connected to the i.MX51 data bus signals D16 - D31.

The Address bus signals A0 - A9 are connected to the i.MX51 data/address bus signals DA0 -
DA9.

2014 Digi International, Inc.                                                         101
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

                  The BE2# signal is connected to the i.MX51 byte enable 2 (D16 - D23).

                  The BE3# signal is connected to the i.MX51 byte enable 3 (D24 - D31).

                  The BCLK signal corresponds to the i.MX51 burst clock signal. This clock signal is not
                  buffered, and its voltage level is +1.8V. This signal is connected to the peripheral connector
                  through a 0R resister. By default, this resistor is not populated.

                  The I2C interface corresponds to i.MX51 I2C port 2. For more information, refer to the I2C
                  chapter in this document.

                  The signal GPIO3_2 can only be used as an input signal to the i.MX51. This signal is intended
                  to be used as interrupt line in the peripheral boards.

2014 Digi International, Inc.  102
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Power-Over-Ethernet (PoE) - IEEE802.3af

                                                         PoE Header, P18  PoE Header, P17

The development board provides two PoE module connectors, P17 and P18, to plug a Digi PoE
module (DG-ACC-POE). The PoE module is an optional accessory item that can be plugged on
the development board through the two connectors.

P17, input connector: provides access to the PoE signals from the Ethernet connector

P18, output connector: provides the output power supply from the PoE module

2014 Digi International, Inc.                                                            103
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      The PoE Module

                  Plug in the PoE module at a right angle to the development board, as shown in the picture
                  below.
                  Note: the PoE module is part of the optional Digi 802.3af application kit (sold separately,
                  Digi P/N DG-ACC-POE).

PoE Connector (power in), P17

          The table below provides the pinout of the PoE input connector:

Pin  Signal

1    POE_TX_CT

2    POE_RX_CT

3    POE_RJ45_4/5

4    POE_RJ45_7/8

2014 Digi International, Inc.                                                                                104
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

PoE Connector (power out), P18

          The table below provides the pinout of the PoE output connector:

Pin  Signal

1    +12V_PoE

2    +12V_PoE

3    GND

4    GND

5    PoE_GND

6    PoE_GND

2014 Digi International, Inc.                                             105
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Main Power Connector

      Power
      Connector,
      X24

The main power connector (X24) is a barrel connector for the development board's 9-30VDC
power supply. The figure below shows the polarity.

                                 Ground                    9-30 VDC

2014 Digi International, Inc.                                      106
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

SD-Card Interface

                                 SD/MMC Connector, X18

2014 Digi International, Inc.                            107
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

SD/MMC Connector, X18

          The development board provides one SD/MMC card connector, X18. This interface is
          connected to the enhanced Secured Digital Host controller 3 (eSDHC3) of the i.MX51 CPU.

          The following table provides the pinout of the SD/MMC connector:

Pin  Function

1    SD_DATA3

2    SD_CMD#

3    GND

4    +3.3V

5    SD_CLK

6    GND

7    SD_DATA0

8    SD_DATA1

9    SD_DATA2

10   -

11   -

12   -

13   -

14   SD_CD#

15   SD_WP#

2014 Digi International, Inc.                                                                    108
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

SPI Interface

                                                           SPI Header, P24

2014 Digi International, Inc.                                             109
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

SPI Header, P24

          The development board provides access to the SPI interface on the module using the SPI
          header, P24. This interface is connected to i.MX51 ECSPI1 port.

          The SPI bus is connected to the following interfaces on the development board:

Interface                                                Chip Select
SPI Header                                               CSPI1_SS1/GPIO4_25
LCD1                                                     GPIO4_26 (*)
LCD2                                                     GPIO4_26 (*)

(*) the SPI chip select signal for the two LCD interfaces is generated with a logic combination
of GPIO4_26 and the touch selection jumper (J20).

The SPI bus is connected to the following interfaces of the ConnectCore for i.MX51 module.

Interface                                                Chip Select
MC13892 Power Management                                 CSPI1_SS0/GPIO4_24

The table below provides the pinout of the SPI header:

Pin         Function             Defaults to

1           +2.775V

2           SPI_MOSI/GPIO4_22 GPIO4_22

3           SPI_MISO/GPIO4_23 GPIO4_23

4           SPI_SCLK/GPIO4_27 GPIO4_27

5           SPI_SS1/GPIO4_25     GPIO4_25

6           GND

By default, SPI pins are configured as GPIO signals.

2014 Digi International, Inc.                                                                   110
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

UART Interface

Serial Port 2
(RS232), X27

Serial Port 1
(MEI), X30

Serial Port 3
(TTL), X19

   Serial Port 2, RS232, X27

              The serial (UART) port 2 connector, X27, is a DB-9 male connector, which is also used as the
              standard console port. This asynchronous serial port is operating in DTE mode and requires a
              null-modem cable to connect to a computer serial port.

              The serial port 2 interface is connected to i.MX51 UART port 2. The corresponding line driver
              on the development board can be enabled or disabled using switch S7. Refer to paragraph
              "Switches and Push-buttons" in this document for more information.

2014 Digi International, Inc.                            111
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Serial port 2 pins are allocated as shown:

Pin  Function                    Defaults to
                                 -
1    NC                          GPIO1_20
                                 GPIO1_21
2    RXD                         -
                                 -
3    TXD                         -
                                 GPIO1_14
4    NC                          GPIO1_11
                                 -
5    GND

6    NC

7    RTS#

8    CTS#

9    NC

          By default, serial port 2 signals are configured as GPIO signals.

Serial Port 1, MEI Interface, X30

          The serial (UART) port 1 connector, X30, is a DB-9 male connector. This asynchronous serial
          port is operating in DTE mode and requires a null-modem cable to connect to a computer
          serial port.

          The serial port 1 MEI (multiple electrical interface) interface corresponds to i.MX51 UART
          port 1. The line drivers are configured using the switch S6. Refer to the "Switches and Push-
          buttons" section of this document for more information.

          Serial port 1 pins are allocated as shown:

Pin  RS232                       RS232                   RS485     RS485
                                 Default                 Function  Default
     Function                    -                       CTS-      -
                                 GPIO4_28                RX+       GPIO4_28
1    -                           GPIO4_29                TX+       GPIO4_29
                                 -                       RTS-      -
2    RXD                         -                       GND       -
                                 -                       RX-       -
3    TXD                         GPIO4_30                RTS+      GPIO4_30
                                 GPIO4_31                CTS+      GPIO4_31
4    -                           -                       TX-       -

5    GND

6    -

7    RTS#

8    CTS#

9    -

2014 Digi International, Inc.                                              112
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

          By default, serial port 1 signals are configured as GPIO signals.

Serial Port 3, TTL Interface, X19

          The serial (UART) port 3 interface is a TTL interface connected to a 2x5 pin, 2.54mm
          connector, X19. The connector supports only TTL level signals.

          The serial port 3 interface is connected to i.MX51 UART port 3.

          Serial port 3 pins are allocated as shown:

Pin  Function                    Defaults to
                                 -
1    NC                          -
                                 GPIO1_22
2    NC                          KEY_COL4
                                 GPIO1_23
3    RXD                         KEY_COL5
                                 -
4    RTS#                        -
                                 -
5    TXD                         -

6    CTS#

7    NC

8    NC

9    GND

10   +3.3V

By default, serial port 3 signals are configured to their respective GPIO or KEY_COL signals.

Serial port 3 is connected to the X19 connector and to the XBee module socket. Two jumpers
(J30 and J31) are used in the development board to select the connector where serial port 3
will be available. Refer to the "Jumpers" section of this document for more information.

By default serial port 3 CTS# signal is not connected to X19. A 0 resistor, R44, must be

manually populated to connect this signal to the X19 connector.

2014 Digi International, Inc.                                                                 113
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

USB Host Interface

                                                            USB Host
                                                           Connectors,

                                                             J8 & J10

USB Host Connectors, J8 and J10

          The development board provides four standard type A receptacles for a USB host connection.
          A 4-Port USB hub is used in the development board to convert the USB host port 1 of the
          module into four USB host ports. The module supports low, full and high speed USB 2.0
          connectivity.

2014 Digi International, Inc.                            114
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

USB OTG Interface

                                                                                            USB OTG
                                                                                           Connector,

                                                                                               J11

USB OTG Connector, J11

          The development board provides a standard mini-AB type receptacle for a USB OTG
          connection. The module supports full and high speed USB2.0 connectivity.

2014 Digi International, Inc.                                                            115
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

User Interface

          User Interface

The development board provides two user buttons and two user LEDs connected to GPIO
signals of the i.MX51.

The user buttons and the user LEDs can be enabled or disabled by correctly setting the
corresponding jumpers.

2014 Digi International, Inc.                                                         116
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

The table below shows the GPIO signal assigned to the user interface, and the jumpers used
to enable/disable the buttons and LEDs:

Signal                           GPIO                    Jumper  Comment
USER_BUTTON1                     GPIO3_6                 J28     10K pull-up to +2.775V on the development board
USER_LED1#                       GPIO3_10                J16
USER_BUTTON2                     GPIO1_1                 J29     10K pull-up to +2.775V on the development board
USER_LED2#                       GPIO3_9                 J9

2014 Digi International, Inc.                                                                                   117
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Analog Video Interface

                                                    VGA Connector, X32

2014 Digi International, Inc.                                         118
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Analog Video Connector, X32

          The development board provides an Analog Video connector. This connector is a 15-pin
          female connector, labeled X32. The Analog Video interface is connected to the Display 1
          interface of the i.MX51 CPU.

          The table below shows the pinout of the Analog Video connector.

Pin  Signal

1    VGA_RED

2    VGA_GREEN

3    VGA_BLUE

4    NC

5    GND

6    RED_RETURN

7    GREEN_RETURN

8    BLUE_RETURN

9    NC

10   GND

11   NC

12   NC

13   HSYNC#

14   VSYNC#

15   NC

2014 Digi International, Inc.                                                                    119
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

WLAN Interface

                                                              Primary Antenna
                                                           Connectors, P12 & P14

2014 Digi International, Inc.                             Secondary Antenna
                                                           Connectors, P13 & P15

                                                                                           120
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Antenna Connectors (WLAN)

                  The development board provides the following connectors for the WLAN interface:
                  P12 and P13: these two UFL connectors are used to connect the WLAN interface of the

                       ConnectCore for i.MX51 to the development board. Two coaxial cables are used for
                       this connection.
                  P14 and P15: these two RP-SMA connectors are used to connect two (primary and
                       secondary) WLAN antennas

                  The following picture shows the WLAN antenna connections.

2014 Digi International, Inc.                                                                          121
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Digi XBee TM Interface

                                         Digi XBee
                                 Connectors, X28 & X29

2014 Digi International, Inc.                            122
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Digi XBeeTM Module Connectors, X28 and X29

          The development board provides two 10-pin, 2.0mm connectors, X28 and X29, supporting a
          Digi XBee module.

          The XBee serial port is shared with UART port 3 on the development board. Two jumpers (J30
          and J31) are used in the development board to select the connector where serial port 3 will
          be available. Refer to the "Jumpers" section of this document for more information.

          The table below shows the pinout of the XBee module connectors.

Pin  Signal                                              Pin     Signal
                                                         X29-1   IDENT
X28-1 +3.3V                                              X29-2
                                                         X29-3   XBEE_RTS#
X28-2 XBEE_DOUT                                          X29-4   ASSOC
                                                         X29-5   ON/SLEEP#
X28-3 XBEE_DIN                                           X29-6   XBEE_CTS#
                                                         X29-7
X28-4 NC                                                 X29-8
                                                         X29-9
X28-5 XBEE_RESET#                                        X29-10

X28-6 -

X28-7 -

X28-8 -

X28-9 XBEE_SLEEP_RQ

X28-10 GND

2014 Digi International, Inc.                                             123
Module Specifications

APPENDIX                        A

This appendix provides ConnectCore for i.MX51 module specifications.

2014 Digi International Inc.                                        124
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Mechanical Specifications                                82 mm (3.228 inches)
                                                         50 mm (1.968 inches)
                     Length:
                     Width:                              1.40 mm (0.055 inches)
                     Height :                            3.60 mm (0.142 inches)
                                                         2.20 mm (0.087 inches)
                         PCB:
                         Top side part:
                         Bottom side part:

Fasteners and Appropriate Torque

          Digi's recommendation is to use a M2x8mm PCB standoff with a slotted cheese head screw,
          DIN 84, M2x04, 6MM (Digi P/N MA00898) in combination with a flat washer, DIN 125, M2, Nylon
          6 (Digi P/N MA01617). Additionally, the use of a torque key with 10 cNm is recommended.

          Warning: Do not use a standard metal M2 washer.

Environmental Specifications

Operating temperature:                                  600MHz variant:
Storage temperature:                                    -40C to +85C (-40F to +185F)

                                                         800MHz variant:
                                                         -20C to +70C (-4F to +158F)
                                                         -40C to +125C (-40F to +257F)

2014 Digi International Inc.                                                              125
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Network Interface

Antenna specifications: 802.11 a/b/g antenna

    Attributes

Attribute                       Band 1                   Band 2
Frequency
Bandwidth                       2.4 ~ 2.4835 GHz         5.15 ~ 6 GHz
Wavelength
Impedance                       120MHz                   875MHz
VSWR
Connector                       1/4 Wave                 1/4 Wave
Gain
Dimension                       50 Ohm                   50 Ohm
Part Number
                                < 19 typ. Center         < 19 typ. Center

                                RP-SMA                   RP-SMA

                                2.3dBi                   3.6dBi

                                See measurements in the drawing after this table

                                ANT-DB1-RAF-RPS

Dimensions
     Note: Dimensions are provided for reference purposes only. The actual antenna might vary.

2014 Digi International Inc.                                                    126
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Antenna Specification: 802.11b/g antenna

    Attributes

Attribute                       Property
Frequency                       2.4 ~ 2.5GHz
Power Output                    2W
DB Gain                         2dBi
VSWR                            < or = 2.0
Dimension                       108.5 mm % 10.0mm
Weight                          10.5g
Temperature Rating              -40 to +80 C
Part Number                     DG-ANT-20DP-BG

Dimensions
    Note: Dimensions are provided for reference purposes only. The actual antenna might vary.

2014 Digi International Inc.                           127
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual  IEEE 802.3/802.3u
                                                         10/100Base
      Ethernet 1                                         10/100 Mbps
                                                         Full or half duplex
                   Standard:
                   Physical layer:                       IEEE 802.3/802.3u
                   Data rate:                            10/100Base
                   Mode:                                 10/100 Mbps
                                                         Full or half duplex
      Ethernet 2

                   Standard:
                   Physical layer:
                   Data rate:
                   Mode:

2014 Digi International Inc.                                                128
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

WLAN

Standard

      IEEE 802.11a/b/g/e/i/h/j standards
      Single-stream IEEE 802.11n

Frequency Band

      2.400 - 2.500 GHz ( Low Band )
      4.900 - 5.850 GHz ( High Band )

Data Rates

      802.11n                   :6.5, 13, 19.5, 26, 39,52 , 58.5, 65 Mbps
      802.11a/g                 :6, 9, 12, 18, 24, 36, 48, 54 Mbps
      802.11b                   :1, 2, 5.5, 11 Mbps

Media Access Control

      Dynamic selection of fragment threshold, data rate and antenna depending on the
            channel statistics

      WPA, WPA2 and WMM support

Wireless Medium

      802.11b/g : Direct Sequence-Spread Spectrum ( DSSS ) and Orthogonal Frequency
            Divisional Multiplexing ( OFDM )

      802.11a/n : OFDM

DFS Client

      This module supports the DFS Client only between 5.25 - 5.35GHz and 5.50 - 5.70GHz
            bands. It does not support being DFS Master, or can it be connected to an Ad hoc
            network in these bands.

      This device cannot act as an access point on the non-DFS legacy frequency in the 5.15
            and 5.25GHz bands.

2014 Digi International Inc.                                                                129
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

            Modulation DSSS

                  Differential Binary Shift Keying ( DBPSK ) @ 1 Mbps
                  Differential Quadrature Phase Shift Keying ( DQPSK ) @2 Mbps
                  Complementary Code Keying ( CCK ) @ 5.5 Mbps and 11 Mbps
                  BPSK @ 6 and 9 Mbps
                  QPSK @ 12 and 18 Mbps
                  16-Quadrature Amplitude Modulation ( QAM ) @24 and 36 Mbps
                  64-QAM @ 48 and 54 Mbps

            Frequency Bands

                  2.412 to 2.472 GHz ( ETSI )
                  2.412 to 2.462 GHz ( FCC )
                  5.150 to 5.250 GHz ( ETSI ) ISM Band 1
                  5.250 to 5.350 GHz ( ETSI ) ISM Band 2 excluding TPC and DFS Client
                  5.470 to 5.725 GHz ( ETSI ) ISM Band 3 excluding TPC and DFS Client
                  5.150 to 5.250 GHz ( U-NII-1 )
                  5.250 to 5.350 GHz ( U-NII-2 ) excluding TPC and DFS Client
                  5.470 to 5.725 GHz ( U-NII Worldwide ) excluding TPC and DFS Client
                  5.725 to 5.825 GHz ( U-NII-3 )

            Available Transmit Power Settings ( Typical +- ( 2 dBm )@25C)

                  ( Maximum power settings will vary according to individual country regulations. )

                  IEEE 802.11b ( ~16mW ETSI ) ( ~37mW FCC 15.247 )
                                         @ 1, 2, 5.5 and 11 Mbps

                  IEEE 802.11g ( ~ 10mW ETSI ) ( ~72mW FCC 15.247 )
                                         @ 6, 12, 18, 24, 36 and 54Mbps

                  IEEE 802.11n 2.4GHz Band ( ~12.5mW ETSI ) ( ~83mW FCC 15.247 )
                  IEEE 802.11a & IEEE 802.11n

                                         ( ~15mW ETSI )

                                         ( 5.150 to 5.250 GHz ~17mW FCC 15.407 )

2014 Digi International Inc.                                                                       130
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

                           ( 5.250 to 5.350 GHz ~17mW FCC 15.407 )
                           ( 5.470 to 5.725 GHz ~22mW FCC 15.407 )
                           ( 5.725 to 5.850 GHz ~28mW FCC 15.247 )
                           @ 6, 12, 18, 24, 36 and 54Mbps and
                           @ 6.5, 13, 19.5, 26, 39,52 , 58.5, 65 Mbps
Receive Sensitivity

Data Rate (bg Mode)             Typical Sensitivity (+ / - 1.5 dBm)
1 Mbps                          -94.0 dBm (< 8% PER)
2 Mbps                          -89.0 dBm (< 8% PER)
11 Mbps                         -86.0 dBm (< 8% PER)
6 Mbps                          -89.0 dBm (< 10% PER)
54 Mbps                         -74.0 dBm (< 10% PER)
645Mbps                         -71.0 dBm (< 10% PER)

Data Rate (a Mode)              Typical Sensitivity ( + / - 1.5 dBm)
6 Mbps                          -88.0 dBm (< 10% PER)
54 Mbps                         -72.0 dBm (< 10% PER)

Data Rate (bg Mode)             Typical Sensitivity (+ / - 1.5 dBm)
65 Mbps                         -69.0 dBm (< 10% PER)

2014 Digi International Inc.                                         131
  Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Electrical Characteristics

         Charger vs. Battery

                    The ConnectCore for i.MX51 can be supplied solely either through the battery input or also
                    through the charger input, although the VLIO input is the preferred method. When using
                    solely the charger input, and when no battery is connected to VLIO, the ConnectCore for
                    i.MX51 won't be functional across the entire rated temperature of the product. As an
                    example, when using the product at -20C, the ConnectCore for the i.MX51 won't be
                    functional due to the internals state machine of the module PMIC.

                    To override this limitation for all instances, you must generate a battery voltage on the
                    carrier board. Different options are available for simulating a battery voltage - below is one
                    example, based on three Schottky diodes in series.

                            + 5V
                                                                                          Connect to VCHRG

                                        SS36
                                           D1

                                        SS36
                                           D2

                                        SS36
                                           D3

                                                         Connect to VLIO

          Note: When using the charger as unique power source for the ConnectCore for i.MX51
          module, the CHRGSE1# (J1.45) pin must be forced low as a charger attach indicator.

Supply Voltages

Parameter                       Symbol         Min  Typ  Max  Unit

Battery Input                   VLIO           3.4  3.7  4.8  V

Charger Input                   VCHRG          3.4  5    5.6  V

Coin cell Input for RTC VCC_COINCELL           2.5  3    3.6  V

2014 Digi International Inc.                                                                132
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Supply Current

          The following table provides current draw guidance utilizing the power management
          capabilities of the module. The module variant used for the measurements works at 800MHz,
          with 512 MB NAND Flash, 512 MB DDR2, dual Ethernet, WLAN, and accelerometer. A Windows
          Embedded CE kernel with power management capabilities has been used to make the current
          consumption measurements. A different kernel (Linux or Windows CE) with a different driver
          configuration will show different current consumption values.

          The ConnectCore for i.MX51 module can be powered from an external battery (VLIO) or from
          a battery charger (VCHRG). Current drawn by the modules is different depending on the
          supply voltage used. The following tables show the current drawn by the module from the
          two power supplies.

          The current drawn by the module is highly dependent on the number and type of interfaces
          used. To make some current measurements three different interface configurations have
          been defined:

Interface Configuration                                  Interfaces Used
Minimum
Typical                                                  Console, Ethernet.
Maximum                                                  +3.3V of development board drawn from external power supply.

                                                         VGA, USB Host (two devices connected), Audio, Ethernet, Console.
                                                         +3.3V of development board drawn from module.

                                                         Display1, Display2, Camera1, Camera2, USB OTG, USB Host (four devices
                                                         connected), Audio, Ethernet, Console, WLAN, SD Card, microSDTM Card.
                                                         +3.3V of development board drawn from module.

The ConnectCore for i.MX51 supports several power modes. The current drawn by the module
is highly dependent on the power modes. To make some current measurements five different

power modes have been defined:

Interface Configuration                                  Interfaces Used
Full Load
Normal                                                   System running at 100% CPU load.
User Idle
System Idle                                              Normal operating state. User interacting with the device.

Suspend                                                  After a long period of user inactivity some devices are turned off.

                                                         In this state the user is not using the system, even passively, and devices that are
                                                         not actively doing work are turned off.

                                                         This is the sleep state, no threads are running, the CPU is idle, the peripherals are
                                                         turned off, and the system can wake up only by means of hardware wake-source
                                                         interrupt.

The tables below show the current drawn by the module for the different power modes and
the different interface configurations.

2014 Digi International Inc.                                                                                                  133
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Current measurement in Minimum configuration

Power Mode                      Power Supply             Current Draw  Comments
Full load                       +3.7V Battery            700mA
ON                              +5V supply to charger    680mA
User Idle                       +3.7V Battery            420mA
System Idle                     +5V supply to charger    410mA
Suspend                         +3.7V Battery            420mA
                                +5V supply to charger    410mA
                                +3.7V Battery            380mA
                                +5V supply to charger    390mA
                                +3.7V Battery            145mA
                                +5V supply to charger    170mA

Current measurement in Typical configuration

Power Mode                      Power Supply             Current Draw  Comments
Full load                       +3.7V Battery            1450mA
ON                              +5V supply to charger    1250mA
User Idle                       +3.7V Battery            1150mA
System Idle                     +5V supply to charger    950mA
Suspend                         +3.7V Battery            1075mA
                                +5V supply to charger    890mA
                                +3.7V Battery            350mA
                                +5V supply to charger    350mA
                                +3.7V Battery            145mA
                                +5V supply to charger    170mA

2014 Digi International Inc.                                                   134
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Current measurement in Maximum configuration

Power Mode                      Power Supply                        Current Draw   Comments
Full load                       +3.7V Battery                       2100mA
ON                              +5V supply to charger               1850mA
User Idle                       +3.7V Battery                       1900mA
System Idle                     +5V supply to charger               1700mA
Suspend                         +3.7V Battery                       1800mA
                                +5V supply to charger               1650mA
                                +3.7V Battery                       1600mA
                                +5V supply to charger               1250mA
                                +3.7V Battery                       420mA
                                +5V supply to charger               490mA

On-Module Power Supplies

          The following table provides the on-module power supplies available through the module
          connectors, which can be used to supply the components integrated on a customer
          baseboard.

Supply Source                                   Output   Load       Off-module     Comments
                                                Voltage  Capacity   Available
+2.775V                         PMIC            +2.775V             Current        Used on module to power IPU,
                                VIOHI LDO                100mA max                 Peripheral interfaces,
                                                +1.8V               50mA max       Accelerometer, I2C, Ethernet PHY,
                                                +3.3V                              and bootstraps

+1.8V                           PMIC            +3.15V   250mA max 250mA max
+3.3V                           VGEN3 LDO       +5V
+3.15V                                                   1.2A max   400mA max (*)  Used on module to power WLAN,
SWBST                           DC/DC                    350mA max  300mA max      Ethernet Controller and Ethernet
                                Converter                300mA max  300mA max      PHY

                                PMIC                                               Used on module to power NAND
                                VGEN2 LDO                                          Flash SD1 and fuse interface

                                PMIC +5V
                                Boost Switcher

(*)The off-module available current for the wired variant modules is 800mA.

2014 Digi International Inc.                                                                                       135
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

I/O DC Parameters

          This section includes the DC parameters of the following I/O types:

          General Purpose I/O and High-Speed General Purpose I/O (GPIOxx/HSGPIOxx)
          Low Voltage I/O (LVIO)
          Ultra High Voltage I/O (UHVIOxx)
          WLAN
          PMIC_GPO, PMIC_PWRON, PMIC_STDBY, PMIC_INT, PMIC_PWDRV, PMIC_SE,

                PMIC_CHRGLED, and PMIC_LED
          Ethernet (ETH)
          Analog RGB
          ADC subsystem (ADIN)
          Digital and analog USB (DIG_USB, AN)USB)

          The I/O type associated to each I/O signal of the module is shown in the paragraph "Module
          Pinout" of Chapter 1.

          The following table shows the General Purpose I/O and High-Speed General Purpose I/O
          (GPIOxx/HSGPIOxx) DC parameters. The "xx" reference signifies the supply voltage level.

Parameter                       Symbol                   Min        Typ        Max      Unit
Supply Voltage
                                VDD                      1.65       1.8        1.95
High-level output voltage          xx = 18
Low-level output voltage           xx = 27               2.5        2.775      3.1      V
High-level output current          xx = 33
                                                         3.0        3.3        3.6
Low-level output current        Voh
                                (Vol USB)                VDD-0.15   -          VDD+0.3
High-level input voltage
                                Vol                      VDD-0.43   -          VDD+0.3  V
                                (Vol USB)
                                                         -                     0.15
                                Ioh
                                - Low drive              -          --         0.43     V
                                - Medium drive
                                - High drive                                -  -
                                - Max drive              -1.9                                  mA
                                                         -3.7
                                Iol                      -5.2
                                - Low drive              -5.6
                                - Medium drive
                                - High drive                               -   -
                                - Max drive              1.9                                   mA
                                                         3.7
                                VIH                      5.2
                                                         5.6

                                                         0.7 x VDD  -          VDD      V

2014 Digi International Inc.                                                                     136
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Parameter                       Symbol                   Min  Typ  Max        Unit
Low-level input voltage
Input Current (no/pull)         VIL                      0    -    0.3 x VDD  V
Input Current (22k/pull-up)
Input Current (47k/pull-up)     Iin                      -    -    2          A
Input Current (100k/pull-up)
Input Current (100k/pull-down)  Iin                      -    -    161        A
Keeper circuit resistance
Output driver impedance         Iin                      -    -    76         A

                                Iin                      -    -    36         A

                                Iin                      -    -    36         A

                                -                        -    17   -          k

                                Rout                     80   104  250        
                                - Low drive
                                - Medium drive           40   52   125
                                - High drive
                                - Max drive              27   35   83

                                                         20   26   62

2014 Digi International Inc.                                                      137
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

The following table shows the LVIO DC parameters.

Parameter                       Symbol                   Min        Typ           Max     Unit
Supply Voltage                                                                    1.95      V
High-level output voltage       VDD                      1.65       1.8                     V
Low-level output voltage                                                             -      V
High-level output current       Voh                      VDD-0.15   -             0.15
                                                                                          mA
Low-level output current        Vol                      -          -                -
                                                                                          mA
High-level input voltage        Ioh                                         -        -
Low-level input voltage         - Low drive              -2.1                               V
Input Current (no/pull)         - Medium drive           -4.2                     VDD       V
                                - High drive             -6.3                  0.3 x VDD
Input Current (22k/pull-up)     - Max drive              -8.4                             A
Input Current (47k/pull-up)                                                         1     A
Input Current (100k/pull-up)    Iol                                        -       161    A
Input Current (100k/pull-down)  - Low drive              2.1                        76    A
                                - Medium drive           4.2                        36    A
Keeper circuit resistance       - High drive             6.3                        36     k
Output driver impedance         - Max drive              8.4
                                                                                     -
                                VIH                      0.7 x VDD  -

                                VIL                      0          -

                                Iin                      -          -

                                Iin                      -          -

                                Iin                      -          -

                                Iin                      -          -

                                Iin                      -          -

                                -                        -          17

                                Rout                     80         150        250        
                                - Low drive
                                - Medium drive           40         75         125
                                - High drive
                                - Max drive              27         51         83

                                                         20         38         62

2014 Digi International Inc.                                                                  138
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

The following table shows the Ultra-High Voltage I/O (UHVIOxx) DC parameters. The "xx"
reference signifies the supply voltage level.

Parameter                       Symbol                   Min        Typ        Max        Unit
Supply Voltage
                                VDD                      3.0        3.15       3.6        V
High-level output voltage          xx = 31
                                   xx = 33               3.0        3.3        3.6
Low-level output voltage
                                Voh                      VDD-0.15   -          VDD-0.15   V
High-level output current       (USB, WLAN)
                                                         VDD-0.43   -          VDD-0.43
Low-level output current        Vol
                                (USB, WLAN)              -                     0.15       V
High-level input voltage
Low-level input voltage         Ioh                      -          --         0.43
Input Current (no/pull)         - Low drive
                                - Medium drive                              -  -
Input Current (22k/pull-up)     - High drive             -5.1                                  mA
Input Current (75k/pull-up)                              -10.2
Input Current (100k/pull-up)    Iol                      -15.3
Input Current (360k/pull-down)  - Low drive
                                - Medium drive                              -  -
Keeper circuit resistance       - High drive             5.1                                   mA
Output driver impedance                                  10.2
                                VIH                      15.3

                                VIL                      0.7 x VDD  -          VDD        V

                                Iin                      0          -          0.3 x VDD  V

                                Iin                      -          -          10         A

                                Iin                      -          -          202        A

                                Iin                      -          -          61         A

                                Iin                      -          -          47         A

                                -                        -          -          5.7        A

                                Rout                     -          17         -          k
                                - Low drive
                                - Medium drive           114        135        206        
                                - High drive
                                                         57         67         103

                                                         38         45         69

2014 Digi International Inc.                                                                     139
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

The following table shows the WLAN DC parameters.

Parameter                       Symbol                   Min      Typ    Max   Unit
Supply Voltage                  VDD
High-level output voltage       Voh                      3.0      3.3    3.6   V
Low-level output voltage        Vol
High-level input voltage        VIH                      2.4      -      VDD   V
Low-level input voltage         VIL
Input Leakage Current           I1K                      -        -      0.4   V

                                                         2        -      5.5   V

                                                         -0.3     -      0.8   V

                                                         -        -      10    A

The following table shows the PMIC_GPO DC parameters.

Parameter                       Symbol                     Min    Typ    Max   Unit
Supply Voltage                  VDD                         2.5   2.775   3.1    V
High-level output voltage       Voh                      VDD-0.2         VDD     V
Low-level output voltage        Vol                           -     -     0.2    V
Output driver impedance         Rout                        200     -     500   
                                                                    -

The following table shows the PMIC_PWRON DC parameters.

Parameter                       Symbol                   Min      Typ    Max   Unit
Supply Voltage                  VDD
High-level input voltage        Vih                      -        1.5    3.1   V
Low-level input voltage         Vil
Input pull-up impedance         Rup                      1        -      VDD   V

                                                         -        -      0.3   V

                                                         -        200    -     k

The following table shows the PMIC_STDBY DC parameters.

Parameter                       Symbol                   Min      Typ    Max   Unit
High-level output voltage       Voh
Low-level output voltage        Vol                      1        -      3.6   V
Input pull-down impedance       Rdw
                                                         -        -      0.3   V

                                                         -        36     -     M

2014 Digi International Inc.                                                       140
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

The following table shows the PMIC_INT DC parameters.

Parameter                         Symbol                   Min    Typ    Max     Unit
Supply Voltage                    VDD                       2.5   2.775   3.1      V
High-level output voltage         Voh                    VDD-0.2         VDD       V
Low-level output voltage          Vol                         -     -     0.2      V
Output driver impedance           Rout                      200     -     500     
                                                                    -
                                                                         Max     Unit
The following table shows the PMIC_PWGTDRV DC parameters.                 5.4      V
                                                                          0.1      V
Parameter                         Symbol                 Min      Typ     100     nA
High-level output voltage         Voh
Low-level output voltage          Vol                    5        5.4    Max     Unit
Load Current                      Iout                                    21     mA
                                                         -        -
                                                                         Max     Unit
                                                         -        -       3.1      V
                                                                         VDD       V
The following table shows the PMIC_LED DC parameters.                     0.3      V
                                                                           -      k
Parameter                         Symbol                 Min      Typ
Input current                     Iled                                    Max     Unit
                                                         0        -       1050     mV
                                                                          -1050    mV
The following table shows the PMIC_SE DC parameters.

Parameter                         Symbol                 Min      Typ
Supply Voltage                    VDD
High-level output voltage         Voh                    2.5      2.775
Low-level output voltage          Vol
Input pull-up impedance           Rup                    1        -

                                                         -        -

                                                         -        100

The following table shows the Ethernet DC parameters.

Parameter                         Symbol                 Min      Typ
                                  Vpph
Differential Output Voltage High                         950         -
100BASE-Tx                        Vppl
                                                         -950        -
Differential Output Voltage Low
100BASE-Tx

2014 Digi International Inc.                                                          141
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

Parameter                          Symbol                Min        Typ   Max        Unit
                                   Vout
Tx Differential Output Voltage                           2.2        2.5   2.8        V
10BASE-T                           Vds
                                                         300        420   585        mV
Rx Differential Squelch Threshold
10BASE-T

The following table shows the Analog RGB DC parameters.

Parameter                          Symbol                Min        Typ   Max        Unit
Supply Voltage                     VDD
                                                         2.69       2.75  2.91       V

The following table shows the DC parameter of the ADC subsystem. The ADC subsystem is
used by the touch interface and by the three analog input signals (ADIN).

Parameter                          Symbol                Min        Typ   Max        Unit
Input Voltage range                VI
Input Buffer offset                Voff                  0          -     2.4        V
Conversion Current                 Iin
Source Impedance                   Rin                   -5         -     5          mV

                                                         -          1     -          mA

                                                         -          -     5          k

The following table shows the DC parameter of the digital USB.

Parameter                          Symbol                Min        Typ   Max        Unit
Supply Voltage                     VDD
High-level output voltage          Voh                   2.25       2.5   2.75       V
Low-level output voltage           Vol
High-level input voltage           VIH                   VDD-0-.43     -  VDD        V
Low-level input voltage            VIL
Current consumption                I                     -             -  0.43       V

                                                         0.7 x VDD     -  VDD        V

                                                         0             -  0.3 x VDD  V

                                                         -             -  22         mA

The following table shows the DC parameter of the Analog USB.

Parameter                          Symbol                Min        Typ   Max        Unit
Supply Voltage                     VDD
Current consumption                I                     3.0        3.3   3.6        V

                                                         -          -     6          mA

2014 Digi International Inc.                                                             142
Module Dimensions

APPENDIX                        B

This appendix shows the dimensions of the ConnectCore for i.MX51 module, dimensions

are in millimeters.

2014 Digi International Inc.     143
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Top View

2014 Digi International Inc.                           144
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Bottom View

2014 Digi International Inc.                           145
Conn ect Cor e f or i .M X5 1 Hardware Reference Manual

      Side View

Connectors

          The ConnectCore for i.MX51 module uses two Berg/FCI connectors. The following table shows
          the reference number of the connectors used on the module and the reference number of
          the connectors used in the development board. The mated height of the module and the
          development board is 5mm.

Device                                                   Berg/FCI Connector
ConnectCore for i.MX51 module                            61082-181409LF
ConnectCore for i.MX51 development board                 61083-184409LF

2014 Digi International Inc.                                               146
Certifications

APPENDIX                        C

The ConnectCore for i.MX51 product complies with the following standards.

FCC Part 15 Class B

Radio Frequency Interface (RFI) (FCC 15.105)

                    The ConnectCore for i.MX51 module has been tested and found to comply with the limits for
                    Class B digital devices pursuant to Part 15 Subpart B, of the FCC rules. These limits are
                    designed to provide reasonable protection against harmful interference in a residential
                    environment. This equipment generates, uses, and can radiate radio frequency energy, and
                    if not installed and used in accordance with the instruction manual, may cause harmful
                    interference to radio communications. However, there is no guarantee that interference
                    will not occur in a particular installation. If this equipment does cause harmful interference
                    to radio or television reception, which can be determined by turning the equipment off and
                    on, the user is encouraged to try and correct the interference by one or more of the
                    following measures:

                    Reorient or relocate the receiving antenna.

                    Increase the separation between the equipment and receiver.

                    Connect the equipment into an outlet on a circuit different from that to which the
                           receiver is connected.

                    Consult the dealer or an experienced radio/TV technician for help.

Labeling Requirements (FCC 15.19)

                    This device complies with Part 15 of FCC rules. Operation is subject to the following two
                    conditions: (1) this device may not cause harmful interference, and (2) this device must
                    accept any interference received, including interference that may cause undesired
                    operation.

                    If the FCC ID is not visible when installed inside another device, then the outside of the
                    device into which the module is installed must also display a label referring to the enclosed

2014 Digi International Inc.                                             147
  ConnectCore for i.MX51 Hardware Reference Manual

                    module FCC ID. THis exterior label can use wording such as the following: "Contains
                    Transmitter Module FCC ID: MCQ-50M1699/ IC: 1846A-50M1699".

RF Exposure

                    RF Exposure considerations require that a 20cm separation distance between users and the
                    installed antenna location shall be maintained at all times when the module is energized.
                    OEM installers must consider suitable module and antenna installation locations in order to
                    assure this in 20cm separation, and end users be also be advised to the requirement.

Modifications (FCC 15.21)

                    Changes or modifications to this equipment not expressly approved by Digi may void the
                    user's authority to operate this equipment.

Industry Canada

                    This digital apparatus does not exceed the Class B limits for radio noise emissions from digital
                    apparatus set out in the Radio Interference Regulations of the Canadian Department of
                    Communications.

                    Le present appareil numerique n'emet pas de bruits radioelectriques depassant les limites
                    applicables aux appareils numeriques de la class B prescrites dans le Reglement sur le
                    brouillage radioelectrique edicte par le ministere des Communications du Canada.

                    The maximum antenna gain permitted in the bands 5250-5350 MHz and 5470-5725 MHz to
                    comply with the e.i.r.p limit is, according to RSS-210 section A9.2(2)

                    250mW conducted power
                    1.0W max EIRP

                    This limit is met with the highest gain antenna listed, antennafactor ANT-DB1-RAF-RPS.

                    The maximum antenna gain permitted in the band 5725-5825 MHz to comply with the e.i.r.p
                    limit specified for non point-to-point operation is, according to RSS-210 section A9.2(3):

                    1W conducted power
                    4.0W max EIRP

                    This limit is met with the highest gain antenna listed,antennafactor ANT-DB1-RAF-RPS.

                    OEM installers and users are cautioned to take note that high-power radars are allocated as
                    primary users (meaning they have priority) of the bands 5250-5330 MHz and 5650-5850 MHz
                    and these radars could cause interference and /or damage to devices operating in these
                    frequency bands.

2014 Digi International Inc.  148
ConnectCore for i.MX51 Hardware Reference Manual

Indoor/Outdoor

                    When the ConnectCore for i.MX51 module is installed in devices that can be used outdoors,
                    the channels in the band 5150-5250 MHz must be disabled to comply with US and Canadian
                    regulatory requirements. The OEM users are encouraged to inform end users of this
                    restriction as well.

Japan Certification

                   5.15 ~ 5.35 GHz
                  

                    This device has been granted a designation number by Ministry of Internal Affairs and
                    Communications according to:
                    Ordinance concerning Technical Regulations Conformity Certification etc. of Specified Radio

                  Equipment (  )

                         Article 2 clause 1 item 19
                         Approval n: 202WW09115541
                         Article 2 clause 1 item 19 (2)
                         Approval n: 202GZ09115541
                         Article 2 clause 1 item 19 (3)
                         Approval n: 202XW09115541
                         Article 2 clause 1 item 19 (3) (2)
                         Approval n: 202YW09115541

                    This device should not be modified (otherwise the granted designation number will be
                    invalid).

Declaration of Conformity

                    (In accordance with FCC Dockets 96-208 and 95-19)

Manufacturer's Name:            Digi International
Corporate Headquarters:
                                11001 Bren Road East
Manufacturing Headquarters:     Minnetonka MN 55343

                                10000 West 76th Street
                                Eden Prairie MN 55344

2014 Digi International Inc.                          149
ConnectCore for i.MX51 Hardware Reference Manual

Digi International declares that the product:

Product Name                               ConnectCore for i.MX51
Model Number:                              50001699-xx

to which this declaration relates, meets the requirements specified by the Federal
Communications Commission as detailed in the following specifications:

Part 15, Subpart B, for Class B equipment
FCC Docket 96-208 as it applies to Class B personal
Personal computers and peripherals

                    The product listed above has been tested at an External Test Laboratory certified per FCC
                    rules and has been found to meet the FCC, Part 15, Class B, Emission Limits. Documentation
                    is on file and available from the Digi International Homologation Department.

International EMC Standards

                    The ConnectCore for i.MX51 meets the following standards:

                                Standards  ConnectCore for i.MX51
                                Emissions
                                Immunity       FCC Part 15 Subpart B
                                Safety                   IS-003

                                                       EN 55022
                                                       EN 55024

                                                     UL 60950-1
                                              CSA C22.2, No. 60950-1

                                                     EN 60950-1

2014 Digi International Inc.                                                      150
Change Log

APPENDIX                        D

       The following changes were made to this document in the revisions listed below.

Revision A

                    Initial release.

Revision B

                    Updated mechanical drawings (additional mounting holes, increased height of WLAN
                               variant).

Revision C

                    Updated document structure.
                    Updated "About the module" chapter.
                    Updated "About the Development board" chapter.
                    Updated "module specifications" appendix.
                    Updated mechanical drawings.

Revision D

                    Updated module pinout tables.
                    Updated "power" section.
                    Updated GPIO table.
                    Updated development board figures.
                    Updated "Switches and push-buttons," "Jumper," and "LEDs" sections.
                    Updated development board interfaces.
                    Updated several sub-sections to Appendix A.
                    Added electrical characteristics.
                    Updated the figures in Appendix B.

2014 Digi International Inc.                                                                        151
  ConnectCore for i.MX51 Hardware Reference Manual

                    Renamed "Appendix C: Change Log" to "Appendix D: Change Log."
                    Added Appendix C: Certifications.
                    Added the Cable Specification: U.FL/W.FL to Chapter 2.
                    Added the Antenna specifications: 802.11 a/b/g antenna and Antenna specifications:

                          802.11 b/g antenna sections to Appendix A.
                    Added several sub-sections to the WLAN section of Appendix A.

Revision E

                    Corrected a typo in pin 113's "Use on Module" column in Chapter 1 (changed MC13892:CS
                          to MC13892:MISO).

                    Added the Fasteners and Appropriate Torque section to Appendix A.
                    Added the Charger vs. Battery section to Appendix A.
                    Added the "Off-module Available Current" column and information to the On-Module

                          Power Supplies table in Appendix A.
                    Updated the Power section of Chapter 1 and its accompanying sub-sections.
                    Added pin descriptions for the USBH2 interface signals in the J1 Pinout table of

                          Chapter 1.

Revision F

                    Corrected naming inconsistencies throughout the guide.
                    Added the "Japan Certification" section to Appendix C.

Revision G

                    Corrected the coin cell supply minimum voltage information within Chapter 1.
                    Corrected a typo in the J1 Pinout table of Chapter 1 (changed GPOIO18 to GPIO18).
                    Added the note to the Charger vs. Battery section of Appendix A.
                    Added a comment to Pins 177, 178, 179, and 180 and a "warning" notice the J2 Pinout

                          table of Chapter 1.
                    Added the "warning" notice to the GPIO Multiplexing table of Chapter 1.
                    Added the "warning" notice to the Digital I/O Connector, X45 section of Chapter 2.
                    Corrected a typo within the UART 1 Switch, S6 table of Chapter 2 (changed S1.2 = ON to

                          S6.2 = ON in the S6.2 pins' comments).

2014 Digi International Inc.  152
  ConnectCore for i.MX51 Hardware Reference Manual

Revision H

                    Revised the maximum voltage amount of the Charger input (VCHRG) section of Chapter 1.
                    Added the nominal voltage amount of the Charger input (VCHRG) to the Charger input

                          (VCHRG) section of Chapter 1.
                    Revised the maximum charger input supply voltage amount in the Supply Voltage table of

                          Appendix A.
                    Added additional content to the Battery input (VLIO), Charger input (VCHRG), and

                          Coin Cell input (VCC_COINCELL) sections of Chapter 1.
                    Corrected the Signal Name description for Pin 98 of the J2 Pinout table in Chapter 1.
                    Corrected the Use on Development Board description for Pin 101 of the J2 Pinout table in

                          Chapter 1.
                    Corrected the On function of Switch Pin S8.2 within the Boot Configuration Switches, S8

                          and S9 table of Chapter 2.
                    Added pinout definitions to the Module Pinout section of Chapter 1.

Revision I

                    Revision I is skipped.

Revision J

                    Revised the Multimedia options within the Features and Functionality section of
                          Chapter 1.

                    Corrected the Use on Development Board description for Pins 103-106 of the J1 Pinout
                          table in Chapter 1.

                    Corrected the Signal Name description for Pins 105 & 106 of the J1 Pinout table in
                          Chapter 1.

                    Corrected the Signal Name description for Pins 64, 65, 85, 115, 129, 134, and 136 of the
                          J2 Pinout table in Chapter 1.

                    Corrected the Use on Module description for Pin 85 of the J2 Pinout table in Chapter 1.
                    Added two notes directly following the J2 Pinout table of Chapter 1.
                    Revised the I2C Address (7 bits) description for the Accelerometer table in the I2C

                          Header, P22 section of Chapter 2.

Revision K

                    Added J1: and J2: prior to the pin names of the J1 and J2 pinout tables of Chapter 1.

2014 Digi International Inc.  153
ConnectCore for i.MX51 Hardware Reference Manual

                  Corrected the Use on Development Board description for pins 157, 159, 160, and 162 of
                       the J2 Pinout table in Chapter 1.

                  Changed "Three I2C" to "Three I2S" in the Features and Functionality section of
                       Chapter 1.

                  Corrected the descriptions for pins 6 and 36 of the P1 Pinout table in Chapter 2.
                  Revised the function of pins 10 - 13 of the SD/MMC Connector, X18 table of Chapter 2.
                  Changed the "Button" column heading to "LED" within the User LEDs, LE49 and LE51

                       table of Chapter 2.
                  Added the "Touch Screen Inactive Mode "column to the table within the ADC and Touch

                       Screen section within the Interfaces section of Chapter 1, and added descriptive
                       information regarding the table.

2014 Digi International Inc.  154
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

CC-WMX-MB69-VM-B器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved