电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

CAT525P-TE10

器件型号:CAT525P-TE10
器件类别:配件   
厂商名称:Catalyst
厂商官网:http://www.catalyst-semiconductor.com/
下载文档

器件描述

Configured Digitally Programmable Potentiometer (DPP⑩): Programmable Voltage Applications

文档预览

CAT525P-TE10器件文档内容

CAT525                                                                                                                                                                                                  H   ALOGEN FR  EE

Configured Digitally Programmable Potentiometer (DPPTM):                                                                                                                                                LEAD        F  R  E  E
Programmable Voltage Applications
                                                                                                                                                                                                                             TM

FEATURES

s Four 8-bit DPPs configured as programmable                                                                                                            s Single supply operation: 2.7V - 5.5V
   voltage sources in DAC-like applications                                                                                                             s Setting read-back without effecting outputs

s Independent reference inputs                                                                                                                          APPLICATIONS
s Buffered wiper outputs
s Non-volatile NVRAM memory wiper storage                                                                                                               s Automated product calibration
s Output voltage range includes both supply rails                                                                                                       s Remote control adjustment of equipment
s 4 independently addressable buffered                                                                                                                  s Offset, gain and zero adjustments in

   output wipers                                                                                                                                           self-calibrating and adaptive control systems
s 1 LSB accuracy, high resolution                                                                                                                       s Tamper-proof calibrations
s Serial Microwire-like interface                                                                                                                       s DAC (with memory) substitute

DESCRIPTION                                                                                                                                             test new output values without effecting the stored
                                                                                                                                                        settings and stored settings can be read back without
The CAT525 is a quad 8-bit digitally programmable                                                                                                       disturbing the DPP's output.
potentiometer (DPPTM) configured for programmable
voltage and DAC-like applications. Intended for final                                                                                                   Control of the CAT525 is accomplished with a simple 3-
calibration of products such as camcorders, fax machines                                                                                                wire, Microwire-like serial interface. A Chip Select pin
and cellular telephones on automated high volume                                                                                                        allows several CAT525's to share a common serial
production lines and systems capable of self calibration,                                                                                               interface and communications back to the host controller
it is also well suited for applications were equipment                                                                                                  is via a single serial data line thanks to the CAT525's Tri-
requiring periodic adjustment is either difficult to access                                                                                             Stated Data Output pin. A RDY/BSY output working in
or located in a hazardous environment.                                                                                                                  concert with an internal low voltage detector signals
                                                                                                                                                        proper operation of non-volatile NVRAM Memory Erase/
The CAT525 offers four independently programmable                                                                                                       Write cycle.
DPPs each having its own reference inputs and each
capable of rail to rail output swing. The wipers are                                                                                                    The CAT525 is available in the 0C to 70C commercial
buffered by rail to rail op amps. Wiper settings, stored in                                                                                             and -40C to 85C industrial operating temperature
non-volatile NVRAM memory, are not lost when the                                                                                                        ranges and offered in 20-pin plastic DIP and surface
device is powered down and are automatically reinstated                                                                                                 mount packages.
when power is returned. Each wiper can be dithered to

FUNCTIONAL DIAGRAM                                                                                                                                      PIN CONFIGURATION
                                                                                                              VREF H1 VREF H3

                                                  VREF H2  VREF H4

                                     2 1 20 19                                                                                                                                            SOIC Package (J, W)

                                                                                                                                                        DIP Package (P, L)

RDY/BSY  5

                                                                                                                               +            18           VREF H2      1   20     VREF H3   VREF H2      1       20     VREF H3
                                                                                                                                                 VOUT1   VREF H1                 VREF H4   VREF H1                     VREF H4
         9    PROGRAM                                                                                                                                                           VOUT1                                 VOUT1
                                                                                                                                            17                VDD                VOUT2          VDD                    VOUT2
PROG          CONTROL                                                                                                                            VOUT2         CLK               VOUT3           CLK                   VOUT3
                                                                                                                                                        RDY/BSY                  VOUT4    RDY/BSY                      VOUT4
                                                                                                                                            16                        2   19     VREFL4                 2       19     VREFL4
                                                                                                                                                 VOUT3           CS              VREF L3           CS                  VREF L3
                             WIPER                                                                                                      +                         DI  3   18     VREF L2            DI  3       18     VREF L2
                           CONTROL                                                                                                         15                  DO               VREF L1          DO                   VREF L1
CLK      4                REGISTERS                                                                                                              VOUT4      PROG      4   17                  PROG      4       17
                                                                                                                                        +                      GND                               GND
                               AND                                                                                                         8
                             NVRAM                                                                                                              DO
                                                                                                                                        +
           6       DATA                                                                                                                                              5   16                            5       16
CS            CONTROLLER
                                                                                                                               24k
          7                                                                                                                    (ea)                                   6   15                            6       15
DI
                                                                                                                                                                         CAT525                         CAT525

                                                                                                                                                                      7   14                            7       14

                                                                                                                                                                      8   13                            8       13

                 H.V.       SERIAL                                                                                                                                    9   12                            9       12
              CHARGE         DATA

                PUMP       OUTPUT
                          REGISTER

                                                                                                                                                                      10  11                            10      11

              CAT525                 11 12 13 14

                                              VREFL2 VREFL4
                                     VREFL1 VREFL3

2004 by Catalyst Semiconductor, Inc.                                                                                                                                                                                                                  Doc. No. 2001, Rev. E
Characteristics subject to change without notice
                                                                                                                                                        1
CAT525

ABSOLUTE MAXIMUM RATINGS                                                Operating Ambient Temperature

Supply Voltage*                                                              Commercial (`C' or Blank suffix) ...... 0C to +70C
     VDD to GND ...................................... -0.5V to +7V          Industrial (`I' suffix) ........................ -40C to +85C
                                                                        Junction Temperature ..................................... +150C
Inputs                                                                  Storage Temperature ........................ -65C to +150C
     CLK to GND ............................ -0.5V to VDD +0.5V         Lead Soldering (10 sec max) .......................... +300C
     CS to GND .............................. -0.5V to VDD +0.5V
     DI to GND ............................... -0.5V to VDD +0.5V       * Stresses above those listed under Absolute Maximum Ratings
     RDY/BSY to GND ................... -0.5V to VDD +0.5V              may cause permanent damage to the device. Absolute
     PROG to GND ........................ -0.5V to VDD +0.5V            Maximum Ratings are limited values applied individually while
     VREFH to GND ........................ -0.5V to VDD +0.5V           other parameters are within specified operating conditions,
     VREFL to GND ......................... -0.5V to VDD +0.5V          and functional operation at any of these conditions is NOT
                                                                        implied. Device performance and reliability may be impaired by
Outputs                                                                 exposure to absolute rating conditions for extended periods of
     D0 to GND ............................... -0.5V to VDD +0.5V       time.
     VOUT 1 4 to GND ................... -0.5V to VDD +0.5V

RELIABILITY CHARACTERISTICS

Symbol Parameter                           Min   Max                    Units       Test Method

VZAP(1)                ESD Susceptibility  2000                         Volts       MIL-STD-883, Test Method 3015
ILTH(1)(2)             Latch-Up            100                           mA         JEDEC Standard 17

NOTES: 1. This parameter is tested initially and after a design or process change that affects the parameter.

      2. Latch-up protection is provided for stresses up to 100mA on address and data pins from 1V to VCC + 1V.

POWER SUPPLY

Symbol Parameter                           Conditions                          Min Typ Max Units

IDD1        Supply Current (Read)          Normal Operating                    --   400 600 A

IDD2        Supply Current (Write)         Programming, VDD = 5V               --   1600 2500 A

                                                                     VDD = 3V  --   1000 1600 A

VDD         Operating Voltage Range                                            2.7  --                         5.5  V

LOGIC INPUTS

Symbol Parameter                           Conditions                          Min Typ Max Units

IIH         Input Leakage Current VIN = VDD                                    --   --                         10 A

IIL         Input Leakage Current VIN = 0V                                     --   --                         -10 A

VIH         High Level Input Voltage                                           2    --                         VDD  V

VIL         Low Level Input Voltage                                            0    --                         0.8 V

LOGIC OUTPUTS                              Conditions                          Min Typ                         Max  Units
  Symbol Parameter                                                                                              --    V
                                                                                                               0.4    V
VOH         High Level Output Voltage IOH = -40A                              VDD -0.3 --                     0.4    V

VIL         Low Level Output Voltage IOL = 1 mA, VDD = +5V                     --   --

                                           IOL = 0.4 mA, VDD = +3V             --   --

Doc. No. 2001, Rev. E                                                2
                                                                                                         CAT525

POTENTIOMETER CHARACTERISTICS
VDD = +2.7V to +5.5V, VREFH = VDD, VREFL = 0V, unless otherwise specified

Symbol Parameter                       Conditions                                       Min  Typ   Max Units
                                                                                              24
RPOT     Potentiometer Resistance                                                            +0.5        k

         RPOT to RPOT Match                                                             --   0.4   +1    %
                                                                                             0.5
         Pot Resistance Tolerance                                                            0.25  +20   %

         Voltage on VREFH pin                                                           2.7  300   VDD   V
                                                                                             8/8
         Voltage on VREFL pin                                                           0V         VDD - 2.7 V

         Resolution                                                                                      %

INL      Integral Linearity Error                                                                     1  LSB

DNL      Differential Linearity Error                                                              0.5   LSB

ROUT     Buffer Output Resistance                                                                  10   

IOUT     Buffer Output Current                                                                        3  mA
TCRPOT   TC of Pot Resistance
CH/CL    Potentiometer Capacitances                                                                      ppm/C

                                                                                                         pF

AC ELECTRICAL CHARACTERISTICS:
VDD = +2.7V to +5.5V, VREFH = VDD, VREFL = 0V, unless otherwise specified

Symbol Parameter                       Conditions                                       Min  Typ   Max   Units

Digital                                                                                                    ns
                                                                                                           ns
tCSMIN   Minimum CS Low Time                                                            150  --    --      ns
tCSS     CS Setup Time                                                                                     ns
tCSH     CS Hold Time                                                                   100  --    --      ns
tDIS     DI Setup Time                                                                                     ns
tDIH     DI Hold Time                                                                   0    --    --      ns
tDO1     Output Delay to 1                                                                                 ns
tDO0     Output Delay to 0             CL=100pF,                                        50   --    --      ns
tHZ      Output Delay to High-Z                                                                            ms
tLZ      Output Delay to Low-Z         see note 1                                       50   --    --      ns
tBUSY    Erase/Write Cycle Time                                                                            ns
tPS      PROG Setup Time                                                                --   --    150     ns
tPROG    Minimum Pulse Width                                                                               ns
tCLKH    Minimum CLK High Time                                                          --   --    150    MHz
tCLKL    Minimum CLK Low Time
fC       Clock Frequency                                                                --   400   --      s
Analog                                                                                                     s
                                                                                        --   400   --

                                                                                        --   4     5

                                                                                        150  --    --

                                                                                        700  --    --

                                                                                        500  --    --

                                                                                        300  --    --

                                                                                        DC   --    1

tDS      DPP Settling Time to 1 LSB    CLOAD = 10 pF, VDD = +5V                         --   3     10

                                       CLOAD = 10 pF, VDD = +3V                         --   6     10

NOTES: 1. All timing measurements are defined at the point of signal crossing VDD / 2.
             2. These parameters are periodically sampled and are not 100% tested.

                                       3                                                                 Doc. No. 2001, Rev. E
Doc. No. 2001, Rev. E                                                                                                                              PARAM        TIMING                                                 CAT525
                                                                                                                                                   NAME                                                        A. C. TIMING DIAGRAM
                                    to  1                                          2                  3   4                                     5                                                     MIN/MAX
                                                                                                                                                                                         TO
                                                                                                                                                          FROM

                                                                                      tCLK H                                                       tCLK H Rising CLK edge to falling CLK edge    Min

                       CLK

                                                                                                                                                   tCLK L Falling CLK edge to CLK rising edge    Min

                                                                                                                                                   tCSH Falling CLK edge for last data bit (DI)  Min

                                                                                                                                                          to falling CS edge

                                                          tCSS                                tCLK L      tCSH                                     tCSS Rising CS edge to next rising CLK edge   Min
                       CS                                                                                                 tCSMIN
                                                                                                                                                   tCSMIN Falling CS edge to rising CS edge      Min
                                                              tDIS
                       DI                                                                                                                          tDIS Data valid to first rising CLK           Min

                                                                             tDIH                                                                         edge after CS = high

4

                                                                                                                                                   tDIH Rising CLK edge to end of data valid     Min
                                                                                                                                                                                                 Max
                                                                                                                                                   tDO0 Rising CLK edge to D0 = low              (Max)

                                                                                                                                                   tLZ    Rising CS edge to D0 becoming high

                                        tLZ                                                               tDO0                                            low impedance (active output)
                                                                tDO1                                                                       tHZ
                                DO                                                                                                                 tDO1   Rising CLK edge to D0 = high           Max
                           PROG                                                                                                                    tHZ                                           (Max)
                       RDY/BSY                                                                                                                            Falling CS edge to D0 becoming high    Min
                                                                                                                                                          impedance (Tri-State)                  Min

                                                                                              tPS                                                  tPS Rising PROG edge to next rising           Max
                                                                                              tPROG                                                            CLK edge
                                                                                                          tBUSY
                                                                                                       3                                           tPROG Rising PROG edge to falling
                                                                                                                                                               PROG edge

                                                                                                                                                   tBUSY Falling CLK edge after PROG=H to
                                                                                                                                                               rising RDY/BSY edge

                                    to  1                                          2                      4                                     5
                                                                                                       CAT525

PIN DESCRIPTION                                                 CDPP/DPP addressing is as follows:

Pin Name         Function                                       DPP OUTPUT  A0 A1
                                                                    VOUT1
1   VREFH2       Maximum DPP 2 output voltage                       VOUT2   0                       0
                                                                    VOUT3
2   VREFH1       Maximum DPP 1 output voltage                       VOUT4
                 Power supply positive
3   VDD          Clock input pin                                            1                       0

4   CLK                                                                     0                       1

5   RDY/BSY Ready/Busy output

6   CS           Chip select                                                1                       1

7   DI           Serial data input pin

8   DO           Serial data output pin

9   PROG         Non-volatile Memory Programming
                 Enable Input

10 GND           Power supply ground

11  VREFL1       Minimum DPP 1 output voltage

12  VREFL2       Minimum DPP 2 output voltage
                 Minimum DPP 3 output voltage
13  VREFL3

14  VREFL4       Minimum DPP 4 output voltage

15  VOUT4        DPP 4 output

16  VOUT3        DPP 3 output
                 DPP 2 output
17  VOUT2        DPP 1 output

18  VOUT1

19  VREFH4       Maximum DPP 4 output voltage

20  VREFH3       Maximum DPP 3 output voltage

DEVICE OPERATION                                                impedance when not in use.

The CAT525 is a quad 8-bit configured digitally                 CHIP SELECT
programmable potentiometer (DPP/CDPP) whose
outputs can be programmed to any one of 256 individual          Chip Select (CS) enables and disables the CAT525's
voltage steps. Once programmed, these output settings           read and write operations. When CS is high data may be
are retained in non-volatile memory and will not be lost        read to or from the chip, and the Data Output (DO) pin is
when power is removed from the chip. Upon power up              active. Data loaded into the DPP wiper control registers
the DPPs return to the settings stored in non-volatile          will remain in effect until CS goes low. Bringing CS to a
memory. Each confitured DPP can be written to and               logic low returns all DPP outputs to the settings stored in
read from independently without effecting the output            non-volatile memory and switches DO to its high
voltage during the read or write cycle. Each output can         impedance Tri-State mode.
also be adjusted without altering the stored output
setting, which is useful for testing new output settings        Because CS functions like a reset the CS pin has been
before storing them in memory.                                  desensitized with a 30 ns to 90 ns filter circuit to prevent
                                                                noise spikes from causing unwanted resets and the loss
DIGITAL INTERFACE                                               of volatile data.

The CAT525 employs a 3 wire serial, Microwire-like              CLOCK
control interface consisting of Clock (CLK), Chip Select
(CS) and Data In (DI) inputs. For all operations, address       The CAT525's clock controls both data flow in and out of
and data are shifted in LSB first. In addition, all digital     the IC and non-volatile memory cell programming. Serial
data must be preceded by a logic "1" as a start bit. The        data is shifted into the DI pin and out of the DO pin on the
DPP address and data are clocked into the DI pin on the         clock's rising edge. While it is not necessary for the clock
clock's rising edge. When sending multiple blocks of            to be running between data transfers, the clock must be
information a minimum of two clock cycles is required           operating in order to write to non-volatile memory, even
between the last block sent and the next start bit.             though the data being saved may already be resident in
                                                                the DPP wiper control register.
Multiple devices may share a common input data line by
selectively activating the CS control of the desired IC.        No clock is necessary upon system power-up. The
Data Outputs (DO) can also share a common line                  CAT525's internal power-on reset circuitry loads data
because the DO pin is Tri-Stated and returns to a high          from non-volatile memory to the DPPs without using the
                                                                external clock.

                                                             5                                      Doc. No. 2001, Rev. E
CAT525

As data transfers are edge triggered clean clock                                                               single serial data line and simplifies interfacing multiple
transitions are necessary to avoid falsely clocking data                                                       525s to a microprocessor.
into the control registers. Standard CMOS and TTL logic
families work well in this regard and it is recommended                                                        WRITING TO MEMORY
that any mechanical switches used for breadboarding or
device evaluation purposes be debounced by a flip-flop                                                         Programming the CAT525's non-volatile memory is
or other suitable debouncing circuit.                                                                          accomplished through the control signals: Chip Select
                                                                                                               (CS) and Program (PROG). With CS high, a start bit
VREF                                                                                                           followed by a two bit DPP address and eight data bits are
                                                                                                               clocked into the DPP wiper control register via the DI pin.
VREF, the voltage applied between pins VREFH &VREFL,                                                           Data enters on the clock's rising edge. The DPP output
sets the configured DPP's Zero to Full Scale output                                                            changes to its new setting on the clock cycle following
range where VREFL = Zero and VREFH = Full Scale. VREF                                                          D7, the last data bit.
can span the full power supply range or just a fraction of
it. In typical applications VREFH &VREFL are connected                                                         Programming is accomplished by bringing PROG high
across the power supply rails. When using less than the                                                        sometime after the start bit and at least 150 ns prior to the
full supply voltage be mindfull of the limits placed on                                                        rising edge of the clock cycle immediately following the
VREFH and VREFL as specified in the References section                                                         D7 bit. Two clock cycles after the D7 bit the DPP control
of DC Electrical Characteristics.                                                                              register will be ready to receive the next set of address
                                                                                                               and data bits. The clock must be kept running throughout
READY/BUSY                                                                                                     the programming cycle. Internal control circuitry takes
                                                                                                               care of generating and ramping up the programming
When saving data to non-volatile memory, the Ready/                                                            voltage for data transfer to the non-volatile memory
Busy ouput (RDY/BSY) signals the start and duration of                                                         cells. The CAT525's non-volatile memory cells will
the erase/write cycle. Upon receiving a command to                                                             endure over 100,000 write cycles and will retain data for
store data (PROG goes high) RDY/BSY goes low and                                                               a minimum of 20 years without being refreshed.
remains low until the programming cycle is complete.
During this time the CAT525 will ignore any data                                                               READING DATA
appearing at DI and no data will be output on DO.
                                                                                                               Each time data is transferred into a DPP wiper control
RDY/BSY is internally ANDed with a low voltage detector                                                        register currently held data is shifted out via the D0 pin,
circuit monitoring VDD. If VDD is below the minimum value                                                      thus in every data transaction a read cycle occurs. Note,
required for EEPROM programming, RDY/BSY will                                                                  however, that the reading process is destructive. Data
remain high following the program command indicating                                                           must be removed from the register in order to be read.
a failure to record the desired data in non-volatile memory.                                                   Figure 2 depicts a Read Only cycle in which no change
                                                                                                               occurs in the DPP's output. This feature allows Ps to
DATA OUTPUT                                                                                                    poll DPPs for their current setting without disturbing the
                                                                                                               output voltage but it assumes that the setting being read
Data is output serially by the CAT525, LSB first, via the                                                      is also stored in non-volatile memory so that it can be
Data Out (DO) pin following the reception of a start bit                                                       restored at the end of the read cycle. In Figure 2 CS
and two address bits by the Data Input (DI). DO                                                                returns low before the 13th clock cycle completes. In
becomes active whenever CS goes high and resumes                                                               doing so the non-volatile memory setting is reloaded into
its high impedance Tri-State mode when CS returns low.                                                         the DPP wiper control register. Since this value is the
Tri-Stating the DO pin allows several 525s to share a

Figure 1. Writing to Memory                                                                   N N+1 N+2        Figure 2. Reading from Memory

                    to 1 2 3 4 5 6 7 8 9 10 11 12                                                                               to 1 2 3 4 5 6 7 8 9 10 11 12

CS                                                                                                             CS
                                                                     NEW DPP DATA

DI         1 A0 A1 D0 D1 D2 D3 D4 D5 D6 D7

                                                                                                               DI      1 A0 A1

                       CURRENT DPP DATA                                                                                         CURRENT DPP DATA

DO                     D0 D1 D2 D3 D4 D5 D6 D7                                                                 DO               D0 D1 D2 D3 D4 D5 D6 D7

PROG                                                                                                           PROG

RDY/BSY                   CURRENT                                                       NEW          NEW    RDY/BSY                CURRENT
                         DPP VALUE                                                 DPP VALUE    DPP VALUE                         DPP VALUE
      DPP                                                                                                         DPP
OUTPUT                NON-VOLATILE                                                 VOLATILE  NON-VOLATILE   OUTPUT             NON-VOLATILE

Doc. No. 2001, Rev. E                                                                                       6
                                                                                                                                                        CAT525

same as that which had been there previously no change         Figure 3. Temporary Change in Output
in the DPP's output is noticed. Had the value held in the
control register been different from that stored in non-                            to 1 2 3 4 5 6 7 8 9 10 11 12                                       N N+1 N+2
volatile memory then a change would occur at the read
cycle's conclusion.                                                     CS                                                  NEW DPP DATA
                                                                                       1 A0 A1 D0 D1 D2 D3 D4 D5 D6 D7
TEMPORARILY CHANGE OUTPUT                                                DI
                                                                       DO                                                  CURRENT DPP DATA
The CAT525 allows temporary changes in DPP's output                PROG                                      D0 D1 D2 D3 D4 D5 D6 D7
to be made without disturbing the settings retained in         RDY/BSY
non-volatile memory. This feature is particularly useful             DPP                              CURRENT                                     NEW      CURRENT
when testing for a new output setting and allows for user      OUTPUT                                DPP VALUE                               DPP VALUE    DPP VALUE
adjustment of preset or default values without losing the
original factory settings.                                                                         NON-VOLATILE                               VOLATILE  NON-VOLATILE

Figure 3 shows the control and data signals needed to
effect a temporary output change. DPP settings may be
changed as many times as required and can be made to
any of the four DPPs in any order or sequence. The
temporary setting(s) remain in effect long as CS remains
high. When CS returns low all four DPPs will return to the
output values stored in non-volatile memory.

When it is desired to save a new setting acquired using
this feature, the new value must be reloaded into the
DPP control register prior to programming. This is
because the CAT525's internal control circuitry discards
from the programming register the new data two clock
cycles after receiving it if no PROG signal is received.

APPLICATION CIRCUITS                                                         DPP INPUT                  DPP OUTPUT                                      ANALOG
                                                                                                                                                          OUTPUT
                       +5V
                                                                                                                                                        VREF = 5V
              Vi                  RI       RF                                                  VDPP  =  --CO--D--E  (VFS- VZERO  ) + VZERO              R I = RF
                                                                                                         255                                            VOUT = +4.90V

                                       +15V                                                    VFS = 0.99 VREF

         VDD  VREFH                           V OUT           MSB LSB                         VZERO = 0.01 VREF
                                                               1111 1111
CONTROL  CAT525             VDPP      + OP 07                                                  --2255--55 (.98 VREF ) + .01 VREF = .990 VREF
& DATA
                                       -15V
         GND      VREFL                                        1000 0000                       --1225--85 (.98 VREF) + .01 VREF = .502 VREF             VOUT = +0.02V
                                                               0111 1111                       --1225--75 (.98 VREF) + .01 VREF = .498 VREF             VOUT = -0.02V
                                  VOUT = VDPP (RI+ RF) -VI RF  0000 0001                       --215--5 (.98 VREF) + .01 VREF = .014 VREF               VOUT = -4.86V
                                                           RI
                                                               0000 0000 --205--5 (.98 VREF) + .01 VREF = .010 VREF                                     VOUT = -4.90V
                                  For RI = RF
                                  VOUT = 2VDPP -VI

                                           Bipolar DPP Output

                                      +5V

                                                               RI                              RF

                                      VDD      VREFH                                    +15V            V OUT

                                                                                       

                            CONTROL   CAT525                                           + OP 07
                            & DATA

                                      GND      VREFL                                   -15V

                                                               VOUT          =  (1  +  RF)  VDPP
                                                                                       RI

                                           AAmplilfifieddDDAPCPOOutput

                                                            7                                                                                 Doc. No. 2001, Rev. E
CAT525
APPLICATION CIRCUITS (Cont.)

                                                                                               +5V  +VREF

                                     RC        =  ----VR--E--F --                              VDD       VREFH
                                                  256 * 1 A

         +5V  VREF                                                                                                      127RC
                                                                                                                          RC
                                     Fine adjust gives 1 LSB change in V OFFSET              FINE ADJUST
                                                                                                     DPP
                                                     --VR--E--F
         VDD           VREFH         when VOFFSET =     2                                                                             RC         =  (--+V--R--EF--) --- (--VO--FF--S--ET--+--)
                                                                                                                                                               1 A

         FINE ADJUST          127RC                                                                                                                 (---V--RE--F--) +--(--VO--FF--S--ET--+--)
               DPP                                                                                                                                             1 A
                                                                                                                                      Ro         =

                                                                                               COARSE ADJUST
                                                                                                        DPP

                                                     +V                                        GND       VREFL                                      +V

         COARSE ADJUST        RC     VOFFSET +                                                                          Ro            VOFFSET +
                  DPP
                                                                                                            -V REF

                                                                                                                                     

         GND           VREFL

                                                                                                                                                    -V

Coarse-Fine Offset Control by Averaging DPP Outputs                                   Coarse-Fine Offset Control by Averaging DPP Outputs
               for Single Power Supply Systems                                                        for Dual Power Supply Systems

                                                                                                                                                                                                     28 - 32V
                                                  V+

                                     I > 2 mA                                                               15K
                                                                                                                        10 F
                                                               VREF= 5.000V
                                                     LT 1029                                                      1N5231B

              VDD             VREFH                                                                         VREFH 5.1V

                                                                                                    VDD

CONTROL       CAT525                                                                  CONTROL       CCAATT552525               +                      10K  MPT3055EL
& DATA                                                                                & DATA
                                                                                                                                      LM 324
              GND             VREFL                                                                 GND     VREFL              
                                                                                                                                      4.02 K
                                                                                                                                                           10 F                                               OUTPUT
                                                                                                                               1.00K                       35V
                                                                                                                                                                                                                 0 - 25V
                                                                                                                                                                                                                 @ 1A

         Digitally Trimmed Voltage Reference                                                   Digitally Controlled Voltage Reference

Doc. No. 2001, Rev. E                                                              8
                                                                                                                     CAT525

APPLICATION CIRCUITS (Cont.)

                   +5V         VREF         VIN
        1.0 F
                                                         + LM 339

                                                                10K

                        VDD    VREFH                        +5V       WINDOW 1    VREF
                                                                      WINDOW 2
                        CAT525                           +            WINDOW 3  VOUT 1
                                                                      WINDOW 4  VOUT 2
        VPP                                                          WINDOW 5

                         DPP 1                           +                                         WINDOW 1
                                                                                                   WINDOW 2
                                                                10K                               WINDOW 3

                                                            +5V

                                                         +

    CS                                                   
    DI
    DO                  DPP 2                            +
PROG                    DPP 3
   CLK                  DPP 4                                   10K

                                                            +5V

                                                         +

                                                         

                                                         +                      VOUT 3
                                                                                VOUT 4
                                                                10K                               WINDOW 4
                                                                                   GND             WINDOW 5
                                                           +5V
                                                         +

                                                         

                                                         +

                                                                10K

                                                            +5V

                                                         +                                         WINDOW STRUCTURE

                        GND          VREFL               

                   +5V  VREF                   Staircase Window Comparator
        1.0 F
                                            VIN

        VDD                  VREFH               + LM 339

        CAT525                                             10K

                                                    +5V               WINDOW 1

VPP                                              +

                        DPP 1                    

    CS                  DPP 2                    +                              VREFH              WINDOW 1
    DI                  DPP 3                                                                      WINDOW 2
    DO                  DPP 4                              10K                            VOUT 2  WINDOW 3
PROG                                                                            VOUT 1
   CLK                                              +5V               WINDOW 2
                                                                                VOUT 4
                                                 +                                         VOUT 3

                                                                                   GND

                                                 +

                                                           10K                 WINDOW STRUCTURE

                                                    +5V               WINDOW 3

                                                 +

        GND                    VREFL            

                                            Overlapping Window Comparator

                                                                 9                                 Doc. No. 2001, Rev. E
CAT525

APPLICATION CIRCUITS (Cont.)

                                                                           +5V

                                             2.2K                               VREF   4.7 A             LM385-2.5
                                           VDD
                                                                                                                  +15V
                                                                                                                                                                                      ISINK = 2 - 255 mA

        CONTROL                              DPP1                                           +5V                +             2N7000                                                   1 mA steps
        & DATA                                                                                       10K                                                                             5 A steps
                                           CAT525                                                                                39  1W
                                                                                                                        10K      39  1W

                                           DPP2                                                                +             2N7000
                                                                                                               
                                                                                                                                   3.9K
                                           GND                                  VREFL          5M                        5M

                                                                                               10K                           10K

                                                                                                                             
                                                                                                                                                     TIP 30

                                                                                                                             +

                                                                                                                                                                                -15V

                                                                                Current Sink with 4 Decades of Resolution

                                                                                                                                                                    +15V

                                                                                       51K

                                                                                                  10K                        +
                                           +5V                                                                                                       TIP 29

                                                                                                                             

                                                                                                                                            10K

                                           VDD                                  VREFH

                                                                                               5M                    5M          39 1W
                                                                                                                                 39  1W
                                  CONTROL      DPP1                                                                                                                                  1 mA steps
                                  & DATA                                                                  +                  BS170P
                                           CCAATT552255
Doc. No. 2001, Rev. E                                                                          5M                    5M            3.9K
                                               DPP2

                                           GND                                  VREFL                                       BS170P
                                                                                                            +
                                                                                            LM385-2.5                                                                                 5 A steps

                                                                                                               -15V                      ISOURCE = 2 - 255 mA

                                                                                Current Source with 4 Decades of Resolution

                                                                                                          10
                                                                                                         CAT525

ORDERING INFORMATION

Prefix      Device #  Suffix                             I                                               -TE13
CAT           525       J

Optional    Product   Package                                                          Tape & Reel
Company ID  Number    P: PDIP                                                          TE13: 2000/Reel
                      J: SOIC
                      L: PDIP (Lead free, Halogen free)  Temperature Range
                                                         Blank = Commercial (0C to 70C)
                      W: SOIC (Lead free, Halogen free)  I = Industrial (-40C to 85C)

Notes:
(1) The device used in the above example is a CAT525JI-TE13 (SOIC, Industrial Temperature, Tape & Reel)

                              11                                                                         Doc. No. 2001, Rev. E
REVISION HISTORY

Date       Rev.               Reason
3/16/2004  D                  Updated Potentiometer Characteristics
7/12/2004  E                  Updated Functional Diagram
                              Updated Potentiometer Characteristics

Copyrights, Trademarks and Patents
Trademarks and registered trademarks of Catalyst Semiconductor include each of the following:

DPP TM AE2 TM

Catalyst Semiconductor has been issued U.S. and foreign patents and has patent applications pending that protect its products. For a complete list of patents
issued to Catalyst Semiconductor contact the Company's corporate office at 408.542.1000.

CATALYST SEMICONDUCTOR MAKES NO WARRANTY, REPRESENTATION OR GUARANTEE, EXPRESS OR IMPLIED, REGARDING THE SUITABILITY OF ITS
PRODUCTS FOR ANY PARTICULAR PURPOSE, NOR THAT THE USE OF ITS PRODUCTS WILL NOT INFRINGE ITS INTELLECTUAL PROPERTY RIGHTS OR THE
RIGHTS OF THIRD PARTIES WITH RESPECT TO ANY PARTICULAR USE OR APPLICATION AND SPECIFICALLY DISCLAIMS ANY AND ALL LIABILITY ARISING
OUT OF ANY SUCH USE OR APPLICATION, INCLUDING BUT NOT LIMITED TO, CONSEQUENTIAL OR INCIDENTAL DAMAGES.

Catalyst Semiconductor products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or
other applications intended to support or sustain life, or for any other application in which the failure of the Catalyst Semiconductor product could create a
situation where personal injury or death may occur.

Catalyst Semiconductor reserves the right to make changes to or discontinue any product or service described herein without notice. Products with data sheets
labeled "Advance Information" or "Preliminary" and other products described herein may not be in production or offered for sale.

Catalyst Semiconductor advises customers to obtain the current version of the relevant product information before placing orders. Circuit diagrams illustrate
typical semiconductor applications and may not be complete.

Catalyst Semiconductor, Inc.                                         Publication #:  2001
Corporate Headquarters                                               Revison:        E
1250 Borregas Avenue                                                 Issue Date:     7/12/04
Sunnyvale, CA 94089                                                  Type:           Final
Phone: 408.542.1000
Fax: 408.542.1200
www.catsemi.com
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved