电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

BU9728

器件型号:BU9728
厂商名称:ROHM Semiconductor
厂商官网:https://www.rohm.com/
下载文档

器件描述

LCD driver for segment-type LCDs

文档预览

BU9728器件文档内容

Standard ICs

LCD driver for segment-type LCDs

BU9728AKV

The BU9728AKV is a segment-type LCD system driver which can accommodate microcomputer control and a serial
interface. An internal 4-bit common output and LCD drive power supply circuit enable configuration of a display sys-
tem at low cost.

Applications

Movie projectors, car audio systems, telephones

Features                                                             4) Display duty: 1 / 4
                                                                      5) Can be driven with low voltage and low current dissi-
1) Serial interface. (8-bit length)
2) Display RAM: Internal, 128 bits. (up to 128 seg-                      pation.

   ments can be displayed)
3) Internal power supply circuit for LCD drive.

Absolute maximum ratings (Ta = 25C, VSS = 0V)

            Parameter         Symbol                          Limits               Unit

Power supply voltage 1        VDD                              0.3 ~ + 7.0        V

Power supply voltage 2        VLCD                            0.3 ~ + VDD        V
Power dissipation              Pd
                                                              400                  mW

Operating temperature         Topr                            20 ~ + 75          C

Storage temperature           Tstg                            55 ~ + 125         C

Reduced by 4.0mW for each increase in Ta of 1C over 25C .

Recommended operating conditions (Ta = 25C, VSS = 0V)

Parameter               Symbol Min. Typ. Max.                                Unit           Conditions

Power supply voltage 1  VDD   2.5     --                      5.5            V              --

Power supply voltage 2  VLCD  0       --                      VDD            V     The following relationship should

(VDD - V3)                                                                         be maintained: VDD  V1  V2  V3  VSS.

Oscillation frequency   fOSC  --      36                      --             kHz Rf = 470k

                                                                                                                         1
Standard ICs                                                                                                       BU9728AKV

Block diagram                                                                                                     VDD
                                                                                                                   V1
                  RESET                                                                              LCD Driver    V2
                                                                                                     Bias Circuit  V3
     SD                  Serial          Address                                                                   VSS
   SCK                   Interface       Counter                                                        LCD        SEG0
   C/D                                                                                                  Segment    SEG1
                                                                   Display Data RAM                     Driver
     CS                                                                 (DD RAM)                        32bits     SEG31

                         Command / Data                                                                 LCD        COM0
                         Register                                                                       Common     COM1
                                                                                                        Driver     COM2
                         Command                  Timing           Common                               4bits      COM3
                         Decoder                  Generator        Counter

                                                  OSC1
                                                             OSC2

Pin assignments                        SEG19
                                             SEG18
                                                  SEG17
                                                       SEG16
                                                            SEG15
                                                                 SEG14
                                                                      SEG13
                                                                           SEG12
                                                                                SEG11
                                                                                     SEG10
                                                                                          SEG9
                                                                                               SEG8

                                    36 35 34 33 32 31 30 29 28 27 26 25

                         SEG20      37                             24                                SEG7
                         SEG21                                                                       SEG6
                         SEG22      38                             23                                SEG5
                         SEG23                                                                       SEG4
                         SEG24      39                             22                                SEG3
                         SEG25                                                                       SEG2
                         SEG26      40                             21                                SEG1
                         SEG27                                                                       SEG0
                         SEG28      41                             20                                RESET
                         SEG29                                                                       COM3
                         SEG30      42   BU9728AKV                 19                                COM2
                         SEG31                                                                       COM1
                                    43                             18

                                    44                             17

                                    45                             16

                                    46                             15

                                    47                             14

                                    48                             13

                                         1 2 3 4 5 6 7 8 9 10 11 12

                                        OSC1
                                             OSC2

                                                  V1
                                                       V2
                                                            V3
                                                                 VSS
                                                                      VDD
                                                                           SCK
                                                                                SD
                                                                                     CS
                                                                                          C/D
                                                                                               COM0

2
Standard ICs                                                                                  BU9728AKV

Pin descriptions  Pin NO.           I/O                                  Function

       Pin name

    OSC1           1                 I        Input / output pins for the internal oscillator. Resistance is connected between
                                     O        these pins when the internal clock is running. When an external clock is
    OSC2           2                          running, the clock is input from OSC1 and OSC2 is left open.

V1 ~ V3            3~5               --       These are power supply pins for LCD drive.
  VSS                6                        The following relationship must be satisfied: VDD  V1  V2  V3  VSS (Low) .
  VDD                7
SCK                 8               -- This is the VSS power supply pin.

                                     -- This is the VDD power supply pin.

                                     I        This is the shift clock input pin for serial data. The contents of the SD pin are
                                              read one bit at a time at the rising edge of SCK.

     SD            9                        This is the serial data input pin, used to input display data and commands.
                                     I Display data is displayed when this is "1" and not displayed when it is "0".

     CS            10                I        This is the chip select signal input pin. When this pin is LOW, SD input can be
                                              received. The SCK counter is reset when the CS pin goes from HIGH to LOW.

C/D                  11                    This signal detects whether the SD input is command or display data. If the pin
COM0               12 ~ 15           I is LOW at the rising edge of the 8th SCK pulse, the input is recognized as
COM3
RESET                 16                    display data, and if HIGH, the input is recognized as command data.

                                     O        These are the common output pins for LCD drive. They are connected to the
                                              LCD panel commons.

                                            This is the reset input pin. When this pin is LOW, the BU9728AKV is initialized.
                                     I It resets the address counter and turns the display off.

    SEG0           17 ~ 48           O        These are the segment output pins for LCD drive. They are connected to the
    SEG31                                     LCD panel segments.

Input / output equivalent circuits

Pin name I / O              Equivalent Circuit        Pin name I / O                     Equivalent Circuit

SD         I                                          SEG0 O                                  VLCD

SCK                                                   ~

C/D                                      VDD          SEG31
                        IN
CS
                                         GND
                                                                                    OUT       VLCD

                                                      COM0

                                                      ~

                                                                    COM3                 GND

OSC1 --                                                         VDD
OSC2
                                                OSC1

                                                OSC2

                                                      GND

RESET I                      VDD
                        IN

                                         GND

                                                                                                                                 3
Standard ICs                                                                                                                BU9728AKV

Electrical characteristics

DC characteristics (unless otherwise noted, VDD = 2.5 ~ 5.5V, VSS = 0V, Ta = 25C)

   Parameter               Symbol Min. Typ. Max. Unit                                             Conditions                Pin

Input high level voltage   VIH1    0.8          --                VDD                   V             --
                                  VDD                                                                                      OSC1, SD, SCK, C / D, CS

Input low level voltage    VIL1         0       --                  0.2                 V                                   RESET
                                                                   VDD                               --

LCD driver ON resistance1 RON           --      --                30                    k   VON = 0.1V        SEG0 ~ 31, COM0 ~ 3

Input low level current 1  IIL1         --      --                100                   A  VIN = 0V          RESET

Input low level current 2  IIL2         --      --                2                     A  VIN = 0V          OSC1, SD, SCK, C / D, CS

Input high level current   IIH         2       --                --                    A  VIN = VDD         OSC1, SD, SCK, C / D, CS,
                                                                                                              RESET
Input capacitance          CIN          --      5                 --                    pF               --
                                                                                            In wait state2    SD, SCK, C / D, CS

                                        --  0.05                  1                     A

Current dissipation        IDD          --      40                80                    A  When display is operating3 VDD
                                                                                            During access operation4
                                        --  100 250                                     A

1 Internal power supply impedance is not included in the LCD driver ON resistance.
2 All inputs, including V3 = 0V and OSC1, are fixed at either VDD or VSS.
3 Except for V3 = 0V, Rf = 470k , and OSC1, all inputs are fixed at either VDD or VSS.
4 V3 = 0V, Rf = 470k , fSCK = 200kHz

AC characteristics (unless otherwise noted, VDD = 2.5 ~ 5.5V, VSS = 0V, Ta = 25C)

   Parameter                    Symbol Min.                       Typ.   Max.               Unit              Conditions
                                                                   --    100
SCK rise time                    tTLH       --                     --    100                ns                --
                                                                   --     --
SCK fall time                    tTHL       --                     --     --                ns                --
                                                                   --     --
SCK cycle time                   tCYC       800                    --     --                ns                --
                                                                   --     --
Command wait time                tWAIT      800                    --     --                ns                --
                                                                   --     --
SCK pulse width "H"              tWH1       300                    --     --                ns                --
                                                                   --     --
SCK pulse width "L"              tWL1       300                    --     --                ns                --
                                                                   --     --
Data setup time                  tSU1       100                    --     --                ns                --
                                                                   --     --
Data hold time                   tH1        100                    --     --                ns                --

CS pulse width "H"               tWH2       300                                             ns                --

CS pulse width "L"               tWL2       6400                                            ns                --

CS set-up time                   tSU2       100                                             ns                --

CS hold time                     tH2        100                                             ns                --

C / D set-up time                tSU3       100                                             ns                --

C / D hold time                  tH3        100                                             ns Use rise for 8th CK of SCK as standard
C / D - CS time5
C / D - SCK time5                tCCH       100                                             ns Use CS riss as standard

                                 tSCH       100                                             ns Use rise for 8th CK of SCK as standard

5 Only one (either one) of the conditions needs to be satisfied.

4
Standard ICs                                          tWL2                              BU9728AKV

Timing charts                   tSU2                                                             tWH2
                                     tCYC                                   tH2
                   CS
                                            tWH1                                                     tCCH
                 SCK                                                                             tH3
                                   tWL1     tTLH       tTHL
                   SD                 tSU1        tH1                            tWAIT

                C/D    tSCH                                  tSU3

                                                Fig.1 Interface timing

                             tCYC

SCK

SD                           D7             D6                          D0  D7

                                                                      Fig.2 Command cycle

Data format

Serial data is 4-line data transmitted in synchronization with the clock. Serial data with a bit length of 8 bits is input in
synchronization with SCK. If C / D is HIGH at the rising edge of the 8 nth SCK clock pulse, the serial data is recog-
nized as command data, and if C / D is LOW, the serial data is recognized as display data. Serial data is input in
sequential order, starting from the MSB.

                                                                                5
Standard ICs                                                                             BU9728AKV

A detailed look at commands

The BU9728AKV has the following commands (C / D is HIGH at 8 nth clock pulse of SCK).

(1) Address Set

   MSB                                      LSB

           0       0  0  A  A         A  A  A

   AAAAA and the address data displayed in binary format are set in the address counter. Each time input of the
   display data (8 bits) has been completed, the address is incremented by + 2.

(2) Display On

   MSB                                      LSB

           0       0  1                           Irrelevant

   All display segments light, regardless of the contents of the Display Data RAM (DDRAM). The contents of the
   DDRAM do not change.

(3) Display Off

   MSB                                      LSB

           0       1  0                           Irrelevant

   All display segments go out, regardless of the contents of the DDRAM. The contents of the DDRAM do not
   change.

(4) Display Start

   MSB                                      LSB

           0       1  1                           Irrelevant

   Display begins, in accordance with the contents of the DDRAM.

(5) Rewrite Display Data RAM (DDRAM)

   MSB                                      LSB

           1       0  0     D         D  D  D     Irrelevant

   The binary bit data DDDD is written to the DDRAM. The data is written to the address specified by the Address
   Set command, and after this command is executed, the address is automatically incremented by + 1.

(6) Reset

   MSB                                      LSB

           1       1  0                           Irrelevant

   This command should be executed before any other command, immediately after the power supply is turned on.
   This command resets the BU9728AKV to the following status:
    Display is off
    Address counter is reset

6
Standard ICs                                                                                                                                                BU9728AKV

Description of functions

(1) Register
The BU9728AKV has a command / data register configured of eight bits. Serial data is read in 8-pulse units of the
SCK clock.
If the data read to the register is display data (C / D is LOW at the 8th clock pulse of SCK), it is written to the
DDRAM, and if the data is command data (C / D is HIGH at the 8th clock pulse of SCK), it is output to a command
decoder and used to control the BU9728AKV.

(2) Address counter
The address counter indicates the DDRAM address. When the set address is written to the command / data register,
the address data is automatically sent to the address counter.
After the data is written to the DDRAM, the address counter is automatically incremented by either + 1 or + 2. The
amount by which the counter is incremented is determined automatically, based on the following statuses:
8 bits written to DDRAM (C / D LOW at 8th clock pulse of SCK)  + 2
4 bits written to DDRAM (C / D HIGH at 8th clock pulse of SCK)  + 1
When the address counter reaches 1FH, it will be reset back to 00H the next time it is incremented.

(3) Display Data RAM (DDRAM)
The Display Data RAM (DDRAM) is where displays are stored. The capacity of the DDRAM is 32 addresses 4 bits.
The illustration below shows the relationship between the DDRAM and the display positions.

                                                                     DDRAM address       1D 1E 1F
                 00 01 02 03 04 05 06 07                                                                            COM0
                                                                                                                    COM1
     0                                                                                                              COM2

     1
bit

     2

              3                                                                                                                                             COM3

                 SEG0
                          SEG1
                                   SEG2
                                            SEG3
                                                     SEG4
                                                              SEG5
                                                                       SEG6
                                                                                SEG7
                                                                                                                                   SEG29
                                                                                                                                            SEG30
                                                                                                                                                     SEG31

DDRAM addresses set in the address counter are in hexadecimal format and are indicated as follows.

                 MSB                                                                LSB

                 AC4  AC3  AC2     AC1                                              AC0

(Example) For a DDRAM address of "14" (display position: SEG20)

                 MSB                                                                LSB

                 1    0    1       0                                                0

                 1              4

                                                                                                                                                                  7
Standard ICs                                                                                                         BU9728AKV

The display data input to the command / data register (when C / D is LOW) is written to the DDRAM address and the

address consisting of the specified address + 1, which are indicated by the upper four and lower four bits of the data,

respectively. The four bits of the display data are written sequentially, starting from the MSB, to the MSB of the

DDRAM bits.                 MSB                                                               LSB

                                 D7                 D6  D5    D4  D3       D2        D1       D0

                                           Specified address  bit0) (bit3  Specified address + 1
                            (bit3                                                                             bit0)

If the Rewrite DDRAM command is input (C / D is HIGH), the four bits of the display data in the Rewrite DDRAM

command are written to the specified DDRAM address.

The four bits of the display data are written sequentially, starting from the MSB, to the MSB of the DDRAM bits.

                            MSB                                                               LSB

                                 1                  0   0         D3       D2        D1       D0

                                     Rewrite DDRAM command                 Display data

(4) Timing generator                                              (bit3                           bit0)

Connecting Rf between OSC1 and OSC2 causes the internal oscillator circuit to start oscillating, and generates a dis-

play timing signal. The oscillator can also be started by inputting an external clock.

                            OSC1                                               OSC1           EXIT CLOCK INPUT
                                                Rf                             OSC2           OPEN

                            OSC2

              Fig. 3 Rf oscillator circuit                        Fig. 4 External clock input

(5) LCD drive power supply

The LCD drive power supply is generated by the BU9728AKV. The LCD drive voltage (VLCD) is supplied by VDD - V3,

and the power supply is generated by V1 = 2 VLCD / 3, V2 = VLCD / 3.

If an external bleeder resistance is used to supply the LCD drive voltage externally, the following relationship must

be observed:

   VDD = V1  V2  V3  VSS

                            VDD                                                      VDD
                             V1                                                       V1
                             V2                                                       V2
                             V3                                                       V3

                            VSS                                                          VSS

               Fig. 5 Example of connection when                  Fig. 6 Example of connection when
                                                                          using external power supply
                       using internal power supply
(6) LCD drive circuit

The LCD drive circuit is configured of four common drivers and 32 segment drivers. When oscillation begins, select-

ed waveforms are output automatically for valid common outputs by the common counter, and de-selected wave-

forms are output for other outputs.

For segment outputs, drive waveforms are output automatically by the display data and common counter.

The following page shows examples of common / segment output waveforms.

8
Standard ICs                              BU9728AKV

LCD drive waveforms   Frame cycle

                 VDD

                   V1
    COM0

                   V2

                   V3
                 VDD

                   V1
    COM1

                   V2

                   V3
                 VDD

                   V1
    COM2

                   V2

                   V3
                 VDD

                   V1
    COM3

                   V2

                   V3

       VDD                          COM0 COM1 COM2 COM3
        V1
        V2                          0  0              0      0
        V3
                                    Display none of the segments COM0 to 3.
       VDD
        V1                          1  0              0      0
        V2
        V3                          Display segment which

       VDD                          applies to COM0.
        V1
SEG0    V2                          0  1              0      0
SEG31   V3
                                    Display segment which
       VDD
~       V1                          applies to COM1.
        V2
        V3                          0  1              0      1

       VDD                          Display segments which
        V1
        V2                          apply to COM1 and COM3.
        V3
                                    1  1              1     1

                                    Display segments which

                                    apply to COM0 to COM3.

                                                                             9
Standard ICs                                      BU9728AKV

External dimensions (Units: mm)

                       9.0 0.3
                       7.0 0.2

                       36 25

    9.0 0.3      37             24
        7.0 0.2
                   48         13      0.5
                        1  12

    1.425 0.1    0.5 0.2 0.1      0.125 0.1
        0.10                          0.10

                       VQFP48

10
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved