电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

BS62LV1029STCP70

器件型号:BS62LV1029STCP70
厂商名称:BSI
厂商官网:http://www.brilliancesemi.com/
下载文档

器件描述

Very Low Power/Voltage CMOS SRAM 128K X 8 bit

文档预览

BS62LV1029STCP70器件文档内容

     BSI Very Low Power/Voltage CMOS SRAM
                              128K X 8 bit                                                                          BS62LV1029

FEATURES                                                        DESCRIPTION

Vcc operation voltage : 4.5V ~ 5.5V                           The BS62LV1029 is a high performance, very low power CMOS
                                                                Static Random Access Memory organized as 131,072 words by 8 bits
Very low power consumption :                                  and operates from a range of 4.5V to 5.5V supply voltage.
                                                                Advanced CMOS technology and circuit techniques provide both high
Vcc = 5.0V C-grade : 46mA (@55ns) operating current             speed and low power features with a typical CMOS standby current of
                                                                0.6uA at 5V/25oC and maximum access time of 55ns at 5V/85oC.
                     I- grade : 47mA (@55ns) operating current  Easy memory expansion is provided by an active LOW chip
                                                                enable (CE1), an active HIGH chip enable (CE2), and active LOW
                     C-grade : 38mA (@70ns) operating current   output enable (OE) and three-state output drivers.
                                                                The BS62LV1029 has an automatic power down feature, reducing the
                     I- grade : 39mA (@70ns) operating current  power consumption significantly when chip is deselected.
                                                                The BS62LV1029 is available in DICE form , JEDEC standard 32 pin
                     0.6uA (Typ.) CMOS standby current           450mil Plastic SOP, 300mil Plastic SOJ, 600mil Plastic DIP, 8mmx13.4
                                                                mm STSOP and 8mmx20mm TSOP.
High speed access time :

-55  55ns

-70  70ns

Automatic power down when chip is deselected

Three state outputs and TTL compatible

Fully static operation

Data retention supply voltage as low as 1.5V

Easy expansion with CE2, CE1, and OE options

PRODUCT FAMILY

                                                                  SPEED        POWER DISSIPATION
                                                                     (ns)
PRODUCT                         OPERATING           Vcc                        STANDBY                          Operating          PKG TYPE
  FAMILY                      TEMPERATURE         RANGE        55ns :4.5~5.5V
                                                               70ns :4.5~5.5V  (ICCSB1, Max)                    (ICC, Max)        SOP-32
                                                                                                                                  TSOP-32
                                                                               Vcc=5.0V                 55ns    Vcc= 5.0V   70ns  STSOP-32
                                                                                                                                  PDIP-32
BS62LV1029SC                                                                                                                      SOJ-32
                                                                                                                                  DICE
BS62LV1029TC                                                                                                                      SOP-32
                                                                                                                                  TSOP-32
BS62LV1029STC                 +0 O C to +70 O C   4.5V ~ 5.5V   55/70          8.0uA                    46mA 38mA                 STSOP-32
BS62LV1029PC                                                                                                                      PDIP-32
                                                                                                                                  SOJ-32
BS62LV1029JC                                                                                                                      DICE

BS62LV1029DC

BS62LV1029SI

BS62LV1029TI

BS62LV1029STI                 -40 O C to +85 O C  4.5V~ 5.5V    55/70          20uA                     47mA 39mA
BS62LV1029PI

BS62LV1029JI

BS62LV1029DI

PIN CONFIGURATIONS                                              BLOCK DIAGRAM

                  NC      1                32  VCC                      A6
                 A16                           A15                      A7
                 A14      2                 31  CE2                    A12
                 A12                            WE                     A14
                          3                 30  A13                    A16
                   A7                           A8                     A15
                   A6     4                 29  A9                     A13     Address                           1024             Memory Array
                   A5                           A11                      A8                         20                              1024 x 1024
                   A4     5                 28  OE                       A9                              Row
                   A3                           A10                    A11       Input                  Decoder
                   A2     6                 27  CE1
                   A1                           DQ7                    DQ0      Buffer
                   A0     7 BS62LV1029SC 26     DQ6                    DQ1
                 DQ0                            DQ5                    DQ2
                 DQ1      8 BS62LV1029SI 25     DQ4                    DQ3
                 DQ2                            DQ3                    DQ4
                GND       9 BS62LV1029PC 24                            DQ5
                          10 BS62LV1029PI 23    32                     DQ6
      A11 1                   BS62LV1029JC      31 OE                  DQ7
       A9 2               11  BS62LV1029JI  22  30 A10                                                                            1024
       A8 3                                     29 CE1                 CE2
                          12                21  28 DQ7                 CE1
      A13 4                                     27 DQ6                  WE
      WE 5                13                20  26 DQ5                   OE     8                       Data     8                Column I/O
     CE2 6                                      25 DQ4                 Vdd     8                        Input
      A15 7               14                19  24 DQ3                 Gnd     Control                  Buffer
     VCC 8                                      23 GND
       NC 9               15                18  22 DQ2                                                  Data                            Write Driver
      A16 10                                    21 DQ1                                                  Output                          Sense Amp
      A14 11              16                17  20 DQ0                                                  Buffer      8
      A12 12                                    19 A0
       A7 13                                    18 A1                                                                                                 128
       A6 14                                    17 A2
       A5 15                                                                                                                      Column Decoder
       A4 16                                              A3
                                                                                                                                  14

                              BS62LV1029TC                                                                                        Address Input Buffer
                              BS62LV1029STC
                              BS62LV1029TI
                              BS62LV1029STI

                                                                                                                            A5 A4 A3 A2 A1 A0 A10

Brilliance Semiconductor, Inc. reserves the right to modify document contents without notice.

R0201-BS62LV1029                                                1                                                                 Revision 1.1
                                                                                                                                  Jan. 2004
   BSI                                                                           BS62LV1029

PIN DESCRIPTIONS                                                                 Function
                 Name
                                               These 17 address inputs select one of the 131,072 x 8-bit words in the RAM
A0-A16 Address Input
CE1 Chip Enable 1 Input                        CE1 is active LOW and CE2 is active HIGH. Both chip enables must be active when
CE2 Chip Enable 2 Input                        data read from or write to the device. If either chip enable is not active, the device is
                                               deselected and is in a standby power mode. The DQ pins will be in the high
WE Write Enable Input                          impedance state when the device is deselected.
                                               The write enable input is active LOW and controls read and write operations. With the
OE Output Enable Input                         chip selected, when WE is HIGH and OE is LOW, output data will be present on the
                                               DQ pins; when WE is LOW, the data present on the DQ pins will be written into the
DQ0-DQ7 Data Input/Output                      selected memory location.
Ports                                          The output enable input is active LOW. If the output enable is active while the chip is
Vcc                                            selected and the write enable is inactive, data will be present on the DQ pins and they
Gnd                                            will be enabled. The DQ pins will be in the high impedance state when OE is inactive.
                                               These 8 bi-directional ports are used to read data from or write data into the RAM.

                                               Power Supply

                                               Ground

TRUTH TABLE

    MODE          WE                      CE1       CE2     OE          I/O OPERATION         Vcc CURRENT

Not selected      X                       H         X       X                  High Z             ICCSB, I CCSB1

(Power Down)      X                       X         L       X                  High Z                   ICC
                                                                                D OUT                   ICC
Output Disabled   H                       L         H       H                                           ICC
                                                                                  D IN
    Read          H                       L         H       L

    Write         L                       L         H       X

ABSOLUTE MAXIMUM RATINGS(1)                                             OPERATING RANGE

SYMBOL                PARAMETER                RATING       UNITS        RANGE          AMBIENT               Vcc
V TERM                                                                  Commercial  TEMPERATURE           4.5V ~ 5.5V
T BIAS            Terminal Voltage with           -0.5 to       V                                         4.5V ~ 5.5V
                  Respect to GND                 Vcc+0.5       OC                     0 O C to +70 O C
                                                               OC
                  Temperature Under Bias       -40 to +85       W       Industrial  -40 O C to +85 O C
                                                               mA
T STG             Storage Temperature          -60 to +150

PT                Power Dissipation            1.0

I OUT             DC Output Current            20                        CAPACITANCE (1) (TA = 25oC, f = 1.0 MHz)

1. Stresses greater than those listed under ABSOLUTE MAXIMUM            SYMBOL  PARAMETER     CONDITIONS  MAX.                UNIT
   RATINGS may cause permanent damage to the device. This is a             CIN                   VIN=0V     6                  pF
   stress rating only and functional operation of the device at these     CDQ   Input           VI/O=0V     8                  pF
   or any other conditions above those indicated in the operational             Capacitance
   sections of this specification is not implied. Exposure to absolute          Input/Output
   maximum rating conditions for extended periods may affect                    Capacitance
   reliability.
                                                                        1. This parameter is guaranteed and not 100% tested.

R0201-BS62LV1029                                            2                                             Revision 1.1
                                                                                                          Jan. 2004
          BSI                                                                                                BS62LV1029

DC ELECTRICAL CHARACTERISTICS ( TA = -40oC to + 85oC )

PARAMETER         PARAMETER                               TEST CONDITIONS                           MIN. TYP. (1) MAX. UNITS
     NAME
          VIL     Guaranteed Input Low                                                Vcc=5.0V      -0.5           --        0.8  V
                  Voltage(2)                                                          Vcc=5.0V
          VIH     Guaranteed Input High                                                             2.2            -- Vcc+0.3     V
          IIL     Voltage(2)
                                                   Vcc = Max, VIN = 0V to Vcc                       --             --        1    uA
                  Input Leakage Current

     ILO          Output Leakage Current           Vcc = Max, CE1= VIH, CE2= VIL, or                --             --        1    uA
                                                   OE = VIH, VI/O = 0V to Vcc

     VOL          Output Low Voltage               Vcc = Max, IOL = 2.0mA             Vcc=5.0V      --             --        0.4  V

     VOH          Output High Voltage              Vcc = Min, IOH = -1.0mA            Vcc=5.0V      2.4            --        --   V

     ICC(5)       Operating Power Supply CE1 = VIL, or CE2 = VIH,              55ns   Vcc=5.0V      --             --        47   mA
                                                                               70ns
                  Current                          IDQ = 0mA, F = Fmax(3)                           --             --        39

     ICCSB        Standby Current-TTL              CE1 = VIH, or CE2 = VIL,           Vcc=5.0V      --             --        1.0  mA
                                                   IDQ = 0mA

     ICCSB1(4)    Standby Current-CMOS             CE1Vcc-0.2V or CE20.2V,            Vcc=5.0V      --             0.6       20   uA
                                                   VINVcc-0.2V or VIN0.2V

1. Typical characteristics are at TA = 25oC.

2. These are absolute values with respect to device ground and all overshoots due to system or tester notice are included.

3. Fmax = 1/tRC .                                         5. Icc_Max. is 46mA(@55ns) / 38mA(@70ns) at Vcc=5.0V and TA= 0oC~70oC.
4. IccSB1_Max. is 8.0uA at Vcc=5.0V and TA=70oC.

DATA RETENTION CHARACTERISTICS ( TA = -40oC to + 85oC )

SYMBOL            PARAMETER                               TEST CONDITIONS             MIN. TYP. (1) MAX.                          UNITS
                                                                                                                                      V
VDR               Vcc for Data Retention           CE1  Vcc - 0.2V or CE2  0.2V,      1.5                    --         --
                                                   VIN  Vcc - 0.2V or VIN  0.2V                                                      uA
                                                                                                                                     ns
ICCDR(3)          Data Retention Current           CE1  Vcc - 0.2V or CE2  0.2V,                --           0.05       0.3          ns
tCDR                                              VIN  Vcc - 0.2V or VIN  0.2V
   tR             Chip Deselect to Data                                                         0            --         --
                  Retention Time                   See Retention Waveform
                  Operation Recovery Time
                                                                                      TRC (2)                --         --

  1. Vcc = 1.5V, TA = + 25OC

  2. tRC = Read Cycle Time
  3. IccDR_MAX. is 0.2uA at TA=70OC.

LOW VCC DATA RETENTION WAVEFORM (1) ( CE1 Controlled )

Vcc                                                 Vcc   Data Retention Mode                   Vcc
CE1                                                             VDR  1.5V
                                                 t CDR                                             tR
                                                           CE1  Vcc - 0.2V
                                              VIH                                                       VIH

LOW VCC DATA RETENTION WAVEFORM (2) ( CE2 Controlled )

                                                          Data Retention Mode

Vcc                                                 Vcc      VDR  1.5V                Vcc

                                                   t CDR                                 tR

CE2                                           VIL         CE2  0.2V                                 VIL

R0201-BS62LV1029                                          3                                                                       Revision 1.1
                                                                                                                                  Jan. 2004
BSI                                                                               BS62LV1029

AC TEST CONDITIONS                                                KEY TO SWITCHING WAVEFORMS

(Test Load and Input/Output Reference)

Input Pulse Levels           Vcc / 0V                                   WAVEFORM  INPUTS       OUTPUTS

Input Rise and Fall Times    1V/ns                                                MUST BE      MUST BE
                                                                                  STEADY       STEADY
Input and Output             0.5Vcc
Timing Reference Level                                                            MAY CHANGE   WILL BE
                             CL = 30pF+1TTL                                       FROM H TO L  CHANGE
Output Load                  CL = 100pF+1TTL                                                   FROM H TO L
                                                                                  MAY CHANGE
                                                                                  FROM L TO H  WILL BE
                                                                                               CHANGE
                                                                                        ,      FROM L TO H
                                                                                  DON T CARE:
                                                                                  ANY CHANGE   CHANGE :
                                                                                  PERMITTED    STATE
                                                                                  DOES NOT     UNKNOWN
                                                                                  APPLY
                                                                                               CENTER
                                                                                               LINE IS HIGH
                                                                                               IMPEDANCE
                                                                                               "OFF "STATE

AC ELECTRICAL CHARACTERISTICS ( TA = -40oC to + 85oC )
    READ CYCLE

     JEDEC        PARAMETER             DESCRIPTION                     CYCLE TIME : 55ns   CYCLE TIME : 70ns   UNIT
PARAMETER              NAME                                               (Vcc = 4.5~5.5V)    (Vcc = 4.5~5.5V)
                                                                         MIN. TYP. MAX.      MIN. TYP. MAX.      ns
     NAME           tRC      Read Cycle Time                     (CE1)                                           ns
                    tAA      Address Access Time                 (CE2)  55 -- --            70 -- --             ns
    t AVAX          tACS1    Chip Select Access Time                     -- -- 55            -- -- 70            ns
    t AVQV          tACS2    Chip Select Access Time             (CE1)   -- -- 55            -- -- 70            ns
    t E1LQV         tOE      Output Enable to Output Valid       (CE2)   -- -- 55            -- -- 70            ns
    t E2HOV         tCLZ1    Chip Select to Output Low Z                 -- -- 30            -- -- 40            ns
    t GLQV          tCLZ2    Chip Select to Output Low Z         (CE1)  10 -- --            10 -- --             ns
    t E1LQX         tOLZ     Output Enable to Output in Low Z    (CE2)  10 -- --            10 -- --             ns
    t E2HOX         tCHZ1    Chip Deselect to Output in High Z          10 -- --            10 -- --             ns
    t GLQX          tCHZ2    Chip Deselect to Output in High Z           -- -- 35            -- -- 40            ns
    t E1HQZ         tOHZ     Output Disable to Output in High Z          -- -- 35            -- -- 40
    t E2HQZ                                                              -- -- 30            -- -- 35            ns
    t GHQZ
                    tOH      Data Hold from Address Change              10 -- --            10 -- --
    t AXOX

R0201-BS62LV1029                                            4                                                   Revision 1.1
                                                                                                                Jan. 2004
BSI                                                                                            BS62LV1029

SWITCHING WAVEFORMS (READ CYCLE)                                                                  t OH

READ CYCLE1 (1,2,4)                                                                                     (5)
                                                                            t RC
                                                                                             t t CHZ1, CHZ2
ADDRESS
                                                                                                    t OH
                             t AA                                                              t (5)

                       t OH                                                                          OHZ

D OUT                                                                                          t (1,5)
                                                                                                      CHZ1
READ CYCLE2 (1,3,4)         t ACS1                                                                   (2,5)
              CE1
                            t ACS2                                                             t CHZ2
              CE2
              D OUT         (5)
READ CYCLE3 (1,4)
              ADDRESS  t CLZ

              OE                                  t RC

              CE1                      t AA

              CE2                               t OE
              D OUT                     t OLZ
                                     t ACS1

                                              (5)

                              t CLZ1
                                   t ACS2

                                              (5)

                              t CLZ2

NOTES:
1. WE is high in read Cycle.

2. Device is continuously selected when CE1 = VIL and CE2= VIH.
3. Address valid prior to or coincident with CE1 transition low and/or CE2 transition high.

4. OE = VIL .

5. The parameter is guaranteed but not 100% tested.

R0201-BS62LV1029                   5                                                         Revision 1.1
                                                                                             Jan. 2004
BSI                                                                                                                          BS62LV1029

AC ELECTRICAL CHARACTERISTICS ( TA = -40oC to + 85oC )
   WRITE CYCLE

   JEDEC                     PARAMETER  DESCRIPTION                                  CYCLE TIME : 55ns                       CYCLE TIME : 70ns   UNIT
PARAMETER                         NAME                                                  (Vcc = 4.5~5.5V)                       (Vcc = 4.5~5.5V)
                                                                                                                                                  ns
    NAME                                                                              MIN. TYP. MAX.                          MIN. TYP. MAX.      ns
                                                                                                                                                  ns
t AVAX                       t WC       Write Cycle Time                                               55 --   --            70 --   --           ns
                                                                                                                                                  ns
t E1LWH                      t CW       Chip Select to End of Write                                    55 --   --            70 --   --           ns
                                                                                                                                                  ns
t AVWL                       t AS       Address Set up Time                                            0   --  --            0   --  --           ns
t AVWH                       t AW                                                                                                                 ns
t WLWH                       t WP       Address Valid to End of Write                                  55 --   --            70 --   --           ns
t WHAX                       t WR1                                                                                                                ns
t E2LAX                      t WR2      Write Pulse Width                                              35 --   --            50 --   --           ns
t WLOZ                       t WHZ
t DVWH                       t DW       Write Recovery Time                 (CE1 , WE) 0                   --  --            0   --  --
t WHDX                       t DH
t GHOZ                       t OHZ      Write Recovery Time                 (CE2) 0                        --  --            0   --  --

                                        Write to Output in High Z                                      --  --  25            --  --  30

                                        Data to Write Time Overlap                                     25 --   --            30 --   --

                                        Data Hold from Write Time                                      0   --  --            0   --  --

                                        Output Disable to Output in High Z                             --  --  25            --  --  30

t WHQX                       t OW       End of Write to Output Active                                  5   --  --            5   --  --

SWITCHING WAVEFORMS (WRITE CYCLE)

   WRITE CYCLE1 (1)
                                                                               t WC

ADDRESS                                                                                                             (3)
OE
CE1                                                                                                            t WR1

                                                                                                 (11)

                                                                                 t CW

                                                                   (5)

                      CE2                                          (5)               (11)                      t WR2
                      WE
                      D OUT                                           t AW  t CW                                       (3)
                      D IN
R0201-BS62LV1029                        t AS                                t WP

                                        (4,10)                                      (2)

                                         t OHZ

                                                                                                                       t DH
                                                                                                           t DW

                                                                       6                                                                         Revision 1.1
                                                                                                                                                 Jan. 2004
   BSI                                                                                        BS62LV1029

WRITE CYCLE2 (1,6)                         t WC

              ADDRESS                                              (11)
              CE1
              CE2                           t CW
              WE
              D OUT          (5)
              D IN
                             (5)                (11)                           t WR2
                                                                                         (3)
                                 t AW    t CW

                                 (4,10)  t WP

                              t WHZ              (2)

                       t AS

                                                                               t OW                  (7)   (8)

                                                                         t DW

                                                                               t DH           (8,9)

NOTES:
1. WE must be high during address transitions.
2. The internal write time of the memory is defined by the overlap of CE1 and CE2 active and WE low.

   All signals must be active to initiate a write and any one signal can terminate a write by going
   inactive. The data input setup and hold timing should be referenced to the second transition edge
   of the signal that terminates the write.
3. TWR is measured from the earlier of CE1 or WE going high or CE2 going low at the end of write
   cycle.
4. During this period, DQ pins are in the output state so that the input signals of opposite phase to the
   outputs must not be applied.
5. If the CE1 low transition or the CE2 high transition occurs simultaneously with the WE low
   transitions or after the WE transition, output remain in a high impedance state.

6. OE is continuously low (OE = VIL ).

7. DOUT is the same phase of write data of this write cycle.

8. DOUT is the read data of next address.
9. If CE1 is low and CE2 is high during this period, DQ pins are in the output state. Then the data input

   signals of opposite phase to the outputs must not be applied to them.
10. The parameter is guaranteed but not 100% tested.

11. TCW is measured from the later of CE1 going low or CE2 going high to the end of write.

R0201-BS62LV1029             7                                                                             Revision 1.1
                                                                                                           Jan. 2004
   BSI                                                    BS62LV1029

ORDERING INFORMATION

            BS62LV1029 X X Z Y Y

                                                                                                                        SPEED
                                                                                                                        55: 55ns
                                                                                                                        70: 70ns
                                                                                                                        PKG MATERIAL
                                                                                                                        -: Normal
                                                                                                                        G: Green
                                                                                                                        P: Pb free

                                                                                                                         GRADE
                                                                                                                         C: +0oC ~ +70oC
                                                                                                                          I: -40oC ~ +85oC
                                                                                                                         PACKAGE
                                                                                                                         J: SOJ
                                                                                                                         S: SOP
                                                                                                                         P: PDIP
                                                                                                                         T: TSOP (8mm x 20mm)
                                                                                                                         ST: Small TSOP (8mm x 13.4mm)
                                                                                                                         D: DICE

       Note:
       BSI (Brilliance Semiconductor Inc.) assumes no responsibility for the application or use of any product or circuit described herein. BSI does not authorize its products
       for use as critical components in any application in which the failure of the BSI product may be expected to result in significant injury or death, including life-support
       systems and critical medical instruments.

PACKAGE DIMENSIONS

                               WITH PLATING  b

                               c c1

                               BASE METAL    b1

                                             SECTION A-A

                      SOP -32  8                          Revision 1.1
                                                          Jan. 2004
R0201-BS62LV1029
   BSI                              BS62LV1029

PACKAGE DIMENSIONS (continued)

                  STSOP - 32

                  TSOP - 32

R0201-BS62LV1029                 9  Revision 1.1
                                    Jan. 2004
   BSI                               BS62LV1029

PACKAGE DIMENSIONS (continued)

                  PDIP - 32

                  SOJ - 32

R0201-BS62LV1029                 10  Revision 1.1
                                     Jan. 2004
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved