电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

BS616LV8017DC70

器件型号:BS616LV8017DC70
器件类别:存储   
厂商名称:BSI
厂商官网:http://www.brilliancesemi.com/
下载文档

器件描述

512K X 16 STANDARD SRAM, 55 ns, PDSO44

512K × 16 标准存储器, 55 ns, PDSO44

参数
BS616LV8017DC70功能数量 1
BS616LV8017DC70端子数量 44
BS616LV8017DC70最大工作温度 70 Cel
BS616LV8017DC70最小工作温度 0.0 Cel
BS616LV8017DC70最大供电/工作电压 5.5 V
BS616LV8017DC70最小供电/工作电压 2.4 V
BS616LV8017DC70额定供电电压 3 V
BS616LV8017DC70最大存取时间 55 ns
BS616LV8017DC70加工封装描述 ROHS COMPLIANT, TSOP2-44
BS616LV8017DC70状态 DISCONTINUED
BS616LV8017DC70工艺 CMOS
BS616LV8017DC70包装形状 矩形的
BS616LV8017DC70包装尺寸 SMALL OUTLINE, THIN PROFILE
BS616LV8017DC70表面贴装 Yes
BS616LV8017DC70端子形式 GULL WING
BS616LV8017DC70端子间距 0.8000 mm
BS616LV8017DC70端子位置
BS616LV8017DC70包装材料 塑料/环氧树脂
BS616LV8017DC70温度等级 COMMERCIAL
BS616LV8017DC70内存宽度 16
BS616LV8017DC70组织 512K × 16
BS616LV8017DC70存储密度 8.39E6 deg
BS616LV8017DC70操作模式 ASYNCHRONOUS
BS616LV8017DC70位数 524288 words
BS616LV8017DC70位数 512K
BS616LV8017DC70内存IC类型 标准存储器
BS616LV8017DC70串行并行 并行

文档预览

BS616LV8017DC70器件文档内容

                               Very Low Power CMOS SRAM                                                                 BS616LV8017
                               512K X 16 bit

                               Pb-Free and Green package materials are compliant to RoHS

n FEATURES                                                                 n DESCRIPTION

Y Wide VCC operation voltage : 2.4V ~ 5.5V                                 The BS616LV8017 is a high performance, very low power CMOS
Y Very low power consumption :                                             Static Random Access Memory organized as 524,288 by 16 bits and
                                                                           operates form a wide range of 2.4V to 5.5V supply voltage.
VCC = 3.0V Operation current : 31mA (Max.) at 55ns                         Advanced CMOS technology and circuit techniques provide both
                                                                           high speed and low power features with typical CMOS standby
                                              2mA (Max.) at 1MHz           current of 0.8uA at 3.0V/25OC and maximum access time of 55ns at
                  Standby current : 0.8uA (Typ.) at 25 OC                  3.0V/85OC.
                                                                           Easy memory expansion is provided by an active LOW chip enable
VCC = 5.0V Operation current : 76mA (Max.) at 55ns                         (CE) and active LOW output enable (OE) and three-state output
                                                                           drivers.
                                            10mA (Max.) at 1MHz            The BS616LV8017 has an automatic power down feature, reducing
                  Standby current : 3.5uA (Typ.) at 25OC                   the power consumption significantly when chip is deselected.
                                                                           The BS616LV8017 is available in DICE form, JEDEC standard
Y High speed access time :                                                 44-pin TSOP II and 48-ball BGA package.

-55               55ns(Max.) at VCC=3.0~5.5V

-70               70ns(Max.) at VCC=2.7~5.5V

Y Automatic power down when chip is deselected

Y Easy expansion with CE and OE options

Y I/O Configuration x8/x16 selectable by LB and UB pin.

Y Three state outputs and TTL compatible
Y Fully static operation

Y Data retention supply voltage as low as 1.5V

n POWER CONSUMPTION

                                                                        POWER DISSIPATION

PRODUCT             OPERATING                  STANDBY                                  Operating                                              PKG TYPE
  FAMILY          TEMPERATURE
                                               (ICCSB1, Max)                              (ICC, Max)                                           DICE
                                                                                                                                               TSOP II-44
                                         VCC=5.0V VCC=3.0V        1MHz     VCC=5.0V     fMax.            1MHz        VCC=3.0V           fMax.  BGA-48-0912
                                                                            10MHz                                     10MHz                    TSOP II-44
                                                                                                                                      30mA     BGA-48-0912
BS616LV8017DC      Commercial             25uA     4.0uA          9mA 39mA 75mA 1.5mA 19mA                                            31mA
BS616LV8017EC     +0OC to +70OC
BS616LV8017FI

BS616LV8017EI         Industrial          50uA     8.0uA          10mA 40mA 76mA 2mA 20mA
BS616LV8017FI     -40OC to +85OC

n PIN CONFIGURATIONS                                                       n BLOCK DIAGRAM

     A4 1                                 44 A5

     A3 2                                 43 A6

     A2 3                                 42 A7

     A1 4                                 41 OE                              A13
                                                                             A12
     A0 5                                 40 UB                              A11
                                                                             A10
     CE 6                                 39 LB
                                                                               A9
     DQ0 7                                38 DQ15                              A8
                                                                               A7
     DQ1 8                                37 DQ14                              A6       Address          10                     1024  Memory Array
                                                                               A5                                                      1024 x 8192
     DQ2 9                                36 DQ13                              A4

     DQ3 10                               35 DQ12                           DQ0         Input                    Row
     VCC 11 BS616LV8017EC 34 VSS                                                .                              Decoder
                                                                                .       Buffer
     VSS 12 BS616LV8017EI                 33 VCC                                .
                                          32 DQ11                               .
     DQ4 13                                                                     .
                                                                                .
     DQ5 14                               31 DQ10
                                                                           DQ15
     DQ6 15                               30 DQ9
                                                                              CE
     DQ7 16                               29 DQ8                              WE
                                                                              OE
     WE 17                                28 A8                               UB
                                                                               LB
     A18 18                               27 A9                                                                                                         8192
                                                                              VCC                                                          Column I/O
     A17 19                               26 A10                              VSS                    16      Data                          Write Driver
                                                                                     .                       Input                         Sense Amp
     A16 20                               25 A11                                                                            16
                                                                                                                                                        512
     A15 21                               24 A12                                                             Buffer                     Column Decoder

     A14 22                               23 A13                                     .                                                                  9
                                                                                                                                      Address Input Buffer
                                                                                     .

                                                                                     .          16           Data       16

               1   2        3  4  5         6                                        .                       Output

                                                                                     .                       Buffer

     A         LB OE A0 A1 A2 NC

     B         D8 UB A3 A4 CE D0

     C         D9 D10 A5 A6 D1 D2                                                       Control

     D VSS D11 A17 A7 D3 VCC

                                                                                                                                      A14 A15 A16 A17 A18 A0 A1 A2 A3

     E VCC D12 NC A16 D4 VSS

     F         D14 D13 A14 A15 D5 D6

     G D15 NC A12 A13 WE D7

     H A18 A8 A9 A10 A11 NC

                   48-ball BGA top view

Brilliance Semiconductor, Inc. reserves the right to change products and specifications without notice.

R0201-BS616LV8017                                                       1                                                                      Revision 2.3

                                                                                                                                               May.           2006
                                                                                          BS616LV8017

n PIN DESCRIPTIONS

                 Name                                              Function

A0-A18 Address Input               These 19 address inputs select one of the 524,288 x 16-bit in the RAM

CE Chip Enable Input               CE is active LOW. Chip enable must be active when data read form or write to the
WE Write Enable Input              device. If chip enable is not active, the device is deselected and is in standby power
                                   mode. The DQ pins will be in the high impedance state when the device is deselected.
OE Output Enable Input             The write enable input is active LOW and controls read and write operations. With the
LB and UB Data Byte Control Input  chip selected, when WE is HIGH and OE is LOW, output data will be present on the
                                   DQ pins; when WE is LOW, the data present on the DQ pins will be written into the
                                   selected memory location.
                                   The output enable input is active LOW. If the output enable is active while the chip is
                                   selected and the write enable is inactive, data will be present on the DQ pins and they
                                   will be enabled. The DQ pins will be in the high impendence state when OE is inactive.
                                   Lower byte and upper byte data input/output control pins.

DQ0-DQ15 Data Input/Output         There 16 bi-directional ports are used to read data from or write data into the RAM.
Ports                              Power Supply
VCC                                Ground

VSS

n TRUTH TABLE

MODE                CE  WE         OE  LB    UB                                 IO0~IO7   IO8~IO15   VCC CURRENT

Chip De-selected    H   X          X   X     X                                    High Z     High Z       ICCSB, ICCSB1
                                                                                  High Z     High Z       ICCSB, ICCSB1
(Power Down)        X   X          X   H     H                                    High Z     High Z
                                                                                  High Z     High Z            ICC
                    L   H          H   L     X                                      DOUT       DOUT            ICC
                                                                                  High Z       DOUT            ICC
Output Disabled                                                                     DOUT     High Z            ICC
                                                                                                               ICC
                    L   H          H   X     L                                       DIN        DIN            ICC
                                                                                      X         DIN            ICC
                                       L     L                                       DIN         X             ICC

Read                L   H          L   H     L

                                       L     H

                                       L     L

Write               L   L          X   H     L

                                       L     H

NOTES: H means VIH; L means VIL; X means don't care (Must be VIH or VIL state)

R0201-BS616LV8017                         2                                                          Revision 2.3

                                                                                                     May.  2006
                                                                                                           BS616LV8017

n ABSOLUTE MAXIMUM RATINGS (1)                                            n OPERATING RANGE

SYMBOL PARAMETER                        RATING UNITS                              RANG           AMBIENT                       VCC
                                                                                Commercial   TEMPERATURE                   2.4V ~ 5.5V
VTERM      Terminal Voltage with        -0.5(2) to 7.0  V                                                                  2.4V ~ 5.5V
TBIAS      Respect to GND                                                        Industrial     0OC to + 70OC
                                        -40 to +125     OC
           Temperature Under                                                                  -40OC to + 85OC
           Bias

TSTG       Storage Temperature          -60 to +150     OC

PT         Power Dissipation               1.0          W                 n CAPACITANCE (1) (TA = 25OC, f = 1.0MHz)

IOUT       DC Output Current               20           mA                SYMBOL PAMAMETER CONDITIONS MAX. UNITS

1. Stresses greater than those listed under ABSOLUTE                            CIN  Input                 VIN = 0V        6    pF
   MAXIMUM RATINGS may cause permanent damage to the                                 Capacitance           VI/O = 0V
   device. This is a stress rating only and functional operation of
   the device at these or any other conditions above those                      CIO  Input/Output                          8    pF
   indicated in the operational sections of this specification is not                Capacitance
   implied. Exposure to absolute maximum rating conditions for
   extended periods may affect reliability.                               1. This parameter is guaranteed and not 100% tested.

2. 2.0V in case of AC pulse width less than 30 ns.

n DC ELECTRICAL CHARACTERISTICS (TA = -40OC to +85OC)

PARAMETER          PARAMETER                            TEST CONDITIONS                      MIN. TYP.(1) MAX. UNITS
     NAME

VCC                Power Supply                                                              2.4           --         5.5       V

VIL                Input Low Voltage                                                         -0.5(2)       --         0.8       V
                                                                                              2.2
VIH                Input High Voltage                                                          --          --   VCC+0.3(3)      V
                                                                                               --
IIL                Input Leakage Current   VIN = 0V to VCC                                     --          --         1         uA

                                           CE= VIH

ILO                Output Leakage Current VI/O = 0V to VCC,                                                --         1         uA

                                           CE= VIH or OE = VIH

VOL                Output Low Voltage      VCC = Max, IOL = 2.0mA                                          --         0.4       V

VOH                Output High Voltage     VCC = Min, IOH = -1.0mA                           2.4           --         --        V

ICC(5)            Operating Power Supply  CE = VIL,                                 VCC=3.0V              --         31        mA
  ICC1             Current                 IIO = 0mA, f = FMAX(4)
ICCSB                                                                                                 --             76
ICCSB1(6)
                   Operating Power Supply CE = VIL,                                  VCC=5.0V              --         2         mA

                   Current                 IIO = 0mA, f = 1MHz                       VCC=3.0V                         10

                   Standby Current TTL   CE = VIH,                                                   --  --         1.0       mA
                                           IIO = 0mA
                                                                                     VCC=5.0V                         2.0

                   Standby Current CMOS CEVCC-0.2V                                 VCC=3.0V              0.8        8.0       uA
                                                        VINVCC-0.2V or VIN0.2V
                                                                                                       --  3.5        50

                                                                                     VCC=5.0V

                                                                                     VCC=3.0V

                                                                                                       --

                                                                                     VCC=5.0V

1. Typical characteristics are at TA=25OC and not 100% tested.
2. Undershoot: -1.0V in case of pulse width less than 20 ns.
3. Overshoot: VCC+1.0V in case of pulse width less than 20 ns.
4. FMAX=1/tRC.
5. ICC (MAX.) is 30mA/75mA at VCC=3.0V/5.0V and TA=70OC.
6. ICCSB1(MAX.) is 4.0uA/25uA at VCC=3.0V/5.0V and TA=70OC.

R0201-BS616LV8017                                                      3                                                  Revision 2.3

                                                                                                                          May.  2006
                                                                                                        BS616LV8017

n DATA RETENTION CHARACTERISTICS (TA = -40OC to +85OC)

        SYMBOL        PARAMETER                                     TEST CONDITIONS      MIN. TYP. (1) MAX. UNITS

          VDR     VCC for Data Retention        CEVCC-0.2V                               1.5            --   --            V
        ICCDR(3)                                VINVCC-0.2V or VIN0.2V
                  Data Retention Current        CEVCC-0.2V                               --             0.4  4.0           uA
         tCDR     Chip Deselect to Data         VINVCC-0.2V or VIN0.2V
           tR     Retention Time                                                         0              --   --            ns
                  Operation Recovery Time       See Retention Waveform

                                                                                         tRC (2)        --   --            ns

1. VCC=1.5V, TA=25OC and not 100% tested.
2. tRC = Read Cycle Time.
3. ICCDR(Max.) is 2.0uA at TA=70OC.

n LOW VCC DATA RETENTION WAVEFORM (CE Controlled)

        VCC                                         VCC             Data Retention Mode  VCC
        CE                                                                 VDR1.5V
                                                   tCDR                                     tR
                                                                       CEVCC - 0.2V
                                                VIH                                            VIH

n AC TEST CONDITIONS                                                                   n KEY TO SWITCHING WAVEFORMS

     (Test Load and Input/Output Reference)

Input Pulse Levels                              Vcc / 0V                               WAVEFORM INPUTS       OUTPUTS
                                                1V/ns
Input Rise and Fall Times                                                                MUST BE             MUST BE
                                                0.5Vcc                                   STEADY              STEADY
Input and Output Timing                         CL = 5pF+1TTL
Reference Level                                 CL = 30pF+1TTL                           MAY CHANGE          WILL BE CHANGE
                                                                                         FROM "H" TO "L"     FROM "H" TO "L"
Output Load       tCLZ, tOLZ, tCHZ, tOHZ, tWHZ
                  Others                                                                 MAY CHANGE          WILL BE CHANGE
                                                                                         FROM "L" TO "H"     FROM "L" TO "H"
                                                ALL INPUT PULSES                         DON'T CARE
                                                                                         ANY CHANGE          CHANGE :
Output         1 TTL       VCC                                 90%  90%                  PERMITTED           STATE UNKNOW
             CL(1)         GND
                                                10%                               10%    DOES NOT            CENTER LINE IS
                                                                                         APPLY               HIGH INPEDANCE
                                                                                                             "OFF" STATE
                                                Rise Time:             Fall Time:
                                                1V/ns                  1V/ns

1. Including jig and scope capacitance.

R0201-BS616LV8017                                                   4                                                Revision 2.3

                                                                                                                     May.  2006
                                                                                         BS616LV8017

n AC ELECTRICAL CHARACTERISTICS (TA = -40OC to +85OC)
    READ CYCLE

    JEDEC  PARANETER                                              CYCLE TIME : 55ns CYCLE TIME : 70ns
PARAMETER      NAME
                         DESCRIPTION                              (VCC=3.0~5.5V)         (VCC=2.7~5.5V)     UNITS
    NAME
                                                                  MIN. TYP. MAX. MIN. TYP. MAX.               ns
                                                                                                              ns
tAVAX              tRC   Read Cycle Time                          55             --  --  70       --  --      ns
tAVQX              tAA                                                                                        ns
tELQV              tACS  Address Access Time                                 --  --  55  --       --  70      ns
tBLQV              tBA   Chip Select Access Time                  (CE) --                                     ns
tGLQV              tOE   Data Byte Control Access Time       (LB, UB) --         --  55  --       --  70      ns
tELQX              tCLZ                                                                                       ns
tBLQX              tBE                                                           --  55  --       --  70      ns
tGLQX              tOLZ                                                                                       ns
tEHQZ              tCHZ  Output Enable to Output Valid            --             --  30  --       --  35      ns
tBHQZ              tBDO                                                                                       ns
tGHQZ              tOHZ  Chip Select to Output Low Z         (CE) 10             --  --  10       --  --
tAVQX              tOH
                         Data Byte Control to Output Low Z (LB, UB) 10           --  --  10       --  --

                         Output Enable to Output Low Z            5              --  --  5        --  --

                         Chip Select to Output High Z        (CE) --             --  30  --       --  35

                         Data Byte Control to Output High Z (LB, UB) --          --  30  --       --  35

                         Output Enable to Output High Z           --             --  25  --       --  30

                         Data Hold from Address Change            10             --  --  10       --  --

n SWITCHING WAVEFORMS (READ CYCLE)

READ CYCLE 1 (1,2,4)

                                                             tRC

ADDRESS

                                          tOH           tAA                                  tOH

DOUT

R0201-BS616LV8017                                        5                                            Revision 2.3

                                                                                                      May.  2006
READ CYCLE 2 (1,3,4)          tACS                                  BS616LV8017
         CE                          tBA
         LB, UB                     tBE                                   tCHZ(5)
         DOUT                                                         tBDO
                      tCLZ(5)
READ CYCLE 3 (1, 4)                                                       tOH
         ADDRESS                             tRC                      tOHZ(5)
         OE                                                         tCHZ(1,5)
         CE                       tAA                               tBDO
         LB, UB
         DOUT                              tOE
                                    tOLZ
                         tCLZ(5)

                                      tBA
                                   tBE

NOTES:
1. WE is high in read Cycle.
2. Device is continuously selected when CE = VIL.
3. Address valid prior to or coincident with CE transition low.
4. OE = VIL.
5. Transition is measured 500mV from steady state with CL = 5pF.

   The parameter is guaranteed but not 100% tested.

R0201-BS616LV8017     6                                             Revision 2.3

                                                                    May.  2006
                                                                                                 BS616LV8017

n AC ELECTRICAL CHARACTERISTICS (TA = -40OC to +85OC)
    WRITE CYCLE

    JEDEC  PARANETER     DESCRIPTION                                        CYCLE TIME : 55ns    CYCLE TIME : 70ns  UNITS
PARAMETER      NAME                                                            (VCC=3.0~5.5V)       (VCC=2.7~5.5V)

    NAME                                                                    MIN. TYP. MAX.       MIN. TYP. MAX.

tAVAX              tWC   Write Cycle Time                                   55  --  --           70  --  --         ns

tAVWL              tAS   Address Set up Time                                0   --  --           0   --  --         ns

tAVWH              tAW   Address Valid to End of Write                      55  --  --           70  --  --         ns
tELWH
tBLWH              tCW   Chip Select to End of Write          (CE) 55           --  --           70  --  --         ns

                   tBW   Data Byte Control to End of Write (LB, UB) 25          --  --           30  --  --         ns

tWLWH              tWP   Write Pulse Width                                  30  --  --           35  --  --         ns
tWHAX
                   tWR   Write Recovery Time                  (CE, WE) 0        --  --           0   --  --         ns

tWLQZ              tWHZ  Write to Output High Z                             --  --  25           --  --  30         ns

tDVWH              tDW   Data to Write Time Overlap                         25  --  --           30  --  --         ns

tWHDX              tDH   Data Hold from Write Time                          0   --  --           0   --  --         ns

tGHQZ              tOHZ  Output Disable to Output in High Z                 --  --  25           --  --  30         ns

tWHQX              tOW   End of Write to Output Active                      5   --  --           5   --  --         ns

n SWITCHING WAVEFORMS (WRITE CYCLE)                           tWC
    WRITE CYCLE 1 (1)
              ADDRESS                                                               tWR1(3)

              OE

                                                              tCW(11)

CE                                                    (5)

LB, UB                                                               tBW            tWR2(3)
WE
DOUT                     tAS                                  tAW
DIN                      tOHZ(4,10)                                 tWP(2)

                                                                                            tDH
                                                                                tDW

R0201-BS616LV8017                                          7                                             Revision 2.3

                                                                                                         May.       2006
                                                                                                       BS616LV8017

WRITE CYCLE 2 (1,6)     tWC
          ADDRESS
          CE                     tCW(11)
          LB, UB
          WE         (5)
          DOUT
          DIN                                    tBW                                              tWR2(3)

                                           (12)                                                   tOW             (7)        (8)

                                          tAW
                                                tWP(2)

                     tAS
                                   tWHZ(4,10)

                                                        tDW

                                                                                                  tDH      (8,9)

NOTES:
1. WE must be high during address transitions.
2. The internal write time of the memory is defined by the overlap of CE and WE low. All

    signals must be active to initiate a write and any one signal can terminate a write by going
    inactive. The data input setup and hold timing should be referenced to the second transition
    edge of the signal that terminates the write.
3. tWR is measured from the earlier of CE or WE going high at the end of write cycle.
4. During this period, DQ pins are in the output state so that the input signals of opposite
    phase to the outputs must not be applied.
5. If the CE low transition occurs simultaneously with the WE low transitions or after the WE
    transition, output remain in a high impedance state.
6. OE is continuously low (OE = VIL).
7. DOUT is the same phase of write data of this write cycle.
8. DOUT is the read data of next address.
9. If CE is low during this period, DQ pins are in the output state. Then the data input signals
    of opposite phase to the outputs must not be applied to them.
10.Transition is measured 500mV from steady state with CL = 5pF.
    The parameter is guaranteed but not 100% tested.
11.tCW is measured from the later of CE going low to the end of write.
12.The change of Read/Write cycle must accompany with CE or address toggled.

R0201-BS616LV8017    8                                                                                                 Revision 2.3

                                                                                                                       May.       2006
n ORDERING INFORMATION                       BS616LV8017

             BS616LV8017 X X Z Y Y     SPEED
                                       55: 55ns
                                       70: 70ns
                                       PKG MATERIAL
                                       -: Normal
                                       G: Green, RoHS Compliant
                                       P: Pb free, RoHS Compliant

                                       GRADE
                                       C: +0oC ~ +70oC

                                        I: -40oC ~ +85oC

                                       PACKAGE
                                       D: DICE
                                       E: TSOP II-44
                                       F: BGA-48-0912

     Note:
     BSI (Brilliance Semiconductor Inc.) assumes no responsibility for the application or use of any product or circuit described herein. BSI does
     not authorize its products for use as critical components in any application in which the failure of the BSI product may be expected to result
     in significant injury or death, including life-support systems and critical medical instruments.

n PACKAGE DIMENSIONS

                   TSOP II-44

R0201-BS616LV8017                   9  Revision 2.3

                                       May.  2006
                                                                                          BS616LV8017

n PACKAGE DIMENSIONS (continued)

                                             0.250.05                     NOTES:
                                                                                       1: CONTROLLING DIMENSIONS ARE IN MILLIMETERS.
e                                                                                      2: PIN#1 DOT MARKING BY LASER OR PAD PRINT.
              1.2 Max.                                                                 3: SYMBOL "N" IS THE NUMBER OF SOLDER BALLS.

                               SIDE VIEW                                   N   D     E    D1    E1    e

                        3.375         D 0.1                                48  12.0  9.0  5.25  3.75  0.75
                                        D1

                                                                                          SOLDER BALL 0.35 0.05

                                                        E1
                                                                    E0.1

                                                        2.625

    VIEW A

48 mini-BGA (9mm x 12mm)

R0201-BS616LV8017                                       10                                            Revision 2.3

                                                                                                      May.                            2006
                                                               BS616LV8017

n Revision History

Revision No. History                                           Draft Date     Remark
                                                               Jan. 13, 2006
2.2                Add Icc1 characteristic parameter

                   Improve Iccsb1 spec.

                   I-grade from 110uA to 50uA at 5.0V

                      10uA to 8.0uA at 3.0V

                   C-grade from 55uA to 25uA at 5.0V

                      5.0uA to 4.0uA at 3.0V

2.3                Change I-grade operation temperature range  May. 25, 2006

                   - from 25OC to 40OC

R0201-BS616LV8017                                     11                      Revision 2.3

                                                                              May.  2006
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved