电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

BS616LV2016EIP70

器件型号:BS616LV2016EIP70
厂商名称:BSI
厂商官网:http://www.brilliancesemi.com/
下载文档

器件描述

Very Low Power/Voltage CMOS SRAM 128K X 16 bit

文档预览

BS616LV2016EIP70器件文档内容

     B S I Very Low Power/Voltage CMOS SRAM
                                128K X 16 bit                                                                          BS616LV2016

FEATURES                                                 Fully static operation
                                                          Data retention supply voltage as low as 1.5V
Wide Vcc operation voltage : 2.4V ~ 5.5V
                                                          Easy expansion with CE and OE options
Very low power consumption :                            I/O Configuration x8/x16 selectable by LB and UB pin

Vcc = 3.0V C-grade: 29mA (@55ns) operating current        DESCRIPTION

     I -grade: 30mA (@55ns) operating current            The BS616LV2016 is a high performance , very low power CMOS Static
                                                         Random Access Memory organized as 131,072 words by 16 bits and
     C-grade: 24mA (@70ns) operating current             operates from a wide range of 2.4V to 5.5V supply voltage.
                                                         Advanced CMOS technology and circuit techniques provide both high
     I -grade: 25mA (@70ns) operating current            speed and low power features with a typical CMOS standby current of
                                                         0.3uA at 3.0V /25oC and maximum access time of 55ns at 3.0V / 85oC.
     0.3uA(Typ.) CMOS standby current                    Easy memory expansion is provided by active LOW chip enable (CE),
                                                         active LOW output enable(OE) and three-state output drivers.
Vcc = 5.0V C-grade: 60mA (@55ns) operating current       The BS616LV2016 has an automatic power down feature, reducing the
                                                         power consumption significantly when chip is deselected.
     I -grade: 62mA (@55ns) operating current            The BS616LV2016 is available in DICE form , JEDEC standard 44-pin
                                                         TSOP Type II package and 48-ball BGA package.
     C-grade: 53mA (@70ns) operating current

     I -grade: 55mA (@70ns) operating current

     1.0uA(Typ.) CMOS standby current

High speed access time :

-55  55ns

-70  70ns

Automatic power down when chip is deselected

Three state outputs and TTL compatible

PRODUCT FAMILY

                                                           SPEED                   POWER DISSIPATION
                                                              ( ns )
     PRODUCT             OPERATING                Vcc                    STANDBY                                    Operating         PKG TYPE
       FAMILY          TEMPERATURE              RANGE    55ns: 3.0~5.5V
                                                         70ns: 2.7~5.5V  ( ICCSB1, Max )                             ( ICC, Max )    DICE
BS616LV2016DC                                                                                                                        TSOP2-44
BS616LV2016EC                                                            Vcc=3.0V     Vcc=5.0V               Vcc=3.0V      Vcc=5.0V  BGA-48-0608
BS616LV2016AC                                                                                                   70ns          70ns   DICE
BS616LV2016DI                                                                                                                        TSOP2-44
BS616LV2016EI          +0 O C to +70 O C 2.4V ~5.5V 55/70                3.0uA        10uA                   24mA              53mA  BGA-48-0608
BS616LV2016AI
                      -40 O C to +85 O C 2.4V ~ 5.5V 55/70               5.0uA        30uA                   25mA              55mA

PIN CONFIGURATIONS                                                       BLOCK DIAGRAM

           A4 1                             44     A5
                                                   A6
           A3 2                             43     A7
                                                   OE
           A2      3                        42     UB
                                                   LB
           A1 4                             41     DQ15                  A8
                                                   DQ14
           A0 5                             40     DQ13                  A13
                                                   DQ12
           CE      6                        39     GND                   A15
                                                   VCC
           DQ0     7                        38     DQ11                               Address
                                                   DQ10
           DQ1     8                        37     DQ9                   A16                             20                1024
                                                   DQ8
           DQ2     9                        36     NC                    A14          Input                  Row                    Memory Array
                                                   A8                                                                                1024 x 2048
           DQ3     10       BS616LV2016EC   35     A9                    A12
                                            34     A10                                                                                            2048
           VCC 11                                  A11                   A7           Buffer                                          Column I/O
                            BS616LV2016EI 33       NC                                                                              Write Driver
           GND     12                                                                                        Decoder                  Sense Amp

           DQ4     13                       32                           A6                                                                      128
                                                                                                                                   Column Decoder
           DQ5     14                       31                           A5
                                                                         A4
           DQ6     15                       30

           DQ7     16                       29

           WE      17                       28

           A16 18                           27                                                       16      Data      16
                                                                         DQ0
           A15 19                           26                                                               Input

           A14 20                           25                           .         .                         Buffer

           A13 21                           24                                     .

           A12 22                           23                           .

                                                                         .         .          16

                1      2    3   4  5            6                        .         .                          Data         16
                                                                                                             Output

                                                                         DQ15                                Buffer

     A          LB OE A0 A1 A2 N.C.

     B          D8 UB A3 A4 CE D0                                          CE                                                                             14
                                                                          WE                                                              Address Input Buffer
     C          D9 D10 A5 A6 D1 D2                                         OE             Control                                  A11 A9 A3 A2 A1 A0 A10
                                                                          UB
     D          VSS D11 N.C. A7 D3 VCC                                     LB

     E     VCC D12 N.C. A16 D4 VSS                                       Vcc
                                                                         Gnd
     F          D14 D13 A14 A15 D5 D6

     G          D15 N.C. A12 A13 WE D7

     H         N.C. A8 A9 A10 A11 N.C.

Brilliance Semiconductor, Inc. reserves the right to modify document contents without notice.

R0201-BS616LV2016                                           1                                                                        Revision 1.1
                                                                                                                                     Jan. 2004
            BSI                                                   BS616LV2016

PIN DESCRIPTIONS                                                     Function
                  Name
                                   These 17 address inputs select one of the 131,072 x 16-bit words in the RAM.
  A0-A16 Address Input
                                   CE is active LOW. Chip enables must be active when data read from or write to the
  CE Chip Enable Input             device. if chip enable is not active, the device is deselected and is in a standby power
                                   mode. The DQ pins will be in the high impedance state when the device is deselected.

WE Write Enable Input              The write enable input is active LOW and controls read and write operations. With the
OE Output Enable Input             chip selected, when WE is HIGH and OE is LOW, output data will be present on the
LB and UB Data Byte Control Input  DQ pins; when WE is LOW, the data present on the DQ pins will be written into the
                                   selected memory location.
                                   The output enable input is active LOW. If the output enable is active while the chip is
                                   selected and the write enable is inactive, data will be present on the DQ pins and they
                                   will be enabled. The DQ pins will be in the high impedance state when OE is inactive.
                                   Lower byte and upper byte data input/output control pins.

DQ0 - DQ15 Data Input/Output       These 16 bi-directional ports are used to read data from or write data into the RAM.
Ports                              Power Supply

Vcc

Gnd                                Ground

TRUTH TABLE

     MODE          CE WE OE        LB UB         D0~D7   D8~D15   Vcc CURRENT
                                                 High Z   High Z     I , I CCSB CCSB1
Not selected       H    X     X    X       X     High Z   High Z     I , I CCSB CCSB1
                                                 High Z   High Z           ICC
(Power Down)       X    X     X    H       H     High Z   High Z           ICC
                                                  Dout     Dout            ICC
Output Disabled    L    X     X    H       H     High Z    Dout            ICC
                   L    H     H                   Dout    High Z           ICC
                                   X       X                               ICC
                                                   Din      Din            ICC
                                   L       L         X      Din            ICC
                                                   Din       X
     Read          L    H     L    H       L

                                   L       H

                                   L       L

     Write         L    L     X    H       L

                                   L       H

R0201-BS616LV2016                             2                   Revision 1.1
                                                                  Jan. 2004
              BSI                                                                                                   BS616LV2016

ABSOLUTE MAXIMUM RATINGS(1)                                               OPERATING RANGE

SYMBOL            PARAMETER                   RATING       UNITS                RANGE                    AMBIENT                   Vcc
V TERM                                                                                               TEMPERATURE                2.4V ~ 5.5V
T BIAS        Terminal Voltage with              -0.5 to       V                                                                2.4V ~ 5.5V
              Respect to GND                    Vcc+0.5       OC             Commercial              0 O C to +70 O C
                                                              OC
              Temperature Under Bias          -40 to +85                        Industrial           -40 O C to +85 O C

T STG         Storage Temperature             -60 to +150

PT            Power Dissipation               1.0          W
I OUT         DC Output Current
                                              20           mA              CAPACITANCE (1) (TA = 25oC, f = 1.0 MHz)

1. Stresses greater than those listed under ABSOLUTE MAXIMUM                 SYMBOL         PARAMETER               CONDITIONS  MAX. UNIT
   RATINGS may cause permanent damage to the device. This is a                  CIN                                    VIN=0V     6 pF
   stress rating only and functional operation of the device at these          CDQ          Input                     VI/O=0V     8 pF
   or any other conditions above those indicated in the operational                         Capacitance
                                                                                            Input/Output
                                                                                            Capacitance

sections of this specification is not implied. Exposure to absolute
maximum rating conditions for extended periods may affect reliability. 1. This parameter is guaranteed and not 100% tested.

DC ELECTRICAL CHARACTERISTICS ( TA = -40 to + 85oC )

PARAMETER          PARAMETER                               TEST CONDITIONS                           MIN. TYP. (1) MAX. UNITS
     NAME     Guaranteed Input Low
              Voltage(3)                                                                 Vcc =3.0V   -0.5               --      0.8      V
         VIL                                                                             Vcc =5.0V
                                                                                         Vcc =3.0V
              Guaranteed Input High                                                      Vcc =5.0V   2.0
              Voltage(3)
VIH                                                                                                  2.2                --      Vcc+0.3  V

    IIL       Input Leakage Current           Vcc = Max, VIN = 0V to Vcc                                  --            --      1        uA

ILO           Output Leakage Current          Vcc = Max,CE = VIH or OE = V ,IH                            --            --      1        uA
                                              VI/O = 0V to Vcc

VOL           Output Low Voltage              Vcc = Max, IOL = 2.0mA            Vcc =3.0V                 --            --      0.4      V
                                                                                Vcc =5.0V

VOH           Output High Voltage             Vcc = Min, IOH = -1.0mA           Vcc =3.0V            2.4                --      --       V
ICC(5)                                                                          Vcc =5.0V
ICCSB
              Operating Power Supply CE = VIL,                               Vcc =3V 70ns                               --      25       mA
                                                                                                                --
              Current                         IDQ = 0mA, F = Fmax(2)                                                            55
                                                                             Vcc =5V 70ns

                                              CE=VIH                            Vcc =3.0V                                       0.5
                                              IDQ = 0mA                         Vcc =5.0V
              Standby Current-TTL                                                                         --            --               mA

                                                                                                                                1.0

ICCSB1(4)     Standby Current-CMOS            CEVcc-0.2V,                       Vcc =3.0V                 --        0.3         5        uA
                                              VINVcc-0.2V or VIN0.2V            Vcc =5.0V
                                                                                                                    1.0         30

1. Typical characteristics are at TA = 25oC.               2. Fmax = 1/tRC.

3. These are absolute values with respect to device ground and all overshoots due to system or tester notice are included.

4.IccsB1_Max. is 3uA / 10uA at Vcc=3V / 5V and TA=70oC. 5. Icc_Max. is 30mA(@3V) / 62mA(@5V) under 55ns operation.

DATA RETENTION CHARACTERISTICS ( TA = -40 to + 85oC )

SYMBOL             PARAMETER                               TEST CONDITIONS           MIN. TYP. (1) MAX.                         UNITS

VDR           Vcc for Data Retention          CE  Vcc - 0.2V                                1.5      --             --              V

                                              VIN  Vcc - 0.2V or VIN  0.2V

         (3)                                  CE  Vcc - 0.2V

ICCDR         Data Retention Current          VIN  Vcc - 0.2V or VIN  0.2V                  --       0.1            1.0         uA

tCDR          Chip Deselect to Data                                                         0        --             --             ns
              Retention Time
                                              See Retention Waveform

tR            Operation Recovery Time                                                       TRC (2)  --             --             ns

1. Vcc = 1.5V, TA = + 25OC                         2. tRC = Read Cycle Time                          3. IccDR_MAX. is 0.7uA at TA=70oC.

R0201-BS616LV2016                                              3                                                                     Revision 1.1
                                                                                                                                     Jan. 2004
     BSI                                                                                     BS616LV2016

LOW VCC DATA RETENTION WAVEFORM ( CE Controlled )                                       Vcc

Vcc                                              Vcc  Data Retention Mode                   tR
CE                                                          VDR  1.5V
                                              t CDR                                              VIH
                                                       CE  Vcc - 0.2V
                                           VIH

AC TEST CONDITIONS                                                       KEY TO SWITCHING WAVEFORMS

   (Test Load and Input/Output Reference)

Input Pulse Levels                  Vcc / 0V                            WAVEFORM         INPUTS                  OUTPUTS

Input Rise and Fall Times           1V/ns                                                MUST BE                 MUST BE
                                                                                         STEADY                  STEADY
Input and Output                    0.5Vcc
Timing Reference Level                                                                   MAY CHANGE              WILL BE
                                    CL = 100pF+1TTL                                      FROM H TO L             CHANGE
Output Load                         CL = 30pF+1TTL                                                               FROM H TO L
                                                                                         MAY CHANGE
                                                                                         FROM L TO H             WILL BE
                                                                                                                 CHANGE
                                                                                               ,                 FROM L TO H
                                                                                         DON T CARE:
                                                                                         ANY CHANGE              CHANGE :
                                                                                         PERMITTED               STATE
                                                                                         DOES NOT                UNKNOWN
                                                                                         APPLY
                                                                                                                 CENTER
                                                                                                                 LINE IS HIGH
                                                                                                                 IMPEDANCE
                                                                                                                 "OFF "STATE

AC ELECTRICAL CHARACTERISTICS ( TA = -40 to + 85oC )
   READ CYCLE

    JEDEC          PARAMETER                          DESCRIPTION                CYCLE TIME : 55ns       CYCLE TIME : 70ns     UNIT
PARAMETER               NAME                                                           (Vcc = 3.0~5.5V)      (Vcc = 2.7~5.5V)
                                    Read Cycle Time                                                                             ns
     NAME                t          Address Access Time                           MIN. TYP. MAX.          MIN. TYP. MAX.        ns
      t                        RC   Chip Select Access Time                                                                     ns
                                    Data Byte Control Access Time                55 --   --              70 --   --             ns
            AVAX         t          Output Enable to Output Valid                                                               ns
                               AA   Chip Select to Output Low Z                  --  -- 55               --  -- 70              ns
      t                             Data Byte Control to Output Low Z                                                           ns
            AVQV         t          Output Enable to Output in Low Z    (CE)     --  -- 55               --  -- 70              ns
                               ACS  Chip Deselect to Output in High Z   (LB,UB)                                                 ns
      t                             Data Byte Control to Output High Z           --  -- 30               --  -- 35              ns
            ELQV         t (1)      Output Disable to Output in High Z  (CE)                                                    ns
                               BA                                       (LB,UB)  --  -- 30               --  -- 35
      t                             Data Hold from Address Change                                                               ns
            BA           t                                              (CE)     10 --   --              10 --   --
                               OE                                       (LB,UB)
      t                                                                          10 --   --              10 --   --
            GLQV         t
                               CLZ                                               5   --  --              5   --  --
     t
            E1LQX        t                                                       --  --  30              --  --  35
                               BE
      t                                                                          --  --  30              --  --  35
            BE           t
                               OLZ                                               --  --  25              --  --  30
      t
            GLQX         t                                                       10 --   --              10 --   --
                               CHZ
      t
            EHQZ         t
                               BDO
      t
            BDO          t
                               OHZ
      t
            GHQZ         t
                               OH
      t
            AXOX

NOTE :
  1. tBA is 30ns/35ns (@speed=55ns/70ns) with address toggle. ; tBA is 55ns/70ns (@speed=55ns/70ns) without address toggle.

R0201-BS616LV2016                                     4                                                          Revision 1.1
                                                                                                                 Jan. 2004
   BSI                                                                            BS616LV2016

SWITCHING WAVEFORMS (READ CYCLE)                                                        t OH

READ CYCLE1 (1,2,4)                                                                        t (5)
                                                                            t RC                        CHZ

ADDRESS                                                                              t BDO

                                 t AA                                                     t OH
                                                                                     t OHZ (5)
                      t OH                                                           t (1,5)

D OUT                                                                                        CHZ

READ CYCLE2 (1,3,4)                                                               t BDO

CE                               t ACS                                                                       Revision 1.1
LB,UB                                   t BA                                                                 Jan. 2004
D OUT
                                                                 t BE

                            (5)

                      t CLZ

READ CYCLE3 (1,4)                                                          t RC
             ADDRESS                                             t AA

OE

                                                                 t OE

CE                                   t OLZ
LB,UB                           t(5) ACS
                            t CLZ

                                        t BA

                                    t BE

           D OUT

NOTES:
1. WE is high for read Cycle.

2. Device is continuously selected when CE = VIL.

3. Address valid prior to or coincident with CE transition low.

4. OE = VIL .

5. The parameter is guaranteed but not 100% tested.

R0201-BS616LV2016                                                5
BSI                                                                                                        BS616LV2016

AC ELECTRICAL CHARACTERISTICS ( TA = -40 to + 85oC )
   WRITE CYCLE

    JEDEC          PARAMETER                         DESCRIPTION                    CYCLE TIME : 55ns           CYCLE TIME : 70ns    UNIT
PARAMETER               NAME                                                             (Vcc = 3.0~5.5V)          (Vcc = 2.7~5.5V)
                                   Write Cycle Time                                                                                   ns
     NAME               tWC        Chip Select to End of Write                       MIN. TYP. MAX.              MIN. TYP. MAX.       ns
                        tCW        Address Setup Time                                                                                 ns
     tAVAX              tAS        Address Valid to End of Write                    55 --     --                70 --   --            ns
     tE1LWH             tAW        Write Pulse Width                                                                                  ns
     t                  tWP        Write recovery Time                 (CE)         55 --     --                70 --   --            ns
                        tWR        Date Byte Control to End of Write                                                                  ns
            AVWL        t (1)      Write to Output in High Z           (CE,WE)      0     --  --                0   --  --            ns
                                   Data to Write Time Overlap           (LB,UB)                                                       ns
     tAVWH                     BW  Data Hold from Write Time                        55 --     --                70 --   --            ns
     t                             Output Disable to Output in High Z                                                                 ns
                        tWHZ                                                        30 --     --                35 --   --
            WLWH        tDW        End of Write to Output Active                                                                      ns
                        tDH                                                         0     --  --                0   --  --
     tWHAX              tOHZ
     tBW                                                                            25 --     --                30 --   --
     t                  tOW
                                                                                    -- -- 25                    --  --  30
            WLQZ
                                                                                    25 --     --                30 --   --
     tDVWH
     tWHDX                                                                          0     --  --                0   --  --
     tGHQZ
                                                                                    -- -- 25                    --  --  30
     tWHOX
                                                                                    5     --  --                5   --  --

NOTE :
  1. tBW is 25ns/30ns (@speed=55ns/70ns) with address toggle. ; tBW is 55ns/70ns (@speed=55ns/70ns) without address toggle.

SWITCHING WAVEFORMS (WRITE CYCLE)
   WRITE CYCLE1 (1)

                                                                              t WC

ADDRESS                                                                                            (3)
OE
CE                                                                                            t WR

                                                                         (11)

                                                         t CW

                                           (5)

                                                                       t BW

LB,UB                                      t AW                                                            (3)
WE
D OUT                              t AS                                t WP

                                   (4,10)                                      (2)

                                    t OHZ

                                                                                              t DH

                                                                                    t DW

D IN

R0201-BS616LV2016                          6                                                                            Revision 1.1
                                                                                                                        Jan. 2004
   BSI                                                                              BS616LV2016

WRITE CYCLE2 (1,6)                  t WC
             ADDRESS
             CE                                                   (11)
             LB,UB
             WE                            t CW
             D OUT
             D IN           (5)

                                    t BW

                              t AW  t WP                                      t WR
                                                                                        (3)
                            (4,10)        (2)

                      t AS  t WHZ

                                                                              t OW                          (7)  (8)

                                                                        t DW

                                                                              t DH                   (8,9)

NOTES:
1. WE must be high during address transitions.
2. The internal write time of the memory is defined by the overlap of CE and WE low. All signals

   must be active to initiate a write and any one signal can terminate a write by going inactive.
   The data input setup and hold timing should be referenced to the second transition edge of
   the signal that terminates the write.
3. TWR is measured from the earlier of CE or WE going high at the end of write cycle.
4. During this period, DQ pins are in the output state so that the input signals of opposite phase
   to the outputs must not be applied.
5. If the CE low transition occurs simultaneously with the WE low transitions or after the WE
   transition, output remain in a high impedance state.

6. OE is continuously low (OE = VIL ).

7. DOUT is the same phase of write data of this write cycle.

8. DOUT is the read data of next address.
9. If CE is low during this period, DQ pins are in the output state. Then the data input signals of

   opposite phase to the outputs must not be applied to them.
10. The parameter is guaranteed but not 100% tested.

11. TCW is measured from the later of CE going low to the end of write.

R0201-BS616LV2016           7                                                                                    Revision 1.1
                                                                                                                 Jan. 2004
    BSI                                                                                                       BS616LV2016

ORDERING INFORMATION                                                                                   SPEED
                                                                                                        55: 55ns
           BS616LV2016 X X Z Y Y                                                                        70: 70ns
                                                                                                        PKG MATERIAL
                                                                                                        -: Normal
                                                                                                        G: Green
                                                                                                        P: Pb free
                                                                                                        GRADE
                                                                                                        C: +0oC ~ +70oC

                                                                                                         I: -40oC ~ +85oC

                                                                                                         PACKAGE
                                                                                                         E: TSOP2-44
                                                                                                         A: BGA-48-0608
                                                                                                         D: DICE

    Note:
    BSI (Brilliance Semiconductor Inc.) assumes no responsibility for the application or use of any product or circuit described herein. BSI does not authorize its products
    for use as critical components in any application in which the failure of the BSI product may be expected to result in significant injury or death, including life-support
    systems and critical medical instruments.

PACKAGE DIMENSIONS

                                                                                                   NOTES:
                                                                                                               1: CONTROLLING DIMENSIONS ARE IN MILLIMETERS.
                                                                                                               2: PIN#1 DOT MARKING BY LASER OR PAD PRINT.
                                                                                                               3: SYMBOL "N" IS THE NUMBER OF SOLDER BALLS.

1.4 Max.                                                                                                BALL PITCH e = 0.75
  e
                                                                                            E1     D    E    N               D1  E1

                                                                                                   8.0  6.0  48  5.25            3.75

                   D1

VIEW A

48 mini-BGA (6 x 8)

R0201-BS616LV2016                                                                               8                                      Revision 1.1
                                                                                                                                       Jan. 2004
   BSI                  BS616LV2016

PACKAGE DIMENSIONS

TSOP2-44

R0201-BS616LV2016    9  Revision 1.1
                        Jan. 2004
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved