datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

BPNPA16G-TR

器件型号:BPNPA16G-TR
厂商名称:Agere System(LSI Logic)
下载文档

文档预览

BPNPA16G-TR器件文档内容

Data Sheet
January 1999

                                                        Quad Differential Drivers
              BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA

Features                                                equivalent to the general-trade 26LS31, but offer
                                                        increased speed, decreased power consumption,
s Pin-equivalent to the general-trade 26LS31 device,    and significantly lower levels of electromagnetic inter-
  with improved speed, reduced power consumption,       ference (EMI). They replace the Lucent 41 Series
  and significantly lower levels of EMI                 drivers.

s Four line drivers per package                         The BDG1A device is the generic driver in this family
s Meets ESDI standards                                  and requires the user to supply external resistors on
s 2.0 ns maximum propagation delay                      the circuit board for impedance matching.
s Single 5.0 V 10% supply
s Operating temperature range: -40 C to +125 C        The BDGLA is a low-power version of the BDG1A,
                                                        reducing the power requirement by more than one
  (wider than the 41 Series)                            half. The BDGLA features a 3-state output with a typ-
s 400 Mbits/s maximum data rate                         ical third-state level of 0.2 V.
s Logic to convert TTL input logic levels to differen-
                                                        The BDP1A is equivalent to the BDG1A but has
  tial, pseudo-ECL output logic levels                  220  termination resistors to ground on each driver
s No line loading when VCC = 0 (BDG1A, BDP1A            output. This eliminates the need for external pull-
                                                        down resistors when driving a 100  impedance line.
  only)
s High output driver for 50  loads                      The BPNGA and BPNPA are equivalent to the
s <0.2 ns output skew (typical)                         BDG1A and BDP1A, respectively, except that a light-
s On-chip 220  loads available                          ning protection circuit has been added to the driver
s Third-state outputs available                         outputs. This circuit will absorb large transitions on
s Surge-protection to 60 V for 10 ms available         the transmission lines without destroying the device.

  (BPNGA, BPNPA, BPPGA)                                 The BPPGA combines the features of the BPNGA
s Available in four package types                       and BPNPA. Two of the gates have their outputs ter-
s ESD performance better than the 41 Series             minated to ground through 220  resistors while the
s Lower power requirement than the 41 Series            two remaining gates require external termination
                                                        resistors.
Description
                                                        When the BDG1A and the BDP1A devices are pow-
These quad differential drivers are TTL input-to-       ered down, the output circuit appears as an open cir-
pseudo-ECL-differential-output used for digital data    cuit relative to the power supplies; hence, they will
transmission over balanced transmission lines. All      not load the transmission line. For those circuits with
devices in this family have four drivers with a single  termination resistors, the line will remain impedance
enable control in a common package. These drivers       matched when the circuit is powered down. The
are compatible with many receivers, including the       BPNGA, BPNPA, BPPGA, and BDGLA will load the
Lucent Technologies Microelectronics Group 41           transmission line, because of the protection circuit,
Series receivers and transceivers. They are pin         when the circuit is powered down.

                                                        The packaging options that are available for these
                                                        quad differential line drivers include a 16-pin DIP; a
                                                        16-pin, J-lead SOJ; a 16-pin, gull-wing SOIC; and a
                                                        16-pin, narrow-body, gull-wing SOIC.
Quad Differential Drivers                                                                      Data Sheet
BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA                                                January 1999

Pin Information

      AI 1  A                     16 VCC     AI 1    A                     16 VCC     AI 1  A                 16 VCC
     AO 2                 D       15 DI     AO 2                   D       15 DI     AO 2                 D   15 DI
     AO 3                         14 DO     AO 3                           14 DO     AO 3                     14 DO
      E1 4  B                     13 DO      E1 4    B                     13 DO      E1 4  B                 13 DO
     BO 5                  C      12 E2     BO 5                    C      12 E2     BO 5                  C  12 E2
     BO 6                         11 CO     BO 6                           11 CO     BO 6                     11 CO
      BI 7   BDG1A                10 CO      BI 7     BDP1A                10 CO      BI 7   BPPGA            10 CO
   GND 8     BDGLA                9 CI    GND 8       BPNPA                9 CI    GND 8                       9 CI
             BPNGA
                                                                                                              12-2038b (F)

                                  Figure 1. Quad Differential Driver Logic Diagrams

Table 1. Enable Truth Table

   E1                         E2          Condition
                                             Active
   0                          0              Active

   1                          0            Disabled
                                             Active
   0                          1

   1                          1

Absolute Maximum Ratings

Stresses in excess of the absolute maximum ratings can cause permanent damage to the device. These are abso-
lute stress ratings only. Functional operation of the device is not implied at these or any other conditions in excess
of those given in the operational sections of the data sheet. Exposure to absolute maximum ratings for extended
periods can adversely affect device reliability.

            Parameter                     Symbol     Min                           Max      Unit

   Power Supply Voltage                   VCC                          --          6.5      V

   Ambient Operating Temperature          TA         -40                           125      C

   Storage Temperature                    Tstg       -55                           150      C

2                                                                                           Lucent Technologies Inc.
Data Sheet                                                                            Quad Differential Drivers
January 1999                                BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA

Electrical Characteristics

For electrical characteristics over the entire temperature range, see Figures 7 through 9.

Table 2. Power Supply Current Characteristics

TA = 40 C to +125 C, VCC = 5 V 0.5 V.

              Parameter                        Symbol  Min  Typ                             Max  Unit

Power Supply Current (VCC = 5.5 V):            ICC          45                              65   mA
  All Outputs Disabled:
                                               ICC          120                             160  mA
    BDG1A*, BPNGA*
    BDP1A, BPNPA                               ICC          35                              55   mA

    BDGLA*                                     ICC          85                              115  mA
    BPPGA*
                                               ICC          25                              40   mA
  All Outputs Enabled:
                                               ICC          150                             200  mA
    BDG1A*, BPNGA*
    BDP1A, BPNPA                               ICC          14                              20   mA

    BDGLA*                                     ICC          90                              115  mA
    BPPGA*

* Measured with no load (BPPGA has no load on drivers C and D).
The additional power dissipation is the result of integrating the termination resistors into the device. ICC is measured with a 100  resistor

  across the driver outputs (BPPGA has terminating resistors on drivers A and B).

Third State

These drivers produce pseudo-ECL levels, and the third-state mode is different than the conventional TTL devices.
When a driver is placed in the third state, the bases of the output transistors are pulled low, bringing the outputs
below the active-low levels. This voltage is typically 2 V for most drivers. In the bidirectional bus application, the
driver of one device, which is in its third state, may be back driven by another driver on the bus whose voltage in the
low state is lower than the third-stated device. This could come about due to differences in the drivers' independent
power supplies. In this case, the device in the third state will control the line, thus clamping the line and reducing
the signal swing. If the difference voltage between the independent power supplies and the drivers is small, then
this consideration can be ignored. In the typical case, the difference voltage can be as much as 1 V without signifi-
cantly affecting the amplitude of the driving signal.

Lucent Technologies Inc.                                                                                                                        3
Quad Differential Drivers                                                                  Data Sheet
BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA                                            January 1999

Electrical Characteristics (continued)

Table 3. Voltage and Current Characteristics

For the variation in VOH and VOL over the temperature range, see Figures 7 and 8.

TA = 40 C to +125 C.*

                        Parameter             Symbol      Min        Typ                    Max                                      Unit
Output Voltages:
                                                 VOL   VOH 1.4  VOH - 1.1             VOH - 0.65                                    V
  Low*
  High*:                                        VOH    VCC - 1.8   VCC - 1              VCC - 0.8                                     V
                                                VOH    VCC - 2.5   VCC - 2              VCC - 1.6                                     V
    BDG1A, BDP1A, BPNGA, BPNPA, BPPGA           VDIFF                                                                                 V
    BDGLA                                                 0.65        1.1                   1.4
    Differential Voltage (VOH VOL)             VOL                                                                                  V
Output Voltages (TA = 0 C to 85 C):                  VOH 1.4  VOH - 1.1             VOH - 0.8
  Low*                                          VOH                                                                                   V
  High*:                                        VOH    VCC - 1.5   VCC - 1              VCC - 0.8                                     V
    BDG1A, BDP1A, BPNGA, BPNPA, BPPGA           VDIFF  VCC - 2.5   VCC - 2              VCC - 1.6                                     V
    BDGLA
    Differential Voltage (VOH VOL)             VOZ       0.8        1.1                   1.4                                       V
Third State, IOH = 1.0 mA, VCC = 4.5 V:         VOZ                                                                                  V
    BDG1A, BDP1A, BPNGA, BPNPA, BPPGA                      --     VOL - 0.5              VOL - 0.2
    BDGLA                                       VIL        --         0.2                   0.5                                       V
Input Voltages:                                  VIL                                                                                  V
  Low, VCC = 5.5 V:                              VIH       --                      --   0.8                                           V
    Data Input                                   VIK       --                                                                         V
    Enable Input                                IOS        2.0                     --   0.7                                          mA
  High, VCC = 4.5 V                                        --
  Clamp, VCC = 4.5 V, II = 5.0 mA                IIL    100                      --   --                                            A
Short-circuit Output Current, VCC = 5.5 V         IIH                                                                                 A
Input Currents, VCC = 5.5 V:                      IIH      --                      --   -1.0                                          A
  Low, VI = 0.4 V                                          --
  High, VI = 2.7 V                               RO        --                      --   --                                            
  Reverse, VI = 5.5 V
Output Resistors:                                          --                      --   -400
  BDP1A, BPNPA, BPPGA
                                                                                   --   20

                                                                                   --   100

                                                                                   220  --

* Values are with terminations as per Figure 4 or equivalent.
The input levels and difference voltage provide zero noise immunity and should be tested only in a static, noise-free environment.
Test must be performed one lead at a time to prevent damage to the device.
See Figure 1 for BPPGA terminations.

4                                                                                       Lucent Technologies Inc.
Data Sheet                                                                            Quad Differential Drivers
January 1999                                BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA

Timing Characteristics

Table 4. Timing Characteristics (See Figures 2 and 3.)

For tP1 and tP2 propagation delays over the temperature range, see Figure 9.

Propagation delay test circuit connected to output (see Figure 6).

TA = 40 C to +125 C, VCC = 5 V 0.5 V.

Parameter                                   Symbol      Min                   Typ                                   Max   Unit

Propagation Delay:                          tP1*        0.8                   1.2                                   2.0     ns
  Input High to Output                                                                                                      ns
  Input Low to Output                       tP2*        0.8                   1.2                                   2.0   ns/pF

Capacitive Delay                            tp          --                    0.02                                  0.03    ns
Disable Time (either E1 or E2):                                                                                             ns
                                            tPHZ        4                     8                                     12
  High-to-high Impedance                                                                                                    ns
  Low-to-high Impedance                     tPLZ        4                     8                                     12      ns
Enable Time (either E1 or E2):                                                                                              ns
  High Impedance to High                    tPZH        4                     8                                     12      ns
  High Impedance to Low                                                                                                     ns
Output Skew, |tP1 tP2|                    tPZL        4                     8                                     12      ns
  |tPHH tPHL|, |tPLH tPLL|                                                                                              ns
  Difference Between Drivers                tskew1      --                    0.1                                   0.3
Rise Time (20%--80%)
Fall Time (80%--20%)                        tskew2      --                    0.2                                   0.5

                                            tskew       --                    --                                    0.3

                                            ttLH        --                    0.7                                   2

                                            ttHL        --                    0.7                                   2

* tP1 and tP2 are measured from the 1.5 V point of the input to the crossover point of the outputs (see Figure 2).
CL = 5 pF. Capacitor is connected from each output to ground.

Lucent Technologies Inc.                                                                                                         5
Quad Differential Drivers                                                                           Data Sheet
BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA                                                     January 1999

Timing Characteristics (continued)

       INPUT                                                                                     2.4 V
   TRANSITION                                                                                    1.5 V
                                                                                                 0.4 V

               tP1                        tP2

   OUTPUTS                                                                                       VOH
                                                                                                 VOL

               tPHH                       tPLL

   OUTPUT                                                                                        VOH
                                                                                                 (VOH + VOL)/2
                                                                                                 VOL

   OUTPUT                                                                                        VOH
   OUTPUT                                                                                        (VOH + VOL)/2
                                                                                                 VOL

               tPHL                       tPLH                                                   VOH
                                           80%                                                   VOL
                   80%
               20%                              20%
                                                    ttHL
                                  ttLH

                                                                                                                12-2677F

                                          Figure 2. Driver Propagation-Delay Timing

          E1*                                                                        3.0 V
                                                                                     1.3 V
         E2                                                                          0.0 V
                                    tPHZ
                                                                                     3.0 V
   OUTPUT                                                                            1.3 V
                                                                                     0.0 V
                                          tPZH
                                                                                     VOH
                                                                                     VOL + 0.2 V
                                                                                     VOL
                                                                                     VOL 0.1 V

   OUTPUT                                                                                        VOL
                                                                                                 VOL 0.1 V
               tPLZ                       tPZL
                                                                                                                              12-2268.dC

* E2 = 1 while E1 changes state.
E1 = 0 while E2 changes state.

Note: In the third state, both outputs (i.e., OUTPUT and OUTPUT) are 0.2 V below the low state.

               Figure 3. Driver Enable and Disable Timing for a High Input

6                                                                                                Lucent Technologies Inc.
Data Sheet                                                                          Quad Differential Drivers
January 1999                              BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA

Test Conditions                                                                                                        Output Characteristics

Parametric values specified under the Electrical Char-                                                                 Figure 6 illustrates typical driver output characteristics.
acteristics and Timing Characteristics sections for the
data transmission driver devices are measured with the                                                                 Included are load lines for two typical termination con-
following output load circuits.
                                                                                                                       figurations.

                                                                                                                                     OUTPUT VOLTAGE (V)

                                                                                                                                     VCC 2 V        VCC 1 V               VCC

                          100

     DO(+)                                   DO()                                                                                                          VOH                                                                            OUTPUT CURRENT (mA)
            200                       200                                                                                                                                           10

                                                                                                                                                            Y LOAD                 20

BDG1A, BPNGA, BDGLA, BPPGA (Gates A & B)                                                                               VOL
                                                                                                                                                                                              30
                                                                                                         12-2271F
                                                                                                                                                                       LOAD

                          100                                                                                                                                                      40

      DO                              DO

BDP1A, BPNPA, BPPGA (Gates C & D)                                                                                                                                                                                                   12-2269F

                                                                                           12-2271.bC                  A. Output Current vs. Output Voltage for Loads
                                                                                                                           Shown in C and D (BDG1A, BDP1A, BPNGA,
                                                                                                                           BPNPA, and BPPGA)

      Figure 4. Driver Test Circuit                                                                                                  OUTPUT VOLTAGE (V)

                                                                                                                       VCC 3 V     VCC 2 V              VCC 1 V         VCC

+5 V                                                                                                                                                  VOH                                                                                  OUTPUT CURRENT (mA)
                                                                                                                                                                                           10

                          110                                                                                                                                                                          20
                                                                                                                                                                    Y LOAD
DUT               110                                                                                                          VOL

                       +60 V                +60 V                                                                                                                                                      30
                    SURGE             + SURGE                                                                                                                       LOAD
                                      
                                   +                                                                                                                                                                   40
                       10 s               10 s
               DURATION                     DURATION                                                                                                                                                                              12-2818aC

                       1 ms                 1 ms                                                                       B. Output Current vs. Output Voltage for Loads
              REPITITION                    REPETITION                                                                     Shown in C and D (BDGLA)

                                                                                                           12-2640.aF                            60         60
                                                                                                                                     DO                                   DO
Note: Surges can be applied simultaneously, but never in opposite
        polarities.                                                                                                                                   90

Figure 5. Lightning-Surge Testing Configuration                                                                                                                                    12-2270F
              (BPNGA, BPNPA, and BPPGA)
                                                                                                                                                C. Y Load

                                                                                                                                                      100

                                                                                                                       DO(+)                                       DO()
                                                                                                                              200                           200

                                                                                                                                                                                   12-2271F

                                                                                                                                                D.  Load

                                                                                                                       Figure 6. Driver Output Current vs. Voltage
                                                                                                                                     Characteristics

Lucent Technologies Inc.                                                                                                                                                                                                                                        7
Quad Differential Drivers                                                                                                                                   Data Sheet
BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA                                                                                                             January 1999

Temperature Characteristics

OUTPUT VOLTAGE RELATIVE TO VCC  0                                                                                                                2.3
                                                                                                                                                 2.1
                                0.5         VOH MAX                                                                     PROPAGATION DELAY (ns)  1.9         RANGE FOR tP1 AND tP2
                                1.0                                                                                                             1.7        MAX
                                                                                                                                                 1.5         MIN
                                1.5                  VOH MIN                                                                                    1.3
                                2.0                                                                                                             1.1     25 0 25 50 75 100
                                             VOL MAX                                                                                             0.9                      TEMPERATURE (C)
                                                                                                                                                 0.7
                                2.5                                                      VOL MIN                                                0.5                                        125 150
                                    50 25  0 25 50 75 100 125 150                                                                              0.3
                                                                                                                                                                                               12-3469aF
                                                  TEMPERATURE (C)                                                                                  50

                                                                                                               12-3467F

Figure 7. VOL and VOH Extremes vs. Temperature for                                                                       Figure 9. Min and Max for tP1 and tP2 Propagation
              100  Load                                                                                                                Delays vs. Temperature

                                                                                                                         Handling Precautions

DIFFERENTIAL VOLTAGE (V)        1.2                                                                                      CAUTION:                        This device is susceptible to damage
                                                                VOH VOL TYP                                                                            as a result of electrostatic discharge.
                                                                                                                                                         Take proper precautions during both
                                1.0                                                                                                                      handling and testing. Follow guide-
                                                                                                                                                         lines such as JEDEC Publication No.
                                0.8                                                                                                                      108-A (Dec. 1988).
                                                                VOH VOL MIN

                                0.6

                                0.4                                                                                      When handling and mounting line driver products,
                                                                                                                         proper precautions should be taken to avoid exposure
                                0            0 25 50 75 100                    125 150                                   to electrostatic discharge (ESD). The user should
                                50 25           TEMPERATURE (C)                                                       adhere to the following basic rules for ESD control:
                                                                                   12-3468F
                                                                                                                         1. Assume that all electronic components are sensi-
Figure 8. Differential Voltage (VOH VOL) vs.                                                                                tive to ESD damage.
              Temperature for 100  Load
                                                                                                                         2. Never touch a sensitive component unless properly
                                                                                                                              grounded.

                                                                                                                         3. Never transport, store, or handle sensitive compo-
                                                                                                                              nents except in a static-safe environment.

8                                                                                                                                                        Lucent Technologies Inc.
Data Sheet                                                          Quad Differential Drivers
January 1999              BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA

ESD Failure Models                                         The HBM ESD threshold voltage presented here was
                                                           obtained by using these circuit parameters.
Lucent employs two models for ESD events that can
cause device damage or failure.                            Table 5. Typical ESD Thresholds for Data
                                                                      Transmission Drivers
1. A human-body model (HBM) that is used by most
     of the industry for ESD-susceptibility testing and          Device      HBM              CDM
     protection-design evaluation. ESD voltage thresh-                    Threshold        Threshold
     olds are dependent on the critical parameters used    BDG1A, BDGLA
     to define the model. A standard HBM (resistance =           BDP1A       >2500            >1000
     1500 , capacitance = 100 pF) is widely used and,                        >2500            >2000
     therefore, can be used for comparison purposes.       BPPGA, BPNGA,     >3000            >2000
                                                                 BPNPA
2. A charged-device model (CDM), which many
     believe is the better simulator of electronics manu-  Table 6. ESD Damage Protection
     facturing exposure.
                                                                          ESD Threat Controls
Tables 5 and 6 illustrate the role these two models play
in the overall prevention of ESD damage. HBM ESD                        Personnel          Processes
testing is intended to simulate an ESD event from a
charged person. The CDM ESD testing simulates              Control       Wrist straps      Static-dissipative
charging and discharging events that occur in produc-      Model         ESD shoes              materials
tion equipment and processes, e.g., an integrated cir-               Antistatic flooring
cuit sliding down a shipping tube.                                                           Air ionization
                                                                    Human-body model
                                                                            (HBM)          Charged-device
                                                                                             model (CDM)

Latch-Up

Latch-up evaluation has been performed on the data transmission drivers. Latch-up testing determines if power-
supply current exceeds the specified maximum due to the application of a stress to the device under test. A device
is considered susceptible to latch-up if the power supply current exceeds the maximum level and remains at that
level after the stress is removed.

Lucent performs latch-up testing per an internal test method that is consistent with JEDEC Standard No. 17 (previ-
ously JC-40.2) "CMOS Latch-Up Standardized Test Procedure."

Latch-up evaluation involves three separate stresses to evaluate latch-up susceptibility levels:

1. dc current stressing of input and output pins.

2. Power supply slew rate.

3. Power supply overvoltage.

Table 7. Latch-Up Test Criteria and Test Results

Data Transmission         Minimum Criteria        dc Current Stress of  Power Supply       Power Supply
      Driver ICs             Test Results                 I/O Pins        Slew Rate         Overvoltage
                                                          150 mA              1 s         1.75 Vmax
                                                          250 mA            100 ns         2.25 Vmax

Based on the results in Table 6, the data transmission drivers pass the Lucent latch-up testing requirements and
are considered not susceptible to latch-up.

Lucent Technologies Inc.                                                                                          9
Quad Differential Drivers                                              Data Sheet
BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA                        January 1999

Outline Diagrams
16-Pin DIP

Dimensions are in millimeters.

                                                    L
                     N

                                            B

        1                                                           W
    PIN #1 IDENTIFIER ZONE
                                                                                   5-4410r.2 (C)
                                            H
                                               SEATING PLANE

                                            0.38 MIN

                2.54 TYP    0.58 MAX

                Number of                      Package Dimensions
                    Pins
   Package           (N)    Maximum Length  Maximum Width Maximum Width Maximum Height
Description                          (L)
                     16                     Without Leads Including Leads Above Board
PDIP3 (Plastic                      20.57
Dual-In-Line                                  (B)            (W)   (H)

   Package)                                 6.48              7.87  5.08

Note: The dimensions in this outline diagram are intended for informational purposes only. For detailed schematics to assist your design efforts,
        please contact your Lucent Technologies Sales Representative.

10                                                                  Lucent Technologies Inc.
Data Sheet                                                                       Quad Differential Drivers
January 1999                           BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA

Outline Diagrams (continued)
16-Pin SOIC (SONB/SOG)

Dimensions are in millimeters.

                                    L
N

                                                       B

1

PIN #1 IDENTIFIER ZONE                                                                W

                                                       H

                                                          SEATING PLANE

                                                                 0.10           0.61

   1.27 TYP                            0.51 MAX        0.28 MAX

                                                                                         5-4414r.3 (C)

                 Number of                                Package Dimensions
                     Pins
    Package           (N)              Maximum Length  Maximum Width Maximum Width    Maximum Height
  Description                                    (L)                                    Above Board
                      16                               Without Leads Including Leads            (H)
SONB (Small-                                   10.11                                           1.73
Outline, Narrow       16                                  (B)            (W)
                                               10.49                                           2.67
      Body)                                               4.01           6.17
SOG (Small-
Outline, Gull-                                           7.62           10.64

      Wing)

Note: The dimensions in this outline diagram are intended for informational purposes only. For detailed schematics to assist your design efforts,
        please contact your Lucent Technologies Sales Representative.

Lucent Technologies Inc.                                                                 11
Quad Differential Drivers                                                                                          Data Sheet
BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA                                                                    January 1999

Outline Diagrams (continued)
16-Pin SOIC (SOJ)

Dimensions are in millimeters.

                                                 L
            N

                                                                                                       B

    1

    PIN #1 IDENTIFIER ZONE                                                                                      W

       1.27 TYP              0.51 MAX        H
                                                 SEATING PLANE
                                                         0.10

                                             0.79 MAX

                                                                                                                   5-4413r.3 (C)

                  Number of                  Package Dimensions
                      Pins
      Package          (N)   Maximum Length  Maximum Width Maximum Width                                        Maximum Height
    Description                        (L)                                                                        Above Board
                                             Without Leads Including Leads                                                (H)
                                     10.41
                                             (B)                                                          (W)            3.18

    SOJ (Small-   16                         7.62                                                         8.81

Outline, J-Lead)

Note: The dimensions in this outline diagram are intended for informational purposes only. For detailed schematics to assist your design efforts,
        please contact your Lucent Technologies Sales Representative.

12                                                                                                              Lucent Technologies Inc.
Data Sheet                                                          Quad Differential Drivers
January 1999              BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA

Power Dissipation                                          The power dissipated in the output is a function of the:

System designers incorporating Lucent data transmis-       s Termination scheme on the outputs
sion drivers in their applications should be aware of
package and thermal information associated with these      s Termination resistors
components.
                                                           s Duty cycle of the output
Proper thermal management is essential to the long-
term reliability of any plastic encapsulated integrated    Package thermal impedance depends on:
circuit. Thermal management is especially important
for surface-mount devices, given the increasing circuit    s Airflow
pack density and resulting higher thermal density. A
key aspect of thermal management involves the junc-        s Package type (e.g., DIP, SOIC, SOIC/NB)
tion temperature (silicon temperature) of the integrated
circuit.                                                   The junction temperature can be calculated using the
                                                           previous equation, after power dissipation levels and
Several factors contribute to the resulting junction tem-  package thermal impedances are known.
perature of an integrated circuit:
                                                           Figure 10 illustrates the thermal impedance estimates
s Ambient use temperature                                  for the various package types as a function of airflow.
                                                           This figure shows that package thermal impedance is
s Device power dissipation                                 higher for the narrow-body SOIC package. Particular
                                                           attention should, therefore, be paid to the thermal man-
s Component placement on the board                         agement issues when using this package type.

s Thermal properties of the board                          In general, system designers should attempt to main-
                                                           tain junction temperature below 125 C. The following
s Thermal impedance of the package                         factors should be used to determine if specific data
                                                           transmission drivers in particular package types meet
Thermal impedance of the package is referred to as         the system reliability objectives:

ja and is measured in C rise in junction temperature      s System ambient temperature

per watt of power dissipation. Thermal impedance is        s Power dissipation
also a function of airflow present in system application.
                                                           s Package type
The following equation can be used to estimate the
junction temperature of any device:                        s Airflow

Tj = TA + PD ja                                            THERMAL RESISTANCE  140                          SOIC/NB
                                                               ja (C/W)       130
where:                                                                         120           J-LEAD SOIC/GULL WING
                                                                               110          DIP
Tj is device junction temperature (C).                                        100     200 400 600 800 1000 1200

TA is ambient temperature (C).                                                 90
                                                                                80
PD is power dissipation (W).                                                    70
                                                                                60
ja is package thermal impedance (junction to ambi-                              50
                                                                                40
ent--C/W).
                                                                                    0
The power dissipation estimate is derived from two fac-
tors:                                                                                  AIRFLOW (ft./min.)

s Internal device power                                                                                      12-2753F

s Power associated with output terminations

Multiplying ICC times VCC provides an estimate of inter-
nal power dissipation.

                                                                               Figure 10. Power Dissipation

Lucent Technologies Inc.                                                                                             13
Quad Differential Drivers                                                     Data Sheet
BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA                               January 1999

Ordering Information

  Part Number  Intern.  Surge        Package Type    Comcode     Former        Former
               Term.    Prot.                                   Pkg. Type       Part #
BDG1A16E        None      No   16-pin, Plastic SOJ   107914186             LG, MG, MGA
BDG1A16E-TR     None      No   Tape & Reel SOJ       107914194     1041    LG, MG, MGA
BDG1A16G        None      No   16-pin, Plastic SOIC  107914160     1041    LG, MG, MGA
BDG1A16G-TR     None      No   Tape & Reel SOIC      107914178     1141    LG, MG, MGA
BDG1A16NB       None      No   Plastic SOIC/NB       107914202     1141    LG, MG, MGA
BDG1A16NB-TR    None      No   Tape & Reel SOIC/NB   107914210     1241    LG, MG, MGA
BDG1A16P        None      No   16-pin, Plastic DIP   107914004     1241    LG, MG, MGA
BDP1A16E       220        No   16-pin, Plastic SOJ   107914293              LP, MP, MPA
BDP1A16E-TR    220        No   Tape & Reel SOJ       107914301       41     LP, MP, MPA
BDP1A16G       220        No   16-pin, Plastic SOIC  107914319     1041     LP, MP, MPA
BDP1A16G-TR    220        No   Tape & Reel SOIC      107914327     1041     LP, MP, MPA
BDP1A16P       220        No   16-pin, Plastic DIP   107914335     1141     LP, MP, MPA
BDGLA16E        None      No   16-pin, Plastic SOJ   107914228     1141         MGL3
BDGLA16E-TR     None      No   Tape & Reel SOJ       107914236                  MGL3
BDGLA16G        None      No   16-pin, Plastic SOIC  107914244       41         MGL3
BDGLA16G-TR     None      No   Tape & Reel SOIC      107914251     1041         MGL3
BDGLA16NB       None      No   Plastic SOIC/NB       107914269     1041         MGL3
BDGLA16NB-TR    None      No   Tape & Reel SOIC/NB   107914277     1141         MGL3
BDGLA16P        None      No   16-pin, Plastic DIP   107914285     1141         MGL3
BPNGA16E        None     Yes   16-pin, Plastic SOJ   107914343     1241
BPNGA16E-TR     None     Yes   Tape & Reel SOJ       107914350     1241           NG
BPNGA16G        None     Yes   16-pin, Plastic SOIC  107914368                    NG
BPNGA16G-TR     None     Yes   Tape & Reel SOIC      107914376       41           NG
BPNGA16NB       None     Yes   Plastic SOIC/NB       107914384     1041           NG
BPNGA16NB-TR    None     Yes   Tape & Reel SOIC/NB   107914392     1041           NG
BPNGA16P        None     Yes   16-pin, Plastic DIP   107914400     1141           NG
BPNPA16E       220       Yes   16-pin, Plastic SOJ   107914418     1141           NG
BPNPA16E-TR    220       Yes   Tape & Reel SOJ       107914426     1241           NP
BPNPA16G       220       Yes   16-pin, Plastic SOIC  107914434     1241           NP
BPNPA16G-TR    220       Yes   Tape & Reel SOIC      107914442                    NP
BPNPA16P       220       Yes   16-pin, Plastic DIP   107949745       41           NP
BPPGA16E       220       Yes   16-pin, Plastic SOJ   107949752     1041           NP
BPPGA16E-TR    220       Yes   Tape & Reel SOJ       107949760     1041           PG
BPPGA16G       220       Yes   16-pin, Plastic SOIC  107949778     1141           PG
BPPGA16G-TR    220       Yes   Tape & Reel SOIC      107949786     1141           PG
BPPGA16P       220       Yes   16-pin, Plastic DIP   107949794                    PG
                                                                     41           PG
                                                                   1041
                                                                   1041
                                                                   1141
                                                                   1141

                                                                     41

14                                                              Lucent Technologies Inc.
Data Sheet                                                          Quad Differential Drivers
January 1999              BDG1A, BDP1A, BDGLA, BPNGA, BPNPA, and BPPGA

Notes

Lucent Technologies Inc.  15
For additional information, contact your Microelectronics Group Account Manager or the following:

INTERNET: http://www.lucent.com/micro

E-MAIL:  docmaster@micro.lucent.com

N. AMERICA: Microelectronics Group, Lucent Technologies Inc., 555 Union Boulevard, Room 30L-15P-BA, Allentown, PA 18103

         1-800-372-2447, FAX 610-712-4106 (In CANADA: 1-800-553-2448, FAX 610-712-4106)

ASIA PACIFIC: Microelectronics Group, Lucent Technologies Singapore Pte. Ltd., 77 Science Park Drive, #03-18 Cintech III, Singapore 118256

         Tel. (65) 778 8833, FAX (65) 777 7495

CHINA:   Microelectronics Group, Lucent Technologies (China) Co., Ltd., A-F2, 23/F, Zao Fong Universe Building, 1800 Zhong Shan Xi Road, Shanghai

         200233 P. R. China Tel. (86) 21 6440 0468, ext. 316, FAX (86) 21 6440 0652

JAPAN:   Microelectronics Group, Lucent Technologies Japan Ltd., 7-18, Higashi-Gotanda 2-chome, Shinagawa-ku, Tokyo 141, Japan

         Tel. (81) 3 5421 1600, FAX (81) 3 5421 1700

EUROPE:  Data Requests: MICROELECTRONICS GROUP DATALINE: Tel. (44) 1189 324 299, FAX (44) 1189 328 148

         Technical Inquiries: GERMANY: (49) 89 95086 0 (Munich), UNITED KINGDOM: (44) 1344 865 900 (Ascot),

         FRANCE: (33) 1 40 83 68 00 (Paris), SWEDEN: (46) 8 594 607 00 (Stockholm), FINLAND: (358) 9 4354 2800 (Helsinki),

         ITALY: (39) 02 6608131 (Milan), SPAIN: (34) 1 807 1441 (Madrid)

Lucent Technologies Inc. reserves the right to make changes to the product(s) or information contained herein without notice. No liability is assumed as a result of their use or application. No
rights under any patent accompany the sale of any such product(s) or information.

Copyright 1999 Lucent Technologies Inc.
All Rights Reserved

January 1999
DS99-144HSI (Replaces DS99-044HSI)
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved