电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

BD616LV4017AIG55

器件型号:BD616LV4017AIG55
厂商名称:BSI
厂商官网:http://www.brilliancesemi.com/
下载文档

器件描述

Very Low Power/Voltage CMOS SRAM 256K X 16 bit

文档预览

BD616LV4017AIG55器件文档内容

         BSI Very Low Power/Voltage CMOS SRAM                                                                                                        BS616LV4017
                                256K X 16 bit

FEATURES

Wide Vcc operation voltage : 2.4~5.5V                                          Data retention supply voltage as low as 1.5V
                                                                                 Easy expansion with CE and OE options
Very low power consumption :                                                   I/O Configuration x8/x16 selectable by LB and UB pin

Vcc = 3.0V C-grade: 26mA (@55ns) operating current                               DESCRIPTION

         I-grade: 27mA (@55ns) operating current                                The BS616LV4017 is a high performance, very low power CMOS Static
                                                                                Random Access Memory organized as 262,144 words by 16 bits and
         C-grade: 21mA (@70ns) operating current                                operates from a wide range of 2.4V to 5.5V supply voltage.
                                                                                Advanced CMOS technology and circuit techniques provide both high
         I-grade: 22mA (@70ns) operating current                                speed and low power features with a typical CMOS standby current of
                                                                                0.45uA at 3.0V/25oC and maximum access time of 55ns at 3.0V/85oC.
         0.45uA (Typ.) CMOS standby current                                     Easy memory expansion is provided by an active LOW chip enable (CE)
                                                                                ,active LOW output enable(OE) and three-state output drivers.
Vcc = 5.0V C-grade: 63mA (@55ns) operating current                              The BS616LV4017 has an automatic power down feature, reducing the
                                                                                power consumption significantly when chip is deselected.
         I-grade: 65mA (@55ns) operating current                                The BS616LV4017 is available in DICE form, JEDEC standard 44-pin
                                                                                TSOP Type II package and 48-ball BGA package.
         C-grade: 53mA (@70ns) operating current

         I-grade: 55mA (@70ns) operating current

         2.0uA (Typ.) CMOS standby current

High speed access time :

-55      55ns

-70      70ns

Automatic power down when chip is deselected

Three state outputs and TTL compatible

Fully static operation

PRODUCT FAMILY

                                                                                 SPEED                   POWER DISSIPATION
                                                                                   ( ns )
PRODUCT FAMILY                OPERATING                              Vcc                             STANDBY                        Operating               PKG TYPE
                            TEMPERATURE                            RANGE        55ns :3.0~5.5V
                                                                                70ns :2.7~5.5V       ( I CCSB1 , Max )                ( I CC , Max )       DICE
                                                                                                                                                           TSOP2-44
                                                                                                Vcc= 3.0V Vcc= 5.0V Vcc =3.0V Vcc =5.0V                    BGA-48-0608
                                                                                                                                    70ns             70ns  DICE
                                                                                                                                                           TSOP2-44
BS616LV4017DC               +0 O C to +70O C                       2.4V ~ 5.5V  55 /70          5uA      30uA 21mA 53mA                                    BGA-48-0608
BS616LV4017EC               -40 OC to +85 OC                       2.4V ~ 5.5V
BS616LV4017AC                                                                   55 /70          10uA 60uA 22mA 55mA
BS616LV4017DI
BS616LV4017EI
BS616LV4017AI

PIN CONFIGURATIONS                                                              BLOCK DIAGRAM

A4   1                          44                           A5
                                                             A6
A3   2                          43                           A7
                                                             OE
A2   3                          42                           UB
                                                             LB
A1   4                          41                           DQ15
                                                             DQ14
A0   5                          40                           DQ13                               A4
                                                             DQ12                               A3
CE   6                          39                           GND
                                                             VCC
DQ0  7                          38                           DQ11                               A2
                                                             DQ10
DQ1  8                          37                           DQ9
                                                             DQ8
DQ2  9                          36                           NC                                 A1       Address
                                                             A8
DQ3  10  BS616LV4017EC          35                           A9                                 A0                              22               2048
                                34                           A10
VCC  11                                                      A11
                                                             A12
GND  12  BS616LV4017EI 33                                                                       A17      Input                      Row                     Memory Array
                                                         32                                                                                                  2048 x 2048
DQ4  13                                                                                         A16
                                                                                                                   Buffer                                                 2048
DQ5  14                         31                                                                                                                            Column I/O
                                                                                                A15                                                        Write Driver
DQ6  15                         30                                                                                                  Decoder                   Sense Amp

DQ7  16                         29                                                              A14                                                                      128
                                                                                                                                                           Column Decoder
WE   17                         28                                                              A13

A17  18                         27

A16  19                         26                                                              A12

A15  20                         25

A14  21                         24                                                                                                  Data

A13  22                         23                                                                                          16               16
                                                                                                DQ0
                                                                                                                                    Input

                                                                                                .     .                             Buffer

                                                                                                .     .

                                                                                                .     .                    16

                                                                                                .     .                              Data        16
                                                                                                                                    Output

                                                                                                DQ15                                Buffer

                                                                                                 CE      Control                                                              14
                                                                                                 WE                                                           Address Input Buffer
                                                                                                  OE                                                   A11 A10 A9 A8 A7 A6 A5
                                                                                                 UB
                                                                                                  LB

                                                                                                Vcc
                                                                                                Gnd

Brilliance Semiconductor, Inc. reserves the right to modify document contents without notice.

R0201-BS616LV4017                                                               1                                                                                               Revision 2.1
                                                                                                                                                                                Jan. 2004
     BSI                                                          BS616LV4017

PIN DESCRIPTIONS

                Name                                                  Function

A0-A17 Address Input               These 18 address inputs select one of the 262,144 x 16-bit words in the RAM.

CE Chip Enable Input               CE is active LOW. Chip enables must be active when data read from or write to the
WE Write Enable Input              device. if chip enable is not active, the device is deselected and is in a standby power
OE Output Enable Input             mode. The DQ pins will be in the high impedance state when the device is deselected.
LB and UB Data Byte Control Input  The write enable input is active LOW and controls read and write operations. With the
                                   chip selected, when WE is HIGH and OE is LOW, output data will be present on the
                                   DQ pins; when WE is LOW, the data present on the DQ pins will be written into the
                                   selected memory location.
                                   The output enable input is active LOW. If the output enable is active while the chip is
                                   selected and the write enable is inactive, data will be present on the DQ pins and they
                                   will be enabled. The DQ pins will be in the high impedance state when OE is inactive.
                                   Lower byte and upper byte data input/output control pins.

DQ0 - DQ15 Data Input/Output       These 16 bi-directional ports are used to read data from or write data into the RAM.
Ports                              Power Supply

Vcc

Gnd                                Ground

TRUTH TABLE

     MODE          CE WE OE        LB UB         D0~D7   D8~D15   Vcc CURRENT
                                                 High Z   High Z     I , I CCSB CCSB1
Not selected       H  X       X    X       X     High Z   High Z     I , I CCSB CCSB1
                                                 High Z   High Z           ICC
(Power Down)       X  X       X    H       H     High Z   High Z           ICC
                                                  Dout     Dout            ICC
Output Disabled    L  X       X    H       H     High Z    Dout            ICC
                   L  H       H                   Dout    High Z           ICC
                                   X       X                               ICC
                                                   Din      Din            ICC
                                   L       L         X      Din            ICC
                                                   Din       X
     Read          L  H       L    H       L

                                   L       H

                                   L       L

     Write         L  L       X    H       L

                                   L       H

R0201-BS616LV4017                             2                                        Revision 2.1
                                                                                       Jan. 2004
              BSI                                                                                  BS616LV4017

ABSOLUTE MAXIMUM RATINGS(1)                                            OPERATING RANGE

SYMBOL            PARAMETER            RATING       UNITS                RANGE                AMBIENT              Vcc
VTERM                                                                 Commercial        TEMPERATURE           2.4V ~ 5.5V
TBIAS        Terminal Voltage with       -0.5 to       V                                                      2.4V ~ 5.5V
TSTG         Respect to GND             Vcc+0.5       OC                Industrial        0 O C to +70 O C
              Temperature Under Bias   -40 to +85      OC
                                                                                          -40 O C to +85 O C
              Storage Temperature      -60 to +150

PT            Power Dissipation           1.0            W
IOUT          DC Output Current
                                          20        mA                  CAPACITANCE (1) (TA = 25oC, f = 1.0 MHz)

1. Stresses greater than those listed under ABSOLUTE MAXIMUM           SYMBOL        PARAMETER     CONDITIONS  MAX.         UNIT
   RATINGS may cause permanent damage to the device. This is a            CIN                         VIN=0V     6           pF
   stress rating only and functional operation of the device at these    CDQ         Input           VI/O=0V     8           pF
   or any other conditions above those indicated in the operational                  Capacitance
                                                                                     Input/Output
                                                                                     Capacitance

sections of this specification is not implied. Exposure to absolute 1. This parameter is guaranteed and not 100% tested.
maximum rating conditions for extended periods may affect

reliability.

DC ELECTRICAL CHARACTERISTICS ( TA = -40 to + 85oC )

PARAMETER          PARAMETER                        TEST CONDITIONS                      MIN. TYP.(1) MAX. UNITS
    NAME

VIL                Guaranteed Input Low                                        Vcc=3.0V            --          0.8
                                                                                                                             V
                   Voltage (2)                                                           -0.5
                                                                                                               0.8
                                                                               Vcc=5.0V

VIH                Guaranteed Input High                                       Vcc=3.0V 2.0        --                       V
                   Voltage (2)
                                                                                                               Vcc+0.3

                                                                               Vcc=5.0V 2.2

IIL                Input Leakage Current Vcc = Max, VIN = 0V to Vcc                      --        --          1            uA

ILO                Output Leakage Current  Vcc = Max, CE = V IH , or OE,= V IH           --        --          1            uA
                                           VI/O = 0V to Vcc

                                                                             Vcc=3.0V    --                    0.4          V

VOL                Output Low Voltage      Vcc = Max, I OL = 2.0mA                                 --

                                                                             Vcc=5.0V                          0.4

VOH                Output High Voltage Vcc = Min, IOH = -1.0mA               Vcc=3.0V 2.4                      --           V
                                                                                                        --

                                                                             Vcc=5.0V 2.4

      (5)          Operating Power         CE=VIL ,IDQ= 0mA, 70ns            Vcc=3.0V              --          22           mA

ICC                                                 (3)                                  --

                   Supply Current          F=Fmax                      70ns  Vcc=5.0V                          55

                                                                               Vcc=3.0V                        0.5
                                                                                                                            mA
ICCSB              Standby Current-TTL CE = V ,IH I = DQ 0mA                             --        --
                                                                                                               1.0
                                                                               Vcc=5.0V

            (4)    Standby Current-CMOS CE  Vcc-0.2V,                          Vcc=3.0V            0.45 10

ICCSB1                                     VIN  Vcc - 0.2V or VIN 0.2V Vcc=5.0V          --                                 uA

                                                                                                   2.0         60

1. Typical characteristics are at TA = 25oC.
2. These are absolute values with respect to device ground and all overshoots due to system or tester notice are included.
3. Fmax = 1/tRC .
4. IccSB1_MAX. is 5uA/30uA at Vcc=3.0V/5.0V and TA=70oC.
5. Icc_MAX. is 27mA(@3.0V)/65mA(@5.0V) under 55ns operation.

R0201-BS616LV4017                                           3                                                       Revision 2.1
                                                                                                                    Jan. 2004
     BSI                                                                             BS616LV4017

DATA RETENTION CHARACTERISTICS ( TA = -40 to + 85oC )

SYMBOL             PARAMETER                           TEST CONDITIONS      MIN. TYP. (1) MAX.     UNITS
                                                                                                       V
VDR                Vcc for Data Retention   CE  Vcc - 0.2V                  1.5          --   --
                                            VIN  Vcc - 0.2V or VIN  0.2V                              uA
                                                                                                      ns
ICCDR (3)          Data Retention Current   CE  Vcc - 0.2V                  --           0.3  1.3     ns
tCDR                                        VIN  Vcc - 0.2V or VIN  0.2V
  tR               Chip Deselect to Data                                    0            --   --
                   Retention Time           See Retention Waveform
                   Operation Recovery Time
                                                                            TRC (2)      --   --

1. Vcc = 1.5V, TA = + 25OC

2. tRC = Read Cycle Time
3. IccDR_MAX. is 0.8uA at TA=70OC.

LOW VCC DATA RETENTION WAVEFORM ( CE Controlled )

Vcc                                               Vcc  Data Retention Mode  Vcc
CE                                                           VDR  1.5V
                                               t CDR                           tR
                                                        CE  Vcc - 0.2V
                                            VIH                                     VIH

R0201-BS616LV4017                                      4                                           Revision 2.1
                                                                                                   Jan. 2004
BSI                                                                                       BS616LV4017

AC TEST CONDITIONS                                                       KEY TO SWITCHING WAVEFORMS

(Test Load and Input/Output Reference)

Input Pulse Levels                  Vcc / 0V

                                                                        WAVEFORM         INPUTS                OUTPUTS

Input Rise and Fall Times           1V/ns                                                MUST BE               MUST BE
                                                                                         STEADY                STEADY
Input and Output                    0.5Vcc
Timing Reference Level                                                                   MAY CHANGE            WILL BE
                                    CL = 30pF+1TTL                                       FROM H TO L           CHANGE
Output Load                         CL = 100pF+1TTL                                                            FROM H TO L
                                                                                         MAY CHANGE
                                                                                         FROM L TO H           WILL BE
                                                                                                               CHANGE
                                                                                               ,               FROM L TO H
                                                                                         DON T CARE:
                                                                                         ANY CHANGE            CHANGE :
                                                                                         PERMITTED             STATE
                                                                                         DOES NOT              UNKNOWN
                                                                                         APPLY
                                                                                                               CENTER
                                                                                                               LINE IS HIGH
                                                                                                               IMPEDANCE
                                                                                                               "OFF "STATE

AC ELECTRICAL CHARACTERISTICS ( TA = -40 to + 85oC )
   READ CYCLE

    JEDEC          PARAMETER                          DESCRIPTION                CYCLE TIME : 70ns     CYCLE TIME : 55ns      UNIT
PARAMETER               NAME                                                         (Vcc = 2.7~5.5V)       (Vcc = 3.0~5.5V)
                                    Read Cycle Time                                                                            ns
     NAME                t          Address Access Time                           MIN. TYP. MAX.        MIN. TYP. MAX.         ns
      t                        RC   Chip Select Access Time                                                                    ns
                                    Data Byte Control Access Time                70  --  --            55 --   --              ns
            AVAX         t          Output Enable to Output Valid                                                              ns
                               AA   Chip Select to Output Low Z                  --  -- 70             --  -- 55               ns
      t                             Data Byte Control to Output Low Z                                                          ns
            AVQV         t          Output Enable to Output in Low Z             --  -- 70             --  -- 55               ns
                               ACS  Chip Deselect to Output in High Z                                                          ns
      t                             Data Byte Control to Output High Z  (LB,UB)  --  -- 35             --  -- 30               ns
            ELQV         t (1)      Output Disable to Output in High Z  (LB,UB)                                                ns
                               BA                                       (LB,UB)  --  -- 35             --  -- 30
      t                             Data Hold from Address Change                                                              ns
            BA           t                                                       10 --   --            10 --   --
                               OE
      t                                                                          5   --  --            5   --  --
            GLQV         t
                               CLZ                                               5   --  --            5   --  --
     t
            E1LQX        t                                                       --  --  35            --  --  30
                               BE
      t                                                                          --  --  35            --  --  30
            BE           t
                               OLZ                                               --  --  30            --  --  25
      t
            GLQX         t                                                       10 --   --            10 --   --
                               CHZ
      t
            EHQZ         t
                               BDO
      t
            BDO          t
                               OHZ
      t
            GHQZ         t
                               OH
      t
            AXOX

NOTE :
  1. tBA is 35ns/30ns (@speed=70ns/55ns) with address toggle. ; tBA is 70ns/55ns (@speed=70ns/55ns) without address toggle.

R0201-BS616LV4017                                    5                                                         Revision 2.1
                                                                                                               Jan. 2004
BSI                                                                                BS616LV4017

SWITCHING WAVEFORMS (READ CYCLE)                                                         t OH

READ CYCLE1 (1,2,4)                                                                        t (5)
                                                                            t RC                        CHZ

ADDRESS                                                                              t BDO

                            t AA                                                          t OH
                                                                                     t (5)
                      t OH
                                                                                           OHZ
D OUT
                                                                                     t (1,5)
READ CYCLE2 (1,3,4)         t ACS                                                            CHZ
              CE                   t BA
              LB,UB                                                               t BDO
              D OUT                 t BE
                                                                                                                Revision 2.1
                           (5)                                                                                  Jan. 2004

                      t CLZ

READ CYCLE3 (1,4)                                                          t RC
             ADDRESS                                             t AA

OE

                                                                 t OE

CE                                   t OLZ
LB,UB                          t (5) ACS
                            t CLZ

                                        t BA

                                    t BE

            D OUT

NOTES:
1. WE is high in read Cycle.

2. Device is continuously selected when CE = VIL.

3. Address valid prior to or coincident with CE transition low.

4. OE = VIL .

5. The parameter is guaranteed but not 100% tested.

R0201-BS616LV4017                                                6
BSI                                                                                                                              BS616LV4017

AC ELECTRICAL CHARACTERISTICS ( TA = -40 to + 85oC )
   WRITE CYCLE

    JEDEC          PARAMETER       DESCRIPTION                                                             CYCLE TIME : 70ns     CYCLE TIME : 55ns     UNIT
PARAMETER               NAME                                                                                   (Vcc = 2.7~5.5V)      (Vcc = 3.0~5.5V)
                                                                                                                                                        ns
     NAME               tWC                                                                                 MIN. TYP. MAX.        MIN. TYP. MAX.        ns
                        tCW                                                                                                                             ns
     tAVAX              tAS        Write Cycle Time                                                        70  --      --        55 --   --             ns
     tE1LWH             tAW                                                                                                                             ns
     t                  tWP        Chip Select to End of Write                                             70 --       --        55 --   --             ns
                        tWR                                                                                                                             ns
            AVWL        t (1)      Address Setup Time                                                      0   --      --        0   --  --             ns
                                                                                                                                                        ns
     tAVWH                     BW  Address Valid to End of Write                                           70 --       --        55 --   --             ns
     t                                                                                                                                                  ns
                        tWHZ       Write Pulse Width                                                       35 --       --        30 --   --
            WLWH        tDW                                                                                                                             ns
                        tDH        Write recovery Time                                      (CE,WE)        0   --      --        0   --  --
     tWHAX              tOHZ
     tBW                           Date Byte Control to End of Write                              (LB,UB)  30 --       --        25 --   --
     t                  tOW
                                   Write to Output in High Z                                               --  --      30        --  --  25
            WLQZ
                                   Data to Write Time Overlap                                              30 --       --        25 --   --
     tDVWH
     tWHDX                         Data Hold from Write Time                                               0   --      --        0   --  --
     tGHQZ
                                   Output Disable to Output in High Z                                      --  --      30        --  --  25
     tWHOX
                                   End of Write to Output Active                                           5   --      --        5   --  --

NOTE :
  1. tBW is 30ns/25ns (@speed=70ns/55ns) with address toggle. ; tBW is 70ns/55ns (@speed=70ns/55ns) without address toggle.

SWITCHING WAVEFORMS (WRITE CYCLE)
    WRITE CYCLE1 (1)

ADDRESS                                                                                              t WC

OE                                                                                                         (10)             (3)

                                                                                       (5)           t CW              t WR
                                                                                                       t BW
CE                                                                                                                             (3)
                                                                                                     t WP
LB,UB                                                                                       t AW                       t DH
WE                                                                                                            (2)
D OUT                              t AS
                                                                                                                 t DW
                                   (4,11)

                                    t OHZ

D IN

R0201-BS616LV4017                                                 7                                                                      Revision 2.1
                                                                                                                                         Jan. 2004
   BSI                                                                              BS616LV4017

WRITE CYCLE2 (1,6)                  t WC
             ADDRESS
             CE                                                   (10)
             LB,UB
             WE                            t CW
             D OUT
             D IN           (5)

                                    t BW

                              t AW  t WP                                      t WR
                                                                                        (3)
                            (4,11)          (2)

                      t AS  t WHZ

                                                                              t OW                          (7)  (8)

                                                                        t DW

                                                                              t DH                   (8,9)

NOTES:
1. WE must be high during address transitions.
2. The internal write time of the memory is defined by the overlap of CE and WE low. All signals

   must be active to initiate a write and any one signal can terminate a write by going inactive.
   The data input setup and hold timing should be referenced to the second transition edge of
   the signal that terminates the write.
3. TWR is measured from the earlier of CE or WE going high at the end of write cycle.
4. During this period, DQ pins are in the output state so that the input signals of opposite phase
   to the outputs must not be applied.
5. If the CE low transition occurs simultaneously with the WE low transitions or after the WE
   transition, output remain in a high impedance state.

6. OE is continuously low (OE = VIL ).

7. DOUT is the same phase of write data of this write cycle.

8. DOUT is the read data of next address.
9. If CE is low during this period, DQ pins are in the output state. Then the data input signals of

   opposite phase to the outputs must not be applied to them.

10. TCW is measured from the later of CE going low to the end of write.
11. The parameter is guaranteed but not 100% tested.

R0201-BS616LV4017           8                                                                                    Revision 2.1
                                                                                                                 Jan. 2004
   BSI                                    BS616LV4017

ORDERING INFORMATION               SPEED
                                    55: 55ns
          BS616LV4017 X X Z Y Y     70: 70ns
                                    PKG MATERIAL
                                    -: Normal
                                    G: Green
                                    P: Pb free
                                    GRADE
                                    C: +0oC ~ +70oC

                                     I: -40oC ~ +85oC

                                     PACKAGE
                                     E: TSOP2-44
                                     A: BGA-48-0608
                                     D: DICE

       Note:
       BSI (Brilliance Semiconductor Inc.) assumes no responsibility for the application or use of any product or circuit described herein. BSI does not authorize its products
       for use as critical components in any application in which the failure of the BSI product may be expected to result in significant injury or death, including life-support
       systems and critical medical instruments.

PACKAGE DIMENSIONS

                   TSOP2-44

R0201-BS616LV4017                9  Revision 2.1
                                    Jan. 2004
   BSI                                                                                                   BS616LV4017

PACKAGE DIMENSIONS (continued)                              0.25 0.05                     NOTES:
                                                                                                         1: CONTROLLING DIMENSIONS ARE IN MILLIMETERS.
                                   SIDE VIEW                                                             2: PIN#1 DOT MARKING BY LASER OR PAD PRINT.
                                                                                                         3: SYMBOL "N" IS THE NUMBER OF SOLDER BALLS.
                                                      D 0.1
                                                        D1e                                  N   D    E    D1    E1
   1.4 Max.
                                                                                             48  8.0  6.0  5.25  3.75

                                                                                                           SOLDER BALL 0.35 0.05

                                                                          E1
                                                                                    E 0.1

VIEW A

        48 mini-BGA (6 x 8mm)

R0201-BS616LV4017                                                         10                                           Revision 2.1
                                                                                                                       Jan. 2004
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved