电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

AZ100LVEL16VTNC+

器件型号:AZ100LVEL16VTNC+
文件大小:2207.73KB,共13页
厂商名称:Arizona Microtek
厂商官网:azmicrotek.com
下载文档

器件描述

ecl/Pecl oscillator gain stage & buffer with selectable enable

AZ100LVEL16VTNC+器件文档内容

                                         AZ100LVEL16VT                                   ARIZONA MICROTEK, INC.

            ECL/PECL Oscillator Gain Stage & Buffer with Selectable Enable

FEATURES                                                                  PACKAGE AVAILABILITY

•  High Bandwidth for ≥1GHz                            PACKAGE               PART NUMBER         MARKING                             NOTES

•  Similar Operation as                                                                          P9

   AZ100LVEL16VR except in                      MLP 8 (2x2x0.75)          AZ100LVEL16VTNA                             1,2,3

   Disabled Condition: QHG is High              MLP 8 (2x2x0.75)

•  Operating Range of 3.0V to 5.5V              RoHS Compliant /          AZ100LVEL16VTNA+       P9+                             1,2

•  Minimizes External Components                Lead (Pb) Free                                   

•  Selectable Enable Polarity and               MLP 8 (2x2x0.75)          AZ100LVEL16VTNB        P8                              1,2,4

   Threshold (CMOS/TTL or PECL)                                                                  

•  Available in a 3x3 mm or 2x2 mm              MLP 8 (2x2x0.75)                                 P8+

   MLP Package                                  RoHS Compliant /          AZ100LVEL16VTNB+                            1,2

•  S-Parameter (.s2p) and IBIS Model            Lead (Pb) Free

   Files Available on Arizona Microtek          MLP 8 (2x2x0.75)          AZ100LVEL16VTNC        P2                              1,2,5

   Website                                                                                       

                                                MLP 8 (2x2x0.75)                                 P2+

                                                RoHS Compliant /          AZ100LVEL16VTNC+                            1,2

                                                Lead (Pb) Free

                                                MLP 8 (2x2x0.75)          AZ100LVEL16VTND        P3                              1,2

                                                                                                

                                                MLP 8 (2x2x0.75)                                 P3+

                                                RoHS Compliant /          AZ100LVEL16VTND+                            1,2

                                                Lead (Pb) Free

                                                                                                 AZM

                                                MLP 16 (3x3)              AZ100LVEL16VTL         16T                             1,2

                                                                                                

                                                MLP 16 (3x3) RoHS                                AZM+

                                                Compliant / Lead (Pb)     AZ100LVEL16VTL+        16T                             1,2

                                                Free                                             

                                                DIE                       AZ100LVEL16VTXP        N/A                             6

                                                1           Add R1 at end of part number for 7 inch (1K parts), R2 for 13 inch (2.5K parts) Tape

                                                            & Reel.

                                                2           Date code format: “Y” or “YY” for year followed by “WW” for week.

                                                3           Parts marked TNA for date codes prior to 4WW (prior to 2004).

                                                4           Parts marked TNB for date codes prior to 4WW (prior to 2004).

                                                5           Parts marked TNC for date codes prior to 4WW (prior to 2004).

DESCRIPTION                                     6           Waffle Pack

   The AZ100LVEL16VT is a specialized oscillator gain stage with high gain output buffer including an enable.

The QHG/Q¯ HG outputs have a voltage gain several times greater than the Q/Q¯ outputs.

MLP 16, 3x3 mm Package (VTL) or DIE (VTX)

   The  AZ100LVEL16VTL       and    AZ100LVEL16VTX               provide  a  selectable  enable  input    (EN)             that  allows

continuous  oscillator  operation.  See  truth  table  for  the  Enable   function.  If  Enable  pull-up  is  desired            in  the

CMOS/TTL mode, an external ≤20 kΩ resistor connecting EN to VCC will override the on-chip pull-down resistor.

When disabled, the QHG output is forced high and the Q¯ HG output is forced low. The AZ100LVEL16VTL/VTX also

provides a VBB and 470 Ω internal bias resistors from D to VBB and D¯ to VBB. The VBB pin can support 1.5 mA

sink/source current. Bypassing VBB to ground with a 0.01 μF capacitor is recommended.

   The outputs Q and Q¯ each have a selectable on-chip pull-down current source. See truth table below for current

source functions. External resistors may also be used to increase pull-down current to a maximum total of 25 mA.

   1630 S. STAPLEY DR., SUITE 127 • MESA, ARIZONA 85204 • USA • (480) 962-5881 • FAX (480) 890-2541

                                                www.azmicrotek.com
     AZ100LVEL16VT

         Outputs QHG and Q¯ HG each have an optional on-chip pull-down current source of 10 mA.          When pad/pin VEEP is

     left open (NC), the output current sources are disabled and the QHG /Q¯ HG operate as standard PECL/ECL. When VEEP

     is connected to VEE, the current sources are activated. The QHG /Q¯ HG pull-down current can be decreased, by using a

     resistor to connect VEEP to VEE. (See graph on page 5.)

     MLP 8, 2x2 mm Package, VTNA, VTNB, VTNC & VTND Versions

         All MLP 8, 2x2mm versions of the AZ100LVEL16VT provide an enable input that allows continuous oscillator

     operation. VTNA and VTNB utilize an enable (E¯N¯ ) that operates in the PECL/ECL mode. When the E¯N¯ input is

     LOW, the Q¯ and QHG/Q¯ HG outputs follow the data inputs. When E¯N¯ is HIGH, the QHG output is forced high and the

     Q¯ HG output is forced low. VTNC and VTND utilize an enable (EN) that operates in the CMOS/TTL mode. When the

     EN input is HIGH, the Q¯ and QHG/Q¯ HG outputs follow the data inputs. When EN is LOW, the QHG output is forced

     high and the Q¯ HG output is forced low.

         For VTNA and VTND, both D and D¯ inputs are brought out and tied to the VBB pin through 470 Ω internal bias

     resistors. In VTNB and VTNC, the D¯ input is internally tied directly to the VBB pin and the D input is tied to the VBB

     pin through a 470 Ω internal bias resistor. Bypassing VBB to ground with a 0.01 μF capacitor is recommended.

         All MLP 8, 2x2mm versions (VTNA, VTNB, VTNC & VTND) have the Q, QHG, and Q¯ HG current sources

     disabled, while the Q¯ output operates with a 4 mA current source to VEE.

     NOTE: Specifications in the ECL/PECL tables are valid when thermal equilibrium is established.

           ENABLE TRUTH TABLE

           MLP 16 (VTL) or DIE (VTX)                                                           4mA EA.

                                                                                Q

EN-SEL     EN                                  Q/Q¯  QHG      Q¯ HG             Q                                             CS-SEL

NC         PECL Low, VEE or NC                 Data  Data     Data              D                                             QHG

NC         PECL High or VCC                    Data  High     Low               D

VEE*       CMOS Low or VEE                     Data  High     Low                                                             QHG

VEE*       CMOS High or VCC                    Data  Data     Data              470 Ω   470 Ω

                                                                                VBB                      10mA EA.

VEE*       NC, no external pull-up             Data  High     Low

VEE*       NC, with ≤20kΩ to VCC               Data  Data     Data

*Connections to VCC or VEE must be less than 1Ω.                                EN                                            VEEP

                                                                         CMOS / TTL                                           VEE

           PIN DESCRIPTION                                               THRESHOLD                                            EN-SEL

      PIN                    FUNCTION                                                  MLP 16  (VTL) or  DIE (VTX)

D/D¯       Data Inputs

Q/Q¯       Data Outputs

QHG/Q¯ HG  Data Outputs w/High Gain                                             CURRENT SOURCE TRUTH TABLE

VBB        Reference Voltage Output                                                    MLP 16 (VTL) or DIE (VTX)

EN-SEL     Selects Enable Logic                                                 CS-SEL           Q                  Q¯

EN/E¯N¯    Enable Input                                                         NC      4mA typ.         4mA typ.

CS-SEL     Selects Q and Q¯ Current Source Magnitude                            VEE*    8mA typ.         8mA typ.

VEEP       Optional QHG and Q¯ HG Current Sources                               VCC*    0                4mA typ.

VEE        Negative Supply

VCC        Positive Supply                                                      *Connections to VCC or VEE must be less than 1Ω.

     April 2007 * REV - 9                            www.azmicrotek.com

                                                              2
     AZ100LVEL16VT

Absolute Maximum  Ratings are those values beyond which                      device  life  may be impaired.

        Symbol                                Characteristic                                      Rating                              Unit

        VCC                   PECL Power Supply        (VEE = 0V)                                 0 to +8.0                           Vdc

        VI                    PECL Input Voltage        (VEE = 0V)                                0 to +6.0                           Vdc

        VEE                   ECL Power Supply         (VCC = 0V)                                 -8.0 to 0                           Vdc

        VI                    ECL Input Voltage        (VCC = 0V)                                 -6.0 to 0                           Vdc

                              Output Current  QHG/Q¯ HG --- Continuous                            50

        IOUT                                            --- Surge                                 100                                 mA

                              Output Current      Q/Q¯   --- Continuous                           25

                                                         --- Surge                                50

        TA                    Operating Temperature Range                                         -40 to +85                          °C

        TSTG                  Storage Temperature Range                                           -65 to +150                         °C

100K ECL DC Characteristics (VEE = -3.0V to -5.5V, VCC = GND)

Symbol        Characteristic                  -40°C                           0°C                              25°C                85°C          Unit

                                     Min                Max         Min              Max          Min                Max    Min           Max

VOH     Output HIGH Voltage2         -1045              -835        -995             -835         -995               -835   -995          -835   mV

VOH     Output HIGH Voltage4         -1085              -880        -1025            -880         -1025              -880   -1025         -880   mV

VOL     Output LOW Voltage2,4        -1925              -1555       -1900          -1620          -1900              -1620  -1900        -1620   mV

        Input HIGH Voltage

VIH           D/D¯ , EN/E¯N¯ (PECL)  -1165              -880        -1165            -880         -1165              -880   -1165         -880   mV

                EN (CMOS/TTL)        VEE+2000           VCC         VEE+2000         VCC          VEE+2000           VCC    VEE+2000       VCC

        Input LOW Voltage

VIL           D/D¯ , EN/E¯N¯ (PECL)  -1810              -1475       -1810          -1475          -1810              -1475  -1810        -1475   mV

                EN (CMOS/TTL)        VEE          VEE + 800             VEE        VEE + 800          VEE      VEE + 800    VEE       VEE + 800

VBB     Reference Voltage            -1390              -1250       -1390          -1250          -1390              -1250  -1390        -1250   mV

IIL     Input LOW Current EN3        0.5                                0.5                           0.5                   0.5                  μA

IIH     Input HIGH Current EN3                          150                          150                             150                   150   μA

IEE     Power Supply Current1                           48                           48                              48                     54   mA

1.   Specified with VEEP and CS-SEL open for VTL and VTX. Subtract 4mA for VTNA, VTNB, VTNC & VTND.

2.   Specified with VEEP and CS-SEL connected to VEE for VTL and VTX only.

3.   Specified with EN-SEL open for VTL and VTX only.

4.   Specified with QHG/Q¯ HG connected with 50 Ω to VCC –2V for VTNA, VTNB, VTNC & VTND.

100K LVPECL DC Characteristics (VEE = GND, VCC = +3.3V)

Symbol        Characteristic                  -40°C                           0°C                              25°C                85°C          Unit

                                     Min                Max         Min              Max          Min                Max    Min           Max

VOH     Output HIGH Voltage1,3       2255               2465        2305             2465         2305               2465   2305          2465   mV

VOH     Output HIGH Voltage1,5       2215               2420        2275             2420         2275               2420   2275          2420   mV

VOL     Output LOW Voltage1,3,5      1375               1745        1400             1655         1480               1680   1400          1680   mV

        Input HIGH Voltage

VIH         D/D¯ , EN/E¯N¯ (PECL)1   2135               2420        2135             2420         2135               2420   2135          2420   mV

                EN (CMOS/TTL)        2000               VCC         2000             VCC          2000               VCC    2000           VCC

        Input LOW Voltage

VIL         D/D¯ , EN/E¯N¯ (PECL)1   1490               1825        1490             1825         1490               1825   1490          1825   mV

                EN (CMOS/TTL)        GND                800         GND              800          GND                800    GND            800

VBB     Reference Voltage1           1910               2050        1910             2050         1910               2050   1910          2050   mV

IIL     Input LOW Current     EN4    0.5                                0.5                           0.5                   0.5                  μA

IIH     Input HIGH Current EN4                          150                          150                             150                   150   μA

IEE     Power Supply Current2                           48                           48                              48                     54   mA

1.   For supply voltages other that 3.3V, use the ECL table values and ADD supply voltage value.

2.   Specified with VEEP and CS-SEL open for VTL and VTX. Subtract 4mA for VTNA, VTNB, VTNC & VTND.

3.   Specified with VEEP and CS-SEL connected to VEE for VTL and VTX only.

4.   Specified with EN-SEL open for VTL and VTX only.

5.   Specified with QHG/Q¯ HG connected with 50 Ω to VCC –2V for VTNA, VTNB, VTNC & VTND.

     April 2007 * REV - 9                               www.azmicrotek.com

                                                                    3
         AZ100LVEL16VT

100K PECL DC Characteristics (VEE = GND, VCC = +5.0V)

Symbol       Characteristic                                 -40°C                      0°C                      25°C                   85°C                      Unit

                                                      Min          Max           Min           Max        Min         Max        Min                  Max

VOH          Output HIGH Voltage1,3                   3955         4165          4005          4165       4005        4165       4005                 4165       mV

VOH          Output HIGH Voltage1,5                   3915         4120          3975          4120       3975        4120       3975                 4120       mV

VOL          Output LOW Voltage1,3,5                  3075         3445          3100          3338       3100        3338       3100                 3338       mV

             Input HIGH Voltage

VIH          D/D¯ , EN/E¯N¯ (PECL)1                   3835         4120          3835          4120       3835        4120       3835                 4120       mV

             EN (CMOS/TTL)                            2000         VCC           2000          VCC        2000        VCC        2000                 VCC

             Input LOW Voltage

VIL          D/D¯ , EN/E¯N¯ (PECL)1                   3190         3525          3190          3525       3190        3525       3190                 3525       mV

             EN (CMOS/TTL)                            GND          800        GND              800        GND         800        GND                  800

VBB          Reference Voltage1                       3610         3750          3610          3750       3610        3750       3610                 3750       mV

IIL          Input LOW Current        EN4             0.5                        0.5                      0.5                    0.5                             μA

IIH          Input HIGH Current       EN4                          150                         150                    150                             150        μA

IEE          Power Supply Current2                                 48                          48                     48                              54         mA

1.       For supply voltages other that 5.0V, use the ECL table values and ADD supply voltage value.

2.       Specified with VEEP and CS-SEL open for VTL and VTX. Subtract 4mA for VTNA, VTNB, VTNC & VTND.

3.       Specified with VEEP and CS-SEL connected to VEE for VTL and VTX only.

4.       Specified with EN-SEL open for VTL and VTX only.

5.       Specified with QHG/Q¯ HG connected with 50 Ω to VCC –2V for VTNA, VTNB, VTNC & VTND.

AC Characteristics (VEE = -3.0V to -5.5V; VCC = GND or VEE = GND; VCC = +3.0V to +5.5V)

Symbol       Characteristic                                 -40°C                      0°C                      25°C                   85°C                      Unit

                                                      Min   Typ          Max     Min   Typ           Max  Min   Typ        Max   Min   Typ                 Max

tPLH / tPHL  Propagation Delay

             D to Q/Q¯ Outputs1       (SE)                               400                         400                    400                             430  ps

             D to QHG/Q¯ HG Outputs1  (SE)                               550                         550                    550                             630

tSKEW        Duty Cycle Skew2         (SE)                  5            20                 5        20         5           20         5                    20   ps

VPP          Minimum Input Swing3 DIFF                80                         80                       80                     80                              mV

                                      SE              160                        160                      160                    160

tr / tf      Output Rise/Fall Times1                  100                260     100                 260  100               260  100                        260  ps

             (20% - 80%)

1.       For VTL and VTX, output specified with VEEP and CS-SEL connected to VEE with an AC coupled 50Ω load. For VTNA, VTNB, VTNC &

         VTND, AC coupled 50Ω on Q¯ to VCC –2V and DC coupled 50Ω to VCC –2V on QHG/Q¯ HG.

2.       Duty cycle skew is the difference between a tPLH and tPHL propagation delay through a device.

3.       VPP is the minimum peak-to-peak input swing for which AC parameters guaranteed. The device has a voltage gain of ≈ 20 to Q/Q¯ outputs and a

         voltage gain of ≈ 100 to QHG/Q¯ HG outputs.

                                           D

             EN (VTL, VTX); EN (VTNA, VTNB)                                                               (PECL)

             EN                  (VTL, VTX, VTNC, VTND)                                                   (CMOS)

                                           Q

                                           Q

                                           QHG

                                           QHG

                                                                   TIMING DIAGRAM

         April 2007 * REV - 9                                      www.azmicrotek.com

                                                                              4
AZ100LVEL16VT

                                                                  AZ100LVEL16VTL

                                                                          MLP 16

                                                                          3x3 mm

                                                                  Q       Q       NC        VCC

                                                                  16      15      14        13

                                                       NC     1                                   12  CS-SEL

                                                           D  2                                   11  QHG

                                                           D  3                                   10  QHG

                                                       VBB    4                                   9   EN-SEL

                                                                  5       6       7         8

                                                                  EN      NC      VEE       VEEP

                                                                          TOP VIEW

                                                           Bottom Center Pad may be left open or tied to VEE

                                                              ADJUSTABLE HIGH GAIN OUTPUT CURRENT

                                             12

             HIGH GAIN OUTPUT CURRENTS (mA)  10

                                             8

                                             6

                                             4

                                             2

                                             0

                                                 0     20     40      60      80       100       120  140     160  180  200

                                                                      VEEP TO VEE RESISTOR VALUE (OHMS)

April  2007  *  REV -                               9             www.azmicrotek.com

                                                                              5
AZ100LVEL16VT

           1.2                                                                                    0

           1.1                                                                                    -15

           1                                                                                      -30

Magnitude                                                                                              Phase  S11 MAG 8mA

           0.9                                                                                    -45         S11 MAG 4mA

                                                                                                              S11 PHASE 8mA

                                                                                                              S11 PHASE 4mA

           0.8                                                                                    -60

           0.7                                                                                    -75

           0.6                                                                                    -90

                50        150  250  350  450  550  650  750     850  950  1050  1150  1250  1350

                                                   Frequency (MHz)

                                              S11, D to Q¯

                          (50 Ω external AC, 4 & 8mA internal DC Load on Q¯ )

           0.05                                                                                   195

           0.04                                                                                   170

           0.03                                                                                   145

Magnitude                                                                                                     S12 MAG 8mA

                                                                                                       Phase  S12 MAG 4mA

                                                                                                              S12 PHASE 8mA

                                                                                                              S12 PHASE 4mA

           0.02                                                                                   120

           0.01                                                                                   95

           0                                                                                      70

                      50  150  250  350  450  550  650  750     850  950  1050  1150  1250  1350

                                                   Frequency (MHz)

                                              S12, D to Q¯

                      (50 Ω external AC, 4 & 8mA internal DC Load on Q¯ )

April 2007 * REV - 9                          www.azmicrotek.com

                                                             6
AZ100LVEL16VT

                                   45                                                                                                                            195

                                   40                                                                                                                            165

                                   35                                                                                                                            135

                                   30                                                                                                                            105

                        Magnitude  25                                                                                                                            75                 S21 MAG 8mA

                                                                                                                                                                      Phase         S21 MAG 4mA

                                                                                                                                                                                    S21 PHASE 8mA

                                   20                                                                                                                            45                 S21 PHASE 4mA

                                   15                                                                                                                            15

                                   10                                                                                                                            -15

                                   5                                                                                                                             -45

                                   0                                                                                                                             -75

                                              50       150  250       350       450       550       650       750       850       950  1050  1150  1250    1350

                                                                                               Frequency (MHz)

                                                                                S21, D to Q¯

                           (50 Ω                       external AC, 4 & 8mA internal                                         DC        Load on     Q¯ )

                                              0.9                                                                                                                     225

                                              0.8                                                                                                                     200

                                              0.7                                                                                                                     175

                                   Magnitude                                                                                                                                 Phase  S22 MAG 8mA

                                                                                                                                                                                    S22 MAG 4mA

                                                                                                                                                                                    S22 PHASE 8mA

                                                                                                                                                                                    S22 PHASE 4mA

                                              0.6                                                                                                                     150

                                              0.5                                                                                                                     125

                                              0.4                                                                                                                     100

                                                   50       150  250       350       450       550       650       750       850       950  1050  1150  1250  1350

                                                                                                    Frequency (MHz)

                                                                                S22, D to Q¯

                           (50 Ω external                             AC, 4 & 8mA internal DC Load                                                on Q¯ )

April  2007  *  REV  -  9                                                       www.azmicrotek.com

                                                                                                         7
AZ100LVEL16VT

       LOGIC DIAGRAMS AND PINOUTS                            FOR 2x2mm PACKAGE

                                       4mA                           MLP 8, 2x2mm

Q                                                VEE                 AZ100LVEL16VTNA

                                                             D    1                   8  Q

D                                                QHG

D                                                QHG         D    2                   7  VCC

470 Ω  470 Ω                                                         VEE

VBB                                                          VBB  3                      QHG

                                                                                      6

EN                                                           EN   4                   5  QHG

                      MLP 8, 2x2mm                                   TOP VIEW

                      AZ100LVEL16VTNA

                                    4mA                              MLP 8, 2x2mm

¯EQ¯N¯ operation follows PECL functionVaEElity.              BottDom1CentAeZr10P0aLdVEisL1t6hVeTVNBEE8retQurn.

SDee Ti4m70iΩng Diagram above.              QHG

                                            QHG              VBB  2                   7  VCC

VBB

                                                             EN   3                   6  QHG

EN                                                           VEE                         QHG

                      MLP 8, 2x2mm                                4                   5

                      AZ100LVEL16VTNB                                TOP VIEW

¯E¯N¯ operation follows PECL functionality.                  Bottom Center Pad may be left open

See Timing Diagram above.                                    or tied to VEE. Pin 4 is the VEE return.

April 2007 * REV - 9                     www.azmicrotek.com

                                                      8
AZ100LVEL16VT

     LOGIC DIAGRAMS AND PINOUTS                         FOR 2x2mm PACKAGE

                                    4mA                               MLP 8, 2x2mm

Q                                         VEE                D     1  AZ100LVEL16VTNC

                                                                                             8     Q

D                                         QHG

     470Ω

                                          QHG           VBB        2                         7     VCC

VBB                                                                                                QHG

EN                                                      EN         3                         6

                                                        VEE        4                         5     QHG

CMOS / TTL            MLP 8, 2x2mm                                    TOP VIEW

THRESHOLD             AZ100LVEL16VTNC

EN operation          follows CMOS/TTL                  Bottom Center Pad may be left open

functionality.        See Timing Diagram  above.        or tied to VEE. Pin 4 is the VEE return.

                                    4mA                               MLP 8, 2x2mm

Q                                                       D       1     AZ100LVEL16VTND  8        Q

                                          VEE

D                                         QHG

D                                                       D       2                      7        VCC

                                          QHG                         VEE

470         470                                                                                 QHG

VBB                                                     VBB     3                      6

EN

                                                        EN      4                      5        QHG

                      MLP 8, 2x2mm                                    TOP VIEW

CMOS / TTL            AZ100LVEL16VTND

THRESHOLD

EN operation          follows CMOS/TTL                  Bottom        Center Pad is the VEE  return.

functionality.        See Timing Diagram  above.

April 2007 * REV - 9                www.azmicrotek.com

                                               9
AZ100LVEL16VT

                                     DIE PAD COORDINATES

AZ100LVEL16VT          DIE:

                             LV16VT

                             A              M            L           K

                             B                                       J

                                     DIE SIZE: 950u X 950u

                                     DIE THICKNESS: 14 MILS          I

                             C       BOND PAD: 85u X 85u             H

                             D                  E        F           G

PAD    CENTER COORDINATES

       NAME                  PAD  DESIGNATION            X(Microns)     Y(Microns)

       A                             D                   -342.5         312.5

       B                             D¯                  -342.5         144.5

       C                             VBB                 -342.5         -87.0

       D                             EN                  -342.5         -255.0

       E                             VEE                 -33.5          -312.5

       F                             VEEP                126.5          -312.5

       G                          EN-SEL                 312.5          -248.5

       H                             Q¯ HG               312.5          -98.5

       I                             QHG                 312.5          51.5

       J                          CS-SEL                 312.5          201.5

       K                             VCC                 302.5          342.5

       L                             Q                   142.5          342.5

       M                             Q¯                  -140.5         342.5

April  2007 * REV - 9                www.azmicrotek.com

                                            10
AZ100LVEL16VT

                                      PACKAGE DIAGRAM

                                      MLP 8 2x2mm

                      Pin 1 Dot                       2.000±0.050

                      By Marking

                                      2.000±0.050         MLP 8

                                                      (2x2mm)

                                      TOP VIEW

                                      0.350±0.050                   Pin 1 Identification

                                                                    R0.100 TYP

0.250±0.050                        8                      1

                                   7                      2  1.200±0.050   1.750

                                                                 exp. pad  Ref.

0.500 bsc                          6                      3

                                   5                      4

                                                      0.600±0.050

                                                          exp. pad

                                      BOTTOM VIEW

                      0.750±0.050                  1  2   3      4

                      0.000-0.050                         0.203±0.025

                                      SIDE VIEW

Note: All dimensions are in mm

April 2007 * REV - 9                  www.azmicrotek.com

                                      11
      AZ100LVEL16VT

                                                 PACKAGE DIAGRAM

                                                       MLP 16 3X3mm

                                D                A

          2.                            D                                                                  D2

                                        2              B                                                   D2/2

      INDEX AREA                                                                                                    E2/2

      (D/2 x E/2)                                                                                                       E2

                                                 E

                                                 2

                                                       E              3x     e      2

                                                                                e

2  x      aaa      C                                                                1                               5.

      2x           aaa  C   TOP VIEW                           bbb M            16 x b                           L

                                                                      C   A  B  3.

                                                                                               3x    e

                                                                                          BOTTOM VIEW

                                        ccc   C

                                                    A                           A3

                            4.          0.08  C                                              SEATING

                                                               SIDE                    C     PLANE

                                                       A1      VIEW

                                                                                               MILLIMETERS

                        NOTES:                                                          DIM    MIN      MAX

                        1.  DIMENSIONING AND TOLERANCING                                  A    0.80        1.00

                            CONFORM TO ASME T14-1994.                                     A1   0.00        0.05

                        2.  THE TERMINAL #1 AND PAD                                       A3   0.25 REF

                            NUMBERING CONVENTION SHALL                                    b    0.18        0.30

                            CONFORM TO JESD 95-1 SPP-012.                                 D    2.90        3.10

                        3.  DIMENSION b APPLIES TO METALLIZED                             D2   0.25        1.95

                            PAD AND IS MEASURED BETWEEN 0.25                              E    2.90        3.10

                            AND 0.30 mm FROM PAD TIP.                                     E2   0.25        1.95

                        4.  COPLANARITY APPLIES TO THE

                            EXPOSED PADS AS WELL AS THE                                   e    0.50 BSC

                            TERMINALS.                                                    L    0.30        0.50

                        5.  INSIDE CORNERS OF METALLIZED PAD                              aaa        0.25

                            MAY BE SQUARE OR ROUNDED                                      bbb        0.10

                                                                                          ccc        0.10

      April 2007 * REV - 9                       www.azmicrotek.com

                                                           12
AZ100LVEL16VT

Arizona Microtek, Inc. reserves the right to change circuitry and specifications at any time without prior notice.  Arizona Microtek, Inc.

makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Arizona

Microtek, Inc. assume any liability arising out of the application or use of any product or circuit and specifically disclaims any and all

liability, including without limitation special, consequential or incidental damages.  Arizona Microtek, Inc. does not convey any license

rights nor the rights of others. Arizona Microtek, Inc. products are not designed, intended or authorized for use as components in systems

intended to support or sustain life, or for any other application in which the failure of the Arizona Microtek, Inc. product could create a

situation where personal injury or death may occur.  Should Buyer purchase or use Arizona Microtek, Inc. products for any such

unintended or unauthorized application, Buyer shall indemnify and hold Arizona Microtek, Inc. and its officers, employees, subsidiaries,

affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly

or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that

Arizona Microtek, Inc. was negligent regarding the design or manufacture of the part.

April 2007 * REV - 9  www.azmicrotek.com

                                                     13
This datasheet has been downloaded from:

datasheet.eeworld.com.cn

Free Download

Daily Updated Database

100% Free Datasheet Search Site

100% Free IC Replacement Search Site

Convenient Electronic Dictionary

Fast Search System

www.EEworld.com.cn

All Datasheets Cannot Be Modified Without Permission

               Copyright © Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved