电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

ATTINY12V-1SI

器件型号:ATTINY12V-1SI
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Atmel (Microchip)
下载文档

器件描述

8-BIT, FLASH, 1.2 MHz, RISC MICROCONTROLLER, PDIP8

8位, FLASH, 1.2 MHz, 精简指令集微控制器, PDIP8

参数
ATTINY12V-1SI外部数据总线宽度 0.0
ATTINY12V-1SI输入输出总线数量 6
ATTINY12V-1SI端子数量 8
ATTINY12V-1SI最小工作温度 -40 Cel
ATTINY12V-1SI最大工作温度 85 Cel
ATTINY12V-1SI线速度 1.2 MHz
ATTINY12V-1SI加工封装描述 0.300 INCH, GREEN, PLASTIC, MS-001BA, DIP-8
ATTINY12V-1SI状态 NRFND
ATTINY12V-1SImicroprocessor_microcontroller_peripheral_ic_type MICROCONTROLLER, RISC
ATTINY12V-1SIADC通道 NO
ATTINY12V-1SI地址总线宽度 0.0
ATTINY12V-1SI位数 8
ATTINY12V-1SIclock_frequency_max 1.2 MHz
ATTINY12V-1SIcpu_family AVR RISC
ATTINY12V-1SIDAC通道 NO
ATTINY12V-1SIDMA通道 NO
ATTINY12V-1SIjesd_30_code R-PDIP-T8
ATTINY12V-1SI包装材料 PLASTIC/EPOXY
ATTINY12V-1SIpackage_code DIP
ATTINY12V-1SIpackage_equivalence_code DIP8,.3
ATTINY12V-1SI包装形状 RECTANGULAR
ATTINY12V-1SI包装尺寸 IN-LINE
ATTINY12V-1SIpower_supplies 2/5
ATTINY12V-1SIPWM通道 NO
ATTINY12V-1SIqualification_status COMMERCIAL
ATTINY12V-1SIram__bytes_ 0.0
ATTINY12V-1SIROM编程 FLASH
ATTINY12V-1SIrom__words_ 1024
ATTINY12V-1SIseated_height_max 5.33 mm
ATTINY12V-1SIsub_category Microcontrollers
ATTINY12V-1SI最大供电电压 1 mA
ATTINY12V-1SI额定供电电压 3 V
ATTINY12V-1SI最小供电电压 1.8 V
ATTINY12V-1SI最大供电电压 5.5 V
ATTINY12V-1SI表面贴装 NO
ATTINY12V-1SI工艺 CMOS
ATTINY12V-1SI温度等级 INDUSTRIAL
ATTINY12V-1SI端子涂层 NOT SPECIFIED
ATTINY12V-1SI端子形式 THROUGH-HOLE
ATTINY12V-1SI端子间距 2.54 mm
ATTINY12V-1SI端子位置 DUAL
ATTINY12V-1SIlength 9.27 mm
ATTINY12V-1SIwidth 7.62 mm

文档预览

ATTINY12V-1SI器件文档内容

Features                                                                                         8-bit
                                                                                                 Microcontroller
Utilizes the AVR RISC Architecture                                                            with 2K Bytes of
AVR High-performance and Low-power RISC Architecture                                         Flash

       90 Powerful Instructions Most Single Clock Cycle Execution                             ATtiny28L
       32 x 8 General-purpose Working Registers                                                 ATtiny28V
       Up to 4 MIPS Throughput at 4 MHz
Nonvolatile Program Memory                                                                     Summary
       2K Bytes of Flash Program Memory
       Endurance: 1,000 Write/Erase Cycles
       Programming Lock for Flash Program Data Security
Peripheral Features
       Interrupt and Wake-up on Low-level Input
       One 8-bit Timer/Counter with Separate Prescaler
       On-chip Analog Comparator
       Programmable Watchdog Timer with On-chip Oscillator
       Built-in High-current LED Driver with Programmable Modulation
Special Microcontroller Features
       Low-power Idle and Power-down Modes
       External and Internal Interrupt Sources
       Power-on Reset Circuit with Programmable Start-up Time
       Internal Calibrated RC Oscillator
Power Consumption at 1 MHz, 2V, 25C
       Active: 3.0 mA
       Idle Mode: 1.2 mA
       Power-down Mode: <1 A
I/O and Packages
       11 Programmable I/O Lines, 8 Input Lines and a High-current LED Driver
       28-lead PDIP, 32-lead TQFP, and 32-pad MLF
Operating Voltages
       VCC: 1.8V - 5.5V for the ATtiny28V
       VCC: 2.7V - 5.5V for the ATtiny28L
Speed Grades
       0 - 1.2 MHz for the ATtiny28V
       0 - 4 MHz For the ATtiny28L

Pin Configurations                          TQFP/QFN/MLF

                            PDIP

     RESET 1     28 PA0                     32 PD2
         PD0 2   27 PA1                         31 PD1
         PD1 3   26 PA3                             30 PD0
         PD2 4   25 PA2 (IR)                             29 RESET
         PD3 5   24 PB7                                      28 PA0
         PD4 6   23 PB6                                          27 PA1
        VCC 7    22 GND                                               26 PA3
        GND 8    21 NC                                                    25 PA2 (IR)
                 20 VCC
      XTAL1 9    19 PB5              PD3 1                                               24 PB7
      XTAL2 10   18 PB4 (INT1)       PD4 2                                               23 PB6
                 17 PB3 (INT0)                                                           22 NC
         PD5 11  16 PB2 (T0)          NC 3                                               21 GND
         PD6 12  15 PB1 (AIN1)      VCC 4                                                20 NC
         PD7 13                     GND 5                                                19 NC
(AIN0) PB0 14                                                                            18 VCC
                                      NC 6                                               17 PB5
                                  XTAL1 7
                                  XTAL2 8

                                            PD5 9
                                                PD6 10
                                                    PD7 11
                                                         (AIN0) PB0 12
                                                             (AIN1) PB1 13
                                                                 (T0) PB2 14
                                                                      (INT0) PB3 15
                                                                          (INT1) PB4 16

                                                                                                 Rev. 1062FSAVR07/06

                                            Note: This is a summary document. A complete         documen1t
                                            is available on our Web site at www.atmel.com.
Description    The ATtiny28 is a low-power CMOS 8-bit microcontroller based on the AVR RISC archi-
               tecture. By executing powerful instructions in a single clock cycle, the ATtiny28 achieves
Block Diagram  throughputs approaching 1 MIPS per MHz, allowing the system designer to optimize
               power consumption versus processing speed. The AVR core combines a rich instruction
               set with 32 general-purpose working registers. All the 32 registers are directly con-
               nected to the Arithmetic Logic Unit (ALU), allowing two independent registers to be
               accessed in one single instruction executed in one clock cycle. The resulting architec-
               ture is more code efficient while achieving throughputs up to ten times faster than
               conventional CISC microcontrollers.

               Figure 1. The ATtiny28 Block Diagram

               VCC                                                            XTAL1                            XTAL2

                                                               8-BIT DATA BUS                      OSCILLATOR    INTERNAL
                                                                                         INTERNAL              CALIBRATED
                                                                                                               OSCILLATOR
                                                                                       OSCILLATOR

               GND

                     PROGRAM                STACK              WATCHDOG                            TIMING AND                          RESET
                      COUNTER              POINTER                 TIMER                            CONTROL

                      PROGRAM              HARDWARE            MCU CONTROL
                         FLASH                STACK               REGISTER

                    INSTRUCTION             GENERAL                 TIMER/
                      REGISTER              PURPOSE               COUNTER
                                           REGISTERS
                    INSTRUCTION                                  INTERRUPT
                      DECODER                     Z                   UNIT

                      CONTROL                  ALU
                         LINES
                                            STATUS
                    PROGRAMMING            REGISTER
                           LOGIC
                                                                                                                      HARDWARE
                                                                                                                      MODULATOR

                    +                      DATA REGISTER       DATA REGISTER                         DATA DIR  DATA REGISTER PORTA CONTROL
                        -                         PORTB               PORTD                        REG. PORTD
                                                                                                               PORTA         REGISTER
                           ANALOG                       PORTB
                               COMPARATOR                      PORTD                                                  PORTA

               The ATtiny28 provides the following features: 2K bytes of Flash, 11 general-purpose I/O
               lines, 8 input lines, a high-current LED driver, 32 general-purpose working registers, an
               8-bit timer/counter, internal and external interrupts, programmable Watchdog Timer with
               internal oscillator and 2 software-selectable power-saving modes. The Idle Mode stops
               the CPU while allowing the timer/counter and interrupt system to continue functioning.
               The Power-down mode saves the register contents but freezes the oscillator, disabling
               all other chip functions until the next interrupt or hardware reset. The wake-up or inter-

2 ATtiny28L/V

                                                                                                                                 1062FSAVR07/06
Pin Descriptions                                                  ATtiny28L/V

VCC                rupt on low-level input feature enables the ATtiny28 to be highly responsive to external
GND                events, still featuring the lowest power consumption while in the power-down modes.
Port A (PA3..PA0)  The device is manufactured using Atmel's high-density, nonvolatile memory technology.
                   By combining an enhanced RISC 8-bit CPU with Flash on a monolithic chip, the Atmel
Port B (PB7..PB0)  ATtiny28 is a powerful microcontroller that provides a highly flexible and cost-effective
                   solution to many embedded control applications. The ATtiny28 AVR is supported with a
Port D (PD7..PD0)  full suite of program and system development tools including: macro assemblers, pro-
                   gram debugger/simulators, in-circuit emulators and evaluation kits.
XTAL1
XTAL2              Supply voltage pin.
RESET
                   Ground pin.

                   Port A is a 4-bit I/O port. PA2 is output-only and can be used as a high-current LED
                   driver. At VCC = 2.0V, the PA2 output buffer can sink 25 mA. PA3, PA1 and PA0 are
                   bi-directional I/O pins with internal pull-ups (selected for each bit). The port pins are tri-
                   stated when a reset condition becomes active, even if the clock is not running.

                   Port B is an 8-bit input port with internal pull-ups (selected for all Port B pins). Port B
                   pins that are externally pulled low will source current if the pull-ups are activated.
                   Port B also serves the functions of various special features of the ATtiny28 as listed on
                   page 27. If any of the special features are enabled, the pull-up(s) on the corresponding
                   pin(s) is automatically disabled. The port pins are tri-stated when a reset condition
                   becomes active, even if the clock is not running.

                   Port D is an 8-bit I/O port. Port pins can provide internal pull-up resistors (selected for
                   each bit). The port pins are tri-stated when a reset condition becomes active, even if the
                   clock is not running.

                   Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

                   Output from the inverting oscillator amplifier.

                   Reset input. An external reset is generated by a low level on the RESET pin. Reset
                   pulses longer than 50 ns will generate a reset, even if the clock is not running. Shorter
                   pulses are not guaranteed to generate a reset.

                                                                                                                                                                  3

1062FSAVR07/06
Register Summary

Address    Name      Bit 7   Bit 6                    Bit 5   Bit 4   Bit 3   Bit 2    Bit 1    Bit 0    Page

     $3F     SREG       I       T                        H       S       V       N        Z        C     page 6
     $3E   Reserved
      ...  Reserved     -       -                        -    -       PORTA3  PORTA2   PORTA1   PORTA0   page 32
     $20   Reserved     -       -                        -                                               page 32
     $1F   Reserved     -       -                        -    -       DDA3    PA2HC    DDA1     DDA0     page 32
     $1E   Reserved
     $1D   Reserved  PINB7   PINB6                    PINB5   -       PINA3   -        PINA1    PINA0    page 32
     $1C   Reserved
     $1B    PORTA                                             PINB4   PINB3   PINB2    PINB1    PINB0    page 33
     $1A                                                                                                 page 33
     $19     PACR    PORTD7  PORTD6                   PORTD5  PORTD4  PORTD3  PORTD2   PORTD1   PORTD0   page 33
     $18     PINA      DDD7    DDD6                     DDD5    DDD4    DDD3    DDD2     DDD1     DDD0
     $17   Reserved   PIND7   PIND6                    PIND5   PIND4   PIND3   PIND2    PIND1    PIND0   page 44
     $16   Reserved                                                                                      page 19
     $15     PINB    ACD     -                          ACO      ACI    ACIE       -     ACIS1   ACIS0   page 22
     $14   Reserved                                      SE      SM    WDRF        -    EXTRF     PORF   page 23
     $13   Reserved  PLUPB   -                          LLIE   TOIE0   ISC11    ISC10    ISC01    ISC00  page 35
     $12   Reserved                                        -   TOV0                -                     page 36
     $11    PORTD    INT1    INT0                          -  OOM01        -    CS02        -        -   page 43
     $10     DDRD                                                     OOM00              CS01     CS00   page 37
     $0F     PIND    INTF1   INTF0                    ONTIM2  ONTIM1          MCONF2                     page 9
     $0E   Reserved                                        -          ONTIM0    WDP2   MCONF1   MCONF0
     $0D   Reserved  FOV0    -                                WDTOE     WDE              WDP1    WDP0
     $0C   Reserved
     $0B   Reserved  Timer/Counter0 (8-bit)
     $0A   Reserved
     $09   Reserved  ONTIM4  ONTIM3
     $08   Reserved
     $07     ACSR    -       -
     $06   MCUCS
     $05      ICR    Oscillator Calibration Register
     $04       IFR
     $03    TCCR0
     $02    TCNT0
     $01   MODCR
     $00   WDTCR
           OSCCAL

Notes:  1. For compatibility with future devices, reserved bits should be written to zero if accessed. Reserved I/O memory addresses
            should never be written.

        2. Some of the status flags are cleared by writing a logical "1" to them. Note that the CBI and SBI instructions will operate on all
            bits in the I/O register, writing a one back into any flag read as set, thus clearing the flag. The CBI and SBI instructions work
            with registers $00 to $1F only.

4 ATtiny28L/V

                                                                                                         1062FSAVR07/06
                                                                                                   ATtiny28L/V

Instruction Set Summary

Mnemonic Operands Description                                Operation                             Flags      # Clocks

ARITHMETIC AND LOGIC INSTRUCTIONS                            Rd  Rd + Rr                           Z,C,N,V,H         1
                                                             Rd  Rd + Rr + C                       Z,C,N,V,H         1
ADD    Rd, Rr        Add Two Registers                       Rd  Rd - Rr                           Z,C,N,V,H         1
                                                             Rd  Rd - K                            Z,C,N,V,H         1
ADC    Rd, Rr        Add with Carry Two Registers            Rd  Rd - Rr - C                       Z,C,N,V,H         1
                                                             Rd  Rd - K - C                        Z,C,N,V,H         1
SUB    Rd, Rr        Subtract Two Registers                  Rd  Rd Rr                           Z,N,V             1
                                                             Rd  Rd K                            Z,N,V             1
SUBI   Rd, K         Subtract Constant from Register         Rd  Rd v Rr                           Z,N,V             1
                                                             Rd  Rd v K                            Z,N,V             1
SBC    Rd, Rr        Subtract with Carry Two Registers       Rd  Rd  Rr                            Z,N,V             1
                                                             Rd  $FF - Rd                          Z,C,N,V           1
SBCI   Rd, K         Subtract with Carry Constant from Reg.  Rd  $00 - Rd                          Z,C,N,V,H         1
                                                             Rd  Rd v K                            Z,N,V             1
AND    Rd, Rr        Logical AND Registers                   Rd  Rd (FFh - K)                    Z,N,V             1
                                                             Rd  Rd + 1                            Z,N,V             1
ANDI   Rd, K         Logical AND Register and Constant       Rd  Rd - 1                            Z,N,V             1
                                                             Rd  Rd Rd                           Z,N,V             1
OR     Rd, Rr        Logical OR Registers                    Rd  Rd  Rd                            Z,N,V             1
                                                             Rd  $FF                               None              1
ORI    Rd, K         Logical OR Register and Constant
                                                             PC  PC + k + 1                        None              2
EOR    Rd, Rr        Exclusive OR Registers                  PC  PC + k + 1                        None              3
                                                             PC  STACK                             None              4
COM    Rd            One's Complement                        PC  STACK                             I                 4
                                                             if (Rd = Rr) PC  PC + 2 or 3          None             1/2
NEG    Rd            Two's Complement                        Rd - Rr                               Z,N,V,C,H         1
                                                             Rd - Rr - C                           Z,N,V,C,H         1
SBR    Rd, K         Set Bit(s) in Register                  Rd - K                                Z N,V,C,H         1
                                                             if (Rr(b) = 0) PC  PC + 2 or 3        None             1/2
CBR    Rd, K         Clear Bit(s) in Register                if (Rr(b) = 1) PC  PC + 2 or 3        None             1/2
                                                             if (P(b) = 0) PC  PC + 2 or 3         None             1/2
INC    Rd            Increment                               if (P(b) = 1) PC  PC + 2 or 3         None             1/2
                                                             if (SREG(s) = 1) then PC  PC + k + 1  None             1/2
DEC    Rd            Decrement                               if (SREG(s) = 0) then PC  PC + k + 1  None             1/2
                                                             if (Z = 1) then PC  PC + k + 1        None             1/2
TST    Rd            Test for Zero or Minus                  if (Z = 0) then PC  PC + k + 1        None             1/2
                                                             if (C = 1) then PC  PC + k + 1        None             1/2
CLR    Rd            Clear Register                          if (C = 0) then PC  PC + k + 1        None             1/2
                                                             if (C = 0) then PC  PC + k + 1        None             1/2
SER    Rd            Set Register                            if (C = 1) then PC  PC + k + 1        None             1/2
                                                             if (N = 1) then PC  PC + k + 1        None             1/2
BRANCH INSTRUCTIONS                                          if (N = 0) then PC  PC + k + 1        None             1/2
                                                             if (N  V = 0) then PC  PC + k + 1     None             1/2
RJMP   k             Relative Jump                           if (N  V = 1) then PC  PC + k + 1     None             1/2
                                                             if (H = 1) then PC  PC + k + 1        None             1/2
RCALL  k             Relative Subroutine Call                if (H = 0) then PC  PC + k + 1        None             1/2
                                                             if (T = 1) then PC  PC + k + 1        None             1/2
RET                  Subroutine Return                       if (T = 0) then PC  PC + k + 1        None             1/2
                                                             if (V = 1) then PC  PC + k + 1        None             1/2
RETI                 Interrupt Return                        if (V = 0) then PC  PC + k + 1        None             1/2
                                                             if (I = 1) then PC  PC + k + 1        None             1/2
CPSE   Rd, Rr        Compare, Skip if Equal                  if (I = 0) then PC  PC + k + 1        None             1/2

CP     Rd, Rr        Compare

CPC    Rd, Rr        Compare with Carry

CPI    Rd, K         Compare Register with Immediate

SBRC   Rr, b         Skip if Bit in Register Cleared

SBRS   Rr, b         Skip if Bit in Register is Set

SBIC   P, b          Skip if Bit in I/O Register Cleared

SBIS   P, b          Skip if Bit in I/O Register is Set

BRBS   s, k          Branch if Status Flag Set

BRBC   s, k          Branch if Status Flag Cleared

BREQ   k             Branch if Equal

BRNE   k             Branch if Not Equal

BRCS   k             Branch if Carry Set

BRCC   k             Branch if Carry Cleared

BRSH   k             Branch if Same or Higher

BRLO   k             Branch if Lower

BRMI   k             Branch if Minus

BRPL   k             Branch if Plus

BRGE   k             Branch if Greater or Equal, Signed

BRLT   k             Branch if Less than Zero, Signed

BRHS   k             Branch if Half-carry Flag Set

BRHC   k             Branch if Half-carry Flag Cleared

BRTS   k             Branch if T-flag Set

BRTC   k             Branch if T-flag Cleared

BRVS   k             Branch if Overflow Flag is Set

BRVC   k             Branch if Overflow Flag is Cleared

BRIE   k             Branch if Interrupt Enabled

BRID   k             Branch if Interrupt Disabled

                                                                                                                                                                  5

1062FSAVR07/06
Instruction Set Summary (Continued)

Mnemonic Operands Description                                   Operation                                 Flags    # Clocks

DATA TRANSFER INSTRUCTIONS                                      Rd  (Z)                                   None            2
                                                                (Z)  Rr                                   None            2
LD     Rd, Z                   Load Register Indirect           Rd  Rr                                    None            1
                               Store Register Indirect          Rd  K                                     None            1
ST     Z, Rr                   Move between Registers           Rd  P                                     None            1
                               Load Immediate                   P  Rr                                     None            1
MOV    Rd, Rr                  In Port                          R0  (Z)                                   None            3
                               Out Port
LDI    Rd, K                   Load Program Memory              I/O(P,b)  1                               None            2
                                                                I/O(P,b)  0                               None            2
IN     Rd, P                   Set Bit in I/O Register          Rd(n+1)  Rd(n), Rd(0)  0                  Z,C,N,V         1
                               Clear Bit in I/O Register        Rd(n)  Rd(n+1), Rd(7)  0                  Z,C,N,V         1
OUT    P, Rr                   Logical Shift Left               Rd(0)  C, Rd(n+1)  Rd(n), C  Rd(7)        Z,C,N,V         1
                               Logical Shift Right              Rd(7)  C, Rd(n)  Rd(n+1), C  Rd(0)        Z,C,N,V         1
LPM                            Rotate Left through Carry        Rd(n)  Rd(n+1), n = 0..6                  Z,C,N,V         1
                               Rotate Right through Carry       Rd(3..0)  Rd(7..4), Rd(7..4)  Rd(3..0)    None            1
BIT AND BIT-TEST INSTRUCTIONS  Arithmetic Shift Right           SREG(s)  1                                SREG(s)         1
                               Swap Nibbles                     SREG(s)  0                                SREG(s)         1
SBI    P, b                    Flag Set                         T  Rr(b)                                  T               1
                               Flag Clear                       Rd(b)  T                                  None            1
CBI    P, b                    Bit Store from Register to T     C1                                        C               1
                               Bit Load from T to Register      C0                                        C               1
LSL    Rd                      Set Carry                        N1                                        N               1
                               Clear Carry                      N0                                        N               1
LSR    Rd                      Set Negative Flag                Z1                                        Z               1
                               Clear Negative Flag              Z0                                        Z               1
ROL    Rd                      Set Zero Flag                    I1                                        I               1
                               Clear Zero Flag                  I0                                        I               1
ROR    Rd                      Global Interrupt Enable          S1                                        S               1
                               Global Interrupt Disable         S0                                        S               1
ASR    Rd                      Set Signed Test Flag             V1                                        V               1
                               Clear Signed Test Flag           V0                                        V               1
SWAP   Rd                      Set Two's Complement Overflow    T1                                        T               1
                               Clear Two's Complement Overflow  T0                                        T               1
BSET   s                       Set T in SREG                    H1                                        H               1
                               Clear T in SREG                  H0                                        H               1
BCLR   s                       Set Half-carry Flag in SREG                                                None            1
                               Clear Half-carry Flag in SREG    (see specific descr. for Sleep function)  None            1
BST    Rr, b                   No Operation                     (see specific descr. for WDR/timer)       None            1
                               Sleep
BLD    Rd, b                   Watchdog Reset

SEC

CLC

SEN

CLN

SEZ

CLZ

SEI

CLI

SES

CLS

SEV

CLV

SET

CLT

SEH

CLH

NOP

SLEEP

WDR

6 ATtiny28L/V

                                                                                                                   1062FSAVR07/06
                                                                 ATtiny28L/V

Ordering Information

Speed (MHz)  Power Supply (Volts)  Ordering Code     Package(1)  Operation Range

                                   ATtiny28L-4AC     32A         Commercial
                                   ATtiny28L-4PC     28P3        (0C to 70C)
                                   ATtiny28L-4MC     32M1-A

                                   ATtiny28L-4AI     32A

        4    2.7 - 5.5             ATtiny28L-4AU(2)  32A

                                   ATtiny28L-4PI     28P3            Industrial
                                   ATtiny28L-4PU(2)  28P3        (-40C to 85C)

                                   ATtiny28L-4MI     32M1-A
                                   ATtiny28L-4MU(2)  32M1-A

                                   ATtiny28V-1AC     32A         Commercial
                                   ATtiny28V-1PC     28P3        (0C to 70C)
                                   ATtiny28V-1MC     32M1-A

                                   ATtiny28V-1AI     32A

        1.2  1.8 - 5.5             ATtiny28V-1AU(2)  32A

                                   ATtiny28V-1PI     28P3        Industrial

                                   ATtiny28V-1PU(2)  28P3        (-40C to 85C)

                                   ATtiny28V-1MI     32M1-A

                                   ATtiny28V-1MU(2)  32M1-A

Notes:  1. This device can also be supplied in wafer form. Please contact your local Atmel sales office for detailed ordering information
            and minimum quantities.

        2. Pb-free packaging alternative, complies to the European Directive for Restriction of Hazardous Substances (RoHS direc-
            tive).Also Halide free and fully Green.

32A                                                                Package Type
28P3         32-lead, Thin (1.0 mm) Plastic Quad Flat Package (TQFP)
32M1-A       28-lead, 0.300" Wide, Plastic Dual Inline Package (PDIP)
             32-pad, 5x5x1.0 body, Lead Pitch 0.50mm, Quad Flat No-lead/Micro Lead Frame Package (QFN/MLF)

                                                                                                                                                                  7

1062FSAVR07/06
Packaging Information

32A

            PIN 1               PIN 1 IDENTIFIER  B
           e                                         E1 E

                                D1
                                 D

        C  0~7

                                                                      A1 A2  A
                   L

                                                                                    COMMON DIMENSIONS
                                                                                     (Unit of Measure = mm)

                                                                             SYMBOL MIN     NOM     MAX      NOTE
                                                                                                   1.20
                                                                                A                 0.15     Note 2
                                                                                                    1.05     Note 2
                                                                                A1  0.05     1.00   9.25
                                                                                             9.00   7.10
                                                                                A2  0.95     7.00   9.25
                                                                                             9.00   7.10
                                                                                D   8.75     7.00   0.45
                                                                                                    0.20
                                                                                D1  6.90           0.75
                                                                                               
                                                                                E   8.75      
                                                                                          0.80 TYP
Notes:  1. This package conforms to JEDEC reference MS-026, Variation ABA.      E1  6.90
        2. Dimensions D1 and E1 do not include mold protrusion. Allowable
                                                                                B   0.30
           protrusion is 0.25 mm per side. Dimensions D1 and E1 are maximum
           plastic body size dimensions including mold mismatch.                C   0.09
        3. Lead coplanarity is 0.10 mm maximum.

                                                                                L   0.45

                                                                                e

          2325 Orchard Parkway  TITLE                                                                              10/5/2001
        R San Jose, CA 95131                                                                        DRAWING NO. REV.
                                  32A, 32-lead, 7 x 7 mm Body Size, 1.0 mm Body Thickness,
                                  0.8 mm Lead Pitch, Thin Profile Plastic Quad Flat Package (TQFP)  32A              B

8 ATtiny28L/V

                                                                                                             1062FSAVR07/06
                                                                         ATtiny28L/V

28P3

                            D
                                                     PIN
                                                       1

                                                                       E1

A

SEATING PLANE                                A1
                                       B2
                L
                      e         B1  B  (4 PLACES)

                            E

                         C          0 ~ 15 REF                                 COMMON DIMENSIONS
                                                                                  (Unit of Measure = mm)

                                                                             SYMBOL MIN  NOM MAX NOTE

                            eB                                               A            4.5724

                                                                             A1 0.508             

                                                                             D   34.544    34.798 Note 1

                                                                             E   7.620     8.255

                                                                             E1  7.112     7.493 Note 1

                                                                             B   0.381     0.533

Note: 1. Dimensions D and E1 do not include mold Flash or Protrusion.        B1 1.143      1.397
                Mold Flash or Protrusion shall not exceed 0.25 mm (0.010").
                                                                             B2 0.762      1.143

                                                                             L   3.175     3.429

                                                                             C   0.203     0.356

                                                                             eB           10.160

                                                                             e           2.540 TYP

                                                                                                          09/28/01

                                    TITLE                                                   DRAWING NO. REV.
  2325 Orchard Parkway 28P3, 28-lead (0.300"/7.62 mm Wide) Plastic Dual
R San Jose, CA 95131 Inline Package (PDIP)                                                          28P3   B

                                                                                                                                                                  9

1062FSAVR07/06
32M1-A

                         D
                         D1

                1                                       0

                2

                3     Pin 1 ID

                                       E1 E                                            SIDE VIEW

                      TOP VIEW                                                         A3
                                                                                       A1
                                                                                   A2

                      K                              A

                                                                                       0.08 C     COMMON DIMENSIONS
                                                                                                   (Unit of Measure = mm)
             P
        P                D2                                                            SYMBOL   MIN      NOM    MAX        NOTE
                                                                                            A   0.80     0.90   1.00
                      Pin #1 Notch     1                                                    A1           0.02   0.05
                        (0.20 R)       2                                                    A2          0.65   1.00
                                       3                                                    A3       0.20 REF
                                                                                            b            0.23   0.30
                                         E2                                                 D   0.18     5.00   5.10
                                                                                            D1  4.90     4.75   4.80
                                                  K                                         D2  4.70     3.10   3.25
                                                                                            E   2.95     5.00   5.10
                   b                e  L                                                    E1  4.90     4.75   4.80
                                                                                            E2  4.70     3.10   3.25
                      BOTTOM VIEW                                                           e   2.95  0.50 BSC
                                                                                            L            0.40   0.50
        Note: JEDEC Standard MO-220, Fig. 2 (Anvil Singulation), VHHD-2.                    P   0.30            0.60
                                                                                                              12o
                                                                                          0                  
                                                                                                         
                                                                                            K   0.20

                                                                                                                           5/25/06

                                            TITLE                                                     DRAWING NO. REV.
          2325 Orchard Parkway 32M1-A, 32-pad, 5 x 5 x 1.0 mm Body, Lead Pitch 0.50 mm,
        R San Jose, CA 95131 3.10 mm Exposed Pad, Micro Lead Frame Package (MLF)                                32M1-A           E

10 ATtiny28L/V

                                                                                                                           1062FSAVR07/06
                                 ATtiny28L/V

Errata         No known errata.

All revisions

                                                                                                                                                                11

1062FSAVR07/06
Datasheet Revision  Please note that the referring page numbers in this section are referred to this docu-
History             ment. The referring revision in this section are referring to the document revision.

Rev 01/06G        1. Updated chapter layout.
Rev 01/06G        2. Updated "Ordering Information" on page 7.

Rev 03/05F        1. Updated description for "Port A" on page 25.
                    2. Added note 6 in "DC Characteristics" on page 54.
                    3. Updated "Ordering Information" on page 7.
                    4. Added "Errata" on page 11.

                    1. Updated "Electrical Characteristics" on page 54.
                    2. MLF-package alternative changed to "Quad Flat No-Lead/Micro Lead Frame Package

                         QFN/MLF".
                    3. Updated "Ordering Information" on page 7.

12 ATtiny28L/V

                    1062FSAVR07/06
Atmel Corporation             Atmel Operations                       RF/Automotive
                                                                       Theresienstrasse 2
  2325 Orchard Parkway        Memory                                   Postfach 3535
  San Jose, CA 95131, USA       2325 Orchard Parkway                   74025 Heilbronn, Germany
  Tel: 1(408) 441-0311          San Jose, CA 95131, USA                Tel: (49) 71-31-67-0
  Fax: 1(408) 487-2600          Tel: 1(408) 441-0311                   Fax: (49) 71-31-67-2340
                                Fax: 1(408) 436-4314                   1150 East Cheyenne Mtn. Blvd.
Regional Headquarters                                                  Colorado Springs, CO 80906, USA
                              Microcontrollers                         Tel: 1(719) 576-3300
Europe                          2325 Orchard Parkway                   Fax: 1(719) 540-1759
  Atmel Sarl                    San Jose, CA 95131, USA
  Route des Arsenaux 41         Tel: 1(408) 441-0311                 Biometrics/Imaging/Hi-Rel MPU/
  Case Postale 80               Fax: 1(408) 436-4314                 High Speed Converters/RF Datacom
  CH-1705 Fribourg
  Switzerland                   La Chantrerie                          Avenue de Rochepleine
  Tel: (41) 26-426-5555         BP 70602                               BP 123
  Fax: (41) 26-426-5500         44306 Nantes Cedex 3, France           38521 Saint-Egreve Cedex, France
                                Tel: (33) 2-40-18-18-18                Tel: (33) 4-76-58-30-00
Asia                            Fax: (33) 2-40-18-19-60                Fax: (33) 4-76-58-34-80
  Room 1219
  Chinachem Golden Plaza      ASIC/ASSP/Smart Cards                  Literature Requests
  77 Mody Road Tsimshatsui      Zone Industrielle                    www.atmel.com/literature
  East Kowloon                  13106 Rousset Cedex, France
  Hong Kong                     Tel: (33) 4-42-53-60-00
  Tel: (852) 2721-9778          Fax: (33) 4-42-53-60-01
  Fax: (852) 2722-1369
                                1150 East Cheyenne Mtn. Blvd.
Japan                           Colorado Springs, CO 80906, USA
  9F, Tonetsu Shinkawa Bldg.    Tel: 1(719) 576-3300
  1-24-8 Shinkawa               Fax: 1(719) 540-1759
  Chuo-ku, Tokyo 104-0033
  Japan                         Scottish Enterprise Technology Park
  Tel: (81) 3-3523-3551         Maxwell Building
  Fax: (81) 3-3523-7581         East Kilbride G75 0QR, Scotland
                                Tel: (44) 1355-803-000
                                Fax: (44) 1355-242-743

Disclaimer: The information in this document is provided in connection with Atmel products. No license, express or implied, by estoppel or otherwise, to any
intellectual property right is granted by this document or in connection with the sale of Atmel products. EXCEPT AS SET FORTH IN ATMEL'S TERMS AND CONDI-
TIONS OF SALE LOCATED ON ATMEL'S WEB SITE, ATMEL ASSUMES NO LIABILITY WHATSOEVER AND DISCLAIMS ANY EXPRESS, IMPLIED OR STATUTORY
WARRANTY RELATING TO ITS PRODUCTS INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTY OF MERCHANTABILITY, FITNESS FOR A PARTICULAR
PURPOSE, OR NON-INFRINGEMENT. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT, CONSEQUENTIAL, PUNITIVE, SPECIAL OR INCIDEN-
TAL DAMAGES (INCLUDING, WITHOUT LIMITATION, DAMAGES FOR LOSS OF PROFITS, BUSINESS INTERRUPTION, OR LOSS OF INFORMATION) ARISING OUT
OF THE USE OR INABILITY TO USE THIS DOCUMENT, EVEN IF ATMEL HAS BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES. Atmel makes no
representations or warranties with respect to the accuracy or completeness of the contents of this document and reserves the right to make changes to specifications
and product descriptions at any time without notice. Atmel does not make any commitment to update the information contained herein. Unless specifically provided
otherwise, Atmel products are not suitable for, and shall not be used in, automotive applications. Atmel's products are not intended, authorized, or warranted for use
as components in applications intended to support or sustain life.

2006 Atmel Corporation. All rights reserved. ATMEL, logo and combinations thereof, Everywhere You Are, AVR, AVR Studio, and oth-
ers, are registered trademarks or trademarks of Atmel Corporation or its subsidiaries. Other terms and product names may be trademarks of oth-
ers.

                                                                     1062FSAVR07/06
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved