电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AT89C51RB2

器件型号:AT89C51RB2
文件大小:818.16KB,共0页
厂商名称:ATMEL [ATMEL Corporation]
厂商官网:http://www.atmel.com/
下载文档

器件描述

文档预览

AT89C51RB2器件文档内容

                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

Qualification Package

AT89C51RB2 / RC2 & T89C51IC2

FLASH C51 Microcontrollers

                    AT89C51RB2 / RC2 & T89C51IC2

                                                       June 2002

Rev. 1 2002 June                                                1
                     AT89C51RB2 / RC2 & T89C51IC2 QualPack

1 Table of contents

1 TABLE OF CONTENTS ....................................................................................................................................................2

2 GENERAL INFORMATION.............................................................................................................................................3

3 TECHNOLOGY INFORMATION...................................................................................................................................4

   3.1 WAFER PROCESS TECHNOLOGY ....................................................................................................................................4
   3.2 PRODUCT DESIGN ..........................................................................................................................................................5
   3.3 DEVICE CROSS SECTION .................................................................................................................................................6

4 QUALIFICATION ..............................................................................................................................................................7

   4.1 QUALIFICATION METHODOLOGY....................................................................................................................................7
   4.2 QUALIFICATION TEST METHODS.....................................................................................................................................8
   4.3 WAFER LEVEL RELIABILITY ..........................................................................................................................................9

      4.3.1 Electromigration.......................................................................................................................................................9
      4.3.2 Hot carriers injection .............................................................................................................................................11
      4.3.3 Time Dependent Dielectric Breakdown..................................................................................................................12
      4.3.4 FLASH characteristics ...........................................................................................................................................14

           4.3.4.1 Cell endurance .................................................................................................................................................................14
           4.3.4.2 Cell retention ...................................................................................................................................................................15
           4.3.4.3 Cell Read Disturb ............................................................................................................................................................16
           4.3.4.4 Wafer probe Data retention measurement........................................................................................................................17
   4.4 DEVICE RELIABILITY....................................................................................................................................................18
      4.4.1 AT89C51RC2 tests..................................................................................................................................................18
      4.4.2 AT89C51RC2 reliability calculation ......................................................................................................................19
   4.5 PACKAGING RELIABILITY.............................................................................................................................................20
   4.6 QUALIFICATION STATUS ..............................................................................................................................................20

5 ENVIRONMENTAL INFORMATION ..........................................................................................................................21

6 OTHER DATA ..................................................................................................................................................................22

   6.1 ISO9001 AND QS9000 CERTIFICATES.........................................................................................................................22
   6.2 DATA BOOK REFERENCE .............................................................................................................................................23
   6.3 REVISION HISTORY......................................................................................................................................................23

Rev. 1 2002 June   2
2 General Information        AT89C51RB2 / RC2 & T89C51IC2 QualPack

Product Name:              AT89C51RC2 / RB2
Function:                  8-bit Microcontrollers with 32KB / 16KB FLASH

Product Name:              T89C51IC2
Function:                  8-bit Microcontroller with 32KB FLASH
                           Two Wires Interface (TWI), 32KHz Oscillator
Wafer Process:
                           Logic CMOS 0.35um with embedded FLASH
Available Package Types
                           PLCC 44, VQFP 44 1.4mm, PDIL40 (not available for T89C51IC2)
Other Forms:
                           Die, Wafer
Locations:
     Process Development,  Atmel Colorado Springs, USA
     Product Development   Atmel Nantes, France
     Wafer Plant           Atmel Colorado Springs, USA
     QC Responsibility     Atmel Nantes, France
     Probe Test            Atmel Colorado Springs, USA
     Assembly              Dependant upon Package
     Final Test            Dependant upon Package
     Lot Release           Atmel Nantes, France
     Shipment Control      Global Logistic Center, Philippines
     Quality Assurance     Atmel Nantes, France
     Reliability Testing   Atmel Nantes, France
     Failure Analysis      Atmel Nantes, France

Quality Management
Atmel Nantes, France

Signed: Pascal LECUYER

Rev. 1 2002 June         3
                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

3 Technology Information

3.1 Wafer Process Technology    Logic 0.35um with embedded FLASH (AT56800)

Process Type (Name):            Epitaxied Silicon
                                475um
Base Material:                  150mm
     Wafer Thickness (final)    27
     Wafer Diameter
                                Silicon Dioxide
Number Of Masks                 68 A

Gate Oxide (Logic transistors)  Silicon Dioxide
     Material                   390 A
     Thickness

Gate Oxide (EPROM cell)
     Material
     Thickness

Polysilicon                     2
     Number of Layers           1400A Amorphous
     Thickness Poly 1           3200A
     Thickness Poly 2
                                3
Metal                           AlCu
     Number of Layers           5000A
     Material:                  5000A
     Layer 1 Thickness          8000A
     Layer 2 Thickness
     Layer 3 Thickness          Oxide HDP/ Oxynitride
                                21000A
Passivation
     Material
     Thickness

Rev. 1 2002 June                                                          4
3.2 Product Design                AT89C51RB2 / RC2 & T89C51IC2 QualPack

Die Size                        14.13 mm2
Pad Size Openning / Pitch       79um * 91um / 126um

Logic Effective Channel Length  0.35m
                                0.35m
Gate Poly Width (min.)          0.42m
Gate Poly Spacing (min.)        0.42m
                                0.49m
Metal 1 Width                   0.56m
Metal 1 Spacing                 0.49m
Metal 2 Width                   0.56m
Metal 2 Spacing                 0.49m
Metal 3 Width
Metal 3 Spacing                 0.35m
                                0.42m
Contact Size                    0.42m
Contact Spacing                 0.42m

Via 1 Size
Via 2 Size

Rev. 1 2002 June              5
                          AT89C51RB2 / RC2 & T89C51IC2 QualPack

3.3 Device cross section

                          AT56Kxx cross section

Rev. 1 2002 June                               6
                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

4 Qualification

4.1 Qualification methodology

All product qualifications are split into three distinct steps as shown below. Before a product is released for use,
successful qualification testing are required at wafer, device and package level.

     - Wafer Level Reliability consists in testing individually basic process modules regarding their well known
         potential limitations (Electromigration, Hot Carriers Injection, Oxide Breakdown, NVM Data Retention). Each
         test is performed using wafer process specific structures.

     - Device reliability is covering either dice design and processing aspects. The tests are performed on device
         under qualification, but generic data may also be considered for reliability calculation.

     - For each package type proposed in the Datasheet, it is verified that qualification data are available. If not
         qualification tests are carried out for the new package types. In addition, one package type is selected to
         verify packaging reliability of the device under qualification.

                                                                                 Product
                                                                              Qualification

                    Wafer Level            Device     Packaging
                     Reliability  (Design / Process)  Reliability

                                         Reliability

Rev. 1 2002 June                                                 7
                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.2 Qualification test methods

General Requirements for Plastic packaged CMOS Ics.

  Standard                          Test Description               Acceptance
                                                                    0/300 - 48h
MIL-STD 883         Electrical Life Test (Early Failure Rate)     0/100 - 500h
Method 1005                          48 hours 140C                0/3 per level
                                                                  0/5 per stress
MIL-STD 883         Electrical Life Test (Latent Failure Rate)     0/50 - 100kc
Method 1005             1000 hours 140C Dynamic or Static         0/50 - 500h
                                                                    0/50 - 500c
MIL-STD 883          Electrostatic Discharge HBM                    0/50 - 72h
Method 3015.7       +/-2000v 1.5kOhm/100pF/3 pulses                 0/50 - 500h
                                                                    0/50 - 168h
JEDEC 78                                      Latch up            0/11 per class
                    50mW power injection, 50% overvoltage @125C
                                                                         0/3
AEC Q100                   NVM Endurance                                 0/5
Method 005          Program Erase Cycles 25C

AEC Q100                    NVM Data Retention
Method 005          High Temperature Storage 165C

MIL-STD 883               Temperature Cycling
Method 1010         1000 cycles -65C/150C air/air

   Atmel            HAST after Preconditioning
PAQA0184              144 hours 130C/85%RH

       EIA                        85/85 Humidity Test
JESD22-A101                     1000 hours 85C/85%RH

       EIA                          HAST
JESD22-A110         336 hours 130C/85%RH/5.5V

        EIA                      Preconditioning
JEDEC 20-STD        Soldering Stress 220C/235c/3 times

MIL-STD 883                     Solderability
Method 2003

MIL-STD 883                     Marking Permanency
Method 2015

Rev. 1 2002 June                                                                8
                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.3 Wafer Level Reliability

4.3.1 Electromigration

Purpose:

To evaluate the AT56800, AT35500, and AT37000 processes for Metal 1, Metal 3 & Via Electromigration
Reliability.

Test Parameters:

Metal 1 & Metal 3:
Sample Size = 15
Temp = 250C with Joule heating .
J = 3.5E06 A/cm2.

Via:
Sample Size = 15
Temp = 200C with Joule heating.
J = 2.5E06 A/cm2.

Black's Equation Parameters:

Failure Criteria - 10% increase in resistance. Data taken every 1% change.
n=2
Ea = 0.6eV

Lifetime Predictions:

Metal 1 :
Split 1 - Tf.1% exp = ~ 28 hrs Tf.01% op = ~ 28 hrs x 39706 accel = 127 years.
(Sigma = 2.7118 hours, Acceltemp = 130, Accelcurrent = 306)

Metal 3 :
Split 3 - Tf.1% exp = ~ 140 hrs Tf.01% op = ~ 140 hrs x 39706 accel = 634 years.
(Sigma = 1.8782 hours, Acceltemp = 130, Accelcurrent = 306)

VIA :
Split 4 - Tf.1% exp = ~ 22 hrs Tf.1% op = ~ 22 hrs x 7144 accel = 18 years.
(Sigma = 2.59 hours, Acceltemp = 31.75, Accelcurrent = 225) (9/15 fails)

Conclusion:

All splits pass the minimum 10 years lifetime.

Rev. 1 2002 June  9
                                             AT89C51RB2 / RC2 & T89C51IC2 QualPack

Test results :

                    AT56800 metal 1 results                  AT56800 metal 3 results

                    AT56800 VIA results

Electromigration summary table:

Level               Sample  Fails @              Tf.1%
                      Size    10%            Lifetime (yrs)
        M1             15       9
        M3             15       7                  140
        Via            15       9                 1088

                                                    19

Rev. 1 2002 June
10
                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.3.2 Hot carriers injection

Test conditions

The test is performed by forcing a high drain bias on the test device (Vds>Vddmax) to accelerate the carriers to the
maximum. At the same time the gate bias (Vgs) is chosen in order to maximize the injection of carriers into the
gate oxide and also the substrate. WLR_B n-channel W/L 0.35um/25um the stress is performed on a number of
transistors, each at a different stress condition Vds,stress and Vgs,stress. For each transistor, the time to reach the
failure criteria (dIdsat/Idsat=10%) is obtained. NMOS is more sensitive to hot carriers compared to PMOS.
Consequently NMOS is the only structure tested.

Measurement

AT568T7 lot 1J0433 has been measured using the WLR_B hot electron structure with standard drain.
NMOS W/L = 25/0.35um.

Results

                                           HCI 56.8k 1J0433 AT568T7 FAB 5 N-Channel W/L 0.35/25.0um
                                                                        10% Change in Idsat

                                           1

                                            0,1               y = 5E+16x30,692
                                           0,01                 R2 = 0,9719

                    Tau Lifetime in years

                                           0,001

                                           0,0001

                                                   0,2  0,22  0,24              0,26  0,28  0,3

                                                                    1/Vdd

Conclusion

The extrapolated life time in the worst case conditions (@Vds=Vdd max & Vgs set to maximize substrate current) is
much greater than 0.2 years in DC mode (qualification requirement) which is equivalent to more than 10 years in
AC mode.

Rev. 1 2002 June                                                                                   11
                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.3.3 Time Dependent Dielectric Breakdown

Purpose:

To evaluate the AT56800 thin gate oxide TDDB performance as follows:
     a) To determine the activation energy of gate oxide failures on STI active edge capacitors
     b) To determine the field acceleration factor for intrinsic gate oxide failures
     c) To determine the sigma the lognormal standard deviation of the time to breakdown distribution of the
          intrinsic gate oxide

Test Parameters:

Lot                   9G3470 (wafers 4, 5, 18)
Min thickness:        72.9A
Max thickness:        74.7A
Capacitor size:       6.267um2

The stress conditions used are shown below:

Temperature/Field     9.5MV/cm                  10.0MV/cm       10.5MV/cm
                                                N=5             N=5
225C                  N=5                       N=5             N=5
                                                N=5             N=6
200C                  N=5

175C                  N=5

Accumulated total stress time: 132 hours / 46 capacitors

Calculation Parameters:

Failure Criteria:     0.01% failures
Temp/Voltage use:     105c / 3.3v
Oxide thickness:      63A (target 10%)

Lifetime Prediction:

The equation used to describe the breakdown of gate oxides is:

Tbd(i) = exp(SIGMA*Z(i) + GAMMA*Eox +Ea/kT + T0)

Where
Tbd(i) is the time to breakdown of the ith capacitor,
SIGMA is the lognormal standard deviation of the breakdown distribution,
Z(i) is the Z-score of the ith capacitor (essentially the difference between its breakdown time and the mean
measured in standard deviations),
GAMMA is the Field acceleration constant,
Eox is the oxide field,
Ea is the activation energy of this failure mechanism,
K is Boltzmann's constant,
T is the Kelvin Temperature, and
T0 is a fitting constant.

Rev. 1 2002 June
12
                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

The best fit coefficients in the regression analysis are:

T0= 14.25034317 LN-sec
Ea= 1.060043152 eV
GAMMA= -3.2454227 LN-sec-cm/MV
SIGMA= 0.414655753 LN-sec

with an adjusted r-squared of 97.99%. The intrinsic lifetime at use conditions calculated from this regression is
56174 years.

Conclusion:

Using the coefficients determined above, the time to reach any cumulative percent failure level can be estimated
given the stress conditions. Using 105C and 3.3 volts on 63 Angstrom N-Channel gate2 oxide, we may expect
0.01% of capacitors having 6,267 square microns area with 6,174 microns of active edge to fail in about 613 years,
exceeding the technology requirement of ten years.

Test results :

    AT56.8K Active Edge TDDB 225C                   AT56.8K Active Edge TDDB 200C

2,00000E+00                                      2,00000E+00
1,00000E+00                                      1,00000E+00
0,00000E+00                                      0,00000E+00
-1,00000E+00                                     -1,00000E+00
-2,00000E+00                                     -2,00000E+00

                  1,00 1,00 1,00 1,00 1,00 1,00                    1,00 1,00 1,00 1,00 1,00 1,00
                 E+00 E+01 E+02 E+03 E+04 E+05                    E+00 E+01 E+02 E+03 E+04 E+05

                                    Tbd (sec)                                        Tbd (sec)

    AT56.8K Active Edge TDDB 175C

2,00000E+00
1,00000E+00
0,00000E+00
-1,00000E+00
-2,00000E+00

                  1,00 1,00 1,00 1,00 1,00 1,00
                 E+00 E+01 E+02 E+03 E+04 E+05

                                    Tbd (sec)

Rev. 1 2002 June                                                                                13
                                                                                        AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.3.4 FLASH characteristics

4.3.4.1 Cell endurance

Purpose:

To evaluate the ability of memory cell to withstand high number of program/erase cycles without change of
electrical characteristics.

Test Parameters:

Measurements have been done on lot 0r5414 (MP044 reticle).
Test done on 2 cells in a byte :

          - cell near byte select transistor, called bit0 (1st column)
          - cell near Vss contact, called bit 7 (8th column).

Cycling is done for various programming voltages :

- write :                        13.5V on BL / 15.6V on select - clear : 13.5V on sense / 15.6V on select

@5ms                             14.5V on BL / 16.6V on select @5ms 14.5V on sense / 16.6V on select

                                 15.5V on BL / 17.6V on select                          15.5V on sense / 17.6V on select

                                 16.5V on BL / 17.6V on select                          16.5V on sense / 17.6V on select

                                               MP044 0R5414 #01                                                     MP044 0R5414 #01
                                     Vsel=Vbl+2.1 Bit 0 (near byte sel)                                      Vsel=Vbl+2.1 Bit 7 (near Vss)

                       0                                                                               0

                       -0.5                                                                         -0.5

                                                                                 13.5V                -1                                             13.5V
                                                                                                                                                     14.5V
           Vt_wrt (V)  -1                                                        14.5V  Vt_wrt (V)  -1.5                                             15.5V
                                                                                                                                                     16.5V
                                                                                 15.5V                -2

                                                                                 16.5V              -2.5
                                                                                                          1
                       -1.5
                                                                                                      7
                       -2                                                                           6.5

                       -2.5      10  100            1000  10000          100000                       6      10  100            1000  10000  100000
                              1                                                                     5.5
                                          # cycles                                                                    # cycles
                         7                                                                            5
                       6.5                    MP044 0R5414 #01                                      4.5               MP044 0R5414 #01
                                 Vsel=Vsen+2.1 Bit 0 (near byte sel)                                         Vsel=Vsen+2.1 Bit 7 (near Vss)
                         6                                                                            4
           Vt_clr (V)  5.5                                                       13.5V  Vt_clr (V)  3.5                                              13.5V
                                                                                 14.5V                                                               14.5V
                         5                                                       15.5V                3                                              15.5V
                       4.5                                                       16.5V              2.5                                              16.5V

                         4       10  100            1000  10000          100000                       2      10  100            1000  10000  100000
                       3.5                                                                                1

                         3
                       2.5

                         2
                             1

                                          # cycles                                                                    # cycles

Rev. 1 2002 June
14
                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

Conclusions:

          - Vt_wrt shift of 200mV after 10k cycles
          - I_read decrease of 2.5uA after 10kcycles (- 7 to 9 %)
          - No big difference between bit0 and bit 7 in terms of Vt or current variations Using the coefficients

4.3.4.2 Cell retention

Purpose:

To extrapolate cell life duration at 125c from bake measurements at high temperature.

Test parameters:

Lot:        9T0930

Temperature: 250c and 200c

Duration:   92 hours

Lifetime Prediction:

The equation used to describe memory cell retention is:

DVt (V) = A * (t[h])^m * exp (-1.05eV/kT[K])

Results :

            56.8k cell - 9t0930 (#24/25)

      0               10                        100                                                       290,0
ln [DVt (V)]-1 1                                                                                          270,0
                                                                                                   T (C)-2250,0
      -3              y = 0,2138Ln(x) - 2,3118                                                            230,0
      -4                                                                                                  210,0
      -5              y = 0,2211Ln(x) - 4,8026       200C                                                 190,0
                                                     250C                                                 170,0
                                                                                                          150,0
                                                                                                                      10  100 1000 10000 100000
                                                                                                                   1

                                                                                                                          time (h)

                    Bake time (h)

                    Test measurements                                                                                 Extrapolated Life Time

Conclusions :
Extrapolation to 125C - 10years = Vt loss is less than 0.8mV

Rev. 1 2002 June                                                                                                                            15
                                                        AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.3.4.3 Cell Read Disturb

Purpose:

To measure read disturb influence on 56k8 memory cell.

Test parameters:

Lot:            0t0348

Programming: 14V on WL and sensegate @5ms

Temperature: 25c and 140c

The cell is stressed with BL voltage much higher than standard read conditions (around 6V) to accelerate disturb
phenomenon : electrons from the Floating gate can move through the tunnel oxide. This charge loss is measured
after stress by a Vt measurement.

Test results:

                       0t0348 #01 56.8k (568A6)                                                                                                               0t0348 #01 56.8k (568A6)
                          BL rea d disturb @25C                                                                                                                BL read disturb @140C

      2.5Delta Vt (V)                                   V bl=6V                                                                                  2.5                                           V bl=6V
        2                                                                                                                          Delta Vt (V)Vbl=6. 5V2                                      V bl=6. 5V
                                                        V bl=7V                                                                                                                                V bl=7V
      1.5                                               Vbl=7. 5V                                                                                1.5                                           V bl=7. 5V
        1                                               V bl=8V                                                                                    1                                           V bl=8V

      0.5           1   10  100   1000           10000                                                                                           0.5       1  10  100   1000            10000
        0                                                                                                                                          0
          0 .1                                                                                                                                       0 .1

                        Time (s)                                                                                                                              Time (s)

Conclusion:

Extrapolation to 10 years lifetime give a maximum BL voltage of around 4V in read operation, which is much higher
than nominal BL read voltage (~1V). So there is no sensitivity to read disturb either at room temperature or high
temperature.

Rev. 1 2002 June
16
                           AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.3.4.4 Wafer probe Data retention measurement

Data retention has been verified after bake for 168 hours at 250C on 3 wafers of a standard production lot. The
results are summarized in the table below:

Lot                 Wafer  % Retention loss           Failure rate     Time to failure
                                                extrapolation at 55C
1G4448                 6            0%                                 >> 10 years
1G4448                 8            0%                    3.91fit      >> 10 years
1G4448                12            0%                    4.19fit      >> 10 years
Total                               0%                   3..96fit      >> 10 years
                                                          1.34fit

Conclusion:

Data Retention measurements at wafer probe stand out high data retention capability of AT56800 products,
exceeding the technology requirement of ten years.

Rev. 1 2002 June                                                                      17
                                         AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.4 Device reliability

4.4.1 AT89C51RB2 / RC2 & T89C51IC2 tests

AT89C51RC2 test results are summarized in the table below:

Lot      Device Type Test Description          Step Result Comment

A00498A T89C51RC2 EFR Dynamic Life Test 12h                 0/270
                                                            0/266
         PLCC 44                               48h

A00637B  T89C51RC2      LFR Life Test          168h         0/100
         PLCC 44        EFR Dynamic Life Test  500h         0/100
                                               1000h        0/100
                                                12h         0/350
                                                48h         0/350

                        LFR Life Test          168h         0/100
                        FLASH Data Retention   500h         0/100
                                               1000h        0/100
                                               500h         0/50
                                               1000h        0/50

                        FLASH Endurance        10kc 0/33

A00366   T89C51IC2      ESD-HBM Model          2000V        0/3 Class 2 of MIL STD 883
         PLCC 44                               3000V        0/3
                                               4000V        3/3 Functional

                        LATCH-UP                                   Test done at 90c
                        Over-Voltage
                        Power Injection        5.5v         0/5 Classified latch-up free in

                                               50mW 0/5 commercial and industrial range

Rev. 1 2002 June
18
                                       AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.4.2 AT89C51RB2 / RC2 & T89C51IC2 reliability calculation

In the next table, it is proposed a AT89C51RC2 reliability prediction calculated at 55c for 60% confidence level
from generic test data collected during the 12 last months process monitor.

Lots     Device Type Test Description  Step Result Comment
A00151S
A00712   T89C51CC01  EFR Dynamic Life Test 48h  1/809  1 Icc drift caused by a contact
A00588A  TQFP 44                                0/264  particle
A00498A
A00637B              LFR Life Test     1000h

A00330K  T89C51RC2   EFR Dynamic Life Test 48h  1/616  1 Ipd drift caused by an
A00365J  PLCC 44                                0/200  interlayer oxide thinning

A00470K              LFR Life Test     1000h

Global   T83C51IC2   EFR Dynamic Life Test 48h 0/300
         PLCC 44

                     LFR Life Test     1000h 0/200

         T89C51CC02 LFR Life Test      168h 0/100
         SOW 28

         All products EFR Dynamic Life Test 48h 2/1725 1159 ppm

                     LFR Life Test     -        0/764 8 fit

Rev. 1 2002 June                                                                                                 19
                                        AT89C51RB2 / RC2 & T89C51IC2 QualPack

4.5 AT89C51RB2 / RC2 & T89C51IC2 Packaging reliability

In this section are presented the packaging qualification measurements carried out for AT89C51RC2 in PLCC 44.

Lots     Device Type  Test Description         Step Result Comment
A00498A  T89C51RC2
         PLCC44       85/85 Humidity           168h 0/50
A00637B                                        500h 0/50
         T89C51RC2                             1000h 0/50
         PLCC 44
                      Thermal Cycles           200c 0/50
                                               500c 0/50
                                               1000c 0/50

                      HAST & Thermal shocks 72h 0/50
                      post Preconditioning L1 144h 0/50

                      Preconditioning Level 1  SAM 0/22
                                               Visual 0/50
                                               Elect. 0/50

                      85/85 Humidity           168h 0/50
                                               500h 0/50
                                               1000h 0/50

                      Thermal Cycles           100c 0/50
                                               500c 0/50
                                               1000c 0/50

                      HAST & Thermal Shocks 72h 0/50
                      post Preconditioning L1 144h 0/50

                      Preconditioning Level 1  SAM 0/22
                                               Visual 0/50
                                               Elect. 0/50

4.6 AT89C51RB2 / RC2 & T89C51IC2 Qualification status

Atmel digital 0.35um wafer process is qualified since 1999, October.

Derived from this technology, the AT89C51RC2 has demonstrated high reliability all over the various testing
reported in this document. Full qualification has been pronounced on 2002, January.

Rev. 1 2002 June
20
                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack
5 Environmental Information

Atmel Nantes Environmental Policy aims are :
                 - Reducing the use of harmful chemicals in its processes
                 - Reducing the content of harmful materials in its products
                 - Using re-usable materials wherever possible
                 - Reducing the energy content of its products

As part of that plan, Ozone Depleting Chemicals are being replaced either by Atmel Nantes or its sub-contractors.

Atmel Nantes site is ISO14001 certified since May 2000.

Rev. 1 2002 June  21
                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack
6 Other Data

6.1 ISO9001 and QS9000 Certificates

Rev. 1 2002 June
22
                                                AT89C51RB2 / RC2 & T89C51IC2 QualPack

6.2 Data Book Reference

The data sheet is available upon request to sales representative or upon direct access on Atmel web site:

http://www.atmel.com/

Address References
All inquiries relating to this document should be addressed to the following:

         Atmel Nantes
         BP70602
         44306 Nantes Cedex 3
         France
         Telephone (33) 2 40 18 18 18
         Telefax (33) 2 40 18 19 00

         Or direct contact
         Pascal LECUYER
         Telephone (33) 2 40 18 17 73
         Telefax (33) 2 40 18 19 00

6.3 Revision History

Issue                 Modification Notice                                    Application Date

0                   Initial Product Qualification (T89C51RB2/RC2/IC2)  2002 January
                                                                       2002 June
1                   Die Size update (AT89C51RB2/RC2 & T89C51IC2)

Remarks:

The information given in this document is believed to be accurate and reliable. However, no responsibility is
assumed by Atmel for its use. No specific guarantee or warranty is implied or given by this data unless agreed in
writing elsewhere.
Atmel reserves the right to update or modify this information without notification, at any time, in the interest of
providing the latest information.
Parts of this publication may be reproduced without special permission on the condition that our author and source
are quoted and that two copies of such extracts are placed at our disposal after publication. Before use of such
reproduced material the user should check that the information is current.
Written permission must be obtained from the publisher for complete reprints or translations

Rev. 1 2002 June                                                                             23
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

AT89C51RB2器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved