电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AT89C51-12JC

器件型号:AT89C51-12JC
器件类别:微处理器
文件大小:141.16KB,共0页
厂商名称:ATMEL [ATMEL Corporation]
厂商官网:http://www.atmel.com/
下载文档

器件描述

8-BIT, FLASH, 24 MHz, MICROCONTROLLER,

8位, FLASH, 24 MHz, 单片机,

参数

AT89C51-12JC功能数量 1
AT89C51-12JC端子数量 40
AT89C51-12JC最大工作温度 85 Cel
AT89C51-12JC最小工作温度 -40 Cel
AT89C51-12JC最大供电/工作电压 6 V
AT89C51-12JC最小供电/工作电压 4 V
AT89C51-12JC额定供电电压 5 V
AT89C51-12JC外部数据总线宽度 8
AT89C51-12JC输入输出总线数量 32
AT89C51-12JC线速度 24 MHz
AT89C51-12JC加工封装描述 0.600 INCH, 塑料, DIP-40
AT89C51-12JC状态 DISCONTINUED
AT89C51-12JC工艺 CMOS
AT89C51-12JC包装形状 矩形的
AT89C51-12JC包装尺寸 IN-线
AT89C51-12JC端子形式 THROUGH-孔
AT89C51-12JC端子间距 2.54 mm
AT89C51-12JC端子涂层 锡 铅
AT89C51-12JC端子位置
AT89C51-12JC包装材料 塑料/环氧树脂
AT89C51-12JC温度等级 INDUSTRIAL
AT89C51-12JC地址总线宽度 16
AT89C51-12JC位数 8
AT89C51-12JC最大FCLK时钟频率 24 MHz
AT89C51-12JC微处理器类型 单片机
AT89C51-12JCROM编程 FLASH

文档预览

AT89C51-12JC器件文档内容

Features                                                                                                                                           8-bit
                                                                                                                                                   Microcontroller
Compatible with MCS-51TM Products                                                                                                                with 4K Bytes
4K Bytes of In-System Reprogrammable Flash Memory                                                                                                Flash

       Endurance: 1,000 Write/Erase Cycles                                                                                                        AT89C51
Fully Static Operation: 0 Hz to 24 MHz
Three-level Program Memory Lock                                                                                                                  Not Recommended
128 x 8-bit Internal RAM                                                                                                                         for New Designs.
32 Programmable I/O Lines                                                                                                                        Use AT89S51.
Two 16-bit Timer/Counters
Six Interrupt Sources
Programmable Serial Channel
Low-power Idle and Power-down Modes

Description

The AT89C51 is a low-power, high-performance CMOS 8-bit microcomputer with 4K
bytes of Flash programmable and erasable read only memory (PEROM). The device
is manufactured using Atmel's high-density nonvolatile memory technology and is
compatible with the industry-standard MCS-51 instruction set and pinout. The on-chip
Flash allows the program memory to be reprogrammed in-system or by a conven-
tional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Flash
on a monolithic chip, the Atmel AT89C51 is a powerful microcomputer which provides
a highly-flexible and cost-effective solution to many embedded control applications.

Pin Configurations                                                                         PDIP

                         PQFP/TQFP44 P1.4                                         P1.0 1   40 VCC
    43 P1.3                                                                       P1.1 2   39 P0.0 (AD0)
              P1.5 142 P1.2                                                       P1.2 3   38 P0.1 (AD1)
              P1.6 241 P1.1 (T2 EX)                                               P1.3 4   37 P0.2 (AD2)
              P1.7 340 P1.0 (T2)                                                  P1.4 5   36 P0.3 (AD3)
              RST 4  39 NC                                                        P1.5 6   35 P0.4 (AD4)
    (RXD) P3.0 5          38 VCC                                                  P1.6 7   34 P0.5 (AD5)
                              37 P0.0 (AD0)                                       P1.7 8   33 P0.6 (AD6)
                NC 6              36 P0.1 (AD1)                                   RST 9    32 P0.7 (AD7)
     (TXD) P3.1 7                      35 P0.2 (AD2)                     (RXD) P3.0 10     31 EA/VPP
    (INT0) P3.2 8                          34 P0.3 (AD3)                 (TXD) P3.1 11     30 ALE/PROG
    (INT1) P3.3 9                                                        (INT0) P3.2 12    29 PSEN
                                                          33 PO.4 (AD4)  (INT1) P3.3 13    28 P2.7 (A15)
       (T0) P3.4 10                                       32 P0.5 (AD5)     (T0) P3.4 14   27 P2.6 (A14)
       (T1) P3.5 11                                       31 P0.6 (AD6)     (T1) P3.5 15   26 P2.5 (A13)
                                                          30 P0.7 (AD7)   (WR) P3.6 16     25 P2.4 (A12)
                                                          29 EA/VPP        (RD) P3.7 17    24 P2.3 (A11)
                                                          28 NC                XTAL2 18    23 P2.2 (A10)
                                                          27 ALE/PROG          XTAL1 19    22 P2.1 (A9)
                                                          26 PSEN                GND 20    21 P2.0 (A8)
                                                          25 P2.7 (A15)
                                                          24 P2.6 (A14)                    PLCC
                                                          23 P2.5 (A13)
                                                                         6 P1.4
                                                                             5 P1.3
                                                                                 4 P1.2
                                                                                      3 P1.1
                                                                                          2 P1.0
                                                                                              1 NC
                                                                                                   44 VCC
                                                                                                       43 P0.0 (AD0)
                                                                                                           42 P0.1 (AD1)
                                                                                                                41 P0.2 (AD2)
                                                                                                                    40 P0.3 (AD3)
                                                                                  P1.5 7                  39 PO.4 (AD4)
(WR)P3.6 12                                                                       P1.6 8                  38 P0.5 (AD5)
    (RD) P3.7 13                                                                  P1.7 9                  37 P0.6 (AD6)
                                                                                  RST 10                  36 P0.7 (AD7)
        XTAL2 14                                                         (RXD) P3.0 11                    35 EA/VPP
             XTAL1 15                                                                                     34 NC
                                                                                    NC 12                 33 ALE/PROG
                 GND 16                                                  (TXD) P3.1 13                    32 PSEN
                     GND 17                                              (INT0) P3.2 14                   31 P2.7 (A15)
                          (A8) P2.0 18                                   (INT1) P3.3 15                   30 P2.6 (A14)
                              (A9) P2.1 19                                                                29 P2.5 (A13)
                                  (A10) P2.2 20                             (T0) P3.4 16
                                       (A11) P2.3 21                        (T1) P3.5 17
                                           (A12) P2.4 22

                                                                                         (WR)P3.6 18                                               Rev. 0265G02/00
                                                                                             (RD) P3.7 19

                                                                                                 XTAL2 20
                                                                                                      XTAL1 21

                                                                                                          GND 22
                                                                                                              NC 23

                                                                                                                   (A8) P2.0 24
                                                                                                                       (A9) P2.1 25
                                                                                                                           (A10) P2.2 26
                                                                                                                                (A11) P2.3 27
                                                                                                                                    (A12) P2.4 28

                                                                                                                                                                     1
Block Diagram

   VCC                                        P0.0 - P0.7      P2.0 - P2.7
   GND                                    PORT 0 DRIVERS   PORT 2 DRIVERS

               RAM ADDR.             RAM          PORT 0   PORT 2  FLASH
                REGISTER                           LATCH    LATCH

                    B     ACC                                       STACK        PROGRAM
              REGISTER                                             POINTER       ADDRESS
                                                                                 REGISTER

                               TMP2               TMP1                                BUFFER

                                           ALU          INTERRUPT, SERIAL PORT,          PC
                                     PSW                    AND TIMER BLOCKS     INCREMENTER

       PSEN     TIMING  INSTRUCTION                                                 PROGRAM
ALE/PROG          AND     REGISTER                                                  COUNTER

  EA / VPP    CONTROL                                                                  DPTR
         RST

                                          PORT 1                   PORT 3
                                           LATCH                    LATCH

              OSC

                                     PORT 1 DRIVERS        PORT 3 DRIVERS

                                     P1.0 - P1.7                   P3.0 - P3.7

2                       AT89C51
                                                                             AT89C51

The AT89C51 provides the following standard features: 4K           Port 2 pins that are externally being pulled low will source
bytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16-bit         current (IIL) because of the internal pullups.
timer/counters, a five vector two-level interrupt architecture,    Port 2 emits the high-order address byte during fetches
a full duplex serial port, on-chip oscillator and clock cir-       from external program memory and during accesses to
cuitry. In addition, the AT89C51 is designed with static logic     external data memory that use 16-bit addresses (MOVX @
for operation down to zero frequency and supports two              DPTR). In this application, it uses strong internal pullups
software selectable power saving modes. The Idle Mode              when emitting 1s. During accesses to external data mem-
stops the CPU while allowing the RAM, timer/counters,              ory that use 8-bit addresses (MOVX @ RI), Port 2 emits the
serial port and interrupt system to continue functioning. The      contents of the P2 Special Function Register.
Power-down Mode saves the RAM contents but freezes
the oscillator disabling all other chip functions until the next   Port 2 also receives the high-order address bits and some
hardware reset.                                                    control signals during Flash programming and verification.

Pin Description                                                    Port 3

VCC                                                                Port 3 is an 8-bit bi-directional I/O port with internal pullups.
Supply voltage.                                                    The Port 3 output buffers can sink/source four TTL inputs.
                                                                   When 1s are written to Port 3 pins they are pulled high by
GND                                                                the internal pullups and can be used as inputs. As inputs,
Ground.                                                            Port 3 pins that are externally being pulled low will source
                                                                   current (IIL) because of the pullups.
Port 0                                                             Port 3 also serves the functions of various special features
Port 0 is an 8-bit open-drain bi-directional I/O port. As an       of the AT89C51 as listed below:
output port, each pin can sink eight TTL inputs. When 1s
are written to port 0 pins, the pins can be used as high-          Port Pin  Alternate Functions
impedance inputs.                                                  P3.0      RXD (serial input port)
Port 0 may also be configured to be the multiplexed low-           P3.1      TXD (serial output port)
order address/data bus during accesses to external pro-            P3.2      INT0 (external interrupt 0)
gram and data memory. In this mode P0 has internal                 P3.3      INT1 (external interrupt 1)
pullups.                                                           P3.4      T0 (timer 0 external input)
Port 0 also receives the code bytes during Flash program-          P3.5      T1 (timer 1 external input)
ming, and outputs the code bytes during program                    P3.6      WR (external data memory write strobe)
verification. External pullups are required during program         P3.7      RD (external data memory read strobe)
verification.
                                                                   Port 3 also receives some control signals for Flash pro-
Port 1                                                             gramming and verification.
Port 1 is an 8-bit bi-directional I/O port with internal pullups.
The Port 1 output buffers can sink/source four TTL inputs.         RST
When 1s are written to Port 1 pins they are pulled high by
the internal pullups and can be used as inputs. As inputs,         Reset input. A high on this pin for two machine cycles while
Port 1 pins that are externally being pulled low will source       the oscillator is running resets the device.
current (IIL) because of the internal pullups.
Port 1 also receives the low-order address bytes during            ALE/PROG
Flash programming and verification.
                                                                   Address Latch Enable output pulse for latching the low byte
Port 2                                                             of the address during accesses to external memory. This
Port 2 is an 8-bit bi-directional I/O port with internal pullups.  pin is also the program pulse input (PROG) during Flash
The Port 2 output buffers can sink/source four TTL inputs.         programming.
When 1s are written to Port 2 pins they are pulled high by
the internal pullups and can be used as inputs. As inputs,         In normal operation ALE is emitted at a constant rate of 1/6
                                                                   the oscillator frequency, and may be used for external tim-
                                                                   ing or clocking purposes. Note, however, that one ALE

                                                                                                                     3
pulse is skipped during each access to external Data           unconnected while XTAL1 is driven as shown in Figure 2.
Memory.                                                        There are no requirements on the duty cycle of the external
If desired, ALE operation can be disabled by setting bit 0 of  clock signal, since the input to the internal clocking circuitry
SFR location 8EH. With the bit set, ALE is active only dur-    is through a divide-by-two flip-flop, but minimum and maxi-
ing a MOVX or MOVC instruction. Otherwise, the pin is          mum voltage high and low time specifications must be
weakly pulled high. Setting the ALE-disable bit has no         observed.
effect if the microcontroller is in external execution mode.
                                                               Idle Mode
PSEN
Program Store Enable is the read strobe to external pro-       In idle mode, the CPU puts itself to sleep while all the on-
gram memory.                                                   chip peripherals remain active. The mode is invoked by
When the AT89C51 is executing code from external pro-          software. The content of the on-chip RAM and all the spe-
gram memory, PSEN is activated twice each machine              cial functions registers remain unchanged during this
cycle, except that two PSEN activations are skipped during     mode. The idle mode can be terminated by any enabled
each access to external data memory.                           interrupt or by a hardware reset.
                                                               It should be noted that when idle is terminated by a hard
EA/VPP                                                         ware reset, the device normally resumes program execu-
External Access Enable. EA must be strapped to GND in          tion, from where it left off, up to two machine cycles before
order to enable the device to fetch code from external pro-    the internal reset algorithm takes control. On-chip hardware
gram memory locations starting at 0000H up to FFFFH.           inhibits access to internal RAM in this event, but access to
Note, however, that if lock bit 1 is programmed, EA will be    the port pins is not inhibited. To eliminate the possibility of
internally latched on reset.                                   an unexpected write to a port pin when Idle is terminated by
EA should be strapped to VCC for internal program              reset, the instruction following the one that invokes Idle
executions.                                                    should not be one that writes to a port pin or to external
This pin also receives the 12-volt programming enable volt-    memory.
age (VPP) during Flash programming, for parts that require
12-volt VPP.                                                   Figure 1. Oscillator Connections

XTAL1                                                                                            C2
Input to the inverting oscillator amplifier and input to the                                                                        XTAL2
internal clock operating circuit.
                                                                                                 C1
XTAL2                                                                                                                               XTAL1
Output from the inverting oscillator amplifier.

Oscillator Characteristics                                                                                                          GND

XTAL1 and XTAL2 are the input and output, respectively,        Note: C1, C2 = 30 pF 10 pF for Crystals
of an inverting amplifier which can be configured for use as                           = 40 pF 10 pF for Ceramic Resonators
an on-chip oscillator, as shown in Figure 1. Either a quartz
crystal or ceramic resonator may be used. To drive the
device from an external clock source, XTAL2 should be left

Status of External Pins During Idle and Power-down Modes

Mode        Program Memory  ALE  PSEN                          PORT0   PORT1  PORT2    PORT3
Idle        Internal          1     1                           Data    Data    Data    Data
Idle        External          1     1                           Float   Data            Data
Power-down  Internal          0     0                           Data    Data  Address   Data
Power-down  External          0     0                           Float   Data    Data    Data
                                                                                Data

4           AT89C51
                                                                                       AT89C51

Figure 2. External Clock Drive Configuration                 ters retain their values until the power-down mode is
                                                             terminated. The only exit from power-down is a hardware
                                                             reset. Reset redefines the SFRs but does not change the
                                                             on-chip RAM. The reset should not be activated before VCC
                                                             is restored to its normal operating level and must be held
                                                             active long enough to allow the oscillator to restart and
                                                             stabilize.

Power-down Mode                                              Program Memory Lock Bits

In the power-down mode, the oscillator is stopped, and the   On the chip are three lock bits which can be left unpro-
instruction that invokes power-down is the last instruction  grammed (U) or can be programmed (P) to obtain the
executed. The on-chip RAM and Special Function Regis-        additional features listed in the table below.

                                                             When lock bit 1 is programmed, the logic level at the EA pin
                                                             is sampled and latched during reset. If the device is pow-
                                                             ered up without a reset, the latch initializes to a random
                                                             value, and holds that value until reset is activated. It is nec-
                                                             essary that the latched value of EA be in agreement with
                                                             the current logic level at that pin in order for the device to
                                                             function properly.

Lock Bit Protection Modes

   Program Lock Bits

   LB1  LB2           LB3                     Protection Type

1  U    U                  U                  No program lock features

2  P    U                  U                  MOVC instructions executed from external program memory are disabled from

                                              fetching code bytes from internal memory, EA is sampled and latched on reset,

                                              and further programming of the Flash is disabled

3  P    P                  U                  Same as mode 2, also verify is disabled

4  P    P                  P                  Same as mode 3, also external execution is disabled

                                                                                                                             5
Programming the Flash                                            and data for the entire array or until the end of the
                                                                 object file is reached.
The AT89C51 is normally shipped with the on-chip Flash
memory array in the erased state (that is, contents = FFH)  Data Polling: The AT89C51 features Data Polling to indi-
and ready to be programmed. The programming interface       cate the end of a write cycle. During a write cycle, an
accepts either a high-voltage (12-volt) or a low-voltage    attempted read of the last byte written will result in the com-
(VCC) program enable signal. The low-voltage program-       plement of the written datum on PO.7. Once the write cycle
ming mode provides a convenient way to program the          has been completed, true data are valid on all outputs, and
AT89C51 inside the user's system, while the high-voltage    the next cycle may begin. Data Polling may begin any time
programming mode is compatible with conventional third-     after a write cycle has been initiated.
party Flash or EPROM programmers.
                                                            Ready/Busy: The progress of byte programming can also
The AT89C51 is shipped with either the high-voltage or      be monitored by the RDY/BSY output signal. P3.4 is pulled
low-voltage programming mode enabled. The respective        low after ALE goes high during programming to indicate
top-side marking and device signature codes are listed in   BUSY. P3.4 is pulled high again when programming is
the following table.                                        done to indicate READY.

Top-side Mark  VPP = 12V     VPP = 5V                       Program Verify: If lock bits LB1 and LB2 have not been
Signature      AT89C51       AT89C51                        programmed, the programmed code data can be read back
               xxxx          xxxx-5                         via the address and data lines for verification. The lock bits
               yyww          yyww                           cannot be verified directly. Verification of the lock bits is
                                                            achieved by observing that their features are enabled.
               (030H) = 1EH  (030H) = 1EH
               (031H) = 51H  (031H) = 51H                   Chip Erase: The entire Flash array is erased electrically
               (032H) =F FH  (032H) = 05H                   by using the proper combination of control signals and by
                                                            holding ALE/PROG low for 10 ms. The code array is written
The AT89C51 code memory array is programmed byte-by-        with all "1"s. The chip erase operation must be executed
byte in either programming mode. To program any non-        before the code memory can be re-programmed.
blank byte in the on-chip Flash Memory, the entire memory
must be erased using the Chip Erase Mode.                   Reading the Signature Bytes: The signature bytes are
                                                            read by the same procedure as a normal verification of
Programming Algorithm: Before programming the               locations 030H, 031H, and 032H, except that P3.6 and
AT89C51, the address, data and control signals should be    P3.7 must be pulled to a logic low. The values returned are
set up according to the Flash programming mode table and    as follows.
Figure 3 and Figure 4. To program the AT89C51, take the
following steps.                                                  (030H) = 1EH indicates manufactured by Atmel
                                                                  (031H) = 51H indicates 89C51
1. Input the desired memory location on the address               (032H) = FFH indicates 12V programming
     lines.                                                       (032H) = 05H indicates 5V programming

2. Input the appropriate data byte on the data lines.       Programming Interface

3. Activate the correct combination of control signals.     Every code byte in the Flash array can be written and the
                                                            entire array can be erased by using the appropriate combi-
4. Raise EA/VPP to 12V for the high-voltage program-        nation of control signals. The write operation cycle is self-
     ming mode.                                             timed and once initiated, will automatically time itself to
                                                            completion.
5. Pulse ALE/PROG once to program a byte in the
     Flash array or the lock bits. The byte-write cycle is  All major programming vendors offer worldwide support for
     self-timed and typically takes no more than 1.5 ms.    the Atmel microcontroller series. Please contact your local
     Repeat steps 1 through 5, changing the address         programming vendor for the appropriate software revision.

6              AT89C51
                                                                                 AT89C51

Flash Programming Modes

Mode                                 RST        PSEN           ALE/PROG  EA/VPP                 P2.6   P2.7       P3.6  P3.7
                                                   L                      H/12V                   L      H          H     H
Write Code Data                      H

Read Code Data                       H          L              H             H                  L      L          H     H

Write Lock           Bit - 1         H          L                        H/12V                  H      H          H     H

                     Bit - 2         H          L                        H/12V                  H      H          L     L

                     Bit - 3         H          L                        H/12V                  H      L          H     L

Chip Erase                           H          L                 (1)    H/12V                  H      L          L     L

Read Signature Byte                  H          L              H             H                  L      L          L     L

Note: 1. Chip Erase requires a 10 ms PROG pulse.

Figure 3. Programming the Flash                                Figure 4. Verifying the Flash

                                  AT89C51       +5V                                                 AT89C51          +5V

                    A0 - A7   P1           VCC        PGM                             A0 - A7   P1           VCC     PGM DATA
      ADDR.                                           DATA              ADDR.                                        (USE 10K
OOOOH/OFFFH                   P2.0 - P2.3 P0          PROG        OOOOH/0FFFH                   P2.0 - P2.3 P0       PULLUPS)

                    A8 - A11                          VIH/VPP                         A8 - A11                               VIH

                              P2.6                                                              P2.6

   SEE FLASH                  P2.7        ALE                     SEE FLASH                     P2.7         ALE
PROGRAMMING                                                    PROGRAMMING
MODES TABLE                   P3.6                             MODES TABLE                      P3.6

                              P3.7                                                              P3.7

                              XTAL2        EA                                                   XTAL2        EA

3-24 MHz                                                       3-24 MHz

                              XTAL1       RST         VIH                                       XTAL1        RST        VIH

                              GND       PSEN                                                    GND    PSEN

                                                                                                                                  7
Flash Programming and Verification Waveforms - High-voltage Mode (VPP = 12V)

   P1.0 - P1.7           PROGRAMMING                VERIFICATION
   P2.0 - P2.3               ADDRESS                   ADDRESS

                                                         tAVQV

   PORT 0                   DATA IN                 DATA OUT

                tAVGL    tDVGL tGHDX    tGHAX

   ALE/PROG     tSHGL       tGLGH       tGHSL
        EA/VPP
                       VPP               LOGIC 1
                                         LOGIC 0

        P2.7           tEHSH            tELQV                      tEHQZ
    (ENABLE)                     tGHBL
                                              BUSY  READY
       P3.4
   (RDY/BSY)                                   tWC

Flash Programming and Verification Waveforms - Low-voltage Mode (VPP = 5V)

   P1.0 - P1.7           PROGRAMMING                VERIFICATION
   P2.0 - P2.3               ADDRESS                   ADDRESS

                                                         tAVQV

   PORT 0                   DATA IN                 DATA OUT

                tAVGL    tDVGL tGHDX    tGHAX

   ALE/PROG

                tSHGL       tGLGH

   EA/VPP                               LOGIC 1
                                        LOGIC 0

        P2.7           tEHSH            tELQV                      tEHQZ
    (ENABLE)                     tGHBL
                                              BUSY  READY
       P3.4
   (RDY/BSY)                                   tWC

8               AT89C51
                                                          AT89C51

Flash Programming and Verification Characteristics

TA = 0C to 70C, VCC = 5.0 10%

Symbol    Parameter                              Min      Max      Units

VPP(1)    Programming Enable Voltage             11.5     12.5     V
IPP(1)    Programming Enable Current               3
1/tCLCL   Oscillator Frequency                            1.0      mA

                                                          24       MHz

tAVGL     Address Setup to PROG Low              48tCLCL           s
tGHAX     Address Hold after PROG                48tCLCL
tDVGL     Data Setup to PROG Low                 48tCLCL           s
tGHDX     Data Hold after PROG                   48tCLCL
tEHSH     P2.7 (ENABLE) High to VPP              48tCLCL
tSHGL     VPP Setup to PROG Low
tGHSL(1)  VPP Hold after PROG                       10
                                                    10

tGLGH     PROG Width                             1        110      s

tAVQV     Address to Data Valid                           48tCLCL

tELQV     ENABLE Low to Data Valid                        48tCLCL
                                                          48tCLCL
tEHQZ     Data Float after ENABLE                0

tGHBL     PROG High to BUSY Low                           1.0      s

tWC       Byte Write Cycle Time                           2.0      ms

Note: 1. Only used in 12-volt programming mode.

                                                                          9
Absolute Maximum Ratings*                                                          *NOTICE:  Stresses beyond those listed under "Absolute
                                                                                             Maximum Ratings" may cause permanent dam-
  Operating Temperature.................................. -55C to +125C                    age to the device. This is a stress rating only and
                                                                                             functional operation of the device at these or any
  Storage Temperature ..................................... -65C to +150C                  other conditions beyond those indicated in the
                                                                                             operational sections of this specification is not
  Voltage on Any Pin                                                                         implied. Exposure to absolute maximum rating
  with Respect to Ground .....................................-1.0V to +7.0V                 conditions for extended periods may affect device
                                                                                             reliability.
  Maximum Operating Voltage ............................................ 6.6V

  DC Output Current...................................................... 15.0 mA

DC Characteristics

TA = -40C to 85C, VCC = 5.0V 20% (unless otherwise noted)

Symbol  Parameter                            Condition                                       Min            Max            Units

VIL     Input Low-voltage                    (Except EA)                                     -0.5           0.2 VCC - 0.1  V
VIL1    Input Low-voltage (EA)
VIH     Input High-voltage                   (Except XTAL1, RST)                             -0.5           0.2 VCC - 0.3  V
VIH1    Input High-voltage                   (XTAL1, RST)
VOL     Output Low-voltage(1) (Ports 1,2,3)  IOL = 1.6 mA                                    0.2 VCC + 0.9  VCC + 0.5      V
        Output Low-voltage(1)                IOL = 3.2 mA
VOL1    (Port 0, ALE, PSEN)                                                                  0.7 VCC        VCC + 0.5      V

                                                                                                            0.45           V

                                                                                                            0.45           V

                                             IOH = -60 A, VCC = 5V 10%                    2.4                           V

VOH     Output High-voltage                  IOH = -25 A                                    0.75 VCC                      V
        (Ports 1,2,3, ALE, PSEN)

                                             IOH = -10 A                                    0.9 VCC                       V

                                             IOH = -800 A, VCC = 5V 10%                   2.4                           V

VOH1    Output High-voltage                  IOH = -300 A                                   0.75 VCC                      V
        (Port 0 in External Bus Mode)

                                             IOH = -80 A                                    0.9 VCC                       V

IIL     Logical 0 Input Current (Ports 1,2,3) VIN = 0.45V                                                   -50            A

ITL     Logical 1 to 0 Transition Current    VIN = 2V, VCC = 5V 10%                                       -650           A
        (Ports 1,2,3)

ILI     Input Leakage Current (Port 0, EA)   0.45 < VIN < VCC                                               10            A
RRST    Reset Pull-down Resistor
                                                                                             50             300            K

  CIO   Pin Capacitance                      Test Freq. = 1 MHz, TA = 25C                                  10             pF
  ICC   Power Supply Current                 Active Mode, 12 MHz
                                             Idle Mode, 12 MHz                                              20             mA
Notes:
                                                                                                            5              mA

        Power-down Mode(2)                   VCC = 6V                                                       100            A
                                             VCC = 3V
                                                                                                            40             A

        1. Under steady state (non-transient) conditions, IOL must be externally limited as follows:
            Maximum IOL per port pin: 10 mA
            Maximum IOL per 8-bit port: Port 0: 26 mA
            Ports 1, 2, 3: 15 mA

            Maximum total IOL for all output pins: 71 mA
            If IOL exceeds the test condition, VOL may exceed the related specification. Pins are not guaranteed to sink current greater
            than the listed test conditions.

        2. Minimum VCC for Power-down is 2V.

10                 AT89C51
                                                                AT89C51

AC Characteristics

Under operating conditions, load capacitance for Port 0, ALE/PROG, and PSEN = 100 pF; load capacitance for all other
outputs = 80 pF.

External Program and Data Memory Characteristics

                                             12 MHz Oscillator  16 to 24 MHz Oscillator

Symbol   Parameter                           Min  Max           Min         Max          Units
1/tCLCL  Oscillator Frequency                                                            MHz
tLHLL    ALE Pulse Width                                        0           24
tAVLL    Address Valid to ALE Low                                                          ns
tLLAX    Address Hold after ALE Low          127                2tCLCL-40                  ns
tLLIV    ALE Low to Valid Instruction In                        tCLCL-13                   ns
tLLPL    ALE Low to PSEN Low                 43                 tCLCL-20                   ns
tPLPH    PSEN Pulse Width                                                                  ns
tPLIV    PSEN Low to Valid Instruction In    48                 tCLCL-13                   ns
tPXIX    Input Instruction Hold after PSEN                      3tCLCL-20                  ns
tPXIZ    Input Instruction Float after PSEN       233                       4tCLCL-65      ns
tPXAV    PSEN to Address Valid                                       0      3tCLCL-45      ns
tAVIV    Address to Valid Instruction In     43                                            ns
tPLAZ    PSEN Low to Address Float                                                         ns
tRLRH    RD Pulse Width                      205                                           ns
tWLWH    WR Pulse Width                                                                    ns
tRLDV    RD Low to Valid Data In                  145                                      ns
tRHDX    Data Hold after RD                                                                ns
tRHDZ    Data Float after RD                 0                                             ns
tLLDV    ALE Low to Valid Data In                                                          ns
tAVDV    Address to Valid Data In                 59                        tCLCL-10       ns
tLLWL    ALE Low to RD or WR Low                                                           ns
tAVWL    Address to RD or WR Low             75                 tCLCL-8     5tCLCL-55      ns
tQVWX    Data Valid to WR Transition                                            10         ns
tQVWH    Data Valid to WR High                    312                                      ns
tWHQX    Data Hold after WR                                                                ns
tRLAZ    RD Low to Address Float                  10                                       ns
tWHLH    RD or WR High to ALE High                                                         ns
                                             400                6tCLCL-100                 ns
                                                                6tCLCL-100
                                             400
                                                                      0
                                                  252                       5tCLCL-90

                                             0

                                                  97                        2tCLCL-28
                                                                            8tCLCL-150
                                                  517                       9tCLCL-165
                                                                            3tCLCL+50
                                                  585
                                                                                  0
                                             200  300           3tCLCL-50
                                                                4tCLCL-75
                                             203                 tCLCL-20
                                                                7tCLCL-120
                                             23                  tCLCL-20

                                             433

                                             33

                                                  0

                                             43   123           tCLCL-20    tCLCL+25

                                                                                                                      11
External Program Memory Read Cycle

                      tLHLL

         ALE   tAVLL                  tLLPL            tLLIV      tPLPH
      PSEN                                             tPLIV      tPXAV
                             tLLAX           tPLAZ
    PORT 0                                                 tPXIZ
    PORT 2                       A0 - A7                 tPXIX              A0 - A7
                                                                         A8 - A15
                                                        INSTR IN

                             tAVIV

                                             A8 - A15

External Data Memory Read Cycle

               tLHLL

    ALE

                                                                  tWHLH

       PSEN    tAVLL               tLLDV     tRLRH                tRHDZ
           RD                 tLLWL             tRLDV             tRHDX
                             tLLAX
    PORT 0                                                        A0 - A7 FROM PCL
    PORT 2                       tRLAZ

               A0 - A7 FROM RI OR DPL                  DATA IN                       INSTR IN

                            tAVWL                                        A8 - A15 FROM PCH
                                 tAVDV

                      P2.0 - P2.7 OR A8 - A15 FROM DPH

12             AT89C51
                                                              AT89C51

External Data Memory Write Cycle

                     tLHLL

         ALE

   PSEN                              tLLWL   tWLWH             tWHLH
       WR
                     tAVLL           tLLAX   tQVWH            tWHQX
PORT 0                                tQVWX
PORT 2                                       DATA OUT           A0 - A7 FROM PCL INSTR IN
                     A0 - A7 FROM RI OR DPL                              A8 - A15 FROM PCH

                                    tAVWL

                            P2.0 - P2.7 OR A8 - A15 FROM DPH

External Clock Drive Waveforms

         VCC - 0.5V         tCHCX              tCLCH                      tCHCX             tCHCL
                                             tCLCX            tCLCL
                     0.7 VCC

                     0.2 VCC - 0.1V

0.45V

External Clock Drive

Symbol        Parameter                      Min              Max                           Units
1/tCLCL       Oscillator Frequency
tCLCL         Clock Period                   0                24                            MHz
tCHCX         High Time
tCLCX         Low Time                       41.6                                           ns
tCLCH         Rise Time
tCHCL         Fall Time                      15                                             ns

                                             15                                             ns

                                                              20                            ns

                                                              20                            ns

                                                                                                   13
Serial Port Timing: Shift Register Mode Test Conditions

(VCC = 5.0 V 20%; Load Capacitance = 80 pF)

                                                                                       12 MHz Osc                             Variable Oscillator                   Units

Symbol       Parameter                                                                 Min Max                          Min                     Max                   s
                                                                                                                                                                      ns
tXLXL        Serial Port Clock Cycle Time                                              1.0                              12tCLCL                                       ns
tQVXH        Output Data Setup to Clock Rising Edge                                                                                                                   ns
tXHQX        Output Data Hold after Clock Rising Edge                                  700                       10tCLCL-133                                          ns
tXHDX        Input Data Hold after Clock Rising Edge
tXHDV        Clock Rising Edge to Input Data Valid                                     50                        2tCLCL-117

                                                                                       0                                      0

                                                                                                     700                                     10tCLCL-133

Shift Register Mode Timing Waveforms

       INSTRUCTION           0               1                       2              3             4           5                  6           7         8
                        ALE
                                tQVXH                                   tXLXL           2            3                  4           5           6         7
                   CLOCK                                                 tXHQX         tXHDX
                                                  0                       1                            VALID              VALID       VALID            SET TI
        WRITE TO SBUF                      tXHDV                                           VALID
         OUTPUT DATA                                                         VALID                                                              VALID     VALID
                                                              VALID
             CLEAR RI
           INPUT DATA                                                                                                                                  SET RI

AC Testing Input/Output Waveforms(1) Float Waveforms(1)

VCC - 0.5V                   0.2 VCC + 0.9V                                                               V          +  0.1V                           V OL - 0.1V
      0.45V                   TEST POINTS                                                                    LOAD                                      V OL + 0.1V
                             0.2 VCC - 0.1V
                                                                                                  VLOAD                          Timing Reference
                                                                                                                                         Points

                                                                                                          V LOAD - 0.1V

Note:  1. AC Inputs during testing are driven at VCC - 0.5V for a                      Note:         1. For timing purposes, a port pin is no longer floating
           logic 1 and 0.45V for a logic 0. Timing measurements                                          when a 100 mV change from load voltage occurs. A
                                                                                                         port pin begins to float when 100 mV change from
           are made at VIH min. for a logic 1 and VIL max. for a                                         the loaded VOH/VOL level occurs.
           logic 0.

14                           AT89C51
Ordering Information                                                                 AT89C51

Speed   Power         Ordering Code                                         Package             Operation Range
(MHz)   Supply        AT89C51-12AC                                          44A                     Commercial
                      AT89C51-12JC                                          44J                    (0 C to 70 C)
  12   5V 20%       AT89C51-12PC                                          40P6                      Industrial
                      AT89C51-12QC                                          44Q
16     5V 20%       AT89C51-12AI                                          44A                   (-40 C to 85 C)
                      AT89C51-12JI                                          44J                     Commercial
20     5V 20%       AT89C51-12PI                                          40P6                   (0 C to 70 C)
                      AT89C51-12QI                                          44Q                       Industrial
24     5V 20%       AT89C51-16AC                                          44A
                      AT89C51-16JC                                          44J                   (-40 C to 85 C)
                      AT89C51-16PC                                          40P6                    Commercial
                      AT89C51-16QC                                          44Q                    (0 C to 70 C)
                      AT89C51-16AI                                          44A                       Industrial
                      AT89C51-16JI                                          44J
                      AT89C51-16PI                                          40P6                  (-40 C to 85 C)
                      AT89C51-16QI                                          44Q                     Commercial
                      AT89C51-20AC                                          44A                    (0 C to 70 C)
                      AT89C51-20JC                                          44J                       Industrial
                      AT89C51-20PC                                          40P6
                      AT89C51-20QC                                          44Q                   (-40 C to 85 C)
                      AT89C51-20AI                                          44A
                      AT89C51-20JI                                          44J                                                 15
                      AT89C51-20PI                                          40P6
                      AT89C51-20QI                                          44Q
                      AT89C51-24AC                                          44A
                      AT89C51-24JC                                          44J
                      AT89C51-24PC                                          40P6
                      AT89C51-24QC                                          44Q
                      AT89C51-24AI                                          44A
                      AT89C51-24JI                                          44J
                      AT89C51-24PI                                          40P6
                      AT89C51-24QI                                          44Q

44A                                                           Package Type
44J    44-lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)
40P6   44-lead, Plastic J-leaded Chip Carrier (PLCC)
44Q    40-lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)
       44-lead, Plastic Gull Wing Quad Flatpack (PQFP)
Packaging Information

    44A, 44-lead, Thin (1.0 mm) Plastic Gull Wing Quad                            44J, 44-lead, Plastic J-leaded Chip Carrier (PLCC)
    Flatpack (TQFP)                                                               Dimensions in Inches and (Millimeters)
    Dimensions in Millimeters and (Inches)*
                                                                                  JEDEC STANDARD MS-018 AC
    JEDEC STANDARD MS-026 ACB

                PIN 1 ID                       12.21(0.478)  SQ                                 .045(1.14) X 45 PIN NO. 1           .045(1.14) X 30 - 45 .012(.305)
                                               11.75(0.458)                                                                IDENTIFY                                   .008(.203)

    0.80(0.031) BSC                                   0.45(0.018)                 .032(.813)                       .656(16.7)                     .630(16.0)
                                                      0.30(0.012)                 .026(.660)                                     SQ               .590(15.0)
                                                                                                                                           .021(.533)
                                                                                   .050(1.27) TYP                  .650(16.5)              .013(.330)
                                                                                                                         .695(17.7)
                                                                                                                         .685(17.4)SQ          .043(1.09)
                                                                                                                                               .020(.508)
                                                                                                              .500(12.7) REF SQ                .120(3.05)
                                                                                                                                               .090(2.29)
                                               10.10(0.394)  SQ                                                                            .180(4.57)
                                               9.90(0.386)                                                                                 .165(4.19)

                          0                                      1.20(0.047) MAX

    0.20(.008)            7

    0.09(.003)

                                                                                                                                     .022(.559) X 45 MAX (3X)

                             0.75(0.030) 0.15(0.006)
                             0.45(0.018) 0.05(0.002)

    Controlling dimension: millimeters                                            44Q, 44-lead, Plastic Quad Flat Package (PQFP)
                                                                                  Dimensions in Millimeters and (Inches)*
    40P6, 40-lead, 0.600" Wide, Plastic Dual Inline
    Package (PDIP)                                                                JEDEC STANDARD MS-022 AB
    Dimensions in Inches and (Millimeters)

                             2.07(52.6)        PIN                                                     13.45  (0.525)                SQ
                             2.04(51.8)         1                                                      12.95  (0.506)

                                                         .566(14.4)               PIN 1 ID
                                                        .530(13.5)
                                                                                                                                           0.50 (0.020)
                                                                                  0.80 (0.031) BSC                                         0.35 (0.014)

                             1.900(48.26) REF                    .090(2.29)
                                                                        MAX
           .220(5.59)
               MAX                                               .005(.127)
                                                                         MIN
    SEATING
       PLANE                 .065(1.65)                          .065(1.65)                            10.10  (0.394)                SQ
             .161(4.09)      .041(1.04)                          .015(.381)                             9.90  (0.386)
             .125(3.18)
                                                             .022(.559)
                 .110(2.79)                                  .014(.356)
                 .090(2.29)
                             .630(16.0)                                                             0                                         2.45 (0.096) MAX
                 .012(.305)  .590(15.0)                                                                                                    0.25 (0.010) MAX
                 .008(.203)
                                               0 REF                              0.17 (0.007)      7
                                               15
                                                                                  0.13 (0.005)

                             .690(17.5)                                                                                      1.03 (0.041)
                             .610(15.5)                                                                                      0.78 (0.030)

                                                                                  Controlling dimension: millimeters

16                           AT89C51
Atmel Headquarters            Atmel Operations

Corporate Headquarters        Atmel Colorado Springs
  2325 Orchard Parkway          1150 E. Cheyenne Mtn. Blvd.
  San Jose, CA 95131            Colorado Springs, CO 80906
  TEL (408) 441-0311            TEL (719) 576-3300
  FAX (408) 487-2600            FAX (719) 540-1759

Europe                        Atmel Rousset
  Atmel U.K., Ltd.              Zone Industrielle
  Coliseum Business Centre      13106 Rousset Cedex
  Riverside Way                 France
  Camberley, Surrey GU15 3YL    TEL (33) 4-4253-6000
  England                       FAX (33) 4-4253-6001
  TEL (44) 1276-686-677
  FAX (44) 1276-686-697

Asia
  Atmel Asia, Ltd.
  Room 1219
  Chinachem Golden Plaza
  77 Mody Road Tsimhatsui
  East Kowloon
  Hong Kong
  TEL (852) 2721-9778
  FAX (852) 2722-1369

Japan
  Atmel Japan K.K.
  9F, Tonetsu Shinkawa Bldg.
  1-24-8 Shinkawa
  Chuo-ku, Tokyo 104-0033
  Japan
  TEL (81) 3-3523-3551
  FAX (81) 3-3523-7581

                                                             Fax-on-Demand
                                                             North America:
                                                             1-(800) 292-8635
                                                             International:
                                                             1-(408) 441-0732

                                                             e-mail
                                                             literature@atmel.com

                                                             Web Site
                                                             http://www.atmel.com

                                                             BBS
                                                             1-(408) 436-4309

Atmel Corporation 2000.
Atmel Corporation makes no warranty for the use of its products, other than those expressly contained in the Company's standard war-
ranty which is detailed in Atmel's Terms and Conditions located on the Company's web site. The Company assumes no responsibility for
any errors which may appear in this document, reserves the right to change devices or specifications detailed herein at any time without
notice, and does not make any commitment to update the information contained herein. No licenses to patents or other intellectual prop-
erty of Atmel are granted by the Company in connection with the sale of Atmel products, expressly or by implication. Atmel's products are
not authorized for use as critical components in life support devices or systems.

Marks bearing and/or TM are registered trademarks and trademarks of Atmel Corporation.  Printed on recycled paper.
Terms and product names in this document may be trademarks of others.                                      0265G02/00/xM
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

AT89C51-12JC器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved