电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AT89C51-12JA

器件型号:AT89C51-12JA
器件类别:微处理器
文件大小:129.41KB,共0页
厂商名称:ATMEL [ATMEL Corporation]
厂商官网:http://www.atmel.com/
下载文档

器件描述

8-BIT, FLASH, 16 MHz, MICROCONTROLLER,

8位, FLASH, 16 MHz, 单片机,

参数

AT89C51-12JA功能数量 1
AT89C51-12JA端子数量 44
AT89C51-12JA最大工作温度 85 Cel
AT89C51-12JA最小工作温度 -40 Cel
AT89C51-12JA最大供电/工作电压 6 V
AT89C51-12JA最小供电/工作电压 4 V
AT89C51-12JA额定供电电压 5 V
AT89C51-12JA外部数据总线宽度 8
AT89C51-12JA输入输出总线数量 32
AT89C51-12JA线速度 16 MHz
AT89C51-12JA加工封装描述 PLASTIC, MS-018AC, LCC-44
AT89C51-12JA状态 DISCONTINUED
AT89C51-12JA工艺 CMOS
AT89C51-12JA包装形状 SQUARE
AT89C51-12JA包装尺寸 CHIP CARRIER
AT89C51-12JA表面贴装 Yes
AT89C51-12JA端子形式 J BEND
AT89C51-12JA端子间距 1.27 mm
AT89C51-12JA端子涂层 TIN LEAD
AT89C51-12JA端子位置 QUAD
AT89C51-12JA包装材料 PLASTIC/EPOXY
AT89C51-12JA温度等级 INDUSTRIAL
AT89C51-12JA地址总线宽度 16
AT89C51-12JA位数 8
AT89C51-12JA最大FCLK时钟频率 24 MHz
AT89C51-12JA微处理器类型 MICROCONTROLLER
AT89C51-12JAROM编程 FLASH

文档预览

AT89C51-12JA器件文档内容

Features                                                                                                                                                                           8-Bit
                                                                                                                                                                                   Microcontroller
Compatible with MCS-51TM Products                                                                                                                                                with 4K Bytes
4K Bytes of In-System Reprogrammable Flash Memory                                                                                                                                Flash

       Endurance: 1,000 Write/Erase Cycles                                                                                                                                        AT89C51
Fully Static Operation: 0 Hz to 24 MHz
Three-Level Program Memory Lock
128 x 8-Bit Internal RAM
32 Programmable I/O Lines
Two 16-Bit Timer/Counters
Six Interrupt Sources
Programmable Serial Channel
Low Power Idle and Power Down Modes

Description

The AT89C51 is a low-power, high-performance CMOS 8-bit microcomputer with 4K

bytes of Flash Programmable and Erasable Read Only Memory (PEROM). The

device is manufactured using Atmel's high density nonvolatile memory technology

and is compatible with the industry standard MCS-51TM instruction set and pinout. The

on-chip Flash allows the program memory to be reprogrammed in-system or by a con-

ventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with

Flash on a monolithic chip, the Atmel AT89C51 is a powerful microcomputer which

provides a highly flexible and cost effective solution to many embedded control appli-

cations.                                                                                                                          (continued)

Pin Configurations                                                                                                      PDIP

                                                                                                            P1.0     1        40  VCC
                                                                                                            P1.1                  P0.0 (AD0)
                                                                                                            P1.2     2        39  P0.1 (AD1)
                                                                                                            P1.3                  P0.2 (AD2)
                                                                                                            P1.4     3        38  P0.3 (AD3)
                                                                                                            P1.5                  P0.4 (AD4)
                                                                                                            P1.6     4        37  P0.5 (AD5)
                                                                                                            P1.7                  P0.6 (AD6)
                                                                                                             RST     5        36  P0.7 (AD7)
                                                                                             (RXD) P3.0                           EA/VPP
                                                                                              (TXD) P3.1             6        35  ALE/PROG
                                                                                             (INT0) P3.2                          PSEN
                                                                                             (INT1) P3.3             7        34  P2.7 (A15)
                                                                                                 (T0) P3.4                        P2.6 (A14)
                                                                                                 (T1) P3.5           8        33  P2.5 (A13)
                                                                                               (WR) P3.6                          P2.4 (A12)
                                                                                                (RD) P3.7            9        32  P2.3 (A11)
                                                                                                        X TA L 2                  P2.2 (A10)
                                 PQFP/TQFP                                                              X TA L 1     10       31  P2.1 (A9)
                                                                                                            GND                   P2.0 (A8)
                                                                                                                     11       30

                                                       (AD0)                                                         12       29
                                                          (AD1)
                                                              (AD2)                                                  13       28
                                                                  (AD3)
                                                                                                                     14       27

INDEX                     P1.4                                                                                       15       26
CORNER                       P1.3
                                 P1.2                                                                                16       25
                                     P1.1
                                         P1.0                                                                        17       24
                                             NC
                                                 VCC
                                                     P0.0
                                                         P0.1
                                                             P0.2
                                                                 P0.3

                          4  44  34  2     14  03  93  83  73  6   53  4                                             18       23
                                                                3
                                        4                                                                            19       22

              P1.5    1                                                      33  P0.4 (AD4)                          20       21
              P1.6                                                               P0.5 (AD5)
              P1.7    2                                                      32  P0.6 (AD6)
               RST                                                               P0.7 (AD7)
(RXD) P3.0            3                                                      31                                          PLCC
                                                                                 EA/VPP
                  NC  4                                                      30  NC
(TXD) P3.1                                                                      ALE/PROG
(INT0) P3.2           5                                                      29  PSEN                                          (AD0)
(INT1) P3.3                                                                      P2.7 (A15)                                       (AD1)
                      6                                                      28  P2.6 (A14)                                           (AD2)
    (T0) P3.4                                                                    P2.5 (A13)                                               (AD3)
    (T1) P3.5         7                                                      27

                      8                                                      26              INDEX                  P1.4
                                                                                             CORNER                     P1.3
                      9                                                      25                                            P1.2
                                                                                                                               P1.1
                      10                                                     24                                                    P1.0
                                                                                                                                       NC
                                                                                                                                           VCC
                                                                                                                                               P0.0
                                                                                                                                                   P0.1
                                                                                                                                                       P0.2
                                                                                                                                                           P0.3

                      11                                                     23                                   6 4 2 44 42 40
                                                                                                                 7 5 3 1 43 4139
                          1  21  31  41    51  61  71   1  9   02  12  2                                  P1.5                                                         P0.4 (AD4)
                                                       8    2                                             P1.6                                                         P0.5 (AD5)
                                                                                                          P1.7                                                         P0.6 (AD6)
                                                                                                           RST   8                38                                   P0.7 (AD7)
                                                                                             (RXD) P3.0                                                                EA/VPP
                          (WR) P3.6                                                                              9                37                                   NC
                             (RD) P3.7                                                                       NC                                                        ALE/PROG
                                                                                              (TXD) P3.1         10               36                                   PSEN
                                 X TA L 2                                                    (INT0) P3.2                                                               P2.7 (A15)
                                     X TA L 1                                                (INT1) P3.3         11               35                                   P2.6 (A14)
                                                                                                                                                                       P2.5 (A13)
                                         GND                                                    (T0) P3.4        12               34
                                             GND                                                (T1) P3.5
                                                 (A8) P2.0                                                       13               33
                                                     (A9) P2.1
                                                         (A10) P2.2
                                                             (A11) P2.3
                                                                 (A12) P2.4

                                                                                                                 14               32

                                                                                                                 15               31

                                                                                                                 16               30

                                                                                                                 11781 92 02 12 22 32 42 52 62 72289

                                                                                                                    (WR) P3.6                                                      0265F-A12/97
                                                                                                                       (RD) P3.7

                                                                                                                           X TA L 2
                                                                                                                               X TA L 1

                                                                                                                                   GND
                                                                                                                                       NC

                                                                                                                                           (A8) P2.0
                                                                                                                                               (A9) P2.1
                                                                                                                                                   (A10) P2.2
                                                                                                                                                       (A11) P2.3
                                                                                                                                                           (A12) P2.4

                                                                                                                                                                                   4-29
Block Diagram

      VCC                                     P0.0 - P0.7      P2.0 - P2.7
      GND                                 PORT 0 DRIVERS   PORT 2 DRIVERS

               RAM ADDR.             RAM          PORT 0   PORT 2  FLASH
                REGISTER                           LATCH    LATCH

                    B     ACC                                       STACK        PROGRAM
              REGISTER                                             POINTER       ADDRESS
                                                                                 REGISTER

                               TMP2               TMP1                                BUFFER

                                           ALU          INTERRUPT, SERIAL PORT,          PC
                                     PSW                    AND TIMER BLOCKS     INCREMENTER

       PSEN     TIMING  INSTRUCTION                                                 PROGRAM
ALE/PROG          AND     REGISTER                                                  COUNTER

  EA / VPP    CONTROL                                                                  DPTR
         RST

                                          PORT 1                   PORT 3
                                           LATCH                    LATCH

               OSC

                                     PORT 1 DRIVERS        PORT 3 DRIVERS

                                     P1.0 - P1.7                   P3.0 - P3.7

4-30                    AT89C51
                                                                            AT89C51

The AT89C51 provides the following standard features: 4K          when emitting 1s. During accesses to external data mem-
bytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16-bit        ory that use 8-bit addresses (MOVX @ RI), Port 2 emits the
timer/counters, a five vector two-level interrupt architecture,   contents of the P2 Special Function Register.
a full duplex serial port, on-chip oscillator and clock cir-
cuitry. In addition, the AT89C51 is designed with static logic    Port 2 also receives the high-order address bits and some
for operation down to zero frequency and supports two             control signals during Flash programming and verification.
software selectable power saving modes. The Idle Mode
stops the CPU while allowing the RAM, timer/counters,             Port 3
serial port and interrupt system to continue functioning. The     Port 3 is an 8-bit bidirectional I/O port with internal pullups.
Power Down Mode saves the RAM contents but freezes                The Port 3 output buffers can sink/source four TTL inputs.
the oscillator disabling all other chip functions until the next  When 1s are written to Port 3 pins they are pulled high by
hardware reset.                                                   the internal pullups and can be used as inputs. As inputs,
                                                                  Port 3 pins that are externally being pulled low will source
Pin Description                                                   current (IIL) because of the pullups.
                                                                  Port 3 also serves the functions of various special features
VCC                                                               of the AT89C51 as listed below:
Supply voltage.
                                                                  Port Pin  Alternate Functions
GND
Ground.                                                           P3.0      RXD (serial input port)

Port 0                                                            P3.1      TXD (serial output port)
Port 0 is an 8-bit open drain bidirectional I/O port. As an
output port each pin can sink eight TTL inputs. When 1s           P3.2      INT0 (external interrupt 0)
are written to port 0 pins, the pins can be used as high-
impedance inputs.                                                 P3.3      INT1 (external interrupt 1)

Port 0 may also be configured to be the multiplexed low-          P3.4      T0 (timer 0 external input)
order address/data bus during accesses to external pro-
gram and data memory. In this mode P0 has internal pul-           P3.5      T1 (timer 1 external input)
lups.
                                                                  P3.6      WR (external data memory write strobe)
Port 0 also receives the code bytes during Flash program-
ming, and outputs the code bytes during program verifica-         P3.7      RD (external data memory read strobe)
tion. External pullups are required during program verifica-
tion.                                                             Port 3 also receives some control signals for Flash pro-
                                                                  gramming and verification.
Port 1
Port 1 is an 8-bit bidirectional I/O port with internal pullups.  RST
The Port 1 output buffers can sink/source four TTL inputs.        Reset input. A high on this pin for two machine cycles while
When 1s are written to Port 1 pins they are pulled high by        the oscillator is running resets the device.
the internal pullups and can be used as inputs. As inputs,
Port 1 pins that are externally being pulled low will source      ALE/PROG
current (IIL) because of the internal pullups.                    Address Latch Enable output pulse for latching the low byte
Port 1 also receives the low-order address bytes during           of the address during accesses to external memory. This
Flash programming and verification.                               pin is also the program pulse input (PROG) during Flash
                                                                  programming.
Port 2
Port 2 is an 8-bit bidirectional I/O port with internal pullups.  In normal operation ALE is emitted at a constant rate of 1/6
The Port 2 output buffers can sink/source four TTL inputs.        the oscillator frequency, and may be used for external tim-
When 1s are written to Port 2 pins they are pulled high by        ing or clocking purposes. Note, however, that one ALE
the internal pullups and can be used as inputs. As inputs,        pulse is skipped during each access to external Data Mem-
Port 2 pins that are externally being pulled low will source      ory.
current (IIL) because of the internal pullups.
Port 2 emits the high-order address byte during fetches           If desired, ALE operation can be disabled by setting bit 0 of
from external program memory and during accesses to               SFR location 8EH. With the bit set, ALE is active only dur-
external data memory that use 16-bit addresses (MOVX @            ing a MOVX or MOVC instruction. Otherwise, the pin is
DPTR). In this application it uses strong internal pullups        weakly pulled high. Setting the ALE-disable bit has no
                                                                  effect if the microcontroller is in external execution mode.

                                                                  PSEN
                                                                  Program Store Enable is the read strobe to external pro-
                                                                  gram memory.

                                                                                                                    4-31
When the AT89C51 is executing code from external pro-             It should be noted that when idle is terminated by a hard
gram memory, PSEN is activated twice each machine                 ware reset, the device normally resumes program execu-
                                                                  tion, from where it left off, up to two machine cycles before
cycle, except that two PSEN activations are skipped during        the internal reset algorithm takes control. On-chip hardware
each access to external data memory.                              inhibits access to internal RAM in this event, but access to
                                                                  the port pins is not inhibited. To eliminate the possibility of
EA/VPP                                                            an unexpected write to a port pin when Idle is terminated by
External Access Enable. EA must be strapped to GND in             reset, the instruction following the one that invokes Idle
order to enable the device to fetch code from external pro-       should not be one that writes to a port pin or to external
gram memory locations starting at 0000H up to FFFFH.              memory.
Note, however, that if lock bit 1 is programmed, EA will be       Figure 1. Oscillator Connections
internally latched on reset.
                                                                                                    C2
EA should be strapped to VCC for internal program execu-                                                                               XTAL2
tions.
                                                                                                    C1
This pin also receives the 12-volt programming enable volt-                                                                            XTAL1
age (VPP) during Flash programming, for parts that require
12-volt VPP.                                                                                                                           GND

XTAL1                                                             Note: C1, C2 = 30 pF 10 pF for Crystals
Input to the inverting oscillator amplifier and input to the                              = 40 pF 10 pF for Ceramic Resonators
internal clock operating circuit.
                                                                  Figure 2. External Clock Drive Configuration
XTAL2
Output from the inverting oscillator amplifier.

Oscillator Characteristics

XTAL1 and XTAL2 are the input and output, respectively,
of an inverting amplifier which can be configured for use as
an on-chip oscillator, as shown in Figure 1. Either a quartz
crystal or ceramic resonator may be used. To drive the
device from an external clock source, XTAL2 should be left
unconnected while XTAL1 is driven as shown in Figure 2.
There are no requirements on the duty cycle of the external
clock signal, since the input to the internal clocking circuitry
is through a divide-by-two flip-flop, but minimum and maxi-
mum voltage high and low time specifications must be
observed.

Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-
chip peripherals remain active. The mode is invoked by
software. The content of the on-chip RAM and all the spe-
cial functions registers remain unchanged during this
mode. The idle mode can be terminated by any enabled
interrupt or by a hardware reset.

Status of External Pins During Idle and Power Down Modes

Mode        Program Memory  ALE                                   PSEN  PORT0   PORT1  PORT2    PORT3
Idle        Internal          1                                      1   Data    Data    Data    Data
Idle        External          1                                      1   Float   Data            Data
Power Down  Internal          0                                      0   Data    Data  Address   Data
Power Down  External          0                                      0   Float   Data    Data    Data
                                                                                         Data

4-32        AT89C51
                                                                AT89C51

Power Down Mode                                                 Program Memory Lock Bits

In the power down mode the oscillator is stopped, and the       On the chip are three lock bits which can be left unpro-
instruction that invokes power down is the last instruction     grammed (U) or can be programmed (P) to obtain the addi-
executed. The on-chip RAM and Special Function Regis-           tional features listed in the table below:
ters retain their values until the power down mode is termi-
nated. The only exit from power down is a hardware reset.       When lock bit 1 is programmed, the logic level at the EA pin
Reset redefines the SFRs but does not change the on-chip        is sampled and latched during reset. If the device is pow-
RAM. The reset should not be activated before VCC is            ered up without a reset, the latch initializes to a random
restored to its normal operating level and must be held         value, and holds that value until reset is activated. It is nec-
active long enough to allow the oscillator to restart and sta-  essary that the latched value of EA be in agreement with
bilize.                                                         the current logic level at that pin in order for the device to
                                                                function properly.
Lock Bit Protection Modes

   Program Lock Bits          Protection Type

           LB1 LB2 LB3        No program lock features.
                              MOVC instructions executed from external program memory are disabled from fetching code
1          U   U      U       bytes from internal memory, EA is sampled and latched on reset, and further programming of the
                              Flash is disabled.
2          P   U      U       Same as mode 2, also verify is disabled.
                              Same as mode 3, also external execution is disabled.
3          P   P      U

4          P   P      P

Programming the Flash                                           Programming Algorithm: Before programming the
                                                                AT89C51, the address, data and control signals should be
The AT89C51 is normally shipped with the on-chip Flash          set up according to the Flash programming mode table and
memory array in the erased state (that is, contents = FFH)      Figures 3 and 4. To program the AT89C51, take the follow-
and ready to be programmed. The programming interface           ing steps.
accepts either a high-voltage (12-volt) or a low-voltage
(VCC) program enable signal. The low voltage program-           1. Input the desired memory location on the address
ming mode provides a convenient way to program the                   lines.
AT89C51 inside the user's system, while the high-voltage
programming mode is compatible with conventional third          2. Input the appropriate data byte on the data lines.
party Flash or EPROM programmers.
                                                                3. Activate the correct combination of control signals.
The AT89C51 is shipped with either the high-voltage or
low-voltage programming mode enabled. The respective            4. Raise EA/VPP to 12V for the high-voltage programming
top-side marking and device signature codes are listed in            mode.
the following table.
                                                                5. Pulse ALE/PROG once to program a byte in the Flash
Top-Side Mark     VPP = 12V   VPP = 5V                               array or the lock bits. The byte-write cycle is self-timed
                                                                     and typically takes no more than 1.5 ms. Repeat steps
                  AT89C51     AT89C51                                1 through 5, changing the address and data for the
                  xxxx        xxxx-5                                 entire array or until the end of the object file is reached.
                  yyww        yyww
                                                                Data Polling: The AT89C51 features Data Polling to indi-
Signature         (030H)=1EH  (030H)=1EH                        cate the end of a write cycle. During a write cycle, an
                  (031H)=51H  (031H)=51H                        attempted read of the last byte written will result in the com-
                  (032H)=FFH  (032H)=05H                        plement of the written datum on PO.7. Once the write cycle

The AT89C51 code memory array is programmed byte-by-            has been completed, true data are valid on all outputs, and
byte in either programming mode. To program any non-            the next cycle may begin. Data Polling may begin any time
blank byte in the on-chip Flash Memory, the entire memory       after a write cycle has been initiated.
must be erased using the Chip Erase Mode.
                                                                Ready/Busy: The progress of byte programming can also
                                                                be monitored by the RDY/BSY output signal. P3.4 is pulled
                                                                low after ALE goes high during programming to indicate
                                                                BUSY. P3.4 is pulled high again when programming is
                                                                done to indicate READY.

                                                                         4-33
Program Verify: If lock bits LB1 and LB2 have not been                (030H) = 1EH indicates manufactured by Atmel
programmed, the programmed code data can be read back                 (031H) = 51H indicates 89C51
via the address and data lines for verification. The lock bits        (032H) = FFH indicates 12V programming
cannot be verified directly. Verification of the lock bits is         (032H) = 05H indicates 5V programming
achieved by observing that their features are enabled.
                                                                Programming Interface
Chip Erase: The entire Flash array is erased electrically
by using the proper combination of control signals and by       Every code byte in the Flash array can be written and the
holding ALE/PROG low for 10 ms. The code array is written       entire array can be erased by using the appropriate combi-
with all "1"s. The chip erase operation must be executed        nation of control signals. The write operation cycle is self-
before the code memory can be re-programmed.                    timed and once initiated, will automatically time itself to
                                                                completion.
Reading the Signature Bytes: The signature bytes are            All major programming vendors offer worldwide support for
read by the same procedure as a normal verification of          the Atmel microcontroller series. Please contact your local
locations 030H,                                                 programming vendor for the appropriate software revision.

031H, and 032H, except that P3.6 and P3.7 must be pulled        Flash Programming Modes
to a logic low. The values returned are as follows.

Mode                          RST  PSEN                         ALE/PROG  EA/VPP  P2.6  P2.7  P3.6  P3.7
Write Code Data                 H     L                                    H/12V    L     H     H     H

Read Code Data                H    L                            H         H       L     L     H     H

Write Lock           Bit - 1  H    L                                      H/12V   H     H     H     H

                     Bit - 2  H    L                                      H/12V   H     H     L     L

                     Bit - 3  H    L                                      H/12V   H     L     H     L

Chip Erase                    H    L                               (1)    H/12V   H     L     L     L

Read Signature Byte           H    L                            H         H       L     L     L     L

Note: 1. Chip Erase requires a 10-ms PROG pulse.

4-34                 AT89C51
                                                                                    AT89C51

Figure 3. Programming the Flash                                     Figure 4. Verifying the Flash

                                       AT89C51       +5V                                              AT89C51        +5V

                         A0 - A7   P1           VCC        PGM                          A0 - A7   P1           VCC   PGM DATA
           ADDR.                                           DATA           ADDR.                                      (USE 10K
     OOOOH/OFFFH                   P2.0 - P2.3 P0          PROG     OOOOH/0FFFH                   P2.0 - P2.3 P0     PULLUPS)

                         A8 - A11                          VIH/VPP                      A8 - A11                             VIH

                                   P2.6                                                           P2.6

   SEE FLASH                       P2.7   ALE                          SEE FLASH                  P2.7         ALE
PROGRAMMING                                                         PROGRAMMING
MODES TABLE                        P3.6                             MODES TABLE                   P3.6

                                   P3.7                                                           P3.7

                                   XTAL2        EA                                                XTAL2        EA

3-24 MHz                                                            3-24 MHz

                                   XTAL1  RST        VIH                                          XTAL1        RST      VIH

                                   GND    PSEN                                                    GND          PSEN

Flash Programming and Verification Characteristics

TA = 0C to 70C, VCC = 5.0 10%

Symbol        Parameter                                                       Min                       Max          Units

VPP(1)        Programming Enable Voltage                                      11.5                      12.5         V
IPP(1)        Programming Enable Current
                                                                                                        1.0          mA

1/tCLCL       Oscillator Frequency                                            3                         24           MHz

tAVGL         Address Setup to PROG Low                             48tCLCL

tGHAX         Address Hold After PROG                               48tCLCL

tDVGL         Data Setup to PROG Low                                48tCLCL

tGHDX         Data Hold After PROG                                  48tCLCL

tEHSH         P2.7 (ENABLE) High to VPP                             48tCLCL

tSHGL         VPP Setup to PROG Low                                           10                                     s
                                                                                                                     s
tGHSL(1)      VPP Hold After PROG                                             10                                     s

tGLGH         PROG Width                                                      1                         110          s
                                                                                                                     ms
tAVQV         Address to Data Valid                                                                   48tCLCL
                                                                                                      48tCLCL              4-35
tELQV         ENABLE Low to Data Valid                                                                48tCLCL

tEHQZ         Data Float After ENABLE                                         0                          1.0
                                                                                                         2.0
tGHBL         PROG High to BUSY Low

tWC           Byte Write Cycle Time

Note: 1. Only used in 12-volt programming mode.
Flash Programming and Verification Waveforms - High Voltage Mode (VPP = 12V)

P1.0 - P1.7                 PROGRAMMING                VERIFICATION
P2.0 - P2.3                     ADDRESS                   ADDRESS

                                                       tAVQV

      PORT 0                   DATA IN                 DATA OUT

                   tAVGL    tDVGL tGHDX    tGHAX

      ALE/PROG     tSHGL       tGLGH       tGHSL
           EA/VPP
                          VPP               LOGIC 1
                                            LOGIC 0

           P2.7           tEHSH            tELQV                      tEHQZ
       (ENABLE)                     tGHBL
                                                 BUSY  READY
          P3.4
      (RDY/BSY)                                   tWC

Flash Programming and Verification Waveforms - Low Voltage Mode (VPP = 5V)

P1.0 - P1.7                 PROGRAMMING                VERIFICATION
P2.0 - P2.3                     ADDRESS                   ADDRESS

                                                       tAVQV

      PORT 0                   DATA IN                 DATA OUT

                   tAVGL    tDVGL tGHDX    tGHAX

      ALE/PROG

                   tSHGL       tGLGH

      EA/VPP                               LOGIC 1
                                           LOGIC 0

           P2.7           tEHSH            tELQV                      tEHQZ
       (ENABLE)                     tGHBL
                                                 BUSY  READY
          P3.4
      (RDY/BSY)                                   tWC

4-36               AT89C51
                                                                                                   AT89C51

Absolute Maximum Ratings*                                                          *NOTICE:  Stresses beyond those listed under "Absolute
                                                                                             Maximum Ratings" may cause permanent dam-
  Operating Temperature .................................. -55C to +125C                   age to the device. This is a stress rating only and
  Storage Temperature ..................................... -65C to +150C                  functional operation of the device at these or any
  Voltage on Any Pin                                                                         other conditions beyond those indicated in the
  with Respect to Ground .....................................-1.0V to +7.0V                 operational sections of this specification is not
  Maximum Operating Voltage............................................. 6.6V                implied. Exposure to absolute maximum rating
  DC Output Current...................................................... 15.0 mA            conditions for extended periods may affect device
                                                                                             reliability.

DC Characteristics

TA = -40C to 85C, VCC = 5.0V 20% (unless otherwise noted)

Symbol  Parameter                             Condition                                      Min            Max            Units

VIL     Input Low Voltage                     (Except EA)                                    -0.5           0.2 VCC - 0.1  V
VIL1    Input Low Voltage (EA)
VIH     Input High Voltage                    (Except XTAL1, RST)                            -0.5           0.2 VCC - 0.3  V
VIH1                                          (XTAL1, RST)
VOL     Input High Voltage                    IOL = 1.6 mA                                   0.2 VCC + 0.9  VCC + 0.5      V
VOL1    Output Low Voltage(1) (Ports 1,2,3)   IOL = 3.2 mA
        Output Low Voltage(1)                                                                0.7 VCC        VCC + 0.5      V
        (Port 0, ALE, PSEN)
                                                                                                            0.45           V

                                                                                                            0.45           V

VOH     Output High Voltage                   IOH = -60 A, VCC = 5V 10%                   2.4                           V

        (Ports 1,2,3, ALE, PSEN)              IOH = -25 A                                   0.75 VCC                      V

                                              IOH = -10 A                                   0.9 VCC                       V

VOH1    Output High Voltage                   IOH = -800 A, VCC = 5V 10%                  2.4                           V

        (Port 0 in External Bus Mode)         IOH = -300 A                                  0.75 VCC                      V

                                              IOH = -80 A                                   0.9 VCC                       V

IIL     Logical 0 Input Current (Ports 1,2,3) VIN = 0.45V                                                   -50            A

ITL     Logical 1 to 0 Transition Current     VIN = 2V, VCC = 5V 10%                                      -650           A

        (Ports 1,2,3)

ILI     Input Leakage Current (Port 0, EA)    0.45 < VIN < VCC                                              10            A
RRST    Reset Pulldown Resistor
                                                                                             50             300            K

  CIO   Pin Capacitance                       Test Freq. = 1 MHz, TA = 25C                                 10             pF
  ICC   Power Supply Current                  Active Mode, 12 MHz
                                                                                                            20             mA
Notes:
                                              Idle Mode, 12 MHz                                             5              mA

        Power Down Mode(2)                    VCC = 6V                                                      100            A

                                              VCC = 3V                                                      40             A

        1. Under steady state (non-transient) conditions, IOL must be externally limited as follows:
            Maximum IOL per port pin: 10 mA
            Maximum IOL per 8-bit port: Port 0: 26 mA
                                                     Ports 1, 2, 3: 15 mA

            Maximum total IOL for all output pins: 71 mA
            If IOL exceeds the test condition, VOL may exceed the related specification. Pins are not guaranteed to sink current greater
            than the listed test conditions.

        2. Minimum VCC for Power Down is 2V.

                                                                                                                              4-37
AC Characteristics

(Under Operating Conditions; Load Capacitance for Port 0, ALE/PROG, and PSEN = 100 pF; Load Capacitance for all other
outputs = 80 pF)

External Program and Data Memory Characteristics

Symbol   Parameter                           12 MHz Oscillator  16 to 24 MHz Oscillator  Units

                                             Min  Max           Min         Max          MHz
                                                                                           ns
1/tCLCL  Oscillator Frequency                                   0           24             ns
tLHLL    ALE Pulse Width                                                                   ns
tAVLL    Address Valid to ALE Low            127                2tCLCL-40                  ns
tLLAX    Address Hold After ALE Low                             tCLCL-13                   ns
tLLIV    ALE Low to Valid Instruction In     43                 tCLCL-20                   ns
tLLPL    ALE Low to PSEN Low                                                               ns
tPLPH    PSEN Pulse Width                    48                 tCLCL-13                   ns
tPLIV    PSEN Low to Valid Instruction In                       3tCLCL-20                  ns
tPXIX    Input Instruction Hold After PSEN        233                       4tCLCL-65      ns
tPXIZ    Input Instruction Float After PSEN                          0      3tCLCL-45      ns
tPXAV    PSEN to Address Valid               43                                            ns
tAVIV    Address to Valid Instruction In                                                   ns
tPLAZ    PSEN Low to Address Float           205                                           ns
tRLRH    RD Pulse Width                                                                    ns
tWLWH    WR Pulse Width                           145                                      ns
tRLDV    RD Low to Valid Data In                                                           ns
tRHDX    Data Hold After RD                  0                                             ns
tRHDZ    Data Float After RD                                                               ns
tLLDV    ALE Low to Valid Data In                 59                        tCLCL-10       ns
tAVDV    Address to Valid Data In                                                          ns
tLLWL    ALE Low to RD or WR Low             75                 tCLCL-8     5tCLCL-55      ns
tAVWL    Address to RD or WR Low                                                10         ns
tQVWX    Data Valid to WR Transition              312                                      ns
tQVWH    Data Valid to WR High                                                             ns
tWHQX    Data Hold After WR                       10                                       ns
tRLAZ    RD Low to Address Float
tWHLH    RD or WR High to ALE High           400                6tCLCL-100
                                                                6tCLCL-100
                                             400
                                                                      0
                                                  252                       5tCLCL-90

                                             0

                                                  97                        2tCLCL-28
                                                                            8tCLCL-150
                                                  517                       9tCLCL-165
                                                                            3tCLCL+50
                                                  585
                                                                                  0
                                             200  300           3tCLCL-50
                                                                4tCLCL-75
                                             203                 tCLCL-20
                                                                7tCLCL-120
                                             23                  tCLCL-20

                                             433

                                             33

                                                  0

                                             43   123           tCLCL-20    tCLCL+25

4-38                AT89C51
                                                                     AT89C51

External Program Memory Read Cycle

                  tLHLL

     ALE   tAVLL                  tLLPL            tLLIV      tPLPH
  PSEN                                             tPLIV      tPXAV
                         tLLAX           tPLAZ
PORT 0                                                 tPXIZ
PORT 2                       A0 - A7                 tPXIX              A0 - A7
                                                                     A8 - A15
                                                    INSTR IN

                         tAVIV

                                         A8 - A15

External Data Memory Read Cycle

           tLHLL

ALE

                                                              tWHLH

   PSEN    tAVLL               tLLDV     tRLRH                tRHDZ
       RD                 tLLWL             tRLDV             tRHDX
                         tLLAX
PORT 0                                                        A0 - A7 FROM PCL
PORT 2                       tRLAZ

           A0 - A7 FROM RI OR DPL                  DATA IN                       INSTR IN

                        tAVWL                                        A8 - A15 FROM PCH
                             tAVDV

                  P2.0 - P2.7 OR A8 - A15 FROM DPH

                                                                                           4-39
External Data Memory Write Cycle

                     tLHLL

         ALE

         PSEN                          tLLWL   tWLWH           tWHLH
             WR
                     tAVLL             tLLAX   tQVWH          tWHQX
      PORT 0                            tQVWX
      PORT 2                                   DATA OUT         A0 - A7 FROM PCL INSTR IN
                     A0 - A7 FROM RI OR DPL                              A8 - A15 FROM PCH

                                    tAVWL

                            P2.0 - P2.7 OR A8 - A15 FROM DPH

External Clock Drive Waveforms

         VCC - 0.5V         tCHCX                tCLCH                    tCHCX             tCHCL
                                               tCLCX          tCLCL
                     0.7 VCC

                     0.2 VCC - 0.1V

0.45V

External Clock Drive

Symbol           Parameter                     Min            Max                           Units
1/tCLCL          Oscillator Frequency
tCLCL            Clock Period                  0              24                            MHz
tCHCX            High Time
tCLCX            Low Time                      41.6                                         ns
tCLCH            Rise Time
tCHCL            Fall Time                     15                                           ns

                                               15                                           ns

                                                              20                            ns

                                                              20                            ns

4-40                 AT89C51
                                                                                                                              AT89C51

Serial Port Timing: Shift Register Mode Test Conditions

(VCC = 5.0 V 20%; Load Capacitance = 80 pF)

Symbol       Parameter                                                                 12 MHz Osc                        Variable Oscillator                  Units

                                                                                       Min Max                           Min                 Max                s
                                                                                                                                                                ns
tXLXL        Serial Port Clock Cycle Time                                              1.0                         12tCLCL                                      ns
tQVXH        Output Data Setup to Clock Rising Edge                                                                                                             ns
tXHQX        Output Data Hold After Clock Rising Edge                                  700                         10tCLCL-133                                  ns
tXHDX        Input Data Hold After Clock Rising Edge
tXHDV        Clock Rising Edge to Input Data Valid                                     50                          2tCLCL-117

                                                                                       0                                 0

                                                                                                     700                                  10tCLCL-133

Shift Register Mode Timing Waveforms

       INSTRUCTION           0               1                       2              3             4           5               6           7         8
                        ALE
                                tQVXH                                   tXLXL           2            3             4             5           6         7
                   CLOCK                                                 tXHQX         tXHDX
                                                  0                       1                            VALID         VALID         VALID            SET TI
        WRITE TO SBUF                      tXHDV                                           VALID
         OUTPUT DATA                                                         VALID                                                           VALID     VALID
                                                              VALID
             CLEAR RI
           INPUT DATA                                                                                                                               SET RI

AC Testing Input/Output Waveforms(1) Float Waveforms(1)

VCC - 0.5V                   0.2 VCC + 0.9V                                                          V          +  0.1V                         V OL - 0.1V
      0.45V                   TEST POINTS                                                               LOAD                                    V OL + 0.1V
                             0.2 VCC - 0.1V
                                                                                          VLOAD                          Timing Reference
                                                                                                                                 Points

                                                                                                     V LOAD - 0.1V

Note:  1. AC Inputs during testing are driven at VCC - 0.5V for Note:                             1. For timing purposes, a port pin is no longer floating
             a logic 1 and 0.45V for a logic 0. Timing measure-                                         when a 100 mV change from load voltage occurs. A
                                                                                                        port pin begins to float when 100 mV change from
             ments are made at VIH min. for a logic 1 and VIL                                           the loaded VOH/VOL level occurs.
             max. for a logic 0.

                                                                                                                                                              4-41
Ordering Information

Speed       Power     Ordering Code  Package  Operation Range
(MHz)      Supply     AT89C51-12AC   44A          Commercial
                      AT89C51-12JC   44J         (0C to 70C)
  12      5V 20%    AT89C51-12PC   40P6
                      AT89C51-12QC   44Q            Industrial
      16  5V 20%    AT89C51-12AI   44A       (-40C to 85C)
                      AT89C51-12JI   44J
      20  5V 20%    AT89C51-12PI   40P6         Automotive
                      AT89C51-12QI   44Q      (-40C to 105C)
                      AT89C51-12AA   44A
                      AT89C51-12JA   44J          Commercial
                      AT89C51-12PA   40P6        (0C to 70C)
                      AT89C51-12QA   44Q
                      AT89C51-16AC   44A            Industrial
                      AT89C51-16JC   44J       (-40C to 85C)
                      AT89C51-16PC   40P6
                      AT89C51-16QC   44Q          Automotive
                      AT89C51-16AI   44A      (-40C to 105C)
                      AT89C51-16JI   44J
                      AT89C51-16PI   40P6         Commercial
                      AT89C51-16QI   44Q         (0C to 70C)
                      AT89C51-16AA   44A
                      AT89C51-16JA   44J            Industrial
                      AT89C51-16PA   40P6      (-40C to 85C)
                      AT89C51-16QA   44Q
                      AT89C51-20AC   44A
                      AT89C51-20JC   44J
                      AT89C51-20PC   40P6
                      AT89C51-20QC   44Q
                      AT89C51-20AI   44A
                      AT89C51-20JI   44J
                      AT89C51-20PI   40P6
                      AT89C51-20QI   44Q

4-42                AT89C51
                                                                                      AT89C51

Ordering Information

Speed    Power        Ordering Code                                          Package  Operation Range
(MHz)   Supply        AT89C51-24AC                                           44A          Commercial
                      AT89C51-24JC                                           44J         (0C to 70C)
  24   5V 20%       AT89C51-24PC                                           44P6
                      AT89C51-24QC                                           44Q            Industrial
                      AT89C51-24AI                                           44A       (-40C to 85C)
                      AT89C51-24JI                                           44J
                      AT89C51-24PI                                           44P6
                      AT89C51-24QI                                           44Q

44A                                                            Package Type
44J    44 Lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)
40P6   44 Lead, Plastic J-Leaded Chip Carrier (PLCC)
44Q    40 Lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)
       44 Lead, Plastic Gull Wing Quad Flatpack (PQFP)

                                                                                                        4-43
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

AT89C51-12JA器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved