datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AT28BV256-25PC

器件型号:AT28BV256-25PC
器件类别:半导体    集成电路(IC)   
文件大小:2928.22KB,共26页
厂商名称:Atmel (Microchip)
下载文档

器件描述

eeprom 256k 2.7V - 3.6V sdp- 250ns com temp

参数

制造商: Atmel
产品种类: EEPROM
RoHS:
存储容量: 256 Kbit
组织: 32 K x 8
接口类型: SPI
访问时间: 200 ns
输出启用访问时间: 100 ns
电源电压(最大值): 3.6 V
电源电压(最小值): 2.7 V
最大工作电流: 15 mA
最大工作温度: + 70 C
安装风格: Through Hole
封装 / 箱体: PDIP-28
最小工作温度: 0 C
工作电源电压: 3.3 V
工作温度: 0 C to + 70 C

AT28BV256-25PC器件文档内容

Features                                                                                    256K (32K x 8)
                                                                                            Battery-Voltage
Single 2.7V - 3.6V Supply                                                                 Parallel
Fast Read Access Time 200 ns                                                            EEPROMs
Automatic Page Write Operation
                                                                                            AT28BV256
       Internal Address and Data Latches for 64 Bytes
       Internal Control Timer
Fast Write Cycle Times
       Page Write Cycle Time: 10 ms Maximum
       1- to 64-byte Page Write Operation
Low Power Dissipation
       15 mA Active Current
       20 A CMOS Standby Current
Hardware and Software Data Protection
Data Polling for End of Write Detection
High Reliability CMOS Technology
       Endurance: 10,000 Cycles
       Data Retention: 10 Years
JEDEC Approved Byte-wide Pinout
Industrial Temperature Ranges
Green (Pb/Halide-free) Packaging Option Only

1. Description

The AT28BV256 is a high-performance electrically erasable and programmable read-
only memory. Its 256K of memory is organized as 32,768 words by 8 bits. Manufac-
tured with Atmel's advanced nonvolatile CMOS technology, the device offers access
times to 200 ns with power dissipation of just 54 mW. When the device is deselected,
the CMOS standby current is less than 200 A.

The AT28BV256 is accessed like a Static RAM for the read or write cycle without the
need for external components. The device contains a 64-byte page register to allow
writing of up to 64 bytes simultaneously. During a write cycle, the addresses and 1 to
64 bytes of data are internally latched, freeing the address and data bus for other
operations. Following the initiation of a write cycle, the device will automatically write
the latched data using an internal control timer. The end of a write cycle can be
detected by Data polling of I/O7. Once the end of a write cycle has been detected a
new access for a read or write can begin.

Atmel's AT28BV256 has additional features to ensure high quality and manufactura-
bility. The device utilizes internal error correction for extended endurance and
improved data retention characteristics. An optional software data protection mecha-
nism is available to guard against inadvertent writes. The device also includes an
extra 64 bytes of EEPROM for device identification or tracking.

                                                                                            0273KPEEPR2/09
2. Pin Configurations                                         2.2 28-lead SOIC Top View

Pin Name              Function                                          A14 1    28 VCC
A0 - A14              Addresses                                         A12 2    27 WE
CE                    Chip Enable                                                26 A13
OE                    Output Enable                                       A7 3   25 A8
WE                    Write Enable                                        A6 4   24 A9
I/O0 - I/O7           Data Inputs/Outputs                                 A5 5   23 A11
NC                    No Connect                                          A4 6   22 OE
DC                    Don't Connect                                       A3 7   21 A10
                                                                          A2 8   20 CE
                                                                          A1 9   19 I/O7
                                                                          A0 10  18 I/O6
                                                                        I/O0 11  17 I/O5
                                                                        I/O1 12  16 I/O4
                                                                        I/O2 13  15 I/O3
                                                                       GND 14

2.1 32-lead PLCC Top View                                   2.3 28-lead TSOP Top View

               A6 5 4 A7                                        OE 1                       28 A10
               A5 6     3 A12                                  A11 2                       27 CE
               A4 7         2 A14                                                          26 I/O7
               A3 8              1 DC                           A9 3                       25 I/O6
               A2 9                  32 VCC                     A8 4                       24 I/O5
               A1 10                     31 WE                 A13 5                       23 I/O4
               A0 11                          30 A13           WE 6                        22 I/O3
              NC 12                                  29 A8    VCC 7                        21 GND
             I/O0 13I/O1 14                          28 A9     A14 8                       20 I/O2
                        I/O2 15                      27 A11    A12 9                       19 I/O1
                            GND 16                   26 NC      A7 10                      18 I/O0
                                 DC 17               25 OE      A6 11                      17 A0
                                     I/O3 18         24 A10     A5 12                      16 A1
                                         I/O4 19     23 CE      A4 13                      15 A2
                                              I/O5 2022 I/O7    A3 14
                                                     21 I/O6

Note: 1. PLCC package pins 1 and 17 are Don't Connect.

2 AT28BV256

                                                                                           0273KPEEPR2/09
                                                                                       AT28BV256

3. Block Diagram

4. Absolute Maximum Ratings*                                                 *NOTICE:  Stresses beyond those listed under "Absolute
                                                                                       Maximum Ratings" may cause permanent dam-
  Temperature under Bias ................................ -55C to +125C              age to the device. This is a stress rating only and
                                                                                       functional operation of the device at these or any
  Storage Temperature ..................................... -65C to +150C            other conditions beyond those indicated in the
                                                                                       operational sections of this specification is not
  All Input Voltages (including NC Pins)                                               implied. Exposure to absolute maximum rating
  with Respect to Ground ...................................-0.6V to +6.25V            conditions for extended periods may affect
                                                                                       device reliability
  All Output Voltages
  with Respect to Ground .............................-0.6V to VCC + 0.6V

  Voltage on OE and A9
  with Respect to Ground ...................................-0.6V to +13.5V

                                                                                                                                                                  3

0273KPEEPR2/09
5. Device Operation

5.1 Read

                The AT28BV256 is accessed like a Static RAM. When CE and OE are low and WE is high, the
                data stored at the memory location determined by the address pins is asserted on the outputs.
                The outputs are put in the high impedance state when either CE or OE is high. This dual-line
                control gives designers flexibility in preventing bus contention in their system.

5.2 Byte Write

                A low pulse on the WE or CE input with CE or WE low (respectively) and OE high initiates a write
                cycle. The address is latched on the falling edge of CE or WE, whichever occurs last. The data is
                latched by the first rising edge of CE or WE. Once a byte write has been started, it will automati-
                cally time itself to completion. Once a programming operation has been initiated and for the
                duration of tWC, a read operation will effectively be a polling operation.

5.3 Page Write

                                   The page write operation of the AT28BV256 allows 1 to 64 bytes of data to be written into the
                                   device during a single internal programming period. A page write operation is initiated in the
                                   same manner as a byte write; the first byte written can then be followed by 1 to 63 additional
                                   bytes. Each successive byte must be written within 150 s (tBLC) of the previous byte. If the tBLC
                                   limit is exceeded the AT28BV256 will cease accepting data and commence the internal pro-
                                   gramming operation. All bytes during a page write operation must reside on the same page as
                                   defined by the state of the A6 - A14 inputs. For each WE high to low transition during the page
                                   write operation, A6 - A14 must be the same.

                                   The A0 to A5 inputs are used to specify which bytes within the page are to be written. The bytes
                                   may be loaded in any order and may be altered within the same load period. Only bytes which
                                   are specified for writing will be written; unnecessary cycling of other bytes within the page does
                                   not occur.

5.4 Data Polling

                                   The AT28BV256 features Data Polling to indicate the end of a write cycle. During a byte or page
                                   write cycle, an attempted read of the last byte written will result in the complement of the written
                                   data to be presented on I/O7. Once the write cycle has been completed, true data is valid on all
                                   outputs, and the next write cycle may begin. Data Polling may begin at anytime during the write
                                   cycle.

5.5 Toggle Bit

                In addition to Data Polling, the AT28BV256 provides another method for determining the end of
                a write cycle. During the write operation, successive attempts to read data from the device will
                result in I/O6 toggling between one and zero. Once the write has completed, I/O6 will stop tog-
                gling and valid data will be read. Reading the toggle bit may begin at any time during the write
                cycle.

5.6 Data Protection

                                   If precautions are not taken, inadvertent writes may occur during transitions of the host system
                                   power supply. Atmel has incorporated both hardware and software features that will protect the
                                   memory against inadvertent writes.

4 AT28BV256

                     0273KPEEPR2/09
       AT28BV256

5.6.1  Hardware Protection

                            Hardware features protect against inadvertent writes to the AT28BV256 in the following ways:
                            (a) VCC power-on delay once VCC has reached 1.8V (typical) the device will automatically time
                            out 10 ms (typical) before allowing a write; (b) write inhibit holding any one of OE low, CE high
                            or WE high inhibits write cycles; and (c) noise filter pulses of less than 15 ns (typical) on the
                            WE or CE inputs will not initiate a write cycle.

5.6.2  Software Data Protection
                            A software-controlled data protection feature has been implemented on the AT28BV256. Soft-
                            ware data protection (SDP) helps prevent inadvertent writes from corrupting the data in the
                            device. SDP can prevent inadvertent writes during power-up and power-down as well as any
                            other potential periods of system instability.

                            The AT28BV256 can only be written using the software data protection feature. A series of three
                            write commands to specific addresses with specific data must be presented to the device before
                            writing in the byte or page mode. The same three write commands must begin each write opera-
                            tion. All software write commands must obey the page mode write timing specifications. The
                            data in the 3-byte command sequence is not written to the device; the address in the command
                            sequence can be utilized just like any other location in the device.

                            Any attempt to write to the device without the 3-byte sequence will start the internal write timers.
                            No data will be written to the device; however, for the duration of tWC, read operations will effec-
                            tively be polling operations.

5.7 Device Identification

                                   An extra 64 bytes of EEPROM memory are available to the user for device identification. By rais-
                                   ing A9 to 12V 0.5V and using address locations 7FC0H to 7FFFH the additional bytes may be
                                   written to or read from in the same manner as the regular memory array.

                                                                                                                                                                  5

0273KPEEPR2/09
6. DC and AC Operating Range

Operating Temperature (Case)                                                 AT28BV256-20
VCC Power Supply                                                              -40C - 85C
                                                                               2.7V - 3.6V
7. Operating Modes
                                                                                          WE
Mode                                             CE                   OE                   VIH         I/O
                                                                       VIL                 VIL        DOUT
Read                                             VIL                  VIH                   X          DIN
                                                                       X(1)                VIH       High Z
Write(2)                                         VIL                    X                   X
                                                                       VIL                  X        High Z
Standby/Write Inhibit                            VIH                  VIH                  VIL       High Z
                                                                      VH(3)
Write Inhibit                                    X                                                      Units
                                                                                                          A
Write Inhibit                                    X                                                        A
                                                                                                          A
Output Disable                                   X                                                        mA
                                                                                                           V
Chip Erase                                       VIL                                                       V
                                                                                                           V
Notes: 1. X can be VIL or VIH.                                                                             V

          2. Refer to AC programming waveforms.

          3. VH = 12.0V 0.5V.

8. DC Characteristics

Symbol         Parameter                 Condition                           Min                Max
ILI            Input Load Current        VIN = 0V to VCC + 1V
ILO            Output Leakage Current    VI/O = 0V to VCC                                       10
ISB            VCC Standby Current CMOS  CE = VCC - 0.3V to VCC + 1V
ICC            VCC Active Current        f = 5 MHz; IOUT = 0 mA                                 10
VIL            Input Low Voltage
VIH            Input High Voltage        IOL = 1.6 mA                                           50
VOL            Output Low Voltage        IOH = -100 A
VOH            Output High Voltage                                                              15

                                                                                                0.6

                                                                             2.0

                                                                                                0.3

                                                                             2.0

6 AT28BV256

                                                                                                     0273KPEEPR2/09
                                                                                   AT28BV256

9. AC Read Characteristics

                                                                         AT28BV256-20

Symbol     Parameter                                                     Min       Max  Units
           Address to Output Delay                                                        ns
tACC       CE to Output Delay                                                      200    ns
tCE(1)     OE to Output Delay                                                             ns
tOE(2)     CE or OE to Output Float                                                200    ns
tDF(3)(4)  Output Hold from OE, CE or Address, whichever occurred first                   ns
tOH                                                                      0         80

                                                                         0         55

                                                                         0

10. AC Read Waveforms(1)(2)(3)(4)

                                      tCE                                     tDF
                                       tOE                               tOH

                                   tACC

Notes:  1. CE may be delayed up to tACC - tCE after the address transition without impact on tACC.
        2. OE may be delayed up to tCE - tOE after the falling edge of CE without impact on tCE or by tACC - tOE after an address change

            without impact on tACC.
        3. tDF is specified from OE or CE whichever occurs first (CL = 5 pF).
        4. This parameter is characterized and is not 100% tested.

                                                                                                                                                                  7

0273KPEEPR2/09
11. Input Test Waveforms and Measurement Level

                                                    tR, tF < 20 ns

12. Output Test Load

13. Pin Capacitance

f = 1 MHz, T = 25C(1)

Symbol  Typ             Max                                         Units  Conditions
                                                                      pF     VIN = 0V
  CIN   4               6                                             pF    VOUT = 0V

  COUT  8               12
Note:
        1. This parameter is characterized and is not 100% tested.

8 AT28BV256

                                                                           0273KPEEPR2/09
                                                                                 AT28BV256

14. AC Write Characteristics

Symbol Parameter                                                     Min    Max  Units
                                                                       0
tAS, tOES  Address, OE Set-up Time                                    50         ns
                                                                       0
tAH        Address Hold Time                                           0         ns

tCS        Chip Select Set-up Time                                   200         ns
                                                                      50
tCH        Chip Select Hold Time                                       0         ns
                                                                     NR(1)
tWP        Write Pulse Width (WE or CE)                                          ns

tDS        Data Set-up Time                                                      ns

tDH, tOEH  Data, OE Hold Time                                                    ns

tDV        Time to Data Valid

Note: 1. NR = No Restriction.

15. AC Write Waveforms

15.1 WE Controlled

                                    tOES                 tOEH

                                    tAS   tAH            tCH
                                    tCS

                                               tWP             tWPH
                                                               tDH
                                          tDV       tDS

15.2 CE Controlled

                                    tOES                 tOEH
                                    tAS
                                    tCS   tAH            tCH

                                               tWP             tWPH
                                                                tDH
                                          tDV       tDS

                                                                                                                                                                  9

0273KPEEPR2/09
16. Page Mode Characteristics

Symbol  Parameter                                                                 Min       Max  Units
                                                                                             10   ms
tWC     Write Cycle Time                                                                           ns
                                                                                            150    ns
tAS     Address Set-up Time                                                       0                ns
                                                                                                   ns
tAH     Address Hold Time                                                         50               ns
                                                                                                   s
tDS     Data Set-up Time                                                          50               ns

tDH     Data Hold Time                                                            0

tWP     Write Pulse Width                                                         200

tBLC    Byte Load Cycle Time

tWPH    Write Pulse Width High                                                    100

17. Programming Algorithm(1)(2)(3)

                                              LOAD DATA AA
                                                       TO

                                              ADDRESS 5555

                                              LOAD DATA 55
                                                       TO

                                              ADDRESS 2AAA

                                              LOAD DATA A0     WRITES ENABLED(2)
                                                       TO

                                              ADDRESS 5555

                                               LOAD DATA XX
                                                        TO

                                              ANY ADDRESS(3)

                                              LOAD LAST BYTE   ENTER DATA
                                                         TO    PROTECT STATE

                                              LAST ADDRESS(3)

Notes:  1. Data Format: I/O7 - I/O0 (Hex); Address Format: A14 - A0 (Hex).

        2. Data protect state will be re-activated at the end of program cycle.

        3. 1 to 64 bytes of data are loaded.

18. Software Protected Program Cycle Waveforms(1)(2)(3)

                                                   tWP         tWPH                   tBLC

                           tAS                tAH              tDH

                                              tDS

Notes:                                                                                                                                                    tWC

        1. A0 - A14 must conform to the addressing sequence for the first three bytes as shown above.
        2. A6 through A14 must specify the same page address during each high to low transition of WE (or CE) after the software

            code has been entered.
        3. OE must be high only when WE and CE are both low.

10 AT28BV256

                                                                                                 0273KPEEPR2/09
                                                                                                          AT28BV256

19. Data Polling Characteristics(1)

Symbol Parameter                                                                 Min  Typ                 Max  Units

  tDH            Data Hold Time                                                  0                             ns
  tOEH           OE Hold Time
  tOE            OE to Output Delay(2)                                           0                             ns
  tWR            Write Recovery Time
Notes:   1. These parameters are characterized and not 100% tested.                                            ns
         2. See "AC Read Characteristics" on page 7.
                                                                                 0                             ns

20. Data Polling Waveforms

                          tOEH

                  tDH           tOE                                                                  tWR

21. Toggle Bit Characteristics(1)

Symbol Parameter                                                                 Min  Typ                 Max  Units

  tDH            Data Hold Time                                                  10                            ns
  tOEH           OE Hold Time
  tOE            OE to Output Delay(2)                                           10                            ns
  tOEHP          OE High Pulse
  tWR            Write Recovery Time                                                                           ns
Notes:   1. These parameters are characterized and not 100% tested.
         2. See "AC Read Characteristics" on page 7.                             150                           ns

                                                                                 0                             ns

22. Toggle Bit Waveforms

                          tOEH

                       tDH tOE
                                                                                                tWR

Notes:   1. Toggling either OE or CE or both OE and CE will operate toggle bit.
         2. Beginning and ending state of I/O6 will vary.
         3. Any address location may be used but the address should not vary.

                                                                                                                                                                11

0273KPEEPR2/09
23. Normalized ICC Graphs

12 AT28BV256

                           0273KPEEPR2/09
                                                                                 AT28BV256

24. Ordering Information

24.1 Green Package Option (Pb/Halide-free)

tACC          ICC (mA)

(ns)      Active  Standby     Ordering Code                             Package  Operation Range
                                                                           32J
                              AT28BV256-20JU                               28S         Industrial
                                                                           28T     (-40 to 85C)
     200  15            0.02  AT28BV256-20SU

                              AT28BV256-20TU

                              Package Type

32J       32-lead, Plastic J-leaded Chip Carrier (PLCC)

28S       28-lead, 0.300" Wide, Plastic Gull Wing Small Outline (SOIC)

28T       28-lead, Plastic Thin Small Outline Package (TSOP)

24.2 Die Products

  Contact Atmel Sales for die sales options.

                                                                                                                                                                13

0273KPEEPR2/09
25. Packaging Information

25.1 32J PLCC

        1.14(0.045) X 45           PIN NO. 1       1.14(0.045) X 45
                                    IDENTIFIER
                                                                               0.318(0.0125)
                                                                               0.191(0.0075)

                                                E1  E                               B1 E2

        B                                                                               A2
                                                                                        A1
        e                                                                  A
                                D1
                                 D

        0.51(0.020)MAX                                                         COMMON DIMENSIONS
            45 MAX (3X)                                                        (Unit of Measure = mm)

                                                                           SYMBOL MIN NOM MAX NOTE

                           D2                                              A   3.175                  3.556

                                                                           A1 1.524                   2.413

                                                                           A2  0.381                  

                                                                           D   12.319                 12.573

                                                                           D1 11.354                  11.506 Note 2

                                                                           D2 9.906                   10.922

Notes:  1. This package conforms to JEDEC reference MS-016, Variation AE.  E   14.859                 15.113
        2. Dimensions D1 and E1 do not include mold protrusion.
                                                                           E1 13.894                  14.046 Note 2
           Allowable protrusion is .010"(0.254 mm) per side. Dimension D1
           and E1 include mold mismatch and are measured at the extreme    E2 12.471                  13.487
           material condition at the upper or lower parting line.
        3. Lead coplanarity is 0.004" (0.102 mm) maximum.                  B   0.660                  0.813

                                                                           B1 0.330                   0.533

                                                                           e                1.270 TYP

                                                                                                               10/04/01

                                    TITLE                                                        DRAWING NO. REV.
  2325 Orchard Parkway 32J, 32-lead, Plastic J-leaded Chip Carrier (PLCC)
R San Jose, CA 95131                                                                                      32J         B

14 AT28BV256

                                                                                                               0273KPEEPR2/09
                                                                                                AT28BV256

25.2 28S SOIC

Dimensions in Millimeters and (Inches).
Controlling dimension: Millimeters.

                 0.51(0.020)
                 0.33(0.013)

                                         7.60(0.2992) 10.65(0.419)
                                         7.40(0.2914) 10.00(0.394)

                 PIN 1                                              2.65(0.1043)
                                                                    2.35(0.0926)
                                           1.27(0.50) BSC

                                     TOP VIEW

                          18.10(0.7125)
                         17.70(0.6969)

                                                      0.30(0.0118)  SIDE VIEWS
                                                      0.10(0.0040)
                                                                                  0.32(0.0125)
                                         0 ~ 8                                  0.23(0.0091)

                                         1.27(0.050)
                                         0.40(0.016)

                                                                                                     8/4/03

                                    TITLE                                                       DRAWING NO. REV.
  2325 Orchard Parkway 28S, 28-lead, 0.300" Body, Plastic Gull Wing Small Outline (SOIC)
R San Jose, CA 95131 JEDEC Standard MS-013                                                      28S  B

                                                                                                                                                                15

0273KPEEPR2/09
25.3 28T TSOP

                                       PIN 1                                   0 ~ 5
                                                                                                        c

                 Pin 1 Identifier Area
                                                 D1 D

                                                                               L

                 e                     b                                                L1

                    E                      A2 A        SEATING PLANE                    GAGE PLANE

                                       A1                                               COMMON DIMENSIONS
                                                                                         (Unit of Measure = mm)

                                                                               SYMBOL   MIN NOM MAX                          NOTE
                                                                                    A
                                                                                    A1                               1.20  Note 2
                                                                                    A2                                       Note 2
                                                                                    D   0.05                          0.15
                                                                                    D1
                                                                                    E   0.90               1.00        1.05
                                                                                    L
Notes:  1. This package conforms to JEDEC reference MO-183.                         L1  13.20 13.40 13.60
        2. Dimensions D1 and E do not include mold protrusion. Allowable            b
                                                                                    c   11.70 11.80 11.90
           protrusion on E is 0.15 mm per side and on D1 is 0.25 mm per side.       e
        3. Lead coplanarity is 0.10 mm maximum.                                         7.90               8.00        8.10

                                                                                        0.50               0.60        0.70

                                                                                                           0.25 BASIC

                                                                                        0.17               0.22        0.27

                                                                                        0.10                          0.21

                                                                                                           0.55 BASIC

                                                                                                                             12/06/02

          2325 Orchard Parkway  TITLE                                                                            DRAWING NO. REV.
        R San Jose, CA 95131
                                28T, 28-lead (8 x 13.4 mm) Plastic Thin Small Outline                                  28T           C
                                Package, Type I (TSOP)

16 AT28BV256

                                                                                                                             0273KPEEPR2/09
Headquarters          International                 Atmel Europe                Atmel Japan
                                                    Le Krebs                    9F, Tonetsu Shinkawa Bldg.
Atmel Corporation     Atmel Asia                    8, Rue Jean-Pierre Timbaud  1-24-8 Shinkawa
2325 Orchard Parkway  Unit 1-5 & 16, 19/F           BP 309                      Chuo-ku, Tokyo 104-0033
San Jose, CA 95131    BEA Tower, Millennium City 5  78054 Saint-Quentin-en-     Japan
USA                   418 Kwun Tong Road            Yvelines Cedex              Tel: (81) 3-3523-3551
Tel: 1(408) 441-0311  Kwun Tong, Kowloon            France                      Fax: (81) 3-3523-7581
Fax: 1(408) 487-2600  Hong Kong                     Tel: (33) 1-30-60-70-00
                      Tel: (852) 2245-6100          Fax: (33) 1-30-60-71-11
                      Fax: (852) 2722-1369

                      Product Contact               Technical Support           Sales Contact
                                                    p_eeprom@atmel.com          www.atmel.com/contacts
                      Web Site
                      www.atmel.com

                      Literature Requests
                      www.atmel.com/literature

Disclaimer: The information in this document is provided in connection with Atmel products. No license, express or implied, by estoppel or otherwise, to any
intellectual property right is granted by this document or in connection with the sale of Atmel products. EXCEPT AS SET FORTH IN ATMEL'S TERMS AND CONDI-
TIONS OF SALE LOCATED ON ATMEL'S WEB SITE, ATMEL ASSUMES NO LIABILITY WHATSOEVER AND DISCLAIMS ANY EXPRESS, IMPLIED OR STATUTORY
WARRANTY RELATING TO ITS PRODUCTS INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTY OF MERCHANTABILITY, FITNESS FOR A PARTICULAR
PURPOSE, OR NON-INFRINGEMENT. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT, CONSEQUENTIAL, PUNITIVE, SPECIAL OR INCIDEN-
TAL DAMAGES (INCLUDING, WITHOUT LIMITATION, DAMAGES FOR LOSS OF PROFITS, BUSINESS INTERRUPTION, OR LOSS OF INFORMATION) ARISING OUT OF
THE USE OR INABILITY TO USE THIS DOCUMENT, EVEN IF ATMEL HAS BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES. Atmel makes no
representations or warranties with respect to the accuracy or completeness of the contents of this document and reserves the right to make changes to specifications
and product descriptions at any time without notice. Atmel does not make any commitment to update the information contained herein. Unless specifically provided
otherwise, Atmel products are not suitable for, and shall not be used in, automotive applications. Atmel's products are not intended, authorized, or warranted for use
as components in applications intended to support or sustain life.

2009 Atmel Corporation. All rights reserved. Atmel, logo and combinations thereof, and others are registered trademarks or trademarks of
Atmel Corporation or its subsidiaries. Other terms and product names may be trademarks of others.

                                                                                                                                                                                                              0273KPEEPR2/09

小广播

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved