电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

AS8F2M32Q-90/XT

器件型号:AS8F2M32Q-90/XT
厂商名称:AUSTIN
厂商官网:http://www.austinsemiconductor.com/
下载文档

器件描述

2M x 32 FLASH FLASH MEMORY MODULE

AS8F2M32Q-90/XT器件文档内容

                AUSTIN SEMICONDUCTOR, INC.                             FLASH
                        Austin Semiconductor, Inc.
                                                                      AS8F2M32

2M x 32 FLASH                                                         FIGURE 1: PIN ASSIGNMENT
                                                                                   (Top View)
FLASH MEMORY MODULE
                                                                                      68 Lead CQFP

AVAILABLE AS MILITARY
SPECIFICATIONS

Military Processing (MIL-STD-883C para 1.2.2)

Temperature Range -55C to 125C

FEATURES                                                              GENERAL DESCRIPTION

Fast access times of 90ns, 120ns, and 150ns                            The Austin Semiconductor, Inc. AS8F2M32 is a 64 Mbit, 5.0 volt-
5.0V 10%, single power supply operation                            only Flash memory. This device is designed to be programmed in-
Low power consumption(TYP): 4A CMOS stand-by                       system with the standard system 5.0 volt VCC supply. The AS8F2M32
                                                                      offers an access time of 90ns, allowing high-speed microprocessors to
            * TYP ICC(active) <120mA for READ/WRITE                   operate without wait states. To eliminate bus contention, the device has
20 year DATA RETENTION                                              separate chip enable (CE\), write enable (WE\) and output enable (OE\)
Minimum 1,000,000 Program/Erase Cycles per sector                   controls.

guaranteed                                                               The device requires only a single 5.0 volt power supply for both
32 equal sectors of 64 Kbytes each                                  read and write functions. internally generated and regulated voltages
Any combination of Sectors can be Erased                            are provided for the program and erase operations.
Group Sector Protection
Supports FULL Chip Erase                                                The device is entirely command set compatible with the JEDEC
Compatible with JEDEC standards                                     single-power-supply FLASH standard. Commands are written to the
Embedded Erase and Program Algorithms                               command register using standard microprocessor write timings.
Data\ Polling and Toggle bits for detection of program or erase     Register contents serve as input to an internal state-matching that
cycle completion.                                                     controls the erase and programming circuitry. Write cycles also
Erase Suspend/Resume                                                internally latch addresses and data needed for the programming and
Hardware Reset pin (RESET\)                                         erase operations. Reaching data out of the device is similar to reading
Built in Decoupling Caps and Multiple Ground Pins for Low Noise     from other FLASH or EPROM devices.
Operation
Separate Power and Ground Planes to improve noise immunity             Device programming occurs by executing the program command
                                                                      sequence. This initiates the Embedded Program algorithm - an internal
OPTION                                  MARKING                       algorithm that automatically time the program pulse widths and verifies
                                                                      proper cell margin.
Timing                                     -90
  90ns                                       -120                        Device erasure occurs by executing the erase command sequence.
                                             -150                     This initiates the Embedded Erase algorithm - an internal algorithm that
120ns                                                                automatically preprograms the array (if it is not already programmed)
150ns                                                                before executing the erase operation. During erase, the device
                                                                      automatically times the erase pulse widths and verifies proper cell
Packages                                                            margin.

Ceramic Quad Flat Pack (0.88" sq)       Q                               The host system can detect whether a program or erase operation is
                                                                      complete by observing the RY/BY\ pin, or by reading the DQ7 (DATA\
          - MAX height .140"                                          Polling) and DQ6 (toggle) status bits. After a program or erase cycle
                                                                      has been completed, the device is ready to read array data or accept
          - Stand-off Height .035" min                                another command.

          For more products and information                                                                                            (continued on page 2)
              please visit our web site at
                                                                                  Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
           www.austinsemiconductor.com

AS8F2M32                                                           1

Rev. 2.5 05/09
                AUSTIN SEMICONDUCTOR, INC.                                               FLASH
                        Austin Semiconductor, Inc.
                                                                                        AS8F2M32

GENERAL DESCRIPTION (cont.)                                                 any period of time to read data form, or program data to, any sector
                                                                            that is not selected for erasure. True background erase can thus be
   The Sector Erase Architecture allows memory sectors to be erased         achieved.
and reprogrammed without affecting the data contents of other sectors.
The device is fully erased when shipped from the factory.                       The Hardware RESET\ pin terminates any operation in progress
                                                                            and resets the internal state machine to reading array data. The
    Hardware Data Protection measures include a low VCC detector            RESET\ pin may be tied to the system reset circuitry. A system reset
that automatically inhibits write operations during power transitions. The  would thus also reset the device, enabling the system microprocessor to
Hardware Sector Protection feature disables both program and erase          read the boot-up firmware from the FLASH memory.
operations in any combinations of the sectors of memory. This can be
achieved via programming equipment.                                             The system can place the device into the standby mode. Power
                                                                            consumption is greatly reduced in this mode.
   The Erase Suspend feature enables the user to put erase on hold for

FIGURE 2: FUNCTIONAL BLOCK DIAGRAM

                WE1\, CS1\  WE2\, CS2\  WE3\, CS3\                          WE4\, CS4\

RESET\
      OE\

A0 - A20

                2M x 8      2M x 8      2M x 8                              2M x 8

                 8          8           8                                    8
                I/O0-7      I/O8-15     I/O16-23                            I/O24-31

PIN DESCRIPTION

  PIN              DESCRIPTION
I/O0-31        Data Inputs/Outputs
  A0-20
WE\1-4             Address Inputs
CS\1-4            Write Enables
                    Chip Selects
  OE\              Output Enable
  VCC               Power Supply
  GND
RESET\                  Ground
                         Reset

AS8F2M32                                                     Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
Rev. 2.5 05/09
                                        2
                     AUSTIN SEMICONDUCTOR, INC.                                                                    FLASH
                             Austin Semiconductor, Inc.
                                                                                                                  AS8F2M32

ABSOLUTE MAXIMUM RATINGS*                                                                  *Stresses greater than those listed under "Absolute Maximum
                                                                                           Ratings" may cause permanent damage to the device. This is
Voltage on any pin relative to VSS, VT**..............-2.0V to +7.0V                       a stress rating only and functional operation of the device at
Power Dissipation, PT...............................................................4W     these or any other conditions above those indicated in the
Storage Temperature, Tstg..................................-65C to +125C                 operation section of this specification is not implied. Expo-
Short Circuit Output Current, IOS(1 output at a time)......100mA                           sure to absolute maximum rating conditions for extended pe-
                                                                                           riods may affect reliability.
Endurance - Write/Erase Cycles ....................100,000 min cycles                      **Junction temperature depends upon package type, cycle
                                                                                           time, loading, ambient temperature and airflow, and humidity
Data Retention...................................................................20 years  (plastics).

ELECTRICAL CHARACTERISTICS AND RECOMMENDED DC OPERATING CONDITIONS

(4.5V < VCC < 5.5V , -55C < TA < +125C)

                DESCRIPTION                     CONDITIONS                                             SYMBOL MIN       MAX UNITS

Input Leakage Current                      VCC = 5.5, VIN = GND to VCC                                 ILI        -10   10   A

Output Leakage Current                     VCC = 5.5, VIN = GND to VCC                                 ILOx32     -10   10   A

VCC Active Current for Read                CS\ = VIL, OE\ = VIH                                        ICC1             160 mA

VCC Active Current for Program or Erase    CS\ = VIL, OE\ = VIH                                        ICC2             240 mA

VCC CMOS Standby                           VCC = 5.5V, All Inputs @ VCC - 0.2V or VSS +0.2V,           ISB              4    mA
                                                         RESET\ = CS\1-4 = VCC -0.2V

VCC Standby Current                        VCC = 5.5, CS\ = VIH, RESET\ = VCC 0.3V, f=0              ICC3             8    mA

Output Low Voltage                         IOL = 12.0 mA, VCC = 4.5                                    VOL              0.45 V

Output High Voltage                        IOH = -2.5 mA, VCC = 4.5                                    VOH 0.85 x VCC        V

Low VCC Lock-Out Voltage                                                                               VLKO       3.2   4.2  V

                    PARAMETER              SYMBOL MIN                                            TYP      MAX     UNIT
Supply Voltage                                                                                   5.0       5.5      V
Ground                                     VCC                                             4.5     0        0       V
Input High Voltage                                                                                ---  VCC + 0.5    V
Input Low Voltage                          VSS                                             0      ---     +0.8      V

                                           VIH                                             2.2

                                           VIL                                             -0.5

CAPACITANCE (TA = +25C)*

PARAMETER                    SYM                CONDITIONS                                       MAX   UNITS
                                           VIN = 0V, f = 1.0 MHz                                  50     pF
OE\                          COE                                                                  50     pF
                                                                                                  20     pF
WE\1-4                       CWE                                                                  20     pF
                                                                                                  50     pF
CS\1-4                       CCS

Data I/O                     CI/O

Address input                CAD

*Parameter is guaranteed, but not tested.

AS8F2M32                                                             Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
Rev. 2.5 05/09
                                                3
                AUSTIN SEMICONDUCTOR, INC.                                                FLASH
                        Austin Semiconductor, Inc.
                                                                                         AS8F2M32

ELECTRICAL CHARACTERISTICS AND RECOMMENDED AC OPERATING CONDITIONS

(VCC = 5.0V, -55C < TA < +125C)

                PARAMETER                       SYM            -90       -120      -150  UNITS
                                                          MIN MAX   MIN MAX
                                                                               MIN MAX

WE\ CONTROLLED (WRITE/ERASE/PROGRAM OPERATIONS)

Write Cycle Time                          tAVAV      tWC  90        120        150       ns

Chip Select Setup Time                    tELWL      tCS  0         0          0         ns

Write Enable Pulse Width                  tWLWH      tWP  45        50         50        ns

Address Setup Time                        tAVWL      tAS  0         0          0         ns

Data Setup Time                           tDVWH      tDS  45        50         50        ns

Data Hold Time                            tWHDX      tDH  0         0          0         ns

Address Hold Time                         tWLAX      tAH  45        50         50        ns

Write Enable Pulse Width High             tWHWL tWPH      20        20         20        ns

Duration of Byte Progreamming Operation1 tWHWH1                300       300        300 s

Sector Erase2                             tWHWH2               15        15              15 sec

Read Recovery Time before Write           tGHWL           0         0          0         s

VCC Setup Time                            tVCS            50        50         50        s
Chip Programming Time3
Chip Erase Time4                                               44        44              44 sec
Output Enable Hold Time5
                                                               256       256        256 sec

                                                  tOEH    10        10         10        ns

RESET\ Pulse Width                                   tRP  500       500        500       ns
READ-ONLY OPERATIONS

Read Cycle Time                           tAVAV      tRC  90        120        150       ns

Address Access Time                       tAVQV tACC           90        120        150 ns

Chip Select Access Time                   tELQV      tCE       90        120        150 ns

Output Enable to Output Valid             tGLQV      tOE       40        50              55 ns

Chip Select High to Output High6          tEHQZ      tDF       20        30              35 ns

Output Enable High to Output High6        tGHQZ      tDF       20        30              35 ns

Output Hold from Adresses, CS\ or         tAXQX      tOH  0         0          0         ns
OE\ Change, whichever is First

RST Low to Read Mode6                             tReady       20        20              20 s

CS\ CONTROLLED (WRITE/ERASE/PROGRAM OPERATIONS)

Write Cycle Time                          tAVAV   tWC     90        120        150       ns
                                                  tWS
Write Enable Setup Time                   tWLEL    tCP    0         0          0         ns
                                                   tAS
Chip Select Pulse Width                   tELEH    tDS    45        50         50        ns
                                                  tDH
Address Setup Time                        tAVEL    tAH    0         0          0         ns
                                                  tCPH
Data Setup Time                           tDVEH           45        50         50        ns
                                                  tOEH
Data Hold Time                            tEHDX           0         0          0         ns

Address Hold Time                         tELAX           45        50         50        ns

Chip Select Pulse Width High               tEHEL          20        20         20        ns
Duration of Byte Progreamming Operation1  tWHWH1
Sector Erase Time2                        tWHWH2               300       300        300 s

                                                               15        15              15 sec

Read Recovery Time                        tGHEL           0         0          0         s

Chip Programming Time3                                         44        44              44 sec
Chip Erase Time4
Output Enable Hold Time5                                       256       256        256 sec

                                                          10        10         10        ns

AS8F2M32                                                                       Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
Rev. 2.5 05/09
                                                          4
               AUSTIN SEMICONDUCTOR, INC.                    FLASH

                       Austin Semiconductor, Inc.           AS8F2M32

NOTES:

1. Typical value for tWHWH1 is 7s.
2. Typical value for tWHWH2 is 1 sec.
3. Typical value for Chip Programming is 14 sec.
4. Typical value for Chip Erase Time is 32 sec.
5. For Toggle an Data Polling.
6. This parameter is guaranteed, but not tested.

AC TEST CONDITIONS

PARAMETER                         TYP                 UNIT

Input Pulse Levels                VIL = 0, VIH = 3.0    V

Input Rise and Fall               5                     ns
                                                        V
Input and Output Reference Level  1.5                   V

Output Timing Reference Level     1.5

FIGURE 3: AC TEST CURRENT

FIGURE 4: RESET Timing Diagram

AS8F2M32                                                                   Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
Rev. 2.5 05/09
                                                      5
               AUSTIN SEMICONDUCTOR, INC.                                     FLASH
                       Austin Semiconductor, Inc.
                                                                             AS8F2M32
FIGURE 5: AC Waveforms for READ Operations

FIGURE 6: WE\ Controlled, WRITE/ERASE/PROGRAM Operation

NOTES:

1. PA is the address of the memory location to be programmed.
2. PD is the data to be programmed at byte address.

3. D7\ is the output of the complement of the data written to each chip.
4. DOUT is the output of the data written to the device.
5. Figure indicates last two bus cycles of four bus cycle sequence.

AS8F2M32                                                                     Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.

Rev. 2.5 05/09                                                            6
               AUSTIN SEMICONDUCTOR, INC.                  FLASH
                       Austin Semiconductor, Inc.
                                                          AS8F2M32
FIGURE 7: AC Waveforms Chip/Sector ERASE Operations

NOTES:

1. SA is the sector address for Sector ERASE.

FIGURE 8: AC Waveforms for DATA\ Polling During Embedded
Algorithm Operations

AS8F2M32                             Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
Rev. 2.5 05/09
                7
                AUSTIN SEMICONDUCTOR, INC.                                 FLASH
                        Austin Semiconductor, Inc.
                                                                          AS8F2M32

FIGURE 9: Alternate CS\ Controlled Programming Operation Timings

NOTES:

1. PA is the address of the memory location to be programmed.
2. PD is the data to be programmed at byte address.

3. D7\ is the output of the complement of the data written to each chip.
4. DOUT is the output of the data written to the device.
5. Figure indicates last two bus cycles of four bus cycle sequence.

AS8F2M32                                                                                       Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
Rev. 2.5 05/09
                                                                          8
AUSTIN SEMICONDUCTOR, INC.                           FLASH
        Austin Semiconductor, Inc.
                                                    AS8F2M32

      MECHANICAL DEFINITION

ASI Case #703 (Package Designator QW)

   NOTES:                                                                Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
   1. Dimensions are shown as millimeters(inches).
                                                    9
AS8F2M32
Rev. 2.5 05/09
                AUSTIN SEMICONDUCTOR, INC.                  FLASH
                        Austin Semiconductor, Inc.
                                                           AS8F2M32
                       MECHANICAL DEFINITIONS*

                                  (Package Designator QT)

AS8F2M32            Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
Rev. 2.5 05/09
                10
                AUSTIN SEMICONDUCTOR, INC.                             FLASH
                        Austin Semiconductor, Inc.
                                                                      AS8F2M32

                ORDERING INFORMATION

                EXAMPLE: AS8F2M32QW-120/XT

                Device Number  Package      Speed ns         Process
                   AS8F2M32      Type           - 90             /*
                   AS8F2M32       QW           - 120             /*
                   AS8F2M32                    - 150             /*
                                  QW

                                  QW

                EXAMPLE: AS8F2M32QT-90/MIL

                Device Number  Package      Speed ns         Process
                   AS8F2M32      Type           - 90             /*
                   AS8F2M32        Q           - 120             /*
                   AS8F2M32                    - 150             /*
                                   Q

                                   Q

                *AVAILABLE PROCESSES                         Temperature
                IT = Industrial Temperature Range            -40oC to +85oC
                XT = Extended Temperature Range              -55oC to +125oC
                MIL = MIL-STD-883C para 1.2.2 Processing     -55oC to +125oC

                NOTE: QW package is planned future offering

AS8F2M32                                    Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
Rev. 2.5 05/09
                               11
                AUSTIN SEMICONDUCTOR, INC.                        FLASH
                        Austin Semiconductor, Inc.
                                                                 AS8F2M32

DOCUMENT TITLE
64Mb, 2M x 32 Flash Memory Module

REVISION HISTORY

Rev #           History                            Release Date  Status
2.5             Updated Order Chart (QT to Q)      May 2009      Release

AS8F2M32                                           Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
Rev. 2.5 05/09
                                               12
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved