电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

AS7C31024B-12TC

器件型号:AS7C31024B-12TC
器件类别:存储   
厂商名称:ALSC [Alliance Semiconductor Corporation]
下载文档

器件描述

128K X 8 STANDARD SRAM, 12 ns, PDSO32

参数
AS7C31024B-12TC功能数量 1
AS7C31024B-12TC端子数量 32
AS7C31024B-12TC最大工作温度 70 Cel
AS7C31024B-12TC最小工作温度 0.0 Cel
AS7C31024B-12TC最大供电/工作电压 3.6 V
AS7C31024B-12TC最小供电/工作电压 3 V
AS7C31024B-12TC额定供电电压 3.3 V
AS7C31024B-12TC最大存取时间 12 ns
AS7C31024B-12TC加工封装描述 0.400 INCH, LEAD FREE, PLASTIC, SOJ-32
AS7C31024B-12TC无铅 Yes
AS7C31024B-12TC欧盟RoHS规范 Yes
AS7C31024B-12TC状态 ACTIVE
AS7C31024B-12TC工艺 CMOS
AS7C31024B-12TC包装形状 RECTANGULAR
AS7C31024B-12TC包装尺寸 SMALL OUTLINE
AS7C31024B-12TC表面贴装 Yes
AS7C31024B-12TC端子形式 J BEND
AS7C31024B-12TC端子间距 1.27 mm
AS7C31024B-12TC端子涂层 PURE MATTE TIN/TIN BISMUTH
AS7C31024B-12TC端子位置 DUAL
AS7C31024B-12TC包装材料 PLASTIC/EPOXY
AS7C31024B-12TC温度等级 COMMERCIAL
AS7C31024B-12TC内存宽度 8
AS7C31024B-12TC组织 128K X 8
AS7C31024B-12TC存储密度 1.05E6 deg
AS7C31024B-12TC操作模式 ASYNCHRONOUS
AS7C31024B-12TC位数 131072 words
AS7C31024B-12TC位数 128K
AS7C31024B-12TC内存IC类型 STANDARD SRAM
AS7C31024B-12TC串行并行 PARALLEL

文档预览

AS7C31024B-12TC器件文档内容

March 2004                                                                                                                       AS7C31024B

                                                                                                

                                                             3.3V 128K X 8 CMOS SRAM

Features                                                                  Easy memory expansion with CE1, CE2, OE inputs
                                                                         TTL/LVTTL-compatible, three-state I/O
Industrial and commercial temperatures                                  32-pin JEDEC standard packages
Organization: 131,072 words x 8 bits
High speed                                                               - 300 mil SOJ
                                                                           - 400 mil SOJ
  - 10/12/15/20 ns address access time                                     - 8 20mm TSOP 1
  - 5, 6, 7, 8 ns output enable access time                                - 8 x 13.4mm sTSOP 1
Low power consumption: ACTIVE
                                                                         ESD protection  2000 volts
   - 252 mW / max @ 10 ns                                                 Latch-up current  200 mA

Low power consumption: STANDBY                                         Pin arrangement

   - 18 mW / max CMOS                                                                                 32-pin SOJ (300 mil)
                                                                                                      32-pin SOJ (400 mil)
6T 0.18u CMOS technology

Logic block diagram

                                                                                   NC              1                32      VCC

                                                                                   A16             2                31 A15

                                                                                   A14             3                30 CE2

VCC                                                                               A12             4                29 WE
GND
                                                                                   A7              5                28 A13
   A0
   A1                                                                              A6              6    AS7C31024B  27 A8
   A2
   A3                                                                              A5              7                26 A9
   A4                                                                                                               25 A11
   A5            Input buffer                                                      A4              8
   A6
   A7                                                                              A3              9                24 OE
   A8
                                                                                   A2              10               23 A10

                                                                                   A1              11               22 CE1

                                                                                   A0              12               21 I/O7

       Row decoder                                                 I/O7            I/O0            13               20 I/O6
               A9
                  A10                                              I/O0            I/O1            14               19 I/O5
                    A11                                          WE
                       A12512 x 256 x 8                          OE                I/O2            15               18 I/O4
                          A13Array                               CE1
                             A14                                 CE2               GND             16               17 I/O3
                               A15(1,048,576)
                                  A16                                                32-pin (8 x 20mm) TSOP I
                                                                                   32-pin (8 x 13.4mm) sTSOP1
                                           Sense amp
                                                                              A11 1                                         32       OE
                                                                                                                                     A10
                                                                              A9 2                                          31       CE1
                                                                                                                                     I/O7
                                                                              A8 3                                          30       I/O6
                                                                                                                                     I/O5
                Column decoder                                                A13 4                                         29       I/O4
                                                                                                                                     I/O3
                                                    Control                   WE 5                      AS7C31024B          28       GND
                                                    circuit                                                                          I/O2
                                                                              CE2 6                                         27       I/O1
                                                                                                                                     I/O0
                                                                              A15 7                                         26       A0
                                                                                   8                                                 A1
                                                                              VCC  9                                        25       A2
                                                                               NC  10                                       24       A3
                                                                              A16                                           23

                                                                              A14  11                                       22

                                                                              A12  12                                       21
                                                                                                                            20
                                                                              A7   13                                       19

                                                                              A6   14

                                                                              A5   15                                       18

                                                                              A4   16                                       17

Selection guide

                                                             -10         -12                       -15                           -20       Unit

Maximum address access time                                  10          12                        15                            20        ns

Maximum output enable access time                            5           6                         7                             8         ns

Maximum operating current                                    70          65                        60                            55        mA

Maximum CMOS standby current                                 5           5                         5                             5         mA

3/24/04, v.1.2                                        Alliance Semiconductor                                                         P. 1 of 9

                                                                                                        Copyright 2003 Alliance Semiconductor. All rights reserved.
                                                                                AS7C31024B

                                                

Functional description

The AS7C31024B is a high performance CMOS 1,048,576-bit Static Random Access Memory (SRAM) device organized as 131,072 words
x 8 bits. It is designed for memory applications where fast data access, low power, and simple interfacing are desired.

Equal address access and cycle times (tAA, tRC, tWC) of 10/12/15/20 ns with output enable access times (tOE) of 5, 6, 7, 8 ns are ideal for
high performance applications. Active high and low chip enables (CE1, CE2) permit easy memory expansion with multiple-bank systems.

When CE1 is high or CE2 is low, the device enters standby mode. If inputs are still toggling, the device will consume ISB power. If the bus is
static, then full standby power is reached (ISB1). For example, the AS7C31024B is guaranteed not to exceed 18 mW under nominal full
standby conditions.

A write cycle is accomplished by asserting write enable (WE) and both chip enables (CE1, CE2). Data on the input pins I/O0 through I/O7 is
written on the rising edge of WE (write cycle 1) or the active-to-inactive edge of CE1 or CE2 (write cycle 2). To avoid bus contention,
external devices should drive I/O pins only after outputs have been disabled with output enable (OE) or write enable (WE).

A read cycle is accomplished by asserting output enable (OE) and both chip enables (CE1, CE2), with write enable (WE) high. The chip
drives I/O pins with the data word referenced by the input address. When either chip enable or output enable is inactive, or write enable is
active, output drivers stay in high-impedance mode.

Absolute maximum ratings

                   Parameter                    Symbol              Min    Max        Unit

Voltage on VCC relative to GND                  Vt1                 -0.50  +5.0       V
Voltage on any pin relative to GND              Vt2                 0.50
Power dissipation                                PD                        VCC +0.50  V
Storage temperature (plastic)                   Tstg                  
Ambient temperature with VCC applied            Tbias                65   1.0        W
DC current into outputs (low)                   IOUT                 55
                                                                          +150       C

                                                                           +125       C

                                                                           20         mA

Note: Stresses greater than those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only and func-
tional operation of the device at these or any other conditions outside those indicated in the operational sections of this specification is not implied. Exposure
to absolute maximum rating conditions for extended periods may affect reliability.

Truth table

CE1             CE2                     WE  OE           Data                      Mode
                                                        High Z
H               X                       X   X           High Z             Standby (ISB, ISB1)
                                                        High Z             Standby (ISB, ISB1)
X               L                       X   X           DOUT               Output disable (ICC)

L               H                       H   H            DIN                    Read (ICC)
                                                                                Write (ICC)
L               H                       H   L

L               H                       L   X

Key: X = don't care, L = low, H = high

3/24/04, v.1.2                              Alliance Semiconductor                    P. 2 of 9
                                                                                               AS7C31024B

                                                               

Recommended operating conditions                Symbol         Min         Nominal             Max              Unit

                      Parameter                   VCC          3.0         3.3                 3.6              V
Supply voltage                                    VIH
Input voltage                                     VIL          2.0                       VCC + 0.5             V
                                                   TA
Ambient operating temperature commercial                       0.5                           0.8              V

VIL = -1.0V for pulse width less than 5ns                         0                           70               C

VIH = VCC + 1.5V for pulse width less than 5ns

DC operating characteristics (over the operating range)1

                                                               -10         -12            -15           -20         Unit

    Parameter    Sym                 Test conditions      Min Max Min Max Min Max Min Max
                 |ILI|     VCC = Max, VIN = GND to VCC
Input leakage                                              1 1 1 1 A
current

Output leakage   |ILO|         VCC = Max, CE1 = VIH or              1         1             1            1        A
current                    CE2 = VIL, VOUT = GND to VCC

Operating power  ICC       VCC = Max, CE1  VIL,            70 65 60 55 mA
supply current               CE2  VIH, f = fMax,

                                 IOUT = 0 mA

                 ISB       VCC = Max, CE1  VIH and/or      30 25 20 20
                                 CE2  VIL, f = fMax

Standby power              VCC = Max, CE1  VCC0.2V and/                                                            mA
supply current
                 ISB1      or CE2  0.2V                   5555
Output voltage             VIN  0.2V or

                           VIN  VCC 0.2V, f = 0

                 VOL       IOL = 8 mA, VCC = Min          0.4 0.4 0.4 0.4 V

                 VOH       IOH = 4 mA, VCC = Min         2.4 2.4 2.4 2.4 V

Capacitance (f = 1 MHz, Ta = 25 C, VCC = NOMINAL)2

                Parameter  Symbol                        Signals           Test conditions          Max         Unit

Input capacitance          CIN                  A, CE1, CE2, WE, OE             VIN = 0V             5              pF
I/O capacitance
                           CI/O                           I/O              VIN = VOUT = 0V           7              pF

3/24/04, v.1.2             Alliance Semiconductor                                                            P. 3 of 9
                                                                                                         AS7C31024B

                                                                        

Read cycle (over the operating range)3,9,12

                                                        -10                   -12               -15          -20
                                                                         Min Max           Min Max
                Parameter                Symbol Min Max                   12               15          Min Max Unit Notes

Read cycle time                               tRC 10                      12               15         20        ns
Address access time                                                       12               15
Chip enable (CE1) access time                 tAA    10                  12               15          20 ns         3
Chip enable (CE2) access time                                             6                7
Output enable (OE) access time                tACE1                 10   3                3            20 ns 3, 12
Output hold from address change                                           3                3
CE1 low to output in low Z                    tACE2                 10   3                3            20 ns 3, 12
CE2 high to output in low Z                                               3                4
CE1 high to output in high Z                  tOE                   5    3                4            8 ns
CE2 low to output in high Z                                               0                0
OE low to output in low Z                     tOH    3                   6                7           3          ns  5
OE high to output in high Z                                               0                0
Power up time                                 tCLZ1 3                    12               15         3 ns 4, 5, 12
Power down time
                                              tCLZ2 3                                                   3 ns 4, 5, 12

                                              tCHZ1                 3                                    5 ns 4, 5, 12

                                              tCHZ2                 3                                    5 ns 4, 5, 12

                                              tOLZ   0                                                  0 ns 4, 5

                                              tOHZ                  5                                    8 ns 4, 5

                                              tPU    0                                                  0 ns 4, 5, 12

                                              tPD    10                                                 20 ns 4, 5, 12

Key to switching waveforms                          Falling input                          Undefined / don't care

                   Rising input

Read waveform 1 (address controlled)3,6,7,9,12                                        tOH
                                                                         Data valid
                                                                tRC
  Address

                                                      tAA

     DOUT

Read waveform 2 (CE1, CE2, and OE controlled)3,6,8,9,12

CE1                                           tRC1

CE2                                      tOE

OE                                                                                              tOHZ
                                              tOLZ

DOUT                       tACE1, tACE2                                                    tCHZ1, tCHZ2

                tCLZ1, tCLZ2                                         Data valid
                    tPU
                                                                                           tPD                           ICC

Supply                                   50%                                               50%                           ISB
current

3/24/04, v.1.2                                Alliance Semiconductor                                               P. 4 of 9
                                                                                                                 AS7C31024B

                                                                                 

Write cycle (over the operating range)11, 12

                                              -10                                     -12              -15       -20
                                                                                 Min Max          Min Max   Min Max
                Parameter         Symbol Min Max                                  12              15       20      Unit Notes
                                                                                                   10       12       ns
Write cycle time                  tWC         10                                 9               10       12       ns 12
Chip enable (CE1) to write end    tCW1        8                                  9               10       12       ns 12
Chip enable (CE2) to write end    tCW2        8                                  9                                   ns
Address setup to write end        tAW         8                                  0               0        0        ns 12
Address setup time                 tAS        0                                  8               9        12       ns
Write pulse width                 tWP         7                                  0               0        0        ns
Write recovery time               tWR         0                                  0               0        0        ns
Address hold from end of write    tAH         0                                  6               8        10       ns
Data valid to write end           tDW         5                                  0               0        0        ns 4, 5
Data hold time                    tDH         0                                  6               7        8        ns 4, 5
Write enable to output in high Z  tWZ         5                                  1               1        1        ns 4, 5
Output active from write end      tOW         1

Write waveform 1 (WE controlled)10,11,12                                                          tWR
                                                                                                  tAH
                                                                        tWC
                                                                                 tDW              tDH
                                                                     tAW
  Address                                                                        Data valid

                                                                            tWP              tOW
        WE

                                        tAS

         DIN
                                                            tWZ

      DOUT

3/24/04, v.1.2                    Alliance Semiconductor                                                              P. 5 of 9
                                                                                             AS7C31024B

                                                            

Write waveform 2 (CE1 and CE2 controlled)10,11,12

                                       tAW  tWC                     tAH

                                                                    tWR

Address                   tAS               tCW1, tCW2

     CE1                                    tWP
     CE2
      WE                               tWZ              tDW         tDH

      DIN                                               Data valid
   DOUT

AC test conditions

Output load: see Figure B.                                             Thevenin equivalent:
Input pulse level: GND to 3.0V. See Figure A.
Input rise and fall times: 2 ns. See Figure A.                         DOUT  168  +1.728V
Input and output timing reference levels: 1.5V.
                                                                                    +3.3V

+3.0V 90%                 90%                                            DOUT       320
                                                                             255    C13

        10%         2 ns       10%                                                        GND
GND                                                                      Figure B: 3.3V Output load

                Figure A: Input pulse

Notes

1 During VCC power-up, a pull-up resistor to VCC on CE1 is required to meet ISB specification.
2 This parameter is sampled and not 100% tested.
3 For test conditions, see AC Test Conditions, Figures A, and B.
4 tCLZ and tCHZ are specified with CL = 5pF, as in Figure C. Transition is measured 500 mV from steady-state voltage.
5 This parameter is guaranteed, but not 100% tested.
6 WE is high for read cycle.
7 CE1 and OE are low and CE2 is high for read cycle.
8 Address valid prior to or coincident with CE1 transition Low.
9 All read cycle timings are referenced from the last valid address to the first transitioning address.
10 N/A
11 All write cycle timings are referenced from the last valid address to the first transitioning address.
12 CE1 and CE2 have identical timing.
13 C = 30 pF, except all high Z and low Z parameters where C = 5 pF.
14 N/A

3/24/04, v.1.2                         Alliance Semiconductor                                                           P. 6 of 9
                                                                                                AS7C31024B

                                                               

Package dimensions                                                               32-pin SOJ 300 32-pin SOJ 400

                         D                                                                 mil                    mil
                 e
                                                                                    Min Max Min Max
                                               E1E2
                                                                                 A 0.128 0.145 0.132 0.146

                                                                                 A1 0.025          -   0.025           -

Pin 1                                                        B                   A2 0.095 0.105 0.105 0.115
   A2
                   E     c              A1                                    A  B 0.026        0.032  0.026           0.032
                                                                                 b 0.016        0.020  0.015           0.020
                                                             b  Seating          c 0.007        0.010  0.007           0.013
                                                                  Plane          D 0.820        0.830  0.820           0.830

                                                                                 E 0.255 0.275 0.354 0.378

                                                                                 E1 0.295 0.305 0.395 0.405

                                                                                 E2 0.330 0.340 0.435 0.445

                                                                                 e 0.050 BSC           0.050 BSC

b                     e                                                                    32-pin TSOP 820 mm

                                                                                                Min    Max

                                                                                 A                    1.20
                                                     pin 1
                                                                                 A1             0.05   0.15

                                   c                                             A2             0.95   1.05
                                     L
                                                                   A2 A A1       b              0.17   0.27
                         D Hd                                   pin 32
                                                                pin 17           c              0.10   0.21

                                                                                 D         18.30       18.50

                                                                                 e                  0.50 nominal

                                                                                 E              7.90   8.10

                                                                                 Hd        19.80       20.20

                                                                                 L              0.50   0.70

E                                                    pin 16                                     0                5

3/24/04, v.1.2                                       Alliance Semiconductor                                       P. 7 of 9
                                                                            AS7C31024B

                                          

Ordering codes

Package \ Access time Temp         10 ns  12 ns                                      15 ns                    20 ns

Plastic SOJ, 300 mil Commercial AS7C31024B-10TJC AS7C31024B-12TJC AS7C31024B-15TJC AS7C31024B-20TJC

Plastic SOJ, 400 mil Commercial AS7C31024B-10JC AS7C31024B-12JC AS7C31024B-15JC AS7C31024B-20JC

TSOP1 820 mm Commercial AS7C31024B-10TC AS7C31024B-12TC AS7C31024B-15TC AS7C31024B-20TC
sTSOP1 8 x 13.4mm Commercial AS7C31024B-10STC AS7C31024B-12STC AS7C31024B-15STC AS7C31024B-20STC

Note:

Add suffix `N' to the above part number for lead free parts (Ex. AS7C31024B-10TJCN)

Part numbering system

AS7C            X       1024B XX                      X                                           X                   X
                                                                                                              N=Lead Free Part
SRAM    3 = 3.3 V CMOS  Device  Access             Package:                             Temperature range
prefix                  number   time      T = TSOP1 820 mm                         C = Commercial, 0 C to
                                        ST = sTSOP1 8 x 13.4 mm
                                                                                                70 C
                                              J = SOJ 400 mil
                                             TJ = SOJ 300 mil

3/24/04, v.1.2                  Alliance Semiconductor                                                        P. 8 of 9
                                                                        AS7C31024B

                                    



Alliance Semiconductor Corporation  Copyright Alliance Semiconductor
2575, Augustine Drive,              All Rights Reserved
Santa Clara, CA 95054               Part Number: AS7C31024B
Tel: 408 - 855 - 4900               Document Version: v.1.2
Fax: 408 - 855 - 4999
www.alsc.com

Copyright 2003 Alliance Semiconductor Corporation. All rights reserved. Our three-point logo, our name and Intelliwatt are trademarks or registered
   trademarks of Alliance. All other brand and product names may be the trademarks of their respective companies. Alliance reserves the right to make
   changes to this document and its products at any time without notice. Alliance assumes no responsibility for any errors that may appear in this document.
   The data contained herein represents Alliance's best data and/or estimates at the time of issuance. Alliance reserves the right to change or correct this
   data at any time, without notice. If the product described herein is under development, significant changes to these specifications are possible. The
   information in this product data sheet is intended to be general descriptive information for potential customers and users, and is not intended to operate
   as, or provide, any guarantee or warrantee to any user or customer. Alliance does not assume any responsibility or liability arising out of the application
   or use of any product described herein, and disclaims any express or implied warranties related to the sale and/or use of Alliance products including
   liability or warranties related to fitness for a particular purpose, merchantability, or infringement of any intellectual property rights, except as express
   agreed to in Alliance's Terms and Conditions of Sale (which are available from Alliance). All sales of Alliance products are made exclusively according
   to Alliance's Terms and Conditions of Sale. The purchase of products from Alliance does not convey a license under any patent rights, copyrights; mask
   works rights, trademarks, or any other intellectual property rights of Alliance or third parties. Alliance does not authorize its products for use as critical
   components in life-supporting systems where a malfunction or failure may reasonably be expected to result in significant injury to the user, and the
   inclusion of Alliance products in such life-supporting systems implies that the manufacturer assumes all risk of such use and agrees to indemnify
   Alliance against all claims arising from such use.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved