电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AS29LV800T-90SI

器件型号:AS29LV800T-90SI
文件大小:463.83KB,共0页
厂商名称:ANADIGICS [ANADIGICS, Inc]
厂商官网:http://www.anadigics.com
下载文档

器件描述

文档预览

AS29LV800T-90SI器件文档内容

March 2001                                                                                                                                                                                                                   AS29LV800

                                                                                                      

                                                  3V 1M 8/512K 16 CMOS Flash EEPROM

Features                                                                         Low power consumption
                                                                                   - 200 nA typical automatic sleep mode current
Organization: 1M8/512K16                                                       - 200 nA typical standby current
Sector architecture                                                              - 10 mA typical read current

- One 16K; two 8K; one 32K; and fifteen 64K byte sectors                         JEDEC standard software, packages and pinouts
- One 8K; two 4K; one 16K; and fifteen 32K word sectors                           - 48-pin TSOP
- Boot code sector architecture--T (top) or B (bottom)                            - 44-pin SO; availability TBD
- Erase any combination of sectors or full chip
Single 2.7-3.6V power supply for read/write operations                         Detection of program/erase cycle completion
Sector protection                                                                - DQ7 DATA polling
High speed 70/80/90/120 ns address access time                                   - DQ6 toggle bit
Automated on-chip programming algorithm                                          - DQ2 toggle bit
- Automatically programs/verifies data at specified address                       - RY/BY output
Automated on-chip erase algorithm
- Automatically preprograms/erases chip or specified                            Erase suspend/resume
                                                                                   - Supports reading data from or programming data to a
    sectors                                                                          sector not being erased
Hardware RESET pin
                                                                                  Low VCC write lock-out below 1.5V
- Resets internal state machine to read mode                                     10 year data retention at 150C
                                                                                  100,000 write/erase cycle endurance

Logic block diagram                                                              Pin arrangement

                                                                                                 48-pin TSOP                                                                                                            44-pin SO

        RY/BY                 Sector protect/                 DQ0DQ15                            AS29LV800A1A2A3A4A5A6A7A17A18RY/BYNC NCRESET   WE   NC    NC   A8    A9   A10   A11  A12       A13  A14   A15
                               erase voltage
   VCC                                                       Input/output                                                                                                                                        RY/BY  1    44    RESET
   VSS                           switches                       buffers
RESET                                                                                                                                                                                                            A18    2    43    WE
                               Erase voltage
                                 generator                                       24  23  22   21  20   19   18   17   16   15     14   13    12  11   10    9    8     7    6     5    4         3    2     1    A17    3    42    A8

                                                                                                                                                                                                                 A7     4    41    A9

        Program/erase                                                                                                                                                                                            A6     5    40    A10
            control
  WE                                                                                                                                                                                                             A5     6    39    A11
BYTE      Command
            register                                                                                                                                                                                             A4     7    38    A12

                       Program voltage                                                                                                                                                                           A3     8    37    A13
                          generator               Address latch
                                                                                                                                                                                                                 A2     9    36    A14
                                      Chip enable                                                                                                                          AS29LV800
                                     Output enable                                                                                                                                                               A1     10   35    A15

                                          Logic              STB Data latch                                                                                                                                      A0     11   34    A16

CE                                                                                                                                                                                                              CE     12   33    BYTE
OE
A-1                                                                                                                                                                                                              VSS    13   32    VSS

                                                                                                                                                                                                                 OE     14   31    DQ15/A-1

                                                                                                                                                                                                                 DQ0    15   30    DQ7

                                                                                                                                                                                                                 DQ8    16   29    DQ14

                              STB                 Y decoder  Y gating                                                                                                                                            DQ1    17   28    DQ6

                                                                                                                                                                                                                 DQ9    18   27    DQ13

        VCC detector   Timer                                                                                                                                                                                     DQ2    19   26    DQ5

                                                                                 25  26  27   28  29   30   31   32   33   34     35   36    37  38   39    40   41    42   43    44   45        46   47    48   DQ10   20   25    DQ12

                                                  X decoder  Cell matrix                                                                                                                                         DQ3    21   24    DQ4

A0A18                                                                                                                                                                                                           DQ11   22   23    VCC

                                                                                 A0CE    VSS OE   DQ0  DQ8  DQ1  DQ9  DQ2  DQ10   DQ3  DQ11VCC   DQ4  DQ12  DQ5  DQ13  DQ6  DQ14  DQ7  DQ15/A-1VSS    BYTE  A16

Selection guide

                                                             29LV800-70R* 29LV800-80 29LV800-90 29LV800-120 Unit

Maximum access time                                 tAA                      70                                  80                                                         90                                          120        ns

Maximum chip enable access time                     tCE                      70                                  80                                                         90                                          120        ns

Maximum output enable access time                   tOE                      30                                  30                                                         35                                          50         ns

* Regulated voltage range of 3.0 to 3.6V

3/22/01; V.1.0                                               Alliance Semiconductor                                                                                                                           P. 1 of 25

                                                                                                                                                                                       Copyright Alliance Semiconductor. All rights reserved.
March 2001                              AS29LV800

                                                                                                                  

Functional description

The AS29LV800 is an 8 megabit, 3.0 volt Flash memory organized as 1 Megabyte of 8 bits/512Kbytes of 16 bits each. For
flexible erase and program capability, the 8 megabits of data is divided into nineteen sectors: one 16K, two 8K, one 32K, and
fifteen 64k byte sectors; or one 8K, two 4K, one 16K, and fifteen 32K word sectors. The 8 data appears on DQ0DQ7; the
16 data appears on DQ0DQ15. The AS29LV800 is offered in JEDEC standard 48-pin TSOP and 44-pin SOP packages. This
device is designed to be programmed and erased in-system with a single 3.0V VCC supply. The device can also be
reprogrammed in standard EPROM programmers.

The AS29LV800 offers access times of 70/80/90/120 ns, allowing 0-wait state operation of high speed microprocessors. To
eliminate bus contention the device has separate chip enable (CE), write enable (WE), and output enable (OE) controls. Word
mode (16 output) is selected by BYTE = high. Byte mode (8 output) is selected by BYTE = low.

The AS29LV800 is fully compatible with the JEDEC single power supply Flash standard. Write commands are sent to the
command register using standard microprocessor write timings. An internal state-machine uses register contents to control the
erase and programming circuitry. Write cycles also internally latch addresses and data needed for the programming and erase
operations. Read data from the device occurs in the same manner as other Flash or EPROM devices. Use the program command
sequence to invoke the automated on-chip programming algorithm that automatically times the program pulse widths and
verifies proper cell margin. Use the erase command sequence to invoke the automated on-chip erase algorithm that
preprograms the sector (if it is not already programmed before executing the erase operation), times the erase pulse widths,
and verifies proper cell margin.

Boot sector architecture enables the system to boot from either the top (AS29LV800T) or the bottom (AS29LV800B) sector.
Sector erase architecture allows specified sectors of memory to be erased and reprogrammed without altering data in other
sectors. A sector typically erases and verifies within 1.0 seconds. Hardware sector protection disables both program and erase
operations in all, or any combination of, the nineteen sectors. The device provides true background erase with Erase Suspend,
which puts erase operations on hold to either read data from, or program data to, a sector that is not being erased. The chip
erase command will automatically erase all unprotected sectors.

A factory shipped AS29LV800 is fully erased (all bits = 1). The programming operation sets bits to 0. Data is programmed into
the array one byte at a time in any sequence and across sector boundaries. A sector must be erased to change bits from 0 to 1.
Erase returns all bytes in a sector to the erased state (all bits = 1). Each sector is erased individually with no effect on other
sectors.

The device features single 3.0V power supply operation for Read, Write, and Erase functions. Internally generated and
regulated voltages are provided for the Program and Erase operations. A low VCC detector automatically inhibits write
operations during power transtitions. The RY/BY pin, DATA polling of DQ7, or toggle bit (DQ6) may be used to detect end of
program or erase operations. The device automatically resets to the read mode after program/erase operations are completed.
DQ2 indicates which sectors are being erased.

The AS29LV800 resists accidental erasure or spurious programming signals resulting from power transitions. Control register
architecture permits alteration of memory contents only after successful completion of specific command sequences. During
power up, the device is set to read mode with all program/erase commands disabled when VCC is less than VLKO (lockout
voltage). The command registers are not affected by noise pulses of less than 5 ns on OE, CE, or WE. To initiate write
commands, CE and WE must be logical zero and OE a logical 1.

When the device's hardware RESET pin is driven low, any program/erase operation in progress is terminated and the internal
state machine is reset to read mode. If the RESET pin is tied to the system reset circuitry and a system reset occurs during an
automated on-chip program/erase algorithm, data in address locations being operated on may become corrupted and requires
rewriting. Resetting the device enables the system's microprocessor to read boot-up firmware from the Flash memory.

The AS29LV800 uses Fowler-Nordheim tunnelling to electrically erase all bits within a sector simultaneously. Bytes are
programmed one at a time using EPROM programming mechanism of hot electron injection.

3/22/01; V.1.0  Alliance Semiconductor  P. 2 of 25
March 2001                                                                                             AS29LV800

                                               

Operating modes

Mode              CE           OE   WE  A0     A1                                        A6  A9   RESET DQ

ID read MFR code  L            L    H   L      L                                         L   VID  H    Code
                                                                                                       Code
ID read device code L          L    H   H      L                                         L   VID  H    DOUT
                                                                                                       High Z
Read              L            L    H   A0     A1                                        A6  A9   H

Standby           H            X    X   X      X                                         X   X    H

Output disable    L            H    H   X      X                                         X   X    H    High Z

Write             L            H    L   A0     A1                                        A6  A9   H    DIN

Enable sector protect L        VID  Pulse/L L  H                                         L   VID  H    X

Sector unprotect  L            VID  Pulse/L L  H                                         H   VID  H    X

Temporary sector  X            X    X   X      X                                         X   X    VID  X
unprotect

Verify sector protect L        L    H   L      H                                         L   VID  H    Code
                                                                                                       Code
Verify sector unprotect L      L    H   L      H                                         H   VID  H    High Z

Hardware Reset    X            X    X   X      X                                         X   X    L

L = Low (VIH) = logic 1; VID = 10.0 1.0V; X = don't care.
In 16 mode, BYTE = VIH. In 8 mode, BYTE = VIL with DQ8-DQ14 in high Z and DQ15 = A-1.
Verification of sector protect/unprotect during A9 = VID.

Mode definitions

Item              Description

ID MFR code,      Selected by A9 = VID(9.5V10.5V), CE = OE = A1 = A6 = L, enabling outputs.
device code       When A0 is low (VIL) the output data = 52h, a unique Mfr. code for Alliance Semiconductor Flash products.
Read mode         When A0 is high (VIH), DOUT represents the device code for the AS29LV800.

Standby           Selected with CE = OE = L, WE = H. Data is valid in tACC time after addresses are stable, tCE after CE is low
                  and tOE after OE is low.

                  Selected with CE = H. Part is powered down, and ICC reduced to <1.0 A when CE = VCC 0.3V = RESET. If
                  activated during an automated on-chip algorithm, the device completes the operation before entering
                  standby.

Output disable Part remains powered up; but outputs disabled with OE pulled high.

Write             Selected with CE = WE = L, OE = H. Accomplish all Flash erasure and programming through the command
                  register. Contents of command register serve as inputs to the internal state machine. Address latching occurs
                  on the falling edge of WE or CE, whichever occurs later. Data latching occurs on the rising edge WE or CE,
                  whichever occurs first. Filters on WE prevent spurious noise events from appearing as write commands.

Enable            Hardware protection circuitry implemented with external programming equipment causes the device to
sector protect    disable program and erase operations for specified sectors. For in-system sector protection, refer to Sector
                  protect algorithm on page 14.

Sector            Disables sector protection for all sectors using external programming equipment. All sectors must be
unprotect         protected prior to sector unprotection. For in-system sector unprotection, refer to Sector unprotect algorithm
                  on page 14.

Verify sector     Verifies write protection for sector. Sectors are protected from program/erase operations on commercial
protect/          programming equipment. Determine if sector protection exists in a system by writing the ID read command
unprotect         sequence and reading location XXX02h, where address bits A1218 select the defined sector addresses. A
                  logical 1 on DQ0 indicates a protected sector; a logical 0 indicates an unprotected sector.

3/22/01; V.1.0                      Alliance Semiconductor                                                P. 3 of 25
March 2001                                                                                         AS29LV800

                                                         

Item            Description
                Temporarily disables sector protection for in-system data changes to protected sectors. Apply +10V to RESET
Temporary       to activate temporary sector unprotect mode. During temporary sector unprotect mode, program protected
sector          sectors by selecting the appropriate sector address. All protected sectors revert to protected state on removal
unprotect       of +10V from RESET.
                Resets the interal state machine to read mode. If device is programming or erasing when RESET = L, data
RESET           may be corrupted.

Deep            Hold RESET low to enter deep power down mode (<1 A). Recovery time to start of first read cycle is 50ns.
power down
                Enabled automatically when addresses remain stable for 300ns. Typical current draw is 1 A. Existing data is
Automatic       available to the system during this mode. If an address is changed, automatic sleep mode is disabled and new
sleep mode      data is returned within standard access times.

Flexible sector architecture

            Bottom boot sector architecture (AS29LV800B)  Top boot sector architecture (AS29LV800T)

                                     Size                                              Size

Sector          8            16    (Kbytes)              8  16                     (Kbytes)

0       00000h03FFFh 00000h01FFFh  16                   00000h0FFFFh 00000h07FFFh  64

1       04000h05FFFh 02000h02FFFh  8                    10000h1FFFFh 08000h0FFFFh  64

2       06000h07FFFh 03000h03FFFh  8                    20000h2FFFFh 10000h17FFFh  64

3       08000h0FFFFh 04000h07FFFh  32                   30000h3FFFFh 18000h1FFFFh  64

4       10000h1FFFFh 08000h0FFFFh  64                   40000h4FFFFh 20000h27FFFh  64

5       20000h2FFFFh 10000h17FFFh  64                   50000h5FFFFh 28000h2FFFFh  64

6       30000h3FFFFh 18000h1FFFFh  64                   60000h6FFFFh 30000h37FFFh  64

7       40000h4FFFFh 20000h27FFFh  64                   70000h7FFFFh 38000h3FFFFh  64

8       50000h5FFFFh 28000h2FFFFh  64                   80000h8FFFFh 40000h47FFFh  64

9       60000h6FFFFh 30000h37FFFh  64                   90000h9FFFFh 48000h4FFFFh  64

10      70000h7FFFFh 38000h3FFFFh  64                   A0000hAFFFFh 50000h57FFFh  64

11      80000h8FFFFh 40000h47FFFh  64                   B0000hBFFFFh 58000h5FFFFh  64

12      90000h9FFFFh 48000h4FFFFh  64                   C0000hCFFFFh 60000h67FFFh  64

13      A0000hAFFFFh 50000h57FFFh  64                   D0000hDFFFFh 68000h6FFFFh  64

14      B0000hBFFFFh 58000h5FFFFh  64                   E0000hEFFFFh 70000h77FFFh  64

15      C0000hCFFFFh 60000h67FFFh  64                   F0000hF7FFFh 78000h7BFFFh  32

16      D0000hDFFFFh 68000h6FFFFh  64                   F8000hF9FFFh 7C000h7CFFFh  8

17      E0000hEFFFFh 70000h77FFFh  64                   FA000hFBFFFh 7D000h7DFFFh  8

18      F0000hFFFFFh 78000h7FFFFh  64                   FC000hFFFFFh 7E000h7FFFFh  16

In word mode, there are one 8K word, two 4K word, one 16K word, and fifteen 32K word sectors. Address range is A18A-1 if BYTE = VIL; address range is
A18A0 if BYTE = VIH.

3/22/01; V.1.0                     Alliance Semiconductor                              P. 4 of 25
March 2001                                                                                         AS29LV800

                                                        

ID Sector address table

                         Bottom boot sector address                                     Top boot sector address
                                (AS29LV800B)                                                 (AS29LV800T)

Sector A18 A17 A16 A15 A14 A13 A12                            A18 A17 A16 A15 A14 A13 A12

0   000000X                                                   0                0     0     0  X    X             X

1   0000010                                                   0                0     0     1  X    X             X

2   0000011                                                   0                0     1     0  X    X             X

3   0 0 0 0 1 XX                                              0                0     1     1  X    X             X

4   0 0 0 1 XXX                                               0                1     0     0  X    X             X

5   0 0 1 0 XXX                                               0                1     0     1  X    X             X

6   0 0 1 1 XXX                                               0                1     1     0  X    X             X

7   0 1 0 0 XXX                                               0                1     1     1  X    X             X

8   0 1 0 1 XXX                                               1                0     0     0  X    X             X

9   0 1 1 0 XXX                                               1                0     0     1  X    X             X

10  0 1 1 1 XXX                                               1                0     1     0  X    X             X

11  1 0 0 0 XXX                                               1                0     1     1  X    X             X

12  1 0 0 1 XXX                                               1                1     0     0  X    X             X

13  1 0 1 0 XXX                                               1                1     0     1  X    X             X

14  1 0 1 1 XXX                                               1                1     1     0  X    X             X

15  1 1 0 0 XXX                                               1                1     1     1  0    X             X

16  1 1 0 1 XXX                                               1                1     1     1  1    0             0

17  1 1 1 0 XXX                                               1                1     1     1  1    0             1

18  1 1 1 1 XXX                                               1                1     1     1  1    1             X

READ codes                                           A18A12                A6 A1 A0 Code

Mode                                                 X                      L     L     L     52h
MFR code (Alliance Semiconductor)
                                   8 T boot         X                      L     L     H DAh
Device code                        8 B boot
                                   16 T boot        X                      L     L     H 5Bh
                                   16 B boot
                                                     X                      L     L     H 22DAh

                                                     X                      L     L     H 225Bh

Sector protection                                    Sector address L             HL          01h protected
                                                                                              00h unprotected

Key: L =Low (VIH); X =Don't care

3/22/01; V.1.0                                      Alliance Semiconductor                         P. 5 of 25
March 2001                                                                                                                                  AS29LV800

                                                                                

Command format

                       Required bus    1st bus cycle    2nd bus cycle       3rd bus cycle  4th bus cycle                     5th bus cycle    6th bus cycle
                       write cycles  Address Data     Address Data        Address Data                                     Address Data     Address Data
Command sequence                                                                           Address            Data

Reset/Read             1             XXXh  F0h         Read    Read Data
                                                      Address

               16                   555h             2AAh                555h                                Read
Reset/Read                                                                                                    Data
                       3                   AAh                 55h                 F0h     Read Address
               8
                                     AAAh             555h                AAAh

            16                      555h             2AAh                555h                01h             22DAh (T)
                                                                                           Device code        225Bh (B)

                                           AAh                 55h                 90h

            8                       AAAh             555h                AAAh                02h             DAh (T) 5Bh
                                                                                           Device code            (B)

Autoselect 16                       555h             2AAh                555h               00h              0052h
                                                                                           MFR code            52h
ID Read                3                   AAh                 55h                 90h

            8                       AAAh             555h                AAAh

            16                      555h             2AAh                555h                XXX02h          0001h = protected
                                                                                           Sector protection  0000h = unprotected

                                           AAh                 55h                 90h

            8                       AAAh             555h                AAAh                XXX04h          0001h=protected
                                                                                           Sector protection  0000h=unprotected

               16                   555h             2AAh                555h
Program
                       4                   AAh                 55h                 A0h Program Address Program Data
               8
                                     AAAh             555h                AAAh

               16                   555              2AA                 555
Unlock bypass
                       3                   AAh                 55h                 20h
               8
                                     AAA              555                 AAA

Unlock bypass program  2             XXX   A0h        Program Program

                                                      address  data

Unlock bypass reset    2             XXX   90h        XXX      00h

               16                   555h             2AAh                555h             555h                            2AAh             555h
Chip Erase                                                                                                                                               10h
                       6                   AAh                 55h                 80h                        AAh                  55h
               8                                                                                                                           AAAh
                                     AAAh             555h                AAAh             AAAh                            555h

               16                   555h             2AAh                555h             555h                            2AAh             Sector
Sector Erase                                                                                                                                Address
                       6                   AAh                 55h                 80h                        AAh                  55h               30h
               8
                                     AAAh             555h                AAAh             AAAh                            555h

Sector Erase Suspend   1             XXXh  B0h

Sector Erase Resume    1             XXXh  30h

1 Bus operations defined in "Mode definitions," on page 3.
2 Reading from and programming to non-erasing sectors allowed in Erase Suspend mode.
3 Address bits A11-A18 = X = Don't Care for all address commands except where Program Address and Sector Address are required.
4 Data bits DQ15-DQ8 are don't care for unlock and command cycles.
5 The Unlock Bypass command must be initiated before the Unlock Bypass Program command.
6 The Unlock Bypass Reset command returns the device to reading array data when it is in the unlock bypass mode.

3/22/01; V.1.0                                        Alliance Semiconductor                                                                P. 6 of 25
March 2001                                                                AS29LV800

                             

Command definitions

Item            Description

Reset/Read      Initiate read or reset operations by writing the Read/Reset command sequence into the command
                register. This allows the microprocessor to retrieve data from the memory. Device remains in read
                mode until command register contents are altered.

                Device automatically powers up in read/reset state. This feature allows only reads, therefore
                ensuring no spurious memory content alterations during power up.

                AS29LV800 provides manufacturer and device codes in two ways. External PROM programmers
                typically access the device codes by driving +10V on A9. AS29LV800 also contains an ID Read
                command to read the device code with only +3V, since multiplexing +10V on address lines is
                generally undesirable.

ID Read         Initiate device ID read by writing the ID Read command sequence into the command register.
                Follow with a read sequence from address XXX00h to return MFR code. Follow ID Read command
                sequence with a read sequence from address XXX01h to return device code.

                To verify write protect status on sectors, read address XXX02h. Sector addresses A18A12 produce
                a 1 on DQ0 for protected sector and a 0 for unprotected sector.

                Exit from ID read mode with Read/Reset command sequence.

Hardware Reset  Holding RESET low for 500 ns resets the device, terminating any operation in progress; data
                handled in the operation is corrupted. The internal state machine resets 20 s after RESET is driven
                low. RY/BY remains low until internal state machine resets. After RESET is set high, there is a delay
                of 50 ns for the device to permit read operations.

                Programming the AS29LV800 is a four bus cycle operation performed on a byte-by-byte or word-
                by-word basis. Two unlock write cycles precede the Program Setup command and program data
                write cycle. Upon execution of the program command, no additional CPU controls or timings are
                necessary. Addresses are latched on the falling edge of CE or WE, whichever is last; data is latched
                on the rising edge of CE or WE, whichever is first. The AS29LV800's automated on-chip program
                algorithm provides adequate internally-generated programming pulses and verifies the
                programmed cell margin.

Byte/word       Check programming status by sampling data on the RY/BY pin, or either the DATA polling (DQ7)
Programming     or toggle bit (DQ6) at the program address location. The programming operation is complete if
                DQ7 returns equivalent data, if DQ6 = no toggle, or if RY/BY pin = high.

                The AS29LV800 ignores commands written during programming. A hardware reset occurring
                during programming may corrupt the data at the programmed location.

                AS29LV800 allows programming in any sequence, across any sector boundary. Changing data from
                0 to 1 requires an erase operation. Attempting to program data 0 to 1 results in either DQ5 = 1
                (exceeded programming time limits); reading this data after a read/reset operation returns a 0.
                When programming time limit is exceeded, DQ5 reads high, and DQ6 continues to toggle. In this
                state, a Reset command returns the device to read mode.

3/22/01; V.1.0               Alliance Semiconductor                       P. 7 of 25
March 2001                                                 AS29LV800

                  

Item              Description
Unlock Bypass
Command Sequence  The unlock bypass feature increases the speed at which the system programs bytes or words to the
                  device because it bypasses the first two unlock cycles of the standard program command sequence.
Chip Erase
                  To initiate the unlock bypass command sequence, two unlock cycles must be written, then
Sector Erase      followed by a third cycle which has the unlock bypass command, 20h.

                  The device then begins the unlock bypass mode. In order to program in this mode, a two cycle
                  unlock bypass program sequence is required. The first cycle has the unlock bypass program
                  command, A0h. It is followed by a second cycle which has the program address and data. To
                  program additional data, the same sequence must be followed.

                  The unlock bypass mode has two valid commands, the Unlock Bypass Program command and the
                  Unlock Bypass Reset command. The only way the system can exit the unlock bypass mode is by
                  issuing the unlock bypass reset command sequence. This sequence involves two cycles. The first
                  cycle contains the data, 90h. The second cycle contains the data 00h. Addresses are don't care for
                  both cycles. The device then returns to reading array data.

                  Chip erase requires six bus cycles: two unlock write cycles; a setup command, two additional
                  unlock write cycles; and finally the Chip Erase command.

                  Chip erase does not require logical 0s to be written prior to erasure. When the automated on-chip
                  erase algorithm is invoked with the Chip Erase command sequence, AS29LV800 automatically
                  programs and verifies the entire memory array for an all-zero pattern prior to erase. The 29LV800
                  returns to read mode upon completion of chip erase unless DQ5 is set high as a result of exceeding
                  time limit.

                  Sector erase requires six bus cycles: two unlock write cycles, a setup command, two additional
                  unlock write cycles, and finally the Sector Erase command. Identify the sector to be erased by
                  addressing any location in the sector. The address is latched on the falling edge of WE; the
                  command, 30h is latched on the rising edge of WE. The sector erase operation begins after a sector
                  erase time-out.

                  To erase multiple sectors, write the Sector Erase command to each of the addresses of sectors to
                  erase after following the six bus cycle operation above. Timing between writes of additional sectors
                  must be less than the erase time-out period, or the AS29LV800 ignores the command and erasure
                  begins. During the time-out period any falling edge of WE resets the time-out. Any command
                  (other than Sector Erase or Erase Suspend) during time-out period resets the AS29LV800 to read
                  mode, and the device ignores the sector erase command string. Erase such ignored sectors by
                  restarting the Sector Erase command on the ignored sectors.

                  The entire array need not be written with 0s prior to erasure. AS29LV800 writes 0s to the entire
                  sector prior to electrical erase; writing of 0s affects only selected sectors, leaving non-selected
                  sectors unaffected. AS29LV800 requires no CPU control or timing signals during sector erase
                  operations.

                  Automatic sector erase begins after sector erase time-out from the last rising edge of WE from the
                  sector erase command stream and ends when the DATA polling (DQ7) is logical 1. DATA polling
                  address must be performed on addresses that fall within the sectors being erased. AS29LV800
                  returns to read mode after sector erase unless DQ5 is set high by exceeding the time limit.

3/22/01; V.1.0    Alliance Semiconductor  P. 8 of 25
March 2001                                                                                          AS29LV800

Item                                                                                   

Erase Suspend   Description

Sector Protect  Erase Suspend allows interruption of sector erase operations to read data from or program data to a
Ready/Busy      sector not being erased. Erase suspend applies only during sector erase operations, including the
                 time-out period. Writing an Erase Suspend command during sector erase time-out results in
                 immediate termination of the time-out period and suspension of erase operation.

                 AS29LV800 ignores any commands during erase suspend other than Read/Reset, Program or Erase
                 Resume commands. Writing the Erase Resume Command continues erase operations. Addresses are
                 Don't Care when writing Erase Suspend or Erase Resume commands.

                 AS29LV800 takes 0.215 s to suspend erase operations after receiving Erase Suspend command.
                 To determine completion of erase suspend, either check DQ6 after selecting an address of a sector
                 not being erased, or poll RY/BY. Check DQ2 in conjunction with DQ6 to determine if a sector is
                 being erased. AS29LV800 ignores redundant writes of Erase Suspend.

                 While in erase-suspend mode, AS29LV800 allows reading data (erase-suspend-read mode) from or
                 programming data (erase-suspend-program mode) to any sector not undergoing sector erase;
                 these operations are treated as standard read or standard programming mode. AS29LV800 defaults
                 to erase-suspend-read mode while an erase operation has been suspended.

                 Write the Resume command 30h to continue operation of sector erase. AS29LV800 ignores
                 redundant writes of the Resume command. AS29LV800 permits multiple suspend/resume
                 operations during sector erase.

                 When attempting to write to a protected sector, DATA polling and Toggle Bit 1 (DQ6) are activated
                 for about <1 s. When attempting to erase a protected sector, DATA polling and
                 Toggle Bit 1 (DQ6) are activated for about <5 s. In both cases, the device returns to read mode
                 without altering the specified sectors.

                 RY/BY indicates whether an automated on-chip algorithm is in progress (RY/BY = low) or
                 completed (RY/BY = high). The device does not accept Program/Erase commands when
                 RY/BY = low. RY/BY= high when device is in erase suspend mode. RY/BY = high when device
                 exceeds time limit, indicating that a program or erase operation has failed. RY/BY is an open drain
                 output, enabling multiple RY/BY pins to be tied in parallel with a pull up resistor to VCC.

3/22/01; V.1.0   Alliance Semiconductor  P. 9 of 25
March 2001                                                                                                                       AS29LV800

Status operations                                                                           

DATA polling (DQ7)    Only active during automated on-chip algorithms or sector erase time outs. DQ7 reflects
                      complement of data last written when read during the automated on-chip program algorithm (0
Toggle bit 1 (DQ6)    during erase algorithm); reflects true data when read after completion of an automated on-chip
                      program algorithm (1 after completion of erase agorithm).
Exceeding time limit
(DQ5)                 Active during automated on-chip algorithms or sector erase time outs. DQ6 toggles when CE or OE
Sector erase timer    toggles, or an Erase Resume command is invoked. DQ6 is valid after the rising edge of the fourth
(DQ3)                 pulse of WE during programming; after the rising edge of the sixth WE pulse during chip erase;
Toggle bit 2 (DQ2)    after the last rising edge of the sector erase WE pulse for sector erase. For protected sectors,
                      DQ6 toggles for <1 s during program mode writes, and <5 s during erase (if all selected sectors
                      are protected).

                      Indicates unsuccessful completion of program/erase operation (DQ5 = 1). DATA polling remains
                      active. If DQ5 = 1 during chip erase, all or some sectors are defective; during byte programming or
                      sector erase, the sector is defective (in this case, reset the device and execute a program or erase
                      command sequence to continue working with functional sectors). Attempting to program 0 to 1
                      will set DQ5 = 1.

                      Checks whether sector erase timer window is open. If DQ3 = 1, erase is in progress; no commands
                      will be accepted. If DQ3 = 0, the device will accept sector erase commands. Check DQ3 before and
                      after each Sector Erase command to verify that the command was accepted.

                      During sector erase, DQ2 toggles with OE or CE only during an attempt to read a sector being
                      erased. During chip erase, DQ2 toggles with OE or CE for all addresses. If DQ5 = 1, DQ2 toggles
                      only at sector addresses where failure occurred, and will not toggle at other sector addresses. Use
                      DQ2 in conjunction with DQ6 to determine whether device is in auto erase or erase suspend
                      mode.

Write operation status

                      Status                    DQ7 DQ6              DQ5 DQ3 DQ2                                                         RY/BY
                                                                                                                                         0
Standard mode         Auto programming          DQ7 Toggle           0    N/A No toggle                                                  0
                                                                                                                                         1
                      Program/erase in auto erase 0          Toggle  0    1                                                      Toggle  1
                                                                                                                                         0
                      Read erasing sector       1            No toggle 0  N/A Toggle                                                     1
                                                                                                                                         1
Erase suspend mode    Read non-erasing sector   Data Data            Data Data Data
                      Program in erase suspend  DQ7 Toggle                                                                               1
                                                                     0    N/A Toggle

                      Auto programming (byte)   DQ7 Toggle           1    N/A No toggle
                                                                          N/A Toggle
                              Program/erase in auto erase 0  Toggle  1
Exceeded time limits                                                      N/A No toggle

                      Program in erase suspend
                      (non-erase suspended sector) DQ7 Toggle        1

DQ2 toggles when an erase-suspended sector is read repeatedly.
DQ6 toggles when any address is read repeatedly.
DQ2 = 1 if byte address being programmed is read during erase-suspend program mode.
DQ2 toggles when the read address applied points to a sector which is undergoing erase, suspended erase, or a failure to erase.

3/22/01; V.1.0                             Alliance Semiconductor                                                                        P. 10 of 25
March 2001                                                                                  AS29LV800

Automated on-chip programming algorithm            

                  START                        Automated on-chip erase algorithm

Write program command sequence                                                     START
       (see below)
                                                                        Write erase command sequence
                                                                                 (see below)

                                                                         DATA polling or toggle bit
                                                                          successfully completed

DATA polling or toggle bit
successfully completed

                                                                                 Erase complete

                                    Increment  Chip erase command sequence       Individual sector/multiple sector
                                     address   16 mode (address/data):
                                                                                 erase command sequence
            Last                NO                       555h/AAh                16 mode (address/data):

                                                                                          555h/AAh

address?

                YES                                                    2AAh/55h                  2AAh/55h
Programming completed

                                                                       555h/80h                  555h/80h

                Program command sequence                               555h/AAh                    555h/AAh
                16 mode (address/data):                               2AAh/55h                     2AAh/55h
                                                                       555h/10h                  Sector address/30h
                         555h/AAh                                                                Sector address/30h
                                                                                                 Sector address/30h
                          2AAh/55h

                         555h/A0h

                Program address/program data

                                                                                 optional sector erase commands

                                                The system software should check the status of DQ3 prior to and following each
                                                  subsequent sector erase command to ensure command completion. The device may
                                                  not have accepted the command if DQ3 is high on second status check.

3/22/01; V.1.0                                 Alliance Semiconductor                            P. 11 of 25
AS29LV800                                                                           March 2001
Programming using unlock bypass command
                                            
               START
                                                        Unlock bypass command sequence
  Write unlock                                                x16 mode (address/data)
bypass command                                                         555h/AAh

    (3 cycles)                                                         2AAh/55h

    Write unlock                                                       555h/20h
bypass program command
                                                              Unlock bypass program
      (2 cycles)                                                  command sequence

  DATA polling or                                              x16 mode (address/data)
    toggle bit                                                          xxxh/A0h

successfully completed                                             program address/
                                                                     program data
  Last                           Increment
address?                           address                      Unlock bypass reset
                                                                  command sequence
                        NO                                     x16 mode (address/data)

              YES                                                       xxxh/90h

   Write unlock                                                         xxxh/00h
bypass reset command

    (2 cycles)

Programming completed

3/22/01; V.1.0                              Alliance Semiconductor  P. 12 of 25
March 2001                                                                                           AS29LV800

DATA polling algorithm                                                   

                             Read byte (DQ0DQ7)                    Toggle bit algorithm
                                  Address = VA
                                                                              Read byte (DQ0DQ7)
                                                                               Address = don't care

                    DQ7    YES DONE                                                       DQ6      NO DONE
                     =
                    data                                                                    =
                                                                                          toggle

                    ?                                                                     ?

                       NO                                                                    YES

                NO  DQ5                                                                   DQ5
                    =                                                     NO
                    1                                                                     =
                                                                                          1

                    ?                                                                     ?

                                YES                                                       YES

                    Read byte (DQ0DQ7)                                       Read byte (DQ0DQ7)
                        Address = VA                                           Address = don't care

                    DQ7    YES DONE                                                       DQ6      NO DONE
                     =                                                                    togg=le

                    data

                    ?                                                                     ?

                                         NO                                                                   YES
                                                                                                          FAIL
                                      FAIL
                                                                    DQ6 rechecked even if DQ5 = 1 because DQ6 may stop toggling
VA = Byte address for programming. VA = any of the sector            when DQ5 changes to 1.
  addresses within the sector being erased during Sector Erase. VA
  = valid address equals any non-protected sector group address
  during Chip Erase.

DQ7 rechecked even if DQ5 = 1 because DQ5 and DQ7 may not
  change simultaneously.

3/22/01; V.1.0                                    Alliance Semiconductor                             P. 13 of 25
March 2001                                                                                                       AS29LV800

Sector protect algorithm                                   

                                             Sector unprotect algorithm

                      START                                                                START
                   PLSCNT = 1                                                           PLSCNT = 1
                  RESET# = VID                                                         RESET# = VID
                     Wait 1 s                                                            Wait 1 s

Temporary sector  No                         Protect all sectors:                      First Write           No  Temporary sector
unprotect mode        First Write           The shaded portion of
                        Cycle=60h?                                                     Cycle=60h?                unprotect mode
     Increment                                 the sector protct
      PLSCNT                    Yes           algorithm must be                                     Yes
                      Set up sector
           No                                  initiated for all                   No  All sectors
                         address              unprotected sectors
                                               before calling the                      protected?
                     Sector protect:           sector unprotect
                   write 60h to sector
                                                                                                     Yes
                        address with
                      A6=0, A1=1,                                                      Sector unprotect:
                                                                                       write 60h to sector
                          A0=0
                                                                                          address with
                        Wait 150 s                                                       A6=1, A1=1,

                      Verify sector                                                           A0=0
                    protect; write 40h
                   to sector address                                                   Wait 15 ms

                       with A6=0,                                    Increment             Set up first
                      A1=1, A0=0                                     PLSCNT              sector address

                      Read from sector                                                     Verify sector
                    address with A6=0,                                                 unprotect; write 40h
                                                                                       to sector address
                      A1=1, A0=0
                                                                                          with A6=1,
                                                                                         A1=1, A0=0

PLSCNT=25?        No                                                                   Read from sector
                         Data=01h?
                                                                                       address with A6=1,
                                                                     No
                                                                                       A1=1, A0=0

                           Yes                                                                                    Set up next
                                                                                                                 sector address
          Yes     Protect               Yes                                            No
Device failed     another                                           PLSCNT                    Data=00h?
                                                                    =1000?
                  sector?

                             No                                               Yes                  Yes
                                                                    Device failed
                   Remove VID                                                                            No
                  from RESET#                                                           Last sector

                  Write reset                                                             verified?
                   command
                                                                                                   Yes
                  Sector protect                                                        Remove VID
                    complete                                                           from RESET#

                                                                                       Write reset
                                                                                        command

                                                                                       Sector unprotect
                                                                                           complete

3/22/01; V.1.0                               Alliance Semiconductor                                              P. 14 of 25
March 2001                                                                                                                           AS29LV800

                                                        

DC electrical characteristics                                                        VCC = 2.73.6V

Parameter                      Symbol Test conditions                    Min   Max                                                   Unit

Input load current             ILI   VIN = VSS to VCC, VCC = VCC MAX     -     1                                                    A

A9 Input load current          ILIT  VCC = VCC MAX, A9 = 10V                   35                                                    A

Output leakage current         ILO   VOUT = VSS to VCC, VCC = VCC MAX    -     1                                                    A

Active current, read @ 5MHz    ICC1 CE = VIL, OE = VIH                   -     20                                                    mA

Active current, program/erase ICC2 CE = VIL, OE = VIH                    -     100                                                   mA

Automatic sleep mode*          ICC3  CE = VIL, OE = VIH;                 -     5                                                     A
                                     VIL= 0.3V, VIH = VCC - 0.3V

Standby current                ISB   CE = VCC - 0.3V, RESET = VCC - .3V  -     5                                                     A

Deep power down current3       IPD   RESET = 0.3V                        -     5                                                     A

Input low voltage              VIL                                       -0.5  0.8                                                   V

Input high voltage             VIH                                       0.7VCC VCC + 0.3 V

Output low voltage             VOL   IOL = 4.0mA, VCC = VCC MIN          -     0.45                                                  V

Output high voltage            VOH IOH = -2.0 mA, VCC = VCC MIN          0.85VCC -                                                  V

Low VCC lock out voltage       VLKO                                      1.5   -                                                     V

Input HV select voltage        VID                                       9     11                                                    V

* Automatic sleep mode enables the deep power down mode when addresses are stable for 150 ns. Typical sleep mode current is 200 nA.

3/22/01; V.1.0                       Alliance Semiconductor                                                                          P. 15 of 25
March 2001                                                                                                                               AS29LV800

                                                                          

AC parameters -- read cycle

JEDEC       Std                                                     -70R                -80                                      -90        -120
Symbol      Symbol Parameter                                                                                                             Min Max Unit
tAVAV                                                 Min Max                        Min Max                                  Min Max    120 - ns
tAVQV
tELQV       tRC     Read cycle time                   70 -                           80 -                                     90 -        - 120 ns
tGLQV                                                                                                                                     - 120 ns
            tACC Address to output delay              - 70                           - 80                                     - 90        - 50 ns
tEHQZ                                                                                                                                     0 - ns
tGHQZ       tCE     Chip enable to output             - 70                           - 80                                     - 90        - 30 ns
tAXQX                                                                                                                                     - 30 ns
            tOE     Output enable to output           - 30                           - 30                                     - 35
tPHQV
            tOES Output enable setup time             0                   -          0                                     -  0       -

            tDF     Chip enable to output High Z      - 20                           - 20                                     - 30

            tDF     Output enable to output High Z    - 20                           - 20                                     - 30

            tOH     Output hold time from addresses,  0                   -          0                                     -  0       -  0 - ns
                    first occurrence of CE or OE

                       Output enable hold time: Read  10 -                           10 -                                     10 - 10 - ns
            tOEH Output enable hold time:
                                                      10 -                           10 -                                     10 - 10 - ns
                       Toggle and data polling

            tRH     RESET high to output delay         - 50                           - 50                                     - 50 - 50 ns
            tREADY  RESET pin low to read mode         - 10                           - 10                                     - 10 - 10 s
            tRP     RESET pulse                       500 -                          500 -                                    500 - 500 - ns

Read waveform

                                                                                                                      tRC

Addresses                                                          Addresses stable                                                      tDF
        CE                                                      tACC                                                                                    tOES
        OE
                                                                        tOE
                              tOEH

     WE                                                        tCE                                  tOH                                  High Z
Outputs                       High Z                                                    Output valid

  RESET                                tRH

3/22/01; V.1.0                               Alliance Semiconductor                                                                      P. 16 of 25
March 2001                                                                                                         AS29LV800

                                                                  

AC parameters -- write cycle                                                                                       WE controlled

JEDEC       Std                                          -70R            -80              -90                -120
Symbol      Symbol
                    Parameter                        Min Max         Min Max          Min Max           Min Max Unit
tAVAV       tWC     Write cycle time
tAVWL       tAS     Address setup time               70        -     80       -       90       -        120        -  ns
tWLAX       tAH     Address hold time
tDVWH       tDS     Data setup time                  0         -     0        -       0        -        0          -  ns
tWHDX       tDH     Data hold time
tGHWL       tGHWL   Read recover time before write   45        -     45       -       45       -        50         -  ns
tELWL       tCS     CE setup time
tWHEH       tCH     CE hold time                     35        -     35       -       45       -        50         -  ns
tWLWH       tWP     Write pulse width
tWHWL       tWPH    Write pulse width high           0         -     0        -       0        -        0          -  ns

                                                     0         -     0        -       0        -        0          -  ns

                                                     0         -     0        -       0        -        0          -  ns

                                                     0         -     0        -       0        -        0          -  ns

                                                     35        -     35       -       35       -        50         -  ns

                                                     30        -     30       -       30       -        30         -  ns

Write waveform                                                                                                     WE controlled

Addresses                tWC   3rd bus cycle                                          DATA polling
        CE                                                                            Program address
        OE               555h                tAS
       WE
                         tCH            Program address
     DATA
                                               tAH

                               tGHWL; tOES

                               tWP                                       tWHWH1 or 2

                    tCS                        tWPH

                                               tDH

                               A0h                       Program                      DQ7         DOUT
                                          tDS              data

3/22/01; V.1.0                 Alliance Semiconductor                                                              P. 17 of 25
March 2001                                                                                                  AS29LV800

                                                                     

AC parameters -- write cycle 2                                                                                    CE controlled

JEDEC   Std                                         -70R                    -80               -90           -120
Symbol  Symbol
                Parameter                       Min Max                Min Max           Min Max      Min Max Unit
tAVAV   tWC     Write cycle time
tAVEL   tAS     Address setup time              70           -          80       -       90        -  120         -  ns
tELAX   tAH     Address hold time
tDVEH   tDS     Data setup time                 0            -          0        -       0         -  0           -  ns
tEHDX   tDH     Data hold time
tGHEL   tGHEL   Read recover time before write  45           -          45       -       45        -  50          -  ns
tWLEL   tWS     WE setup time
tEHWH   tWH     WE hold time                    35           -          35       -       45        -  50          -  ns
tELEH   tCP     CE pulse width
tEHEL   tCPH    CE pulse width high             0            -          0        -       0         -  0           -  ns

                                                0            -          0        -       0         -  0           -  ns

                                                0            -          0        -       0         -  0           -  ns

                                                0            -          0        -       0         -  0           -  ns

                                                35           -          35       -       35        -  50          -  ns

                                                30           -          30       -       30        -  30          -  ns

Write waveform 2                                                                                                  CE controlled

Addresses                       555h            Program address                      DATA polling
       WE                       tWC                                                 Program address
        OE
        CE                                         tAS          tAH

     DATA                                       tGHEL, tOES

                                      tCP                                   tWHWH1 or 2

                                                tCPH         tDH                         DQ7          DOUT

                                        A0h                   Program
                                      tDS                        data

3/22/01; V.1.0                        Alliance Semiconductor                                                         P. 18 of 25
March 2001                                                                                                                                 AS29LV800

                                                                                             

AC parameters -- temporary sector unprotect

JEDEC                                                                                                       -70R/80/90/120
Symbol
            Std Symbol                   Parameter                                                     Min                 Max        Unit
            tVIDR
            tRSP                         VID rise and fall time                                        500                  -              ns
                                         RESET setup time for temporary sector
                                         unprotect                                                     4                    -              s

Temporary sector unprotect waveform

RESET                  10V        tVIDR                                                                        tVIDR  0 or 3V
    CE              0 or 3V

                                                                       Program/erase command sequence

    WE

                                                           tRSP

RY/BY

AC parameters -- RESET

                                                                                                               -70R/80/90/120

JEDEC       Std Symbol            Parameter                                                                 Min                 Max                                 Unit
Symbol      tRP                   RESET pulse
            tRH                   RESET High time before Read
            tREADY                RESET Low to Read mode                                                    500                 -                                   ns

                                                     tRP                                                    -                   50                                  ns
                                                     tREADY
                                                                                                            -                   10                                  s

RESET waveform                                                                                              tRP

         RESET                                                                                                                      tRH
                                                                                                                                                        valid data
RY/BY

        DQ          status                                                       status  valid data

Erase waveform                                                                                                                                                      16 mode

       Addresses              tWC                                tAS              555h           555h          2AAh   Sector address
                CE
                OE           555h                                 2AAh           tAH
               WE
                                         tGHWL
              Data
                             tWP                                                 tWC

                             tCS                                 tWPH

                                                                       tDH                                                            10h for Chip Erase

                                         AAh                                55h          80h           AAh            55h             30h

                                  tDS

3/22/01; V.1.0                                                         Alliance Semiconductor                                              P. 19 of 25
March 2001                                                                                                                                         AS29LV800

                                                                                                                  

AC Parameters -- READY/BUSY

                                                                                                                      -70R/80/90/120

JEDEC                                    Parameter                                                                    Min          Max             Unit
Symbol Std Symbol                        VCC setup time
                                         Recovery time from RY/BY
-      tVCS                              Program/erase valid to RY/BY delay                                           50           -               s

- tRB                                                                                                                 0            -               ns

-      tBUSY                                                                                                          90           -               ns

RY/BY waveform

          CE

                                                                                                                                   Rising edge of last WE signal

   WE

                                                                                                                                   Program/erase

RY/BY                                          tri-stated open-drain                                                       tBUSY        operation

   VCC                                                                                                                                                   tRB

                         tVCS

DATA polling waveform

CE                             tCH

                                                     tOE                                                                                tDF
                                               tCE
OE

                                         tOEH

WE

DQ7             Input DQ7                                                    Output DQ7                                       tOH                  High Z

                                                                                                                          Output

                                               tWHWH1 or 2

Toggle bit waveform

     CE
                                   tOEH

    WE

OE

DQ6                                            tOE                                                                         toggle                  no toggle
                                 tDH
                                                                     toggle

3/22/01; V.1.0                                 Alliance Semiconductor                                                                              P. 20 of 25
March 2001                                                                                                                                        AS29LV800

                                                                                                                                                 Unit
                                                                                                                                                    ns
Word/byte configuration                                                                                                                             ns
                                                                                                                                                    ns
                                                                                                         -70R/80/90/120
                                                                                                                                                       Valid*
JEDEC                         Parameter                                                     Min                  Max                                   Status
Symbol Std Symbol             CE to BYTE switching Low or High
                              BYTE switching Low to output High-Z
-      tELFL/tELFH            BYTE switching High to output Active                                    -          10

-      tFLQZ                                                                                          -          30

-      tFHQZ                                                                                80                                     -

BYTE read waveform

                          CE

                    OE

Word            BYTE                                  tELFL                             DQ0-DQ14                      DQ0-DQ7
  to     DQ0-DQ14                                     tELFH                             Data output                  Data output
Byte     DQ15/A-1
                                                                              DQ15 output                        Address input
                                                                             tFLQZ

Byte            BYTE                                                           DQ0-DQ7                                DQ0-DQ14
  to     DQ0-DQ14                                                             Data output                             Data output
Word     DQ15/A-1
                                                                             Address input               DQ15 output
                                                                                tFHQV

BYTE write waveform

   CE

WE                                                                                                       falling edge of last WE signal
                                                                                                                            tHOLD (tAH)
BYTE

                                                                             tSET

         See Erase/Program operations table for tAS and tAH specifications.  (tAS)

Sector protect/unprotect

                        VID

     RESET# VIH

SA, A6,                                   Don't care  Valid*                      Don't care             Valid*                       Don't care
A1, A0                                                                                                                                Don't care
                                          Sector protect/unprotect                Don't care             Verify
DATA                                                                                                      40h
                                          60h         60h                    Sector protect: 100 s
                                                                             Sector unprotect: 10 ms
                                    1 s

CE#

WE#

    OE#                                               Alliance Semiconductor                                                                      P. 21 of 25
3/22/01; V.1.0
March 2001                                                                                                                            AS29LV800

                                                                              

AC test conditions                                                      1N3064         +3.0V
                                                                        or equivalent
                                           Device under test                             2.7K

                                                              CL*       6.2K                       1N3064
                                                                                                   or equivalent
                                                                   VSS         VSS
                                                                                       VSS

Test specifications                                                                            -70R,-80 -90, -120                     Unit

Test Condition                                                                                                            1 TTL gate   pF
Output Load                                                                                                                            ns
Output Load Capacitance CL (including jig capacitance)                                        30                          100          V
Input Rise and Fall Times                                                                                                              V
Input Pulse Levels                                                                                                    5                V
Input timing measurement reference levels
Output timing measurement reference levels                                                                       0.0-3.0

                                                                                                                      1.5

                                                                                                                      1.5

Erase and programming performance

                                                                                               Limits

Parameter                                                                              Min     Typical                     Max           Unit
Sector erase and verify-1 time (excludes 00h programming
prior to erase)                                                                        -                          1.0      15             sec

Programming time                                                               Byte    -                          10       300             s
                                                                               Word                                                        s
Chip programming time                                                                  -                          15       360            sec
Erase/program cycles*                                                                                                                    cycles
                                                                                       -                          7.2           27
* Erase/program cycle test is not verified on each shipped unit.
                                                                                       -       100,000                          -

Latchup tolerance                                                                              Min                         Max        Unit

Parameter                                                                                      -1.0                        +12.0      V
Input voltage with respect to VSS on A9, OE, and RESET pin
Input voltage with respect to VSS on all DQ, address, and control pins                         -0.5                        VCC+0.5 V
Current
Includes all pins except VCC. Test conditions: VCC = 3.0V, one pin at a time.                  -100                        +100       mA

3/22/01; V.1.0                                                Alliance Semiconductor                                                  P. 22 of 25
March 2001                                                                                         AS29LV800

                                                            

Recommended operating conditions

Parameter              Comments                           Symbol       Min             Max                Unit
                                                          Vcc          +2.7
                       For full voltage range             Vcc          +3.0            +3.6               V
                                                          VSS          0
Supply voltage         For regulated voltage range        VIH          1.9             +3.6               V
                                                          VIL          0.5
                                                                                       0                  V

Input voltage                                                                          VCC + 0.3          V

                                                                                       0.8                V

Absolute maximum ratings

Parameter                                           Symbol                   Min             Max             Unit

Input voltage (Input or DQ pin)                     VIN                      0.5            VCC+ 0.5 V

Input voltage (A9 pin, OE, RESET)                   VIN                      0.5            +12.5           V

Power supply voltage                                VCC                      -0.5            +4.0            V

Operating temperature                               TOPR                     55             +125            C

Storage temperature (plastic)                       TSTG                     65             +150            C

Short circuit output current                        IOUT                     -               150             mA

Stresses greater than those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only and functional operation
of the device at these or any other conditions outside those indicated in the operational sections of this specification is not implied. Exposure to absolute max-
imum rating conditions for extended periods may affect reliability.

TSOP pin capacitance

Symbol                Parameter                     Test setup               Typ          Max       Unit
                                                    VIN = 0
CIN                   Input capacitance             VOUT = 0                 6            7.5       pF
COUT                  Output capacitance            VIN = 0
CIN2                  Control pin capacitance                                8.5          12        pF

                                                                             8            10        pF

SO pin capacitance

Symbol                Parameter                     Test setup               Typ          Max       Unit
                                                    VIN = 0
CIN                   Input capacitance             VOUT = 0                 6            7.5       pF
COUT                  Output capacitance            VIN = 0
CIN2                  Control pin capacitance                                8.5          12        pF

                                                                             8            10        pF

Data retention                                                         Temp.(C) Min               Unit
                                                                                                   years
Parameter                                                              150        10              years

Minimum pattern data retention time                                    125        20

3/22/01; V.1.0                                 Alliance Semiconductor                               P. 23 of 25
March 2001                                                                                                                    AS29LV800

                                                            

Thin small outline package (TSOP-I)                            b        e
Package dimensions

                                                                                                                                48-pin
                                                                                                                                1220

c                                                                                                                         Min           Max

                                             A2 A A1                                                                  A                1.27

   L                                                                                                                  A1  0.05          0.15

                                                                                                                      A2  0.95          1.05

                      pin 1                  pin 48                        D Hd                                       b   0.17          0.27

                                                                                                                      c   0.15 nominal

                                                                                                                      D   18.20       18.60

                                                                                                                      e   0.50 nominal

                                                                                                                      E   11.90       12.10

                      pin 24                 pin 25                                                                   Hd  19.80       20.20

                                     48-pin                                                                           L   0.50          0.70

                                                                                                                          0            5

   

                                                               E

Small Outline Plastic (SO)
Package dimensions

                                             44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23            c

          JEDEC MO - 175 AA                                                                                                    010

                     44-pin SO                                                                                            l

          Min (mm) Max (mm)                             SO                                                      e He

      A                        3.1

      A1        0.05            

      A2        2.5             2.9

      b         0.25         0.45               1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22

      c         0.09         0.25                                         d

      d         28.0         28.4

      e         12.4         12.8                                          A2

      E         1.27 (typical)               A

      He        16.05 (typical)                 A1

      l         0.73            1.3                  b  E

3/22/01; V.1.0                                  Alliance Semiconductor                                                           P. 24 of 25
March 2001                                                                                                        AS29LV800

                                                                        

AS29LV800 ordering codes

Package \ Access Time      70 ns (commercial/   80 ns (commercial/                 90 ns (commercial/  120 ns (commercial/
                           industrial)          industrial)                        industrial)         industrial)

TSOP, 1220 mm, 48-pin     AS29LV800T-70RTC     AS29LV800T-80TC                    AS29LV800T-90TC     AS29LV800T-120TC
Top boot configuration     AS29LV800T-70RTI     AS29LV800T-80TI                    AS29LV800T-90TI     AS29LV800T-120TI

TSOP, 1220 mm, 48-pin     AS29LV800B-70RTC     AS29LV800B-80TC                    AS29LV800B-90TC     AS29LV800B-120TC
Bottom boot configuration  AS29LV800B-70RTI     AS29LV800B-80TI                    AS29LV800B-90TI     AS29LV800B-120TI

SO, 13.3 mm, 44-pin*       AS29LV800T-70RSC     AS29LV800T-80SC                    AS29LV800T-90SC     AS29LV800T-120SC
Top boot configuration     AS29LV800T-70RSI     AS29LV800T-80SI                    AS29LV800T-90SI     AS29LV800T-120SI

SO, 13.3 mm, 44-pin        AS29LV800B-70RSC     AS29LV800B-80SC                    AS29LV800B-90SC     AS29LV800B-120SC
Bottom boot configuration  AS29LV800B-70RSI     AS29LV800B-80SI                    AS29LV800B-90SI     AS29LV800B-120SI

* Shaded area indicates advanced information. Availability of SO package is TBD.

AS29LV800 part numbering system

AS29LV 800 X                                   XXX                   X         X                              X

3V Flash                                                     Address  Package:  Temperature range:             Options:
EEPROM    Device T= Top boot configuration                            S = SO    C = Commercial: 0C to 70C    B = Burn-in
prefix                                                                          I = Industrial: -40C to 85C  H = High ISB (<1mA)
                                                             access   T = TSOP                                 Blank= Standard
          number B= Bottom boot configuration time*

* Sufffix "R" denotes regulated voltage range.

3/22/01; V.1.0                   Alliance Semiconductor                                                           P. 25 of 25

Copyright Alliance Semiconductor Corporation. All rights reserved. Our three-point logo, our name and Intelliwatt are trademarks or registered trademarks of Alliance. All other brand and product names may
be the trademarks of their respective companies. Alliance reserves the right to make changes to this document and its products at any time without notice. Alliance assumes no responsibility for any errors that
may appear in this document. The data contained herein represents Alliance's best data and/or estimates at the time of issuance. Alliance reserves the right to change or correct this data at any time, without
notice. If the product described herein is under development, significant changes to these specifications are possible. The information in this product data sheet is intended to be general descriptive information
for potential customers and users, and is not intended to operate as, or provide, any guarantee or warrantee to any user or customer. Alliance does not assume any responsibility or liability arising out of the appli-
cation or use of any product described herein, and disclaims any express or implied warranties related to the sale and/or use of Alliance products including liability or warranties related to fitness for a particular
purpose, merchantability, or infringement of any intellectual property rights, except as express agreed to in Alliance's Terms and Conditions of Sale (which are available from Alliance). All sales of Alliance
products are made exclusively according to Alliance's Terms and Conditions of Sale. The purchase of products from Alliance does not convey a license under any patent rights, copyrights, mask works rights,
trademarks, or any other intellectual property rights of Alliance or third parties. Alliance does not authorize its products for use as critical components in life-supporting systems where a malfunction or failure
may reasonably be expected to result in significant injury to the user, and the inclusion of Alliance products in such life-supporting systems implies that the manufacturer assumes all risk of such use and agrees
to indemnify Alliance against all claims arising from such use.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

AS29LV800T-90SI器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved