电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

ADV3224ACPZ

器件型号:ADV3224ACPZ
器件类别:热门应用    无线_射频_通信   
厂商名称:Analog Devices Inc.
标准:
下载文档 在线购买

ADV3224ACPZ在线购买

供应商 器件名称 价格 最低购买 库存  
ADV3224ACPZ ¥409.54 1 点击查看 点击购买

器件描述

Analog & Digital Crosspoint ICs 750 MHz 16 x 8 High Speed

参数

产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
Analog Devices Inc.
产品种类:
Product Category:
Analog & Digital Crosspoint ICs
RoHS:YES
系列:
Series:
ADV3224
产品:
Product:
Analog Crosspoint Switches
Configuration:16 x 8
工作电源电压:
Operating Supply Voltage:
5 V
最小工作温度:
Minimum Operating Temperature:
- 40 C
最大工作温度:
Maximum Operating Temperature:
+ 85 C
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
LFCSP-72
封装:
Packaging:
Tray
Bandwidth:1.2 GHz
高度:
Height:
0.83 mm
长度:
Length:
10 mm
Supply Type:Dual
宽度:
Width:
10 mm
商标:
Brand:
Analog Devices
Development Kit:ADV3224-EVALZ
Maximum Dual Supply Voltage:+/- 5.5 V
Minimum Dual Supply Voltage:+/- 4.5 V
Moisture Sensitive:Yes
产品类型:
Product Type:
Analog & Digital Crosspoint ICs
工厂包装数量:
Factory Pack Quantity:
168
子类别:
Subcategory:
Communication & Networking ICs
电源电压-最大:
Supply Voltage - Max:
5 V
电源电压-最小:
Supply Voltage - Min:
5 V
单位重量:
Unit Weight:
10.546915 oz

ADV3224ACPZ器件文档内容

                                                                                                                                       750 MHz, 16 × 8

                                                                                                                       Analog Crosspoint Switch

Data Sheet                                                                                                                             ADV3224/ADV3225

FEATURES                                                                                                               FUNCTIONAL BLOCK DIAGRAM

16 × 8 high speed, nonblocking switch array                                                                                   SER/PAR  D0 D1 D2 D3 D4

Pinout and functionally equivalent to the AD8110/AD8111                                                                                                                         A0

Drop-in compatible with the ADV3228/ADV3229 8 × 8 array                                                                                                                         A1

                                                                                                           CLK                                                                  A2

Complete solution

Buffered inputs                                                                                                                  40-BIT SHIFT REGISTER

Programmable high impedance outputs                                                                        DATAIN                      WITH 4-BIT                               DATAOUT

                                                                                                                                       PARALLEL LOADING

8 output amplifiers, G = +1 (ADV3224), G = +2 (ADV3225)                                                    UPDATE                      40

Drives 150 Ω loads                                                                                             CE                PARALLEL LATCH

Operates on ±5 V supplies                                                                                                                              SET INDIVIDUAL

                                                                                                           RESET                       40                OR RESET ALL

Low power: 0.5 W                                                                                                                                       OUTPUTS TO OFF

                                                                                                                                       DECODE                8

Excellent ac performance                                                                                                         8 × 5:16 DECODERS

−3 dB bandwidth                                                                                                        ADV3224/                   OUTPUT

200 mV p-p: 1200 MHz (ADV3224), 900 MHz (ADV3225)                                                                      ADV3225         128        BUFFER

                                                                                                                                                    G = +1,

2 V p-p: 750 MHz (ADV3224), 850 MHz (ADV3225)                                                                                                       G = +2

0.5 dB flatness (2 V p-p)

250 MHz (ADV3224), 235 MHz (ADV3225)

Slew rate: 2500 V/μs                                                                                                                                            ENABLE/DISABLE

Serial or parallel programming of switch array                                                                                                                                         OUTPUTS

72-lead LFCSP (10 mm × 10 mm)                                                                              16  INPUTS                  SWITCH                                       8

                                                                                                                                       MATRIX

APPLICATIONS

Routing of high speed signals including

Video (NTSC, PAL, S, SECAM, YUV, RGB)

Compressed video (MPEG, wavelet)                                                                                                                                                                09317-001

3-level digital video (HDB3)

Data communications                                                                                                                    Figure 1.

Telecommunications

GENERAL DESCRIPTION

The ADV3224/ADV3225 are high speed 16 × 8 analog crosspoint                                                supplies of ±5 V. Channel switching is performed via a serial

switch matrices. They offer a −3 dB signal bandwidth of greater                                            digital control that can accommodate the daisy chaining of

than 750 MHz and a high slew rate of greater than 2500 V/μs.                                               several devices or via a parallel control to allow updating of an

The ADV3224/ADV3225 include eight independent output                                                       individual output without reprogramming the entire array.

buffers that can be placed into a high impedance state for                                                 The ADV3224/ADV3225 are available in the 72-lead LFCSP

paralleling crosspoint outputs to prevent off channels from                                                package over the extended industrial temperature range of

loading the output bus. The ADV3224 has a gain of +1 and the                                               −40°C to +85°C.

ADV3225 has a gain of +2, and they both operate on voltage

Rev. B                                          Document Feedback

Information furnished by Analog Devices is believed to be accurate and reliable. However, no

responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other     One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

rights of third parties that may result from its use. Specifications subject to change without notice. No  Tel: 781.329.4700  ©2010–2016 Analog Devices, Inc. All rights reserved.

license is granted by implication or otherwise under any patent or patent rights of Analog Devices.

Trademarks and registered trademarks are the property of their respective owners.                          Technical Support                                                    www.analog.com
ADV3224/ADV3225                                                                                            Data Sheet

TABLE OF CONTENTS

Features .............................................................................................. 1  Pin Configuration and Function Descriptions..............................8

Applications....................................................................................... 1      Truth Table and Logic Diagram ............................................... 10

Functional Block Diagram .............................................................. 1                  Typical Performance Characteristics ........................................... 11

General Description ......................................................................... 1            Circuit Diagrams ............................................................................ 20

Revision History ............................................................................... 2         Theory of Operation ...................................................................... 21

Specifications..................................................................................... 3      Applications Information .............................................................. 22

Timing Characteristics (Serial) .................................................. 5                       Serial Programming ................................................................... 22

Logic Levels ................................................................................... 5         Parallel Programming................................................................ 22

Timing Characteristics (Parallel) ............................................... 6                        Power-On Reset .......................................................................... 23

Absolute Maximum Ratings............................................................ 7                     Gain Selection ............................................................................. 23

Thermal Resistance ...................................................................... 7                Creating Larger Crosspoint Arrays.......................................... 23

Power Dissipation......................................................................... 7               Outline Dimensions ....................................................................... 24

ESD Caution.................................................................................. 7            Ordering Guide .......................................................................... 24

REVISION HISTORY

1/16—Rev. A to Rev. B

Change to Maximum Potential Difference (DVCC − AVEE)

Parameter, Table 5............................................................................. 7

Updated Outline Dimensions ....................................................... 24

12/10—Rev. 0 to Rev. A

Changes to Ordering Guide .......................................................... 24

11/10—Revision 0: Initial Version

                                                      Rev. B | Page 2 of 24
Data Sheet                                                                                                ADV3224/ADV3225

SPECIFICATIONS

VS = ±5 V, TA = 25°C, RL = 150 Ω, unless otherwise noted.

Table 1.

                                                                                       ADV3224            ADV3225

Parameter                       Test Conditions/Comments                          Min  Typ      Max  Min  Typ      Max  Unit

DYNAMIC PERFORMANCE

−3 dB Bandwidth                 200 mV p-p                                             1200               900           MHz

                                2 V p-p                                                750                850           MHz

Gain Flatness                   0.1 dB, 2 V p-p                                        55                 50            MHz

                                0.5 dB, 2 V p-p                                        250                235           MHz

Propagation Delay               2 V p-p                                                0.6                0.6           ns

Settling Time                   1%, 2 V step                                           3                  3             ns

Slew Rate                       2 V step, peak                                         2500               2500          V/μs

NOISE/DISTORTION PERFORMANCE

Differential Gain Error         NTSC or PAL                                            0.01               0.02          %

Differential Phase Error        NTSC or PAL                                            0.01               0.02          Degrees

Crosstalk, All Hostile, RTO     f = 100 MHz                                            −45                −45           dB

                                f = 5 MHz                                              −87                −70           dB

Off Isolation, Input to Output  f = 100 MHz, one channel                               −80                −87           dB

OIP2                            f = 100 MHz, RL = 100 Ω                                                   38            dBm

                                f = 500 MHz, RL = 100 Ω                                                   15            dBm

OIP3                            f = 100 MHz, RL = 100 Ω                                                   32            dBm

                                f = 500 MHz, RL = 100 Ω                                                   7             dBm

Output 1 dB Compression Point   f = 100 MHz, RL = 100 Ω                                                   19            dBm

                                f = 500 MHz, RL = 100 Ω                                                   10            dBm

Input Voltage Noise Density     50 MHz                                                 18                 18            nV/√Hz

DC PERFORMANCE

Gain Error                                                                             0.1      0.5       0.2      1.5  %

Gain Matching                   Channel-to-channel                                              0.5                1.5  %

Gain Temperature Coefficient                                                           0.5                5             ppm/°C

OUTPUT CHARACTERISTICS

Output Resistance               DC, enabled                                            0.2                0.2           Ω

                                DC, disabled                                           15                 8             MΩ

Output Disabled Capacitance                                                            2.2                2.6           pF

Output Leakage Current          Output disabled                                        0.5                0.5           μA

Output Voltage Range            No load                                                ±3                 ±3            V

                                RL = 150 Ω                                             ±2.8               ±2.8          V

Short-Circuit Current                                                                  55                 55            mA

INPUT CHARACTERISTICS

Input Offset Voltage            Worst case (all configurations)                        ±5                 ±5            mV

Input Offset Voltage Drift                                                             5                  5             μV/°C

Input Voltage Range                                                                    ±3                 ±1.5          V

Input Capacitance               Any switch configuration                               1.8                1.8           pF

Input Resistance                                                                       2                  2             MΩ

Input Bias Current              Any switch configuration                               ±1                 ±1            μA

SWITCHING CHARACTERISTICS

Enable/Disable Time             50% UPDATE to 1% settling                              20                 20            ns

Switching Time, 2 V Step        50% UPDATE to 1% settling                              20                 20            ns

Switching Transient (Glitch)                                                           25                 50            mV p-p

                                                           Rev. B | Page 3 of 24
ADV3224/ADV3225                                                                                                Data  Sheet

                                                                                 ADV3224              ADV3225

Parameter                    Test Conditions/Comments                      Min   Typ      Max   Min   Typ      Max   Unit

POWER SUPPLIES

Supply Current               AVCC, outputs enabled, no load                      52       70          58       70    mA

                             AVCC, outputs disabled                              12       18          13       18    mA

                             AVEE, outputs enabled, no load                      52       70          58       70    mA

                             AVEE, outputs disabled                              12       18          14       18    mA

                             DVCC, outputs enabled, no load                      6                    6              mA

Supply Voltage Range                                                       ±4.5  ±5       ±5.5  ±4.5  ±5       ±5.5  V

PSRR                         DC to 50 kHz, AVCC, AVEE                            <−60                 <−60           dB

                             f = 100 kHz, AVCC, AVEE                             −60                  −60            dB

                             f = 10 MHz, AVCC                                    −48                  −35            dB

                             f = 10 MHz, AVEE                                    −35                  −55            dB

                             f = 100 MHz, AVCC                                   −25                  −15            dB

                             f = 100 MHz, AVEE                                   −15                  −15            dB

                             f = 100 kHz, DVCC                                   −90                  −90            dB

OPERATING TEMPERATURE RANGE

Temperature Range            Operating (still air)                         −40            +85   −40            +85   °C

θJA                          Operating (still air)                               29                   29             °C/W

                                                    Rev. B | Page 4 of 24
Data Sheet                                                                                                                  ADV3224/ADV3225

TIMING CHARACTERISTICS (SERIAL)

Table 2.

Parameter                                                                         Symbol               Min       Typ             Max                 Unit

Serial Data Setup Time                                                            t1                   10                                            ns

CLK Pulse Width                                                                   t2                   10                                            ns

Serial Data Hold Time                                                             t3                   10                                            ns

CLK Pulse Separation, Serial Mode                                                 t4                   10                                            ns

CLK to UPDATE Delay                                                               t5                   10                                            ns

UPDATE Pulse Width                                                                t6                   10                                            ns

CLK to DATAOUT Valid, Serial Mode                                                 t7                                             50                  ns

Propagation Delay, UPDATE to Switch On or Off                                                                    20                                  ns

Data Load Time, CLK = 5 MHz, Serial Mode                                                                         8                                   µs

CLK, UPDATE Rise and Fall Times                                                                                                  50                  ns

RESET Time                                                                                                       30                                  ns

Timing     Diagram—Serial Mode

                                                     t2             t4

                                    1

                            CLK                                                       LOAD DATA INTO

                                    0                                                 SERIAL REGISTER

                                        t1     t3                                     ON FALLING EDGE

                                    1

                            DATAIN      OUT07  (D4)                     OUT07 (D3)                               OUT00 (D0)

                                    0

                                                                                                                 t5          t6

                       1 = LATCHED

                            UPDATE                                                             TRANSFER DATA FROM SERIAL

                 0  =  TRANSPARENT             t7                                                    REGISTER TO PARALLEL

                                                                                               LATCHES DURING LOW LEVEL

                            DATAOUT                                                                                                       09317-002

                                                              Figure 2. Timing Diagram, Serial Mode

LOGIC LEVELS

Table 3. Logic Levels

VIH                    VIL              VOH              VOL            IIH           IIL              IIH           IIL             IOH             IOL

RESET, SER/PAR,        RESET, SER/PAR,  DATAOUT          DATAOUT        SER/PAR,      SER/PAR, CLK,    RESET         RESET           DATAOUT         DATAOUT

CLK, DATAIN,           CLK, DATAIN,                                     CLK, DATAIN,  DATAIN, CE,

CE, UPDATE             CE, UPDATE                                       CE, UPDATE    UPDATE

2.0 V min              0.8 V max        2.4 V min        0.4 V max      2 µA max      2 µA max         2 µA max      300 µA max      3 mA min        1 mA min

                                                                        Rev. B | Page 5 of 24
ADV3224/ADV3225                                                                                                   Data  Sheet

TIMING CHARACTERISTICS (PARALLEL)

Table 4.

Parameter                                               Symbol                      Min      Typ  Max             Unit

Parallel Data Setup Time                                t1d                         10                            ns

Address Setup Time                                      t1a                         10                            ns

CLK Pulse Width                                         t2                          10                            ns

Parallel Data Hold Time                                 t3d                         10                            ns

Address Hold Time                                       t3a                         10                            ns

CLK Pulse Separation                                    t4                          20                            ns

UPDATE Pulse Width                                      t5                          10                            ns

CLK, UPDATE Rise and Fall Times                                                                   50              ns

RESET Time                                                                                   30                   ns

Timing    Diagram—Parallel Mode

                                                    t2               t4

                                            1

                                 CLK

                                            0  t1a              t3a

                                            1

                               A0 TO A2

                                            0

                                            1           t1d     t3d

                               D0 TO D4

                                            0

                                                                                                  t5

                               1 = LATCHED

                               UPDATE                                                                  09317-003

                         0  =  TRANSPARENT

                                                    Figure 3. Timing Diagram, Parallel Mode

                                                             Rev. B | Page 6 of 24
Data Sheet                                                                                                                                ADV3224/ADV3225

ABSOLUTE MAXIMUM RATINGS

Table 5.                                                           POWER DISSIPATION

Parameter                              Rating                      The ADV3224/ADV3225 operate with ±5 V supplies and can

Analog Supply Voltage (AVCC to AVEE)   11 V                        drive loads down to 100 Ω, resulting in a wide range of possible

Digital Supply Voltage (DVCC to DGND)  6V                          power dissipations. For this reason, extra care must be taken

Supply Potential Difference            ±0.5 V                      when derating the operating conditions based on ambient

(AVCC − DVCC)                                                      temperature.

Ground Potential Difference            ±0.5 V                      Packaged in the 72-lead LFCSP, the ADV3224/ADV3225 junction-

(AGND − DGND)                                                      to-ambient thermal impedance (θJA) is 29°C/W. For long-term

Maximum Potential Difference           11 V                        reliability, the maximum allowed junction temperature of the

(DVCC − AVEE)                                                      die should not exceed 125°C; even temporarily exceeding this

Analog Input Voltage                   AVEE < VIN < AVCC           limit can cause a shift in parametric performance due to a

Digital Input Voltage                  DGND < DIN < DVCC           change in stresses exerted on the die by the package. Exceeding

Exposed Paddle Voltage                 AGND                        a junction temperature of 150°C for an extended period can

Output Voltage (Disabled Analog        AVEE < VOUT < AVCC          result in device failure. In Figure 4, the curve shows the range

Output)                                                            of allowed internal die power dissipation that meets these condi-

Output Short-Circuit                                               tions over the −40°C to +85°C ambient temperature range.

Duration                               Momentary                   When using Figure 4, do not include the external load power

Current                                Internally limited to       in the maximum power calculation, but do include the load

                                       55 mA

Temperature                                                        current dropped on the die output transistors.

Storage Temperature Range              −65°C to +125°C                                                                   7

Operating Temperature Range            −40°C to +85°C                                                                                                            TJ = 150°C

                                                                                          MAXIMUM POWER DISSIPATION (W)  6

Junction Temperature                   150°C

Lead Temperature (Soldering, 10 sec)   300°C                                                                             5

Stresses at or above those listed under Absolute Maximum                                                                 4

Ratings may cause permanent damage to the product. This is a

stress rating only; functional operation of the product at these                                                         3

or any other conditions above those indicated in the operational

section of this specification is not implied. Operation beyond                                                           2

the maximum operating conditions for extended periods may                                                                1

affect product reliability.

THERMAL RESISTANCE                                                                                                       0                                                   09317-004
                                                                                                                         –40  –20  0  20  40                 60  80

θJA is specified for the worst-case conditions, that is, a device                                                                  AMBIENT TEMPERATURE (°C)

soldered in a circuit board for surface-mount packages.                                   Figure 4. Maximum Die Power Dissipation vs. Ambient Temperature

Table 6. Thermal Resistance                                        ESD CAUTION

Package Type                     θJA   θJC               Unit

72-Lead LFCSP_VQ                 29    0.5               °C/W

                                                                   Rev. B | Page 7 of 24
ADV3224/ADV3225                                                                                                                                                                        Data Sheet

PIN CONFIGURATION AND FUNCTION DESCRIPTIONS

                                                   AGND  IN7   AVEE  IN6   AVCC  IN5   AVEE  IN4   AVCC  IN3   AVEE  IN2   AVCC  IN1   AVEE  IN0   AGND  DVCC

                                                   72    71    70    69    68    67    66    65    64    63    62    61    60    59    58    57    56    55

                                        AVCC   1               PIN 1                                                                                           54  DGND

                                        IN8    2               INDICATOR                                                                                       53  RESET

                                        AVEE   3                                                                                                               52  CE

                                        IN9    4                                                                                                               51  DATAOUT

                                        AVCC   5                                                                                                               50  CLK

                                        IN10   6                                                                                                               49  DATAIN

                                        AVEE   7                                                                                                               48  UPDATE

                                        IN11   8                           ADV3224/ADV3225                                                                     47  SER/PAR

                                        AVCC   9                                                                                                               46  A0

                                        IN12   10                                            TOP VIEW                                                          45  A1

                                        AVEE   11                                      (Not to Scale)                                                          44  A2

                                        IN13   12                                                                                                              43  D0

                                        AVCC   13                                                                                                              42  D1

                                        IN14   14                                                                                                              41  D2

                                        AVEE   15                                                                                                              40  D3

                                        IN15   16                                                                                                              39  D4

                                        AGND   17                                                                                                              38  DGND

                                        AVEE   18                                                                                                              37  DVCC

                                                   19    20    21    22    23    24    25    26    27    28    29    30    31    32    33    34    35    36

                                                   AVCC  OUT7  AVEE  OUT6  AVCC  OUT5  AVEE  OUT4  AVCC  OUT3  AVEE  OUT2  AVCC  OUT1  AVEE  OUT0  AVCC  AVEE

                                        NOTES

                                        1. EXPOSED PADDLE. THE EXPOSED METAL PADDLE ON THE BOTTOM OF

                                        THE LFCSP PACKAGE MUST BE SOLDERED TO THE PCB AGND FOR                                                                              09317-005

                                        PROPER HEAT DISSIPATION AND FOR NOISE AND MECHANICAL

                                        STRENGTH BENEFITS.

                                                                           Figure 5. Pin Configuration

Table 7. Pin Function Descriptions

Pin No.                       Mnemonic  Description

1, 5, 9, 13, 19, 23, 27, 31,  AVCC      Analog Positive Supply.

35, 60, 64, 68

2                             IN8       Input Number 8.

3, 7, 11, 15, 18, 21, 25,     AVEE      Analog Negative Supply.

29, 33, 36, 58, 62, 66, 70

4                             IN9       Input Number 9.

6                             IN10      Input Number 10.

8                             IN11      Input Number 11.

10                            IN12      Input Number 12.

12                            IN13      Input Number 13.

14                            IN14      Input Number 14.

16                            IN15      Input Number 15.

17, 56, 72                    AGND      Analog Ground.

20                            OUT7      Output Number 7.

22                            OUT6      Output Number 6.

24                            OUT5      Output Number 5.

26                            OUT4      Output Number 4.

28                            OUT3      Output Number 3.

30                            OUT2      Output Number 2.

32                            OUT1      Output Number 1.

34                            OUT0      Output Number 0.

37, 55                        DVCC      Digital Positive Supply.

38, 54                        DGND      Digital Ground.

39                            D4        Parallel Data Input, Output Enable.

40 to 43                      D3 to D0  Parallel Data Input.

44 to 46                      A2 to A0  Parallel Output Address Input.

                                                                                 Rev. B | Page 8 of 24
Data     Sheet                                                                                ADV3224/ADV3225

Pin No.         Mnemonic  Description

47              SER/PAR   Serial/Parallel Mode Select (Control Pin).

48              UPDATE    Second Rank Write Strobe (Control Pin).

49              DATAIN    Serial Data In (Control Pin).

50              CLK       Serial Data Clock, Parallel First Rank Latch Enable (Control Pin).

51              DATAOUT   Serial Data Out.

52              CE        Chip Enable (Control Pin).

53              RESET     Second Rank Reset (Control Pin).

57              IN0       Input Number 0.

59              IN1       Input Number 1.

61              IN2       Input Number 2.

63              IN3       Input Number 3.

65              IN4       Input Number 4.

67              IN5       Input Number 5.

69              IN6       Input Number 6.

71              IN7       Input Number 7.

                EPAD      Exposed Paddle. The exposed metal paddle on the bottom of the LFCSP package must be soldered

                          to the PCB AGND for proper heat dissipation and for noise and mechanical strength benefits.

                                            Rev. B | Page 9 of 24
ADV3224/ADV3225                                                                                                                                                                                       Data Sheet

TRUTH TABLE AND LOGIC DIAGRAM

Table 8. Operation Truth Table1

CE               UPDATE                    CLK    DATAIN           DATAOUT                        RESET         SER/PAR      Description

1                X                         X      X                X                              X             X            No change in logic.

0                X                                DataI2           DataI-80                       X             0            The data on the serial DATAIN line is loaded into the serial

                                                                                                                             register. The first bit clocked into the serial register appears at

                                                                                                                             DATAOUT 40 clock cycles later.

0                X                         0      D0…D4            Not applicable       in        X             1            The data on the parallel data lines, D0 to D4, are loaded into

                                                                   parallel mode3                                            the 40-bit serial shift register location addressed at A0 to A2.

0                0                         X      X                X                              1             X            Data in the 40-bit shift register transfers into the parallel

                                                                                                                             latches that control the switch array. Latches are transparent.

X                X                         X      X                X                              0             X            Asynchronous operation. All outputs are disabled. Second

                                                                                                                             rank latches are cleared. Remainder of logic is unchanged.

1 X is don’t care.

2 DataI: serial data.

3 DATAOUT remains active in parallel mode and always reflects the state of the MSB of the serial shift register.

                                 D0

PARALLEL                         D1

                 DATA            D2

   (OUTPUT                       D3

   ENABLE)                       D4

   SER/PAR

                                              S           S           S             S             S             S                 S             S             S           S                S             S

                                              D1          D1          D1            D1            D1            D1                D1            D1            D1          D1               D1            D1            DATA

        DATAIN                                Q   DQ      Q   DQ      Q   D  Q      Q   D  Q      Q   D  Q      Q   D  Q          Q   D  Q      Q   D  Q      Q   DQ      Q   D  Q         Q   D  Q      Q   D  Q      OUT

   (SERIAL)                                   D0  CLK     D0  CLK     D0  CLK       D0  CLK       D0  CLK       D0  CLK           D0  CLK       D0  CLK       D0  CLK     D0  CLK          D0  CLK       D0  CLK

                 CLK

                 CE

UPDATE

                                 OUT0  EN

OUTPUT  ADDRESS                  OUT1  EN

                 3 TO 8 DECODER  OUT2  EN

                                 OUT3  EN

   A0                            OUT4  EN

   A1                            OUT5  EN

   A2                            OUT6  EN

                                 OUT7  EN

                                                  LE   D      LE   D         LE  D         LE  D      LE     D      LE    D           LE     D         LE  D      LE   D         LE  D            LE  D      LE     D

                                                  OUT0        OUT0           OUT0          OUT0       OUT0             OUT1           OUT6             OUT7       OUT7           OUT7             OUT7       OUT7

                                                  B0          B1             B2            B3            EN            B0                EN            B0         B1             B2               B3            EN

                                                       Q           Q             Q             Q      CLR    Q            Q           CLR    Q             Q           Q             Q                Q      CLR Q

                                 RESET

(OUTPUT ENABLE)

                                                                                                                             DECODE

                                                                                                             128                                                                        8                                    09317-006

                                                                                                  SWITCH MATRIX                                                           OUTPUT ENABLE

                                                                                                         Figure 6. Logic Diagram

                                                                                                          Rev. B | Page 10 of 24
Data Sheet                                                                                                                                           ADV3224/ADV3225

TYPICAL PERFORMANCE CHARACTERISTICS

VS  =          ±5 V, TA = 25°C, RL = 150 Ω, unless otherwise noted. TMIN                    to  TMAX  =  −40°C to +85°C.

               4       OUTPUT SIGNAL, UNICAST                                                                       10      OUTPUT SIGNAL, UNICAST

               3       OUTPUT SIGNAL, BROADCAST                                                                     9       OUTPUT SIGNAL, BROADCAST

               2                                                                                                    8

               1                                                                                                    7

                                                                                                                    6

               0                                                                                                    5

               –1                                                                                                   4

               –2                                                                                                   3

    GAIN (dB)  –3                                                                                        GAIN (dB)  2

                                                                                                                    1

               –4                                                                                                   0

               –5                                                                                                   –1

               –6                                                                                                   –2

               –7                                                                                                   –3

                                                                                                                    –4

               –8                                                                                                   –5

               –9                                                                                                   –6

               –10                                                                                                  –7

               –11                                                                                                  –8

                       VOUT = 200mV p-p                                                                             –9      VOUT = 200mV p-p

               –12  1                 10  100              1000           10000  09317-008                          –10  1                 10   100              1000           10000  09317-011

                                          FREQUENCY (MHz)                                                                                       FREQUENCY (MHz)

                       Figure 7. ADV3224 Small Signal Frequency Response                                                    Figure 10. ADV3225 Small Signal Frequency Response

               4       OUTPUT SIGNAL, UNICAST                                                                       10      OUTPUT SIGNAL, UNICAST

               3       OUTPUT SIGNAL, BROADCAST                                                                     9       OUTPUT SIGNAL, BROADCAST

               2                                                                                                    8

               1                                                                                                    7

                                                                                                                    6

               0                                                                                                    5

               –1                                                                                                   4

               –2                                                                                                   3

    GAIN (dB)  –3                                                                                        GAIN (dB)  2

                                                                                                                    1

               –4                                                                                                   0

               –5                                                                                                   –1

               –6                                                                                                   –2

               –7                                                                                                   –3

                                                                                                                    –4

               –8                                                                                                   –5

               –9                                                                                                   –6

               –10                                                                                                  –7

                                                                                                                    –8

               –11     VOUT = 2V p-p                                                                                –9      VOUT = 2V p-p

               –12                                                               09317-009                          –10  1                 10   100              1000           10000  09317-012

                    1                 10  100              1000           10000

                                          FREQUENCY (MHz)                                                                                       FREQUENCY (MHz)

                       Figure 8. ADV3224 Large Signal Frequency Response                                                    Figure 11. ADV3225 Large Signal Frequency Response

               6                                                                                                    14

               5                                                                                                    13
                                                                                                                    12                              10.4pF
               4                                           5.2pF                                                    11                                           5.2pF
                                          10.4pF
               3                                           2.2pF                                                    10
                                                                                                                    9
               2                                                                                                    8
                                                                                                                                                                 2.2pF
                                                                                                                    7
               1                                                                                                    6

               0                                                                                                    5

    GAIN (dB)  –1                                                                                        GAIN (dB)  4                               1.2pF
                                                                                                                    3
               –2                              1.2pF                                                                2

               –3                              0pF                                                                  1                                0pF

               –4                                                                                                   0
                                                                                                                    –1
                                                                                                                    –2
               –5                                                                                                   –3

               –6                                                                                                   –4

               –7                                                                                                   –5
                                                                                                                    –6
               –8                                                                                                   –7

               –9      VOUT = 200mV p-p                                                                             –8
                                                                                                                    –9      VOUT  =  200mV p-p
               –10                                                                                                  –10
                    1                 10  100              1000           10000  09317-010
                                                                                                                         1           10         100              1000           10000  09317-013

                                          FREQUENCY (MHz)                                                                                       FREQUENCY (MHz)

Figure 9. ADV3224 Small Signal Frequency Response with Capacitive Loads                                  Figure 12. ADV3225 Small Signal Frequency Response with Capacitive Loads

                                                                                 Rev. B | Page 11 of 24
ADV3224/ADV3225                                                                                                                                                                   Data Sheet

           4                                                                                                               14

           3                                                                                                               13                                10.4pF

                                                10.4pF                                                                     12                                               5.2pF

           2                                                                                                               11

                                                                 5.2pF                                                     10

           1                                                                                                               9                                 2.2pF

                                                                   2.2pF                                                   8

           0                                                                                                               7

           –1                                                                                                              6

                                                                                                                           5

GAIN (dB)  –2                                   1.2pF                                                           GAIN (dB)  4

                                                                                                                           3                                 1.2pF 0pF

           –3                                           0pF                                                                2

           –4                                                                                                              1

                                                                                                                           0

           –5                                                                                                              –1

                                                                                                                           –2

           –6                                                                                                              –3

                                                                                                                           –4

           –7                                                                                                              –5

           –8                                                                                                              –6

                                                                                                                           –7

           –9                                                                                                              –8      VOUT  =  2V  p-p

                   VOUT  =  2V  p-p                                                                                        –9

           –10                                                                       09317-014                             –10                                                                   09317-017

                1                  10           100          1000             10000                                             1                  10        100            1000          10000

                                          FREQUENCY (MHz)                                                                                                 FREQUENCY (MHz)

Figure 13. ADV3224 Large Signal Frequency Response with Capacitive                   Loads                      Figure 16. ADV3225 Large Signal Frequency Response with Capacitive Loads

           0.15                                                                                                            0.15      INPUT

                      INPUT SIGNAL

                      OUTPUT SIGNAL, UNICAST                                                                                         OUTPUT SIGNAL, UNICAST

                      OUTPUT SIGNAL, BROADCAST                                                                                       OUTPUT SIGNAL, BROADCAST

           0.10                                                                                                            0.10

           0.05                                                                                                            0.05

VOUT (V)        0                                                                                               VOUT (V)   0

           –0.05                                                                                                           –0.05

           –0.10                                                                                                           –0.10

                      VOUT = 200mV p-p                                                                                               VOUT = 200mV p-p

           –0.15                                                                     09317-015                             –0.15  0      2      4      6  8  10         12  14    16  18  20     09317-018

                   0     2      4      6  8     10       12  14    16     18  20

                                              TIME (ns)                                                                                                      TIME (ns)

                      Figure 14. ADV3224 Small Signal Pulse Response                                                                 Figure 17. ADV3225 Small Signal Pulse Response

           0.15       INPUT SIGNAL                                                                                         1.5       INPUT

                      OUTPUT SIGNAL, UNICAST                                                                                         OUTPUT SIGNAL, UNICAST

                      OUTPUT SIGNAL, BROADCAST                                                                                       OUTPUT SIGNAL, BROADCAST

           0.10                                                                                                            1.0

           0.05                                                                                                            0.5

(V)                                                                                                             (V)

VOUT       0                                                                                                    VOUT       0

           –0.05                                                                                                           –0.5

           –0.10                                                                                                           –1.0

                      VOUT = 2V p-p                                                                                                  VOUT = 2V p-p

           –0.15                                                                     09317-016                             –1.5                                                                  09317-019

                   0     2      4      6  8     10       12  14    16     18  20                                                  0      2      4      6  8  10         12  14    16  18  20

                                              Time (ns)                                                                                                      TIME (ns)

                      Figure 15. ADV3224 Large Signal Pulse Response                                                                 Figure 18. ADV3225 Large Signal Pulse Response

                                                                                     Rev.       B  |  Page  12  of 24
Data Sheet                                                                                                                                                                                                                ADV3224/ADV3225

          2.0      RISING EDGE PULSE                                               3000                                                                                    2.0                                                                  4000

                   RISING EDGE SLEW RATE                                                                                                                                                                                                        3500

          1.5                                                                      2500                                                                                    1.5

                                                                                                                                                                                                                                                3000

          1.0                                                                      2000                                                                                    1.0

                                                                                          SLEW RATE (V/μs)                                                                                                                                      2500       SLEW RATE (V/μs)

          0.5                                                                      1500                                                                                    0.5                                                                  2000

VOUT (V)  0                                                                        1000                                                                          VOUT (V)  0                                                                    1500

          –0.5                                                                     500                                                                                     –0.5                                                                 1000

                                                                                                                                                                                                                                                500

          –1.0                                                                     0                                                                                       –1.0

                                                                                                                                                                                                                                                0

          –1.5                                                                     –500                                                                                    –1.5                                                                 –500

                                                                                                                                                                                       RISING EDGE PULSE

                                                                                                                                                                                       RISING EDGE SLEW RATE

          –2.0                                                                     –1000                                                                                   –2.0                                                                 –1000                                          09317-022

                0  0.5   1.0   1.5     2.0  2.5        3.0  3.5  4.0     4.5  5.0                                             09317-020                                          0     0.5   1.0  1.5     2.0  2.5        3.0  3.5  4.0  4.5  5.0

                                            TIME (ns)                                                                                                                                                          TIME (ns)

                         Figure 19. ADV3224 Rising Edge Slew Rate                                                                                                                            Figure 22. ADV3225 Rising Edge Slew Rate

          2.0                                                                 500                                                                                          2.0                                                                       1000

                                                                                                                                                                                       FALLING EDGE PULSE

                                                                                                                                                                                       FALLING EDGE SLEW RATE                                        500

          1.5                                                                 0                                                                                            1.5

                                                                                                                                                                                                                                                     0

          1.0                                                                 –500                                                                                         1.0

                                                                                                            SLEW RATE (V/μs)                                                                                                                         –500                    SLEW RATE (V/μs)

          0.5                                                                 –1000                                                                                        0.5                                                                       –1000

VOUT (V)  0                                                                   –1500                                                                              VOUT (V)        0                                                                   –1500

          –0.5                                                                –2000                                                                                        –0.5                                                                      –2000

                                                                                                                                                                                                                                                     –2500

          –1.0                                                                –2500                                                                                        –1.0

                                                                                                                                                                                                                                                     –3000

          –1.5                                                                –3000                                                                                        –1.5                                                                      –3500

                   FALLING EDGE PULSE

                   FALLING EDGE SLEW RATE

          –2.0                                                                –3500                                                      09317-021                         –2.0                                                                      –4000                   09317-023

                0  0.5   1.0   1.5     2.0  2.5        3.0  3.5  4.0     4.5  5.0                                                                                                   0  0.5   1.0  1.5     2.0  2.5        3.0  3.5  4.0  4.5    5.0

                                            TIME (ns)                                                                                                                                                          TIME (ns)

                         Figure 20. ADV3224 Falling Edge Slew Rate                                                                                                                           Figure 23. ADV3225 Falling Edge Slew Rate

          1.5                                                                      40                                                                                      1.5                                                                     40

                                     INPUT  SIGNAL

                                                                                                                                                                                       OUTPUT–INPUT

          1.0                                                                      30                                                                                      1.0                                                                     30

                        OUTPUT–INPUT

          0.5                                          OUTPUT    SIGNAL            20     OUTPUT ERROR (%)                                                                 0.5                                      INPUT SIGNAL                   20      OUTPUT ERROR (%)

VOUT (V)                                                                                                                                                         VOUT (V)                                 OUTPUT SIGNAL

          0                                                                        10                                                                                      0                                                                       10

          –0.5                                                                     0                                                                                       –0.5                                                                    0

          –1.0                                                                     –10                                                                                     –1.0                                                                    –10

          –1.5                         PROPAGATION DELAY NOT          SHOWN        –20                                                                                                                    PROPAGATION DELAY NOT          SHOWN

          –2.0     –1.5  –1.0  –0.5    0    0.5        1.0  1.5  2.0     2.5  3.0                                             09317-049                                    –1.5                                                                    –20                                         09317-050
                                                                                                                                                                           –1.0        –0.5  0    0.5     1.0  1.5        2.0  2.5  3.0  3.5    4.0

                                            TIME (ns)                                                                                                                                                          TIME (ns)

                               Figure  21. ADV3224 Settling Time                                                                                                                                  Figure  24. ADV3225 Settling Time

                                                                                          Rev.                                           B          |  Page  13  of  24
ADV3224/ADV3225                                                                                                                                                                  Data Sheet

                20                                                                                                          20

                10                                   VEE AGGRESSOR                                                          10

                     0                                                                                                           0

                –10                                                                                                         –10                         VCC AGGRESSOR

                –20                                                                                                         –20

PSR (dB)        –30                                                                                           PSR (dB)      –30

                –40                                          VCC AGGRESSOR                                                  –40

                –50                                                                                                         –50

                –60                                                                                                         –60

                –70                                                                                                         –70                                  VEE AGGRESSOR

                –80                                                                                                         –80

                –90                                                                   09317-051                             –90                              10                                   09317-052
                                                                                                                                  0.1            1                          100             1k
                      0.1            1           10             100             1k

                                            FREQUENCY (MHz)                                                                                             FREQUENCY (MHz)

                           Figure 25. ADV3224 Power Supply Rejection                                                                   Figure 28. ADV3225 Power Supply Rejection

                400                                                                                                         700

                                                                                                                            650

                350                                                                                                         600

                300                                                                                                         550

                                                                                                                            500

NOISE (nV/√Hz)  250                                                                                         NOISE (nV/Hz)   450

                                                                                                                            400

                200                                                                                                         350

                                                                                                                            300

                150                                                                                                         250

                                                                                                                            200

                100                                                                                                         150

                50                                                                                                          100

                                                                                                                            50

                0                                                                                09317-024                  0                                                                     09317-026

                      1          10         100      1000          10000  100000                                                  1          10         100      1000          10000  100000

                                        FREQUENCY (kHz)                                                                                             FREQUENCY (kHz)

                         Figure  26. ADV3224 Output Noise Density, 100 Ω  Load                                                       Figure  29. ADV3225 Output Noise Density, 100 Ω  Load

                –40                                                                                                         –20

                –50

                                                                                                                            –40

                –60

ISOLATION (dB)                                                                                              ISOLATION (dB)  –60

                –70

                –80                                                                                                         –80

                –90

                                                                                                                            –100

                –100

                –110                                                                                                        –120

                –120  1                 10                 100                  1000  09317-025                             –140                                                                  09317-027

                                                                                                                                  1                 10                 100                  1000

                                        FREQUENCY (MHz)                                                                                             FREQUENCY (MHz)

                                 Figure 27. ADV3224 Off Isolation                                                                            Figure 30. ADV3225 Off Isolation

                                                                                      Rev. B | Page 14 of 24
Data Sheet                                                                                                                                                              ADV3224/ADV3225

                0                                                                                                                    0        IN11-OUT3:VICTIM CHANNEL

                         IN11-OUT3: VICTIM CHANNEL

                –10      IN12-OUT4: AGGRESSOR                                                                                        –10      IN12-OUT4: AGGRESSOR

                         VOUT = 2V p-p                                                                                                        VOUT = 2V p-p

                –20                                                                                                                  –20

                –30                                                                                                                  –30

(dB)            –40                                                                                                  (dB)            –40

CROSSTALK       –50                                                                                                  CROSSTALK       –50

                –60                                                                                                                  –60

                –70                                                                                                                  –70

                –80                                                                                                                  –80

                –90                                                                                                                  –90

                –100                                                                                                                 –100

                –110  1                 10               100                   1000   09317-029                                      –110  1                 10               100                   1000   09317-032

                                        FREQUENCY (MHz)                                                                                                      FREQUENCY (MHz)

                      Figure 31. ADV3224 Crosstalk, One Adjacent Channel, RTO                                                              Figure 34. ADV3225 Crosstalk, One Adjacent Channel, RTO

                0                                                                                                                    20

                         IN3-OUT3: VICTIM CHANNEL                                                                                             IN3-OUT3: VICTIM CHANNEL

                –10      VOUT = 2V p-p                                                                                               10       VOUT = 2V p-p

                –20                                                                                                                  0

                                                                                                                                     –10

                –30                                                                                                                  –20

CROSSTALK (dB)  –40                                                                                                  CROSSTALK (dB)  –30

                –50                                                                                                                  –40

                –60                                                                                                                  –50

                –70                                                                                                                  –60

                –80                                                                                                                  –70

                                                                                                                                     –80

                –90                                                                                                                  –90

                –100                                                                                                                 –100

                –110  1                 10               100                   1000   09317-030                                      –110  1                 10               100                   1000   09317-033

                                        FREQUENCY (MHz)                                                                                                      FREQUENCY (MHz)

                         Figure 32. ADV3224 Crosstalk, All Hostile, RTO                                                                       Figure 35. ADV3225 Crosstalk, All Hostile,  RTO

                1M                                                                                                                   1M

                100k                                                                                                                 100k

IMPEDANCE (Ω)   10k                                                                                                  IMPEDANCE (Ω)   10k

                1k                                                                                                                   1k

                100                                                                                                                  100

                10                                                                                                                   10

                1                                                                     09317-031                                      1                           10     100        1000             10000  09317-034
                                                                                                                                     0.1      1
                0.1      1                  10      100       1000             10000

                                        FREQUENCY (MHz)                                                                                                      FREQUENCY (MHz)

                         Figure 33. ADV3224 Input Impedance                                                                                   Figure 36. ADV3225 Input Impedance

                                                                                      Rev.       B  |  Page  15  of  24
ADV3224/ADV3225                                                                                                                                                                                      Data   Sheet

              1M                                                                                                                                  1M

           100k                                                                                                                                100k

(Ω)        10k                                                                                                                      (Ω)        10k

IMPEDANCE       1k                                                                                                                  IMPEDANCE     1k

           100                                                                                                                                 100

                10                                                                                                                                10

                10.1            1         10              100            1000      09317-035                                                      1 0.1             1         10              100           1000      09317-038

                                    FREQUENCY (MHz)                                                                                                                     FREQUENCY (MHz)

                      Figure 37. ADV3224 Output Impedance, Disabled                                                                                       Figure 40. ADV3225 Output Impedance, Disabled

           100                                                                                                                                 100

(Ω)             10                                                                                                                  (Ω)           10

IMPEDANCE       1                                                                                                                   IMPEDANCE     1

              0.10.1            1         10              100            1000      09317-036                                                      0.10.1            1         10              100           1000      09317-039

                                    FREQUENCY (MHz)                                                                                                                     FREQUENCY (MHz)

                      Figure 38. ADV3224 Output Impedance, Enabled                                                                                        Figure 41. ADV3225 Output Impedance, Enabled

          2.0                                                                3.5                                                    2.0                                                                         3.5

          1.5              UPDATE                                            3.0                                                    1.5                   UPDATE                                                3.0

                                                      VOUT RISING EDGE                                                                                                                    VOUT RISING EDGE

          1.0                                                                2.5                                                    1.0                                                                         2.5

          0.5                                                                2.0   UPDATE (V)                                       0.5                                                                         2.0   UPDATE (V)

VOUT (V)   0                                                                 1.5                                          VOUT (V)             0                                                                1.5

          –0.5                                                               1.0                                                    –0.5                                                                        1.0

          –1.0                                        VOUT FALLING EDGE      0.5                                                    –1.0                                              VOUT FALLING EDGE         0.5

          –1.5                                                               0                                                      –1.5                                                                        0

          –2.0                                                               –0.5              09317-037                            –2.0                                                                        –0.5              09317-040
              –20     –15  –10  –5  0  5          10  15  20   25        30                                                                    –20        –15  –10  –5  0  5          10  15  20     25     30

                                       TIME (ns)                                                                                                                           TIME (ns)

                           Figure 39. ADV3224 Switching Time                                                                                                      Figure 42. ADV3225 Switching Time

                                                                                   Rev.                   B  |  Page  16  of  24
Data Sheet                                                                                                                                                                                                                                                    ADV3224/ADV3225

          0.0500                                                                                                  3.5                                                                         0.100                                                                                                 3.5

          0.0375                            UPDATE                                                                3.0                                                                                                          UPDATE

                                                                                                                                                                                              0.075                                                                                                 3.0

          0.0250                                                                                                  2.5                                                                         0.050                                                                                                 2.5

          0.0125                                                                      VOUT                        2.0            UPDATE (V)                                                   0.025                                                                                                 2.0             UPDATE (V)

VOUT (V)                         0                                                                                1.5                                                               VOUT (V)                                                                           VOUT

                                                                                                                                                                                                                    0                                                                               1.5

          –0.0125                                                                                                 1.0                                                               –0.025                                                                                                          1.0

          –0.0250                                                                                                 0.5                                                               –0.050                                                                                                          0.5

          –0.0375                                                                                                 0                                                                 –0.075                                                                                                          0

          –0.0500                                                                                                 –0.5                                  09317-041                   –0.100                                                                                                          –0.5                       09317-044

                                 –15      –10        –5      0     5          10  15   20        25           30                                                                                                    –15   –10       –5      0     5          10        15    20        25       30

                                                                   TIME (ns)                                                                                                                                                                      TIME (ns)

                                               Figure 43. ADV3224 Switching Glitch                                                                                                                                             Figure 46. ADV3225 Switching Glitch

                             4                                                                                3.5                                                                                                4                                                                              3.5

                             3         UPDATE                                                                 3.0                                                                                                3             UPDATE                                                           3.0

                             2                                                                                2.5                                                                                                2                                                                              2.5

                             1                                                                                2.0                                                                                                                                                 VOUT RISING EDGE

                                                                                  VOUT RISING EDGE                   UPDATE (V)                                                                                  1                                                                              2.0     UPDATE (V)

VOUT (V)                     0                                                                                1.5                                                               VOUT (V)                         0                                                                              1.5

                                                                                  VOUT FALLING EDGE                                                                                                                                                               VOUT FALLING EDGE

                             –1                                                                               1.0                                                                             –1                                                                                                1.0

                             –2                                                                               0.5                                                                             –2                                                                                                0.5

                             –3                                                                               0                                                                               –3                                                                                                0

                             –4–20     –15     –10       –5     0        5    10  15   20        25       30  –0.5                           09317-042                                        –4                                                                                                –0.5                                      09317-045
                                                                                                                                                                                                                 –20      –15  –10      –5     0  5           10       15    20        25   30

                                                                   TIME (ns)                                                                                                                                                                      TIME (ns)

                                                     Figure 44. ADV3224 Enable Time                                                                                                                                                 Figure 47. ADV3225 Enable Time

                             0.0045                                                                                                                                                                              0.014

                             0.0040                                                                                                                                                                              0.012

DIFFERENTIAL GAIN ERROR (%)  0.0035                                                                                                                                                 DIFFERENTIAL GAIN ERROR (%)

                             0.0030                                                                                                                                                                              0.010

                             0.0025                                                                                                                                                                              0.008

                             0.0020

                             0.0015                                                                                                                                                                              0.006

                             0.0010                                                                                                                                                                              0.004

                             0.0005

                                    0                                                                                                                                                                            0.002

                             –0.0005                                                                                             09317-043                                                                             0                                                                                            09317-046
                                    –0.8       –0.6      –0.4      –0.2       0   0.2       0.4      0.6          0.8                                                                                                  –0.7 –0.6 –0.5 –0.4 –0.3 –0.2 –0.1  0      0.1  0.2   0.3  0.4  0.5  0.6    0.7

                                                                INPUT DC OFFSET (V)                                                                                                                                                            INPUT DC OFFSET (V)

                                            Figure 45. ADV3224 Differential Gain Error                                                                                                                                         Figure 48. ADV3225 Differential Gain Error

                                                                                                                        Rev.                            B          |  Page  17  of  24
ADV3224/ADV3225                                                                                                                                                                                                                                                                                  Data Sheet

                                                                0.001                                                                                                                                                              0.002

DIFFERENTIAL PHASE ERROR (Degrees)                                     0                                                                                                                       DIFFERENTIAL PHASE ERROR (Degrees)      0

                                    –0.001                                                                                                                                                                                         –0.002

                                    –0.002                                                                                                                                                                                         –0.004

                                    –0.003                                                                                                                                                                                         –0.006

                                    –0.004                                                                                                                                                                                         –0.008

                                    –0.005                                                                                                                                                                                         –0.010

                                    –0.006                                                                                                                                                                                         –0.012

                                    –0.007                                                                        0.1                                           09317-047                                                          –0.014                                                                            09317-048
                                                                       –0.7 –0.6 –0.5 –0.4 –0.3 –0.2 –0.1      0       0.2  0.3  0.4  0.5  0.6  0.7
                                                                                                                                                                                                                                       –0.7 –0.6 –0.5 –0.4 –0.3 –0.2 –0.1  0      0.1  0.2  0.3  0.4  0.5  0.6  0.7

                                                                                           INPUT VOLTAGE (V)                                                                                                                                                   INPUT VOLTAGE (V)

                                                                          Figure 49. ADV3224 Differential Phase Error                                                                                                                      Figure 52. ADV3225 Differential Phase Error

                                                                    5                                                                                                                                                              5

                                                                    4                                                                                                                                                              4

                                                                    3                                                                                                                                                                                                                       VIN =     8.5V p-p

                                                                                       VIN = 8.5V p-p                                                                                                                              3

                                                                    2                                                                                                                                                              2

VOLTAGE (V)                                                         1                                                                                                                          VOLTAGE (V)                         1

                                                                    0                                                                                                                                                              0

                                                                –1                                                                                                                                                                 –1

                                                                –2                                                                                                                                                                 –2

                                                                –3                                                                                                                                                                 –3

                                                                                       VOUT AT VIN = 8.5V p-p                                                                                                                                             VOUT AT VIN = 8.5V p-p

                                                                –4                                                                                                                                                                 –4

                                                                –5                                                                                   09317-053                                                                     –5

                                                                       0  10       20  30  40              50     60   70        80   90   100                                                                                         0   10         20  30   40          50     60   70        80   90        100  09317-055

                                                                                               TIME (ns)                                                                                                                                                           TIME (ns)

                                                                              Figure 50. ADV3224 Overdrive Recovery                                                                                                                            Figure 53. ADV3225 Overdrive Recovery

                                                                22                                                                                                                                                                 40

                                                                       REF: 50Ω                                                                                                                                                            REF: 50Ω

                                                                                                                                                                                                                                   35

                                    1dB GAIN COMPRESSION (dBm)  20                                                                                                                             THIRD-ORDER INTERCEPT (dBm)

                                                                                                                                                                                                                                   30

                                                                18

                                                                                                                                                                                                                                   25

                                                                16                                                                                                                                                                 20

                                                                                                                                                                                                                                   15

                                                                14

                                                                                                                                                                                                                                   10

                                                                12

                                                                                                                                                                                                                                   5       RL = 100Ω

                                                                        RL = 100Ω                                                                                                                                                          TONE SPACING: 1MHz

                                                                10  10                                 100                                 1000      09317-054                                                                     0                                                                                 09317-056

                                                                                                                                                                                                                                       10                                  100                             1000

                                                                                       INPUT FREQUENCY (MHz)                                                                                                                                              INPUT FREQUENCY (MHz)

                                                                       Figure 51. ADV3225 1 dB Gain Compression, 100 Ω Load                                                                                                        Figure 54. ADV3225 Output Third-Order Intercept, 100 Ω Load

                                                                                                                                                     Rev.                  B  |  Page  18  of  24
Data Sheet                                                                                                                                                                                 ADV3224/ADV3225

                              55                                                                                                                     –20

                                     REF: 50Ω

                              50                                                                                                                     –30                             HD2, 10dBm

SECOND-ORDER INTERCEPT (dBm)  45                                                                                          HARMONIC DISTORTION (dBc)  –40

                                                                                                                                                                          HD2, 0dBm

                              40                                                                                                                     –50

                              35                                                                                                                     –60

                                                                                                                                                                                      HD3, 0dBm

                              30                                                                                                                     –70

                              25                                                                                                                     –80                  HD3, 10dBm

                              20                                                                                                                     –90

                              15      RL = 100Ω                                                                                                      –100

                                      TONE SPACING: 1MHz                                                                                                       RL = 100Ω

                              10                                                                               09317-057                             –110  10                         100                             1000  09317-058

                                  10                          100                             1000

                                                      INPUT FREQUENCY (MHz)                                                                                               INPUT FREQUENCY (MHz)

                              Figure 55. ADV3225 Output Second-Order Intercept, 100 Ω Load                                                                     Figure 57. ADV3225 Harmonic Distortion,  100  Ω  Load

                              40

                              35

                              30

NUMBER OF HITS                25

                              20

                              15

                              10

                                  5

                                  0  –20  –16    –12  –8  –4  0    4  8          12  16   20        09317-059

                                                      INPUT OFFSET VOLTAGE (mV)

                                  Figure 56. ADV3224 and ADV3225, Input VOS Distribution

                                                                                                               Rev. B | Page 19 of 24
ADV3224/ADV3225                                                                                                                                  Data  Sheet

CIRCUIT DIAGRAMS

                 INx

                      1.8pF             09317-060                                                                               OUTx

                                                                                                                         2.4pF        09317-064

                 Figure 58. Analog Input                                                                    Figure 62. Analog Output Disabled

                                                   OUTx                                                            DVCC

                                                                                                            20kΩ   1kΩ

                                                                                                            RESET

                                                         09317-061                                                       DGND         09317-065

           Figure 59. Analog Output Enabled                                                                 Figure 63. Reset Input

           AVCC                         DVCC

                                                                                                            DVCC

                                                         CLK, RESET,

                                                         SER/PAR, CE,

INx, OUTx                                                UPDATE,

                                                         DATAIN,                                                         DATAOUT

                                                         DATAOUT,

                                                         A[2:0], D[4:0]

           AGND              AGND       DGND                             09317-062                          DGND                      09317-066

                 Figure 60. ESD Map                                                                         Figure 64. Logic Output

           A[2:0], CE, CLK,        1kΩ

           D[4:0], DATAIN,

           SER/PAR, UPDATE

                                        DGND             09317-063

                 Figure 61. Logic Input

                                                                                    Rev. B | Page 20 of 24
Data Sheet                                                                                                ADV3224/ADV3225

THEORY OF OPERATION

The ADV3224 (G = +1) and ADV3225 (G = +2) are crosspoint                 A series of internal amplifiers drives internal nodes such that a

arrays with eight outputs, each of which can be connected to             wideband high impedance is presented at the disabled output,

any one of 16 inputs. Organized by output row, 16 switchable             even while the output bus is under large signal swings. To keep

input transconductance stages are connected to each output               these internal amplifiers in their linear range of operation when

buffer to form 16-to-1 multiplexers. There are eight of these            the outputs are disabled and driven externally, do not allow the

multiplexers, each with its inputs wired in parallel, for a total array  voltage applied to them to exceed the valid output swing range

of 128 transconductance stages forming a multicast-capable               for the ADV3224/ADV3225. If the disabled outputs are left

crosspoint switch. Each input is buffered and is not loaded by           floating, they may exhibit high enable glitches. If necessary,

the outputs, simplifying the construction of larger arrays using the     the disabled output can be kept from drifting out of range by

ADV3224 or ADV3225 as a building block.                                  applying an output load resistor to ground.

Decoding logic for each output selects one (or none) of the              The connection of the ADV3224/ADV3225 is controlled by a

transconductance stages to drive the output stage. The enabled           flexible TTL-compatible logic interface. Either parallel or serial

transconductance stage drives the output stage, and feedback             loading into a first rank of latches preprograms each output. A

forms a closed-loop amplifier. A mask programmable feedback              global update signal moves the programming data into the second

network sets the closed-loop signal gain. For the ADV3224, this          rank of latches, simultaneously updating all outputs. In serial

gain is +1, and for the ADV3225, this gain is +2.                        mode, a serial output pin allows devices to be daisy-chained

The output stage of the ADV3224 or ADV3225 is designed for               together for single pin programming of multiple ICs. A power-

low differential gain and phase error when driving composite             on reset pin is available to avoid bus conflicts by disabling all

video signals. It also provides slew current for a fast pulse response   outputs. This power-on reset clears the second rank of latches

when driving component video signals. Unlike many multiplexer            but does not clear the first rank of latches. In serial mode, pre-

designs, these requirements are balanced such that large signal          programming individual inputs is not possible and the entire

bandwidth is very similar to small signal bandwidth. The design          shift register must be flushed.

load is 150 Ω, but provisions are made to drive loads as low as          To easily interface to ground referenced video signals, the

100 Ω when on-chip power dissipation limits are not exceeded.            ADV3224/ADV3225 operate on split ±5 V supplies. The logic

The outputs of the ADV3224/ADV3225 can be disabled to mini-              inputs and output run on a single 5 V supply, and the logic

mize on-chip power dissipation. When disabled, there is no               inputs switch at approximately 1.6 V for compatibility with a

feedback network loading the output. This high disabled output           variety of logic families. The serial output buffer is a rail-to-

impedance allows multiple ICs to be bussed together without              rail output stage with 5 mA of drive capability.

additional buffering. Take care to reduce output capacitance,

which results in more overshoot and frequency domain

peaking.

                                                                        Rev. B | Page 21 of 24
ADV3224/ADV3225                                                                              Data Sheet

APPLICATIONS INFORMATION

The ADV3224/ADV3225 have two options for changing the                  PARALLEL PROGRAMMING

programming of the crosspoint matrix. In the first option, a           When using the parallel programming mode, it is not necessary

serial word of 40 bits can be provided, which updates the entire       to reprogram the entire device when making changes to the matrix.

matrix each time the 40-bit word is shifted into the device. The       Parallel programming allows the modification of a single output

second option allows for changing the programming of a single          at a time. Because this takes only one CLK/UPDATE cycle, signifi-

output via a parallel interface. The serial option requires fewer      cant time savings can be realized by using parallel programming.

signals but more time (clock cycles) for changing the program-

ming, whereas the parallel programming technique requires              An important consideration in using parallel programming is

more signals but can change a single output at a time and requires     that the RESET signal does not reset all registers in the ADV3224/

fewer clock cycles to complete the programming.                        ADV3225. When taken low, the RESET signal sets each output

SERIAL PROGRAMMING                                                     to the disabled state. This is helpful during power-up to ensure

                                                                       that two parallel outputs are not active at the same time.

The serial programming mode uses the CE, CLK, DATAIN,                  After initial power-up, the internal registers in the device

UPDATE, and SER/PAR pins. The first step is to assert a low            generally contain random data, even though the RESET signal

on SER/PAR to enable the serial programming mode. CE must              was asserted. If parallel programming is used to program one

be low to allow data to be clocked into the device. The CE signal      output, that output is properly programmed, but the rest of the

can be used to address an individual device when devices are           device has a random program state depending on the internal

connected in parallel.                                                 register content at power-up. Therefore, when using parallel

The UPDATE signal should be high during the time that data is          programming, it is essential that all outputs be programmed to

shifted into the serial port of the device. Although the data still    a desired state after power-up to ensure that the programming

shifts in when UPDATE is low, the transparent, asynchronous            matrix is always in a known state. From this point, parallel pro-

latches allow the shifting data to reach the matrix, which causes      gramming can be used to modify either a single output or multiple

the matrix to try to update to every intermediate state as defined by  outputs at one time.

the shifting data.                                                     Similarly, if both CE and UPDATE are taken low after initial

The data at DATAIN is clocked in at every falling edge of CLK,         power-up, the random power-up data in the shift register is

and a total of 40 bits must be shifted in to complete the program-     programmed into the matrix. Therefore, to prevent programming

ming. For each of the eight outputs, there are four bits (D0 to        the crosspoint into an unknown state, do not apply low logic

D3) that determine the source of its input. The MSB is shifted         levels to both CE and UPDATE after power is initially applied.

in first. A fifth bit (D4) precedes the four input select bits and     To eliminate the possibility of programming the matrix to an

determines the enabled state of the output. If D4 is low (output       unknown state, after initial power-up, program the full shift

disabled), the four associated bits (D0 to D3) do not matter           register one time to a desired state using either serial or parallel

because no input switches to that output.                              programming.

The most significant output address data is shifted in first, and      To change the programming of an output via parallel program-

the remaining addresses follow in sequence until the least signifi-    ming, take the SER/PAR and UPDATE pins high, and take the

cant output address data is shifted in. At this point, UPDATE          CE pin low. The CLK signal should be in the high state. Place

can be taken low, which programs the device according to the           the 3-bit address of the output to be programmed on A0 to A2.

data that was just shifted in. The update registers are asynchronous,  The first four data bits (D0 to D3) contain the information that

and when UPDATE is low (and CE is low), they are transparent.          identifies the input that is programmed to the addressed output.

If more than one ADV3224/ADV3225 device is to be serially              The fifth data bit (D4) determines the enabled state of the out-

programmed in a system, the DATAOUT signal from one                    put. If D4 is low (output disabled), the data on D0 to D3 does

device can be connected to the DATAIN of the next device to            not matter.

form a serial chain. Connect all of the CLK, CE, UPDATE, and           After the address and data signals are established, they can be

SER/PAR pins in parallel and operate them as described previously      latched into the shift register by pulling the CLK signal low;

in this section. The serial data is input to the DATAIN pin of         however, the matrix is not programmed until the UPDATE

the first device of the chain, and it ripples through to the last.     signal is taken low. In this way, it is possible to latch in new data

Therefore, the data for the last device in the chain should come       for several or all of the outputs first via successive negative transi-

at the beginning of the programming sequence. The length of            tions of CLK while UPDATE is held high and then have all the

the programming sequence (40 bits) is multiplied by the number         new data take effect when UPDATE goes low. Use this technique

of devices in the chain.                                               when programming the device for the first time after power-up

                                                                       when using parallel programming. In parallel mode, the CLK

                                                                       pin is level sensitive, whereas in serial mode, it is edge triggered.

                                                                     Rev. B | Page 22 of 24
Data Sheet                                                                                                   ADV3224/ADV3225

POWER-ON RESET                                                          multiplexer). The benefits realized in PCB area used, power

When powering up the ADV3224/ADV3225, it is usually desirable           consumption, and design effort are readily apparent when

to have the outputs come up in the disabled state. When taken           compared to using multiples of these smaller 4 × 1 devices.

low, the RESET pin causes all outputs to be in the disabled state.      To obtain the minimum number of required points for a non-

However, the RESET signal does not reset all registers in the           blocking crosspoint, multiply the number of inputs by the number

ADV3224/ADV3225. This is important when operating in the                of outputs. Nonblocking requires that the programming of a given

parallel programming mode. Refer to the Parallel Programming            input to one or more outputs not restrict the availability of that

section for information about programming internal registers            input to be a source for any other outputs. Some nonblocking

after power-up. Serial programming programs the entire matrix           crosspoint architectures require more than this minimum. In

each time; therefore, no special considerations apply.                  addition, there are blocking architectures that can be constructed

Because the data in the shift register is random after power-up,        with fewer devices than this minimum. These systems have

it should not be used to program the matrix, or the matrix can          connectivity available on a statistical basis that is determined

enter unknown states. To prevent the matrix from entering               when designing the overall system.

unknown states, do not apply logic low signals to both CE and           The basic concept in constructing larger crosspoint arrays is

UPDATE initially after power-up. Instead, first load the shift          to connect inputs in parallel in a horizontal direction and to

register with the data and then take UPDATE low to program              wire-OR the outputs together in the vertical direction. The

the device.                                                             wire-OR connection can be viewed as a tristate multiplex of the

                                                                        two outputs in that only one output is enabled and the other is

The RESET pin has a 20 kΩ pull-up resistor to DVCC that can             in a high-Z state. The meaning of horizontal and vertical can

be used to create a simple power-up reset circuit. A capacitor          best be understood by referring to Figure 65, which illustrates

from RESET to ground holds the RESET pin low for a period               this concept for a 32 × 16 crosspoint array that uses four

during which the rest of the device stabilizes. The low condition       ADV3224 or ADV3225 devices.

causes all of the outputs to be disabled. The capacitor then

charges through the pull-up resistor to the high state, thereby,                                16  ADV3224  16         ADV3224

allowing full programming capability of the device.                     IN00 TO IN15                OR                  OR

                                                                                                    ADV3225         16  ADV3225

GAIN SELECTION                                                                                               RTERM

The 16 × 8 crosspoints come in two versions, depending on                                            8                               8

the gain of the analog circuit path. The ADV3224 device is unity                                    ADV3224             ADV3224

gain and can be used for analog logic switching and other                                       16           16

                                                                        IN16 TO IN31                OR              16  OR

applications where unity gain is desired. The ADV3224 outputs                                       ADV3225  RTERM      ADV3225

have very high impedance when their outputs are disabled.

The ADV3225 can be used for devices that drive a terminated                                          8                               8                    09317-007

cable with its outputs. This device has a built-in gain of +2 that

eliminates the need for a gain of +2 buffer to drive a video line. Its                          Figure 65. A 32 × 16 Nonblocking Crosspoint Switch Array

high output disabled impedance minimizes signal degradation             Each input is uniquely assigned to each of the 32 inputs of the two

when paralleling additional outputs of other crosspoint devices.        devices and terminated appropriately. The outputs are wired-OR’ed

CREATING LARGER CROSSPOINT ARRAYS                                       together in pairs. Enable the output from only one wire-OR’ed

The ADV3224/ADV3225 are high density building blocks for                pair at any given time. The device programming software must

creating crosspoint arrays of dimensions larger than 16 × 8.            be properly written to prevent multiple connected outputs from

Various features, such as output disable, chip enable, and gain of      being enabled at the same time.

+1 and gain of +2 options, are useful for creating larger arrays.       Also available are 32 × 16 arrays in a single package: AD8104,

The first consideration in constructing a larger crosspoint is to       AD8105, ADV3202, and ADV3203. More expansion options

determine the minimum number of devices that is required.               are possible using the ADV3226 and ADV3227 wideband 16 ×

The 16 × 8 architecture of the ADV3224/ADV3225 contains 128             16 arrays. For a complete 32 × 32 array in a single device, use the

points, which is a factor of 32 greater than a 4 × 1 crosspoint (or     AD8117 and AD8118 for wide bandwidth or the ADV3200 and

                                                                        ADV3201 for less bandwidth.

                                                                        Rev. B | Page 23 of 24
ADV3224/ADV3225                                                                                                                                  Data Sheet

OUTLINE DIMENSIONS

                                            10.10                                                     0.60               0.30

                                            10.00 SQ                              0.60                0.42               0.23

                                            9.90                                  0.42                0.24               0.18

                                                                                  0.24

                                                                                                      55                       72     PIN 1

                                                                                             54                                    1  INDICATOR

               PIN 1

               INDICATOR

                                                                     9.85         0.50

                                                                     9.75 SQ      BSC

                                                                     9.65                                   EXPOSED                   4.70

                                                                                                            PAD                       BSC SQ

                                                                                  0.50

                                                                                  0.40       37                                18

                                                                                  0.30                36                       19

                                            TOP VIEW                                                        BOTTOM VIEW               0.25 MIN

               1.00         12°  MAX                  0.80 MAX                                              8.50 REF

               0.85                                   0.65 TYP

               0.80                                                     0.05 MAX                            FOR PROPER CONNECTION OF

                                                                        0.02 NOM                            THE EXPOSED PAD, REFER TO

                                                                               COPLANARITY                  THE PIN CONFIGURATION AND

               SEATING                                               0.20 REF     0.08                      FUNCTION DESCRIPTIONS

               PLANE                                                                                        SECTION OF THIS DATA SHEET.          06-15-2012-A

                                                      COMPLIANT TO JEDEC STANDARDS MO-220-VNND-4

                                                   Figure 66. 72-Lead Lead Frame Chip Scale Package [LFCSP_VQ]

                                                                     10 mm × 10 mm Body, Very Thin Quad

                                                                           (CP-72-1)

                                                                     Dimensions shown in millimeters

ORDERING GUIDE

Model1                      Temperature Range         Package Description                                                                        Package Option

ADV3224ACPZ                 −40°C to +85°C            72-Lead Lead Frame Chip Scale Package [LFCSP_VQ]                                           CP-72-1

ADV3224-EVALZ                                         Evaluation Board

ADV3225ACPZ                 −40°C to +85°C            72-Lead Lead Frame Chip Scale Package [LFCSP_VQ]                                           CP-72-1

ADV3225-EVALZ                                         Evaluation Board

1 Z = RoHS Compliant Part.

©2010–2016 Analog Devices, Inc. All rights reserved. Trademarks and

registered trademarks are the property of their respective owners.

                                            D09317-0-1/16(B)

                                                                     Rev. B | Page 24 of 24
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory,  Delivery  &  Lifecycle  Information:

Analog Devices Inc.:

ADV3224ACPZ  ADV3225ACPZ

小广播

ADV3224ACPZ器件购买:

数量 单价(人民币) mouser购买
1 ¥409.54 购买
5 ¥396.73 购买
10 ¥389.08 购买
25 ¥371.82 购买
50 ¥349.91 购买
100 ¥339.19 购买
250 ¥317.88 购买
500 ¥313.50 购买

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved