电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

ADC0838CCV

器件型号:ADC0838CCV
厂商名称:Micro Linear (Qorvo)
厂商官网:https://www.qorvo.com
下载文档

器件描述

RES,475 OHM,1%,1/8W,

文档预览

ADC0838CCV器件文档内容

                                                                                                              May 1997

                                                             ML2281, ML2282*,
                                                           ML2284#, ML2288#

                                       Serial I/O 8-Bit A/D Converters with
                                                            Multiplexer Options

GENERAL DESCRIPTION                                          FEATURES

The ML2281 family are 8-bit successive approximation         s Conversion time: 6s
A/D converters with serial I/O and configurable input        s Total unadjusted error: 1/2LSB or 1LSB
multiplexers with up to 8 input channels.                    s Sample-and-hold: 375ns acquisition
                                                             s 2, 4 or 8-input multiplexer options
All errors of the sample-and-hold, incorporated on the       s 0 to 5V analog input range with single 5V
ML2281 family are accounted for in the analog-to-digital
converters accuracy specification.                               power supply
                                                             s Operates ratiometrically or with up to 5V
The voltage reference can be externally set to any value
between GND and VCC, thus allowing a full conversion             voltage reference
over a relatively small voltage span if desired.             s No zero or full-scale adjust required
                                                             s ML2281 capable of digitizing a 5V, 40kHz sine wave
The ML2281 family is an enhanced double polysilicon          s Low power: 12.5mW MAX
CMOS pin compatible second source for the ADC0831,           s Superior pin compatible replacement for ADC0831,
ADC0832, ADC0834, and ADC0838 A/D converters. The
ML2281 series enhancements are faster conversion time,           ADC0832, ADC0834, and ADC0838
true sample-and-hold function, superior power supply         s Analog input protection: 25mA (min) per input
rejection, improved AC common mode rejection, faster         s Now in 8-Pin SOIC Package (ML2281, ML2282)
digital timing, and lower power dissipation. All parameters  (* Indicates Part is Obsolete)
are guaranteed over temperature with a power supply          (# Indicates Part is End Of Life as Of July 1, 2000)
voltage of 5V 10%.
                                                                       ML2288 (8-Channel SE or 4-Channel Diff Multiplexer)
BLOCK DIAGRAM                                                          ML2284 (4-Channel SE or 2-Channel Diff Multiplexer)
                                                                       ML2284 (2-Channel SE or 1-Channel Diff Multiplexer)
                      ML2281

                              CONTROL              CS

                              AND                  CLK                                          INPUT                         DI
                                                                                         SHIFT-REGISTER
                              TIMING                                                                                        SARS
                                                                                      CONTROL                               CLK
                              OUTPUT               DO                4-BIT               AND
                                                                                                                             CS
                              SHIFT-REGISTER                                           TIMING

      A/D WITH SAMPLE & HOLD FUNCTION                                                                                       DO

VIN+    +                                                                             OUTPUT

                     +          SUCCESSIVE                                           SHIFT-REGISTER
                      COMP    APPROXIMATION
      8pF                                                   CH0                                                            SE
                                   REGISTER                  CH1
                                                             CH2
                                                   VREF      CH3   MULTIPLEXER                                          DGND
                                                             CH4      (ML2288 SHOWN)
VIN                               D/A                       CH5                              A/D                SHUNT
              8pF             CONVERTER                      CH6                         CONVERTER            REGULATOR
                                                             CH7
                                                                                             WITH
                                                             COMMON                   SAMPLE & HOLD

                                                                                         FUNCTION

                                       VCC    GND                                     AGND VREF          VCC  V+

                                                                                                                                  1
ML2281, ML2282, ML2284, ML2288

PIN CONFIGURATION

             ML2281                                           ML2282
   Single Differential Input                             2-Channel MUX

            8-Pin DIP                                        8-Pin DIP

      CS    1            8               VCC         CS  1               8  VCC (VREF)
   VIN+                                  CLK       CH0                      CLK
   VIN     2            7               DO        CH1   2               7  DO
   GND                                   VREF     GND                       DI
            3            6                               3               6

            4            5                               4               5

               TOP VIEW                                     TOP VIEW

             ML2281                                       ML2282
            8-Pin SOIC                                   8-Pin SOIC

      CS    1            8               VCC         CS  1            8     VCC (VREF)
   VIN+                                  CLK       CH0                      CLK
   VIN     2            7               DO        CH1   2            7     DO
   GND                                   VREF     GND                       DI
            3            6                               3            6

            4            5                               4            5

               TOP VIEW                                     TOP VIEW

              ML2284                                          ML2284
            14-Pin SOIC                                  4-Channel MUX

                                                            14-Pin DIP

        V+  1            14              VCC      V+ 1                14    VCC
        CS                               DI
      CH0   2            13              CLK      CS     2            13 DI
      CH1                                SARS
      CH2   3            12              DO
      CH3                                VREF
   DGND     4            11              AGND     CH0 3               12 CLK

            5            10                       CH1 4               11 SARS

            6               9                     CH2 5               10 DO

            7               8

               TOP VIEW                           CH3 6               9     VREF

                                                  DGND 7              8 AGND

                                                            TOP VIEW

                 ML2288                                       ML2288
            8-Channel MUX                                8-Channel MUX

               20-Pin PCC                                   20-Pin DIP

            CH2                                      CH0 1            20    VCC
                  CH1                                CH1 2
                        CH0                          CH2 3
                               VCC                   CH3 4
                                     V+              CH4 5
                                                     CH5 6
            3 2 1 20 19                              CH6 7            19 V+
                                                     CH7 8
   CH3 4                                 18 CS      COM 9             18    CS
                                                  DGND 10
   CH4 5                                 17 DI                        17 DI

   CH5 6                                                              16 CLK

                                         16 CLK                       15 SARS

   CH6 7                                 15 SARS                      14 DO

   CH7 8                                 14 DO                        13    SE

            9 10 11 12 13                                             12    VREF

            COM                                                       11 AGND
                  DGND
                        AGND                                TOP VIEW

                               VREF
                                     SE

               TOP VIEW

2
                                                      ML2281, ML2282, ML2284, ML2288

PIN DESCRIPTION

NAME  FUNCTION                                              NAME             FUNCTION
                                                            DO
VCC   Positive supply. 5V 10%                             SARS  Data out. Digital output which contains result
DGND                                                              of A/D conversion. The serial data is clocked
      Digital ground. 0 volts. All digital inputs and       CLK   out on falling edges of CLK.
      outputs are referenced to this point.                 DI
                                                            CS    Successive approximation register status.
AGND Analog ground. The negative reference voltage                Digital output which indicates that a
              for A/D converter.                                  conversion is in progress. When SARS goes
                                                                  to 1, the sampling window is closed and
CH0-7, Analog inputs. Digitally selected to be single             conversion begins. When SARS goes to 0,
VIN+, VIN ended (VIN) or; VIN+ or VIN of a differential         conversion is completed. When CS = 1, SARS
                                                                  is in high impedance state.
              input. Analog range = GND - VIN - VCC.
                                                                  Clock. Digital input which clocks data in on
COM   Common reference point for analog inputs.                   DI on rising edges and out on DO on falling
      A/D conversion is performed on voltage                      edges. Also used to generate clocks for A/D
      difference between analog input and this                    conversion.
      common reference point if single-end
      conversion is specified.                                    Data input. Digital input which contains serial
                                                                  data to program the MUX and channel
VREF  Reference. The positive reference voltage for               assignments.

      A/D converter.                                              Chip select. Selects the chip for multiplexer
                                                                  and channel assignment and A/D conversion.
SE    Shift enable. Input controls whether LSB first              When CS = 1, all digital outputs are in high
                                                                  impedance state. When CS = 0, normal A./D
      bit stream is shifted out on serial output DO.              conversion takes place.
      If SE = 1, MSB first is shifted out only. If SE = 0,

      an MSB first bit stream is shifted out, then a

      second bit stream with LSB first is shifted out

      after end of conversion.

V+    Input to the Shunt Regulator.

                                                                  3
ML2281, ML2282, ML2284, ML2288

ABSOLUTE MAXIMUM RATINGS                                                     Lead Temperature (Soldering 10 sec.)
                                                                               Dual-In-Line Package (Molded) .......................... 260C
Absolute maximum ratings are those values beyond which                         Dual-In-Line Package (Ceramic) ......................... 300C
the device could be permanently damaged. Absolute                              Molded Chip Carrier Package
maximum ratings are stress ratings only and functional                            Vapor Phase (60 sec.) ..................................... 215C
device operation is not implied.                                                  Infrared (15 sec.) ............................................. 220C

Current into V+ ...................................................... 15mA  OPERATING CONDITIONS
Supply Voltage, VCC ................................................. 6.5V
Voltage                                                                      Supply Voltage, VCC ............................ 4.5VDC to 6.3VDC
                                                                             Temperature Range (Note 2) ................. TMIN - TA - TMAX
  Logic Inputs ........................................... 7 to VCC +7V
  Analog Inputs ................................ 0.3V to VCC +0.3V            ML2281/2/4/8 BIX .................................. 40C to 85C
Input Current per Pin (Note 1) .............................. 25mA             ML2281/2/4/8 CIX
Storage Temperature ................................ 65C to 150C             ML2281/2/4/8 BCX .................................... 0C to 70C
Package Dissipation                                                             ML2281/2/4/8 CCX
  at TA = 25C (Board Mount) ............................. 800mW

ELECTRICAL CHARACTERISTICS

Unless otherwise specified, TA = TMIN to TMAX, VCC = VREF = 5V 10%, and fCLK = 1.333MHz.

                                                                             ML228XB                ML228XC

SYMBOL PARAMETER      CONDITIONS                          TYP                                              TYP      UNITS
                                             MIN NOTE 3 MAX                                  MIN NOTE 3 MAX           LSB
                                                                                                                      kW
CONVERTER AND MULTIPLEXER CHARACTERISTICS                                                                              V
                                                                                                                      LSB
   Total Unadjusted VREF = VCC (Notes 4, 6)                                           1/2                   1       LSB
                                                                                                                      LSB
   Error                                                                                                              LSB
                                                                                                                      LSB
   Reference Input    (Notes 4, 7)           10                              15       20     10     15       20
   Resistance                                                                                                          V
                                                                                                                      kW
   Common-Mode        (Notes 4, 8)           GND                                       VCC   GND              VCC
   Input Range                               0.05                                    +0.05  0.05           +0.05

   DC Common-Mode Common mode voltage                                        1/16 1/4             1/16 1/4

   Error              voltage GND to VCC/2
                      (Note 5)

   AC Common-Mode Common mode voltage                                                 1/4                   1/4

   Error              GND to VCC/2,
                      0 to 50kHz (Note 5)

   DC Power Supply    VCC = 5V 10%                                          1/32 1/4             1/32 1/4
   Sensitivity        VREF - VCC +0.1V
                      (Note 5)

   AC Power Supply 100mVP-P, 25kHz sine                                               1/4                   1/4

   Sensitivity        on VCC (Note 5)

   Change in Zero     15mA into V+                                           1/2                   1/2
   Error from VCC=5V
   to Internal Zener  VCC = N.C. VREF = 5V
   Operation          (Note 5)

   VZ Internal Diode  15mA into V+                                           6.9                    6.9

   Regulated Break-

   down (at V+)

   V+ Input Resistance (Note 4)              20                              35              20     35

4
                                                      ML2281, ML2282, ML2284, ML2288

ELECTRICAL CHARACTERISTICS (Continued)

SYMBOL PARAMETER              CONDITIONS                      ML228XB   MAX              ML228XC               UNITS
                                                                                            TYP                  A
                                                                   TYP   +1
                                                      MIN NOTE 3              MIN NOTE 3 MAX                     A
                                                                         +1    1
CONVERTER AND MULTIPLEXER CHARACTERISTICS (CONTINUED)                                                            A
                                                                         0.8                               +1
IOFF    Off Channel           On channel = VCC        1                  1                                      A
                                                                               1
        Leakage Current Off channel = 0V                                 0.4                                      V
                                                                          1                                +1     V
                              (Notes 4, 9)                               8.0                                     A
                                                                         2.5                                     A
                              On channel = 0V                            3.5                                      V
                                                                                                                  V
                              Off channel = VCC                                                                  A
                              (Notes 4, 9)                                                                       A
                                                                                                                 mA
ION     On Channel            On channel = 0V         1                                                         mA
                                                                                                                 mA
        Leakage Current Off channel = VCC                                                                        mA

                              (Notes 4, 9)

                              On channel = VCC
                              Off channel = 0V

                              (Notes 4, 9)

DIGITAL AND DC CHARACTERISTICS

VIN(1)  Logical "1"           (Note 4)                2.0                     2.0

        Input Voltage

VIN(0)  Logical "0"           (Note 4)                                                  0.8
        Input Voltage

IIN(1)  Logical "1" Input VIN = VCC (Note 4)                                            1
        Current

IIN(0)  Logical "0" Input VIN = 0V (Note 4)           1                      1

        Current

VOUT(1) Logical "1"           IOUT = 2mA (Note 4)    4.0                     4.0

        Output Voltage

VOUT(0) Logical "0"           IOUT = 2mA (Note 4)                                       0.4
              Output Voltage

IOUT    HI-Z Output           VOUT = 0V (Note 4)      1                       1
                                                                                                            1
        Current               VOUT = VCC
                                                                              6.5
ISOURCE Output Source         VOUT = 0V (Note 4)      6.5

        Current

ISINK   Output Sink Current VOUT = VCC (Note 4)                                         8.0

ICC     Supply Current        ML2281, ML2284                1.3                    1.3  2.5

                              ML2288 (Note 4)

                              ML2282 Includes ladder        1.8                    1.8  3.5

                              Current (Note 4)

                                                                                                                      5
ML2281, ML2282, ML2284, ML2288

ELECTRICAL CHARACTERISTICS (Continued)

SYMBOL      PARAMETER                                              CONDITIONS                                                   TYP  LIMIT
                                                                                                                MIN NOTE 3 MAX       UNITS

AC ELECTRICAL CHARACTERISTICS

   fCLK     Clock Frequency                    (Note 4)                                                         10        1.333                                 kHz

   tACQ     Sample-and-Hold Acquisition                                                                              1/2             1/fCLK

   tC       Conversion Time                    Not including MUX adddressing time                                    8               1/fCLK

   SNR      Signal to Noise Ratio              VIN = 40kHz, 5V sine. fCLK = 1.333MHz                                 47                                         dB
                                               (fSAMPLING 120kHz). Noise is sum of all
            ML2281                             nonfundamental components up to 1/2

                                               of fSAMPLING (Note 11)

   THD      Total Harmonic Distortion          VIN = 40kHz, 5V sine. fCLK = 1.333MHz                                 60                                        dB
            ML2281                             (fSAMPLING 120kHz). THD is sum of 2,
                                               3, 4, 5 harmonics relative to fundamental

                                               (Note 11)

   IMD      Intermodulation Distortion VIN = fA + fB. fA = 40kHz, 2.5V sine.                                         60                                        dB

            ML2281                             fB = 39.8kHz, 2.5V Sine, fCLK = 1.333MHz

                                               (fSAMPLING 120kHz). IMD is (fA + fB),

                                               (fA fB), (2fA + fB), (2fA fB), (fA + 2fB),

                                               (fA 2fB) relative to fundamental (Note 11)

            Clock Duty Cycle                   (Notes 4, 10)                                                    40        60                                    %

   tSET-UP  CS Falling Edge or Data Input (Note 4)                                                              130                                             ns
            Valid to CLK Rising Edge

   tHOLD    Data Input Valid after             (Note 4)                                                         80                                              ns
            CLK Rising Edge

   tPD1,    CLK Falling Edge to Output         CL = 100pF (Note 4 & 12)                                              90   200                                   ns
   tPD0     Data Valid                         Data MSB first

   t1H,                                        Data LSB first                                                        50   110                                   ns
   t0H
            Rising Edge of CS to Data          CL = 10pF, RL = 10k (see high impedance                               40   90                                    ns
   CIN      Output and SARS Hi-Z               test circuits) (Note 5)
   COUT
                                               CL = 100pF, RL = 2k (Note 4)                                          80   160                                   ns

            Capacitance of Logic Input                                                                               5                                          pF

            Capacitance of Logic Outputs                                                                             5                                          pF

Note 1: When the input voltage (VIN) at any pin exceeds the power supply rails (VIN < GND or VIN > VCC) the absolute value of current at that pin should be limited to 25mA
            or less.

Note 2: 0C to 70C and 40C to +85C operating temperature range devices are 100% tested with temperature limits guaranteed by 100% testing, sampling, or by
            correlation with worst-case test conditions.

Note 3: Typicals are parametric norm at 25C.

Note 4: Parameter guaranteed and 100% production tested.

Note 5: Parameter guaranteed. Parameters not 100% tested are not in outgoing quality level calculation.

Note 6: Total unadjusted error includes offset, full-scale, linearity, multiplexer and sample-and-hold errors.

Note 7: Cannot be tested for ML2282.

Note 8:  For VIN VIN+ the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see Block Diagram) which will forward conduct for
         analog input voltages one diode drop below ground or one diode drop greater than the VCC supply. Be careful, during testing at low VCC levels (4.5V), as high level
         analog inputs (5V) can cause this input diode to conduct--especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows

         50mV forward bias of either diode. This means that as long as the analog VIN or VREF does not exceed the supply voltage by more than 50mV, the output code will be
         correct. To achieve an absolute 0V to 5V input voltage range will therefore require a minimum supply voltage of 4.950VDC over temperature variations, initial
         tolerance and loading.

Note 9: Leakage current is measured with the clock not switching.

Note 10: A 40% to 60% clock duty cycle range insures proper operation at all clock frequencies. In the case that an available clock has a duty cycle outside of these limits, the
            minimum time the clock is high or the minimum time the clock is low must be at least 300ns. The maximum time the clock can be high or low is 60s.

Note 11: Because of multiplexer addressing, test conditions for the ML2282 would be VIN = 34kHz, 5V sine (fSAMPLING 102kHz); ML2284 VIN = 32kHz, 5V sine
            (fSAMPLING 95kHz); ML2288 VIN = 30kHz, 5V sine (fSAMPLING 89kHz).

Note 12: Since data, MSB first, is the output of the comparator used in the successive approximation loop, an additional delay is built in (see Block Diagram) to allow for
            comparator response time.

6
                                           ML2281, ML2282, ML2284, ML2288

                         t1H                                       VCC               t1H
                                                             CS
              DATA                                                                                 tr
          OUTPUT                                                  GND                         90%
                                                                                            50%
                                    RL                            VOH                      10%
                       CL                           DO AND                                    t1H
                                           SARS OUTPUTS
                                                                                                       90%
                                                                  GND

                             t0H                                                     t0H

                              VCC                                   VCC                              tr
                                                             CS                                90%
                           RL                                                                50%
              DATA                                                GND                       10%
          OUTPUT                                                                              t0H
                                                                    VCC
                         CL                         DO AND                                              10%
                                           SARS OUTPUTS

                                                                    VOL

                    Figure 1. High Impedance Test Circuits and Waveforms

          Data Input Timing                                                                 Data Output Timing

    CLK   tSET-UP                                  CLK                                      tPD0, tPD1              tPD0, tPD1
             tHOLD                                                                                              tSET-UP
      CS                     tSET-UP             DATA
DATA                               tHOLD  OUT (DO)
IN (DI)
                                                      SE

                                        ML2281 Start Conversion Timing

          CLK                                                                        BIT 6

                                   tSET-UP

           CS
                               START CONVERSION

          DO
                                                                              BIT 7
                                                                              (MSB)

                                           Figure 2. Timing Diagrams

                                                                                                              7
ML2281, ML2282, ML2284, ML2288

                                                                                  ML2281 Timing

                                                                1 2 3 4 5 6 7 8 9 10 11
                                         CLOCK (CLK)

                                                                         tSET-UP

                                   CHIP SELECT (CS)

                                                                                  tC

                                         DATA OUT (DO)                                                       *              HI-Z
                                                                   HI-Z
                                                                         76 5432 10
                                        SAMPLE & HOLD
                                   ACQUISITION (tACQ)                    (MSB)                        (LSB)

                                                                         *LSB FIRST OUTPUT NOT AVAILABLE ON ML2281

                                                                                  ML2282 Timing

                                   1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

   CLOCK (CLK)

                                         tSET-UP                                         OUTPUT DATA

   CHIP SELECT (CS)                ADDRESS MUX
        DATA IN (DI)
                                   START ODD/

                                   BIT      SIGN

                                                                                  DON'T CARE (DI DISABLED UNTIL NEXT CONVERSION CYCLE)

                                   SGL/DIF                               MSB FIRST DATA               LSB FIRST DATA

   DATA OUT (DO)                   HI-Z                                                                                                          HI-Z

        SAMPLE & HOLD                                      7 654                  32     10 1         2 34 5 67                                            HI-Z
   ACQUISITION (tACQ)                                   (MSB)                                 (LSB)                                       (MSB)           HI-Z

                                                                                  ML2284 Timing

                                   1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

CLOCK (CLK)

                                   tSET-UP                                               OUTPUT DATA

CHIP SELECT (CS)                      ADDRESS MUX
DATA IN (DI)
                                   START
                                     BIT ODD/SIGN

                                   SGL/DIF SELECT                               DON'T CARE (DI DISABLED UNTIL NEXT CONVERSION CYCLE)
                                                 BIT 1  A/D CONVERSION IN PROCESS

SAR STATUS (SARS)
                             HI-Z

                                                                         MSB FIRST DATA                     LSB FIRST DATA

DATA OUT (DO)                      HI-Z

        SAMPLE & HOLD                                      76 5                   43     2 1 0 12                   34 5    67
   ACQUISITION (tACQ)                                   (MSB)                                        (LSB)                      (MSB)

                                                                         Figure 2. Timing Diagrams (Continued)

8
                                                                                      ML2281, ML2282, ML2284, ML2288

                                                                 ML2288 Timing

                        1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26

CLOCK (CLK)

                            tSET-UP                                                                  OUTPUT DATA
                        ADDRESS MUX
CHIP SELECT (CS)

                        START ODD/ SELECT
                          BIT SIGN BIT 0

DATA IN (DI)                                                              DON'T CARE (DI DISABLED UNTIL NEXT CONVERSION CYCLE)
                                              A/D CONVERSION IN PROCESS
                        SGL/DIF SELECT
                                       BIT 1

SAR STATUS (SARS) HI-Z                                                                                                                                              HI-Z
                                                                                                                                                                    HI-Z
                                                                              MSB FIRST DATA                 LSB FIRST DATA
                                                                                                                                                                    HI-Z
           SE = "0"     HI-Z
DATA OUT (DO)

                                                                     7 65 4 32 10 1 2 34 56 7
            
              SE                              (MSB)                                           (LSB)                              (MSB)
                                                                                                                        tSET-UP
            
USING SE   
TO CONTROL  
                                                                              MSB FIRST DATA              DATA HELD          LSB FIRST DATA
LSB FIRST

OUTPUT DO               HI-Z

                        SAMPLE & HOLD            76 5 4 3 2 1                                               0           1 23 456 7
                                              (MSB)                                                       (LSB)                                              (MSB)
                     ACQUISITION (tACQ)

                                              Figure 2. Timing Diagrams (Continued)

                                                                      1.0                                 VCC = 5V
                                                                     0.75                                 VREF = 5V

                                              LINEARITY ERROR (LSB)   0.5                     125 C

                                                                               55 C
                                                                     0.25

                                                                                25 C

                                                                     0     0          0.01           0.1             1

                                                                                      CLOCK FREQUENCY (MHz)

                                                                     Figure 3. Linearity Error vs fCLK

                                                                                                                                                                    9
ML2281, ML2282, ML2284, ML2288

        1                                   VCC = 5V                                                                                             1           VCC = 5V
    0.75                                    fCLK = 1.333MHz                                                                                  0.75            VIN = 0V
                                                                                                                                                             fCLK = 1.333MHz
                                                                                                                                                             TA = 25 C

    LINEARITY ERROR (LSB)
                                                                                                                         OFFSET ERROR (LSB)
    0.5                                                                                                                                      0.5
                         125 C

              55 C                25 C

    0.25                                                                                                                                     0.25

    0      0         1          2        3  4                5                                                                               0

                                                                                                                                                    0  1  2  3        4       5

                                VREF (VDC)                                                                                                                VREF (VDC)

    Figure 4. Linearity Error vs VREF Voltage                   Figure 5. Unadjusted Offset Error vs VREF Voltage

10
                                                         ML2281, ML2282, ML2284, ML2288

     17
DI*
CS 18

                  R   R   R      R                 R     D
               START
                           5-BIT SHIFT-REGISTER                                                CS
                                      ODD/
                                                   SELECT 0 C
                      SGL/DIF SIGN SELECT 1

                                                                                                              START

     16                      MUX                                                                                           13
CLK                       ADDRESS NOTE 1                                                                                      SE*

        VCC                                           NOTE 1                                                                                     CS

           1                              +                                                                                              SARS*
   CH0*                                                                                                                                  15
                                             
           2                                                                       TD                                                CS
   CH1*                                                                                  TIME                        CR
                                                                                        DELAY
           3                                                                                                         QD
    CH2                                                                              DSTART 2                        DQ

           4                          ANALOG                   +
    CH3
                                      MUX                                                                           CR            CS       DSTART 1
           5
   CH4*                          (EQUIVALENT)

           6                                       C                                                                 D Q DEOC
   CH5*
                                                                                                                     CR                 CS
           7                                                                                                                       CS
   CH6*
                                                                                   CS
           8
   CH7*                                                                                                       CS        C                   14

           9                                                                                                         R     Q                DO
  COM*
                                                                  COMP             B7                         EOC       D
           12
    VREF                                              C                 R                      RC
     VCC 20
     V+*                                                                           B6
DGND*
                                                                                   B5
AGND*
                          TO INTERNAL R                                       SAR  B4          9-BIT
                          CIRCUITRY                                         LOGIC
                                                    LADDER                   AND   B3          SHIFT
                                                      AND                   LATCH
                          INPUT  VCC                                                           REGISTER
                          13                       DECODER        COMP
                                                                                   B2

               7V SHUNT   16          TO                                           B1
               REGULATOR
                          17     INTERNAL

                          18     CIRCUITS                                          B0

                                                                                                              EOC

               INPUT PROTECTION--ALL LOGIC INPUTS

                                                                                   LSB FIRST

                                                                                                   MSB FIRST

                                                                        PARALLEL XFR
                                                                        TO SHIFT REGISTER

*SOME OF THESE FUNCTIONS/PINS ARE NOT AVAILABLE WITH OTHER OPTIONS.

NOTE 1: FOR THE ML2284 DI IS INPUT DIRECTLY TO THE D INPUT OF SELECT 1. SELECT 0 IS FORCED TO A "1". FOR THE ML2282, DI IS INPUT DIRECTLY TO THE D
INPUT OF ODD/SIGN. SELECT 0 IS FORCED TO A "1" AND SELECT 1 IS FORCED TO A "0".

                                 Figure 6. ML2288 Functional Block Diagram

                                                                                                                                                     11
ML2281, ML2282, ML2284, ML2288

FUNCTIONAL DESCRIPTION                                           SINGLE-ENDED MUX MODE

MULTIPLEXER ADDRESSING                                              MUX ADDRESS ANALOG SINGLE-ENDED CHANNEL#

The design of these converters utilizes a sample data            SGL/ ODD/ SELECT
comparator structure which provides for a differential           DIF SIGN 1 0 0 1 2 3 4 5 6 7 COM
analog input to be converted by a successive
approximation routine.                                           1  0 0 0+                                      

The actual voltage converted is always the difference            1  0 01                +                       
between an assigned "+" input terminal and a "" input
terminal. The polarity of each input terminal of the pair        1  0 10                         +              
being converted indicates which line the converter expects
to be the most positive. If the assigned "+" input is less than  1  0 11                               +        
the "" input, the converter responds with an all zeros
output code.                                                     1  1 00           +                           

A unique input multiplexing scheme has been utilized             1  1 01                   +                    
to provide multiple analog channels with software
configurable single ended, differential, or pseudo               1  1 10                            +           
differential options. The pseudo differential option will
convert the difference between the voltage at any analog         1  1 11                                  +
input and a common terminal. One converter package
can now accommodate ground referenced inputs and                 DIFFERENTIAL MUX MODE
true differential inputs as well as signals with some
arbitrary reference voltage.                                        MUX ADDRESS         ANALOG DIFFERENTIAL
                                                                                             CHANNEL-PAIR#
A particular input configuration is assigned during the MUX
addressing sequence, prior to the start of a conversion. The     SGL/ ODD/ SELECT  0          1        2     3
MUX address selects which of the analog inputs are to be
enabled and whether this input is single ended or                DIF SIGN 1 0 0 1 2 3 4 5 6 7
differential. In the differential case, it also assigns the
polarity of the analog channels. Differential inputs are         0  0 00 +
restricted to adjacent channel pairs. For example, channel 0
and channel 1 may be selected as a different pair but            0  0 01                   +
channel 0 or channel 1 cannot act differentially with any
other channel. In addition to selecting the differential mode,   0  0 10                            +
the sign may also be selected. Channel 0 may be selected as
the positive input and channel 1 as the negative input or        0  0 11                                  +
vice versa. This programmability is illustrated by the MUX
addressing codes shown in Tables 1, 2, and 3.                    0  1 00 +

The MUX address is shifted into the converter via the DI         0  1 01                   +
input. Since the ML2281 contains only one differential
input channel with a fixed polarity assignment, it does          0  1 10                            +
not require addressing.
                                                                 0  1 11                                  +
The common input line on the ML2288 can be used as a
pseudo differential input. In this mode, the voltage on the      Table 1. ML2288 MUX Addressing 8 Single-Ended
COM pin is treated as the "" input for any of the other                        or 4 Differential Channels
input channels. This voltage does not have to be analog
ground; it can be any reference potential which is common        SINGLE-ENDED MUX MODE
to all of the inputs. This feature is most useful in single
supply applications where the analog circuitry may be               MUX ADDRESS            CHANNEL#
biased at a potential other than ground and the output
signals are all referred to this potential.                      SGL/ ODD/ SELECT

Since the input configuration is under software control, it      DIF SIGN  1       0          1        2     3
can be modified, as required, at each conversion. A channel
can be treated as a single-ended, ground referenced input        1  0      0       +
for one conversion; then it can be reconfigured as part of a
differential channel for another conversion. Figure 7            1  0      1                           +
illustrates these different input modes.                                                   +
                                                                 1  1      0
                                                                                                                   +
                                                                 1  1      1
                                                                                           COM is internally tied to AGND

                                                                 DIFFERENTIAL MUX MODE

                                                                    MUX ADDRESS            CHANNEL#

                                                                 SGL/ ODD/ SELECT

                                                                 DIF SIGN  1       0          1        2     3

                                                                 0  0      0       +         

                                                                 0  0      1                           +     

                                                                 0  1      0                 +

                                                                 0  1      1                                +

                                                                 Table 2. ML2284 MUX Addressing 4 Single-Ended
                                                                                or 2 Differential Channel

12
                                                        ML2281, ML2282, ML2284, ML2288

SINGLE-ENDED MUX MODE                                      DIGITAL INTERFACE

    MUX ADDRESS                     CHANNEL#               The block diagram and timing diagrams in Figures 2-5
SGL/DIF ODD/SIGN                                           illustrate how a conversion sequence is performed.
                                0                    1
                                                           A conversion is initiated when CS is pulsed low. This line
1  0                     +                                 must me held low for the entire conversion. The converter is
                                                           now waiting for a start bit and its MUX assignment word.
1  1                                                 +
                                                           A clock is applied to the CLK input. On each rising edge
DIFFERENTIAL MUX MODE                                      of the clock, the data on DI is clocked into the MUX
                                                           address shift register. The start bit is the first logic "1" that
    MUX ADDRESS                     CHANNEL#               appears on the DI input (all leading edge zeros are
SGL/DIF ODD/SIGN                                           ignored). After the start bit, the device clocks in the next 2
                                0                    1     to 4 bits for the MUX assignment word.

0  0                     +                                When the start bit has been shifted into the start location
                                                           of the MUX register, the input channel has been assigned
0  1                                                +     and a conversion is about to begin. An interval of 1/2
                                                           clock period is used for sample & hold settling through the
Table 3. ML2282 MUX Addressing 2 Single-Ended              selected MUX channels. The SAR status output goes high
               or 1 Differential Channel                   at this time to signal that a conversion is now in progress
                                                           and the DI input is ignored.
    8 Single-Ended                  8 Pseudo-Differential
                                                           The DO output comes out of High impedance and
0+                                  0  +                   provides a leading zero for this one clock period.
1+
2+                                  1  +                   When the conversion begins, the output of the
3+                                                         comparator, which indicates whether the analog input is
4+                                  2  +                   greater than or less than each successive voltage from the
5+                                                         internal DAC, appears at the DO output on each falling
6+                                  3  +                   edge of the clock. This data is the result of the conversion
7+                                                         being shifted out (with MSB coming first) and can be read
                                    4  +                   by external logic or P immediately.
         COM ()
                                    5  +                   After 8 clock periods, the conversion is completed. The SAR
                                                           status line returns low to indicate this 1/2 clock cycle later.
                                    6  +
                                                           The serial data is always shifted out MSB first during the
                                    7  +                   conversion. After the conversion has been completed, the
                                                           data can be shifted out a second time with LSB first,
                                            COM ()        depending on level of SE input. For the case of ML2288, if
                                       +                   SE = 1, the data is shifted out MSB first during the
                                                           conversion only. If SE is brought low before the end of
                         VBIAS                             conversion (which is signalled by the high to low transition
                                                           of SARS), the data is shifted out again immediately after the
         4 Differential                Mixed Mode          end of conversion; this time LSB first. If SE is brought low
                                                           after end of conversion, the LSB first data is shifted out on
               + ()          0, 1          +              falling edges of clock after SE goes low. For ML2282 and
0, 1                                                      2284, SE is internally tied low, so data is shifted out MSB
                              2, 3                        first, then shifted out a second time LSB first at end of
                (+)             4          +              conversion. For ML2281, SE is internally tied high, so data is
                                 5          +              shifted out only once MSB first.
               + ()             6          +
2, 3                             7          +              All internal registers are cleared when the CS input is
                                            +              high. If another conversion is desired, CS must make a
                (+)     VBIAS              COM ()        high to low transition followed by address information.
                                       +
               + ()                                       The DI input and DO output can be tied together and
4, 5                                                       controlled through a bidirectional P I/O bit with one
                                                           connection. This is possible because the DI input is only
                (+)                                       latched in during the MUX addressing interval while the
                                                           DO output is still in the high impedance state.
               + ()
6, 7

                (+)

Figure 7. Analog Input Multiplexer Functional
                Options for ML2288

                                                           13
ML2281, ML2282, ML2284, ML2288

REFERENCE                                                       The signal at the analog input is sampled during the interval
                                                                when the sampling switch is closed prior to conversion
The voltage applied to the reference input to these             start. The sampling window (S/H acquisition time) is 1/2
converters defines the voltage span of the analog input         CLK period wide and occurs 1/2 CLK period before DO
(the difference between VIN MAX and VIN MIN) over which         goes from high impedance to active low state. When the
the 256 possible output codes apply. The devices can be         sampling switch closes at the start of the S/H acquisition
used in either ratiometric applications or in systems           time, 8pF of capacitance is thrown onto the analog input.
requiring absolute accuracy. The reference pin must be          1/2 CLK period later, the sampling switch is opened and the
connected                                                       signal present at the analog input is stored. Any error on the
to a voltage source capable of driving the reference input      analog input at the end of the S/H acquisition time will
resistance, typically 10k. This pin is the top of a resistor    cause additional conversion error. Care should be taken to
divider string used for the successive approximation            allow adequate charging or settling time from the source.
conversion.                                                     If more charging or settling time is needed to reduce these
                                                                analog input errors, a longer CLK period can be used.
In a ratiometric system, the analog input voltage is
proportional to the voltage used for the A/D reference.         The ML2281X family has improved latchup immunity.
This voltage is typically the system power supply, so the       Each analog input has dual diodes to the supply rails, and
VREF pin can be tied to VCC. This technique relaxes the         a minimum of 25mA (100mA typically) can be injected
stability requirements of the system reference as the analog    into each analog input without causing latchup.
input and A/D reference move together maintaining the
same output code for a given input condition.                   DYNAMIC PERFORMANCE

For absolute accuracy, where the analog input varies            Signal-to-Noise-Ratio
between specific voltage limits, the reference pin can be
biased with a time and temperature stable voltage source.       Signal-to-noise ration (SNR) is the measured signal-to-noise
                                                                at the output of the converter. The signal is the RMS
The maximum value of the reference is limited to the VCC        magnitude of the fundamental. Noise is the RMS sum of all
supply voltage. The minimum value, however, can be quire        the nonfundamental signals up to half the sampling
small to allow direct conversion of inputs with less than 5V    frequency. SNR is dependent on the number of quantization
of voltage span. Particular care must be taken with regard to   levels used in the digitization process; the more levels, the
noise pickup, circuit layout and system error voltage sources   smaller the quantization noise. The theoretical SNR for a
when operating with a reduced span due to the increased         sine wave is given by
sensitivity of the converter.
                                                                                      SNR = (6.02N + 1.76)dB
ANALOG INPUTS AND SAMPLE/HOLD
                                                                where N is the number of bits. Thus for ideal 8-bit converter,
An important feature of the ML2281 family of devices is that    SNR = 49.92dB.
they can be located at the source of the analog signal and
then communicate with a controlling P with just a few          Harmonic Distortion
wires. This avoids bussing the analog inputs long distances
and thus reduces noise pickup on these analog lines.            Harmonic distortion is the ratio of the RMS sum of
However, in some cases, the analog inputs have a large          harmonics to the fundamental. Total harmonic distortion
common mode voltage or even some noise present along            (THD) of the ML2281 Series is defined as
with the valid analog signal.
                                                                                   V22  +  V32  +  V42  +  V52
The differential input of these converters reduces the effects                  
of common mode input noise. Thus, if a common mode              THD  =  20  log
voltage is present on both "+" and "" inputs, such as 60Hz,                                    V1
the converter will reject this common mode voltage since it
only converts the difference between "+" and "" inputs.        where V1 is the RMS amplitude of the fundamental and V2,
                                                                V3, V4, V5 are the RMS amplitudes of the individual
The ML2281 family have a true sample and hold circuit           harmonics.
which samples both "+" and "" inputs simultaneously. This
simultaneous sampling with a true S/H will give common          Intermodulation Distortion
mode rejection and AC linearity performance that is superior
to devices where the two input terminals are not sampled at     With inputs consisting of sine waves at two frequencies, fA
the same instant and where true sample and hold capability      and fB, any active device with nonlinearities will create
does not exist. Thus, the ML2281 family of devices can          distortion products, of order (m + n), at sum and difference
reject AC common mode signals from DC-50kHz as well as          frequencies of mfA + nfB, where m, n = 0, 1, 2, 3... .
maintain linearity for signals from DC-50kHz.                   Intermodulation terms are those for which m or n is not
                                                                equal to zero. The (IMD) intermodulation distortion
                                                                specification includes the second order terms (fA + fB) and
                                                                (fA fB) and the third order terms (2fA + fB), (2fA fB),
                                                                (fA + 2fB) and (fA 2fB) only.

14
                                     ML2281, ML2282, ML2284, ML2288

ZERO ERROR ADJUSTMENT                                        (where the LSB is calculated for the desired analog span,
                                                             1 LSB = analog span/256) is applied to selected "+" input
The zero of the A/D does not require adjustment. If the      and the zero reference voltage at the corresponding ""
minimum analog input voltage value, VIN MIN is not ground,   input should then be adjusted to just obtain the 00000000
a zero offset can be done. The converter can be made to      to 00000001 code transition.
output 00000000 digital code for this minimum input
voltage by biasing any VIN input at this VIN MIN value.     The full-scale adjustment should be made by forcing a
This utilizes the differential mode operation of the A/D.    voltage to the VIN+ input which is given be:

The zero error of the A/D converter relates to the location  VIN  +  fs  adjust  =  VMAX   -  1.5      (VMAX - VMIN)  
of the first riser of the transfer function and can be                                                        256      
measured by grounding the VIN input and applying a
small magnitude positive voltage to the VIN+ input. Zero     where VMAX = high end of the analog input range
error is the difference between the actual DC input                     VMIN = low end (offset zero) of the analog range
voltage which is necessary to just cause an output digital
code transition from 00000000 to 00000001 and the ideal      The VREF or VCC voltage is then adjusted to provide a
1/2 LSB value (1/2 LSB = 9.8mV for VREF = 5.000VDC).         code change from 11111110 to 11111111.

FULL-SCALE ADJUSTMENT                                        SHUNT REGULATOR

The full-scale adjustment can be made by applying a          A unique feature of ML2288 and ML2284 is the inclusion
differential input voltage which is 1-1/2 LSB down from      of a shunt regulator connected from V+ terminal to
the desired analog full-scale voltage range and then         ground which also connects to the VCC terminal (which is
adjusting the magnitude of the VREF input or VCC for a       the actual converter supply) through a silicon diode as
digital output code which is just changing from 11111110     shown in Figure 8. When the regulator is turned on, the
to 11111111.                                                 V+ voltage is clamped at 11VBE set by the internal resistor
                                                             ratio. The typical I-V of the shunt regulator is shown in
ADJUSTMENT FOR AN ARBITRARY ANALOG                           Figure 9. It should be noted that before V+ voltage is high
INPUT VOLTAGE RANGE                                          enough to turn on the shunt regulator (which occurs at
                                                             about 5.5V), 35kW resistance is observed between V+ and
If the analog zero voltage of the A/D is shifted away from   GND. When the shunt regulator is not used, V+ pin
ground (for example, to accommodate an analog input          should be either left floating or tied to GND. The
signal which does not go to ground), this new zero           temperature coefficient of the regulator is 22mV/C.
reference should be properly adjusted first. A VIN+ voltage
which equals this desired zero reference plus 1/2 LSB

12V  V+                         VCC                                          I+
                                                                     15mA
                I+  28.8k

CURRENT LIMITING
RESISTOR, I+ 15mA

                    3.2k

                   3.2k                                                          SLOPE  =   1
     GND                                                                                   35k

                                                                                                                   V+
                                                                                                      5.5V 6.9V

     Figure 8. Shunt Regulator                               Figure 9. I-V Characteristic of the Shunt Regulator

                                                                                                                         15
ML2281, ML2282, ML2284, ML2288

APPLICATIONS

             CH0        CS                  P13
                                            P12
                                      CLK
                        ML2288                         8051
                                            P11
                                        DI  P10

             CH7        DO

             8051 Interface and Controlling Software

             MNEMONIC                               INSTRUCTION

    START    ANL        P1, #0F7H           ;SELECT A/D (CS = 0)
             MOV        B, #5               ;BIT COUNTER 5
             MOV        A, #ADDR            ;A MUX BIT

    LOOP 1: RRC         A                   ;CY ADDRESS BIT
                    JC  ONE                 ;TEST BIT
                                            ;BIT = 0
    ZERO:    ANL        P1, #0FEH
             SJMP       CONT                ;DI 0
                                            ;CONTINUE
    ONE:     ORL        P1, #1              ;BIT = 1
    CONT:
    LOOP 2:  ACALL      PULSE               ;D1 1
             DJNZ       B, LOOP 1
    RETI     ACALL      PULSE               ;PULSE SK 0 1 0
             MOV        B, #8               ;CONTINUE UNTIL DONE
                                            ;EXTRA CLOCK FOR SYNC
             ACALL      PULSE               ;BIT COUNTER 8
             MOV        A, P1
             RRC        A                   ;PULSE SK 0 1 0
             RRC        A                   ;CY DO
             MOV        A, C
             RLC        A                   ;A RESULT
             MOV        C, A                ;A(0) BIT AND SHIFT
             DJNZ       B, LOOP 2           ;C RESULT
                                            ;CONTINUE UNTIL DONE
    PULSE:   ORL        P1, #04
             NOP        P1, #0FBH           ;PULSE SUBROUTINE
             ANL
             RET                            ;SK 1
                                            ;DELAY
                                            ;SK 0

16
                                                              ML2281, ML2282, ML2284, ML2288

APPLICATIONS (Continued)

                                                                                                    MUX ADDRESS                             5VDC
                                                                               51k (4)                                               START BIT
                                                                                                                                 SGL/DIF

                                                              11              12         13              14            3         45        67
                                                                                                                                            GND 7
                                                         15                                      PARALLEL INPUTS
                                                             CLK INT                                                                            DO NC

                                               CLK       2                               INPUT SHIFT REGISTER
                                        +                   CLK                                   74HC165

                                          START          1 SHIFT/     SIN                                                        VCC              9
                                                             LOAD        10                                                          14    DO

                                                                        NC                                                       5VDC

                                                         5VDC (OR VIN)

                                                                                                     1k (8)                            1/8 VCC

                                                                 8         7         6           5       4          3         2        1          9

                                        START            18 7           6         5          4       3           2         1         0 COM 17
                                               CLK            CS                                                                                 D1
                      5 VDC                                                              ANALOG INPUTS                                                        5VDC
                                                         16                                                                                      SE 13
                           10k                                CLK                                ML2288

                                   CLK                   15                                                                                                   51k
                             10k                    NC SARS
              0.01F         0.001F                                       VREF                                                  VCC       DO 14
                           CLOCK                                              12        AGND         DGND           V+              20
            CLOSE TO    GENERATOR                                                            11            10          19
           START THE
A/D CONVERSION                                                                1                                                    14
                                                                           CLR                                                   VCC
                                                         7                                                                                 SI A      1
                                                             GND                           OUTPUT SHIFT REGISTER                                      + 10F
                                                                                                      74HC164

                                        CLK              8  CLK                                                                                      2
                                                            QH
                                                                                                                                 QA        SI B
                                                               13
                                            CLK                            12        11          10      6          5         4         3
                                        QD

                                                    CLK

                                                    1.3k (8)

                                        1/2 74HC74                                       DATA DISPLAY                                           5VDC
                                                        MSB                                                                             LSB

                                        ML2288 "Stand-Alone" or Evaluation Circuit

                                                                                                                                                              17
ML2281, ML2282, ML2284, ML2288

                                                       VCC
                                                     (5 VDC)

             TA        3k  VIN (+)      VCC          +
    LM335                                             10F
                    10k
                 TA MIN         ML2281

                     ADJ.  VIN ()      VREF                10k

                                                            TA MAX
                                                            ADJ.

                 Low-Cost Remote Temperature Sensor

18
                                                                    ML2281, ML2282, ML2284, ML2288

APPLICATIONS (Continued)

                                  VCC                                                                     330
                                 (5VDC)
                                                                                             10V          6.8k                               5.1V

                                                                          STRAIN GAUGE                      1k                    +                     VCC
                                                                             LOAD CELL                    GAIN
      +       VIN (+)       VCC             +                                                                                               VREF            CLK
VIN                                          10F                         300/30mV FS                     2.7k
                                                                                                          10k                        DUAL
                                                    10k
                                                                    1.2k                                                             1M
                                                        FS
                    ML2281                                                                                                                              ML2281 CS
                                                     ADJ.

                                                                                                                                  +

                                             1k                                                                                                    IN
                                                                                                                                 
                                            3V                                                                                         DUAL
                                            +             SET                                                                                +IN             DO
              VIN ()    VREF                     VOLTAGE SPAN
                                             1F
   SETS ZERO        330                                                                                            1M 20k
CODE VOLTAGE                                                                                                                          10V

            1k                                                                                                            10k
           2VDC                                                                                                           OFFSET
         ZERO ADJ.
2.7k                                                                                                                              20k

                                                                                     USES ONE MORE WIRE THAN LOAD CELL ITSELF
                                                                                     TWO MINI-DIPs COULD BE MOUNTED INSIDE LOAD CELL

                                                                                       FOR DIGITAL OUTPUT TRANSDUCER
                                                                                     ELECTRONIC OFFSET AND GAIN TRIMS RELAX MECHANICAL

                                                                                       SPECS FOR GAUGE FACTOR AND OFFSET
                                                                                     LOW LEVEL CELL OUTPUT IS CONVERTED IMMEDIATELY FOR

                                                                                       HIGH NOISE IMMUNITY

         Zero-Shift and Span Adjust: 2V - VIN - 5V                                                        Digital Load Cell

                                      tREF                +                                          CH0                          VCC
                       + TYPE J             1k
                    T1
                                                         

                                                             88.2k

                                                                                                           ML2288                      SERIAL I/O
                                                                                                     CH7

                                                                    VCC             1k 910           COM  VREF
                                                                       2k                     TL064
                                                                               22k
                                                                                          +
                                                                                          

                                      tREF                +                  LM335  TL064                             TL064   
                       + TYPE J             1k                            tREF                                              20k
                    T8                                                                                                        +
                                                                                          +         1k 3k VCC
                                                            88.2k
                                                                                    820

                                                                                                                                     LM385

                                           USES THE PSEUDO-DIFFERENTIAL MODE TO KEEP THE
                                           DIFFERENTIAL INPUTS CONSTANT WITH CHANGES IN REFERENCE TEMPERATURE (TREF)

                            Convert 8 Thermocouples with only One Cold-Junction Compensator

                                                                                                                                                                   19
ML2281, ML2282, ML2284, ML2288

APPLICATIONS (Continued)

                                                                                                                       VCC
                                                                                                                      (5VDC)

VCC                                                                           15VDC
                                                                                     OP
     VIN           (+                                                                    600      VIN (+)        VCC
                                                                               + AMP
                                                    R                                                                    +
                                                                                                                          10F

                  > 2.5V  2.5V  (                                             15VDC

                            +                +                                                          ML2281
                                             
                                VREF

                      ML2281

                                                     R                                                VIN ()

                                                                                         DIODE CLAMPING IS NOT NEEDED
                                                                                          IF CURRENT IS LIMITED TO 25mA

CONTROLLER PERFORMS A ROUTINE TO DETERMINE WHICH                                         Protecting the Input
INPUT POLARITY PROVIDES A NON-ZERO OUTPUT CODE.
         THIS INFORMATION PROVIDES THE EXTRA BITS.

          Obtaining 9-Bit Resolution

                         VCC          0.1                ILOAD       (2A FULL-SCALE)
                      (5VDC)
                                                                               VCC
                                              100                              (5VDC)

                                                     VIN ()    VCC           +                        LOAD
                                                                               10F               2k
                                      240k

                                                        ML2281                           9.1k

                             100                                                   +              LM336
                             ZERO                                                  
                              ADJ.                   VIN (+)  VREF           +           1k
                                                                     3k 1F              FS
                                        120k                                             ADJ.

                                                        Digitizing a Current Flow

                                       VCC                                                                VCC
                                      (5VDC)                                                             (5VDC)

              20k

        VXDR       VIN (+)      VCC                                        +             VIN (+)  VCC        +
XDR                                                                  VIN                                      10F
                   VIN ()*                   +
         1k                                    10F
       ZERO
        ADJ.                                                                                                        10k          2k

              3k      ML2281                                  10k                        ML2281                       FS

                                                                                                                    ADJ.

                                                                                                             1k      

                                                             1k                         VIN ()
                                                              FS
                                VREF 0.7 VCC         +        ADJ.                                VREF                +

                                              +               24k                                            +
                                                1F                                                           1F SET FOR 3V

*VIN () = 0.15VCC
15% OF VCC VXDR 85% OF VCC

           Operating with Ratiometric Transducers                                        Span Adjust: 0V - VIN - 3V

20
                                                 ML2281, ML2282, ML2284, ML2288

APPLICATIONS (Continued)

4mA20mA                  1N4148                 1/6 74HC14       100k = 50kHZ

          +               100                                     1000pF
      10F
                                  24k 6.2k 200k                                 INP VCC
LM3852.5V                                                                        CD4024
LM3852.5V                                                VCC
                                                                                VO5
                                                 +IN              CLK

                          47F

                                                                                        50pF

                                                          ML2281                          100k
                                                                                6N139
                          10k                    IN              CS

                                                                             OPTO COUPLER

                                                                             3       2 10k      VCC
                                  5k             VREF             DO
                                                                            5                   V+
                                                                                                VO
                                       3.9k               GND                                   GND

                          47k                    300k                           68

                                           ALL POWER SUPPLIED BY LOOP
                                           1500V ISOLATION AT OUTPUT

                               4mA20mA Current Loop Converter

                                       TRANSFORMER        1N4148                                VCC OUT
                                       TRW-TC-SSD-32
                                                                     +                           8 ANALOG
                                                       3               100F                     CHANNELS

                                          5                47k
                                                                                1N4148
        10k                    2N2222            7
CLK
                                                 2
        10k
CS                                        6V 1            VCC               CLK
                               6V                  6                                 VCC
        10k
  DI                               470                         100k

                                                                         CS
                                                           VCC
                                                 4N28

                               6V 470                     100k               ML2288
                               2N2222
                                                                         D1

                                                 4N28 VCC
                                                                         DO

                               2N2222 8                   6.8k
                                                 2

                                       6

                                       5         3

                                       6N139 HIGH GAIN             NO POWER REQUIRED REMOTELY
                                         OPTOCOUPLER               1500V ISOLATION

                                       Isolated Data Converter

                                                                                                           21
ML2281, ML2282, ML2284, ML2288

APPLICATIONS (Continued)

                                                   LS193               START
                                                                          SQ
                                            LOAD            B0            R
                                                   COUNT                  DQ
                                                                                  Q
                                            A B C D DOWN                                                                    TMS320
                                                                                                                             SERIES
                                               5V
                                                                                                                              DSP
                                                                       DQ
                                                                               Q                                           FSR
                                                                                                                           CLK
                                                                       DQ                                                  DR

                  ML2281                                                                                        Q

                         CLK                                    CLK
                VIN+
                VIN CS              Sampling Rate 111kHz, Data Rate 1.33MHz

                          DO

CLK    1  2     3             4      5      6      7            8      9             10                                11      12    13        14

START

CS

FSR

DO        HI-Z                   D7     D6     D5         D4       D3     D2                                       D1      D0            HI-Z

                                     Interfacing ML2281 to TMS320 Series

22
                                       ML2281, ML2282, ML2284, ML2288

PHYSICAL DIMMENSIONS inches (millimeters)

                                         Package: P08
                                          8-Pin PDIP

                            0.365 - 0.385
                             (9.27 - 9.77)

                                0.055 - 0.065
                                 (1.39 - 1.65)

                          8

                          PIN 1 ID                  0.240 - 0.260 0.299 - 0.335
                                                    (6.09 - 6.60) (7.59 - 8.50)

         0.020 MIN        1
         (0.51 MIN)
         (4 PLACES)           0.100 BSC
                              (2.54 BSC)
0.170 MAX
(4.32 MAX)                                          0.015 MIN
                                                    (0.38 MIN)

0.125 MIN                 0.016 - 0.020                            0 - 15       0.008 - 0.012
(3.18 MIN)                (0.40 - 0.51)                                           (0.20 - 0.31)

                                  SEATING PLANE

                                          Package: S08
                                           8-Pin SOIC

                0.189 - 0.199
                 (4.80 - 5.06)
               8

                          PIN 1 ID  0.148 - 0.158   0.228 - 0.244
                                    (3.76 - 4.01)   (5.79 - 6.20)

                       1  0.050 BSC
0.017 - 0.027             (1.27 BSC)
(0.43 - 0.69)
(4 PLACES)                         0.059 - 0.069
                                     (1.49 - 1.75)

                                                                0 - 8

0.055 - 0.061  0.012 - 0.020              0.004 - 0.010            0.015 - 0.035  0.006 - 0.010
(1.40 - 1.55)  (0.30 - 0.51)              (0.10 - 0.26)            (0.38 - 0.89)  (0.15 - 0.26)

                   SEATING PLANE

                                                                                                 23
ML2281, ML2282, ML2284, ML2288

PHYSICAL DIMMENSIONS inches (millimeters)

                                                                       Package: P14
                                                                       14-Pin PDIP

                                                                                 0.740 - 0.760
                                                                                (18.79 - 19.31)

                                                                 14

                              PIN 1 ID                          0.240 - 0.260 0.295 - 0.325
                                                                (6.09 - 6.61) (7.49 - 8.25)

    0.070 MIN                 1
    (1.77 MIN)
    (4 PLACES)                       0.050 - 0.065 0.100 BSC
                                      (1.27 - 1.65) (2.54 BSC)

    0.170 MAX                                                   0.015 MIN
    (4.32 MAX)                                                  (0.38 MIN)

                0.125 MIN               0.016 - 0.022 SEATING PLANE                              0 - 15       0.008 - 0.012
                (3.18 MIN)              (0.40 - 0.56)                                                           (0.20 - 0.31)

                                              Package: S14
                                              14-Pin SOIC

                              0.337 - 0.347
                               (8.56 - 8.81)
                   14

                              PIN 1 ID        0.148 - 0.158 0.228 - 0.244
                                              (3.76 - 4.01) (5.79 - 6.20)

                           1  0.050 BSC       0.059 - 0.069
    0.017 - 0.027             (1.27 BSC)      (1.49 - 1.75)
    (0.43 - 0.69)
     (4 PLACES)

                                                                                                 0 - 8

    0.055 - 0.061             0.012 - 0.020   SEATING PLANE 0.004 - 0.010                        0.015 - 0.035  0.006 - 0.010
    (1.40 - 1.55)             (0.30 - 0.51)                            (0.10 - 0.26)             (0.38 - 0.89)  (0.15 - 0.26)

24
                                       ML2281, ML2282, ML2284, ML2288

PHYSICAL DIMMENSIONS inches (millimeters)

                                                                       Package: P20
                                                                        20-Pin PDIP

                                                                                 1.010 - 1.035
                                                                                (25.65 - 26.29)

                                                      20

PIN 1 ID                                                                           0.240 - 0.260 0.295 - 0.325
                                                                                   (6.09 - 6.61) (7.49 - 8.26)

                             1                  0.055 - 0.065      0.100 BSC
     0.060 MIN                                  (1.40 - 1.65)      (2.54 BSC)
     (1.52 MIN)
     (4 PLACES)                                                                    0.015 MIN
                                                                                   (0.38 MIN)
0.170 MAX
(4.32 MAX)

                                                0.016 - 0.022      SEATING PLANE               0 - 15            0.008 - 0.012
                                                (0.40 - 0.56)                                                      (0.20 - 0.31)
0.125 MIN
(3.18 MIN)

                                                               Package: Q20
                                                               20-Pin PLCC

                                0.385 - 0.395                                      0.042 - 0.056
                                (9.78 - 10.03)                                     (1.07 - 1.42)
                                0.350 - 0.356
                                (8.89 - 9.04)                                                    0.025 - 0.045
                                                                                                  (0.63 - 1.14)
                                       1                                                           (RADIUS)

0.042 - 0.048 6                 PIN 1 ID        16  0.350 - 0.356  0.385 - 0.395                                   0.200 BSC 0.290 - 0.330
(1.07 - 1.22)                                       (8.89 - 9.04)  (9.78 - 10.03)                                  (5.08 BSC) (7.36 - 8.38)

                          11                                                       0.009 - 0.011
                                                                                   (0.23 - 0.28)
                 0.050 BSC
                 (1.27 BSC)                                                                        0.100 - 0.110
                                                                                                    (2.54 - 2.79)
                 0.026 - 0.032 0.165 - 0.180 0.146 - 0.156
                 (0.66 - 0.81) (4.19 - 4.57) (3.71 - 3.96)

0.013 - 0.021
(0.33 - 0.53)

                                          SEATING PLANE

                                                                                                                                             25
ML2281, ML2282, ML2284, ML2288

ORDERING INFORMATION

    PART NUMBER                ALTERNATE                                             TOTAL                  TEMPERATURE    PACKAGE
                             PART NUMBER                                    UNADJUSTED ERROR                     RANGE

SINGLE ANALOG INPUT, 8-PIN PACKAGE                                                  1/2 LSB
                                                                                      1 LSB
    ML2281BIP (Obsolete)     ADC0831CCN                                                                     40C to 85C  Plastic DIP (P08)
    ML2281BCP                ADC0831BCN                                             1/2 LSB                0C to 70C    Molded DIP (P08)
    ML2281BCS (Obsolete                                                               1 LSB                0C to 70C    Plastic SOIC (S08)
                                   --
                                                                                    1/2 LSB                40C to 85C  Plastic DIP (P08)
    ML2281CIP (End of Life)  ADC0831BCN                                               1 LSB                0C to 70C    Molded DIP (P08)
    ML2281CCP (End of Life)  ADC0831CCN                                                                     0C to 70C    Plastic SOIC (S08)
    ML2281CCS (End of Life)                                                         1/2 LSB
                                   --                                                 1 LSB

TWO ANALOG INPUTS, 8-PIN PACKAGE

    ML2282BIP (Obsolete)     ADC0832CCN                                                                     40C to 85C  Plastic DIP (P08)
    ML2282BCP (Obsolete)     ADC0832BCN                                                                     0C to 70C    Molded DIP (P08)
    ML2282BCS (Obsolete)                                                                                    0C to 70C    Plastic SOIC (S08)
                                   --
                                                                                                            40C to 85C  Plastic DIP (P08)
    ML2282CIP (Obsolete)     ADC0832BCN                                                                     0C to 70C    Molded DIP (P08)
    ML2282CCP (Obsolete)     ADC0832CCN                                                                     0C to 70C    Plastic SOIC (S08)
    ML2282CCS (Obsolete)
                                   --

FOUR ANALOG INPUTS, 14-PIN PACKAGE

    ML2284BIP (Obsolete)     ADC0834CCN                                                                     40C to 85C  Plastic DIP (P14)
    ML2284BCP (Obsolete)     ADC0834BCN                                                                     0C to 70C    Molded DIP (P14)
    ML2284BCS (Obsolete)                                                                                    0C to 70C    Plastic SOIC (S14)
                                   --
                                                                                                            40C to 85C  Plastic DIP (P14)
    ML2284CIP (Obsolete)     ADC0834BCN                                                                     0C to 70C    Molded DIP (P14)
    ML2284CCP (End of Life)  ADC0834CCN                                                                     0C to 70C    Plastic SOIC (S14)
    ML2284CCS (Obsolete)
                                   --

EIGHT ANALOG INPUTS, 20-PIN PACKAGE

    ML2288BIP (Obsolete)     ADC0838CCN                                                                     40C to 85C  Plastic DIP (P20)
    ML2288BCP (Obsolete)     ADC0838BCN                                                                     0C to 70C    Molded DIP (P20)
    ML2288BCQ (Obsolete)     ADC0838BCV                                                                     0C to 70C    Molded PCC (Q20)

    ML2288CIP (Obsolete)     ADC0838CCN                                                                     40C to 85C  Plastic DIP (P20)
    ML2288CCP (Obsolete)     ADC0838CCN                                                                     0C to 70C    Molded DIP (P20)
    ML2288CCQ (End of Life)  ADC0838CCV                                                                     0C to 70C    Molded PCC (Q20)

                                                                                                                           DS2281_82_84_88-01

Micro Linear 1997  is a registered trademark of Micro Linear Corporation

Products described in this document may be covered by one or more of the following patents, U.S.: 4,897,611; 4,964,026; 5,027,116; 5,281,862; 5,283,483; 5,418,502; 5,508,570; 5,510,727; 5,523,940;

5,546,017; 5,559,470; 5,565,761; 5,592,128; 5,594,376; Japan: 2598946; 2619299. Other patents are pending.

Micro Linear reserves the right to make changes to any product herein to improve reliability, function or design.          2092 Concourse Drive
Micro Linear does not assume any liability arising out of the application or use of any product described herein,             San Jose, CA 95131
neither does it convey any license under its patent right nor the rights of others. The circuits contained in this              Tel: 408/433-5200
data sheet are offered as possible applications only. Micro Linear makes no warranties or representations as to                Fax: 408/432-0295
whether the illustrated circuits infringe any intellectual property rights of others, and will accept no responsibility
or liability for use of any application herein. The customer is urged to consult with appropriate legal counsel
before deciding on a particular application.

26                                                                                                                         5/5/97 Printed in U.S.A.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved