电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AD883B

器件型号:AD883B
器件类别:集成电路
文件大小:463.79KB,共0页
厂商名称:AD [Analog Devices]
厂商官网:http://www.analog.com/
下载文档

文档预览

AD883B器件文档内容

a                                                                                        Programmable Gain
                                                                                    Instrumentation Amplifier
    FEATURES
    User Programmed Gains of 1 to 10,000                                                             AD625
    Low Gain Error: 0.02% Max
    Low Gain TC: 5 ppm/C Max                                                         FUNCTIONAL BLOCK DIAGRAM
    Low Nonlinearity: 0.001% Max
    Low Offset Voltage: 25 V                                                INPUT  50           +         AD625
    Low Noise 4 nV/Hz (at 1 kHz) RTI                                                         +    VB
    Gain Bandwidth Product: 25 MHz                                           GAIN                          10k
    16-Lead Ceramic or Plastic DIP Package,                                 SENSE   50 +
                                                                             GAIN                     10k        SENSE
       20-Terminal LCC Package                                               DRIVE                     10k  +      OUTPUT
    Standard Military Drawing Available                                                                     10k    REFERENCE
    MlL-Standard Parts Available                                             +GAIN
    Low Cost                                                                 DRIVE               +
                                                                             +GAIN
                                                                            SENSE

                                                                            +INPUT

PRODUCT DESCRIPTION                                                         PRODUCT HIGHLIGHTS
The AD625 is a precision instrumentation amplifier specifically             1. The AD625 affords up to 16-bit precision for user selected
designed to fulfill two major areas of application: 1) Circuits re-
quiring nonstandard gains (i.e., gains not easily achievable with              fixed gains from 1 to 10,000. Any gain in this range can be
devices such as the AD524 and AD624). 2) Circuits requiring a                  programmed by 3 external resistors.
low cost, precision software programmable gain amplifier.
                                                                            2. A 12-bit software programmable gain amplifier can be config-
For low noise, high CMRR, and low drift the AD625JN is the                     ured using the AD625, a CMOS multiplexer and a resistor
most cost effective instrumentation amplifier solution available.              network. Unlike previous instrumentation amplifier designs,
An additional three resistors allow the user to set any gain from              the ON resistance of a CMOS switch does not affect the gain
1 to 10,000. The error contribution of the AD625JN is less than                accuracy.
0.05% gain error and under 5 ppm/C gain TC; performance
limitations are primarily determined by the external resistors.             3. The gain accuracy and gain temperature coefficient of the
Common-mode rejection is independent of the feedback resistor                  amplifier circuit are primarily dependent on the user selected
matching.                                                                      external resistors.

A software programmable gain amplifier (SPGA) can be config-                4. The AD625 provides totally independent input and output
ured with the addition of a CMOS multiplexer (or other switch                  offset nulling terminals for high precision applications. This
network), and a suitable resistor network. Because the ON                      minimizes the effects of offset voltage in gain-ranging
resistance of the switches is removed from the signal path, an                 applications.
AD625 based SPGA will deliver 12-bit precision, and can be
programmed for any set of gains between 1 and 10,000, with                  5. The proprietary design of the AD625 provides input voltage
completely user selected gain steps.                                           noise of 4 nV/Hz at 1 kHz.

For the highest precision the AD625C offers an input offset                 6. External resistor matching is not required to maintain high
voltage drift of less than 0.25 V/C, output offset drift below               common-mode rejection.
15 V/C, and a maximum nonlinearity of 0.001% at G = 1. All
grades exhibit excellent ac performance; a 25 MHz gain band-
width product, 5 V/s slew rate and 15 s settling time.

The AD625 is available in three accuracy grades (A, B, C) for
industrial (40C to +85C) temperature range, two grades (J,
K) for commercial (0C to +70C) temperature range, and one
(S) grade rated over the extended (55C to +125C) tempera-
ture range.

REV. D                                                                      One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Information furnished by Analog Devices is believed to be accurate and      Tel: 781/329-4700 World Wide Web Site: http://www.analog.com
reliable. However, no responsibility is assumed by Analog Devices for its
use, nor for any infringements of patents or other rights of third parties  Fax: 781/326-8703                Analog Devices, Inc., 2000
which may result from its use. No license is granted by implication or
otherwise under any patent or patent rights of Analog Devices.
AD625SPECIFICATIONS (typical @ VS = 15 V, RL = 2 k and TA = + 25C, unless otherwise noted)

Model                                      AD625A/J/S           AD625B/K                     AD625C           Unit
                                       Min Typ Max         Min Typ Max                Min Typ Max
GAIN                                                                                                          %
   Gain Equation                       1  2 RF   +1        1       2 RF  +1           1      2 RF  +1         %
   Gain Range                              RG      10,000           RG     10,000             RG     110,000  %
   Gain Error1                                                                                                ppm/C
   Nonlinearity, Gain = 1-256             .035 0.05            0.02 0.03                0.01 0.02
                    Gain>256                                                                                  nA
   Gain vs. Temp. Gain<10001                      0.005                      0.002                0.001    nA/C
                                                                                                              nA
GAIN SENSE INPUT                                  0.01                      0.008                0.005    nA/C
   Gain Sense Current
      vs. Temperature                            5                           5                     5          V
   Gain Sense Offset Current                                                                                  V/C
      vs. Temperature                     300 500               150 250                   50       100        mV
                                                                                                              V/C
VOLTAGE OFFSET (May be Nulled)            5      20             2            15           2        10
   Input Offset Voltage                                                                                       dB
      vs. Temperature                     150 500               75           250          50       100        dB
   Output Offset Voltage                                                                                      dB
      vs. Temperature                     2      15             1            10           2        10         dB
   Offset Referred to the
      Input vs. Supply                    50 200                25           50           10       25         nA
         G=1                                                                                                  pA/C
         G = 10                           1      2/2            0.25 0.50/1               0.1      0.25       nA
         G = 100                                                                                              pA/C
         G = 1000                         4      5              2            3            1        2
                                                                                                              G
INPUT CURRENT                             20 50/50              10           25/40        10       15         pF
   Input Bias Current                                                                                         G
      vs. Temperature                  70 75               75 85                      80  90                  pF
   Input Offset Current                85 95               90 100
      vs. Temperature                  95 100              105 110                    95  105                 V
                                       100 110             110 120
INPUT                                                                                 110 120                 dB
   Input Impedance                                                                                            dB
      Differential Resistance                                                         115 140                 dB
      Differential Capacitance                                                                                dB
      Common-Mode Resistance               30 50                20 25                   10 15
      Common-Mode Capacitance             50                                                                kHz
   Input Voltage Range                     2 35                50                      50                kHz
      Differ. Input Linear (VDL)2          20                                                                kHz
                                                                1           15           1       5          kHz
      Common-Mode Linear (VCM)                                                                                V/s
                                                                20                      20
   Common-Mode Rejection Ratio dc to                                                                          s
      60 Hz with 1 k Source Imbalance     1                     1                         1                   s
         G=1                              4                     4                         4                   s
         G = 10                           1                     1                         1
         G = 100                          4                     4                         4
         G = 1000
                                                 10                         10                   10
OUTPUT RATING
                                       ( ) 12V G               ( ) 12V G                ( ) 12V G
DYNAMIC RESPONSE                              2   VD                2   VD                  2   VD
   Small Signal 3 dB
      G = 1 (RF = 20 k)                70 75               75 85                      80  90
      G = 10                           90 95               90 105
      G = 100                          100 105             105 115                    100 115
      G = 1000                         110 115             110 125
   Slew Rate                                                                          110 125
   Settling Time to 0.01%, 20 V Step            10 V                10 V
      G = 1 to 200                             @ 5 mA                @ 5 mA           120 140
      G = 500
      G = 1000                                                                            10 V
                                                                                          @ 5 mA

                                          650                   650                       650
                                                                                          400
                                          400                   400                       150
                                                                                          25
                                          150                   150                       5.0

                                          25                    25                        15
                                                                                          35
                                          5.0                   5.0                       75

                                          15                    15

                                          35                    35

                                          75                    75

                                                           2                                                REV. D
                                                                                                     AD625

                              AD625A/J/S                   AD625B/K                    AD625C
                                                     Min Typ Max               Min Typ Max
Model                    Min Typ               Max                                                   Unit

NOISE

Voltage Noise, 1 kHz

R.T.I.                        4                           4                          4               nV/Hz

R.T.O.                        75                          75                         75              nV/Hz

R.T.I., 0.1 Hz to 10 Hz

G=1                           10                          10                         10              V p-p

G = 10                        1.0                         1.0                        1.0             V p-p

G = 100                       0.3                         0.3                        0.3             V p-p

G = 1000                      0.2                         0.2                        0.2             V p-p

Current Noise

0.1 Hz to 10 Hz               60                          60                         60              pA p-p

SENSE INPUT                          10                        10                    10              k
   RIN
   IIN                               30                        30                    30              A
   Voltage Range          10                         10
   Gain to Output                                                               10                  V
                                     1 0.01                  1 0.01
                                                                                     1 0.01        %

REFERENCE INPUT                      20                        20                    20              k
   RIN
   IIN                               30                        30                    30              A
   Voltage Range          10                         10
                                                                               10                  V
   Gain to Output                    1 0.01                  1 0.01
                                                                                     1 0.01        %

TEMPERATURE RANGE

Specified Performance

J/K Grades               0                     +70   0                   +70                         C

A/B/C Grades             40                   +85   40                 +85   40             +85   C

S Grade                  55                   +125                                                  C

Storage                  65                   +150 65                  +150  65             +150  C

POWER SUPPLY                   6 to 18                  6 to 18                6 to 18     V
   Power Supply Range
   Quiescent Current          3.5              5          3.5            5           3.5       5     mA

NOTES
1Gain Error and Gain TC are for the AD625 only. Resistor Network errors will add to the specified errors.
2VDL is the maximum differential input voltage at G = 1 for specified nonlinearity. VDL at other gains = 10 V/G. VD = actual differential input voltage.
Example: G = 10, VD = 0.50; VCM = 12 V (10/2 0.50 V) = 9.5 V.

Specifications subject to change without notice.

All min and max specifications are guaranteed. Specifications shown in boldface are tested on all production units at final electrical test. Results from those tests are
used to calculate outgoing quality levels.

REV. D                                               3
AD625

ABSOLUTE MAXIMUM RATINGS*                                                                 Operating Temperature Range
Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 V     AD625J/K . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0C to +70C
Internal Power Dissipation . . . . . . . . . . . . . . . . . . . . . . 450 mW               AD625A/B/C . . . . . . . . . . . . . . . . . . . . . . . . 40C to +85C
Input Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VS    AD625S . . . . . . . . . . . . . . . . . . . . . . . . . . . 55C to +125C
Differential Input Voltage . . . . . . . . . . . . . . . . . . . . . . . . . VS
Output Short Circuit Duration . . . . . . . . . . . . . . . . Indefinite                  Lead Temperature Range (Soldering 10 sec) . . . . . . . . +300C
Storage Temperature Range (D, E) . . . . . . . . 65C to +150C
Storage Temperature Range (N) . . . . . . . . . . 65C to +125C                         *Stresses above those listed under Absolute Maximum Ratings may cause perma-
                                                                                           nent damage to the device. This is a stress rating only; functional operation of the
                                                                                           device at these or any other conditions above those indicated in the operational
                                                                                           section of this specification is not implied. Exposure to absolute maximum rating
                                                                                           conditions for extended periods may affect device reliability.

                                                          ORDERING GUIDE

Model                      Temperature Range                                                   Package Description                                  Package Option

AD625AD                    40C to +85C                                                      16-Lead Ceramic DIP                                  D-16
AD625BD                    40C to +85C                                                      16-Lead Ceramic DIP                                  D-16
AD625BD/+                  40C to +85C                                                      16-Lead Ceramic DIP                                  D-16
AD625CD                    40C to +85C                                                      16-Lead Ceramic DIP                                  D-16
AD625SD                    55C to +125C                                                     16-Lead Ceramic DIP                                  D-16
AD625SD/883B               55C to +125C                                                     16-Lead Ceramic DIP                                  D-16
AD625SE/883B               55C to +125C                                                     20-Terminal Leadless Chip Carrier                    E-20A
AD625JN                    0C to +70C                                                        16-Lead Plastic DIP                                  N-16
AD625KN                    0C to +70C                                                        16-Lead Plastic DIP                                  N-16
AD625ACHIPS                40C to +85C                                                      Die
AD625SCHIPS                55C to +125C                                                     Die                                                  E-20A
5962-87719012A*            55C to +125C                                                     20-Terminal Leadless Chip Carrier                    D-16
5962-8771901EA*            55C to +125C                                                     16-Lead Ceramic DIP

*Standard Military Drawing Available

CAUTION                                                                                                            WARNING!
ESD (electrostatic discharge) sensitive device. Electrostatic charges as high as 4000 V readily
accumulate on the human body and test equipment and can discharge without detection.                                                  ESD SENSITIVE DEVICE
Although the AD625 features proprietary ESD protection circuitry, permanent damage may
occur on devices subjected to high-energy electrostatic discharges. Therefore, proper ESD
precautions are recommended to avoid performance degradation or loss of functionality.

                                                                      PIN CONNECTIONS          Leadless Chip Carrier (E) Package
       Ceramic DIP (D) and Plastic DIP (N) Packages

       +INPUT 1                       16 INPUT                                                                    +GAIN SENSE
                                                                                                                        +INPUT
       +GAIN SENSE 2                  15 GAIN SENSE                                                                         NC
                                                                                                                                  INPUT
       RTI NULL                            RTO NULL                                                                                    GAIN SENSE
                       3              14

       +VS 10k                        10k            VS                                                           3 2 1 20 19

       RTI NULL  4 AD625 13           RTO NULL

                           TOP VIEW
       +GAIN DRIVE 5 (Not to Scale) 12 GAIN DRIVE
                                                                                                    RTI NULL 4                                      18 RTO NULL
                 NC 6                 11 SENSE                                                      RTI NULL 5        AD625                         17 RTO NULL
                                                                                                                                                    16 NC
       REFERENCE 7                    10 VOUT                                                                NC 6    TOP VIEW                       15 GAIN NULL
                    VS 8             9 +VS                                                    +GAIN DRIVE 7       (Not to Scale)                   14 SENSE

                                                                                                             NC 8

                 NC = NO CONNECT                                                                                   9 10 11 12 13

                                                                                                                   REFERENCE
                                                                                                                       VS
                                                                                                                            NC
                                                                                                                                 +VS

                                                                                                                                      VOUT

                                                                                               NC = NO CONNECT

                                                                                          4                                                                      REV. D
                                                                                                                                        Typical Performance CharacteristicsAD625

                                     20                                                                                 20                                                                                                                          30

INPUT VOLTAGE RANGE V              15                                                    OUTPUT VOLTAGE SWING V     15                                                                                            OUTPUT VOLTAGE SWING V p-p
                                                                                                                                                                                                                    20
                                     10
                                                                              25C                                       10

                                      5                                                                                                                                                                             10
                                                                                                                         5

                                     0                                                                                  0                                                                                                                           0

                                         0  5  10                                  15  20                                   0           5         10        15      20                                                                                  10        100      1k            10k

                                            SUPPLY VOLTAGE V                                                                          SUPPLY VOLTAGE V                                                                                                       LOAD RESISTANCE

           Figure 1. Input Voltage Range vs.                                                                            Figure 2. Output Voltage Swing                                                                Figure 3. Output Voltage Swing
           Supply Voltage, G = 1                                                                                        vs. Supply Voltage                                                                            vs. Load Resistance

           160                                                                                                         30

           140 G = 1000                                                                   FULL POWER RESPONSE V p-p                                G = 1, 100                                                      1000
           120 G = 100                                                                                                                                                                                                100
           100 G = 10                                                                                                  20                                                                                               10
                                                                                                                                                                                                                           1
CMRR dM   80 G = 1                                                                                                                                      BANDWIDTH                     GAIN
                                                                                                                                                              LIMITED
            60
                                                                                                                                        G = 500
            40
                                                                                                                        10
            20                                                                                                                                                                 G = 100

                0                                                                                                       0               G = 1000
                  0 10 100 1k 10k 100k 10M
                                      FREQUENCY Hz                                                                    1k                 10k        100k          1M                                                                                  100  1k   10k 100k        1M 10M

           Figure 4. CMRR vs. Frequency                                                                                                    FREQUENCY Hz                                                                                                         FREQUENCY Hz
           RTI, Zero to 1 k Source Imbal-
           ance                                                                                                         Figure 5. Large Signal Frequency                                                                                            Figure 6. Gain vs. Frequency
                                                                                                                        Response

     1    VOS FROM FINAL VALUE V                                                        POWER SUPPLY REJECTION dB  160                         VS = 15V dc+                       POWER SUPPLY REJECTION dB  160                                                +VS = +15V dc+
      0                                                                                                                                           1V p-p SINEWAVE                                                                                                      1V p-p SINEWAVE
      1                                                                                                                 140                                                                                           140
      2                                                                                                                        G = 500                                                                                       G = 500
      3
      4                                                                                                                 120                                                                                           120
      5                                                                                                                        G = 100                                                                                       G = 100
      6
      7                                                                                                                 100                                                                                           100
         0 1.0 2.0 3.0 4.0 5.0 6.0 7.0 8.0                                                                                     G=1                                                                                           G=1
                     WARM-UP TIME Minutes
                                                                                                                         80                                                                                            80
Figure 7. Offset Voltage, RTI, Turn
On Drift                                                                                                                60                                                                                                                          60

                                                                                                                        40                                                                                                                          40

                                                                                                                        20                                                                                                                          20

                                                                                                                        0   10          100       1k       10k      100k                                                                            0

                                                                                                                                                                                                                                                        10   100       1k        10k     100k

                                                                                                                                           FREQUENCY Hz                                                                                                        FREQUENCY Hz

                                                                                                                            Figure 8. Negative PSRR vs.                                                                                                 Figure 9. Positive PSRR vs.
                                                                                                                            Frequency                                                                                                                   Frequency

REV. D                                                                                                                                          5
AD625

                                 40

                                 30                                                                           +VS

INPUT CURRENT nA               20

                                 10

                                 0                                                                                                                  VOUT

                                                                      10V                                     AD625

                                 10

                                 20

                                 30

                                                                                                              VS

                                 40
                                 125 75 25      25        75  125

                                            TEMPERATURE C

                                 Figure 10. Input Bias Current vs.    Figure 11. Overrange and Gain                                                        Figure 12. Gain Overrange Recovery
                                 Temperature                          Switching Test Circuit (G = 8, G = 1)

                                 8.0                                                                                                                       CURRENT NOISE SPECTRAL DENSITY fA/ Hz  100k

AMPLIFIER QUIESCENT CURRENT A                                                          1000

                                 6.0                                  VOLT NSD nV/ Hz                                                                                                             10k

                                                                                         100                  G=1

                                 4.0                                                                          G = 10                                                                                1k

                                                                                         10                   G = 100, 1000

                                 2.0                                                                                                      G = 1000                                                  100
                                                                                         1

                                 0                                                       0.1     10           100 1k           10k                  100k                                            10    1  10  100  1k         10k 100k
                                                                                              1
                                      0  5     10      15        20

                                         SUPPLY VOLTAGE V                                              FREQUENCY Hz                                                                                          FREQUENCY Hz

                                 Figure 13. Quiescent Current vs.                        Figure 14. RTI Noise Spectral                                                                              Figure 15. Input Current Noise
                                 Supply Voltage                                          Density vs. Gain

                                                                                                 +VS
                                                                                                         VS

                                                                                                 AD625             16.2k

                                                                                                    DUT

                                                                                                 1F +VS                          AD712
                                                                                                                           1F  1/2

                                                                                                              1/2                                   16.2k

                                                                                                                AD712

                                                                                                                9.09k                      1F
                                                                                                                                     VS
                                                                                                     G = 1, 10, 100
                                                                                                         G = 1000              1.62M
                                                                                                                                         1.82k
                                                                                                     100 1k

Figure 16. Low Frequency Voltage                                                         Figure 17. Noise Test Circuit                                     Figure 18. Low Frequency Voltage
Noise, G = 1 (System Gain = 1000)                                                                                                                          Noise, G = 1000 (System
                                                                                                                                                           Gain = 100,000)

                                                                                                              6                                                                                                                REV. D
                                                                                            AD625

                                    12 TO 12         G = 100  G = 1000
                                       8 TO 8 G = 1  G = 100  G = 1000

                                       4 TO 4
                                     OUTPUT
                                     STEP V
                                       4 TO 4

                                       8 TO 8 G = 1

                                    12 TO 12         10 20 30 40 50 60 70
                                                   0          SETTLING TIME S

Figure 19. Large Signal Pulse       Figure 20. Settling Time to 0.01%                       Figure 21. Large Signal Pulse
Response and Settling Time, G = 1                                                           Response and Settling Time, G = 100

                                    INPUT                       10k   1k 10k
                                    20V p-p                      1%   10T 1%

                                                               +VS                    VOUT

                                             100k
                                              0.1%

                                                               AD625

                                    1k 500 200
                                    0.1% 0.1% 0.1%

                                                               VS

Figure 22. Large Signal Pulse       Figure 23. Settling Time Test Circuit                   Figure 24. Large Signal Pulse
Response and Settling Time, G = 10                                                          Response and Settling Time,
                                                                                            G = 1000

REV. D                                                7
AD625

THEORY OF OPERATION                                                   The diodes to the supplies are only necessary if input voltages
The AD625 is a monolithic instrumentation amplifier based on          outside of the range of the supplies are encountered. In higher
a modification of the classic three-op-amp approach. Monolithic       gain applications where differential voltages are small, back-to-
construction and laser-wafer-trimming allow the tight matching        back Zener diodes and smaller resistors, as shown in Figure
and tracking of circuit components. This insures the high level       26b, provides adequate protection. Figure 26c shows low cost
of performance inherent in this circuit architecture.                 FETs with a maximum ON resistance of 300  configured to offer
                                                                      input protection with minimal degradation to noise, (5.2 nV/Hz
A preamp section (Q1Q4) provides additional gain to A1 and           compared to normal noise performance of 4 nV/Hz).
A2. Feedback from the outputs of A1 and A2 forces the collec-
tor currents of Q1Q4 to be constant, thereby, impressing the         During differential overload conditions, excess current will flow
input voltage across RG. This creates a differential voltage at the   through the gain sense lines (Pins 2 and 15). This will have no
outputs of A1 and A2 which is given by the gain (2RF/RG + 1)          effect in fixed gain applications. However, if the AD625 is being
times the differential portion of the input voltage. The unity        used in an SPGA application with a CMOS multiplexer, this
gain subtracter, A3, removes any common-mode signal from the          current should be taken into consideration. The current capa-
output voltage yielding a single ended output, VOUT, referred to      bilities of the multiplexer may be the limiting factor in allowable
the potential at the reference pin.                                   overflow current. The ON resistance of the switch should be
                                                                      included as part of RG when calculating the necessary input
The value of RG is the determining factor of the transconduc-         protection resistance.
tance of the input preamp stage. As RG is reduced for larger
gains the transconductance increases. This has three important                                                          +VS
advantages. First, this approach allows the circuit to achieve a
very high open-loop gain of (3 108 at programmed gains  500)                      1.4k   FD333 FD333                  AD625           VOUT
thus reducing gain related errors. Second, the gain-bandwidth              +IN
product, which is determined by C3, C4, and the input trans-                                                 RF
conductance, increases with gain, thereby, optimizing frequency                     1.4k                     RG
response. Third, the input voltage noise is reduced to a value             IN                               RF
determined by the collector current of the input transistors
(4 nV/Hz).                                                                                 FD333 FD333

INPUT PROTECTION                                                                                                                   VS
Differential input amplifiers frequently encounter input voltages
outside of their linear range of operation. There are two consid-          Figure 26a. Input Protection Circuit
erations when applying input protection for the AD625; 1) that
continuous input current must be limited to less than 10 mA                                                             +VS
and 2) that input voltages must not exceed either supply by
more than one diode drop (approximately 0.6 V @ 25C).                                     FD333         FD333

Under differential overload conditions there is (RG + 100)  in                        500
series with two diode drops (approximately 1.2 V) between the              +IN
plus and minus inputs, in either direction. With no external protec-
tion and RG very small (i.e., 40 ), the maximum overload                                   1N5837A       RF
voltage the AD625 can withstand, continuously, is approximately
2.5 V. Figure 26a shows the external components necessary to                                                     RG   AD625           VOUT
protect the AD625 under all overload conditions at any gain.                               1N5837A

                                                                                                                    RF

                                                                                      500
                                                                           IN

                                                                                                         FD333

                       +VS                                                                                               FD333
                                                                                                                                               VS

                                                                           Figure 26b. Input Protection Circuit for G > 5

                       +

             50A       VB   50A                                                                                                  +VS
                                                                                                                FD333
                       

                   A1       A2                10k                                                        FD333
             C3                  C4
                                              10k  SENSE                   +IN
                                     10k      +IN  VO                                                2k
                                                   REF
                                                                                       2N5952            RF

              GAIN          GAIN     10k                                                                 RG             AD625           VOUT
             DRIVE          DRIVE

                                                                                                         RF

         50          RF RF                50
IN                     RG
             Q1, Q3         Q2, Q4                                         IN
                                                                                                     2k
              GAIN GAIN                                                                                  FD333
             SENSE SENSE                                                               2N5952
                                                                                                              FD333
       50A                           50A                                                                                       VS

                               VS                                         Figure 26c. Input Protection Circuit

Figure 25. Simplified Circuit of the AD625

                                                                      8                                                                     REV. D
                                                                                                                                                                                                          AD625

Any resistors in series with the inputs of the AD625 will degrade                                            RTO NOISE                                                                                RTO OFFSET VOLTAGE
the noise performance. For this reason the circuit in Figure 26b
should be used if the gains are all greater than 5. For gains less                    VOLTAGE NOISE nV Hz  300                                                               MULTIPLYING FACTOR
than 5, either the circuit in Figure 26a or in Figure 26c can be                                                                                                              3
used. The two 1.4 k resistors in Figure 26a will degrade the
noise performance to:                                                                                        200

                                                                                                                                                                              2
                                                                                                             100

        4 kTRext +(4 nV/ Hz )2 = 7.9 nV / Hz

RESISTOR PROGRAMMABLE GAIN AMPLIFIER                                                                         10k 20k 30k 40k 50k 60k                                                               10k 20k 30k 40k 50k 60k
In the resistor-programmed mode (Figure 27), only three exter-                                                 FEEDBACK RESISTANCE                                                                  FEEDBACK RESISTANCE
nal resistors are needed to select any gain from 1 to 10,000.
Depending on the application, discrete components or a                                MULTIPLYING FACTOR      RTO OFFSET VOLTAGE DRIFT  FREQUENCY Hz  1M                                            BANDWIDTH
pretrimmed network can be used. The gain accuracy and gain                                                   6                                        100k                                                    10k
TC are primarily determined by the external resistors since the                                              5
AD625C contributes less than 0.02% to gain error and under                                                                                             10k                                              20k
5 ppm/C gain TC. The gain sense current is insensitive to                                                   4                                                                                                     50k
common-mode voltage, making the CMRR of the resistor pro-
grammed AD625 independent of the match of the two feedback                                                   3
resistors, RF.                                                                                               2

Selecting Resistor Values                                                                                    1                                                                                     1  10  100             1k
As previously stated each RF provides feedback to the input                                                  10k 20k 30k 40k 50k 60k
stage and sets the unity gain transconductance. These feedback                                                                                                                                     FEEDBACK RESISTANCE
resistors are provided by the user. The AD625 is tested and                                                    FEEDBACK RESISTANCE
specified with a value of 20 k for RF. Since the magnitude of
RTO errors increases with increasing feedback resistance, values                      Figure 28. RTO Noise, Offset, Drift and Bandwidth vs.
much above 20 k are not recommended (values below 10 k                                Feedback Resistance Normalized to 20 k
for RF may lead to instability). Refer to the graph of RTO noise,
offset, drift, and bandwidth (Figure 28) when selecting the                           Table I. Common Gains Nominally Within 0.5% Error
feedback resistors. The gain resistor (RG) is determined by the                       Using Standard 1% Resistors
formula RG = 2 RF/(G l).
                                                                                       GAIN                             RF                                                                                RG
               G  =             2RF  +1
                                RG                                                        1                             20 k                                                                              
                                                                                          2                             19.6 k                                                                            39.2 k
        RF        +INPUT                      RG       INPUT         RF                  5                             20 k                                                                              10 k
                                                                                         10                             20 k                                                                              4.42 k
                  1                                        16                            20                             20 k                                                                              2.1 k
                                                                                         50                             19.6 k                                                                            806
        +GAIN                                                     GAIN                100                              20 k                                                                              402
                                                                                       200                              20.5 k                                                                            205
        SENSE     2                                        15     SENSE                500                              19.6 k                                                                            78.7
                                                                                      1000                              19.6 k                                                                            39.2
          RTI NULL                                               RTO                      4                             20 k                                                                              13.3 k
                          3                                14 NULL                        8                             19.6 k                                                                            5.62 k
                                                                                         16                             20 k                                                                              2.67 k
        +VS                                                13  RTO                       32                             19.6 k                                                                            1.27 k
                          4                                    NULL                      64                             20 k                                                                              634
                                                                                       128                              20 k                                                                              316
          RTI NULL                                                                     256                              19.6 k                                                                            154
                                                                                       512                              19.6 k                                                                            76.8
                             5           A1       A2       12                         1024                              19.6 k                                                                            38.3
        +GAIN DRIVE                                              GAIN DRIVE

               NC 6                                        11
                                                                           VOUT
               REF                       10k      10k
                       7                                   10
                                10k                   10k
                                              A3
                                                           9 +VS
               VS 8            AD625

         Figure 27. AD625 in Fixed Gain Configuration                                 SENSE TERMINAL
                                                                                      The sense terminal is the feedback point for the AD625 output
A list of standard resistors which can be used to set some com-                       amplifier. Normally it is connected directly to the output. If
mon gains is shown in Table I.                                                        heavy load currents are to be drawn through long leads, voltage
                                                                                      drops through lead resistance can cause errors. In these in-
For single gain applications, only one offset null adjust is neces-                   stances the sense terminal can be wired to the load thus putting
sary; in these cases the RTI null should be used.

REV. D                                                                           9
AD625

the I R drops "inside the loop" and virtually eliminating this                     GND VDD VSS                     +IN                      SENSE
error source.                                                                                                                        +VS                        VOUT
                                                                          A0
Typically, IC instrumentation amplifiers are rated for a full 10        A1                                                  AD625
volt output swing into 2 k. In some applications, however, the            EN
need exists to drive more current into heavier loads. Figure 29
shows how a high-current booster may be connected "inside the                             AD7502
loop" of an instrumentation amplifier. By using an external
power boosting circuit, the power dissipated by the AD625 will                                                                       VS                             REFERENCE
remain low, thereby, minimizing the errors induced by self-                                                          IN
heating. The effects of nonlinearities, offset and gain inaccura-
cies of the buffer are reduced by the loop gain of the AD625's
output amplifier.

                   +VS                                                    VS 39k                                            VREF
                                                                                                                +VS
       VIN+     AD625                 SENSE                                                                                                                          0.01F
            RF                               X1                            AD589 1.2V
            RG                                                                                                                                                          R5
                                                                                                                     RFB                      R3                      2k

                                                                                 MSB                                       C1      +VS        20k                     1/2
                                                                        DATA                                                                                                 AD712
       RF                                        RI                   INPUTS                                                OUT 1
                                                                                                                            OUT 2                                      VS
       VIN                                                                       LSB   AD7524                                     1/2         R4
                                 VS                                                   8-BIT DAC                                       AD712  10k
                                                                                   CS
                                      REFERENCE                                                                                                        5k
                                                                                   WR

Figure 29. AD625 /Instrumentation Amplifier with Output
Current Booster

REFERENCE TERMINAL                                                                 Figure 30. Software Controllable Offset
The reference terminal may be used to offset the output by up
to 10 V. This is useful when the load is "floating" or does not     An instrumentation amplifier can be turned into a voltage-to-
share a ground with the rest of the system. It also provides a        current converter by taking advantage of the sense and reference
direct means of injecting a precise offset. However, it must be       terminals as shown in Figure 31.
remembered that the total output swing is 10 volts, from
ground, to be shared between signal and reference offset.                              VIN+                          AD625        SENSE
                                                                                            RF
The AD625 reference terminal must be presented with nearly                                  RG                                                   +VX
zero impedance. Any significant resistance, including those                                 RF                                                    R1
caused by PC layouts or other connection techniques, will in-                                                                                                    IL
crease the gain of the noninverting signal path, thereby, upset-                       VIN
ting the common-mode rejection of the in-amp. Inadvertent                                                                                   AD711
thermocouple connections created in the sense and reference
lines should also be avoided as they will directly affect the out-                                                                            LOAD
put offset voltage and output offset voltage drift.
                                                                                   Figure 31. Voltage-to-Current Converter
In the AD625 a reference source resistance will unbalance the
CMR trim by the ratio of 10 k/RREF. For example, if the refer-        By establishing a reference at the "low" side of a current setting
ence source impedance is 1 , CMR will be reduced to 80 dB             resistor, an output current may be defined as a function of input
(10 k/1  = 80 dB). An operational amplifier may be used to            voltage, gain and the value of that resistor. Since only a small
provide the low impedance reference point as shown in Figure          current is demanded at the input of the buffer amplifier A1, the
30. The input offset voltage characteristics of that amplifier will   forced current IL will largely flow through the load. Offset and
add directly to the output offset voltage performance of the          drift specifications of A2 must be added to the output offset and
instrumentation amplifier.                                            drift specifications of the In-Amp.

The circuit of Figure 30 also shows a CMOS DAC operating in           INPUT AND OUTPUT OFFSET VOLTAGE
the bipolar mode and connected to the reference terminal to           Offset voltage specifications are often considered a figure of
provide software controllable offset adjustments. The total offset    merit for instrumentation amplifiers. While initial offset may be
range is equal to (VREF/2 R5/R4), however, to be symmetri-        adjusted to zero, shifts in offset voltage due to temperature
cal about 0 V R3 = 2 R4.                                            variations will cause errors. Intelligent systems can often correct
                                                                      for this factor with an autozero cycle, but this requires extra
The offset per bit is equal to the total offset range divided by 2N,  circuitry.
where N = number of bits of the DAC. The range of offset for
Figure 30 is 120 mV, and the offset is incremented in steps of
0.9375 mV/LSB.

                                                                    10                                                                                              REV. D
                                                                                                                                                                                                 AD625

Offset voltage and offset voltage drift each have two compo-           in distributed stray capacitances. In many applications shielded
nents: input and output. Input offset is that component of offset      cables are used to minimize noise. This technique can create
that is generated at the input stage. Measured at the output it is
directly proportional to gain, i.e., input offset as measured at the                     +INPUT                         +VS
output at G = 100 is 100 times greater than that measured at
G = 1. Output offset is generated at the output and is constant                                         RF                                                                                       SENSE
for all gains.
                                                                                     100  AD711         RG AD625                                                                                                               VOUT
The input offset and drift are multiplied by the gain, while the
output terms are independent of gain, therefore, input errors                                           RF
dominate at high gains and output errors dominate at low gains.
The output offset voltage (and drift) is normally specified at                           INPUT                                                                                                                     REFERENCE
G = 1 (where input effects are insignificant), while input offset                                                                                                                                VS
(and drift) is given at a high gain (where output effects are negli-
gible). All input-related parameters are specified referred to the     Figure 32. Common-Mode Shield Driver
input (RTI) which is to say that the effect on the output is "G"
times larger. Offset voltage vs. power supply is also specified as     common-mode rejection errors unless the shield is properly
an RTI error.                                                          driven. Figures 32 and 33 show active data guards which are
                                                                       configured to improve ac common-mode rejection by "boot-
By separating these errors, one can evaluate the total error inde-     strapping" the capacitances of the input cabling, thus minimiz-
pendent of the gain. For a given gain, both errors can be com-         ing differential phase shift.
bined to give a total error referred to the input (RTI) or output
(RTO) by the following formula:                                                 +INPUT                     +VS
                                                                                AD712
Total Error RTI = input error + (output error/gain)                                                     AD625
                                                                       100                                                                                                                       SENSE
Total Error RTO = (Gain input error) + output error                                                                                                                                                              VOUT
                                                                       100                          RF
The AD625 provides for both input and output offset voltage                                         RG                                                                                           REFERENCE
adjustment. This simplifies nulling in very high precision appli-                         VS RF
cations and minimizes offset voltage effects in switched gain
applications. In such applications the input offset is adjusted                 INPUT                            VS
first at the highest programmed gain, then the output offset is
adjusted at G = 1. If only a single null is desired, the input offset           Figure 33. Differential Shield Driver
null should be used. The most additional drift when using only
the input offset null is 0.9 V/C, RTO.                               GROUNDING
                                                                       In order to isolate low level analog signals from a noisy digital
COMMON-MODE REJECTION                                                  environment, many data-acquisition components have two or
Common-mode rejection is a measure of the change in output             more ground pins. These grounds must eventually be tied to-
voltage when both inputs are changed by equal amounts. These           gether at one point. It would be convenient to use a single
specifications are usually given for a full-range input voltage        ground line, however, current through ground wires and pc runs
change and a specified source imbalance.                               of the circuit card can cause hundreds of millivolts of error.
                                                                       Therefore, separate ground returns should be provided to mini-
In an instrumentation amplifier, degradation of common-mode            mize the current flow from the sensitive points to the system
rejection is caused by a differential phase shift due to differences   ground (see Figure 34). Since the AD625 output voltage is
                                                                       developed with respect to the potential on the reference termi-
                                                                       nal, it can solve many grounding problems.

                 AD7502                                                 AD583   STATUS
                                                                       SAMPLE   ANALOG
          INPUT           AD625                                                              AD574A
        SIGNAL                                                            AND      OUT
                                  VS                                    HOLD                   A/D
                          +VS                                                       +VS   CONVERTER
                                                                       VS +VS
                                       HOLD
                                         CAP

                                                                                                        VLOGIC

                                                                                VS

                 +VS VS                                                                                 DIGITAL
                                                                                                        COMMON

                                                                                                                                                                                   ANALOG POWER
                                                                                                                                                                                         GROUND

                 Figure 34. Basic Grounding Practice for a Data Acquisition System

REV. D                                 11
AD625

GROUND RETURNS FOR BIAS CURRENTS                                              high thermoelectric potential (about 35 VC). This means that
Input bias currents are those currents necessary to bias the input            care must be taken to insure that all connections (especially
transistors of a dc amplifier. There must be a direct return path             those in the input circuit of the AD625) remain isothermal. This
for these currents, otherwise they will charge external capaci-               includes the input leads (1, 16) and the gain sense lines (2, 15).
tances, causing the output to drift uncontrollably or saturate.               These pins were chosen for symmetry, helping to desensitize the
Therefore, when amplifying "floating" input sources such as                   input circuit to thermal gradients. In addition, the user should
transformers, or ac-coupled sources, there must be a dc path                  also avoid air currents over the circuitry since slowly fluctuating
from each input to ground as shown in Figure 35.
                                                                                                     GND VDD VSS

                   +VS

                                                             SENSE
             RF

             RG    AD625                                            VOUT                                                                   +VS

             RF                                                                        15 16

                                                                    LOAD                            AD7502

                          REFERENCE                                                                                                                                                  10 VOUT
                                                                                                                                                                                    9
                                                                    TO POWER                                                               AD625

                   VS                                              SUPPLY             14                                                     VS

                                                                    GROUND          +                                                                       0.1F LOW
                                                                                                                                                            LEAKAGE
                                                                              VIN      13

Figure 35a. Ground Returns for Bias Currents with                                   
Transformer Coupled Inputs
                                                                                                                                                                        1k 11

                                                                                                                                                                AD711       12

                   +VS

                                                             SENSE
             RF

             RG    AD625                                            VOUT                VDD
                                                                                        VSS
                                                                                       GND                                                                             AD7510DIKD

             RF                                                     LOAD

                          REFERENCE

                                                                    TO POWER                  200s

                   VS                                              SUPPLY          ZERO PULSE      A1                        A2           A3           A4

                                                                    GROUND

                                                                                                            Figure 36. Auto-Zero Circuit

Figure 35b. Ground Returns for Bias Currents with                             thermocouple voltages will appear as "flicker" noise. In SPGA
Thermocouple Input                                                            applications relay contacts and CMOS mux leads are both
                                                                              potential sources of additional thermocouple errors.
                   +VS

                          SENSE                                               The base emitter junction of an input transistor can rectify out
                                                                              of band signals (i.e., RF interference). When amplifying small
             RF                                                               signals, these rectified voltages act as small dc offset errors. The
                                                                              AD625 allows direct access to the input transistors' bases and
             RG    AD625                                            VOUT      emitters enabling the user to apply some first order filtering to
                                                                              these unwanted signals. In Figure 37, the RC time constant
             RF                                                     LOAD      should be chosen for desired attenuation of the interfering signals.
                                                                              In the case of a resistive transducer, the capacitance alone work-
                          REFERENCE                                           ing against the internal resistance of the transducer may suffice.

       100k  100k  VS                                              TO POWER
                                                                      SUPPLY
                                                                     GROUND

Figure 35c. Ground Returns for Bias Currents with AC                                          RF                                           RG                                   RF
Coupled Inputs
                                                                                                         FILTER
                                                                                                            CAP  R                +IN                       R      FILTER

AUTOZERO CIRCUITS                                                                                                                               IN                    CAP
In many applications it is necessary to maintain high accuracy.
At room temperature, offset effects can be nulled by the use of                                            C                                                               C
offset trimpots. Over the operating temperature range, however,                                                            1                                16 IN
offset nulling becomes a problem. For these applications the                                                                                                15 GAIN SENSE
autozero circuit of Figure 36 provides a hardware solution.                                                        +IN
                                                                                                    +GAIN SENSE 2                                                 RTO
                                                                                                                                                            14 NULL
                                                                                                          RTI NULL
                                                                                                                           3                                13  RTO
                                                                                                                                                                NULL
                                                                                                         +V
OTHER CONSIDERATIONS                                                                                                       4           A1      A2           12 GAIN DRIVE
One of the more overlooked problems in designing ultralow-
drift dc amplifiers is thermocouple induced offset. In a circuit                                          RTI NULL                                               SENSE
comprised of two dissimilar conductors (i.e., copper, kovar), a                                                            5                                11
current flows when the two junctions are at different tempera-
tures. When this circuit is broken, a voltage known as the                                          +GAIN DRIVE                   10k          10k                      VOUT
"Seebeck" or thermocouple emf can be measured. Standard IC                                                         NC 6
lead material (kovar) and copper form a thermocouple with a                                                                       10k              10k      10
                                                                                                                  REF                      A3                    VOUT
                                                                                                                           7
                                                                                                                                  AD625                     9 +VS
                                                                                                                  VS 8

                                                                                              Figure 37. Circuit to Attenuate RF Interference

                                                                              12                                                                                                  REV. D
                                                                                                                                            AD625

These capacitances may also be incorporated as part of the                                                           INPUT                 AD625
external input protection circuit (see section on Input Protec-
tion). As a general practice every effort should be made to                                                           GAIN
match the extraneous capacitance at Pins 15 and 2, and Pins 1                                                        SENSE
and 16, to preserve high ac CMR.
                                                                                               CS-OUT            20k GAIN
SOFTWARE PROGRAMMABLE GAIN AMPLIFIER                                                                                        DRIVE
An SPGA provides the ability to externally program precision
gains from digital inputs. Historically, the problem in systems                                                15.6k
requiring electronic switching of gains has been the ON resis-
tance (RON) of the multiplexer, which appears in series with the                               RON             3.9k                    10k
gain setting resistor RG. This can result in substantial gain errors                                                                                10k
and gain drifts. The AD625 eliminates this problem by making
the gain drive and gain sense pins available (Pins 2, 15, 5, 12;                         COUT          IS  CS  975k
see Figure 39). Consequently the multiplexer's ON resistance is
removed from the signal current path. This transforms the ON                                  IOUT                                                      12-BIT
resistance error into a small nullable offset error. To clarify this                                                                                      DAS
point, an error budget analysis has been performed in Table II                  VIN            CS-OUT          650k                VS
based on the SPGA configuration shown in Figure 39.
                                                                                      +

                                                                                               RON             975k

                                                                                                                                            10k

                                                                                         COUT  IOUT    IS  CS  3.9k                    10k

                                                                                                                     +GAIN

                                                                                                               15.6k DRIVE

                                                                                                               20k +GAIN
                                                                                                                        SENSE

                                                                                                                     +INPUT

        AD7502                                                                         Figure 39. SPGA with Multiplexer Error Sources

                TTL/DTL TO CMOS LEVEL TRANSLATOR                                Figure 39 shows a complete SPGA feeding a 12-bit DAS with a
                                                                                0 V10 V input range. This configuration was used in the error
VSS                                                                         A0  budget analysis shown in Table II. The gain used for the RTI
                                                                                calculations is set at 16. As the gain is changed, the ON resis-
VDD                             DECODER/DRIVER                              A1  tance of the multiplexer and the feedback resistance will change,
                                                                                which will slightly alter the values in the table.

GND                                                                         EN

                                                                                         Table II. Errors Induced by Multiplexer to an SPGA

                3.9k 975 650 975 3.9k                                           Induced              Specifications                         Voltage Offset
                                                                                                                                             Induced RTI
        20k     15.6k                                 15.6k  20k                Error          AD625C AD7520KN Calculation

                                                                                RTI Offset     Gain Sense Switch         40 nA 170  =     6.8 V
                                                                                Voltage                                  6.8 V
                    +INPUT                    INPUT                                           Offset      Resistance

                                                                                               Current 170

                             1                        16                                       40 nA
              +GAIN                                           GAIN
             SENSE                                            SENSE             RTI Offset     Gain Sense Differential   60 nA 6.8  =     0.41 V
                                                                                Voltage                                  0.41 V
                             2                        15                                       Current Switch
             RTI NULL
                                                           RTO NULL                            60 nA       Resistance
                             3                        14
          +VS                                                                                              6.8
                                                                       VS
                             4       A1  A2           13                        RTO Offset Feedback        Differential 2 (0.2 nA 20 k)   0.5 V
             RTI NULL                                                                                      Leakage = 8 V/16
                                10k      10k               RTO NULL             Voltage Resistance         Current (IS)2
                             5                                                                   20 k1     +0.2 nA
        +GAIN DRIVE                                   12
                                10k              10k        GAIN DRIVE                                    0.2 nA
                       NC 6              A3
                     REF                              11
                                AD625                                 VOUT
                             7
                                                      10
                      VS 8
                                                       9 +VS

                                                                                RTO Offset Feedback        Differential  2 (1 nA 20 k)    2.5 V
                                                                                                                         = 40 V/16
                   Figure 38. SPGA in a Gain of 16                              Voltage Resistance         Leakage
                                                                                                 20 k1
Figure 38 shows an AD625 based SPGA with possible gains of                                                 Current
1, 4, 16, 64. RG equals the resistance between the gain sense                                              (IOUT)2
lines (Pins 2 and 15) of the AD625. In Figure 38, RG equals                                                +1 nA
the sum of the two 975  resistors and the 650  resistor, or
2600 . RF equals the resistance between the gain sense and the                                             1 nA
gain drive pins (Pins 12 and 15, or Pins 2 and 5), that is RF
equals the 15.6 k resistor plus the 3.9 k resistor, or 19.5 k.                  Total error induced by a typical CMOS multiplexer           10.21 A
The gain, therefore equals:                                                     to an SPGA at +25C

                2RF +1= 2(19.5 k) +1=16                                         NOTES
                RG                   (2.6 k)                                     1The resistor for this calculation is the user-provided feedback resistance (RF).
                                                                                   20 k is recommended value (see Resistor Programmable Gain Amplifier section).
As the switches of the differential multiplexer proceed synchro-                 2The leakage currents (IS and IOUT) will induce an offset voltage, however, the offset
nously, RG and RF change, resulting in the various programmed                      will be determined by the difference between the leakages of each "half'' of the
gain settings.                                                                     differential multiplexer. The differential leakage current is multiplied by the
                                                                                   feedback resistance (see Note 1), to determine offset voltage. Because differential
                                                                                   leakage current is not a parameter specified on multiplexer data sheets, the most
                                                                                   extreme difference (one most positive and one most negative) was used for the
                                                                                   calculations in Table II. Typical performance will be much better.

                                                                                **The frequency response and settling will be affected by the ON resistance and
                                                                                   internal capacitance of the multiplexer. Figure 40 shows the settling time vs.
                                                                                   ON resistance at different gain settings for an AD625 based SPGA.

                                                                                **Switch resistance and leakage current errors can be reduced by using relays.

REV. D                                                                          13
AD625

                 1000                       RON = 1k                    3) Begin all calculations with G0 = 1 and RF0 = 0.
                  800                                                      RF1 = (20 k RF0) (11/4): RF0 = 0  RF1 = 15 k
SETTLING TIME s 400                 RON = 500                            RF2 = [20 k (RF0 + RF1)] (14/16):
                                                                                   RF0 + RF1 = 15 k  RF2 = 3.75 k
                  200                                     RON = 200         RF3 = [20 k (RF0 + RF1 + RF2)] (116/64):
                  100                                                              RF0 + RF1 + RF2 = 18.75 k  RF3 = 937.5
                                                   RON = 0
                    80                                                  4) The center resistor (RG of the highest gain setting), is deter-
                          4  16       64           256       1024 4096     mined last. Its value is the remaining resistance of the 40 k
                    40                                                     string, and can be calculated with the equation:

                    20                                                                                                                             M
                    10
                                                                                         RG = (40 k 2 RFj )
                      8
                                                                                                                                                 j =0
                      4
                                                                                      RG = 40 k 2 (RF0 + RF1 + RF2 + RF3 )
                      2                                                                         40 k 39.375 k = 625

                      1                                                 5) If different resistor values are desired, all the resistors in the
                       1                                                   network can be scaled by some convenient factor. However,
                                                                           raising the impedance will increase the RTO errors, lowering
                                      GAIN                                 the total network resistance below 20 k can result in ampli-
                                                                           fier instability. More information on this phenomenon is
Figure 40. Time to 0.01% of a 20 V Step Input for                          given in the RPGA section of the data sheet. The scale factor
SPGA with AD625                                                            will not affect the unity gain feedback resistors. The resistor
                                                                           network in Figure 38 has a scaling factor of 650/625 = 1.04,
DETERMINING SPGA RESISTOR NETWORK VALUES                                   if this factor is used on RF1, RF2, RF3, and RG, then the resis-
The individual resistors in the gain network can be calculated             tor values will match exactly.
sequentially using the formula given below. The equation deter-
mines the resistors as labeled in Figure 41. The feedback resis-        6) Round off errors can be cumulative, therefore, it is advised to
tors and the gain setting resistors are interactive, therefore; the        carry as many significant digits as possible until all the values
formula must be a series where the present term is dependent on            have been calculated.
the preceding term(s). The formula
                                                                                                  AD75xx
                    RFi +1 = (20 k 1              Gi     )  G0 = 1
                                                             RF0 = 0
                                       RFj ) (1   Gi =1

                             j =0

can be used to calculate the necessary feedback resistors for any       TO GAIN SENSE              RF2          RFN RFG RFN  RF2       TO GAIN SENSE
set of gains. This formula yields a network with a total resistance            (PIN 2)                                                       (PIN 15)
of 40 k. A dummy variable (j) serves as a counter to keep a
running total of the preceding feedback resistors. To illustrate                              20k                                 20k
how the formula can be applied, an example similar to the
calculation used for the resistor network in Figure 38 is exam-
ined below.

1) Unity gain is treated as a separate case. It is implemented                                     RF1
   with separate 20 k feedback resistors as shown in Figure 41.
   It is then ignored in further calculations.                                CONNECT IF UNITY                                            CONNECT IF UNITY
                                                                               GAIN IS DESIRED                                             GAIN IS DESIRED
2) Before making any calculations it is advised to draw a resistor
   network similar to the network in Figure 41. The network                                     TO GAIN DRIVE                TO GAIN DRIVE
   will have (2 M) + 1 resistors, where M = number of gains.                                         (PIN 5)                    (PIN 12)
   For Figure 38 M = 3 (4, 16, 64), therefore, the resistor string
   will have seven resistors (plus the two 20 k "side" resistors              Figure 41. Resistors for a Gain Setting Network
   for unity gain).

                                                                        14                                                      REV. D
                                                                                                                                                                               AD625

                                                             OUTLINE DIMENSIONS

                                                          Dimensions shown in inches and (mm).

                            16-Lead Plastic DIP (N-16)                                                                            16-Lead Ceramic DIP (D-16)

                            0.755 (19.18)                                                                                          0.430
                            0.745 (18.93)                                                                                         (10.922)

                       16                  9 0.26 (6.61)                                                   0.040R 16                                 9
                         1                 8 0.24 (6.1)                                                                                                   0.265 0.290 0.010
                                                                                              0.310 0.01                                                  (6.73) (7.37 0.254)
        PIN 1                                             0.306 (7.78)                        7.874 0.254)
                                                          0.294 (7.47)                                                                               8
                                                                                                                               1

0.17 (4.32)                                                            0.14 (3.56)                                                PIN 1                                        0.300
       MAX                                                             0.12 (3.05)                                                                                             (7.62)
                                                                                                                                     0.800 0.010                               REF
                                                          0.012 (0.305)                                                              20.32 0.254
                                                          0.008 (0.203)
0.175 (4.45)                               SEATING                                              0.095 (2.41)                                         0.035 0.01                        0.085 (2.159)
0.12 (3.05)                                PLANE                                                                                                     (0.889 0.254)
                                                                                              0.125 (3.175)
        0.02 (0.508) 0.015 (2.67) 0.065 (1.66)                                                            MIN                                              0.180 0.03
                                                                                                                                                           (4.57 0.762)
        0.015 (0.381) 0.095 (2.42) 0.045 (1.15)                                               0.047 0.007
                                                                                               (1.19 0.18)                                                SEATING
                                                                                                                                  0.017  +0.003           PLANE                0.010 0.002
                                                                                                                                         0.002                                (0.254 0.05)
                                                                                                                                                     0.100 (254)
                                                                                                                                  0.43   +0.076      BSC
                                                                                                                                         0.05

                                                                                                                                  0.700 (17.78) BSC

                                                          20-Terminal Leadless Chip Carrier (E-20A)

                                                          0.082 0.018               0.350  0.008  SQ
                                                          (2.085 0.455)             (8.89  0.20)
                                                                                                        0.20  45
                                                                            0.050   19            3     (0.51  45)
                                                                           (1.27)
                                                                                    18 20         4          REF

                                                                                           1                 0.025 0.003
                                                                                                            (0.635 0.075)
                                                                                        BOTTOM
                                                                                          VIEW

                                                                                    14            8

                                                                                    13               9

                                                                                                        0.040  45
                                                                                                        (1.02  45)

                                                                                                        REF 3 PLCS

REV. D                                                                                  15
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

AD883B器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved