电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AD8361

器件型号:AD8361
器件类别:模拟器件
文件大小:306.74KB,共0页
厂商名称:AD [Analog Devices]
厂商官网:http://www.analog.com/
下载文档

器件描述

SPECIALTY ANALOG CIRCUIT,

专业模拟电路,

参数

AD8361功能数量 1
AD8361端子数量 8
AD8361最大工作温度 85 Cel
AD8361最小工作温度 -40 Cel
AD8361最大供电/工作电压 5.5 V
AD8361最小供电/工作电压 2.7 V
AD8361额定供电电压 3 V
AD8361加工封装描述 MO-187-AA, MSOP-8
AD8361状态 ACTIVE
AD8361工艺 BIPOLAR
AD8361包装形状 SQUARE
AD8361包装尺寸 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
AD8361表面贴装 Yes
AD8361端子形式 GULL WING
AD8361端子间距 0.6500 mm
AD8361端子涂层 锡 铅
AD8361端子位置
AD8361包装材料 塑料/环氧树脂
AD8361温度等级 INDUSTRIAL
AD8361模拟IC其它类型 ANALOG 电路

文档预览

AD8361器件文档内容

a                                                                                                         LF to 2.5 GHz
                                                                                                      TruPwrTM Detector

                                                                                                                       AD8361

FEATURES                                                                            FUNCTIONAL BLOCK DIAGRAMS
Calibrated RMS Response                                                                              micro_SOIC
Excellent Temperature Stability
Up to 30 dB Input Range at 2.5 GHz                                            RFIN               2 i             INTERNAL FILTER  VPOS
700 mV rms, 10 dBm re 50  Maximum Input                                     PWDN                                                  FLTR
0.25 dB Linear Response Up to 2.5 GHz                                               TRANS-                            AD8361
Single Supply Operation: 2.7 V to 5.5 V                                             CONDUCTANCE
Low Power: 3.3 mW at 3 V Supply                                                     CELLS                 ERROR         7.5
Rapid Power-Down to Less than 1 A                                                                         AMP          BUFFER
                                                                                                 2 i
APPLICATIONS                                                                                                                      VRMS
Measurement of CDMA, W-CDMA, QAM, Other
                                                                                                BAND-GAP                 ADD
   Complex Modulation Waveforms                                                                REFERENCE               OFFSET
RF Transmitter or Receiver Power Measurement
                                                                                                                                  SREF

                                                                                                                                  COMM

                                                                                                                 IREF

PRODUCT DESCRIPTION                                                                                   SOT-23-6L
The AD8361 is a mean-responding power detector for use in high-
frequency receiver and transmitter signal chains, up to 2.5 GHz.            RFIN                 2 i             INTERNAL FILTER  VPOS
It is very easy to apply. It requires only a single supply between                                                                FLTR
2.7 V and 5.5 V, power supply decoupling capacitor and an                           TRANS-                ERROR      AD8361
input coupling capacitor in most applications. The output is a                      CONDUCTANCE           AMP                     VRMS
linear-responding dc voltage with a conversion gain of 7.5 V/V rms.                 CELLS                                  7.5
An external filter capacitor can be added to increase the averag-                                                         BUFFER
ing time constant.                                                                               2 i

               3.0                                                                              BAND-GAP
                                                                                               REFERENCE
               2.8                                                          PWDN

               2.6    SUPPLY

                      REFERENCE MODE                                                                                              COMM

               2.4

V rms Volts  2.2                                                          The AD8361 is intended for true power measurement of simple
                               INTERNAL                                     and complex waveforms. The device is particularly useful for
                                                                            measuring high crest-factor (high peak-to-rms ratio) signals, such
               2.0 REFERENCE MODE                                           as CDMA and W-CDMA.
               1.8
                                                                            The AD8361 has three operating modes to accommodate a
               1.6                                                          variety of analog-to-digital converter requirements:

               1.4                                                          1. Ground referenced mode, in which the origin is zero;

               1.2                                   GROUND                 2. Internal reference mode, which offsets the output 350 mV
                                              REFERENCE MODE                   above ground;

               1.0                                                          3. Supply reference mode, which offsets the output to VS/7.5.
                                                                            The AD8361 is specified for operation from 40C to +85C and
               0.8                                                          is available in 8-lead micro_SOIC and 6-lead SOT packages.
                                                                            It is fabricated on a proprietary high fT silicon bipolar process.
               0.6

               0.4

               0.2

               0.0    0.1                0.2   0.3     0.4    0.5
                   0

                                         RFIN V rms

Figure 1. Output in the Three Reference Modes, Supply 3 V,
Frequency 1.9 GHz (SOT-23-6L Package Ground Reference
Mode Only)

TruPwr is a trademark of Analog Devices, Inc.

REV. A                                                                      One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Information furnished by Analog Devices is believed to be accurate and      Tel: 781/329-4700 World Wide Web Site: http://www.analog.com
reliable. However, no responsibility is assumed by Analog Devices for its
use, nor for any infringements of patents or other rights of third parties  Fax: 781/326-8703                     Analog Devices, Inc., 2000
which may result from its use. No license is granted by implication or
otherwise under any patent or patent rights of Analog Devices.
AD8361SPECIFICATIONS (TA = 25C, VS = 3 V, fRF = 900 MHz, ground reference output mode, unless otherwise
                                                              noted.)

Parameter                                         Condition                                         Min Typ Max Unit

SIGNAL INPUT INTERFACE                            (Input RFIN)                                                       2.5                      GHz
   Frequency Range1                                                                                      390                                  mV rms
   Linear Response Upper Limit                    VS = 3 V                                               4.9                                  dBm
                                                  Equivalent dBm re 50                                   660                                  mV rms
   Input Impedance2                               VS = 5 V                                               9.4                                  dBm
                                                  Equivalent dBm re 50                                   2251                                 pF

RMS CONVERSION                                    (Input RFIN to Output V rms)                                                                V/V rms
   Conversion Gain                                                                                                                            V/V rms
                                                                                                         7.5
   Dynamic Range                                                                                                                              dB
       0.25 dB Error4                            fRF = 100 MHz, VS = 5 V                           6.5                                 8.5   dB
       1 dB Error                                Error Referred to Best Fit Line3                                                            dB
       2 dB Error                                                                                                                            dB
                                                  CW Input, 40C < TA < +85C                           14                                   dB
      Intercept-Induced Dynamic                                                                                                               dB
        Range Reduction5, 6                       CW Input, 40C < TA < +85C                           23                                   dB
                                                                                                                                              dB
   Deviation from CW Response                     CW Input, 40C < TA < +85C                           26                                   dB
                                                                                                                                              dB
                                                  CW Input, VS = 5 V, 40C < TA < +85C                 30
                                                                                                                                              V
                                                  Internal Reference Mode                                1                                    mV
                                                                                                                                              mV
                                                  Supply Reference Mode, VS = 3.0 V                      1                                    mV
                                                                                                                                              mV
                                                  Supply Reference Mode, VS = 5.0 V                      1.5                                  mV
                                                                                                                                              V
                                                  5.5 dB Peak-to-Average Ratio (IS95 Reverse Link)       0.2
                                                                                                                                              V
                                                  12 dB Peak-to-Average Ratio (W-CDMA 4 Channels)        1.0                                  V
                                                                                                                                              s
                                                  18 dB Peak-to-Average Ratio (W-CDMA 15 Channels)       1.2                                  s
                                                                                                                                              A
OUTPUT INTERCEPT5                                 Inferred from Best Fit Line3                           0
   Ground Reference Mode (GRM)                    0 V at SREF, VS at IREF                                                                     V
                                                  fRF = 100 MHz, VS = 5 V                           50                                 +150  mA
   Internal Reference Mode (IRM)                  0 V at SREF, IREF Open                                                                      A
                                                  fRF = 100 MHz, VS = 5 V                                350                                  A
   Supply Reference Mode (SRM)                    0 V at IREF, 3 V at SREF
                                                  fRF = 100 MHz, VS = 5 V                           300                                 500
POWER-DOWN INTERFACE                              0 V at IREF, VS at SREF
   PWDN HI Threshold                                                                                     400
   PWDN LO Threshold                              2.7  VS  5.5 V, 40C < TA < +85C
   Power-Up Response Time                         2.7  VS  5.5 V, 40C < TA < +85C                590                                 750
                                                  2 pF at FLTR Pin, 224 mV rms at RFIN
   PWDN Bias Current                              100 nF at FLTR Pin, 224 mV rms at RFIN                 VS/7.5

                                                                                                    VS 0.5
                                                                                                                            0.1

                                                                                                                5
                                                                                                                320
                                                                                                                <1

POWER SUPPLIES                                    40C < TA < +85C                                2.7                                 5.5
   Operating Range                                0 mV rms at RFIN, PWDN Input LO7
   Quiescent Current                                                                                     1.1
   Power-Down Current                             GRM or IRM, 0 mV rms at RFIN, PWDN Input HI
                                                                                                         <1
                                                  SRM, 0 mV rms at RFIN, PWDN Input HI
                                                                                                         10 VS

NOTES
1Operation at arbitrarily low frequencies is possible; see Applications section.
2Figure 13 and Figure 40 show impedance vs. frequency for the micro_SOIC and SOT respectively.
3Calculated using linear regression.
4Compensated for output reference temperature drift; see Applications section.
5SOT-23-6L operates in ground reference mode only.
6The available output swing, and hence the dynamic range, is altered by both supply voltage and reference mode; see Figures 35 and 36.
7Supply current is input level dependant; see Figure 12.

Specifications subject to change without notice.

                                                                           2                                                                REV. A
                                                                                                                            AD8361

ABSOLUTE MAXIMUM RATINGS1                                                                      PIN FUNCTION DESCRIPTIONS
Supply Voltage VS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.5 V
SREF, PWDN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0 V, VS                 Pin
IREF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VS 0.3 V, VS     Micro SOT Name Description
RFIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 V rms
                                                                                          1    6 VPOS Supply Voltage Pin. Operational range
  Equivalent Power re 50  . . . . . . . . . . . . . . . . . . . 13 dBm
Internal Power Dissipation2 . . . . . . . . . . . . . . . . . . . . 200 mW                     2.7 V to 5.5 V.

  SOT-23-6L . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170 mW            2    IREF Output Reference Control Pin. Inter-
  micro_SOIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200 mW
Maximum Junction Temperature . . . . . . . . . . . . . . . . . 125C                           nal reference mode enabled when pin
Operating Temperature Range . . . . . . . . . . . 40C to +85C
Storage Temperature Range . . . . . . . . . . . . 65C to +150C                              is left open. Otherwise, this pin should
Lead Temperature Range (Soldering 60 sec) . . . . . . . . . 300C
                                                                                               be tied to VPOS. DO NOT ground this
NOTES
1Stresses above those listed under Absolute Maximum Ratings may cause perma-                   pin.

nent damage to the device. This is a stress rating only; functional operation of the     3    5 RFIN Signal Input Pin. Must be driven from
device at these or any other conditions above those indicated in the operational
section of this specification is not implied. Exposure to absolute maximum rating             an ac-coupled source. The low frequency
conditions for extended periods may affect device reliability.
2Specification is for the device in free air.                                                  real input impedance is 225 .
SOT-23-6L: JA = 230C/W; JC = 92C/W.
micro_SOIC: JA = 200C/W; JC = 44C/W.                                                   4    4 PWDN Power-Down Pin. For the device to

                          PIN CONFIGURATIONS                                                   operate as a detector it needs a logical
                                   micro_SOIC
                                                                                               low input (less than 100 mV). When

                                                                                               a logic high (greater than VS 0.5 V)
                                                                                               is applied, the device is turned off and

                                                                                               the supply current goes to nearly zero

                                                                                               (ground and internal reference mode

                                                                                               less than 1 A, supply reference mode

                                                                                               VS divided by 100 k).

                                                                                          5    2 COMM Device Ground Pin.

        VPOS 1                                                                            6    3 FLTR By placing a capacitor between this pin
          IREF 2
          RFIN 3         AD8361  8 SREF                                                        and VPOS, the corner frequency of the
                                 7 VRMS
        PWDN 4                   6 FLTR                                                        modulation filter is lowered. The on-
                                 5 COMM
                                                                                               chip filter is formed with 27 pF2 k

                                                                                               for small input signals.

                                                                                          7    1 VRMS Output Pin. Near-rail-to-rail voltage

                                                                                               output with limited current drive capa-

                         SOT-23-6L                                                             bilities. Expected load >10 k to ground.

                                                                                          8    SREF Supply Reference Control Pin. To en-

                                                                                               able supply reference mode this pin

        VRMS 1           AD8361     6 VPOS                                                     must be connected to VPOS, other-
        COMM 2                      5 RFIN
        FLTR 3                      4 PWDN                                                     wise it should be connected to COMM

                                                                                               (ground).

                                            ORDERING GUIDE

Model                    Temperature Range                                                     Package Description          Package Option
                         40C to +85C                                                                                     RM-8
AD8361ARM*                                                                                     Tube, 8-Lead micro_SOIC
AD8361ARM-REEL                                                                                 13" Tape and Reel            RT-6
AD8361ARM-REEL7                                                                                7" Tape and Reel
AD8361ART-REEL                                                                                 13" Tape and Reel
AD8361ART-REEL7                                                                                7" Tape and Reel
AD8361-EVAL                                                                                    Evaluation Board micro_SOIC
AD8361ART-EVAL                                                                                 Evaluation Board SOT-23-6L

*Device branded as J3A.

CAUTION                                                                                                                     WARNING!
ESD (electrostatic discharge) sensitive device. Electrostatic charges as high as 4000 V readily
accumulate on the human body and test equipment and can discharge without detection. Although                                                  ESD SENSITIVE DEVICE
the AD8361 features proprietary ESD protection circuitry, permanent damage may occur on
devices subjected to high-energy electrostatic discharges. Therefore, proper ESD precautions are
recommended to avoid performance degradation or loss of functionality.

REV. A                                                                                    3
AD8361Typical Performance Characteristics

                2.8                900MHz                                                                            3.0
                2.6         100MHz                                                                                   2.5
                2.4                                                                                                  2.0
                2.2
OUTPUT Volts  2.0                                          1900MHz                                     ERROR dB   1.5
                1.8                             2.5GHz                                                                1.0
                1.6                                                                                                   0.5
                1.4    0.1  0.2            0.3      0.4               0.5                                                         0.02        MEAN 3 SIGMA             0.4
                1.2                                                                                                      0     (21dBm)                             (+5dBm)
                1.0                                                                                                  0.5                               0.1
                0.8                                                                                                  1.0                            (7dBm)
                0.6                                                                                                  1.5                INPUT V rms
                0.4                                                                                                  2.0
                0.2                                                                                                  2.5
                0.0                                                                                                  3.0

                    0                                                                                                   0.01

                            INPUT V rms

Figure 2. Output vs. Input Level, Frequencies 100 MHz,                                                   Figure 5. Error from Linear Reference vs. Input Level,
900 MHz, 1900 MHz, and 2500 MHz, Supply 2.7 V, Ground                                                    3 Sigma to Either Side of Mean, Sine Wave, Supply 3.0 V,
Reference Mode, micro_SOIC                                                                               Frequency 900 MHz

                5.5                                                         5.5V                                     3.0
                5.0                                                                           5.0V                   2.5
                4.5
                4.0                                                                3.0V                              2.0
                3.5
                3.0                                                      2.7V                                        1.5
                2.5
OUTPUT Volts  2.0    0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8                                                               1.0
                1.5                             INPUT V rms
                1.0                                                                                      ERROR dB  0.5
                0.5
                0.0                                                                                                  0

                    0                                                                                                0.5

                                                                                                                     1.0                MEAN 3 SIGMA
                                                                                                                     1.5

                                                                                                                     2.0

                                                                                                                     2.5          0.02          0.1                    0.6
                                                                                                                               (21dBm)      (7dBm)               (+8.6dBm)
                                                                                                                     3.0
                                                                                                                         0.01            INPUT V rms

Figure 3. Output vs. Input Level, Supply 2.7 V, 3.0 V, 5.0 V,                                            Figure 6. Error from Linear Reference vs. Input Level,
and 5.5 V, Frequency 900 MHz                                                                             3 Sigma to Either Side of Mean, Sine-Wave, Supply 5.0 V,
                                                                                                         Frequency 900 MHz

                5.0                             CW                                                                   3.0
                4.5
                4.0         IS95                                                                                     2.5
                3.5
                3.0         REVERSE LINK
                2.5
                2.0                                                                                                  2.0
                1.5
                1.0                                                                                                  1.5
                0.5
                0.0                                                                                                  1.0                      CW              IS95

OUTPUT Volts      0                                                                                    ERROR dB                                          REVERSE LINK

                                                                                                                     0.5

                                                                                                                     0.0

                                                                         WCDMA                                       0.5                               4-CHANNEL
                                                                4- AND 15-CHANNEL
                                                                                                                     1.0
                       0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8
                                                INPUT V rms                                                        1.5                15-CHANNEL

                                                                                                                     2.0

                                                                                                                     2.5                0.1            0.2        0.6 1.0

                                                                                                                     3.0
                                                                                                                         0.01 0.02

                                                                                                                                         INPUT V rms

Figure 4. Output vs. Input Level with Different Waveforms                                                Figure 7. Error from CW Linear Reference vs. Input with
Sine Wave (CW), IS95 Reverse Link, W-CDMA 4-Channel                                                      Different Waveforms Sine Wave (CW), IS95 Reverse Link,
and W-CDMA 15-Channel, Supply 5.0 V                                                                      W-CDMA 4-Channel and W-CDMA 15-Channel, Supply
                                                                                                         3.0 V, Frequency 900 MHz

                                                                                                    4                                                                    REV. A
                                                                                                                                                                                           AD8361

ERROR dB   3.0                                                                                               ERROR dB            3.0                                             +85C
             2.5                                                                                                                     2.5
             2.0          0.02       MEAN 3 SIGMA                             0.4                                                    2.0           0.02                              40C          0.4
             1.5      (21dBm)                                            (+5dBm)                                                    1.5        (21dBm)                                        (+5dBm)
             1.0                                0.1                                                                                  1.0                                        0.1
             0.5                            (7dBm)                                                                                  0.5                                     (7dBm)
                                INPUT V rms                                                                                                                    INPUT V rms
                0                                                                                                                       0
            0.5                                                                                                                    0.5
            1.0                                                                                                                    1.0
            1.5                                                                                                                    1.5
            2.0                                                                                                                    2.0
            2.5                                                                                                                    2.5
            3.0                                                                                                                    3.0

               0.01                                                                                                                    0.01

Figure 8. Error from CW Linear Reference vs. Input,                                  Figure 11. Output Delta from +25C vs. Input Level,
3 Sigma to Either Side of Mean, IS95 Reverse Link Signal,                            3 Sigma to Either Side of Mean Sine Wave, Supply 3.0 V,
Supply 3.0 V, Frequency 900 MHz                                                      Frequency 1900 MHz, Temperature 40C to +85C

            3.0                                                                                                                     11
            2.5
                                                                                                                                    10                                 VS = 5V

                                                                                                                                                                 INPUT OUT

            2.0                                                                                                                        9                               OF RANGE

            1.5                                                                                                SUPPLY CURRENT mA     8                               40C +25C
                                                                                                                                                                                          +85C
            1.0                                                                                                                        7                VS = 3V

ERROR dB  0.5                                                                                                                                    INPUT OUT

                                                                                                                                       6           OF RANGE

            0                                                                                                                          5
                                                                                                                                                 +25C
            0.5
                                                                                                                                       4
            1.0
                                                            MEAN 3 SIGMA                                                               3 +85C

            1.5

            2.0                                                                                                                       2

            2.5                                                                                                                       1           40C

            3.0                                                                                                                       0  0
                0.01
                          0.02          0.1                                    0.6                                                              0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8
                      (21dBm)      (7dBm)                               (+8.6dBm)
                                                                                                                                                                 INPUT V rms
                                INPUT V rms

Figure 9. Error from CW Linear Reference vs. Input Level,                            Figure 12. Supply Current vs. Input Level, Supplies 3.0 V,
3 Sigma to Either Side of Mean, IS95 Reverse Link Signal,                            and 5.0 V, Temperatures 40C, +25C, and +85C
Supply 5.0 V, Frequency 900 MHz

             3.0                                                                                               250                           +25C                                               1.8
             2.5
             2.0                                                                                                                                       +85C
             1.5
             1.0                                                                                                                                                                                1.6
             0.5
                                                                                                               200                                                                                                    SHUNT CAPACITANCE pF
                0
            0.5                                   +85C                                   SHUNT RESISTANCE                               40C                                                  1.4
            1.0
            1.5                                 40C                                                                                                   +85C
            2.0
ERROR dB  2.5                               0.1                                                             150                                                                              1.2
            3.0                            (7dBm)
                                INPUT V rms                                                                                                                                                                    1.0
               0.01                                                                                            100

                                                                                                                      +25C

                                                                                                                                                                                                                 0.8

                                                                                                                                     40C

                                                                                                                50
                                                                                                                                                                                                                 0.6

                         0.02                                                0.4                                                    0                                                           0.4
                      (21dBm)                                            (+5dBm)
                                                                                                                                       0           500           1000  1500      2000           2500

                                                                                                                                                              FREQUENCY MHz

Figure 10. Output Delta from +25C vs. Input Level,                                  Figure 13. Input Impedance vs. Frequency, Supply 3 V,
3 Sigma to Either Side of Mean Sine Wave, Supply 3.0 V,                              Temperatures 40C, +25C, and +85C, micro_SOIC (See
Frequency 900 MHz, Temperature 40C to +85C                                        Applications for SOT-23-6L Data)

REV. A                                                                               5
AD8361

                          0.03                                                                            0.18
                                                                                                          0.16
                          0.02                                                                            0.14
                                                                                                          0.12
INTERCEPT CHANGE Volts  0.01                                                     GAIN CHANGE V/V rms  0.10

                          0.00                                                                            0.08                    MEAN 3 SIGMA
                                                                                                          0.06
                          0.01                                                                           0.04

                          0.02                MEAN 3 SIGMA                                                0.02
                          0.03
                                                                                                           0.00
                          0.04
                                                                                                          0.02
                          0.05                0  20         40  60  80  100                              0.04                0  20  40        60  80  100
                                      40 20                                                             0.06

                                                                                                                      40 20

                                               TEMPERATURE C                                                                 TEMPERATURE C

Figure 14. Output Reference Change vs. Temperature,                                Figure 17. Conversion Gain Change vs. Temperature,
Supply 3 V, Ground Reference Mode                                                  Supply 3 V, Ground Reference Mode, Frequency 900 MHz

                          0.02                                                                            0.18
                                                                                                          0.16
INTERCEPT CHANGE Volts  0.01                                                                            0.14
                                                                                                          0.12
                          0.00                                                     GAIN CHANGE V/V rms  0.10                    MEAN 3 SIGMA

                          0.01                                                                           0.08
                          0.02                                                                           0.06
                                                                                                          0.04

                                               MEAN 3 SIGMA                                                0.02

                          0.03                0  20         40  60  80  100                               0.00                0  20  40        60  80  100
                                      40 20                                                             0.02
                                                                                                          0.04
                                                                                                          0.06

                                                                                                                      40 20

                                               TEMPERATURE C                                                                 TEMPERATURE C

Figure 15. Output Reference Change vs. Temperature,                                Figure 18. Conversion Gain Change vs. Temperature,
Supply 3 V, Internal Reference Mode (micro_SOIC Only)                              Supply 3 V, Internal Reference Mode, Frequency 900 MHz
                                                                                   (micro_SOIC Only)

                          0.03                                                                            0.18
                                                                                                          0.16
                          0.02                                                                            0.14
                                                                                                          0.12
INTERCEPT CHANGE Volts  0.01

                          0.00                                                     GAIN CHANGE V/V rms  0.10                    MEAN 3 SIGMA
                                                                                                          0.08
                          0.01                                                                           0.06

                          0.02                                                                           0.04
                          0.03
                                               MEAN 3 SIGMA                                               0.02

                                                                                                          0.00

                          0.04                                                                           0.02

                          0.05                0  20         40  60  80  100                              0.04                0  20  40        60  80  100
                                      40 20
                                                                                                          0.06
                                               TEMPERATURE C                                                        40 20

                                                                                                                               TEMPERATURE C

Figure 16. Output Reference Change vs. Temperature,                                Figure 19. Conversion Gain Change vs. Temperature,
Supply 3 V, Supply Reference Mode (micro_SOIC Only)                                Supply 3 V, Supply Reference Mode, Frequency 900 MHz
                                                                                   (micro_SOIC Only)

                                                                              6                                                                       REV. A
                                                                                                                                                  AD8361

              GATE PULSE FOR                                                                     PWDN INPUT
              900MHz RF TONE

                              370mV         500mV PER                                                                     370mV
                              270mV         VERTICAL
                                            DIVISION

                              RF INPUT                                                               500mV PER            270mV
                                                                                                     VERTICAL             RF INPUT
                                                                                                     DIVISION
                                                                                                                            67mV
                                                  67mV
                                                                                                                                          25mV
                                                  25mV                                               2s PER HORIZONTAL DIVISION
                      5s PER HORIZONTAL DIVISION

Figure 20. Output Response to Modulated Pulse Input                                Figure 23. Output Response Using Power-Down Mode
for Various RF Input Levels, Supply 3 V, Modulation                                for Various RF Input Levels, Supply 3 V, Frequency
Frequency 900 MHz, No Filter Capacitor                                             900 MHz, No Filter Capacitor

              GATE PULSE FOR                                                                     PWDN INPUT
              900MHz RF TONE

                              370mV     500mV PER                                                                         370mV
                              270mV     VERTICAL
                                        DIVISION

                              RF INPUT                                                               500mV PER             270mV
                                                                                                     VERTICAL             RF INPUT
                                                                                                     DIVISION
                                                                                                                            67mV
                                                   67mV
                                                                                                                                            25mV
                                                   25mV                                          20s PER HORIZONTAL DIVISION
                      50s PER HORIZONTAL DIVISION

Figure 21. Output Response to Modulated Pulse Input                                Figure 24. Output Response Using Power-Down Mode
for Various RF Input Levels, Supply 3 V, Modulation                                for Various RF Input Levels, Supply 3 V, Frequency
Frequency 900 MHz, 0.01 F Filter Capacitor                                        900 MHz, 0.01 F Filter Capacitor

    HPE3631A                                             TEK TDS784C                   HPE3631A                                                   TEK TDS784C
POWER SUPPLY                                                 SCOPE                 POWER SUPPLY                                                       SCOPE

        C4    C2            AD8361                                 TEK P6204             C4      C2               AD8361                                 TEK P6204
                                                                  FET PROBE        0.01F     100pF                                                      FET PROBE
0.01F 100pF            VPOS SREF                           C5                                                VPOS SREF                            C5
                                                           100pF                                                                                  100pF
                       IREF VRMS                                                                             IREF VRMS

                  C1                    C3                                                           C1                   C3

                       RFIN   FLTR                                                                           RFIN  FLTR

              R1 0.1F  PWDN COMM                                                               R1 0.1F       PWDN COMM
            75                                                                               75

   HP8648B                                                                            HP8648B               HP8110A
   SIGNAL                                                                             SIGNAL                 PULSE
GENERATOR                                                                          GENERATOR
                                                                                                         GENERATOR

Figure 22. Hardware Configuration for Output Response                              Figure 25. Hardware Configuration for Output Response
to Modulated Pulse Input                                                           Using Power-Down Mode

REV. A                                                                        7
AD8361

                           7.8                                                                                          16
                           7.6
                           7.4                                                                                          14
                           7.2
CONVERSION GAIN V/V rms  7.0                           VS = 3V                                                        12
                           6.8
                           6.6                                                      1000                       PERCENT  10
                           6.4                 CARRIER FREQUENCY MHz
                           6.2                                                                                          8
                           6.0
                           5.8                                                                                          6
                           5.6
                                                                                                                        4
                              100
                                                                                                                        2

                                                                                                                        0

                                                                                                                            6.9   7.0   7.2   7.4         7.6              7.8

                                                                                                                                        CONVERSION GAIN V/V rms

Figure 26. Conversion Gain Change vs. Frequency, Supply                                                        Figure 29. Conversion Gain Distribution Frequency
3 V, Ground Reference Mode, Frequency 100 MHz to                                                               100 MHz, Supply 5 V, Sample Size 3000
2500 MHz, Representative Device

                                     SUPPLY            RF                                                                  12
                                                     INPUT                                                                 12

                                                     370mV  500mV PER                                                      10
                                                            VERTICAL
                                                            DIVISION                                                        8

                                                     270mV                                                                  6PERCENT

                                                                        67mV                                                4

                                                                        25mV                                                2
                                           20s PER HORIZONTAL DIVISION
                                                                                                                            0
Figure 27. Output Response to Gating On Power Supply,                                                                              0.32 0.34 0.36 0.38 0.40 0.42 0.44
for Various RF Input Levels, Supply 3 V, Modulation                                                                                                   IREF MODE INTERCEPT Volts
Frequency 900 MHz, 0.01 F Filter Capacitor
                                                                                                               Figure 30. Output Reference, Internal Reference Mode,
                                                                                                               Supply 5 V, Sample Size 3000 (micro_SOIC Only)

                           AD811                  HP8110A                                                               12
                                732                PULSE                                                                12

                                           50  GENERATOR

                                                                                                                        10

                                                                                          TEK TDS784C                   8
                                                                                              SCOPE

      C4                               C2           AD8361                                                     PERCENT  6
0.01F                              100pF
                                               VPOS SREF

                                     C1        IREF VRMS                                       TEK P6204                4
                                                                              C3              FET PROBE

                                               RFIN  FLTR                                 C5
                                                                                          100pF
                             R1      0.1F
                           75                                                                                           2
                                               PWDN COMM

   HP8648B                                                                                                              0
   SIGNAL
GENERATOR                                                                                                                   0.64  0.66  0.68  0.70  0.72             0.74  0.76

                                                                                                                                        SREF MODE INTERCEPT Volts

Figure 28. Hardware Configuration for Output Response                                                          Figure 31. Output Reference, Supply Reference Mode,
to Power Supply Gating Measurements                                                                            Supply 5 V, Sample Size 3000 (micro_SOIC Only)

                                                                                                          8                                                                   REV. A
                                                                                                            AD8361

CIRCUIT DESCRIPTION                                                      eventual loss of square-law conformance. Consequently, the top
The AD8361 is an rms-responding (mean power) detector pro-               end of their response range occurs at a fairly large input level
viding an approach to the exact measurement of RF power that             (about 700 mV rms) while preserving a reasonably accurate
is basically independent of waveform. It achieves this function          square-law response. The maximum usable range is, in practice,
through the use of a proprietary technique in which the outputs          limited by the output swing. The rail-to-rail output stage can
of two identical squaring cells are balanced by the action of a          swing from a few millivolts above ground to less than 100 mV
high-gain error amplifier.                                               below the supply. An example of the output induced limit: given
                                                                         a gain of 7.5 and assuming a maximum output of 2.9 V with a 3 V
The signal to be measured is applied to the input of the first           supply; the maximum input is (2.9 V rms)/7.5 or 390 mV rms.
squaring cell, which presents a nominal (LF) resistance of 225
between the pin RFIN and COMM (connected to the ground                   Filtering
plane). Since the input pin is at a bias voltage of about 0.8 V          An important aspect of rms-dc conversion is the need for
above ground, a coupling capacitor is required. By making this           averaging (the function is root-MEAN-square). For complex RF
an external component, the measurement range may be extended             waveforms such as occur in CDMA, the filtering provided by
to arbitrarily low frequencies.                                          the on-chip low-pass filter, while satisfactory for CW signals above
                                                                         100 MHz, will be inadequate when the signal has modulation
The AD8361 responds to the voltage, VIN, at its input, by squaring       components that extend down into the kilohertz region. For this
this voltage to generate a current proportional to VIN squared.          reason, the FLTR pin is provided: a capacitor attached between
This is applied to an internal load resistor, across which is con-       this pin and VPOS can extend the averaging time to very low
nected a capacitor. These form a low-pass filter, which extracts         frequencies.
the mean of VIN squared. Although essentially voltage-responding,
the associated input impedance calibrates this port in terms of          Offset
equivalent power. Thus 1 mW corresponds to a voltage input of            An offset voltage can be added to the output (when using the
447 mV rms. In the Application section it is shown how to match          micro_SOIC version) to allow the use of A/D converters whose
this input to 50 .                                                       range does not extend down to ground. However, accuracy at
                                                                         the low end will be degraded because of the inherent error in this
The voltage across the low-pass filter, whose frequency may              added voltage. This requires that the pin IREF (internal reference)
be arbitrarily low, is applied to one input of an error-sensing          should be tied to VPOS and SREF (supply reference) to ground.
amplifier. A second identical voltage-squaring cell is used to
close a negative feedback loop around this error amplifier.              In the IREF mode, the intercept is generated by an internal
This second cell is driven by a fraction of the quasi-dc output          reference cell, and is a fixed 350 mV, independent of the supply
voltage of the AD8361. When the voltage at the input of the              voltage. To enable this intercept, IREF should be open-circuited,
second squaring cell is equal to the rms value of VIN, the loop          and SREF should be grounded.
is in a stable state, and the output then represents the rms value of
the input. The feedback ratio is nominally 0.133, making the             In the SREF mode, the voltage is provided by the supply. To
rms-dc conversion gain 7.5, that is                                     implement this mode, tie IREF to VPOS and SREF to VPOS. The
                                                                         offset is then proportional to the supply voltage, and is 400 mV
                          VOUT = 7.5 VIN rms                           for a 3 V supply and 667 mV for a 5 V supply.

By completing the feedback path through a second squaring cell,          USING THE AD8361
identical to the one receiving the signal to be measured, several        Basic Connections
benefits arise. First, scaling effects in these cells cancel; thus, the  Figures 32, 33, and 34 show the basic connections for the
overall calibration may be accurate, even though the open-loop           micro_SOIC version AD8361 in its three operating modes. In all
response of the squaring cells taken separately need not be.             modes, the device is powered by a single supply of between 2.7 V
Note that in implementing rms-dc conversion, no reference                and 5.5 V. The VPOS pin is decoupled using 100 pF and 0.01 F
voltage enters into the closed-loop scaling. Second, the tracking        capacitors. The quiescent current of 1.1 mA in operating mode
in the responses of the dual cells remains very close over tempera-      can be reduced to 1 A by pulling the PWDN pin up to VPOS.
ture, leading to excellent stability of calibration.
                                                                         A 75  external shunt resistance combines with the ac-coupled
The squaring cells have very wide bandwidth with an intrinsic            input to give an overall broadband input impedance near 50 .
response from dc to microwave. However, the dynamic range                Note that the coupling capacitor must be placed between the in-
of such a system is fairly small, due in part to the much larger         put and the shunt impedance. Input impedance and input coupling
dynamic range at the output of the squaring cells. There are             are discussed in more detail below.
practical limitations to the accuracy with which very small error
signals can be sensed at the bottom end of the dynamic range,            The input coupling capacitor combines with the internal input
arising from small random offsets; these set the limit to the            resistance (Figure 13) to give a high-pass corner frequency
attainable accuracy at small inputs.                                     given by the equation

On the other hand, the squaring cells in the AD8361 have                      f3 dB  =  2        1    RIN
a "Class-AB" aspect; the peak input is not limited by their                                  CC
quiescent bias condition, but is determined mainly by the

REV. A                                                                   9
AD8361

With the 100 pF capacitor shown in Figures 3234, the high-                 the output headroom decreases. The response for lower supply
pass corner frequency is about 8 MHz.                                       voltages is similar (in the supply referenced mode, the offset is
                                                                            smaller), but the dynamic range will be reduced further, as head-
                                                       +VS 2.7 5.5V       room decreases. Figure 36 shows the response of the AD8361 to
                                                                            a CW input for various supply voltages.

                      100pF

        0.01F                  AD8361                                                       5.0
                      1 VPOS SREF 8
                                                                                                                                        SUPPLY REF
                                                                                            4.5

                 CC   2 IREF VRMS 7                V rms                                    4.0
               100pF                   CFLTR                                                                    INTERNAL REF
RFIN
                                                                                            3.5
        R1
      75              3 RFIN  FLTR 6                                        OUTPUT Volts                                    GROUND REF

                                                                                            3.0

                      4 PWDN COMM 5

Figure 32. Basic Connections for Ground Referenced Mode                                     2.5
                                                                                            2.0
                                                           +VS 2.7 5.5V
                                                                                            1.5

                                                                                            1.0

                                                                                            0.5

                      100pF                                                                 0.0
                                                                                                0
        0.01F                                                                                      0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8
                               AD8361                                                                                       INPUT V rms
                      1 VPOS SREF 8
                                              V rms                         Figure 35. Output Swing for Ground, Internal and Supply
                      2 IREF VRMS 7                                         Referenced Mode. VPOS = 5 V (micro_SOIC Only)

RFIN             CC   3 RFIN   FLTR 6  CFLTR                                                5.5                                                     5.5V
               100pF  4 PWDN  COMM 5
        R1
      75

                                                                                            5.0

Figure 33. Basic Connections for Internal Reference Mode                    OUTPUT Volts  4.5
                                                                                                                                                                                   5.0V
                                                            +VS 2.7 5.5V
                                                                                            4.0
                                                                                                                                                                         3.0V

                                                                                            3.5

                                                                                            3.0

                                                                                            2.5

                      100pF

        0.01F                                                                               2.0                                                     2.7V

                               AD8361                                                       1.5

                      1 VPOS SREF 8           V rms                                         1.0

                      2 IREF VRMS 7                                                         0.5
                                                                                            0.0
RFIN             CC   3 RFIN   FLTR 6  CFLTR                                                       0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8
               100pF  4 PWDN  COMM 5                                                            0                            INPUT V rms
        R1
      75

Figure 34. Basic Connections for Supply Referenced Mode                     Figure 36. Output Swing for Supply Voltages of 2.7 V,
                                                                            3.0 V, 5.0 V and 5.5 V (micro_SOIC Only)
The output voltage is nominally 7.5 times the input rms voltage
(a conversion gain of 7.5 V/V rms). Three different modes of                Dynamic Range
operation are set by the pins SREF and IREF. In addition to the             Because the AD8361 is a linear responding device with a nomi-
ground referenced mode shown in Figure 32, where the output                 nal transfer function of 7.5 V/V rms, the dynamic range in dB is
voltage swings from around near ground to 4.9 V on a 5.0 V                  not clear from plots such as Figure 35. As the input level is
supply, two additional modes allow an offset voltage to be added to         increased in constant dB steps, the output step size (per dB)
the output. In the internal reference mode, (Figure 33), the                will also increase. Figure 37 shows the relationship between the
output voltage swing is shifted upward by an internal reference             output step size (i.e., mV/dB) and input voltage for a nominal
voltage of 350 mV. In supply referenced mode (Figure 34), an                transfer function of 7.5 V/V rms.
offset voltage of VS/7.5 is added to the output voltage. Table I
summarizes the connections, output transfer function and mini-              Table I. Connections and Nominal Transfer Function for
mum output voltage (i.e., zero signal) for each mode.                       Ground, Internal, and Supply Reference Modes

Output Swing                                                                Reference              IREF  SREF                 Output                      Output
Figure 35 shows the output swing of the AD8361 for a 5 V supply             Mode                                              Intercept
voltage for each of the three modes. It is clear from Figure 35,                                   VPOS  COMM                 (No Signal)                 7.5 VIN
that operating the device in either internal reference mode or              Ground                 OPEN  COMM                                             7.5 VIN + 0.350 V
supply referenced mode, will reduce the effective dynamic range as          Internal               VPOS  VPOS                 Zero                        7.5 VIN + VS/7.5
                                                                            Supply                                            0.350 V
                                                                                                                              VS/7.5

                                                          10                                                                                                                           REV. A
                                                                                                                     AD8361

            700                                                          A number of options exist for input matching. For operation at
                                                                         multiple frequencies, a 75  shunt to ground, as shown in Figure
            600                                                          39a, will provide the best overall match. For use at a single fre-
                                                                         quency, a resistive or a reactive match can be used. By plotting the
            500                                                          input impedance on a Smith Chart, the best value for a
                                                                         resistive match can be calculated. The VSWR can be held below
mV/dB       400                                                          1.5 at frequencies up to 1 GHz, even as the input impedance
                                                                         varies from part to part. (Both input impedance and input
            300                                                          capacitance can vary by up to 20% around their nominal values.)
                                                                         At very high frequencies (i.e., 1.8 GHz to 2.5 GHz), a shunt
            200                                                          resistor will not be sufficient to reduce the VSWR below 1.5.
                                                                         Where VSWR is critical, remove shunt component and insert
            100                                                          an inductor in series with the coupling capacitor as shown in
                                                                         Figure 39b.
            0     0  100 200 300 400 500 600 700 800
                                                                         Table II gives recommended shunt resistor values for various
                                   INPUT mV                            frequencies and series inductor values for high frequencies. The
                                                                         coupling capacitor, CC, essentially acts as an ac-short and plays
Figure 37. Idealized Output Step Size as Function of Input               no intentional part in the matching.
Voltage

Plots of output voltage vs. input voltage result in a straight line. It        RFIN                    CC      RFIN
may sometimes be more useful to plot the error on a logarith-                                 RSH
mic scale, as shown in Figure 38. The deviation of the plot for                                                AD8361
the ideal straight line characteristic is caused by output clipping
at the high end and by signal offsets at the low end. It should                a. Broadband Resistor Match
however be noted that offsets at the low end can be either posi-
tive or negative, so that this plot could also trend upwards at the                       LM               CC
low end. Figures 5, 6, 8, and 9 show a 3 sigma distribution of
device error for a large population of devices.

                                                                               RFIN                            RFIN

            2.0                                                                                                                     AD8361
            1.5
                                                                                          b. Series Inductor Match

ERROR dB   1.0                                  2.5GHz                                  CM       CC
                                                  1.9GHz
             0.5                                                               RFIN                            RFIN
                           100MHz
                                                                                                   LM
             0.0                                                                                                  AD8361

            0.5                   100MHz

            1.0

                                                                               c. Narrowband Reactive Match

            1.5

                                   900MHz

            2.0

            0.01     0.02                  0.1    0.4      1.0                            RSERIES  CC
                                       (7dBm)                                                                 RFIN
                     (21dBm)                     (+5dBm)
                                   INPUT V rms
                                                                               RFIN

Figure 38. Representative Unit, Error in dB vs. Input Level,                                                                            AD8361
VS = 2.7 V
                                                                                        d. Attenuating the Input Signal
It is also apparent in Figure 38 that the error plot tends to                  Figure 39. Input Coupling/Matching Options
shift to the right with increasing frequency. Because the input
impedance decreases with frequency, the voltage actually applied               Table II. Recommended Component Values for Resistive or
to the input will also tend to decrease (assuming a constant source            Inductive Input Matching (Figures 39a and 39b)
impedance over frequency). The dynamic range is almost con-
stant over frequency, but with a small decrease in conversion gain             Frequency  Matching Component
at high frequency.
                                                                               100 MHz    63.4  Shunt
Input Coupling and Matching                                                    800 MHz    75  Shunt
The input impedance of the AD8361 decreases with increasing                    900 MHz    75  Shunt
frequency in both its resistive and capacitive components (Figure              1800 MHz   150  Shunt or 4.7 nH Series
13). The resistive component varies from 225  at 100 MHz                       1900 MHz   150  Shunt or 4.7 nH Series
down to about 95  at 2.5 GHz.                                                  2500 MHz   150  Shunt or 2.7 nH Series

REV. A                                                                   11
AD8361

Alternatively, a reactive match can be implemented using a shunt                                                               provides adequate filtering for all frequencies above 240 MHz
inductor to ground and a series capacitor as shown in Figure                                                                   (i.e., ten times the frequency at the output of the squarer, which
39c. A method for hand calculating the appropriate matching                                                                    is twice the input frequency). However, signals with high peak-
components is shown on page 12 of the AD8306 data sheet.                                                                       to-average ratios, such as CDMA or W-CDMA signals, and
                                                                                                                               with low frequency components, require additional filtering.
Matching in this manner results in very small values for CM,                                                                   TDMA signals, such as GSM, PDC, or PHS have a peak-to-
especially at high frequencies. As a result, a stray capacitance as                                                            average ratio that is close to that of a sinusoid, and the internal
small as 1 pF can significantly degrade the quality of the match.                                                              filter is adequate.
The main advantage of a reactive match is the increase in sensi-
tivity that results from the input voltage being "gained up" (by                                                               The filter capacitance of the AD8361 can be augmented by
the square root of the impedance ratio) by the matching network.                                                               connecting a capacitor between Pin 6 (FLTR) and VPOS.
Table III shows recommended values for reactive matching.                                                                      Table IV shows the effect of several capacitor values for various
                                                                                                                               communications standards with high peak-to-average ratios along
Table III. Recommended Values for a Reactive Input Match                                                                       with the residual ripple at the output, in peak-to-peak and rms
(Figure 39c)                                                                                                                   volts. Note that large filter capacitors will increase the enable
                                                                                                                               and pulse response times, as discussed below.

     Frequency  CM               LM

     MHz        pF               nH                                                                                                  Table IV. Effect of Waveform and CFILT on Residual AC

     100        16               180
     800
     900        2                15                                                                                                                     Output    Residual AC
     1800                                                                                                                                               V dc    mV p-p mV rms
     1900       2                12                                                                                            Waveform        CFILT
     2500                                                                                                                                               0.5
                1.5              4.7                                                                                           IS95 Reverse Link Open   1.0     550  100
                                                                                                                                                        2.0
                1.5              4.7                                                                                                                    0.5     1000 180
                                                                                                                                                        1.0
                1.5              3.3                                                                                                                    2.0     2000 360
                                                                                                                                                        0.5
                                                                                                                                               0.01 F  1.0     40   6
                                                                                                                                                        2.0
Input Coupling Using a Series Resistor                                                                                                                  0.5     160  20
Figure 39d shows a technique for coupling the input signal                                                                                              1.0
into the AD8361, which may be applicable where the input signal                                                                                         2.0     430  60
is much larger than the input range of the AD8361. A series                                                                                             0.5
resistor combines with the input impedance of the AD8361 to                                                                                    0.1 F   1.0     20   3
attenuate the input signal. Since this series resistor forms a                                                                                          2.0
divider with the frequency-dependent input impedance, the                                                                                               0.5     40   6
apparent gain changes greatly with frequency. However, this                                                                                             1.0
method has the advantage of very little power being "tapped                                                                                             2.0     110  18
off" in RF power transmission applications. If the resistor is large                                                                                    0.5
compared to the transmission line's impedance then the VSWR of                                                                 IS95 8-Channel  0.01 F  1.0     290  40
the system is relatively unaffected.                                                                                             Forward Link  0.1 F   2.0
                                                                                                                                                                975  150

                                                                                                                                                                2600 430

                                                                                                                                                                50   7

                                                                                                                                                                190  30

                                                                                                                                                                670  95

                                                                                                                               W-CDMA 15       0.01 F          225  35
                                                                                                                                 Channel       0.1 F
                                                                                                                                                                940  135

250                                   1.7                                                                                                                       2500 390

                                                                                                                                                                45   6

                                                                                                                                                                165  25

200                                   1.4                                                                                                                       550  80

RESISTANCE 150                      1.1                                                                                      Operation at Low Frequencies
                                                                                                             CAPACITANCE pF  Although the AD8361 is specified for operation up to 2.5 GHz,
100                                   0.8                                                                                      there is no lower limit on the operating frequency. It is only nec-
                                                                                                                               essary to increase the input coupling capacitor to reduce the
50                                    0.5                                                                                      corner frequency of the input high-pass filter (use an input resis-
                                                                                                                               tance of 225  for frequencies below 100 MHz). It is also
0                                     0.2                                                                                      necessary to increase the filter capacitor so that the signal at the
                                                                                                                               output of the squaring circuit is free of ripple. The corner fre-
     0     500 1000 1500 2000 2500 3000 3500                                                                                   quency will be set by the combination of the internal resistance of
                                                                                                                               2 k and the external filter capacitance.
                FREQUENCY MHz
                                                                                                                               Power Consumption, Enable and Power-On
Figure 40. Input Impedance vs. Frequency, Supply 3 V,                                                                          The quiescent current consumption of the AD8361 varies with
SOT-23-6L                                                                                                                      the size of the input signal from about 1 mA for no signal up to
                                                                                                                               7 mA at an input level of 0.66 V rms (9.4 dBm re 50 ). If the
Selecting the Filter Capacitor                                                                                                 input is driven beyond this point, the supply current increases
The AD8361's internal 27 pF filter capacitor is connected in                                                                   steeply (see Figure 12). There is little variation in quiescent
parallel with an internal resistance that varies with signal level                                                             current with power supply voltage.
from 2 k for small signals to 500  for large signals. The
resulting low-pass corner frequency between 3 MHz and 12 MHz

                                                                                                                               12                                     REV. A
                                                                                                                                    AD8361

The AD8361 can be disabled either by pulling the PWDN (Pin 4)                  current is required (>10 mA), the AD8051, which also has rail-
to VPOS or by simply turning off the power to the device. While                to-rail capability, can be used, down to a supply voltage of 3 V. It
turning off the device obviously eliminates the current consump-               can deliver up to 45 mA of output current.
tion, disabling the device reduces the leakage current to less
than 1 A. Figures 23 and 24 show the response of the output of                                                                                                    5V
the AD8361 to a pulse on the PWDN pin, with no capacitance and                       0.01F 100pF
with a filter capacitance of 0.01 F respectively; the turn-on time is
a function of the filter capacitor. Figure 27 shows a plot of the                       VPOS                                 0.01F
output response to the supply being turned on (i.e., PWDN is                                      VOUT
grounded and VPOS is pulsed) with a filter capacitor of 0.01 F                                                      AD8031         15V/V rms
Again, the turn-on time is strongly influenced by the size of the                    AD8361
filter capacitor.
                                                                                     COMM PWDN
If the input of the AD8361 is driven while the device is disabled
(PWDN = VPOS), the leakage current of less than 1 A will                                                                  5k
increase as a function of input level. When the device is dis-                                                       5k
abled, the output impedance increases to around 16 k.
                                                                                     a. Slope of 15 V/V rms
Volts to dBm Conversion
In many of the plots, the horizontal axis is scaled in both rms                                                                     5V
volts and dBm. In all cases, dBm are calculated relative to an
impedance of 50 . To convert between dBm and volts in a                              0.01F 100pF                     10k
50 . system, the following equations can be used. Figure 40                                                          0.01F
shows this conversion in graphical form.                                                    VPOS
                                                                                                     VOUT
                                                                                                                 5k  AD8031         3.75V/V rms

                        (V rms)2                                                        AD8361

                                                                                                                 5k

                                                                                       COMM PWDN

                            50      
                    log   0.001 W   
Power (dBm)  =  10                       =  10  log  (20  (V  rms)2 )                b. Slope of 3.75 V/V rms
                                    
                                    
                                                                                                                                    5V

( ) V rms =                                                                          0.01F 100pF
                                             dBm          log1 dBm /10                                                      0.01F
                                         1   10                  20                         VPOS
        0.001 W       50          log              =                                                VOUT

                                                                                        AD8361                       AD8031         7.5V/V rms

                          V rms       dBm                                                          COMM PWDN
                          1                 +20
                                                                                                        c. Slope of 7.5 V/V rms
                                            +10
                                                                                              Figure 42. Output Buffering Options
                                             0
                                                                               OUTPUT REFERENCE TEMPERATURE DRIFT
                          0.1                10                               COMPENSATION
                                                                               The error due to low temperature drift of the AD8361 can be
                                             20                               reduced if the temperature is known. Many systems incorporate
                                                                               a temperature sensor; the output of the sensor is typically digi-
                       0.01                  30                               tized, facilitating a software correction. Using this information,
                                                                               only a two-point calibration at ambient is required.
                                                                          40
                                                                               The output voltage of the AD8361 at ambient (25C) can be
                                           0.001                               expressed by the equation:

         Figure 41. Conversion from dBm to rms Volts                                       ( ) VOUT = GAIN VIN +VOS

Output Drive Capability and Buffering                                          where GAIN is the conversion gain in V/V rms and VOS is the
The AD8361 is capable of sourcing an output current of approxi-                extrapolated output voltage for an input level of 0 V. GAIN and
mately 3 mA. If additional current is required, a simple buffering             VOS (also referred to as Intercept and Output Reference) can be
circuit can be used as shown in Figure 42c. Similar circuits                   calculated at ambient using a simple two-point calibration;
can be used to increase or decrease the nominal conversion gain of             that is, by measuring the output voltages for two specific input
7.5 V/V rms (Figure 42a and 42b). In Figure 42b, the AD8031                    levels. Calibration at roughly 35 mV rms (16 dBm) and
buffers a resistive divider to give a slope of 3.75 V/V rms. In Figure         250 mV rms (+1 dBm) is recommended for maximum linear
42a, the op amp's gain of two increases the slope to 15 V/V rms.               dynamic range. However, alternative levels and ranges can be
Using other resistor values, the slope can be changed to an
arbitrary value. The AD8031 rail-to-rail op amp, used in these
examples can swing from 50 mV to 4.95 V on a single 5 V supply
and operate at supply voltages down to 2.7 V. If high output

REV. A                                                                         13
AD8361                                                                  ( ) ( ) VOUT = GAIN VIN +VOS + DRIFTVOS TEMP - 25C

chosen to suit the application. GAIN and VOS are then calculated     The equation can be rewritten to yield a temperature compen-
using the equations:                                                 sated value for VIN.

                   ( ) VOUT2 -VOUT1                                     VIN =  ( ( )) VOUT -VOS - DRIFTVOS TEMP - 25C
             ( ) GAIN =
                                                                               GAIN
                                      VIN 2 -VIN1

           ( ) VOS = VOUT1 - GAIN VIN1

Both GAIN and VOS drift over temperature. However, the drift         EVALUATION BOARD
of VOS has a bigger influence on the error relative to the output.   Figures 43 and 46 show the schematic of the AD8361 evalua-
This can be seen by inserting data from Figures 14 and 17 (con-      tion board. Note that uninstalled components are drawn in as
version gain and intercept drift) into the equation for VOUT. These  dashed. The layout and silkscreen of the component side are
plots are consistent with Figures 10 and 11 which show that the      shown in Figures 44, 45, 47, and 48. The board is powered by a
error due to temperature drift decreases with increasing input       single supply in the range, 2.7 V to 5.5 V. The power supply
level. This results from the offset error having a diminishing       is decoupled by 100 pF and 0.01 F capacitors. Additional
influence with increasing level on the overall measurement error.    decoupling, in the form of a series resistor or inductor in R6,
                                                                     can also be added. Table V details the various configuration
From Figure 14, the average Intercept drift is 0.43 mV/C from       options of the evaluation board.
40C to +25C and 0.17 mV/C from +25C to +85C. For a
less rigorous compensation scheme, the average drift over the
complete temperature range can be calculated:

            ( )  0.010V - -0.028V
( ) DRIFTVOS V / C =      
                 ( )      
            +85C - -40C

                             = 0.000304 V/C
With the drift of VOS included, the equation for VOUT becomes:

Component                              Table V. Evaluation Board Configuration Options             Default Condition
TP1, TP2                                                                                           Not Applicable
SW1         Function                                                                               SW1 = B
SW2/SW3
C1, R2      Ground and Supply Vector Pins.                                                         SW2 = A, SW3 = B
                                                                                                   (Ground Reference Mode)
C2, C3, R6  Device Enable. When in Position A, the PWDN pin is connected to +VS and                R2 = 75  (Size 0402)
C5          the AD8361 is in power-down mode. In Position B, the PWDN pin is grounded,             C1 = 100 pF (Size 0402)
C4, R5      putting the device in operating mode.
                                                                                                   C2 = 0.01 F (Size 0402)
            Operating Mode. Selects either Ground Referenced Mode, Internal Reference              C3 = 100 pF (Size 0402)
            Mode or Supply Reference Mode. See Table I for more details.                           R6 = 0  (Size 0402)
            Input Coupling. The 75  resistor in position R2 combines with the AD8361's             C5 = 1 nF (Size 0603)
            internal input impedance to give a broadband input impedance of around 50 .
            For more precise matching at a particular frequency, R2 can be replaced by a           C4 = R5 = Open
            different value (see Input Matching and Figure 39).                                    (Size 0603)

            Capacitor C1 ac-couples the input signal and creates a high-pass input filter
            whose corner frequency is equal to approximately 8 MHz. C1 can be increased
            for operation at lower frequencies. If resistive attenuation is desired at the input,
            series resistor R1, which is nominally 0 , can be replaced by an appropriate value.
            Power Supply Decoupling. The nominal supply decoupling of 0.01 F and
            100 pF. A series inductor or small resistor can be placed in R6 for additional
            decoupling.

            Filter Capacitor. The internal 50 pF averaging capacitor can be augmented
            by placing a capacitance in C5.

            Output Loading. Resistors and capacitors can be placed in C4 and R5 to
            load test V rms.

                                                                  14                             REV. A
                                                                                                                                         AD8361

           VPOS                                                                                                                      C3     C2

TP2                                                                                                                                  100pF 0.01F

           R6    C2         C3                        VS                                 J2  R4                   AD8361
                            100pF                                                            0             1 VRMS VPOS 6
           0 0.01F                             SW3 A
                                  AD8361                  B                                                2 COMM RFIN 5             TP2 VPOS
           VS             1 VPOS SREF 8                                                         C4     R5                                                        J1
                                                                                             OPEN   OPEN
        A   SW2                                                       R4
        B                 2 IREF VRMS 7                               0      Vrms                                     3 FLTR PWDN 4    C1   R2
                     C1                                                                                    C5                        100pF  75
RFIN               100pF                                             C4                                    1nF
                                          C5                 R5      (OPEN)
             R2                                              (OPEN)
           75             3 RFIN FLTR 6        VPOS

                                          1nF                                                              TP1                                1   3
                                                                                                                                            SW1
                          4 PWDN COMM 5                                                                         J3                                2
                                                                                                                                                  R7
VPOS                                           TP1                                                                                                50

A
B SW1

Figure 43. Evaluation Board Schematic micro_SOIC                                         Figure 46. Evaluation Board Schematic, SOT-23-6L

Figure 44. Layout of Component Side micro_SOIC                                           Figure 47. Layout of the Component Side, SOT-23-6L

Figure 45. Silkscreen of Component Side micro_SOIC                                 Figure 48. Silkscreen of the Component Side, SOT-23-6L

REV. A                                                                             15
AD8361

Problems caused by impedance mismatch may arise using the                     The Error from Linear Response to CW waveform is the difference
evaluation board to examine the AD8361 performance. One                       in output from the ideal output defined by the conversion gain
way to reduce these problems is to put a coaxial 3 dB attenuator              and output reference. This is a measure of both the linearity of
on the RFIN SMA connector. Mismatches at the source, cable,                   the device response to both CW and modulated waveforms. The
and cable interconnection, as well as those occurring on the                  error in dB uses the conversion gain multiplied times the input
evaluation board can cause these problems.                                    as its reference. Error from Linear Response to CW waveform is not a
                                                                              measure of absolute accuracy, since it is calculated using the
A simple (and common) example of such problem is triple travel                gain and output reference of each device. But it does show the
due to mismatch at both the source and the evaluation board.                  linearity and effect of modulation on the device response.
Here the signal from the source reaches the evaluation board                  Error from 25C performance uses the performance of a given
and mismatch causes a reflection. When that reflection reaches                device and waveform type as the reference; it is predomi-
the source mismatch, it causes a new reflection, which travels                nantly a measure of output variation with temperature.
back to the evaluation board adding to the original signal inci-
dent at the board. The resultant voltage will vary with both                                      C4     C2
cable length and frequency dependent upon the relative phase of
the initial and reflected signals. Placing the 3 dB pad at the                             0.1F 100pF
input of the board improves the match at the board and thus
reduces the sensitivity to mismatches at the source. When such                      VPOS                                 AD8361                                        SREF
precautions are taken, measurements will be less sensitive to                        IREF                       1 VPOS SREF 8                                          VRMS
cable length and other fixturing issues. In an actual application                    RFIN
when the distance between AD8361 and source is short and well                                                   2 IREF        VRMS 7
defined, this 3 dB attenuator is not needed.                                                                    3 RFIN                        C3

CHARACTERIZATION SETUPS                                                                                                        FLTR 6
Equipment
The primary characterization setup is shown in Figure 50. The                                     R1     C1
signal source used was a Rohde & Schwarz SMIQ03B, version
3.90HX. The modulated waveforms used for IS95 reverse link,                                75 0.1F              4 PWDN COMM 5
IS95 nine active channels forward (Forward Link 18 setting),
W-CDMA 4- and 15-channel were generated using the default                           PWDN
settings coding and filtering. Signal levels were calibrated into a
50  impedance.                                                                                    Figure 49. Characterization Board

Analysis                                                                                                                             AD8361
The conversion gain and output reference are derived using the
coefficients of a linear regression performed on data collected in                                                            CHARACTERIZATION
its central operating range (35 mV rms to 250 mV rms). This                                                                             BOARD
range was chosen to avoid areas of operation where offset distorts
the linear response. Error is stated in two forms Error from Linear                  SMIQ038B         RF SIGNAL                                                        DC OUTPUT
Response to CW waveform and Output Delta from 25C performance.                     RF SOURCE
                                                                                                                         3dB  RFIN                VRMS
                                                                                                          ATTENUATOR

                                                                                                                              PRUP +VS SREF IREF

                                                                                                                DC SOURCES

                                                                                           IEEE BUS

                                                                                    PC CONTROLLER                             DC MATRIX / DC SUPPLIES / DMM

                                                                                                  Figure 50. Characterization Setup

                                                                  OUTLINE DIMENSIONS

                                                               Dimensions shown in inches and (mm).

              8-Lead micro_SOIC Package                                                                  6-Lead SOT-23-6L Package
                             (RM-8)                                                                                    (RT-6)

              0.122 (3.10)                                                                               0.122 (3.10)
              0.114 (2.90)                                                                               0.106 (2.70)

                         8     5                                                    0.071 (1.80)      6      5         4      0.118 (3.00)

0.122 (3.10)                       0.193                                            0.059 (1.50)      1      2         3      0.098 (2.50)
0.114 (2.90)                       (4.90)
                                    BSC
                            1
                               4

                                                                                           PIN 1

PIN 1                                                           0.037 (0.95)                                              0.037 (0.95) BSC
                                                                0.030 (0.75)
              0.0256 (0.65) BSC                                                                          0.075 (1.90)
                                                               0.028 (0.70)                                  BSC
0.006 (0.15)                     0.043                         0.016 (0.40)
0.002 (0.05)                     (1.10)                     6                       0.051 (1.30)                              0.057 (1.45)
                                           0.009 (0.23) 0                           0.035 (0.90)                              0.035 (0.90)
                                 MAX
                                           0.005 (0.13)
              0.016 (0.40) SEATING                                                                                                                                 10
              0.010 (0.25) PLANE                                                                                0.020 (0.50) SEATING 0.009 (0.23) 0
                                                                                                                0.010 (0.25) PLANE
                                                                                           0.006 (0.15)                                                                0.022 (0.55)
                                                                                           0.000 (0.00)                                           0.003 (0.08)         0.014 (0.35)

                                                                              16                                                                                       REV. A
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

AD8361器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved