datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AD8317-EVALZ

器件型号:AD8317-EVALZ
器件类别:微波射频   
厂商名称:ADI [Analog Devices Inc]
下载文档

AD8317-EVALZ在线购买

供应商 器件名称 价格 最低购买 库存  
AD8317-EVALZ ¥818.75 1 点击查看 点击购买

文档预览

AD8317-EVALZ器件文档内容

                                                                                                                  1 MHz to 10 GHz, 55 dB
                                                                                                                  Log Detector/Controller

                                                                                                                                   AD8317

FEATURES                                                                                                          FUNCTIONAL BLOCK DIAGRAM

Wide bandwidth: 1 MHz to 10 GHz                                                                                                    VPOS  TADJ
High accuracy: 1.0 dB over temperature
55 dB dynamic range up to 8 GHz 3 dB error                                                                                       GAIN  SLOPE        IV  VSET
Stability over temperature: 0.5 dB                                                                                                BIAS
Low noise measurement/controller output, VOUT
Pulse response time: 6 ns/10 ns (fall/rise)                                                                                                           IV  VOUT
Small footprint, 2 mm 3 mm LFCSP                                                                                                                        CLPF
Supply operation: 3.0 V to 5.5 V @ 22 mA                                                                          DET         DET  DET DET
Fabricated using high speed SiGe process
                                                                                                            INHI                                COMM
APPLICATIONS                                                                                               INLO
                                                                                                                                   Figure 1.
RF transmitter PA setpoint control and level monitoring                                                                                                   05541-001
Power monitoring in radio link transmitters
RSSI measurement in base stations, WLANs, WiMAX, and radars                                                The feedback loop through an RF amplifier is closed via VOUT,
                                                                                                           the output of which regulates the output of the amplifier to a
GENERAL DESCRIPTION                                                                                        magnitude corresponding to VSET. The AD8317 provides 0 V to
                                                                                                           (VPOS - 0.1 V) output capability at the VOUT pin, suitable for
The AD8317 is a demodulating logarithmic amplifier, capable                                                controller applications. As a measurement device, VOUT is
of accurately converting an RF input signal to a corresponding                                             externally connected to VSET to produce an output voltage,
decibel-scaled output. It employs the progressive compression                                              VOUT, that is a decreasing linear-in-dB function of the RF input
technique over a cascaded amplifier chain, each stage of which                                             signal amplitude.
is equipped with a detector cell. The device can be used in either
measurement or controller modes. The AD8317 maintains                                                      The logarithmic slope is -22 mV/dB, determined by the VSET
accurate log conformance for signals of 1 MHz to 8 GHz and                                                 interface. The intercept is 15 dBm (re: 50 , CW input) using
provides useful operation to 10 GHz. The input dynamic range                                               the INHI input. These parameters are very stable against supply
is typically 55 dB (re: 50 ) with less than 3 dB error. The                                               and temperature variations.
AD8317 has 6 ns/10 ns response time (fall time/rise time) that
enables RF burst detection to a pulse rate of beyond 50 MHz.                                               The AD8317 is fabricated on a SiGe bipolar IC process and is
The device provides unprecedented logarithmic intercept stability                                          available in a 2 mm 3 mm, 8-lead LFCSP with an operating
vs. ambient temperature conditions. A supply of 3.0 V to 5.5 V                                             temperature range of -40C to +85C.
is required to power the device. Current consumption is typically
22 mA, and it decreases to 200 A when the device is disabled.

The AD8317 can be configured to provide a control voltage to a
power amplifier or a measurement output from the VOUT pin.
Because the output can be used for controller applications, special
attention has been paid to minimize wideband noise. In this
mode, the setpoint control voltage is applied to the VSET pin.

Rev. B                                                                                                     One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Information furnished by Analog Devices is believed to be accurate and reliable. However, no               Tel: 781.329.4700                          www.analog.com
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No  Fax: 781.461.3113 20052008 Analog Devices, Inc. All rights reserved.
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
AD8317                                                                                                       Input Signal Coupling................................................................ 11
                                                                                                             Output Interface ......................................................................... 11
TABLE OF CONTENTS                                                                                            Setpoint Interface ....................................................................... 11
                                                                                                             Temperature Compensation of Output Voltage..................... 12
Features .............................................................................................. 1    Measurement Mode ................................................................... 12
Applications....................................................................................... 1        Setting the Output Slope in Measurement Mode .................. 13
Functional Block Diagram .............................................................. 1                    Controller Mode......................................................................... 13
General Description ......................................................................... 1              Output Filtering.......................................................................... 15
Revision History ............................................................................... 2           Operation Beyond 8 GHz ......................................................... 15
Specifications..................................................................................... 3      Evaluation Board ............................................................................ 16
Absolute Maximum Ratings............................................................ 5                     Die Information .............................................................................. 18
                                                                                                           Outline Dimensions ....................................................................... 19
  ESD Caution.................................................................................. 5            Ordering Guide .......................................................................... 19
Pin Configuration and Function Descriptions............................. 6
Typical Performance Characteristics ............................................. 7
Theory of Operation ...................................................................... 10
Using the AD8317 .......................................................................... 11

  Basic Connections ...................................................................... 11

REVISION HISTORY

3/08--Rev. A to Rev. B
Changes to Features.......................................................................... 1
Changes to General Description .................................................... 1
Changes to Measurement Mode Section..................................... 12
Changes to Equation 12 ................................................................. 15

8/07--Rev. 0 to Rev. A
Changes to f = 8.0 GHz, 1 dB Dynamic Range Parameter ....... 4
Changes to Table 2............................................................................ 6
Changes to Figure 20...................................................................... 10
Changes to Setpoint Interface Section and Figure 22................ 12
Changes Figure 27 .......................................................................... 13
Changes to Table 5.......................................................................... 17
Added Die Information Section ................................................... 19
Changes to Ordering Guide .......................................................... 21

10/05--Revision 0: Initial Version

Rev. B | Page 2 of 20
                                                                                                                       AD8317

SPECIFICATIONS

VPOS = 3 V, CLPF = 1000 pF, TA = 25C, 52.3  termination resistor at INHI, unless otherwise noted.

Table 1.                             Conditions                                                     Min Typ            Max Unit
Parameter                            INHI (Pin 1)
SIGNAL INPUT INTERFACE                                                                              0.001              10 GHz
                                     VOUT (Pin 5) shorted to VSET (Pin 4), sinusoidal
   Specified Frequency Range         input signal                                                          VPOS - 0.6         V
   DC Common-Mode Voltage            RTADJ = 18 k
MEASUREMENT MODE                                                                                           1500||0.33         ||pF
                                     TA = 25C
   f = 900 MHz                       -40C < TA < +85C                                                    50                 dB
      Input Impedance                1 dB error
      1 dB Dynamic Range            1 dB error                                                           46                 dB

      Maximum Input Level            PIN = -10 dBm                                                         -3                 dBm
      Minimum Input Level            PIN = -40 dBm
      Slope 1                        RTADJ = 8 k                                                           -53                dBm
      Intercept1
      Output Voltage, High Power In  TA = 25C                                                      -25 -22            -19.5  mV/dB
      Output Voltage, Low Power In   -40C < TA < +85C                                             12 15              21     dBm
   f = 1.9 GHz                       1 dB error                                                    0.42 0.58          0.78   V
      Input Impedance                1 dB error                                                    1.00 1.27          1.40   V
      1 dB Dynamic Range
                                     PIN = -10 dBm                                                         950||0.38          ||pF
      Maximum Input Level            PIN = -35 dBm
      Minimum Input Level            RTADJ = 8 k                                                           50                 dB
      Slope1
      Intercept1                     TA = 25C                                                             48                 dB
      Output Voltage, High Power In  -40C < TA < +85C
      Output Voltage, Low Power In   1 dB error                                                           -4.00              dBm
   f = 2.2 GHz                       1 dB error
      Input Impedance                                                                                      -54                dBm
      1 dB Dynamic Range            PIN = -10 dBm
                                     PIN = -40 dBm                                                  -25 -22            -19.5 mV/dB
      Maximum Input Level            RTADJ = 8 k
      Minimum Input Level                                                                           10 14              20 dBm
      Slope1                         TA = 25C
      Intercept1                     -40C < TA < +85C                                             0.35 0.54          0.80 V
      Output Voltage, High Power In  1 dB error
      Output Voltage, Low Power In   1 dB error                                                    0.75 1.21          1.35 V
   f = 3.6 GHz
      Input Impedance                PIN = -10 dBm                                                         810||0.39          ||pF
      1 dB Dynamic Range            PIN = -40 dBm                                                         50                 dB
                                                                                                           47                 dB
      Maximum Input Level                                                                                  -5                 dBm
      Minimum Input Level                                                                                  -55                dBm
      Slope1                                                                                               -22                mV/dB
      Intercept1                                                                                           14                 dBm
      Output Voltage, High Power In                                                                        0.53               V
      Output Voltage, Low Power In                                                                         1.20               V

                                                                                                           300||0.33          ||pF
                                                                                                           42                 dB
                                                                                                           40                 dB
                                                                                                           -6                 dBm
                                                                                                           -48                dBm
                                                                                                           -22                mV/dB
                                                                                                           11                 dBm
                                                                                                           0.47               V
                                                                                                           1.16               V

                                     Rev. B | Page 3 of 20
AD8317

Parameter                                Conditions                                       Min Typ          Max                                           Unit

f = 5.8 GHz                              RTADJ = 500                                                                                                     ||pF
   Input Impedance                                                                                                                                       dB
                                                                                               110||0.05                                                 dB
                                                                                                                                                         dBm
1 dB Dynamic Range                      TA = 25C                                             50                                                        dBm
                                                                                                                                                         mV/dB
                                         -40C < TA < +85C                                    48                                                        dBm
                                                                                                                                                         V
Maximum Input Level                      1 dB error                                           -4                                                        V

Minimum Input Level                      1 dB error                                           -54                                                       ||pF
                                                                                                                                                         dB
Slope1                                                                                         -22                                                       dB
                                                                                                                                                         dBm
Intercept1                                                                                     16                                                        dBm
                                                                                                                                                         mV/dB
   Output Voltage, High Power In         PIN = -10 dBm                                         0.59                                                      dBm
   Output Voltage, Low Power In          PIN = -40 dBm                                         1.27                                                      V
f = 8.0 GHz                              RTADJ = open                                                                                                    V
   Input Impedance                                                                             28||0.79
                                                                                                                                                         V
1 dB Dynamic Range                      TA = 25C                                             44                                                        mV
                                                                                                                                                         mA
                                         -40C < TA < +85C                                    35                                                        MHz
                                                                                                                                                         nV/Hz
Maximum Input Level                      1 dB error                                           -2
                                                                                                                                                         ns
Minimum Input Level                      1 dB error                                           -46
                                                                                                                                                         ns
Slope 2                                                                                        -22
                                                                                                                                                         ns
Intercept2                                                                                     21
                                                                                                                                                         ns
Output Voltage, High Power In            PIN = -10 dBm                                         0.70
                                                                                                                                                         MHz
Output Voltage, Low Power In             PIN = -40 dBm                                         1.39
                                                                                                                                                         V
OUTPUT INTERFACE                         VOUT (Pin 5)                                                                                                    V
                                                                                                                                                         dB/V
Voltage Swing                            VSET = 0 V, RFIN = open                               VPOS - 0.1                                                k
                                         VSET = 1.7 V, RFIN = open                             10
Output Current Drive                     VSET = 0 V, RFIN = open                               10                                                        k
Small Signal Bandwidth                   RFIN = -10 dBm, from CLPF to VOUT                     140                                                       V

Output Noise                             RFIN = 2.2 GHz, -10 dBm, fNOISE = 100 kHz,            90                                                        V
                                                                                                                                                         mA
                                         CLPF = open                                                                                                     A/C
                                                                                                                                                         A
Fall Time                                Input level = no signal to -10 dBm, 90% to 10%,       18

                                         CLPF = 8 pF

                                         Input level = no signal to -10 dBm, 90% to 10%,       6

                                         CLPF = open, ROUT = 150

Rise Time                                Input level = -10 dBm to no signal, 10% to 90%,       20

                                         CLPF = 8 pF

                                         Input level = -10 dBm to no signal, 10% to 90%,       10

                                         CLPF = open, ROUT = 150

Video Bandwidth (or Envelope Bandwidth)                                                        50

VSET INTERFACE                           VSET (Pin 4)

Nominal Input Range                      RFIN = 0 dBm, measurement mode                        0.35

                                         RFIN = -50 dBm, measurement mode                      1.40

Logarithmic Scale Factor                                                                       -45

Input Resistance                         RFIN = -20 dBm, controller mode, VSET = 1 V           40

TADJ INTERFACE                           TADJ (Pin 6)

Input Resistance                         TADJ = 0.9 V, sourcing 50 A                           13

Disable Threshold Voltage                TADJ = open                                           VPOS - 0.4

POWER INTERFACE                          VPOS (Pin 7)

Supply Voltage                                                                            3.0              5.5

Quiescent Current                                                                         18 22            30

vs. Temperature                          -40C  TA  +85C                                      60

Disable Current                          TADJ = VPOS                                           200

1 Slope and intercept are determined by calculating the best-fit line between the power levels of -40 dBm and -10 dBm at the specified input frequency.
2 Slope and intercept are determined by calculating the best-fit line between the power levels of -34 dBm and -16 dBm at 8.0 GHz.

                                                       Rev. B | Page 4 of 20
ABSOLUTE MAXIMUM RATINGS                                                                  AD8317

Table 2.                              Rating           Stresses above those listed under Absolute Maximum Ratings
Parameter                             5.7 V            may cause permanent damage to the device. This is a stress
Supply Voltage, VPOS                  0 V to VPOS      rating only; functional operation of the device at these or any
VSET Voltage                          12 dBm           other conditions above those indicated in the operational
Input Power (Single-Ended, Re: 50 )   0.73 W           section of this specification is not implied. Exposure to absolute
Internal Power Dissipation            55C/W           maximum rating conditions for extended periods may affect
JA                                    125C            device reliability.
Maximum Junction Temperature          -40C to +85C
Operating Temperature Range           -65C to +150C  ESD CAUTION
Storage Temperature Range             260C
Lead Temperature (Soldering, 60 sec)

                                                       Rev. B | Page 5 of 20
AD8317
PIN CONFIGURATION AND FUNCTION DESCRIPTIONS

                                    INHI 1                           8 INLO

                                    COMM 2            AD8317         7 VPOS
                                     CLPF 3                          6 TADJ
                                     VSET 4           TOP VIEW       5 VOUT
                                                     (Not to Scale)

                                                                             05541-002

                                    Figure 2. Pin Configuration

Table 3. Pin Function Descriptions

Pin No. Mnemonic Description

1  INHI    RF Input. Nominal input range of -50 dBm to 0 dBm, re: 50 ; ac-coupled RF input.

2  COMM    Device Common. Connect to a low impedance ground plane.

3  CLPF    Loop Filter Capacitor. In measurement mode, this capacitor sets the pulse response time and video bandwidth.

           In controller mode, the capacitance on this node sets the response time of the error amplifier/integrator.

4  VSET    Setpoint Control Input for Controller Mode or Feedback Input for Measurement Mode.

5  VOUT    Measurement and Controller Output. In measurement mode, VOUT provides a decreasing linear-in-dB

           representation of the RF input signal amplitude. In controller mode, VOUT is used to control the gain of a VGA or

           VVA with a positive gain sense (increasing voltage increases gain).

6  TADJ    Temperature Compensation Adjustment. Frequency-dependent temperature compensation is set by connecting

           a ground-referenced resistor to this pin.

7  VPOS    Positive Supply Voltage: 3.0 V to 5.5 V.

8  INLO    RF Common for INHI. AC-coupled RF common.

   Paddle  Internally connected to COMM; solder to a low impedance ground plane.

                                    Rev. B | Page 6 of 20
                                                                                                                                    AD8317

TYPICAL PERFORMANCE CHARACTERISTICS

VPOS = 3 V; TA = +25C, -40C, +85C; CLPF = 1000 pF, unless otherwise noted. Black: +25C; Blue: -40C; Red: +85C. Error is calculated
by using the best-fit line between PIN = -40 dBm and PIN = -10 dBm at the specified input frequency, unless otherwise noted

          2.00                                                2.0                                                  2.00                                                2.0

          1.75                                                1.5                                                  1.75                                                1.5

          1.50                                                1.0                                                  1.50                                                1.0

          1.25                                                0.5             ERROR (dB)                           1.25                                                0.5             ERROR (dB)
                                                                                                         VOUT (V)
VOUT (V)  1.00                                                0                                                    1.00                                                0

          0.75                                                0.5                                                 0.75                                                0.5

          0.50                                                1.0                                                 0.50                                                1.0

          0.25                                                1.5                                                 0.25                                                1.5

          0                                                   2.0            05541-003                            0                                                   2.0            05541-006

          60 55 50 45 40 35 30 25 20 15 10 5 0 5                                                       60 55 50 45 40 35 30 25 20 15 10 5 0 5

                PIN (dBm)                                                                                                PIN (dBm)

          Figure 3. VOUT and Log Conformance vs. Input Amplitude at 900 MHz,                                       Figure 6. VOUT and Log Conformance vs. Input Amplitude at 3.6 GHz,
                                           RTADJ = 18 k                                                                                             RTADJ = 8 k

          2.00                                                2.0                                                  2.00                                                2.0

          1.75                                                1.5                                                  1.75                                                1.5

          1.50                                                1.0                                                  1.50                                                1.0

          1.25                                                0.5             ERROR (dB)                           1.25                                                0.5             ERROR (dB)
                                                                                                         VOUT (V)
VOUT (V)  1.00                                                0                                                    1.00                                                0

          0.75                                                0.5                                                 0.75                                                0.5

          0.50                                                1.0                                                 0.50                                                1.0

          0.25                                                1.5                                                 0.25                                                1.5

          0                                                   2.0            05541-004                            0                                                   2.0            05541-007

          60 55 50 45 40 35 30 25 20 15 10 5 0 5                                                       60 55 50 45 40 35 30 25 20 15 10 5 0 5

                PIN (dBm)                                                                                                PIN (dBm)

          Figure 4. VOUT and Log Conformance vs. Input Amplitude at 1.9 GHz,                                       Figure 7. VOUT and Log Conformance vs. Input Amplitude at 5.8 GHz,
                                           RTADJ = 8 k                                                                                             RTADJ = 500

          2.00                                                2.0                                                  2.00                                                2.0

          1.75                                                1.5                                                  1.75                                                1.5

          1.50                                                1.0                                                  1.50                                                1.0

          1.25                                                0.5             ERROR (dB)                           1.25                                                0.5             ERROR (dB)

VOUT (V)  1.00                                                0                           VOUT (V)                 1.00                                                0

          0.75                                                0.5                                                 0.75                                                0.5

          0.50                                                1.0                                                 0.50                                                1.0

          0.25                                                1.5                                                 0.25                                                1.5

          0                                                   2.0            05541-005                            0                                                   2.0            05541-008

          60 55 50 45 40 35 30 25 20 15 10 5 0 5                                                       60 55 50 45 40 35 30 25 20 15 10 5 0 5

                PIN (dBm)                                                                                                PIN (dBm)

          Figure 5. VOUT and Log Conformance vs. Input Amplitude at 2.2 GHz,                                       Figure 8. VOUT and Log Conformance vs. Input Amplitude at 8.0 GHz,
                                           RTADJ = 8 k                                                             RTADJ = Open, Error Calculated from PIN = -34 dBm to PIN = -16 dBm

                                                                              Rev. B | Page 7 of 20
AD8317

          2.00                                                   2.0                                                2.00                                                2.0

          1.75                                                   1.5                                                1.75                                                1.5

          1.50                                                   1.0                                                1.50                                                1.0

          1.25                                                   0.5           ERROR (dB)                           1.25                                                0.5            ERROR (dB)
                                                                                                          VOUT (V)
VOUT (V)  1.00                                                   0                                                  1.00                                                0

          0.75                                                   0.5                                               0.75                                                0.5

          0.50                                                   1.0                                               0.50                                                1.0

          0.25                                                   1.5                                               0.25                                                1.5

          0                                                      2.0          05541-009                            0                                                            2.0              05541-012
                                                                                                                    60 55 50 45 40 35 30 25 20 15 10 5 0    5 10
          60 55 50 45 40 35 30 25 20 15 10 5 0 5 10
                                                                                                                                                             PIN (dBm)
                PIN (dBm)

          Figure 9. VOUT and Log Conformance vs. Input Amplitude at 900 MHz,                                        Figure 12. VOUT and Log Conformance vs. Input Amplitude at 3.6 GHz,
                                Multiple Devices, RTADJ = 18 k                                                                             Multiple Devices, RTADJ = 8 k

          2.00                                                   2.0                                                2.00                                                   2.0

          1.75                                                   1.5                                                1.75                                                   1.5

          1.50                                                   1.0                                                1.50                                                   1.0

          1.25                                                   0.5           ERROR (dB)                           1.25                                                   0.5           ERROR (dB)
                                                                                                          VOUT (V)
VOUT (V)  1.00                                                   0                                                  1.00                                                   0

          0.75                                                   0.5                                               0.75                                                   0.5

          0.50                                                   1.0                                               0.50                                                   1.0

          0.25                                                   1.5                                               0.25                                                   1.5

          0                                                      2.0          05541-010                            0                                                      2.0                    05541-013

          60 55 50 45 40 35 30 25 20 15 10 5 0 5 10                                                     60 55 50 45 40 35 30 25 20 15 10 5 0 5 10

                PIN (dBm)                                                                                                 PIN (dBm)

          Figure 10. VOUT and Log Conformance vs. Input Amplitude at 1.9 GHz,                                       Figure 13. VOUT and Log Conformance vs. Input Amplitude at 5.8 GHz,
                                 Multiple Devices, RTADJ = 8 k                                                                             Multiple Devices, RTADJ = 500

          2.00                                                   2.0                                                2.00                                                   2.0

          1.75                                                   1.5                                                1.75                                                   1.5

          1.50                                                   1.0                                                1.50                                                   1.0

          1.25                                                   0.5           ERROR (dB)                           1.25                                                   0.5           ERROR (dB)
                                                                                                          VOUT (V)
VOUT (V)  1.00                                                   0                                                  1.00                                                   0

          0.75                                                   0.5                                               0.75                                                   0.5

          0.50                                                   1.0                                               0.50                                                   1.0

          0.25                                                   1.5                                               0.25                                                   1.5

          0                                                      2.0          05541-011                            0                                                      2.0                    05541-014

          60 55 50 45 40 35 30 25 20 15 10 5 0 5                                                        60 55 50 45 40 35 30 25 20 15 10 5 0 5 10

                PIN (dBm)                                                                                                 PIN (dBm)

          Figure 11. VOUT and Log Conformance vs. Input Amplitude at 2.2 GHz,                                       Figure 14. VOUT and Log Conformance vs. Input Amplitude at 8.0 GHz,
                                 Multiple Devices, RTADJ = 8 k                                                                            Multiple Devices, RTADJ = Open,

                                                                                                                             Error Calculated from PIN = -34 dBm to PIN = -16 dBm

                                                                               Rev. B | Page 8 of 20
                                                                                                                                                                                     AD8317

                                     j1

                                                   j2                                                     10000

            j0.5

                                                                                                          NOISE SPECTRAL DENSITY (nV/ Hz)                                   60dBm

   j0.2

                                                                                                                                           1000             40dBm
                                                                                                                                                                             RF OFF
                                                                                                                                            100
   0        0.2            0.5       1    2
                                                                                                                                              10
                                                                                                                                                 1k         20dBm

                                                                                                                                                                                10dBm

   j0.2                                                     100MHz
                                                          900MHz

                                                                                                                                                            0dBm

                                                          1900MHz                                                                                                                                           05541-018

   8000MHz  j0.5                                                2200MHz
                                                   j2
                                                                                                                                                       10k  100k            1M                       10M
                                                          3600MHz

START FREQUENCY = 0.05GHz            j1                                                                                                                    FREQUENCY (Hz)

STOP FREQUENCY = 10GHz                                                    05541-015

                           10000MHz       5800MHz

Figure 15. Input Impedance vs. Frequency; No Termination Resistor on INHI                                                                  Figure 18. Noise Spectral Density of Output; CLPF = Open
              (Impedance De-Embedded to Input Pins), Z0 = 50

                                                           : 1.86V                                        10000
                                                          @ : 1.69V

                                                                                                          NOISE SPECTRAL DENSITY (nV/ Hz)  1000

3                                                                                                                                          100

4                                                         05541-017                                                                        10                                                               05541-019
  Ch3 500mV Ch4 200mV
                                M4.00s      A Ch3 620mV                                                                                   1k          10k  100k            1M                       10M

                                T 12.7560s                                                                                                                 FREQUENCY (Hz)

   Figure 16. Power-On/Power-Off Response Time; VPOS = 3.0 V;                                             Figure 19. Noise Spectral Density of Output Buffer (from CLPF to VOUT);
        Input AC-Coupling Capacitors = 10 pF; CLPF = Open                                                                                    CLPF = 0.1 F

                                                                                                          2.00                                                                                           2.0

                                                                                                          1.75                                                                                           1.5

                                                          CH1 RISE                                        1.50                                                                                           1.0
                                                          10.44ns
                                                                                                          1.25                                                                                           0.5           ERROR (dB)
                                                          CH1 FALL
                                                          6.113ns
                                                          05541-016                                       1.00                                                                                           0

                                                                                                VOUT (V)  0.75                                                                                           0.5

                                                                                                          0.50                                                                                           1.0

                                                                                                          0.25                                   3.3V                                                    1.5

                                                                                                                                                 3.0V

CH1 200mV                       M20.0ns      A CH1 1.40V                                                  0                                      3.6V                                                    2.0

                                T 943.600ns                                                               65 55 45 35 25 15 5                                            5                    15                05541-020

                                                                                                                                                            PIN (dBm)

Figure 17. VOUT Pulse Response Time; Pulsed RF Input 0.1 GHz, -10 dBm;                                    Figure 20. Output Voltage Stability vs. Supply Voltage at 1.9 GHz
                          CLPF = Open; RLOAD = 150                                                                               When VPOS Varies by 10%

                                                                          Rev. B | Page 9 of 20
AD8317

THEORY OF OPERATION

The AD8317 is a 6-stage demodulating logarithmic amplifier,             compensate for errors due to internal noise. The common pin,
specifically designed for use in RF measurement and power               COMM, provides a quality low impedance connection to the
control applications at frequencies up to 10 GHz. A block               printed circuit board (PCB) ground. The package paddle, which
diagram is shown in Figure 21. Sharing much of its design               is internally connected to the COMM pin, should also be grounded
with the AD8318 logarithmic detector/controller, the AD8317             to the PCB to reduce thermal impedance from the die to the PCB.
maintains tight intercept variability vs. temperature over a 50 dB
range. Additional enhancements over the AD8318, such as a               The logarithmic function is approximated in a piecewise fashion
reduced RF burst response time of 6 ns to 10 ns, 22 mA supply           by six cascaded gain stages. (For a more comprehensive expla-
current, and board space requirements of only 2 mm 3 mm,              nation of the logarithm approximation, see the AD8307 data
add to the low cost and high performance benefits of the AD8317.        sheet.) The cells have a nominal voltage gain of 9 dB each and a
                                                                        3 dB bandwidth of 10.5 GHz. Using precision biasing, the gain
                 VPOS  TADJ                                             is stabilized over temperature and supply variations. The overall
                                                                        dc gain is high, due to the cascaded nature of the gain stages. An
                 GAIN  SLOPE      VSET                                  offset compensation loop is included to correct for offsets
                 BIAS                                                   within the cascaded cells. At the output of each of the gain
                              IV                                        stages, a square-law detector cell is used to rectify the signal.

                              IV  VOUT
                                  CLPF
       DET  DET  DET DET                                                The RF signal voltages are converted to a fluctuating differential
                                                                        current having an average value that increases with signal level.
INHI                                                                   Along with the six gain stages and detector cells, an additional
INLO                                                                    detector is included at the input of the AD8317, providing a
                                                                        50 dB dynamic range in total. After the detector currents are
                                                                  COMM05541-021summed and filtered, the following function is formed at the
                                                                        summing node:
                              Figure 21. Block Diagram
                                                                        ID log10(VIN/VINTERCEPT)  (1)
A fully differential design, using a proprietary, high speed SiGe
process, extends high frequency performance. Input INHI receives        where:
the signal with a low frequency impedance of nominally 500              ID is the internally set detector current.
in parallel with 0.7 pF. The maximum input with 1 dB log-              VIN is the input signal voltage.
conformance error is typically 0 dBm (re: 50 ). The noise               VINTERCEPT is the intercept voltage (that is, when VIN = V , INTERCEPT
spectral density referred to the input is 1.15 nV/Hz, which is          the output voltage would be 0 V, if it were capable of going to 0 V).
equivalent to a voltage of 118 V rms in a 10.5 GHz bandwidth
or a noise power of -66 dBm (re: 50 ). This noise spectral
density sets the lower limit of the dynamic range. However,
the low end accuracy of the AD8317 is enhanced by specially
shaping the demodulating transfer characteristic to partially

                                  Rev. B | Page 10 of 20
                                                                                                                                                                                                AD8317

USING THE AD8317                                                                                   Figure 22) combines with the relatively high input impedance to
                                                                                                   give an adequate broadband 50  match.
BASIC CONNECTIONS
                                                                                                   The coupling time constant, 50 CC/2, forms a high-pass
The AD8317 is specified for operation up to 10 GHz; as a result,                                   corner with a 3 dB attenuation at fHP = 1/(2 50 CC ), where
low impedance supply pins with adequate isolation between                                          C1 = C2 = CC. Using the typical value of 47 nF, this high-pass
functions are essential. A power supply voltage of between 3.0 V                                   corner is ~68 kHz. In high frequency applications, fHP should be
and 5.5 V should be applied to VPOS. Power supply decoupling                                       as large as possible to minimize the coupling of unwanted low
capacitors of 100 pF and 0.1 F should be connected close to                                        frequency signals. In low frequency applications, a simple RC
this power supply pin.                                                                             network forming a low-pass filter should be added at the input
                                                                                                   for similar reasons. This low-pass filter network should generally
                                                          VS (3.0V TO 5.5V)                        be placed at the generator side of the coupling capacitors, thereby
                                                                                                   lowering the required capacitance value for a given high-pass
                                                    C5                                             corner frequency.

                       0.1F R2
                         C4 0

                                      100pF        1
                      C2

                 47nF    8                   7  6           5                     VOUT             OUTPUT INTERFACE
                  C1   INLO                              VOUT
                              VPOS TADJ                                  R4                        The VOUT pin is driven by a PNP output stage. An internal
                       INHI                              VSET            0                         10  resistor is placed in series with the output and the VOUT
             R1          1    AD8317                        4                                      pin. The rise time of the output is limited mainly by the slew
         52.3                                                                                      on CLPF. The fall time is an RC-limited slew given by the load
                                                                                                   capacitance and the pull-down resistance at VOUT. There is an
                              COMM CLPF                                                            internal pull-down resistor of 1.6 k. A resistive load at VOUT
                                                                                                   is placed in parallel with the internal pull-down resistor to
                                             2  3                                                  provide additional discharge current.

SIGNAL           47nF                                 2                                                                    VPOS
  INPUT

1SEE THE TEMPERATURE COMPENSATION OF OUTPUT VOLTAGE SECTION.                            05541-022
2SEE THE OUTPUT FILTERING SECTION.

                      Figure 22. Basic Connections

The paddle of the LFCSP package is internally connected to                                                          CLPF                                 10
COMM. For optimum thermal and electrical performance, the                                                                                                            VOUT
paddle should be soldered to a low impedance ground plane.                                                                         +
                                                                                                                                 0.8V                   1200
INPUT SIGNAL COUPLING
                                                                                                                                    

The RF input (INHI) is single-ended and must be ac-coupled.                                                         COMM                                       400                   05541-024
INLO (input common) should be ac-coupled to ground.
Suggested coupling capacitors are 47 nF ceramic 0402-style                                                                Figure 24. Output Interface
capacitors for input frequencies of 1 MHz to 10 GHz. The
coupling capacitors should be mounted close to the INHI and                                        To reduce the fall time, VOUT should be loaded with a resistive
INLO pins. The coupling capacitor values can be increased to                                       load of <1.6 k. For example, with an external load of 150 ,
lower the high-pass cutoff frequency of the input stage. The                                       the AD8317 fall time is <7 ns.
high-pass corner is set by the input coupling capacitors and the
internal 10 pF high-pass capacitor. The dc voltage on INHI and                                     SETPOINT INTERFACE
INLO is approximately one diode voltage drop below VPOS.
                                                                                                   The VSET input drives the high impedance (40 k) input of an
         VPOS                  CURRENT                                                             internal op amp. The VSET voltage appears across the internal
                 5pF   5pF                                                                         1.5 k resistor to generate ISET. When a portion of VOUT is
                                                                                                   applied to VSET, the feedback loop forces

                                                                  FIRST                                             -ID log10(VIN/VINTERCEPT) = ISET                                          (2)
                                                                   GAIN
            18.7k      18.7k                                     STAGE                             If VSET = VOUT/2x, then ISET = VOUT/(2x 1.5 k).
          INHI
                                                2k A = 9dB                                         The result is
         INLO
                                                                                                                    VOUT = (-ID 1.5 k 2x) log10(VIN/VINTERCEPT)

                                        gm               OFFSET          05541-023                                        20k VSET                                  ISET
                                     STAGE               COMP
                                                                                                                    VSET
                       Figure 23. Input Interface

While the input can be reactively matched, in general, this is not                                                                     20k
necessary. An external 52.3  shunt resistor (connected on the
signal side of the input coupling capacitors, as shown in                                                                                               1.5k

                                                                                            Rev. B | Page 11 of 20                     COMM             COMM              05541-025

                                                                                                                          Figure 25. VSET Interface
AD8317

The slope is given by                                                          2.00                                                       2.0
                                                                               1.75
     -ID 2x 1.5 k = -22 mV/dB x                                          1.50  VOUT IDEAL

For example, if a resistor divider to ground is used to generate a                   VOUT 25C                                            1.5
VSET voltage of VOUT/2, x = 2. The slope is set to -880 V/decade
or -44 mV/dB.                                                                        ERROR 25C

TEMPERATURE COMPENSATION OF OUTPUT                                                                                                        1.0
VOLTAGE
                                                                               1.25                                                       0.5
The primary component of the variation in VOUT vs. temperature,
as the input signal amplitude is held constant, is the drift of the  VOUT (V)  1.00                                                       0
intercept. This drift is also a weak function of the input signal
frequency; therefore, provision is made for the optimization of                0.75                                                       0.5
internal temperature compensation at a given frequency by
providing Pin TADJ.                                                            0.50                                                       1.0

                                                                                     RANGE FOR

                                                                               0.25      CALCULATION OF                                   1.5  05541-027
                                                                                     SLOPE AND INTERCEPT

                                                                                    0                                                     5 10 15
                                                                                    60 55 50 45 40 35 30 25 20 15 10 5 0            INTERCEPT

                                                                                                                               PIN (dBm)

                                                                                     Figure 27. Typical Output Voltage vs. Input Signal

                      VINTERNAL    AD8317                            The output voltage vs. input signal voltage of the AD8317 is
                                                                     linear-in-dB over a multidecade range. The equation for this
                                       ICOMP                         function is

                TADJ

         RTADJ                                                                      VOUT = X VSLOPE/DEC log10(VIN/VINTERCEPT)               (3)

                                              05541-026                             = X VSLOPE/dB 20 log10(VIN/VINTERCEPT)                (4)

                                 1.5k                                where:
                                                                     X is the feedback factor in VSET = VOUT/X.
                      COMM         COMM                              VSLOPE/DEC is nominally -440 mV/decade, or -22 mV/dB.
                                                                     VINTERCEPT is the x-axis intercept of the linear-in-dB portion of
                Figure 26. TADJ Interface                            the VOUT vs. PIN curve (see Figure 27).
                                                                     VINTERCEPT is 2 dBV for a sinusoidal input signal.
RTADJ is connected between TADJ and ground. The value of
this resistor partially determines the magnitude of an analog
correction coefficient, which is used to reduce intercept drift.

The relationship between output temperature drift and                An offset voltage, VOFFSET, of 0.35 V is internally added to
frequency is not linear and cannot be easily modeled. As a           the detector signal, so that the minimum value for VOUT is
result, experimentation is required to choose the correct            X VOFFSET; therefore, for X = 1, the minimum VOUT is 0.35 V.
TADJ resistor. Table 4 shows the recommended values for
some commonly used frequencies.                                      The slope is very stable vs. process and temperature variation.
                                                                     When base-10 logarithms are used, VSLOPE/DECADE represents the
Table 4. Recommended RTADJ Values                                    volts/decade. A decade corresponds to 20 dB; VSLOPE/DECADE/20 =
                                                                     VSLOPE/dB represents the slope in volts/dB.

Frequency             Recommended RTADJ                              As noted in Equation 3 and Equation 4, the VOUT voltage has a
                                                                     negative slope. This is also the correct slope polarity to control
50 MHz                18 k                                           the gain of many power amplifiers in a negative feedback con-
                                                                     figuration. Because both the slope and intercept vary slightly
100 MHz               18 k                                           with frequency, it is recommended to refer to the Specifications
                                                                     section for application-specific values for slope and intercept.
900 MHz               18 k

1.8 GHz               8 k

1.9 GHz               8 k

2.2 GHz               8 k

3.6 GHz               8 k                                            Although demodulating log amps respond to input signal
                                                                     voltage, not input signal power, it is customary to discuss the
5.3 GHZ               500                                            amplitude of high frequency signals in terms of power. In this
                                                                     case, the characteristic impedance of the system, Z0, must be
5.8 GHz               500                                            known to convert voltages to their corresponding power levels.
                                                                     The following equations are used to perform this conversion:
8 GHz                 Open

MEASUREMENT MODE                                                                    P [dBm] = 10 log10(VRMS2/(Z0 1 mW))                     (5)

When the VOUT voltage or a portion of the VOUT voltage is fed                       P [dBV] = 20 log10(VRMS/1 VRMS)                           (6)
back to the VSET pin, the device operates in measurement
mode. As seen in Figure 27, the AD8317 has an offset voltage,                       P [dBm] = P [dBV] - 10 log10(Z0 1 mW/1 VRMS2) (7)
a negative slope, and a VOUT measurement intercept at the high
end of its input signal range.

                                                            Rev. B | Page 12 of 20
For example, PINTERCEPT for a sinusoidal input signal expressed in                                      AD8317
terms of dBm (decibels referred to 1 mW), in a 50  system is
                                                                     between VOUT and the RF input signal when the device is in
PINTERCEPT [dBm] =                                                   measurement mode, the AD8317 adjusts the voltage on VOUT
                                                                     (VOUT is now an error amplifier output) until the level at the
PINTERCEPT [dBV] - 10 log10(Z0 1 mW/1 VRMS2) =                   RF input corresponds to the applied VSET. When the AD8317
                                                                     operates in controller mode, there is no defined relationship
2 dBV - 10 log10(50 10-3) = 15 dBm                     (8)       between the VSET and the VOUT voltage; VOUT settles to a value
                                                                     that results in the correct input signal level appearing at
For a square wave input signal in a 200  system,                     INHI/INLO.

P = INTERCEPT                                                        For this output power control loop to be stable, a ground-
-1 dBV - 10 log10[(200   1 mW/1 VRMS2)] = 6 dBm                   referenced capacitor must be connected to the CLPF pin. This
                                                                     capacitor, CFLT, integrates the error signal (in the form of a
Further information on the intercept variation dependence            current) to set the loop bandwidth and ensure loop stability.
upon waveform can be found in the AD8313 and AD8307                  Further details on control loop dynamics can be found in the
data sheets.                                                         AD8315 data sheet.

SETTING THE OUTPUT SLOPE IN MEASUREMENT
MODE

To operate in measurement mode, VOUT must be connected                                                   VGA/VVA        RFIN
to VSET. Connecting VOUT directly to VSET yields the nominal
logarithmic slope of approximately -22 mV/dB. The output                            DIRECTIONAL                GAIN
swing corresponding to the specified input range is then approx-                          COUPLER              CONTROL
imately 0.35 V to 1.7 V. The slope and output swing can be                                                     VOLTAGE
increased by placing a resistor divider between VOUT and                           ATTENUATOR
VSET (that is, one resistor from VOUT to VSET and one
resistor from VSET to ground). The input impedance of VSET                                         47nF        VOUT
is approximately 40 k. Slope-setting resistors should be kept
below 20 k to prevent this input impedance from affecting                                                INHI
the resulting slope. If two equal resistors are used (for example,
10 k/10 k), the slope doubles to approximately -44 mV/dB.                          52.3                  AD8317

                                                                                                         INLO VSET      DAC

                                                                                                   47nF        CLPF

                                        05541-028                                                              CFLT
                                                                                                                                                                                                                                                                            05541-029
AD8317                        44mV/dB                                                             Figure 29. Controller Mode
                    10k
          VOUT                                                       Decreasing VSET, which corresponds to demanding a higher
                    10k                                              signal from the VGA, increases VOUT. The gain control voltage
          VSET                                                       of the VGA must have a positive sense. A positive control
                                                                     voltage to the VGA increases the gain of the device.
                           Figure 28. Increasing the Slope
                                                                     The basic connections for operating the AD8317 in an auto-
CONTROLLER MODE                                                      matic gain control (AGC) loop with the ADL5330 are shown in
                                                                     Figure 30. The ADL5330 is a 10 MHz to 3 GHz VGA. It offers a
The AD8317 provides a controller mode feature at the VOUT            large gain control range of 60 dB with 0.5 dB gain stability.
pin. By using VSET for the setpoint voltage, it is possible for the  This configuration is similar to Figure 29.
AD8317 to control subsystems, such as power amplifiers (PAs),
variable gain amplifiers (VGAs), or variable voltage attenuators     The gain of the ADL5330 is controlled by the output pin of the
(VVAs), that have output power that increases monotonically          AD8317. This voltage, VOUT, has a range of 0 V to near VPOS. To
with respect to their gain control signal.                           avoid overdrive recovery issues, the AD8317 output voltage can
                                                                     be scaled down using a resistive divider to interface with the 0 V
To operate in controller mode, the link between VSET and             to 1.4 V gain control range of the ADL5330.
VOUT is broken. A setpoint voltage is applied to the VSET
input, VOUT is connected to the gain control terminal of the         A coupler/attenuation of 21 dB is used to match the desired
VGA, and the RF input of the detector is connected to the            maximum output power from the VGA to the top end of the
output of the VGA (usually using a directional coupler and           linear operating range of the AD8317 (approximately -5 dBm
some additional attenuation). Based on the defined relationship      at 900 MHz).

                                                           Rev. B | Page 13 of 20
AD8317

                                                            +5V                                                                 +5V

                         RF INPUT                                                                                                    120nH                                   RF OUTPUT
                          SIGNAL                                                                                                      100pF                                     SIGNAL
                                                                                                                                      100pF
                                                            VPSx                             COMx                        120nH                    DIRECTIONAL
                                                                                                                                                  COUPLER
                                                  100pF  INHI                                            OPHI
                                                  100pF
                                                               ADL5330

                                                         INLO                                OPLO

                                                                  GAIN

                                                         4.12k                                                      +5V                           ATTENUATOR

                                                                       10k

                                                  SETPOINT         VOUT                                             VPOS        47nF
                                                  VOLTAGE      VSET                                                       INHI              52.3

                                             DAC                                                                                47nF

                                                                       AD8317

                                                                       LOG AMP

                                             1nF               CLPF                                            INLO
                                                                  TADJ                                   COMM

                                                               18k                                                                                                                      05541-030

                         Figure 30. AD8317 Operating in Controller Mode to Provide Automatic Gain Control Functionality in Combination with the ADL5330

Figure 31 shows the transfer function of the output power vs.                                                                   For the AGC loop to remain in equilibrium, the AD8317 must
the setpoint voltage over temperature for a 900 MHz sine wave                                                                   track the envelope of the ADL5330 output signal and provide
with an input power of -1.5 dBm. Note that the power control                                                                    the necessary voltage levels to the ADL5330 gain control input.
of the AD8317 has a negative sense. Decreasing VSET, which                                                                      Figure 32 shows an oscilloscope screenshot of the AGC loop
corresponds to demanding a higher signal from the ADL5330,                                                                      depicted in Figure 30. A 100 MHz sine wave with 50% AM
increases gain.                                                                                                                 modulation is applied to the ADL5330. The output signal from
                                                                                                                                the VGA is a constant envelope sine wave with amplitude corre-
The AGC loop is capable of controlling signals just under the                                                                   sponding to a setpoint voltage at the AD8317 of 1.5 V. Also
full 60 dB gain control range of the ADL5330. The performance                                                                   shown is the gain control response of the AD8317 to the
over temperature is most accurate over the highest power range,                                                                 changing input envelope.
where it is generally most critical. Across the top 40 dB range
of output power, the linear conformance error is well within                                                                                          AM MODULATED INPUT
0.5 dB over temperature.
                                                                                                                                            1
                    30                                              4
                                                                                                                                                     AD8317 OUTPUT
                    20                                              3

OUTPUT POWER (dBm)  10                                              2

                    0                                               1                        ERROR (dB)

                    10                                             0

                                                                                                                                     3

                    20                                             1

                    30                                             2                                                                   ADL5330 OUTPUT                                              05541-032
                                                                                                                                     2
                                                                                                                                                              M2.00ms                   A CH2 820mV
                                                                                                                                       CH1 200mV Ch2 200mV
                    40                                             3                                                                 CH3 50.0mV             T 640.00s

                    50                                                                  4              05541-031              Figure 32. Oscilloscope Screenshot Showing an AM Modulated Input Signal
                        0.2 0.4 0.6 0.8 1.0  1.2 1.4 1.6 1.8 2.0                                                                                       and the Response from the AD8317

                         SETPOINT VOLTAGE (V)

Figure 31. ADL5330 Output Power vs. AD8317 Setpoint Voltage, PIN = -1.5 dBm

                                                                                             Rev. B | Page 14 of 20
                                                                                                                                       AD8317

Figure 33 shows the response of the AGC RF output to a pulse                                  ILOG          AD8317         VOUT
on VSET. As VSET decreases from 1.7 V to 0.4 V, the AGC loop                                   1.5k
responds with an RF burst. In this configuration, the input                                                            +4
signal to the ADL5330 is a 1 GHz sine wave at a power level                                          3.5pF                 CLPF
of -15 dBm.
   T                                                        05541-033                                                            CFLT
                  AD8317 VSET PULSE                                                                                                                                                                                                                                05541-037

                                                                                         Figure 34. Lowering the Postdemodulation Bandwidth

1

                                                                    CFLT is selected by

                                                                                    C FLT  =  (2               1  Bandwidth)  - 3.5 pF                                                                                                                                               (12)
                                                                                                  1.5 kVideo

      ADL5330 OUTPUT                                                The video bandwidth should typically be set to a frequency
2                                                                   equal to about one-tenth the minimum input frequency. This
                                                                    ensures that the output ripple of the demodulated log output,
   CH1 2.00V CH2 50mV  M10.0s           A CH1 2.48V                which is at twice the input frequency, is well filtered.

                       T 699.800s                                  In many log amp applications, it may be necessary to lower
                                                                    the corner frequency of the postdemodulation filter to achieve
      Figure 33. Oscilloscope Screenshot Showing                    low output ripple while maintaining a rapid response time to
           the Response Time of the AGC Loop                        changes in signal level. An example of a 4-pole active filter is
                                                                    shown in the AD8307 data sheet.
Response time and the amount of signal integration are con-
trolled by CFLT. This functionality is analogous to the feedback    OPERATION BEYOND 8 GHz
capacitor around an integrating amplifier. Although it is
possible to use large capacitors for CFLT, in most applications,    The AD8317 is specified for operation up to 8 GHz, but it provides
values under 1 nF provide sufficient filtering.                     useful measurement accuracy over a reduced dynamic range of
                                                                    up to 10 GHz. Figure 35 shows the performance of the AD8317
Calibration in controller mode is similar to the method used        over temperature at 10 GHz when the device is configured as
in measurement mode. A simple 2-point calibration can be            shown in Figure 22. Dynamic range is reduced at this frequency,
done by applying two known VSET voltages or DAC codes and           but the AD8317 does provide 30 dB of measurement range
measuring the output power from the VGA. Slope and intercept        within 3 dB of linearity error.
can then be calculated by:

Slope = (VSET1 - VSET2)/(POUT1 - POUT2)                     (9)                     2.0                                                                                                                                                                                          5

Intercept = POUT1 - VSET1/Slope                             (10)                    1.8                                                                                                                                                                                          4

VSETx = Slope (POUTX - Intercept)                         (11)                    1.6                                                                                                                                                                                          3

More information on the use of the ADL5330 in AGC applica-                          1.4                                                                                                                                                                                          2
tions can be found in the ADL5330 data sheet.
                                                                    VOUT (V)        1.2                                                                                                                                                                                          1   ERROR (dB)

OUTPUT FILTERING                                                                    1.0                                                                                                                                                                                          0

For applications in which maximum video bandwidth and,                              0.8                                                                                                                                                                                          1
consequently, fast rise time are desired, it is essential that the
CLPF pin be left unconnected and free of any stray capacitance.                     0.6                                                                                                                                                                                          2

                                                                                    0.4                                                                                                                                                                                          3

The nominal output video bandwidth of 50 MHz can be reduced                         0.2                                                                                                                                                                                          4
by connecting a ground-referenced capacitor (CFLT) to the CLPF
pin, as shown in Figure 34. This is generally done to reduce                        0                                                                                                                                                                                            5              05541-038
output ripple (at twice the input frequency for a symmetric
input waveform such as sinusoidal signals).                                         40 35 30 25 20 15 10 5 0                                                                                                                                                          5

                                                                                                     PIN (dBm)

                                                                    Figure 35. VOUT and Log Conformance vs. Input Amplitude at 10.0 GHz,
                                                                                  Multiple Devices, RTADJ = Open, CLPF = 1000 pF

                                                                    Implementing an impedance match for frequencies beyond
                                                                    8 GHz can improve the sensitivity of the AD8317 and measure-
                                                                    ment range.

                                                                    Operation beyond 10 GHz is possible, but part-to-part
                                                                    variation, most notably in the intercept, becomes significant.

                                                            Rev. B | Page 15 of 20
AD8317

EVALUATION BOARD

Table 5. Evaluation Board (Rev. A) Configuration Options

Component               Function                                                                           Default Conditions
                                                                                                           Not applicable
VPOS, GND               Supply and Ground Connections.                                                     R1 = 52.3  (Size 0402)
                                                                                                           C1 = 47 nF (Size 0402)
R1, C1, C2              Input Interface.                                                                   C2 = 47 nF (Size 0402)
                        The 52.3  resistor in Position R1 combines with the internal input impedance
                        of the AD8317 to give a broadband input impedance of about 50 . C1 and C2          R5 = 200  (Size 0402)
                        are dc-blocking capacitors. A reactive impedance match can be implemented          R7 = open (Size 0402)
                        by replacing R1 with an inductor and C1 and C2 with appropriately valued
                        capacitors.                                                                        R2 = 0  (Size 0402)
                                                                                                           R3 = open (Size 0402)
R5, R7                  Temperature Compensation Interface.                                                R4 = open (Size 0402)
                        The internal temperature compensation network is optimized for input signals       R6 = 1 k (Size 0402)
                        up to 3.6 GHz when R7 is 10 k. This circuit can be adjusted to optimize            RL = CL = open (Size 0402)
                        performance for other input frequencies by changing the value of the resistor      R2 = open (Size 0402)
                        in Position R7. See Table 4 for specific RTADJ resistor values.                    R3 = open (Size 0402)

R2, R3, R4, R6, RL, CL  Output Interface--Measurement Mode.                                                C4 = 0.1 F (Size 0603)
                        In measurement mode, a portion of the output voltage is fed back to the VSET       C5 = 100 pF (Size 0402)
                        pin via R2. The magnitude of the slope of the VOUT output voltage response
                        can be increased by reducing the portion of VOUT that is fed back to VSET. R6      C3 = 8.2 pF (Size 0402)
                        can be used as a back-terminating resistor or as part of a single-pole, low-pass
                        filter.

R2, R3                  Output Interface--Controller Mode.
                        In this mode, R2 must be open. In controller mode, the AD8317 can control the
                        gain of an external component. A setpoint voltage is applied to Pin VSET, the
                        value of which corresponds to the desired RF input signal level applied to the
                        AD8317 RF input. A sample of the RF output signal from this variable gain
                        component is selected, typically via a directional coupler, and applied to the
                        AD8317 RF input. The voltage at the VOUT pin is applied to the gain control of
                        the variable gain element. A control voltage is applied to the VSET pin. The
                        magnitude of the control voltage can optionally be attenuated via the voltage
                        divider comprising R2 and R3, or a capacitor can be installed in Position R3 to
                        form a low-pass filter along with R2.

C4, C5                  Power Supply Decoupling.
                        The nominal supply decoupling consists of a 100 pF filter capacitor placed
                        physically close to the AD8317 and a 0.1 F capacitor placed nearer to the
                        power supply input pin.

C3                      Filter Capacitor.

                        The low-pass corner frequency of the circuit that drives the VOUT pin can be

                        lowered by placing a capacitor between CLPF and ground. Increasing this

                        capacitor increases the overall rise/fall time of the AD8317 for pulsed input

                        signals. See the Output Filtering section for more details.

                                                       VPOS TADJ

                                            C1     C4          R5                                 GND
                                           47nF  0.1F         200
                                                                                 VOUT_ALT
                                            C2     C5             R7             R4
                                           47nF  100pF          OPEN             OPEN

                                                                                       R6

                                                                                      1k      CL       RL  VOUT

                                                   8    7  6          5          R2           OPEN OPEN
                                                 INLO                            0
                                                       VPOS TADJ VOUT
                                                 INHI
                                    R1             1   AD8317
                                52.3
                                                       COMM CLPF VSET
                        RFIN
                                                        2  3          4

                                                               C3                             VSET
                                                               8.2pF
                                                                             R3
                                                                         OPEN                              05541-034

                                                       Figure 36. Evaluation Board Schematic
                                                                  Rev. B | Page 16 of 20
                                                                                                AD8317

                                  05541-035
                                                                                                                                                                                                                                                05541-036

Figure 37. Component Side Layout                          Figure 38. Component Side Silkscreen

                                  Rev. B | Page 17 of 20
AD8317
DIE INFORMATION

                                                                  X

                                                      1              8

                                        2             ADI AD8317        7

                                        2

                                        3                                                 Y
                                                                        6
                                        4
                                              DB1                       5

                              BOND PAD STATISTICS                                            05541-039
                              ALL MEASURMENTS IN MICRONS.
                              MINIMUM PASSIVATION OPENING: 59 59 MIN PAD PITCH: 89

                              DIE SIZE CALCULATION
                              ALL MEASURMENTS IN MICRONS.
                              DIEX (WIDTH OF DIE IN X DIRECTION) = 670
                              DIEY (WIDTH OF DIE IN Y DIRECTION) = 1325

                              DIE THICKNESS = 305 MICRONS

                              BALL BOND SHEAR STRENGTH SPECIFICATION: MINIMUM 15 GRAMS

                                                 Figure 39. Die Outline Dimensions

Table 6. Die Pad Function Descriptions

Pin No. Mnemonic Description

1     INHI  RF Input. Nominal input range of -50 dBm to 0 dBm, re: 50 ; ac-coupled RF input.

2, 2  COMM  Device Common. Connect both pads to a low impedance ground plane.

3     CLPF  Loop Filter Capacitor. In measurement mode, this capacitor sets the pulse response time and video

            bandwidth. In controller mode, the capacitance on this node sets the response time of the error

            amplifier/integrator.

4     VSET  Setpoint Control Input for Controller Mode or Feedback Input for Measurement Mode.

5     VOUT  Measurement and Controller Output. In measurement mode, VOUT provides a decreasing linear-in dB

            representation of the RF input signal amplitude. In controller mode, VOUT is used to control the gain of

            a VGA or VVA with a positive gain sense (increasing voltage increases gain).

6     TADJ  Temperature Compensation Adjustment. Frequency-dependent temperature compensation is set by

            connecting a ground-referenced resistor to this pin.

7     VPOS  Positive Supply Voltage: 3.0 V to 5.5 V.

8     INLO  RF Common for INHI. AC-coupled RF common.

DB1   COMM  Device Common. Connect to a low impedance ground plane.

                                        Rev. B | Page 18 of 20
                                                                                                                                         AD8317

OUTLINE DIMENSIONS

                                                             3.25                                      1.89
                                                             3.00
                                                             2.75                0.55                  1.74        0.25
                                                                                 0.40
                                                          TOP VIEW               0.30                  1.59        0.20

                                                             2.95             0.60                                 0.15
                                                             2.75             0.45
                                           1.95              2.55   2.25      0.30             5             8
                                           1.75                     2.00
                                           1.55                     1.75                       EXPOSEDPAD

                                    PIN 1                                                   4  BOTTOM VIEW      1        0.15
                            INDICATOR                                                                                    0.10
                                                                                                                         0.05

                                                                                                       0.50 BSC

                                   1.00          12 MAX  0.80 MAX
                                   0.85                   0.65 TYP
                                   0.80
                                                                          0.05 MAX
                            SEATING                                       0.02 NOM
                              PLANE
                                                 0.30               0.20 REF                                                   031207-A

                                                 0.23

                                                 0.18

                                                 Figure 40. 8-Lead Lead Frame Chip Scale Package [LFCSP_VD]
                                                             2 mm 3 mm Body, Very Thin, Dual Lead
                                                                                 (CP-8-1)
                                                                  Dimensions shown in millimeters

ORDERING GUIDE              Temperature Range                       Package Description                            Package Option        Branding
                            -40C to +85C                          8-Lead LFCSP_VD, 7" Tape and Reel              CP-8-1                Q1
Model                       -40C to +85C                          8-Lead LFCSP_VD, 7" Tape and Reel              CP-8-1                Q1
AD8317ACPZ-R71              -40C to +85C                          8-Lead LFCSP_VD, Waffle Pack                   CP-8-1                Q1
AD8317ACPZ-R21              -40C to +85C                          Die
AD8317ACPZ-WP1                                                      Evaluation Board
AD8317ACHIPS
AD8317-EVALZ1

1 Z = RoHS Compliant Part.

                                                                    Rev. B | Page 19 of 20
AD8317
NOTES

20052008 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.

                                                                      D05541-0-3/08(B)

                                                                                        Rev. B | Page 20 of 20
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

AD8317-EVALZ器件购买:

数量 单价(人民币) mouser购买
1 ¥818.75 购买

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved