电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AD603

器件型号:AD603
器件类别:模拟器件
文件大小:219.5KB,共0页
厂商名称:AD [Analog Devices]
厂商官网:http://www.analog.com/
下载文档

器件描述

SPECIALTY ANALOG CIRCUIT,

专业模拟电路,

参数

AD603功能数量 1
AD603端子数量 8
AD603最大工作温度 85 Cel
AD603最小工作温度 -40 Cel
AD603最大供电/工作电压 6.3 V
AD603最小供电/工作电压 4.75 V
AD603额定供电电压 5 V
AD603加工封装描述 陶瓷, DIP-8
AD603状态 ACTIVE
AD603包装形状 矩形的
AD603包装尺寸 IN-线
AD603端子形式 THROUGH-孔
AD603端子间距 2.54 mm
AD603端子涂层 锡 铅
AD603端子位置
AD603包装材料 陶瓷, 玻璃-SEALED
AD603温度等级 INDUSTRIAL
AD603模拟IC其它类型 ANALOG 电路

文档预览

AD603器件文档内容

a                                                                                                  Low Noise, 90 MHz
                                                                                               Variable-Gain Amplifier

                                                                                                                                    AD603*

    FEATURES                                                                1 V to span the central 40 dB of the gain range. An over- and
    "Linear in dB" Gain Control                                             under-range of 1 dB is provided whatever the selected range. The
    Pin Programmable Gain Ranges                                            gain-control response time is less than 1 s for a 40 dB change.

      11 dB to +31 dB with 90 MHz Bandwidth                                The differential gain-control interface allows the use of either
      +9 dB to +51 dB with 9 MHz Bandwidth                                  differential or single-ended positive or negative control voltages.
    Any Intermediate Range, e.g., 1 dB to +41 dB with                      Several of these amplifiers may be cascaded and their gain-con-
      30 MHz Bandwidth                                                      trol gains offset to optimize the system S/N ratio.
    Bandwidth Independent of Variable Gain
    1.3 nV/Hz Input Noise Spectral Density                                  The AD603 can drive a load impedance as low as 100  with
    0.5 dB Typical Gain Accuracy                                            low distortion. For a 500  load in shunt with 5 pF, the total
    MIL-STD-883 Compliant and DESC Versions Available                       harmonic distortion for a 1 V sinusoidal output at 10 MHz is
                                                                            typically 60 dBc. The peak specified output is 2.5 V mini-
    APPLICATIONS                                                            mum into a 500  load, or 1 V into a 100  load.
    RF/IF AGC Amplifier
    Video Gain Control                                                      The AD603 uses a proprietary circuit topology--the X-AMPTM.
    A/D Range Extension                                                     The X-AMP comprises a variable attenuator of 0 dB to
    Signal Measurement                                                      42.14 dB followed by a fixed-gain amplifier. Because of the
                                                                            attenuator, the amplifier never has to cope with large inputs and
PRODUCT DESCRIPTION                                                         can use negative feedback to define its (fixed) gain and dynamic
The AD603 is a low noise, voltage-controlled amplifier for use              performance. The attenuator has an input resistance of 100 ,
in RF and IF AGC systems. It provides accurate, pin selectable              laser trimmed to 3%, and comprises a seven-stage R-2R ladder
gains of 11 dB to +31 dB with a bandwidth of 90 MHz or                     network, resulting in an attenuation between tap points of
+9 dB to +51 dB with a bandwidth of 9 MHz. Any intermediate                 6.021 dB. A proprietary interpolation technique provides a
gain range may be arranged using one external resistor. The                 continuous gain-control function which is linear in dB.
input referred noise spectral density is only 1.3 nV/Hz and power
consumption is 125 mW at the recommended 5 V supplies.                     The AD603A is specified for operation from 40C to +85C
                                                                            and is available in both 8-lead SOIC (R) and 8-lead ceramic
The decibel gain is "linear in dB," accurately calibrated, and              DIP (Q). The AD603S is specified for operation from 55C to
stable over temperature and supply. The gain is controlled at a             +125C and is available in an 8-lead ceramic DIP (Q). The
high impedance (50 M), low bias (200 nA) differential input;                AD603 is also available under DESC SMD 5962-94572.
the scaling is 25 mV/dB, requiring a gain-control voltage of only

                      FUNCTIONAL BLOCK DIAGRAM

VPOS         SCALING                   PRECISION PASSIVE                                       FIXED GAIN
VNEG      REFERENCE                    INPUT ATTENUATOR                                        AMPLIFIER
GPOS
GNEG    VG                                     AD603                                                                          VOUT
                          GAIN                                                                                6.44k*

                      CONTROL                                                                                                 FDBK
                     INTERFACE

        0dB 6.02dB 12.04dB 18.06dB 24.08dB 30.1dB 36.12dB 42.14dB                                             694*
                                                                                                                     20*
  VINP  R      R      R             R      R                                    R      R       *NORMAL VALUES
COMM
           2R     2R            2R     2R                                   2R     2R     R

                  R = 2R LADDER NETWORK

*Patented.                                                                  One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
X-AMP is a trademark of Analog Devices, Inc.
                                                                            Tel: 781/329-4700 World Wide Web Site: http://www.analog.com
REV. C
                                                                            Fax: 781/326-8703                               Analog Devices, Inc., 2000
Information furnished by Analog Devices is believed to be accurate and
reliable. However, no responsibility is assumed by Analog Devices for its
use, nor for any infringements of patents or other rights of third parties
which may result from its use. No license is granted by implication or
otherwise under any patent or patent rights of Analog Devices.
AD603SPECIFICATIONS (@ TA = +25C, VS = 5 V, 500 mV  VG  +500 mV, GNEG = 0 V, 10 dB to +30 dB Gain
                                                           Range, RL = 500 , and CL = 5 pF, unless otherwise noted.)

Model                               Conditions                                       AD603       Unit
Parameter                                                             Min Typ Max

INPUT CHARACTERISTICS               Pins 3 to 4                       97      100 103            
  Input Resistance                                                                               pF
  Input Capacitance                 Input Short Circuited                     2                  nV/Hz
  Input Noise Spectral Density1     f = 10 MHz, Gain = max, RS = 10                              dB
  Noise Figure                      f = 10 MHz, Gain = max, RS = 10           1.3
  1 dB Compression Point                                                                         dBm
  Peak Input Voltage                                                          8.8
                                                                                                 V
                                                                              11

                                                                               1.4 2

OUTPUT CHARACTERISTICS              VOUT = 100 mV rms                              90            MHz
  3 dB Bandwidth                   RL  500                                        275           V/s
  Slew Rate                         RL  500                            2.5 3.0                V
  Peak Output2                      f  10 MHz                                      2            
  Output Impedance                                                                 50            mA
  Output Short-Circuit Current      f = 3 MHz; Full Gain Range                     2            ns
  Group Delay Change vs. Gain       VG = 0 V; f = 1 MHz to 10 MHz                  2            ns
  Group Delay Change vs. Frequency                                                 0.2           %
  Differential Gain                 f = 10 MHz, VOUT = 1 V rms                     0.2           Degree
  Differential Phase                f = 40 MHz, Gain = max, RS = 50                60           dBc
  Total Harmonic Distortion                                                        15            dBm
  3rd Order Intercept
                                                                                                 dB
ACCURACY                            500 mV  VG  +500 mV                      0.5 1            dB
                                    VG = 0 V                                              1.5  mV
  Gain Accuracy                     500 mV  VG  +500 mV                                  20     mV
                                                                                          30     mV
     TMIN to TMAX                                                                         20     mV
  Output Offset Voltage3
                                                                                          30     dB/V
     TMIN to TMAX                                                                                dB/V
  Output Offset Variation vs. VG                                                                 V
                                                                                                 nA
     TMIN to TMAX                                                                                nA
                                                                                                 M
GAIN CONTROL INTERFACE                                                39.4    40        40.6     dB/s
  Gain Scaling Factor
     TMIN to TMAX                                                     38                42
  GNEG, GPOS Voltage Range4
  Input Bias Current                                                  1.2              +2.0
  Input Offset Current
  Differential Input Resistance                                               200
  Response Rate
                                                                              10

                                    Pins 1 to 2                               50
                                    Full 40 dB Gain Change
                                                                              40

POWER SUPPLY                                                          4.75             6.3    V
  Specified Operating Range
  Quiescent Current                                                           12.5 17            mA
     TMIN to TMAX
                                                                                        20       mA

NOTES
1Typical open or short-circuited input; noise is lower when system is set to maximum gain and input is short-circuited. This figure includes the effects of both voltage
and current noise sources.
2Using resistive loads of 500  or greater, or with the addition of a 1 k pull-down resistor when driving lower loads.
3The dc gain of the main amplifier in the AD603 is 35.7; thus, an input offset of 100 V becomes a 3.57 mV output offset.
4GNEG and GPOS, gain control, voltage range is guaranteed to be within the range of VS + 4.2 V to +VS 3.4 V over the full temperature range of 40C to +85C.

Specifications shown in boldface are tested on all production units at final electrical test. Results from those tests are used to calculate outgoing quality levels. All min
and max specifications are guaranteed, although only those shown in boldface are tested on all production units.

Specifications subject to change without notice.

                                                2                                              REV. C
                                                                                                                                          AD603

ABSOLUTE MAXIMUM RATINGS1                                                                                PIN FUNCTION DESCRIPTIONS

Supply Voltage VS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7.5 V              Pin    Mnemonic  Description
Internal Voltage VINP (Pin 3) . . . . . . . . . . . 2 V Continuous
                                                                                                 Pin 1  GPOS      Gain-Control Input "HI"
    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VS for 10 ms                        (Positive Voltage Increases Gain)
  GPOS, GNEG (Pins 1, 2) . . . . . . . . . . . . . . . . . . . . . . . VS                      Pin 2  GNEG      Gain-Control Input "LO"
Internal Power Dissipation2 . . . . . . . . . . . . . . . . . . . . 400 mW                                        (Negative Voltage Increases Gain)
                                                                                                 Pin 3  VINP      Amplifier Input
Operating Temperature Range                                                                      Pin 4  COMM      Amplifier Ground
  AD603A . . . . . . . . . . . . . . . . . . . . . . . . . . . 40C to +85C                   Pin 5  FDBK      Connection to Feedback Network
  AD603S . . . . . . . . . . . . . . . . . . . . . . . . . . 55C to +125C                    Pin 6  VNEG      Negative Supply Input
                                                                                                 Pin 7  VOUT      Amplifier Output
Storage Temperature Range . . . . . . . . . . . . 65C to +150C                                Pin 8  VPOS      Positive Supply Input
Lead Temperature Range (Soldering 60 sec) . . . . . . . . +300C
                                                                                                            CONNECTION DIAGRAMS
NOTES                                                                                                    8-Lead Plastic SOIC (R) Package
1Stresses above those listed under Absolute Maximum Ratings may cause perma-                             8-Lead Ceramic DIP (Q) Package

nent damage to the device. This is a stress rating only; functional operation of the

device at these or any other conditions above those indicated in the operational

section of this specification is not implied. Exposure to absolute maximum rating

conditions for extended periods may affect device reliability.
2Thermal Characteristics:

8-Lead SOIC Package: JA = 155C/W, JC = 33C/W
8-Lead Ceramic Package: JA = 140C/W, JC = 15C/W

                                                                                                         GPOS 1   8 VPOS

                                                                                                         GNEG 2 AD603 7 VOUT
                                                                                                                          TOP VIEW

                                                                                                          VINP 3 (Not to Scale) 6 VNEG

                                                                                                         COMM 4   5 FDBK

                                    ORDERING GUIDE

        Part Number    Temperature                                                          Package               Package
                       Range                                                                Description           Option
                                                                                                                  SO-8
        AD603AR        40C to +85C                                                       8-Lead SOIC           Q-8
        AD603AQ        40C to +85C                                                       8-Lead Ceramic DIP    Q-8
        AD603SQ/883B*  55C to +125C                                                      8-Lead Ceramic DIP
        AD603-EB                                                                            Evaluation Board      SO-8
        AD603ACHIPS    40C to +85C                                                       Die                   SO-8
        AD603AR-REEL   40C to +85C                                                       13" Reel
        AD603AR-REEL7  40C to +85C                                                       7" Reel

        *Refer to AD603 Military data sheet. Also available as 5962-9457203MPA.

CAUTION                                                                                                           WARNING!
ESD (electrostatic discharge) sensitive device. Electrostatic charges as high as 4000 V readily
accumulate on the human body and test equipment and can discharge without detection. Although                                        ESD SENSITIVE DEVICE
the AD603 features proprietary ESD protection circuitry, permanent damage may occur on devices
subjected to high energy electrostatic discharges. Therefore, proper ESD precautions are recom-
mended to avoid performance degradation or loss of functionality.

REV. C                                                                                      3
AD603

THEORY OF OPERATION                                                       indicated by the "slider" in Figure 1, thus providing continuous
The AD603 comprises a fixed-gain amplifier, preceded by a                 attenuation from 0 dB to 42.14 dB. It will help, in understanding
broadband passive attenuator of 0 dB to 42.14 dB, having a                the AD603, to think in terms of a mechanical means for moving
gain-control scaling factor of 40 dB per volt. The fixed gain is          this slider from left to right; in fact, its "position" is controlled
laser-trimmed in two ranges, to either 31.07 dB (35.8) or                by the voltage between Pins 1 and 2. The details of the gain-
50 dB (358), or may be set to any range in between using one             control interface are discussed later.
external resistor between Pins 5 and 7. Somewhat higher gain
can be obtained by connecting the resistor from Pin 5 to com-             The gain is at all times very exactly determined, and a linear-in-
mon, but the increase in output offset voltage limits the                 dB relationship is automatically guaranteed by the exponential
maximum gain to about 60 dB. For any given range, the band-               nature of the attenuation in the ladder network (the X-AMP
width is independent of the voltage-controlled gain. This system          principle). In practice, the gain deviates slightly from the ideal
provides an under- and overrange of 1.07 dB in all cases;                 law, by about 0.2 dB peak (see, for example, Figure 16).
for example, the overall gain is 11.07 dB to 31.07 dB in the
maximum-bandwidth mode (Pin 5 and Pin 7 strapped).                        Noise Performance
                                                                          An important advantage of the X-AMP is its superior noise per-
This X-AMP structure has many advantages over former methods              formance. The nominal resistance seen at inner tap points is
of gain-control based on nonlinear elements. Most importantly,            41.7  (one third of 125 ), which exhibits a Johnson noise-
the fixed-gain amplifier can use negative feedback to increase its        spectral density (NSD) of 0.83 nV/Hz (that is, 4kTR) at 27C,
accuracy. Since large inputs are first attenuated, the amplifier          which is a large fraction of the total input noise. The first stage
input is always small. For example, to deliver a 1 V output in          of the amplifier contributes a further 1 nV/Hz, for a total input
the 1 dB/+41 dB mode (that is, using a fixed amplifier gain of           noise of 1.3 nV/Hz. It will be apparent that it is essential to use
41.07 dB) its input is only 8.84 mV; thus the distortion can be           a low resistance in the ladder network to achieve the very low
very low. Equally important, the small-signal gain and phase              specified noise level. The signal's source impedance forms a
response, and thus the pulse response, are essentially indepen-           voltage divider with the AD603's 100  input resistance. In
dent of gain.                                                             some applications, the resulting attenuation may be unaccept-
                                                                          able, requiring the use of an external buffer or preamplifier to
Figure 1 is a simplified schematic. The input attenuator is a             match a high impedance source to the low impedance AD603.
seven-section R-2R ladder network, using untrimmed resistors
of nominally R = 62.5 , which results in a characteristic resis-          The noise at maximum gain (that is, at the 0 dB tap) depends
tance of 125   20%. A shunt resistor is included at the input            on whether the input is short-circuited or open-circuited: when
and laser trimmed to establish a more exact input resistance of           shorted, the minimum NSD of slightly over 1 nV/Hz is achieved;
100   3%, which ensures accurate operation (gain and HP                  when open, the resistance of 100  looking into the first tap
corner frequency) when used in conjunction with external resistors        generates 1.29 nV/Hz, so the noise increases to a total of
or capacitors.                                                            1.63 nV/Hz. (This last calculation would be important if the
                                                                          AD603 were preceded by, for example, a 900  resistor to allow
The nominal maximum signal at input VINP is 1 V rms ( 1.4 V              operation from inputs up to 10 V rms.) As the selected tap
peak) when using the recommended 5 V supplies, although                 moves away from the input, the dependence of the noise on
operation to 2 V peak is permissible with some increase in HF           source impedance quickly diminishes.
distortion and feedthrough. Pin 4 (SIGNAL COMMON) must
be connected directly to the input ground; significant impedance in       Apart from the small variations just discussed, the signal-to-
this connection will reduce the gain accuracy.                            noise (S/N) ratio at the output is essentially independent of the
                                                                          attenuator setting. For example, on the 11 dB/+31 dB range
The signal applied at the input of the ladder network is attenu-          the fixed gain of 35.8 raises the output NSD to 46.5 nV/Hz.
ated by 6.02 dB by each section; thus, the attenuation to each of         Thus, for the maximum undistorted output of 1 V rms and a
the taps is progressively 0 dB, 6.02 dB, 12.04 dB, 18.06 dB,              1 MHz bandwidth, the output S/N ratio would be 86.6 dB, that
24.08 dB, 30.1 dB, 36.12 dB and 42.14 dB. A unique circuit                is, 20 log (1 V/46.5 V).
technique is employed to interpolate between these tap-points,

       VPOS         SCALING                   PRECISION PASSIVE                        FIXED GAIN
       VNEG      REFERENCE                    INPUT ATTENUATOR                         AMPLIFIER
       GPOS
       GNEG    VG                                     AD603                                           VOUT
                                 GAIN                                                  6.44k*
         VINP
       COMM                  CONTROL                                                                              FDBK
                            INTERFACE

                                                                                       694*

               0dB 6.02dB 12.04dB 18.06dB 24.08dB 30.1dB 36.12dB 42.14dB

               R      R      R             R      R                       R      R                           20*
                                                                                       *NORMAL VALUES
                  2R     2R            2R     2R                     2R      2R     R

                         R = 2R LADDER NETWORK

                  Figure 1. Simplified Block Diagram of the AD603

                                                                     4                                                REV. C
                                                                                                                                                            AD603

The Gain-Control Interface                                                                     VC1       GPOS VPOS                        VPOS              VOUT
The attenuation is controlled through a differential, high-                                    VC2                                        VNEG
impedance (50 M) input, with a scaling factor which is                              VIN                     AD603
laser-trimmed to 40 dB per volt, that is, 25 mV/dB. An internal
bandgap reference ensures stability of the scaling with respect to                                       GNEG VOUT
supply and temperature variations.
                                                                                                         VINP VNEG
When the differential input voltage VG = 0 V, the attenuator
"slider" is centered, providing an attenuation of 21.07 dB. For                                          COMM FDBK
the maximum bandwidth range, this results in an overall gain of
10 dB (= 21.07 dB + 31.07 dB). When the control input is                               a. 10 dB to +30 dB; 90 MHz Bandwidth
500 mV, the gain is lowered by 20 dB (= 0.500 V 40 dB/V),
to 10 dB; when set to +500 mV, the gain is increased by 20 dB, to                             VC1       GPOS VPOS                        VPOS
30 dB. When this interface is overdriven in either direction, the                              VC2
gain approaches either 11.07 dB (= 42.14 dB + 31.07 dB) or                       VIN                     AD603                                            VOUT
31.07 dB (= 0 + 31.07 dB), respectively. The only constraint on                                                                           VNEG
the gain-control voltage is that it be kept within the common-mode                                       GNEG VOUT
range (1.2 V to +2.0 V assuming +5 V supplies) of the gain                                                                                          2.15k
control interface.                                                                                       VINP VNEG                                    5.6pF

                                                                                                         COMM FDBK

The basic gain of the AD603 can thus be calculated using the                            b. 0 dB to +40 dB; 30 MHz Bandwidth
following simple expression:

Gain (dB) = 40 VG + 10                    (1)

where VG is in volts. When Pins 5 and 7 are strapped (see next                                 VC1       GPOS VPOS                        VPOS
section) the gain becomes                                                                      VC2                                        VNEG
                                                                                    VIN                     AD603
Gain (dB) = 40 VG + 20 for 0 to +40 dB                                                                                                                      VOUT
and                                                                                                      GNEG VOUT

Gain (dB) = 40 VG + 30 for +10 to +50 dB  (2)                                                            VINP VNEG

The high impedance gain-control input ensures minimal loading                                            COMM FDBK
when driving many amplifiers in multiple channel or cascaded
applications. The differential capability provides flexibility in                                                                         18pF
choosing the appropriate signal levels and polarities for various
control schemes.                                                                        c. +10 dB to +50 dB; 9 MHz Bandwidth
                                                                                          Figure 2. Pin Strapping to Set Gain

For example, if the gain is to be controlled by a DAC providing                     52
a positive only ground-referenced output, the "Gain Control
LO" (GNEG) pin should be biased to a fixed offset of +500 mV,                       50
to set the gain to 10 dB when "Gain Control HI" (GPOS) is at
zero, and to 30 dB when at +1.00 V.                                                 48
                                                                                                                       1:VdB (OUT)
It is a simple matter to include a voltage divider to achieve other
scaling factors. When using an 8-bit DAC having an FS output                        46
of +2.55 V (10 mV/bit), a divider ratio of 2 (generating 5 mV/bit)
would result in a gain-setting resolution of 0.2 dB/bit. The use          DECIBELS  44
of such offsets is valuable when two AD603s are cascaded, when                                                      VdB (OUT)
various options exist for optimizing the S/N profile, as will be
shown later.                                                                        42
                                                                                                                                        2:VdB (OUT)

                                                                                    40

                                                                                    38

                                                                                    36

                                                                                    34

Programming the Fixed-Gain Amplifier Using Pin Strapping                            32
Access to the feedback network is provided at Pin 5 (FDBK).
The user may program the gain of the AD603's output amplifier                       30
using this pin, as shown in Figure 2. There are three modes: in
the default mode, FDBK is unconnected, providing the range                              10          100  1k                          10k              100k         1M
+9 dB/+51 dB; when VOUT and FDBK are shorted, the gain is
lowered to 11 dB/+31 dB; when an external resistor is placed                                                REXT
between VOUT and FDBK any intermediate gain can be achieved,
for example, 1 dB/+41 dB. Figure 3 shows the nominal maxi-               Figure 3. Gain vs. REXT, Showing Worst-Case Limits
mum gain versus external resistor for this mode.                          Assuming Internal Resistors Have a Maximum Tolerance
                                                                          of 20%

REV. C                                                               5
AD603

Optionally, when a resistor is placed from FDBK to COMM,                               There are several ways of connecting the gain-control inputs in
higher gains can be achieved. This fourth mode is of limited                           cascaded operation. The choice depends on whether it is impor-
value because of the low bandwidth and the elevated output off-                        tant to achieve the highest possible Instantaneous Signal-to-Noise
sets; it is thus not included in Figure 2.                                             Ratio (ISNR), or, alternatively, to minimize the ripple in the gain
                                                                                       error. The following examples feature the AD603 programmed
The gain of this amplifier in the first two modes is set by the                        for maximum bandwidth; the explanations apply to other gain/
ratio of on-chip laser-trimmed resistors. While the ratio of these                     bandwidth combinations with appropriate changes to the arrange-
resistors is very accurate, the absolute value of these resistors                      ments for setting the maximum gain.
can vary by as much as 20%. Thus, when an external resistor
is connected in parallel with the nominal 6.44 k 20% inter-                          Sequential Mode (Optimal S/N Ratio)
nal resistor, the overall gain accuracy is somewhat poorer. The                        In the sequential mode of operation, the ISNR is maintained at
worst-case error occurs at about 2 k (see Figure 4).                                   its highest level for as much of the gain control range possible.
                                                                                       Figure 5 shows the SNR over a gain range of 22 dB to +62 dB,
1.2                                                                                    assuming an output of 1 V rms and a 1 MHz bandwidth; Figure
                                              1:VdB (OUT) (1):VdB (OREF)           6 shows the general connections to accomplish this. Here, both
                                                                                       the positive gain-control inputs (GPOS) are driven in parallel by
1.0                                                                                    a positive-only, ground-referenced source with a range of 0 V to
                                                                                       +2 V, while the negative gain-control inputs (GNEG) arc biased
0.8                                                                                    by stable voltages to provide the needed gain-offsets. These volt-
                                                                                       ages may be provided by resistive dividers operating from a
0.6                                                                                    common voltage reference.

0.4
DECIBELS
                                                                                                                                         S/N RATIO dB0.2

0.0            VdB (OUT) VdB (OREF)
0.2

0.4                                                                                                                                                     90

0.6                                                                                                                                                     85

0.8

                                                                                                                                                         80

1.0

       10  100  1k        10k           100k                                  1M

                    REXT                                                                                                                                 75

Figure 4. Worst-Case Gain Error, Assuming Internal Resis-                                                                                                70
tors Have a Maximum Tolerance of 20% (Top Curve) or
+20% (Bottom Curve)                                                                                                                                      65

While the gain-bandwidth product of the fixed-gain amplifier is                                                                                          60
about 4 GHz, the actual bandwidth is not exactly related to the
maximum gain. This is because there is a slight enhancing of the                                                                                         55
ac response magnitude on the maximum bandwidth range, due
to higher order poles in the open-loop gain function; this mild                                                                                          50
peaking is not present on the higher gain ranges. Figure 2 shows                                                                                         0.2  0.2  0.6  1.0  1.4  1.8  2.2
how optional capacitors may be added to extend the frequency
response in high gain modes.                                                                                                                                             VC

                                                                                       Figure 5. SNR vs. Control Voltage--Sequential Control
                                                                                       (1 MHz Bandwidth)

CASCADING TWO AD603S                                                                   The gains are offset (Figure 7) such that A2's gain is increased
Two or more AD603s can be connected in series to achieve                               only after A1's gain has reached its maximum value. Note that
higher gain. Invariably, ac coupling must be used to prevent the                       for a differential input of 600 mV or less, the gain of a single
dc offset voltage at the output of each amplifier from overload-                       amplifier (A1 or A2) will be at its minimum value of 11.07 dB;
ing the following amplifier at maximum gain. The required high                         for a differential input of +600 mV or more, the gain will be at
pass coupling network will usually be just a capacitor, chosen to                      its maximum value of 31.07 dB. Control inputs beyond these
set the desired corner frequency in conjunction with the well-                         limits will not affect the gain and can be tolerated without dam-
defined 100  input resistance of the following amplifier.                              age or foldover in the response. This is an important aspect of
                                                                                       the AD603's gain-control response. (See the Specifications sec-
For two AD603s, the total gain-control range becomes 84 dB                             tion of this data sheet for more details on the allowable voltage
(two times 42.14 dB); the overall 3 dB bandwidth of cascaded                          range) The gain is now
stages will be somewhat reduced. Depending on the pin-strapping,
the gain and bandwidth for two cascaded amplifiers can range                           Gain (dB) = 40 VG + GO                                                                                (3)
from 22 dB to +62 dB (with a bandwidth of about 70 MHz) to
+22 dB to +102 dB (with a bandwidth of about 6 MHz).                                   where VG is the applied control voltage and GO is determined
                                                                                       by the gain range chosen. In the explanatory notes that follow,
                                                                                       we assume the maximum-bandwidth connections are used, for
                                                                                       which GO is 20 dB.

                                                                                  6                                                                                                   REV. C
                                                                                                                                                                                          AD603

                                                                A1                                                A2
                                                             40.00dB                                       51.07dB

                                  INPUT           42.14dB             31.07dB  8.93dB  42.14dB
                                     0dB     GPOS GNEG
                                                                                         GPOS GNEG                    31.07dB  OUTPUT
                                  VC = 0V                                                                                      20dB

                                                      VG1 VO1 = 0.473V                   VG2
                                                                                                  VO2 = 1.526V

                                                                                a.

                                                      0dB                                                   11.07dB

                                  INPUT               0dB                       31.07dB  42.14dB
                                     0dB     GPOS GNEG
                                                                       31.07dB           GPOS GNEG                    31.07dB  OUTPUT
                                                                                                                               20dB

                                  VC = 1.0V           VG1 VO1 = 0.473V                         VG2
                                                                                                         VO2 = 1.526V

                                                                                b.

                                                      0dB                                                   28.93dB

                                  INPUT               0dB                       31.07dB  2.14dB
                                     0dB     GPOS GNEG
                                                                       31.07dB           GPOS GNEG                    31.07dB  OUTPUT
                                                                                                                               60dB

                                  VC = 2.0V           VG1 VO1 = 0.473V                   VG2
                                                                                                  VO2 = 1.526V

                                                                           c.
                   Figure 6. AD603 Gain Control Input Calculations for Sequential Control Operation

        +31.07dB                                                                         When VG = +2.0 V, the gain of A1 is pinned at 31.07 dB and
                                                                                         that of A2 is near its maximum value of 28.93 dB, resulting in
            +10dB  A1          *           +31.07dB                +28.96dB              an overall gain of 60 dB (see Figure 6c). This mode of operation
8.93dB                                           A2              11.07dB               is further clarified by Figure 8, which is a plot of the separate
                                                                                         gains of A1 and A2 and the overall gain versus the control voltage.
                                               *                                         Figure 9 is a plot of the gain error of the cascaded amplifiers versus
                                                                                         the control voltage. Figure 10 is a plot of the gain error of the
                               11.07dB                                                  cascaded stages versus the control voltages.

                   0.473                              1.526

GAIN    0                 0.5     1.0        1.50            2.0       VC (V)
                                                                       62.14
(dB) 22.14 20           0       20         40              60

                   *GAIN OFFSET OF 1.07dB, OR 26.75mV                                                       70

Figure 7. Explanation of Offset Calibration for Sequential                                                  60
Control
                                                                                                                                                                     COMBINED
                                                                                                            50

With reference to Figure 6, note that VG1 refers to the differen-                        OVERALL GAIN dB  40
tial gain-control input to A1 and VG2 refers to the differential
gain-control input to A2. When VG is zero, VG1 = 473 mV and                                                                                    A1
thus the gain of A1 is 8.93 dB (recall that the gain of each indi-                                         30

vidual amplifier in the maximum-bandwidth mode is 10 dB                                                    20
for VG = 500 mV and 10 dB for VG = 0 V); meanwhile, VG2 =
1.908 V so the gain of A2 is "pinned" at 11.07 dB. The over-                                              10
                                                                                                                                                                                      A2
all gain is thus 20 dB. This situation is shown in Figure 6a.
                                                                                                             0

                                                                                                            10

When VG = +1.00 V, VG1 = 1.00 V 0.473 V = +0.526 V,                                                       20
which sets the gain of A1 to at nearly its maximum value of
31.07 dB, while VG2 = 1.00 V 1.526 V = 0.526 V, which sets                                                30
A2's gain at nearly its minimum value 11.07 dB. Close analysis                                             0.2      0.2      0.6                  0.1  1.4                   1.8        2.2
shows that the degree to which neither AD603 is completely
pushed to its maximum or minimum gain exactly cancels in the                                                                                        VC
overall gain, which is now +20 dB. This is depicted in Figure 6b.
                                                                                         Figure 8. Plot of Separate and Overall Gains in Sequential
                                                                                         Control

REV. C                                                                          7
AD603

                 90                                                                           2.0
                                                                                              1.5
                 80                                                                           1.0
                                                                                              0.5
                 70                                                                           0.0
                                                                                            0.5
S/N RATIO dB   60                                                                         1.0GAIN ERROR dB
                                                                                            1.5
                 50                                                                         2.0

                 40                                                                             0.2 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2
                                                                                                                                              VC
                 30
                                                                                    Figure 11. Gain Error for Cascaded StagesParallel
                 20                                                                 Control

                 10
                 0.2  0.2  0.6  1.0           1.4  1.8  2.2

                                 VC

Figure 9. SNR for Cascaded Stages--Sequential Control

                 2.0                                                                                 90

                 1.5                                                                                 85

                 1.0                                                                                 80

GAIN ERROR dB  0.5                                                                IS/N RATIO dB  75

                 0.0                                                                                 70

                 0.5                                                                                65

                 1.0                                                                                60

                 1.5                                                                                55

                 2.0                                                                                50    0  0.2  0.4      0.6  0.8  1.0  1.2
                    0.2 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2                             0.2
                                                                   VC
                                                                                                                        VC

Figure 10. Gain Error for Cascaded Stages--Sequential                               Figure 12. ISNR for Cascaded StagesParallel Control
Control

Parallel Mode (Simplest Gain-Control Interface)                                     Low Gain Ripple Mode (Minimum Gain Error)
In this mode, the gain-control of voltage is applied to both inputs                 As can be seen from Figures 9 and 10, the error in the gain is
in parallel--the GPOS pins of both A1 and A2 are connected to                       periodic, that is, it shows a small ripple. (Note that there is also
the control voltage and the GNEW inputs are grounded. The                           a variation in the output offset voltage, which is due to the gain
gain scaling is then doubled to 80 dB/V, requiring only a 1.00 V                    interpolation, but this is not exact in amplitude.) By offsetting
change for an 80 dB change of gain:                                                 the gains of A1 and A2 by half the period of the ripple, that is,
                                                                                    by 3 dB, the residual gain errors of the two amplifiers can be
                       Gain (dB) = 80 VG + GO                             (4)       made to cancel. Figure 13 shows that much lower gain ripple
                                                                                    when configured in this manner. Figure 14 plots the ISNR as a
where, as before GO depends on the range selected; for example,                     function of gain; it is very similar to that in the "Parallel Mode."
in the maximum-bandwidth mode, GO is +20 dB. Alternatively,
the GNEG pins may be connected to an offset voltage of

+0.500 V, in which case, GO is 20 dB.

The amplitude of the gain ripple in this case is also doubled, as
shown in Figure 11, while the instantaneous signal-to-noise ratio
at the output of A2 now decreases linearly as the gain increased
(Figure 12).

                                                                               8                                                         REV. C
                                                                                                                                                                            AD603

                 3.0                                                                                                 THEORY OF THE AD603
                                                                                                                     A Low Noise AGC Amplifier
GAIN ERROR dB  2.5                                                                                                 Figure 15 shows the ease with which the AD603 can be connected
                 2.0                                                                                                 as an AGC amplifier. The circuit illustrates many of the points
                 1.5                                                                                                 previously discussed: It uses few parts, has linear-in-dB gain,
                 1.0                                                                                                 operates from a single supply, uses two cascaded amplifiers in
                 0.5                                                                                                 sequential gain mode for maximum S/N ratio, and an external
                 0.0                                                                                                 resistor programs each amplifier's gain. It also uses a simple
                                                                                                                     temperature-compensated detector.
                 0.5
                 1.0                                                                                                The circuit operates from a single 10 V supply. Resistors R1,
                 1.5                                                                                                R2, R3, and R4 bias the common pins of A1 and A2 at 5 V.
                 2.0                                                                                                This pin is a low impedance point and must have a low impedance
                 2.5                                                                                                path to ground, here provided by the 100 F tantalum capacitors
                                                                                                                     and the 0.1 F ceramic capacitors.
                 3.0                                                                             1.0 1.1
                     0.1 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9                                                    The cascaded amplifiers operate in sequential gain. Here, the
                                                                   VC                                                offset voltage between the pins 2 (GNEG) of A1 and A2 is
                                                                                                                     1.05 V (42.14 dB 25 mV/dB), provided by a voltage divider
Figure 13. Gain Error for Cascaded StagesLow Ripple                                                                 consisting of resistors R5, R6, and R7. Using standard values,
Mode                                                                                                                 the offset is not exact, but it is not critical for this application.

                 90                                                                                                  The gain of both A1 and A2 is programmed by resistors R13
                                                                                                                     and R14, respectively, to be about 42 dB; thus the maximum
                 85                                                                                                  gain of the circuit is twice that, or 84 dB. The gain-control
                                                                                                                     range can be shifted up by as much as 20 dB by appropriate
                 80                                                                                                  choices of R13 and R14.

IS/N RATIO dB  75                                                                                                  The circuit operates as follows. A1 and A2 are cascaded.
                                                                                                                     Capacitor C1 and the 100  of resistance at the input of A1
                 70                                                                                                  form a time-constant of 10 s. C2 blocks the small dc offset
                                                                                                                     voltage at the output of A1 (which might otherwise saturate A2
                 65                                                                                                  at its maximum gain) and introduces a high-pass corner at about
                                                                                                                     16 kHz, eliminating low frequency noise.
                 60
                                                                                                                     A half-wave detector is used, based on Q1 and R8. The current
                 55                                                                                                  into capacitor CAV is just the difference between the collector
                                                                                                                     current of Q2 (biased to be 300 A at 300 K, 27C) and the col-
                 50         0     0.2      0.4      0.6  0.8                                 1.0  1.2                lector current of Q1, which increases with the amplitude of the
                 0.2
                                                                                                                                                                                   10V
                                                VC

Figure 14. ISNR vs. Control VoltageLow Ripple Mode

                                                                                                                      THIS CAPACITOR SETS                        R9  R10    C11
                                                                                                                      AGC TIME CONSTANT                    1.54k     1.24k  0.1F

                                                                                                                                               VAGC              Q2
                                                                                                                                                           2N3906
                                             C7
                                           0.1F 10V                                                         C8                                                       R11
                                                                                                                                                                     3.83k
                                                                                        R13                 0.1F 10V                     CAV
                                                                                                                                                                     5V
                               C1                                                                                                        0.1F              Q1
                                                                                                                                                                     R12
                               0.1F                      2.49k                                                                      R14                    2N3904    4.99k  C9
                                                                                                                                  2.49k                                     0.1F
                 J1                                 A1                                              C2                                                        R8
                                                                                                  0.1F             A2                                      806

                            RT         10V      AD603
                            1001
                                                                                                           10V                                                                             J2
                                       R1                                                                          AD603
                                                                                                                                                                      C10
                                  2.49k                                                                 R3                                                           0.1F

                       +C3        C4       R2                                                     2.49k

                       100F2 0.1F 2.49k                                                 +C5       C6        R4

                                                                                        100F2 0.1F 2.49k

                                                                                                                                         AGC LINE

                                                                        R5                          1V OFFSET FOR                       R7
                                                                    5.49k                         SEQUENTIAL GAIN                    3.48k

                                                                                  5.5V                       R6                                       10V
                                                                                                          1.05k           6.5V
                       NOTES
                       1RT PROVIDES A 50 INPUT IMPEDANCE
                       2C3 AND C5 ARE TANTALUM

                                                                                        Figure 15. A Low Noise AGC Amplifier

REV. C                                                                                                          9
AD603

output signal. The automatic gain control voltage, VAGC, is the       This resistor also serves to lower the peak current in Q1 when
time-integral of this error current. In order for VAGC (and thus      more typical signals (usually, sinusoidal) are involved, and the
the gain) to remain insensitive to short-term amplitude fluctuations  1.8 kHz LP filter it forms with CAV helps to minimize distortion
in the output signal, the rectified current in Q1 must, on average,   due to ripple in VAGC. Note that the output amplitude under
exactly balance the current in Q2. If the output of A2 is too small   sine wave conditions will be higher than for a square wave, since
to do this, VAGC will increase, causing the gain to increase, until   the average value of the current for an ideal rectifier would be
Q1 conducts sufficiently.                                             0.637 times as large, causing the output amplitude to be
                                                                      1.88 (=1.2/0.637) V, or 1.33 V rms. In practice, the somewhat
Consider the case where R8 is zero and the output voltage VOUT        nonideal rectifier results in the sine wave output being regulated
is a square wave at, say, 455 kHz, which is well above the corner     to about 1.4 V rms, or 3.6 V p-p.
frequency of the control loop.
                                                                      The bandwidth of the circuit exceeds 40 MHz. At 10.7 MHz,
During the time VOUT is negative with respect to the base voltage     the AGC threshold is 100 V (67 dBm) and its maximum gain
of Q1, Q1 conducts; when VOUT is positive, it is cut off. Since       is 83 dB (20 log 1.4 V/100 V). The circuit holds its output at
the average collector current of Q1 is forced to be 300 A, and       1.4 V rms for inputs as low as 67 dBm to +15 dBm (82 dB),
the square wave has a duty-cycle of 1:1, Q1's collector current       where the input signal exceeds the AD603's maximum input
when conducting must be 600 A. With R8 omitted, the peak             rating. For a 30 dBm input at 10.7 MHz, the second harmonic
amplitude of VOUT is forced to be just the VBE of Q1 at 600 A,       is 34 dB down from the fundamental and the third harmonic is
typically about 700 mV, or 2 VBE peak-to-peak. This voltage,          35 dB down.
hence the amplitude at which the output stabilizes, has a strong
negative temperature coefficient (TC), typically 1.7 mV/C.          CAUTION
Although this may not be troublesome in some applications, the        Careful component selection, circuit layout, power-supply
correct value of R8 will render the output stable with temperature.   decoupling, and shielding are needed to minimize the AD603's
                                                                      susceptibility to interference from radio and TV stations, etc. In
To understand this, first note that the current in Q2 is made         bench evaluation, we recommend placing all of the components
to be proportional to absolute temperature (PTAT). For the            in a shielded box and using feedthrough decoupling networks
moment, continue to assume that the signal is a square wave.          for the supply voltage. Circuit layout and construction are also
                                                                      critical, since stray capacitances and lead inductances can form
When Q1 is conducting, VOUT is now the sum of VBE and a               resonant circuits and are a potential source of circuit peaking,
voltage that is PTAT and which can be chosen to have an equal         oscillation, or both.
but opposite TC to that of the VBE. This is actually nothing more
than an application of the "bandgap voltage reference" principle.
When R8 is chosen such that the sum of the voltage across it
and the VBE of Q1 is close to the bandgap voltage of about 1.2 V,
VOUT will be stable over a wide range of temperatures, provided,
of course, that Q1 and Q2 share the same thermal environment.

Since the average emitter current is 600 A during each half-
cycle of the square wave a resistor of 833  would add a PTAT
voltage of 500 mV at 300 K, increasing by 1.66 mV/C. In prac-
tice, the optimum value will depend on the type of transistor
used and, to a lesser extent, on the waveform for which the
temperature stability is to be optimized; for the inexpensive
2N3904/2N306 pair and sine wave signals, the recommended
value is 806 .

       10                                                           REV. C
                                                                                                                                                                                                                AD603

2.50

2.00    45MHz

1.50

GAIN ERROR dB1.0070MHz                                                                                                                     GAIN dB
                                                                                            GAIN dB
                              10.7MHz

0.50

0.00

0.50                    455kHz
1.00
        70MHz

      1.50                                                                                              100k  1M              10M  100M                                            100k     1M    10M                 100M
            0.5 0.4 0.3 0.2 0.1 0.0 0.2 0.3 0.4 0.5 0.6
                              GAIN VOLTAGE Volts                                                             FREQUENCY Hz                                                                FREQUENCY Hz

Figure 16. Gain Error vs. Gain Control                                                                   Figure 17. Frequency and Phase                                             Figure 18. Frequency and Phase
Voltage at 455 kHz, 10.7 MHz, 45 MHz,                                                                    Response vs. Gain (Gain = 10 dB,                                          Response vs. Gain (Gain = +10 dB,
70 MHz                                                                                                   PIN = 30 dBm, Pin 5 Connected to                                          PIN = 30 dBm, Pin 5 Connected to
                                                                                                         Pin 7)                                                                     Pin 7)

                                                                                                         7.60

                                                                                                         7.40                                                                                      +5V
                                                                                                                                                                                                       0.1F
GAIN dB                                                                                                7.20                                    HP3326A
                                                                                       GROUP DELAY ns                                            DUAL                                            AD603
                                                                                                                                                                                                                  10    HP3585A
                                                                                                                                                CHANNEL                                                         PROBE  SPECTRUM
                                                                                                                                             SYNTHESIZER                                                               ANALYZER

                                                                                                         7.00                                                                                100

                                                                                                                                                                                             0.1F               511

                                                                                                         6.80

                                                                                                         6.60                                                                                      5V

                                                                                                                                                                                                        DATEL
                                                                                                                                                                                                      DVC 8500

100k    1M               10M     100M                                                                    6.40                  0.2 0.4 0.6
                                                                                                             0.6 0.4 0.2 0

        FREQUENCY Hz                                                                                         GAIN CONTROL VOLTAGE Volts

Figure 19. Frequency and Phase                                                                           Figure 20. Group Delay vs. Gain     Figure 21. Third Order Intermodula-
Response vs. Gain (Gain = +30 dB,                                                                        Control Voltage                     tion Distortion Test Setup
PIN = 30 dBm, Pin 5 Connected to
Pin 7)

        10dB/DIV                                                                                               10dB/DIV                      NEGATIVE OUTPUT VOLTAGE LIMIT Volts  1.0
                                                                                                                                                                                    1.2
                                                                                                                                                                                    1.4     50 100 200 500 1000 2000
                                                                                                                                                                                    1.6            LOAD RESISTANCE
                                                                                                                                                                                    1.8
                                                                                                                                                                                    2.0
                                                                                                                                                                                    2.2
                                                                                                                                                                                    2.4
                                                                                                                                                                                    2.6
                                                                                                                                                                                    2.8
                                                                                                                                                                                    3.0
                                                                                                                                                                                    3.2
                                                                                                                                                                                    3.4

                                                                                                                                                                                          0

Figure 22. Third Order Intermodula-                           Figure 23. Third Order Intermodula-                                            Figure 24. Typical Output Voltage
tion Distortion at 455 kHz (10 Probe                         tion Distortion at 10.7 MHz (10 Probe                                         Swing vs. Load Resistance (Negative
Used to HP3585A Spectrum Analyzer,                            Used to HP3585A Spectrum Analyzer,                                             Output Swing Limits First)
Gain = 0 dB, PIN = 0 dBm, Pin 5 Con-                          Gain = 0 dB, PIN = 0 dBm, Pin 5 Con-
nected to Pin 7)                                              nected to Pin 7)

REV. C                                                                                                                   11
AD603

       102                                             102                                                                                                                                             102

INPUT IMPEDANCE 100                                  100                                                                                                                                             100
                                                                                       INPUT IMPEDANCE
                                                                                                                                                                                   INPUT IMPEDANCE 989898

       96                                              96                                                                                                                                              96

       94                                              94                                                                                                                                              94

       100k               1M    10M              100M  100k           1M                 10M  100M                                                                                                     100k  1M                     10M  100M

                          FREQUENCY Hz                              FREQUENCY Hz                                                                                                                         FREQUENCY Hz

       Figure 25. Input Impedance vs.                  Figure 26. Input Impedance vs.                                                                                                                  Figure 27. Input Impedance vs.
       Frequency (Gain = 10 dB)                       Frequency (Gain = +10 dB)                                                                                                                       Frequency (Gain = +30 dB)

                                                       4.5V                                                                                                                                            8V

                      1V                                              INPUT GND                                                                                                                                          INPUT GND
                                                                         1V/DIV                                                                                                                                          100mV/DIV
       100
        90                                                                                                                                                                                             1V
                                                                                                                                                                                                                     OUTPUT GND
                                                       500mV                                                                                                                                                              1V/DIV

        10                                200ns                       OUTPUT GND
       0%                                                               500mV/DIV

                      1V

                                                       500mV                      50ns       451ns  2V                                                                                                         50ns                    451ns
                                                               49ns                                   49ns

Figure 28. Gain-Control Channel                        Figure 29. Input Stage Overload               Figure 30. Output Stage Overload
Response Time                                          Recovery Time, Pin 5 Connected to             Recovery Time, Pin 5 Connected to
                                                       Pin 7 (Input Is 500 ns Period, 50%            Pin 7 (Input Is 500 ns Period, 50%
                                                       Duty-Cycle Square Wave, Output Is             Duty-Cycle Square Wave, Output Is
                                                       Captured Using Tektronix 11402                Captured Using Tektronix 11402
                                                       Digitizing Oscilloscope)                      Digitizing Oscilloscope)

3.5V                                                   3.5V

                                                                                                                                                                                                       0

                                                                                                                                                                                                       10

                INPUT                            GND                  INPUT GND                                                                                                                        20
             500mV/DIV                                                100mV/DIV

                                                                                                     PSRR dB                                                                                         30

500mV                                                  500mV                                                                                                                                           40

                                                                                                                                                                                                       50

              OUTPUT                             GND                  OUTPUT GND                                                                                                                       60
             500mV/DIV                                                  500mV/DIV

1.5V                     50ns            456ns        1.5V              50ns                456ns                                                                                                    100k  1M                     10M  100M
    44ns                                                  44ns

                                                                                                                                                                                                             FREQUENCY Hz

Figure 31. Transient Response,                         Figure 32. Transient Response,                Figure 33. PSRR vs. Frequency (Worst
G = 0 dB, Pin 5 Connected to Pin 7                     G = +20 dB, Pin 5 Connected to Pin 7          Case Is Negative Supply PSRR,
(Input is 500 ns Period, 50% Duty-                     (Input is 500 ns Period, 50% Duty-            Shown Here)
Cycle Square Wave, Output Is                           Cycle Square Wave, Output Is
Captured Using Tektronix 11402                         Captured Using Tektronix 11402
Digitizing Oscilloscope)                               Digitizing Oscilloscope)

                                                                          12                                                                                                                                                           REV. C
                                                                                                                                                                                               AD603

                                    +5V                                                 23              70MHz              TA = 25C                           21                               TA = 25C
                                        0.1F                                                     30MHz                     RS = 50                                        10MHz                RS = 50
                                                                                                                           TEST SETUP                                                          TEST SETUP
                                                                                        21                                 FIGURE 34                          19                               FIGURE 34

    HP3326A                                                         NOISE FIGURE dB   19                                                NOISE FIGURE dB   17
      DUAL                                                                                                                                                            20MHz
                                                                                        17
   CHANNEL                                                                                                                                                    15
SYNTHESIZER                         AD603         50 HP3585A                            15   50MHz
                                                          SPECTRUM                                                                                            13
                           100                            ANALYZER
                          0.1F
                                                                                        13

                                                                                        11                                                                    11
                                                                                                                                                               9
                                    5V                                                                               10MHz                                    7

                                          DATEL                                         9
                                        DVC 8500
                                                                                        7

Figure 34. Test Setup Used for: Noise                                    5                                                                         5
Figure, 3rd Order Intercept and 1 dB                                      20 21 22 23 24 25 26 27 28 29 30                                           30 31 32 33 34 35 36 37 38 39 40
Compression Point Measurements                                                                      GAIN dB                                                                  GAIN dB

                                                                    Figure 35. Noise Figure in 10 dB/                                    Figure 36. Noise Figure in 0 dB/+40 dB
                                                                    +30 dB Mode                                                           Mode

                   0                                                                    20                                                                    20

                                           TA = 25C                                                                        TA = 25C                                                            TA = 25C

                                           TEST SETUP                                   18                                 TEST SETUP                         18                               RS = 50
                                                                                                                           FIGURE 34                                                           RIN = 50
                   5                      FIGURE 34                                                    30MHz

INPUT LEVEL dBm                                                   OUTPUT LEVEL dBm                                                    OUTPUT LEVEL dBm                     30MHz         RL = 100

                                                                                        16                                                                    16                               TEST SETUP
                                                                                                         40MHz
                   10                                                                                                                                                                         FIGURE 34
                                                                                        14
                                                                                                                                                                   40MHz

                                                                                                                                                              14

                   15

                   20                                                                  12                                                                    12
                                                                                                               70MHz
                                                                                                                                                                                   70MHz
                                                                                        10                                                                    10

                   2510                                                                8                                                                     8
                                30            50       70                               20                           10              0                      40                         30              20

                          INPUT FREQUENCY MHz                                                         INPUT LEVEL dBm                                          INPUT LEVEL dBm

Figure 37. 1 dB Compression Point,                                  Figure 38. 3rd Order Intercept 10 dB/                                Figure 39. 3rd Order Intercept, 10 dB/
10 dB/+30 dB Mode, Gain = 30 dB                                    +30 dB Mode, Gain = 10 dB                                             +30 dB Mode, Gain = 30 dB

REV. C                                                                                                          13
AD603

                        OUTLINE DIMENSIONS

                     Dimensions shown in inches and (mm).

                            8-Lead Cerdip (Q-8)

       0.005 (0.13)                     0.055 (1.4)
            MIN                             MAX

                     8                         5                                                               C1851a01/00 (rev. C)

                                                  0.310 (7.87)
                                                  0.220 (5.59)

                                     1         4

                                        PIN 1                                    0.320 (8.13)
                                                                                 0.290 (7.37)
                              0.405 (10.29)       0.060 (1.52)

                                        MAX

       0.200 (5.08)                               0.015 (0.38)

       MAX                                                   0.150

       0.200 (5.08)                                          (3.81)

       0.125 (3.18)                                          MIN

                                                             SEATING                0.015 (0.38)
                                                             PLANE
       0.023 (0.58)                     0.100 0.070 (1.78)            15           0.008 (0.20)
       0.014 (0.36)                     (2.54) 0.030 (0.76)
                                        BSC                           0

                                        8-Lead SOIC (SO-8)

                     0.1968 (5.00)
                     0.1890 (4.80)

                                  8            5

       0.1574 (4.00)                               0.2440 (6.20)
                                               4 0.2284 (5.80)
       0.1497 (3.80) 1

       PIN 1

                     0.0500 (1.27)                                                  0.0196 (0.50)
                          BSC                                                       0.0099 (0.25)  45

       0.0098 (0.25)                              0.0688 (1.75)
       0.0040 (0.10)
                                                  0.0532 (1.35)
                   SEATING
                       PLANE                                                     8  0.0500 (1.27)
                                                                                    0.0160 (0.41)
                                        0.0192 (0.49)             0.0098 (0.25) 0

                                        0.0138 (0.35)             0.0075 (0.19)

                                                                                                               PRINTED IN U.S.A.

                                                       14                                            REV. C
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

AD603器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved