电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

AD5253BRU10-RL7

器件型号:AD5253BRU10-RL7
器件类别:半导体    逻辑   
厂商名称:ADI [Analog Devices Inc]
下载文档

器件描述

QUAD 1K DIGITAL POTENTIOMETER, 2-WIRE SERIAL CONTROL INTERFACE, 256 POSITIONS, PDSO20

参数
AD5253BRU10-RL7功能数量 4
AD5253BRU10-RL7端子数量 20
AD5253BRU10-RL7最大工作温度 85 Cel
AD5253BRU10-RL7最小工作温度 -40 Cel
AD5253BRU10-RL7额定供电电压 2.5 V
AD5253BRU10-RL7额定带宽 4 MHz
AD5253BRU10-RL7额定总电阻 1000 ohm
AD5253BRU10-RL7加工封装描述 MO-153AC, TSSOP-20
AD5253BRU10-RL7状态 ACTIVE
AD5253BRU10-RL7工艺 CMOS
AD5253BRU10-RL7包装形状 RECTANGULAR
AD5253BRU10-RL7包装尺寸 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
AD5253BRU10-RL7表面贴装 Yes
AD5253BRU10-RL7端子形式 GULL WING
AD5253BRU10-RL7端子间距 0.6500 mm
AD5253BRU10-RL7端子涂层 TIN LEAD
AD5253BRU10-RL7端子位置 DUAL
AD5253BRU10-RL7包装材料 PLASTIC/EPOXY
AD5253BRU10-RL7温度等级 INDUSTRIAL
AD5253BRU10-RL7额定负供电电压 -2.5 V
AD5253BRU10-RL7转换器的类型 DIGITAL POTENTIOMETER
AD5253BRU10-RL7电阻率 LINEAR
AD5253BRU10-RL7控制接口 2-WIRE SERIAL
AD5253BRU10-RL7方位数 256
AD5253BRU10-RL7最大电阻容差 30 %
AD5253BRU10-RL7额定温度系数 650 ppm/Cel
AD5253BRU10-RL7最大终端电阻电压 2.75 V
AD5253BRU10-RL7最小终端电阻电压 -2.25 V

文档预览

AD5253BRU10-RL7器件文档内容

Quad 64-/256-Position I2C Nonvolatile
       Memory Digital Potentiometers

                      AD5253/AD5254

FEATURES                                                                                         FUNCTIONAL BLOCK DIAGRAM

AD5253: Quad 64-position resolution                                                         VDD             RDAC EEMEM             RDAC0 A0
AD5254: Quad 256-position resolution                                                        VSS                                                    W0
1 k, 10 k, 50 k, 100 k                                                                   DGND      EEMEM    RAB TOL        RDAC0                   B0
Nonvolatile memory1 stores wiper settings with write                                         WP  POWER-ON                  REGIS-
                                                                                                  REFRESH                          RDAC1 A1
   protection                                                                              SCL                               TER                   W1
Power-on refreshed to EEMEM settings in 300 s typ                                         SDA         I2C      DATA                               B1
EEMEM rewrite time = 540 s typ                                                                     SERIAL                 RDAC1
Resistance tolerance stored in nonvolatile memory                                          AD0   INTERFACE   CONTROL       REGIS-  RDAC2 A2
12 extra bytes in EEMEM for user-defined information                                       AD1                 COMMAND                             W2
I2C compatible serial interface                                                                                             TER                   B2
Direct read/write accesses of RDAC2 and EEMEM registers                                                     DECODE LOGIC
Predefined linear increment/decrement commands                                                                  ADDRESS    RDAC2   RDAC3 A3
Predefined 6 dB step change commands                                                                                      REGIS-                  W3
Synchronous or asynchronous quad channel update                                                             DECODE LOGIC                           B3
Wiper setting readback                                                                                                       TER
4 MHz bandwidth--1 k version                                                                                CONTROL LOGIC
Single supply 2.7 V to 5.5 V                                                                                               RDAC3
Dual supply 2.25 V to 2.75 V                                                                   AD5253/AD5254             REGIS-
2 slave address decoding bits allow operation of 4 devices
100-year typical data retention, TA = 55C                                                                                   TER
Operating temperature: 40C to +85C
                                                                                                                                   03824-0-001
APPLICATIONS
                                                                                                                                  Figure 1.
Mechanical potentiometer replacement
Low resolution DAC replacement                                                           The AD5253/AD5254 allow the host I2C controllers to write any
RGB LED backlight control                                                                of the 64-/256-step wiper settings in the RDAC registers and
White LED brightness adjustment                                                          store them in the EEMEM. Once the settings are stored, they are
RF base station power amp bias control                                                   restored automatically to the RDAC registers at system power-
Programmable gain and offset control                                                     on; the settings can also be restored dynamically.
Programmable attenuators
Programmable voltage-to-current conversion                                               The AD5253/AD5254 provide additional increment, decrement,
Programmable power supply                                                                +6 dB step change, and 6 dB step change in synchronous or
Programmable filters                                                                     asynchronous channel update modes. The increment and
Sensor calibrations                                                                      decrement functions allow stepwise linear adjustments, while
                                                                                         6 dB step changes are equivalent to doubling or halving the
GENERAL DESCRIPTION                                                                      RDAC wiper setting. These functions are useful for steep-slope
                                                                                         nonlinear adjustment applications such as white LED brightness
The AD5253/AD5254 are quad channel, I2C, nonvolatile mem-                                and audio volume control.
ory, digitally controlled potentiometers with 64/256 positions,
respectively. These devices perform the same electronic adjust-                          The AD5253/AD5254 have a patented resistance tolerance
ment functions as mechanical potentiometers, trimmers, and                               storing function that allows the user to access the EEMEM and
variable resistors.                                                                      obtain the absolute end-to-end resistance values of the RDACs
                                                                                         for precision applications.
The AD5253/AD5254's versatile programmability allows multi-
ple modes of operation, including read/write accesses in the                             The AD5253/AD5254 are available in TSSOP-20 packages in
RDAC and EEMEM registers, increment/decrement of                                         1 k, 10 k, 50 k, and 100 k options. All parts are
resistance, resistance changes in 6 dB scales, wiper setting                            guaranteed to operate over the 40C to +85C extended
readback, and extra EEMEM for storing user-defined informa-                              industrial temperature range.
tion, such as memory data for other components, look-up table,
or system identification information.                                                    1The terms nonvolatile memory and EEMEM are used interchangeably.
                                                                                         2The terms digital potentiometer and RDAC are used interchangeably.

Rev. 0                                                                                   One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Information furnished by Analog Devices is believed to be accurate and reliable.         Tel: 781.329.4700                 www.analog.com
However, no responsibility is assumed by Analog Devices for its use, nor for any
infringements of patents or other rights of third parties that may result from its use.  Fax: 781.326.8703 2004 Analog Devices, Inc. All rights reserved.
Specifications subject to change without notice. No license is granted by implication
or otherwise under any patent or patent rights of Analog Devices. Trademarks and
registered trademarks are the property of their respective owners.
AD5253/AD5254                                                                                            6 dB Adjustments (Doubling/Halving Wiper Setting)........ 20
                                                                                                         Digital Input/Output Configuration........................................ 21
TABLE OF CONTENTS                                                                                        Multiple Devices On One Bus .................................................. 21
                                                                                                         Terminal Voltage Operation Range ......................................... 22
Electrical Characteristics ................................................................. 3           Power-Up and Power-Down Sequences.................................. 22
  1 k Version.................................................................................. 3        Layout and Power Supply Biasing ............................................ 22
  10 k, 50 k, 100 k Versions ................................................... 5                       Digital Potentiometer Operation ............................................. 23
  Interface Timing Characteristics (All Parts)............................. 7                            Programmable Rheostat Operation......................................... 23
                                                                                                         Programmable Potentiometer Operation ............................... 24
Absolute Maximum Ratings............................................................ 8                 Applications..................................................................................... 25
  ESD Caution.................................................................................. 8        RGB LED LCD Backlight Controller....................................... 25
                                                                                                       Outline Dimensions ....................................................................... 27
Pin Configuration and Functional Descriptions.......................... 9                                Ordering Guide .......................................................................... 27
Typical Performance Characteristics ........................................... 10
I2C Interface..................................................................................... 14

  I2C Interface General Description............................................ 14
  I2C Interface Detail Description ............................................... 15
  I2C Compatible 2-Wire Serial Bus............................................ 19
Theory of Operation ...................................................................... 20
  Linear Increment and Decrement Commands ...................... 20

REVISION HISTORY
Revision 0: Initial Version

Rev. 0 | Page 2 of 28
                                                                                                 AD5253/AD5254

ELECTRICAL CHARACTERISTICS

1 k VERSION

VDD = +3 V 10% or +5 V 10%, VSS = 0 V or VDD/VSS = 2.5 V 10%, VA = +VDD, VB = 0 V, 40C < TA < +85C, unless otherwise noted.

Table 1.

Parameter                    Symbol             Conditions                                Min Typ1 Max Unit

DC CHARACTERISTICS--RHEOSTAT MODE               AD5253/AD5254
                                                RWB, RWA = NC, VDD = 5.5V, AD5253
Resolution                   N                  RWB, RWA = NC, VDD = 5.5V, AD5254                          6/8 Bits
                                                RWB, RWA = NC, VDD = 2.7V, AD5253                0.2 +0.5 LSB
Resistor Differential Nonlinearity2 R-DNL       RWB, RWA = NC, VDD = 2.7V, AD5254         0.5   0.25 +1 LSB
                                                RWB, RWA = NC, VDD = 5.5V, AD5253         1     0.3 +0.75 LSB
Resistor Nonlinearity2       R-INL              RWB, RWA = NC, VDD = 5.5V, AD5254         0.75  0.3 +1.5 LSB
                                                RWB, RWA = NC, VDD = 2.7V, AD5253         1.5   0.2 +0.5 LSB
Nominal Resistor Tolerance   RAB/RAB            RWB, RWA = NC, VDD = 2.7V, AD5254         0.5   0.5 +2 LSB
Resistance Temperature                          TA = 25C                                 2     +2.5 +4 LSB
                             (RAB/RAB) 106/T                                            1     +9 +14 LSB
   Coefficient               RW                 IW = 1 V/R, VDD = 5 V                     2
Wiper Resistance                                IW = 1 V/R, VDD = 3 V                     30              +30 %

Channel Resistance Matching  RAB1/RAB2          AD5253                                           650      ppm/C
                                                AD5254                                           75 130   
                                                AD5253                                           200 300  
                                                AD5254                                           0.15     %

DC CHARACTERISTICS--POTENTIOMETER DIVIDER MODE  Code = Half scale
                                                Code = Full scale, VDD = 5.5 V, AD5253
Differential Nonlinearity3   DNL                Code = Full scale, VDD = 5.5 V, AD5254    0.5 0.1 +0.5 LSB
                                                Code = Full scale, VDD = 2.7 V, AD5253
                                                Code = Full scale, VDD = 2.7 V, AD5254    1     0.25 +1 LSB
                                                Code = Zero scale, VDD = 5.5 V, AD5253
Integral Nonlinearity3       INL                Code = Zero scale, VDD = 5.5 V, AD5254    0.5 0.2 +0.5 LSB
                                                Code = Zero scale, VDD = 2.7 V, AD5253
                                                Code = Zero scale, VDD = 2.7 V, AD5254    2     0.5 +2 LSB

Voltage Divider Temperature  (VW/VW) 106/T    f = 1 kHz, measured to GND,                      25       ppm/C
   Coefficient               VWFSE              Code = Half scale
                                                f = 1 kHz, measured to GND,               5     3 0     LSB
Full-Scale Error                                Code = Half scale

                                                VA = VB = VDD /2                          16 11 0       LSB

                                                VDD = 5 V, VSS = 0 V                      6     4 0     LSB
                                                VDD/VSS = +2.7 V/0 V or VDD/VSS = 2.5 V
                                                VDD =5 V, VSS = 0 V                       23 16 0       LSB
                                                VDD/VSS = +2.7 V/0 V or VDD/VSS = 2.5 V
Zero-Scale Error             VWZSE              RPULL-UP = 2.2 k to VDD = 5 V, VSS = 0 V  0      3   5    LSB
                                                RPULL-UP = 2.2 k to VDD =5 V, VSS = 0 V
                                                WP = VDD                                  0      11 16 LSB

                                                                                          0      4   6    LSB

                                                                                          0      15 20 LSB

RESISTOR TERMINALS           VA, VB, VW                                                   VSS        VDD  V
   Voltage Range4            CA, CB
   Capacitance5 Ax, Bx       CW                                                                  85       pF

   Capacitance5 Wx           ICM                                                                 95       pF

   Common-Mode Leakage       VIH                                                                 0.01 1   A
      Current
                             VIL                                                          2.4             V
DIGITAL INPUTS AND OUTPUTS
   Input Logic High          VOH                                                          2.1             V
                             VOL
   Input Logic Low           IWP                                                                     0.8 V

   Output Logic High (SDA)                                                                           0.6 V
   Output Logic Low (SDA)
   WP Leakage Current                                                                     4.9             V

                                                                                                     0.4 V

                                                                                                     5    A

                                                Rev. 0 | Page 3 of 28
AD5253/AD5254

Parameter                     Symbol       Conditions                              Min Typ1 Max Unit

DIGITAL INPUTS AND OUTPUTS (continued)

A0 Leakage Current            IA0          A0 = GND                                                 3  A
                                           VIN = 0 V or VDD
Input Leakage Current (Other

than WP and A0)               II                                                                    1 A

Input Capacitance5            CI                                                   5                   pF

POWER SUPPLIES

Single-Supply Power Range     VDD          VSS = 0 V                               2.7              5.5 V
                                                                                   2.25            2.75 V
Dual-Supply Power Range       VDD/VSS      VIH = VDD or VIL = GND                                   15 A
                                           VIH = VDD or VIL = GND, VDD = +2.5 V,               5    15 A
Positive Supply Current       IDD          VSS = 2.5 V                                        5

Negative Supply Current       ISS          VIH = VDD or VIL = GND

EEMEM Data Storing Mode       IDD_STORE    VIH = VDD or VIL = GND                  35                  mA
   Current                                 VIH = VDD = 5 V or VIL = GND
                              IDD_RESTORE  VDD = 5 V 10%                                      2.5            mA
EEMEM Data Restoring Mode     PDISS        VDD = 3 V 10%                                           0.075 mW
   Current6                   PSS                                                  -0.025 0.01      0.025 %/%
                                                                                   0.04 0.02       0.04 %/%
Power Dissipation7

Power Supply Sensitivity

DYNAMIC CHARACTERISTICS5, 8   BW           RAB = 1 k                               4                   MHz
   Bandwidth 3 dB            THD          VA =1 V rms, VB = 0 V, f = 1 kHz
   Total Harmonic Distortion  tS           VA = VDD, VB = 0 V                      0.05                %
   VW Settling Time           eN_WB        RWB = 500 , f = 1 kHz. Thermal noise
   Resistor Noise Voltage                  only.                                   0.2                 s
                              CT           VA = VDD, VB = 0 V, measure VW with
   Digital Crosstalk                       adjacent RDAC making full-scale change  3                   nV/Hz
                              CAT          Signal input at A0 and measure the
   Analog Coupling                         output at W1, f = 1 kHz                 80                 dB

                                                                                   72                 dB

                                           Rev. 0 | Page 4 of 28
                                                                                                           AD5253/AD5254

10 k, 50 k, 100 k VERSIONS

VDD = +3 V 10% or +5 V 10%, VSS = 0 V or VDD/VSS = 2.5 V 10%, VA = +VDD, VB = 0 V, 40C < TA < +85C, unless otherwise noted.

Table 2.

Parameter                   Symbol             Conditions                                Min Typ1          Max Unit

DC CHARACTERISTICS--RHEOSTAT MODE

Resolution                  N                  AD5253/AD5254                                               6/8  Bits

Resistor Differential       R-DNL              RWB, RWA = NC, AD5253                     -0.75  0.1       +0.75 LSB
   Nonlinearity2                                                                         -1     0.25
                                                                                         -0.75  0.25
                                               RWB, RWA = NC, AD5254                     -2.5   1         +1   LSB
                                               RWB, RWA = NC, AD5253                     -20
Resistor Nonlinearity2      R-INL                                                                          +0.75 LSB

                                               RWB, RWA = NC, AD5254                                       +2.5 LSB

Nominal Resistor Tolerance RAB/RAB             TA = 25C                                                   +20 %

Resistance Temperature      (RAB/RAB) 106/T                                                   650                    ppm/C
   Coefficient                                                                                  75         130
                                                                                                200        300
Wiper Resistance            RW                 IW = 1 V/R, VDD = 5 V

                                               IW = 1 V/R, VDD = 3 V

Channel Resistance          RAB1/RAB2          RAB = 10 k, 50 k                                 0.15            %
   Matching                                                                                     0.05            %

                                               RAB = 100 k

DC CHARACTERISTICS--POTENTIOMETER DIVIDER MODE

Differential Nonlinearity3 DNL                 AD5253                                    -0.5 0.1         +0.5 LSB

                                               AD5254                                    -1     0.3       +1   LSB

Integral Nonlinearity3      INL                AD5253                                    -0.5 0.15        +0.5 LSB

                                               AD5254                                    -1.5 0.5         +1.5 LSB

Voltage Divider                                                                                 15              ppm/C
   Temperature Coefficient (VW/VW) 106/T Code = Half scale

Full-Scale Error            VWFSE              Code = Full scale, AD5253                 -1     -0.3       0    LSB

                                               Code = Full scale, AD5254                 -3     -1         0    LSB

Zero-Scale Error            VWZSE              Code = Zero scale, AD5253                 0      0.3        1    LSB

                                               Code = Zero scale, AD5254                 0      1.2        3    LSB

RESISTOR TERMINALS

Voltage Range4              VA, VB, VW                                                   VSS               VDD  V
Capacitance5 Ax, Bx         CA, CB                                                                   85
                                               f = 1 kHz, measured to GND,                                      pF
                                               Code = Half scale                                     95

Capacitance5 Wx             CW                 f = 1 kHz, measured to GND,                                      pF
                                               Code = Half scale

Common-Mode Leakage

Current6                    ICM                VA = VB = VDD/2                                       0.01  1    A

DIGITAL INPUTS AND OUTPUTS                                                               2.4
                                                                                         2.1
Input Logic High            VIH                VDD = 5 V, VSS = 0 V                                             V

                                               VDD/VSS = +2.7 V/0 V or VDD/VSS = 2.5 V                         V

Input Logic Low             VIL                VDD = 5 V, VSS = 0 V                                        0.8  V

                                               VDD/VSS = +2.7 V/0 V or VDD/VSS = 2.5 V                    0.6  V

Output Logic High (SDA) VOH                    RPULL-UP = 2.2 k to VDD = 5 V, VSS = 0 V  4.9                    V

Output Logic Low (SDA)      VOL                RPULL-UP = 2.2 k to VDD = 5 V, VSS = 0 V                    0.4  V

WP Leakage Current          IWP                WP = VDD                                                    5    A

A0 Leakage Current          IA0                A0 = GND                                                    3    A

Input Leakage Current

(Other than WP and A0) II                      VIN = 0 V or VDD                                            1   A

Input Capacitance5          CI                                                                       5          pF

POWER SUPPLIES                                                                           2.7
                                                                                         2.25
Single-Supply Power Range VDD                  VSS = 0 V                                                   5.5  V
                                                                                                     5
Dual-Supply Power Range VDD/VSS                                                                            2.75 V

Positive Supply Current     IDD                VIH = VDD or VIL = GND                                      15   A

                                                Rev. 0 | Page 5 of 28
AD5253/AD5254

Parameter                     Symbol       Conditions                                Min Typ1         Max Unit
POWER SUPPLIES (continued)    ISS
                                           VIH = VDD or VIL = GND, VDD = +2.5 V,                 -5   -15 A
   Negative Supply Current                 VSS = -2.5 V
                                                                                                 35               mA
EEMEM Data Storing Mode       IDD_STORE    VIH = VDD or VIL = GND, TA = 0C to 85C              2.5
   Current                                                                           -0.005 +0.002                mA
                              IDD_RESTORE  VIH = VDD or VIL = GND, TA = 0C to 85C  -0.01 +0.002     0.075 mW
EEMEM Data Restoring          PDISS        VIH = VDD = 5 V or VIL = GND                               +0.005 %/%
   Mode Current6              PSS          VDD = 5 V 10%                                            +0.01 %/%
                                           VDD = 3 V 10%
Power Dissipation7

Power Supply Sensitivity

DYNAMIC CHARACTERISTICS5, 8   BW           RAB = 10 k/50 k/100 k                     400/80/40        kHz
   3 dB Bandwidth            THDW                                                   0.05             %
   Total Harmonic Distortion  tS           VA = 1 Vrms, VB = 0 V, f = 1 kHz          1.5/7/14         s
   VW Settling Time
                                           VA = VDD, VB = 0 V,                       9/20/29          nV/Hz
Resistor Noise Voltage        eN_WB        RAB = 10 k/50 k/100 k
                                                                                     -80              dB
Digital Crosstalk             CT           RAB = 10 k/50 k/100 k, Code =
                                           Midscale, f = 1 kHz. Thermal noise only.  -72              dB
Analog Coupling               CAT
                                           VA = VDD, VB = 0 V, Measure VW with
                                           adjacent RDAC making full scale change

                                           Signal input at A0 and measure
                                           output at W1, f = 1 kHz

                                           Rev. 0 | Page 6 of 28
                                                                                                              AD5253/AD5254

INTERFACE TIMING CHARACTERISTICS (ALL PARTS)

Guaranteed by design, not subject to production test. See Figure 23 for location of measured values. All input control voltages are specified
with tR = tF = 2.5 ns (10% to 90% of 3 V) and timed from a voltage level of 1.5 V. Switching characteristics are measured using both
VDD = 3 V and 5 V. When the part is not in operation, the SDA and SCL pins should be pulled high. When these pins are pulled low, the
I2C interface at these pins conducts current of about 0.8 mA at VDD = 5.5 V and 0.2 mA at VDD = 2.7 V.

Table 3.                                   Symbol           Conditions                                   Min Typ1 Max Unit
Parameter                                  fSCL             After this period, the first clock pulse is
SCL Clock Frequency                        t1               generated                                                 400 kHz
tBUF Bus Free Time between STOP and START  t2
tHD;STA Hold Time (Repeated START)                          VDD rise time dependent. Measure without     1.3          s
                                           t3               decoupling capacitors at VDD and VSS.
tLOW Low Period of SCL Clock               t4               VDD = 5 V                                    0.6          s
tHIGH High Period of SCL Clock             t5
tSU;STA Setup Time for START Condition     t6                                                            1.3          s
tHD;DAT Data Hold Time                     t7
tSU;DAT Data Setup Time                    t8                                                            0.6          s
tF Fall Time of Both SDA and SCL Signals   t9
tR Rise Time of Both SDA and SCL Signals   t10                                                           0.6          s
tSU;STO Setup Time for STOP Condition      tEEMEM_STORE
EEMEM Data Storing Time                    tEEMEM_RESTORE1                                               0            0.9 s
EEMEM Data Restoring Time at Power On9
                                           tEEMEM_RESTORE2                                               100          ns
EEMEM Data Restoring Time upon Restore
   Command or RESET Operation9                                                                                        300 ns

EEMEM Data Rewritable Time10                                                                                          300 ns
FLASH/EE MEMORY RELIABILITY
                                                                                                         0.6          s
   Endurance11
   Data Retention12                                                                                           26      ms

                                                                                                              300     s

                                                                                                              300     s

                                           tEEMEM_REWRITE                                                     540     s

                                                                                                         100          kCycles
                                                                                                                 100  Years

1 Typical values represent average readings at 25C and VDD = 5 V.
2 Resistor position nonlinearity error (R-INL) is the deviation from an ideal value measured between the maximum resistance and the minimum resistance wiper

positions. R-DNL measures the relative step change from ideal between successive tap positions. Parts are guaranteed monotonic, except R-DNL of AD5254 1 k

version at VDD = 2.7V, IW = VDD/R for both VDD = 3 V or VDD = 5 V.
3 INL and DNL are measured at VW with the RDAC configured as a potentiometer divider similar to a voltage output D/A converter. VA = VDD and VB = 0 V. DNL

specification limits of 1 LSB maximum are guaranteed monotonic operating conditions.
4 Resistor terminals A, B, and W have no limitations on polarity with respect to each other.
5 Guaranteed by design and not subject to production test.
6 cmd 0 NOP should be activated after cmd 1 in order to minimize IDD_RESTORE current consumption.
7 PDISS is calculated from (IDD VDD = 5 V).
8 All dynamic characteristics use VDD = 5 V.
9 During power-up, all outputs preset to midscale before restoring EEMEM contents. RDAC0 has the shortest whereas RDAC3 has the longest EEMEM restore time.
10 Delay time after power-on or RESET before new EEMEM data to be written.
11 Endurance is qualified to 100,000 cycles per JEDEC Std. 22 method A117, and is measured at 40C, +25C, and +85C; typical endurance at +25C is 700,000 cycles.
12 Retention lifetime equivalent at junction temperature (TJ) = 55C per JEDEC Std. 22, Method A117. Retention lifetime based on an activation energy of 0.6eV derates

with junction temperature.

                                                            Rev. 0 | Page 7 of 28
AD5253/AD5254

ABSOLUTE MAXIMUM RATINGS

Table 4. TA = 25C, unless otherwise noted                             Rating
Parameter                                                              -0.3 V, +7 V
VDD to GND                                                             +0.3 V, -7 V
VSS to GND                                                             7V
VDD to VSS                                                             VSS, VDD
VA, VB, VW to GND
Maximum Current                                                        20 mA
                                                                       5 mA
   IWB, IWA Pulsed                                                     5 mA
   IWB Continuous (RWB  1 k, A Open)1                                  5 mA/500 A/100 A/50 A
   IWA Continuous (RWA  1 k, B Open)1                                  0 V, 7 V
   IAB Continuous (RAB = 1 k/10 k/50 k/100 k)1                         -40C to +85C
Digital Inputs and Output Voltage to GND                               150C
Operating Temperature Range                                            -65C to +150C
Maximum Junction Temperature (TJ MAX)                                  300C
Storage Temperature                                                    215C
Lead Temperature (Soldering, 10 sec)                                   220C
Vapor Phase (60 sec)                                                   143C/W
Infrared (15 sec)
TSSOP-20 Thermal Resistance2 JA

Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only;
functional operation of the device at these or any other conditions above those listed in the operational sections of this specification is not
implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

1 Maximum terminal current is bounded by the maximum applied voltage across any two of the A, B, and W terminals at a given resistance, the maximum current
handling of the switches, and the maximum power dissipation of the package. VDD = 5V.

2 Package power dissipation = (TJMAX - TA)/JA.

ESD CAUTION

ESD (electrostatic discharge) sensitive device. Electrostatic charges as high as 4000 V readily accumulate on
the human body and test equipment and can discharge without detection. Although this product features
proprietary ESD protection circuitry, permanent damage may occur on devices subjected to high energy
electrostatic discharges. Therefore, proper ESD precautions are recommended to avoid performance
degradation or loss of functionality.

                                                Rev. 0 | Page 8 of 28
                                                                                             AD5253/AD5254

PIN CONFIGURATION AND FUNCTIONAL DESCRIPTIONS

                                                  W0 1   10 VDD

                                                  B0 2 AD5253/ 9 W3

                                                  A0 3 AD5254 8 B3

                          AD0 4 TOP VIEW 7 A3
                           WP 5 (Not to Scale) 6 AD1

                                                  W1 1   10 DGND

                                                  B1 2   9 SCL

                                                  A1 3   8 W2

                          SDA 4                          7 B2                   03842-0-002

                                                  VSS 5  6 A2

                          Figure 2. AD5253/AD5254 Pin Configuration

Table 5. AD5253/AD5254 Pin Function Descriptions

Pin
No. Mnemonic Description

1   W0    Wiper Terminal of RDAC0. VSS  VW0  VDD.

2   B0    B Terminal of RDAC0. VSS  VB0  VDD.

3   A0    A Terminal of RDAC0. VSS  VA0  VDD.
          I2C Device Address 0. AD0 and AD1 allow four AD5253/AD5254s to be addressed.
4   AD0

5   WP    Write Protect, Active Low. VWP  VDD + 0.3 V.

6   W1    Wiper Terminal of RDAC1. VSS  VW1  VDD.

7   B1    B Terminal of RDAC1. VSS  VB1  VDD.

8   A1    A Terminal of RDAC1. VSS  VA1  VDD.

9   SDA   Serial Data Input/Output Pin. Shifts in one bit at a time on positive clock CLK edges. MSB loaded first. Open-drain
          MOSFET requires pull-up resistor.

10  VSS   Negative Supply. Connect to 0 V for single supply or 2.7 V for dual supply, where VDD VSS  +5.5 V. If VSS is used,
          rather than grounded, in dual supply, VSS must be able to sink 35 mA for 26 ms when storing data to EEMEM.

11  A2    A Terminal of RDAC2. VSS  VA2  VDD.

12  B2    B Terminal of RDAC2. VSS  VB2  VDD.

13  W2    Wiper Terminal of RDAC2. VSS  VW2  VDD.

14  SCL   Serial Input Register Clock Pin. Shifts in one bit at a time on positive clock edges. VSCL  (VDD + 0.3 V). Pull-up resistor
          is recommended for SCL to ensure minimum power.

15  DGND  Digital Ground. Connect to system analog ground at a single point.

16  AD1   I2C Device Address 1. AD0 and AD1 allow four AD5253/AD5254s to be addressed.

17  A3    A Terminal of RDAC3. VSS  VA3  VDD.

18  B3    B Terminal of RDAC3. VSS  VB3  VDD.

19  W3    W Terminal of RDAC3. VSS  VW3  VDD.

20  VDD   Positive Power Supply Pin. Connect +2.7 V to +5 V for single supply or 2.7 V for dual supply, where VDD VSS  5.5 V.
          VDD must be able to source 35 mA for 26 ms when storing data to EEMEM.

                                                         Rev. 0 | Page 9 of 28
AD5253/AD5254

TYPICAL PERFORMANCE CHARACTERISTICS

             1.0                                                                                                 1.0
                                                                                                                 0.8
             0.8                                                                                                 0.6                    TA = 40C, +25C, +85C, +125C
                                                                                                                 0.4
             0.6               TA = 40C, +25C, +85C, +125C                                                  0.2

             0.4                                                                                                    0
                                                                                                                0.2
R-INL (LSB)  0.2                                                                                                0.4
                                                                                                                0.6
             0                                                                INL (LSB)                         0.8
                                                                                                                1.0
             0.2
                                                                                                                       0
             0.4

             0.6

             0.8

             1.0      32  64  96 128 160 192 224 256            03824-0-015                                              32     64     96 128 160 192 224 256                      03824-0-018
                    0

                               CODE (Decimal)                                                                                           CODE (Decimal)

                               Figure 3. R-INL vs. Code                                                                              Figure 6. DNL vs. Code

              1.0              TA = 40C, +25C, +85C, +125C                                                  10
              0.8                                                                                                  8
RDNL (LSB)    0.6                                                03824-0-016                                       6                    IDD @ VDD = +5.5V
              0.4                                                                                                  4                 IDD @ VDD = +2.7V
              0.2                                                                          SUPPLY CURRENT (A)     2
                                                                                                                   0                           ISS @ VDD = +2.7V, VSS = 2.7V
                 0
             0.2      32  64  96 128 160 192 224 256                                                            2       20 0      20 40 60 80                100 120             03824-0-019
             0.4                                                                                                4                  TEMPERATURE (C)
             0.6                                                                                                6
             0.8                                                                                                8
             1.0                                                                                               10

                    0                                                                                               40

                               CODE (Decimal)

                               Figure 4. R-DNL vs. Code                                                                       Figure 7. Supply Current vs. Temperature

              1.0                                                                                               10
              0.8
              0.6              TA = 40C, +25C, +85C, +125C
              0.4
              0.2                                                                                               1                                   VDD = 5.5V

                 0                                                            IDD (mA)                          0.1
             0.2
INL (LSB)    0.4                                                                         0.01
             0.6                                                                        0.001
             0.8                                                                                                                       VDD = 2.7V
             1.0
                                                                 03824-0-017  0.0001                                                                                                03824-0-020
                    0
                       32  64  96 128 160 192 224 256                                                                0        1      2  3               4       5              6

                               CODE (Decimal)                                                                                        DIGITAL INPUT VOLTAGE (V)

                               Figure 5. INL vs. Code                                                                Figure 8. Supply Current vs. Digital Input Voltage. TA = 25C

                                                                 Rev. 0 | Page 10 of 28
                                                                                                                                                                                                                             AD5253/AD5254

                               240                                                                                                                                     30
                               220
                               200                                            DATA = 0x00     03824-0-021                                                                                                                    VDD = 5V
                               180
                               160                    VDD = 2.7V                                                        POTENTIOMETER MODE TEMPCO (ppm/C)             25                                                    TA = 40C/+85C
                               140                    TA = 25C
                               120                                                                                                                                                                                           VA = VDD
                               100
                                                                                                                                                                                                                             VB = 0V
                                80
                                60                                                                                                                                     20
                                40
RWB ()                          20                                                                                                                                     15

                                  0                                  VDD = 5.5V
                                     0                               TA = 25C

                                                                                                                                                                       10

                                                                                                                                                                       5

                                                                                                                                                                       0                                                                                                                03824-0-024

                                            1      2      3              4           5     6                                                                               0       32  64         96 128 160 192 224 256

                                                          VBIAS (V)                                                                                                                               CODE (Decimal)

                                               Figure 9. Wiper Resistance vs. VBIAS                                                                         Figure 12. Potentiometer Mode Tempco (VWB/VWB)/T 106 vs. Code

                               6                                                                                                                                              0
                                                                                                                                                                                                                                                                0xFF

                                                                                                                                                                           6                                                                  0x80

                                                                                                                                                                                                                             0x40

                               4                                                                                                                                       12                                                   0x20

                                                                                                                                                                       18                                                   0x10

                               2                                                                                                                                       24

RWB (%)                        0                                                                                                                            GAIN (dB)  30

                                                                                                                                                                       36                  0x08 0x04

                                                                                                                                                                                                                       0x02

                               2                                                                                                                                      42                                                   0x01 0x00

                                                                                                                                                                       48

                               4                                                                                                                                      54

                               6                                                                                                                                      60                                                                                                 03824-0-025
                                 40 20
                                               0      20  40         60       80 100 120      03824-0-022                                                                      10      100  1k                         10k   100k      1M      10M

                                                   TEMPERATURE (C)                                                                                                                               FREQUENCY (Hz)

                                            Figure 10. Change of RAB vs. Temperature                                                                                       Figure 13. Gain vs. Frequency vs. Code, RAB = 1 k, TA = 25C

                               90                                                                                                                                          0
                                                                                                                                                                                                               0xFF

                               80                                    VDD = 5V                                                                                              6
                                                                                                                                                                                                                 0x80

RHEOSTAT MODE TEMPCO (ppm/C)                                        TA = 40C/+85C                                                                                  12
                                                                                                                                                                                                               0x40
                               70                                    VA = VDD

                                                                     VB = 0V                                                                                           18
                                                                                                                                                                                                               0x20
                               60

                                                                                                                                                            GAIN (dB)  24
                                                                                                                                                                                                               0x10

                               50                                                                                                                                      30

                                                                                                                                                                                                  0x08

                               40                                                                                                                                      36                        0x04

                               30                                                                                                                                      42                        0x01

                               20                                                                                                                                      48                        0x00

                               10                                                                                                                                      54                  0x02

                               0                                                                                                                                       60                                                                                                 03824-0-026

                                   0    32     64     96 128 160 192 224 256                  03824-0-023                                                                     10       100  1k                         10k   100k          1M                         10M

                                                      CODE (Decimal)                                                                                                                              FREQUENCY (Hz)

                               Figure 11. Rheostat Mode Tempco (RWB/RWB)/T 106 vs. Code                                                                                  Figure 14. Gain vs. Frequency vs. Code, RAB = 10 k, TA = 25C

                                                                                              Rev. 0 | Page 11 of 28
AD5253/AD5254

                      0                                                                                                                                1.2
                                                                                                   0xFF                                                                                                                 TA = 25C

                    6                                                                                                                                 1.0
                                                          0x80
GAIN (dB)                                                                                                                                    IDD (mA)  0.8
                   12
                                                          0x40                                                                                                                                                        VDD = 5.5V
                                                                                                                                                       0.6
                   18
                                                          0x20                                                                                         0.4

                   24
                                                          0x10

                   30
                                                          0x08

                   36
                                                          0x04

                   42                       0x02

                   48                       0x01                                                                                                      0.2                      VDD = 2.7V

                   54
                                                                                                        0x00

                   60                                                                                             03824-0-027                         0                                                                                                 03824-0-030

                        10      100      1k                     10k  100k  1M                                 10M                                           1  10  100      1k  10k 100k                                           1M  10M

                                             FREQUENCY (Hz)                                                                                                             CLOCK FREQUENCY (Hz)

                   Figure 15. Gain vs. Frequency vs. Code, RAB = 50 k, TA = 25C                                                                            Figure 18. Supply Current vs. Digital Input Clock Frequency

                   0                                                                                                                                                                                                                   CLK
                                                                                                                                                                                                                                       VDD = 5V
                                             0x80                          0xFF

                   6

                                                          0x40
                   12

                                                          0x20
                   18

        GAIN (dB)                                         0x10
                   24

                                                          0x08
                   30

                                                          0x04                                                                                         DIGITAL FEEDTHROUGH                                              VW
                   36
                                                                                                                                                                                MID-SCALE TRANSITION
                                                          0x02                                                                                                                            7FH  80H
                   42

                                                          0x01
                   48

                   54

                                                                                                       0x00        03824-0-028                                                                                                         03824-0-031
                   60

                        10      100      1k                     10k  100k  1M                                 10M

                                             FREQUENCY (Hz)

                   Figure 16. Gain vs. Frequency vs. Code, RAB = 100 k, TA = 25C                                                                           Figure 19. Clock Feedthrough and Midscale Transition Glitch

         100                                                               VDD = 5.5V
           80
           60                        100k                       10k                                                                                                         RESTORE RDAC0                                              VDD
           40                          1k                                                                                                                                   SETTING TO 0xFF                                            (NO DE-
RAB ()     20                                                                                                                                                  MIDSCALE                                                                COUPLING
             0                                                                                                                                                 PRESET             RESTORE RDAC3                                        CAPS)
                                                                                                                                                                                  SETTING TO 0xFF
         20                                                                                                                                                     MIDSCALE                                                              VWB0
         40                                                                                                                                                     PRESET                                                                (0xFF
         60                                                                                                                                                                                                                           STORED
         80                                                                                                                                                                                                                           IN EEMEM)
        100
                                                                     50k
                0
                                                                                                                                                                                VDD = VA0 = VA3 = 3.3V                                 VWB3
                                                                                                                                                                                GND = VB0 = VB3                                        (0xFF
                                                                                                                                                                                                                                       STORED
                                                                                                                                                                                                                                       IN EEMEM)

                            32       64  96 128 160 192 224 256                                                                 03824-0-029                                                                                                 03824-0-046

                                           CODE (Decimal)

                                Figure 17. RAB vs. Code, TA = 25C                                                                                             Figure 20. tEEMEM_RESTORE of RDAC0 and RDAC3

                                                                                                                   Rev. 0 | Page 12 of 28
                                                                                                                AD5253/AD5254

6                                                                                   6

5                 RAB = 1k                                                          5                 RAB = 1k

THEORETICAL IWB_MAX (mA)4               VA = VB = OPEN                              4                           VA = VB = OPEN

                                                                                                                                                                            03824-0-033TA = 25CTA = 25C

                                                                                                                                            THEORETICAL IWB_MAX (mA)33

                                                                                                                                                                                                                                                                                                                                                                                                03824-0-0342RAB = 10k2RAB = 10k

1        RAB = 50k                                                                  1         RAB = 50k

0 RAB = 100k                                                                        0 RAB = 100k

   0  8       16    24  32  40          48         56   64                             0  32      64     96 128 160 192 224 256
                                                                                                            CODE (Decimal)
                        CODE (Decimal)

         Figure 21. IWB_MAX vs. Code (AD5253)                                                 Figure 22. IWB_MAX vs. Code (AD5254)

                                                            Rev. 0 | Page 13 of 28
AD5253/AD5254

I2C INTERFACE                                            t8             t9                                    t6

                            SCL

                                           t2        t3                 t4                t5              t7                                                                   t10

                                                         t8 t9

   SDA                              t1

                                 P      S                                                                                                                  P                   03842-0-003

                                                                 Figure 23. I2C Interface Timing Diagram

I2C INTERFACE GENERAL DESCRIPTION

From Master to Slave

From Slave to Master

S = Start Condition.
P = Stop Condition.
A = Acknowledge (SDA Low).
A = Not Acknowledge (SDA High).
R/W = Read Enable at High; Write Enable at Low.

        S                           SLAVE ADDRESS        R/W A          INSTRUCTIONS          A                   DATA                                     A/A P
                                            (7-BIT)                           (8-BIT)                             (8-BIT)

                                                         0 WRITE                            DATA TRANSFERRED                                                      03842-0-004
                                                                                       (N BYTES + ACKNOWLEDGE)

                                                         Figure 24. I2C--Master Writing Data to Slave

        S                           SLAVE ADDRESS        R/W A          DATA                  A                   DATA                                     AP
                                            (7-BIT)                     (8-BIT)                                   (8-BIT)

                                                         1 READ                             DATA TRANSFERRED                                                      03842-0-005
                                                                                       (N BYTES + ACKNOWLEDGE)

                                                         Figure 25. I2C--Master Reading Data From Slave

S  SLAVE ADDRESS                        R/W A            DATA           A/A S          SLAVE ADDRESS          R/W A        DATA                                                A/A P
           (7-BIT)

                                    READ OR WRITE           (N BYTES +  REPEATED START                      READ              (N BYTES +                                                    03842-0-006
                                                         ACKNOWLEDGE)                                     OR WRITE         ACKNOWLEDGE)

                                                                                                                                DIRECTION OF TRANSFER MAY
                                                                                                                                     CHANGE AT THIS POINT

                                                                  Figure 26. I2C--Combined Write/Read

                                                                  Rev. 0 | Page 14 of 28
                                                                                                                        AD5253/AD5254

I2C INTERFACE DETAIL DESCRIPTION

   From Master to Slave

   From Slave to Master

S = Start Condition.
P = Stop Condition.
A = Acknowledge (SDA Low).
A = Not Acknowledge (SDA High).
AD1, AD0 = I2C Device Address Bits. Must match with the logic states at Pins AD1, AD0.
R/W= Read Enable Bit, Logic High/Write Enable Bit, Logic Low.
CMD/REG = Command Enable Bit, Logic High/Register Access Bit, Logic Low.
EE/RDAC = EEMEM Register, Logic High/RDAC Register, Logic Low.
A4, A3, A2, A1, A0 = RDAC/EEMEM Register Addresses.

            S 0 1 0 1 1 A A 0 A CMD/ 0 EE/ A A A A A A                                  DATA  A/ P
                                                                                              A
                           DD                     REG    RDAC 4 3 2 1 0

                           10

            SLAVE ADDRESS                                INSTRUCTIONS                        (1 BYTE +  03842-0-007
                                                         AND ADDRESS                    ACKNOWLEDGE)
                              0 WRITE

                                                  0 REG

                                                  Figure 27. Single Write Mode

        S 0 1 0 1 1 A A 0 A CMD/ 0 EE/ A A A A A A                              RDAC_N  A RDAC_N + 1 A/ P
                                                                                  DATA
                DD             REG                RDAC 4 3 2 1 0                              DATA                   A

                10

            SLAVE ADDRESS                         INSTRUCTIONS                              (N BYTE +                   03842-0-008
                                                  AND ADDRESS                           ACKNOWLEDGE)
                           0 WRITE
                                           0 REG

                               Figure 28. Consecutive Write Mode

Table 6. Addresses for Writing Data Byte Contents to RDAC Registers (R/W = 0, CMD/REG = 0, EE/RDAC = 0)

A4  A3  A2  A1             A0                     RDAC                          Data Byte Description

0   0   0   0              0                      RDAC0                         6-/8-bit wiper setting (2 MSBs of AD5253 are X)

0   0   0   0              1                      RDAC1                         6-/8-bit wiper setting (2 MSBs of AD5253 are X)

0   0   0   1              0                      RDAC2                         6-/8-bit wiper setting (2 MSBs of AD5253 are X)

0   0   0   1              1                      RDAC3                         6-/8-bit wiper setting (2 MSBs of AD5253 are X)

0   0   1   0              0                      Reserved

:   :   :   :              :

0   1   1   1              1                      Reserved

                                                  Rev. 0 | Page 15 of 28
AD5253/AD5254                                                        Table 7. Addresses for Writing (Storing) RDAC Settings and
                                                                     User-Defined Data to EEMEM Registers (R/W = 0,
RDAC/EEMEM Write                                                     CMD/REG = 0, EE/RDAC = 1)
                                                                     A4 A3 A2 A1 A0 Data Byte Description
Setting the wiper position requires an RDAC write operation.         0 0 0 0 0 Store RDAC0 Setting to EEMEM01
The single write operation is shown in Figure 27, and the            0 0 0 0 1 Store RDAC1 Setting to EEMEM11
consecutive write operation is shown in Figure 28. In                0 0 0 1 0 Store RDAC2 Setting to EEMEM21
consecutive write operation, if the RDAC is selected and the         0 0 0 1 1 Store RDAC3 Setting to EEMEM31
address starts at 0, the first data byte goes to RDAC0, the second   0 0 1 0 0 Store User Data to EEMEM4
data byte goes to RDAC1, the third data byte goes to RDAC2,          0 0 1 0 1 Store User Data to EEMEM5
and the fourth data byte goes to RDAC3. This operation can be        0 0 1 1 0 Store User Data to EEMEM6
continued up to eight addresses with four unused addresses; it       0 0 1 1 1 Store User Data to EEMEM7
then loops back to RDAC0. If the address starts at any of the        0 1 0 0 0 Store User Data to EEMEM8
eight valid addresses, N, the data first goes to RDAC_N,             0 1 0 0 1 Store User Data to EEMEM9
RDAC_N + 1, and so on; it loops back to RDAC0 after the              0 1 0 1 0 Store User Data to EEMEM10
eighth address. The RDAC address is shown in Table 6.                0 1 0 1 1 Store User Data to EEMEM11
                                                                     0 1 1 0 0 Store User Data to EEMEM12
While the RDAC wiper setting is controlled by a specific RDAC        0 1 1 0 1 Store User Data to EEMEM13
register, each RDAC register corresponds to a specific EEMEM         0 1 1 1 0 Store User Data to EEMEM14
memory location, which provides nonvolatile wiper storage            0 1 1 1 1 Store User Data to EEMEM15
functionality. The addresses are shown in Table 7. The single
and consecutive write operations also apply to EEMEM write           Table 8. Addresses for Reading (Restoring) RDAC Settings
operations.                                                          and User Data from EEMEM (R/W = 1, CMD/REG = 0,
                                                                     EE/RDAC = 1)
There are 12 nonvolatile memory locations, EEMEM4 to                 A4 A3 A2 A1 A0 Data Byte Description
EEMEM15, where users can store 12 bytes of information such          0 0 0 0 0 Read RDAC0 setting from EEMEM0
as memory data for other components, look-up table, or system        0 0 0 0 1 Read RDAC1 setting from EEMEM1
identification information.                                          0 0 0 1 0 Read RDAC2 setting from EEMEM2
                                                                     0 0 0 1 1 Read RDAC3 setting from EEMEM3
In a write operation to the EEMEM registers, the device disables     0 0 1 0 0 Read User Data from EEMEM4
the I2C interface during the internal write cycle. Acknowledge       0 0 1 0 1 Read User Data from EEMEM5
polling, which is discussed later in the data sheet, is required to  0 0 1 1 0 Read User Data from EEMEM6
determine the completion of the write cycle.                         0 0 1 1 1 Read User Data from EEMEM7
                                                                     0 1 0 0 0 Read User Data from EEMEM8
RDAC/EEMEM Read                                                      0 1 0 0 1 Read User Data from EEMEM9
                                                                     0 1 0 1 0 Read User Data from EEMEM10
The AD5253/AD5254 provide two different RDAC or EEMEM                0 1 0 1 1 Read User Data from EEMEM11
read operations. For example, Figure 29 shows the method of          0 1 1 0 0 Read User Data from EEMEM12
reading the RDAC0 to RDAC3 contents without specifying the           0 1 1 0 1 Read User Data from EEMEM13
address, assuming address RDAC0 was already selected from            0 1 1 1 0 Read User Data from EEMEM14
the previous operation. If RDAC_N, other than address 0, is          0 1 1 1 1 Read User Data from EEMEM15
selected previously, readback starts with address N, followed by
N + 1, and so on.                                                    1 User can store any 64 RDAC settings for AD5253 or 256 RDAC settings for
                                                                      AD5254, not limited to current RDAC wiper setting, directly to EEMEM.
Figure 30 illustrates the random RDAC or EEMEM read opera-
tion. This operation allows users to specify which RDAC or
EEMEM register is read by first issuing a dummy write
command to change the RDAC address pointer, and then
proceeding with the RDAC read operation at the new address
location.

Rev. 0 | Page 16 of 28
                                                                                                                        AD5253/AD5254

   S 0 1 0 1 1AA1 A                                          RDAC_N OR EEMEM_N           A RDAC_N + 1 OR EEMEM_N + 1 A P
                                      DD                         REGISTER DATA                           REGISTER DATA
                                      10

                      SLAVE ADDRESS                              (N BYTES + ACKNOWLEDGE)                                            03842-0-009
                                                     1 READ

                      Figure 29. RDAC Current Read. Restricted to Previously Selected Address Stored in the Register.

S  SLAVE ADDRESS      0 A INSTRUCTIONAL AND A S                  SLAVE ADDRESS                     1A                     RDAC OR                A/A P
                                              ADDRESS                                                                   EEMEM DATA

                                                                                                           (N BYTES + ACKNOWLEDGE)                      03842-0-010

                      0 WRITE                                    REPEATED START                    1 READ

                                                             Figure 30. RDAC or EEMEM Random Read

                      S 0 1 0 1 1 A A 0 A CMD/ C C C C A A A A P

                                                             DD  REG 3 2 1 0 2 1 0

                                                             10

                               RDAC SLAVE ADDRESS                                                          03842-0-011
                                                                  0 WRITE 1 CMD

                                      Figure 31. RDAC Quick Command Write (Dummy Write)

From Master to Slave

From Slave to Master

S = Start Condition
P = Stop Condition
A = Acknowledge (SDA Low)
A = Not Acknowledge (SDA High)
AD1, AD0 = I2C Device Address Bits. Must match with the logic states at Pins AD1, AD0.
R/W = Read Enable Bit, Logic High/Write Enable Bit, Logic Low
CMD/REG = Command Enable Bit, Logic High/Register Access Bit, Logic Low
C3, C2, C1, C0 = Command Bits
A2, A1, A0 = RDAC/EEMEM Register Addresses

Table 9. RDAC-to-EEMEM Interface and RDAC Operation              RDAC/EEMEM Quick Commands
Quick Command Bits (CMD/REG = 1, A2 = 0)                         AD5253/AD5254 feature 12 quick commands that facilitate
                                                                 easy manipulation of RDAC wiper settings as well as provide
C3 C2 C1 C0 Command Description                                  RDAC-to-EEMEM storing and restoring functions. The
0 0 0 0 NOP                                                      command format is shown in Figure 31, and the command
0 0 0 1 Restore EEMEM (A1, A0) to RDAC (A1, A0)1                 descriptions are shown in Table 9.
0 0 1 0 Store RDAC (A1, A0) to EEMEM (A1, A0)
0 0 1 1 Decrement RDAC (A1, A0) 6 dB                             When using a quick command, issuing a third byte is not
0 1 0 0 Decrement All RDACs 6 dB                                 needed but is allowed. The quick commands Reset and Store
0 1 0 1 Decrement RDAC (A1, A0) One Step                         RDAC to EEMEM require acknowledge polling to determine
0 1 1 0 Decrement All RDACs One Step                             whether the command has finished executing.
0 1 1 1 Reset: Restore EEMEMs to All RDACs
1 0 0 0 Increment RDACs (A1, A0) 6 dB                            1 This command leaves the device in the EEMEM read power state, which
1 0 0 1 Increment All RDACs 6 dB                                  consumes power. Issue the NOP command to return the device to the idle
1 0 1 0 Increment RDACs (A1, A0) One Step                         state.
1 0 1 1 Increment All RDACs One Step
1 1 0 0 Reserved
::::
1 1 1 1 Reserved

                                                                 Rev. 0 | Page 17 of 28
AD5253/AD5254

Table 10. Address Table for Reading Tolerance (CMD/REG = 0, EE/RDAC = 1, A4 = 1)

A4 A3 A2 A1 A0 Data Byte Description

1  1  0        0  0       Sign and 7-Bit Integer Values of RDAC0 Tolerance (Read Only)

1  1  0        0  1       8-Bit Decimal Value of RDAC0 Tolerance (Read Only)

1  1  0        1  0       Sign and 7-Bit Integer Values of RDAC1 Tolerance (Read Only)

1  1  0        1  1       8-Bit Decimal Value of RDAC1 Tolerance (Read Only)

1  1  1        0  0       Sign and 7-Bit Integer Values of RDAC2 Tolerance (Read Only)

1  1  1        0  1       8-Bit Decimal Value of RDAC2 Tolerance (Read Only)

1  1  1        1  0       Sign and 7-Bit Integer Values of RDAC3 Tolerance (Read Only)

1  1  1        1  1       8-Bit Decimal Value of RDAC3 Tolerance (Read Only)

         A D7 D6 D5 D4 D3 D2 D1 D0 A                              D7 D6 D5 D4 D3 D2 D1 D0          A

         SIGN 26  25  24  23  22  21         20                   21 22 23 24 25 26 27 28

         SIGN     7 BITS FOR INTEGER NUMBER                          8 BITS FOR DECIMAL NUMBER     03842-0-012

      Figure 32. Format of Stored Tolerance in Sign Magnitude Format with Bit Position Descriptions. Unit is %. Only Data Bytes Are Shown.

RAB Tolerance Stored in Read-Only Memory                          EEMEM Write-Acknowledge Polling

AD5253/AD5254 feature patented RAB tolerances storage in the      After each write operation to the EEMEM registers, an internal
nonvolatile memory. The tolerance of each channel is stored in    write cycle begins. The I2C interface of the device is disabled. In
the memory during the factory production and can be read by       order to determine if the internal write cycle is complete and
users at any time. The knowledge of the stored tolerance, which   the I2C interface is enabled, interface polling can be executed.
is the average of RAB overall codes (Figure 29), allows users to  I2C interface polling can be conducted by sending a start condi-
predict RAB accurately. This feature is valuable for precision,   tion followed by the slave address + the write bit. If the I2C
rheostat mode, or open-loop applications where knowledge of       interface responds with an ACK, the write cycle is complete and
absolute resistance is critical.                                  the interface is ready to proceed with further operations. Other-
                                                                  wise, I2C interface polling can be repeated until it succeeds.
The stored tolerances reside in the read-only memory, and are     Commands 2 and 7 also require acknowledge polling.
expressed in percent. The tolerance is coded in sign magnitude
binary, 16 bits long, and is stored in two memory locations (see  EEMEM Write Protection
Table 10). The data format of the tolerance is the sign magni-
tude binary format; an example is shown in Figure 32. In the      Setting the WP pin to a logic LOW after EEMEM programming
first memory location of the eight data bits, the MSB is          protects the memory and RDAC registers from future write
designated for the sign (0 = + and 1= ) and the 7 LSBs are       operations. In this mode, the EEMEM and RDAC read
designated for the integer portion of the tolerance. In the       operations operate as normal. When write protection is enabled,
second memory location, all eight data bits are designated for    commands 1 (restore from EEMEM to RDAC) and 7 (reset)
the decimal portion of tolerance. As shown in Table 8 and         function normally to allow RDAC settings to be refreshed from
Figure 32, for example, if the rated RAB = 10 k and the data      the EEMEM to the RDAC registers.
readback from address 11000 shows 0001 1100 and address
11001 shows 0000 1111, then RDAC0 tolerance can be
calculated as:

MSB: 0 = +
Next 7 MSB: 001 1100 = 28
8 LSB: 0000 1111 = 15 28 = 0.06
Tolerance = +28.06% and therefore
RAB_ACTUAL = 12.806 k

                                             Rev. 0 | Page 18 of 28
                                                                                                          AD5253/AD5254

I2C COMPATIBLE 2-WIRE SERIAL BUS

          1                                91                              91                                          9

SCL

SDA       01  01            1 AD1 AD0 R/W  XX X X X X X X                        D7 D6 D5 D4 D3 D2 D1 D0

                                  ACK. BY                                  ACK. BY                        ACK. BY                  03824-0-013
                                  AD525x                                   AD525x                         AD525x

START BY               FRAME 1                             FRAME 2                          FRAME 1                       STOP BY
  MASTER     SLAVE ADDRESS BYTE                    INSTRUCTION BYTE                       DATA BYTE                       MASTER

                                           Figure 33. General I2C Write Pattern

                            1                                        91                       9

                       SCL  0 1 0 1 1 AD1 AD0 R/W                    D7 D6 D5 D4 D3 D2 D1 D0
                       SDA
                                                   ACK.BY                                 NO ACK.BY       03824-0-014
             STARTBY                               AD525x                                   MASTER
               MASTER
                                         FRAME1                                 FRAME 2          STOP BY
                               SLAVE ADDRESS BYTE                          RDAC REGISTER         MASTER

                                           Figure 34. General I2C Read Pattern

The first byte of the AD5253/AD5254 is a slave address byte                   register. The 5 LSB, A4 to A0, designed the addresses of the
(see Figure 24 and Figure 25). It has a 7-bit slave address and an            EEMEM and RDAC registers; see Figure 27 and Figure 28.
R/W bit. The 5 MSB of the slave address are 01011, and the                    When MSB = 1 or when in CMD mode, the four bits
following 2 LSB are determined by the states of the AD1 and                   following MSB are C3 to C1, which correspond to 12
AD0 pins. AD1 and AD0 allow the user to place up to four                      predefined EEMEM controls and quick commands; there
AD5253/AD5254s on one bus. The 2-wire I2C serial bus                          are also four factory reserved commands. The 3 LSB--A2,
protocol operates as follows:                                                 A1, and A0--are 4-channel RDAC addresses (see
                                                                              Figure 31). After acknowledging the instruction byte, the
AD5253/AD5254 can be controlled via an I2C compatible serial                  last byte in the write mode is the data byte. Data is
bus, and are connected to this bus as slave device. The 2-wire                transmitted over the serial bus in sequences of nine clock
I2C serial bus protocol follows (see Figure 33 and Figure 34):                pulses (eight data bits followed by an acknowledge bit). The
                                                                              transitions on the SDA line must occur during the low
1. The master initiates a data transfer by establishing a start               period of SCL and remain stable during the high period of
     condition, such that SDA goes from high to low while SCL                 SCL (Figure 33).
     is high (Figure 33). The following byte is the slave address
     byte, which consists of the 5 MSB of a slave address defined        3. In current read mode, the RDAC0 data byte immediately
     as 01011. The next two bits are AD1 and AD0, I2C device                  follows the acknowledgment of the slave address byte. After
     address bits. Depending on the states of their AD1 and                   an acknowledgement, RDAC1 follows, then RDAC2, and so
     AD0 bits, four AD5253/AD5254s can be addressed on the                    on (there is a slight difference in write mode, where the last
     same bus. The last LSB, the R/W bit, determines whether                  eight data bits representing RDAC3 data are followed by a
     data is read from or written to the slave device.                        no acknowledge bit). Similarly, the transitions on the SDA
                                                                              line must occur during the low period of SCL and remain
     The slave whose address corresponds to the transmitted                   stable during the high period of SCL (see Figure 34).
     address responds by pulling the SDA line low during the                  Another reading method, random read method, is shown
     ninth clock pulse (this is called an acknowledge bit). At this           in Figure 30.
     stage, all other devices on the bus remain idle while the
     selected device waits for data to be written to or read from        4. When all data bits have been read or written, a stop
     its serial register.                                                     condition is established by the master. A stop condition is
                                                                              defined as a low-to-high transition on the SDA line while
2. In the write mode (except when restoring EEMEM to the                      SCL is high. In write mode, the master pulls the SDA line
     RDAC register), there is an instruction byte that follows the            high during the 10th clock pulse to establish a stop
     slave address byte. The MSB of the instruction byte labeled              condition (Figure 33). In read mode, the master issues a no
     CMD/REG. MSB = 1 enables CMD, the command                                acknowledge for the ninth clock pulse, i.e., the SDA line
     instruction byte; MSB = 0 enables general register writing.              remains high. The master then brings the SDA line low
     The third MSB in the instruction byte, labeled EE/RDAC, is               before the 10th clock pulse, which goes high to establish a
     true only when MSB = 0 or in general writing mode. EE                    stop condition (Figure 34).
     enables the EEMEM register and REG enables the RDAC

                                                   Rev. 0 | Page 19 of 28
AD5253/AD5254

THEORY OF OPERATION                                                Table 11. AD5253/AD5254 Quick Commands

The AD5253/AD5254 are quad-channel digital potentiometers          Commmand Description
in 1 k, 10 k, 50 k, or 100 k that allow 64/256 linear resis-
tance step adjustments. The AD5253/AD5254 employ double-           0      NOP.
gate CMOS EEPROM technology that allows resistance settings
and user-defined data stored in the EEMEM registers. The           1      Restore EEMEM Content to RDAC. User should
EEMEM is nonvolatile such that settings remain when power is
removed. The RDAC wiper settings are restored from the                    issue NOP immediately after this command to
nonvolatile memory settings during device power-up and can
also be restored at any time during operation.                            conserve power.

The AD5253/AD5254 resistor wiper positions are determined          2      Store RDAC Register Setting to EEMEM.
by the RDAC register contents. The RDAC register acts like a
scratch-pad register, allowing unlimited changes of resistance     3      Decrement RDAC 6 dB (Shift Data Bits Right).
settings. RDAC register contents can be changed using the
device's serial I2C interface. The format of the data-words and    4      Decrement All RDACs 6 dB (Shift All Data Bits
the commands to program the RDAC registers are discussed in
the I2C Interface section.                                                Right).

The four RDAC registers have corresponding EEMEM memory            5      Decrement RDAC One Step.
locations that provide nonvolatile storage of resistor wiper
position settings. The AD5253/AD5254 provide commands to           6      Decrement All RDACs One Step.
store the RDAC register contents to their respective EEMEM
memory locations. During subsequent power-on sequences, the        7      Reset EEMEM Contents to All RDACs.
RDAC registers are automatically loaded with the stored value.
                                                                   8      Increment RDAC 6 dB (Shift Data Bits Left).
Whenever the EEMEM write operation is enabled, the device
activates the internal charge pump and raises the EEMEM cell       9      Increment All RDACs 6 dB (Shift All Data Bits
gate bias voltage to a high level; this essentially erases the
current content in the EEMEM register and allows subsequent               Left).
storage of the new content. Saving data to an EEMEM register
consumes about 35 mA of current and lasts approximately            10     Increment RDAC One Step.
26 ms. Because of charge pump operation, all RDAC channels
may experience noise coupling during the EEMEM writing             11     Increment All RDACs One Step.
operation.
                                                                   1215  Reserved.
The EEMEM restore time in power-up or during operation is
about 300 s. Note that the power-up EEMEM refresh time            LINEAR INCREMENT AND DECREMENT
depends on how fast VDD reaches its final value. As a result, any  COMMANDS
supply voltage decoupling capacitors limit the EEMEM restore
time during power-up. Figure 20 shows the power-up profile         The increment and decrement commands (#10, #11, #5, #6) are
where VDD, without any decoupling capacitors connected to it, is   useful for linear step adjustment applications. These commands
applied with a digital signal. The device initially resets the     simplify microcontroller software coding by allowing the
RDACs to midscale before restoring the EEMEM contents.             controller to send just an increment or decrement command to
                                                                   the AD5253/AD5254. The adjustments can be directed to a
In addition, users should issue a NOP command 0 immediately        single RDAC or to all four RDACs.
after using command 1 to restore the EEMEM setting to RDAC,
thereby minimizing supply current dissipation. Reading user        6 dB ADJUSTMENTS (DOUBLING/HALVING
data directly from EEMEM does not require a similar NOP            WIPER SETTING)
command execution.
                                                                   The AD5253/AD5254 accommodate 6 dB adjustments of the
In addition to the movement of data between RDAC registers         RDAC wiper positions by shifting the register contents to left/
and EEMEM memory, the AD5253/AD5254 provide other                  right for increment/decrement operations, respectively. Com-
shortcut commands that facilitate the user's programming           mands 3, 4, 8, and 9 can be used to increment or decrement the
needs, as shown in Table 11.                                       wiper positions in 6 dB steps synchronously or asynchronously.

                                                                   Incrementing the wiper position by +6 dB is essentially
                                                                   doubling the RDAC register value, while decrementing by 6 dB
                                                                   is halving the register content. Internally, the AD5253/AD5254
                                                                   use shift registers to shift the bits left and right to achieve a
                                                                   6 dB increment or decrement. The maximum number of
                                                                   adjustments is nine and eight steps for increment from zero
                                                                   scale and decrement from full scale, respectively. These
                                                                   functions are useful for various audio/video level adjustments,
                                                                   especially white LED brightness settings where the visual
                                                                   responses of humans are more sensitive to large rather small
                                                                   adjustments.

               Rev. 0 | Page 20 of 28
                                                                                                                       AD5253/AD5254

DIGITAL INPUT/OUTPUT CONFIGURATION                                              MULTIPLE DEVICES ON ONE BUS

SDA is a digital input/output with an open-drain MOSFET that                    AD5253/AD5254 are equipped with two addressing pins, AD1
requires a pull-up resistor for proper communication. On the                    and AD0, that allow up to four AD5253/AD5254s to be
other hand, SCL and WP are digital inputs with pull-up                          operated on one I2C bus. To achieve this result, the states of
resistors recommended to minimize the MOSFET cross-                             AD1 and AD0 on each device must first be defined. An example
conduction when the driving signals are lower than VDD. SCL                     is shown in Table 12 and Figure 37. In I2C programming, each
and WP have ESD protection diodes, as shown in Figure 35 and                    device is issued a different slave address--01011(AD1)(AD0)--
Figure 36.                                                                      to complete the addressing.
WP can be permanently tied to VDD without a pull-up resistor if
the write-protect feature is not used. If WP is left floating, an               Table 12. Multiple Devices Addressing
internal current source will pull it low to enable write-protect.
In applications where the device is not being programmed on a                   AD1        AD0           Device Addressed
frequent basis, this allows the part to default to write-protect
after any one-time factory programming or field calibration                     0          0             U1
without using an on-board pull-down resistor. Since there are
protection diodes on all these inputs, their signal levels must not             0          1             U2
be greater than VDD to prevent forward biasing of the diodes.
                                                                                1          0             U3
                                                                           VDD
                                                                                1          1             U4
                         SCL
                                                                                                         +5V
                                                       GND
                                                                                                RP  RP
                             Figure 35. SCL Digital Input
                                                                                                                                               SDA
                                                                           VDD
                                                                                   MASTER
                                       INPUTS
                                                                                                    VDD           VDD                                 SCL
                         WP                                                                                                     VDD

                                                       GND                                 SDA SCL       SDA SCL       SDA SCL  SDA SCL                    03824-0-037

                       Figure 36. Equivalent WP Digital Input                              AD1  U1       AD1  U2       AD1  U3  AD1  U4
                                                                                           AD0           AD0           AD0      AD0

03824-0-035                                                                                Figure 37. Multiple AD5253/AD5254s on a Single Bus

03824-0-036                                                                     In wireless base station smart antenna systems where arrays of
                                                                                digital potentiometers may be needed to bias the power
                                                                                amplifiers, large numbers of AD5253/AD5254s can be
                                                                                addressed by using extra decoders, switches, and I/O buses, as
                                                                                shown in Figure 38. For example, to communicate to a total of
                                                                                16 devices, four decoders and 16 sets of combinational switches
                                                                                (four sets shown in Figure 36) are needed. Two I/O buses serve
                                                                                as the common inputs of the four 2 4 decoders and select four
                                                                                sets of outputs at each combination. Because the four sets of
                                                                                combination switch outputs are unique, as shown in Figure 38, a
                                                                                specific device is addressed by proper I2C programming with
                                                                                the slave address defined as 01011(AD1)(AD0). This operation
                                                                                allows one out of 16 devices to be addressed, provided the
                                                                                inputs of the two decoders do not change states. The decoders'
                                                                                inputs are allowed to change once the operation of the specified
                                                                                device is completed.

             Rev. 0 | Page 21 of 28
AD5253/AD5254

2  2 4     4                       +5V  4                                                                                 VDD
                              R1                   AD1
                           N1                      AD0                                                                      A
                                                                                                                            W
   DECODER                                                                                                                  B

                                     +5V               AD1                                                                  VSS   03824-0-039
                                                   4
                        4                                                      Figure 39. Maximum Terminal Voltages Set by VDD and VSS
   2 4                       R2X
   DECODER                                                          POWER-UP AND POWER-DOWN SEQUENCES
                           N2X
                                                  +5                Since the ESD protection diodes limit the voltage compliance at
                                                                    terminals A, B, and W (Figure 39), it is important to power
                           P2Y                         AD0          VDD/VSS before applying any voltage to terminals A, B, and W.
                               P2Y                                  Otherwise, the diodes are forward-biased such that VDD/VSS are
                                                                    powered unintentionally and may affect the rest of the user's
                        4       +5V                                 circuit. Similarly, VDD/VSS should be powered down last. The
   2 4                                       4                    ideal power-up sequence is in the following order: GND, VDD,
   DECODER                                                          VSS, digital inputs, and VA/VB/VW. The order of powering VA, VB,
                           P3X                                      VW, and the digital inputs is not important, as long as they are
                           R3X                          AD1         powered after VDD/VSS.
                                                        AD0
                                            R3Y
                                                                    LAYOUT AND POWER SUPPLY BIASING
                                        N3Y
                                                                    It is always a good practice to employ a compact, minimum
                        4           +5V                             lead-length layout design. The leads to the input should be as
   2 4                                          4                 direct as possible, with a minimum conductor length. Ground
   DECODER                                                          paths should have low resistance and low inductance.
                           P4
                               R4                       AD1         Similarly, it is also good practice to bypass the power supplies
                                                        AD0         with quality capacitors. Low ESR (equivalent series resistance)
                                                                    1 F to 10 F tantalum or electrolytic capacitors should be
                                                                    applied at the supplies to minimize any transient disturbance
                                                                    and filter low frequency ripple. Figure 40 illustrates the basic
                                                                    supply-bypassing configuration for the AD5253/AD5254.
                 Figure 38. Four Devices with AD1 and AD0 of 00   03824-0-038
                                                                                                                                                                                                                                                                03824-0-040VDDC1AD5253/AD5254
TERMINAL VOLTAGE OPERATION RANGE                                                                C3  10F            VDD

The AD5253/AD5254 are designed with internal ESD diodes                                                     0.1F
for protection; these diodes also set the boundary of the
terminal operating voltages. Positive signals present on terminal                              C4   C2
A, B, or W that exceed VDD are clamped by the forward biased
diode. Similarly, negative signals on terminal A, B, or W that are                        VSS       10F 0.1F     VSS GND
more negative than VSS are also clamped (see Figure 39). In
practice, users should not operate VAB, VWA, and VWB to be                                   Figure 40. Power Supply Bypassing
higher than the voltage across VDD-to-VSS, but VAB, VWA, and VWB
have no polarity constraint.                                        The ground pin of the AD5253/AD5254 is used primarily as a
                                                                    digital ground reference. To minimize the digital ground
                                                                    bounce, the AD5253/AD5254 ground terminal should be joined
                                                                    remotely to the common ground (see Figure 40).

                                                                  Rev. 0 | Page 22 of 28
                                                                                                                                         AD5253/AD5254

DIGITAL POTENTIOMETER OPERATION                                                      PROGRAMMABLE RHEOSTAT OPERATION

The structure of the RDAC is designed to emulate the                                 If either the W-to-B or W-to-A terminal is used as a variable
performance of a mechanical potentiometer. The RDAC                                  resistor, the unused terminal can be opened or shorted with W;
contains a string of resistor segments, with an array of analog                      such operation is called rheostat mode (see Figure 42). The
switches acting as the wiper connection to the resistor array.                       resistance tolerance can range 20%.
The number of points is the resolution of the device. For
example, the AD5253/AD5254 emulates 64/256 connection                                A                              A                    A
points with 64/256 equal resistance, RS, allowing it to provide
better than 1.5%/0.4% settability resolution. Figure 41 provides                                  W                              W                    W      03824-0-042
an equivalent diagram of the connections between the three                           B                              B                    B
terminals that make up one channel of the RDAC. Switches
SWA and SWB are always ON, while one of switches SW(0) to                                                  Figure 42. Rheostat Mode Configuration
SW(2N1) is ON one at a time, depending on the setting decoded
from the data bit. Since the switches are nonideal, there is a                       The nominal resistance of the AD5253/AD5254 has 64/256
75  wiper resistance, RW. Wiper resistance is a function of                          contact points accessed by the wiper terminal, plus the B
supply voltage and temperature; lower supply voltages and                            terminal contact. The 6-/8-bit data-word in the RDAC register
higher temperatures result in higher wiper resistances.                              is decoded to select one of the 64/256 settings. The wiper's first
Consideration of wiper resistance dynamics is important in                           connection starts at the B terminal for data 0x00. This B termi-
applications where accurate prediction of output resistance is                       nal connection has a wiper contact resistance, RW, of 75 ,
required.                                                                            regardless of the nominal resistance. The second connection
                                                                                     (AD5253 10 k part) is the first tap point where RWB = 231
                                                                 SWA                 [RWB =RAB/64 + RW = 156  + 75 ] for data 0x01, and so on.
                                                                                 AX  Each LSB data value increase moves the wiper up the resistor
                                                                                     ladder until the last tap point is reached at RWB = 9893 . See
                            SW (2N 1)                                              Figure 41 for a simplified diagram of the equivalent RDAC
                                                                                     circuit.

RDAC                                     WX                                          The general equation that determines the digitally programmed
                                                                                     output resistance between W and B, is
  WIPER   RS                SW (2N 2)
REGISTER

AND

DECODER                                                                              RWB(D) = (D/64) RAB + 75  (AD5253)                                                 (1)

                                                                                     RWB(D) = (D/256) RAB + 75  (AD5254)                                                (2)

          RS                                                                         Where D is the decimal equivalent data contained in the RDAC
                         SW(1)                                                       latch, and RAB is the nominal end-to-end resistance.

                        RS  SW(0)                                                    100                                                 RWB
                                                                                                               RWA
RS = RAB/2N                 SWB
                                            BX                                        75
DIGITAL                                         03824-0-041
CIRCUITRY
OMIITTED FOR                                                                                     (%)
CLARITY
                                                                                                                                                                                                                                                                                                     03824-0-043
Figure 41. Equivalent RDAC Structure

                                                                                     50

                                                                                     25

                                                                                     0

                                                                                         0           10                32                48              63

                                                                                                                    D (Code in Decimal)

                                                                                            Figure 43. AD5253 RWA(D) and RWB(D) vs. Decimal Code

                                                Rev. 0 | Page 23 of 28
AD5253/AD5254

For example, the RWB values shown in Table 13 can be found on     PROGRAMMABLE POTENTIOMETER OPERATION
AD5253 10 k parts.
                                                                  If all three terminals are used, the operation is called potenti-
Table 13. RWB vs. Codes; RAB = 10 k, A terminal = Open            ometer mode and the most common configuration is the
                                                                  voltage divider operation (see Figure 44).

D (DEC) RWB () Output State                                                                 VI

63       9918          Full Scale                                                                         A

32       5075          Midscale                                                                                                  VC  03824-0-044
                                                                                                                        W
1        231           1 LSB
                                                                                                          B
0        75            Zero Scale (Wiper Resistance)

Note that in the zero-scale condition, a 75  finite wiper                           Figure 44. Potentiometer Mode Configuration
resistance is present. Care should be taken to limit the current
conduction between W and B in this state to no more than          If the wiper resistance is ignored, the transfer function is simply
5 mA continuous for a total resistance of 1 k, or a 20 mA
pulse, to avoid degradation or possible destruction of the                      VW  =  D     V  AB  +VB  (AD5253)                                (5)
internal switch contact.                                                               64

Similar to the mechanical potentiometer, the resistance of the                  VW  =   D     VAB   +VB  (AD5254)                                (6)
RDAC between wiper W and terminal A also produces a                                    256
digitally controlled complementary resistance, RWA. When these
terminals are used, the B terminal can be opened. Setting the     A more accurate calculation, which includes the wiper
resistance value for RWA starts at a maximum value of resistance  resistance effect, yields
and decreases as the data loaded in the latch increases in value
(see Figure 41). The general equation for this operation is                                 D    R AB  + RW
                                                                                            2N
                                                                                VW (D) =                     VA                                   (7)
                                                                                              RAB + 2RW

   RWA(D) = [(64 D)/64] RAB + 75  (AD5253)          (3)       Where 2N is the number of steps. Unlike in rheostat mode
                                                                  operation where the tolerance is high, potentiometer mode
   RWA(D) = [(256 D)/256] RAB + 75  (AD5254)        (4)       operation yields an almost ratiometric function of D/2N with a
                                                                  relatively small error contributed by the RW terms. Therefore,
Table 14. RWA vs. Codes; AD5253, RAB = 10 k,                      the tolerance effect is almost cancelled. Similarly, the ratiometric
B terminal = Open                                                 adjustment also reduces the temperature coefficient effect to
                                                                  50 ppm/C, except at low value codes where RW dominates.
D (DEC)        RWA ()              Output State

63             231                 Full-Scale

32             5075                Midscale                       Potentiometer mode operations include other applications such
                                                                  as op amp input, feedback resistor networks, and other voltage
1              9918                1 LSB                          scaling applications. The A, W, and B terminals can in fact be
                                                                  input or output terminals, provided |VA|, |VW|, and |VB| do not
0              10075               Zero-Scale                     exceed VDD-to-VSS.

The typical distribution of RAB from channel-to-channel
matches is about 0.15% within a given device. On the other
hand, device-to-device matching is process lot dependent with a
20% tolerance.

                                                        Rev. 0 | Page 24 of 28
                                                                                                           AD5253/AD5254

APPLICATIONS                                                         The ADP1610 (U2 in Figure 45) is an adjustable boost regulator
                                                                     with its output adjusted by the AD5254's RDAC3. Such an
RGB LED LCD BACKLIGHT CONTROLLER                                     output should be set high enough for proper operation but low
                                                                     enough to conserve power. The ADP1610's 1.2 V band gap
High power (>1 W) RGB LEDs have been improved so                     reference is buffered to provide the reference level for the
dramatically in efficiency and cost that they are likely to replace  voltage dividers set by the AD5254's RDAC0 to RDAC2 and
CCFLs (cold cathode florescent lamps) as backlighting sources        resistors R2 to R4. For example, by adjusting the AD5254's
in high end LCD panels in the near future. Unlike conventional       RDAC0, the desirable voltage appears across the sense resistors,
LEDs, high power LEDs have a forward voltage of 2 V to 4 V,          RR. If U2's output is set properly, op amp U3A and power
and consume more than 350 mA at maximum brightness. The              MOSFET N1 do whatever is necessary to regulate the current of
LED brightness is a linear function of the conduction current        the loop. As a result, the current through the sense resistor and
but not the forward voltage. To increase brightness of a given       the red LEDs is
color, multiple LEDs can be connected in series, rather than in
parallel, to achieve uniform brightness. For example, three red      IR  =  VRR                            (8)
LEDs configured in series require an average of 6 V to 12 V                 RR
voltage headroom, but the circuit operation requires current
control. As a result, Figure 45 shows the implementation of one      R8 is needed to prevent oscillation.
high power RGB LED controller using a digital potentiometer
AD5254, a boost regulator, an op amp, and power MOSFETs.

                                                                     In addition to the 256 levels of adjustable current/brightness,
                                                                     users may also apply a PWM signal at U3's SD pin to achieve
                                                                     finer brightness resolution or better power efficiency.

Rev. 0 | Page 25 of 28
AD5253/AD5254

+5V    10F                   U1                 R1              U2
  C10                          VDD
                                                              R5      IN L1                           10F
  U3D                                         A3                                                      D1
AD8594     C1  R6 R7            RDAC3                         10k 10k ADP1610                                  10F     DB1       DG1            VOUT
        0.1F       22k 22k                                                                  SW            C3           DB2       DG2         DR1
                                   10k B3
                               CLK                                             FB                                                             DR2
                               SDI
                                                                  SD                                                                          DR3
                                AD5254
        SCL                                              100k     COMP                           +5V                    DB3       DG3
        SDA                                       RC              SS RT GND                           C11

               VREF = 2.5V                               CC         CSS 10F

        R4 R3  R2                                         390F

               250k 250k 250k  A2                                                                     8 0.1F           VB
                                                                                                                              IB

                               RDAC2              W2                                                  U3C      N3
                                  10k B2
                                                                                                 V+            R10

                                                                                                 AD8594                                   IG
                                                                                                                        IRFL3103
                                                                                                 V            4.7

                                                                                                      4

                                                                                                                        VRB

                                            A1                                                                                    VG
                               RDAC1
                                                                                                 U3B                RB 0.1
                                  10k B1
                                                  W1                                                                    N2

                                                                                                                    R9

                                                                                                 AD8594

                                                                                                               4.7                IRFL3103    IR

                                                                                                                                  VRG

                                             A0                                       U3A                               RG 0.1                VR
                                                          W0                           AD8594
                                                                                                                                    N1
                                RDAC0                             PWM SD                                                R8
                                   10k B0
L1 - SLF6025-100M1R0                                                                                                    4.7                   IRFL3103
D1 - MBR0520LT1                VSS GND AD0 AD1

                                                                                                                                              VRR       03824-0-045
                                                                                                                                  RR 0.1

                               Figure 45. Digital Potentiometer-Based RGB LED Controller

                                                              Rev. 0 | Page 26 of 28
                                                                                                                                                         AD5253/AD5254

OUTLINE DIMENSIONS

                                                                                                        6.60
                                                                                                        6.50
                                                                                                        6.40

                                    20                                                                        11

                                                                                                                        4.50

                                                                                                                        4.40

                                                                                                                        4.30

                                                                                                                              6.40 BSC

                                    1                                                                         10

                        PIN 1

                                    0.65
                                    BSC

                        0.15                                                                                  1.20 MAX  0.20

                        0.05                                                                                            0.09                0.75

                                                  0.30                                                                                  8  0.60
                        COPLANARITY 0.19                                                                                                    0.45
                                                                                                              SEATING                   0

                              0.10                                                                            PLANE

                                                        COMPLIANT TO JEDEC STANDARDS MO-153AC

                              Figure 46. 20-Lead Thin Shrink Small Outline Package [TSSOP]
                                                              (RU-20)

                                               Dimensions shown in millimeters

ORDERING GUIDE

Model                     RAB                                                                                 Package Description                        Package  Full Container
                Step (k) Temperature Range                                                                    Thin Shrink Small Outline Package (TSSOP)  Option   Quantity
                                                                                                              Thin Shrink Small Outline Package (TSSOP)  RU-20    75
AD5253BRU1      64 1    -40C to +85C                                                                        Thin Shrink Small Outline Package (TSSOP)  RU-20    1,000
                                                                                                              Thin Shrink Small Outline Package (TSSOP)  RU-20    75
AD5253BRU1-RL7  64 1    -40C to +85C                                                                        Thin Shrink Small Outline Package (TSSOP)  RU-20    1,000
                                                                                                              Thin Shrink Small Outline Package (TSSOP)  RU-20    75
AD5253BRU10     64 10 -40C to +85C                                                                          Thin Shrink Small Outline Package (TSSOP)  RU-20    1,000
                                                                                                              Thin Shrink Small Outline Package (TSSOP)  RU-20    75
AD5253BRU10-RL7 64 10 -40C to +85C                                                                          Evaluation Board                           RU-20    1,000
                                                                                                              Thin Shrink Small Outline Package (TSSOP)           1
AD5253BRU50     64 50 -40C to +85C                                                                          Thin Shrink Small Outline Package (TSSOP)  RU-20    75
                                                                                                              Thin Shrink Small Outline Package (TSSOP)  RU-20    1,000
AD5253BRU50-RL7 64 50 -40C to +85C                                                                          Thin Shrink Small Outline Package (TSSOP)  RU-20    75
                                                                                                              Thin Shrink Small Outline Package (TSSOP)  RU-20    1,000
AD5253BRU100    64 100 -40C to +85C                                                                         Thin Shrink Small Outline Package (TSSOP)  RU-20    75
                                                                                                              Thin Shrink Small Outline Package (TSSOP)  RU-20    1,000
AD5253BRU100-RL7 64 100 -40C to +85C                                                                        Thin Shrink Small Outline Package (TSSOP)  RU-20    75
                                                                                                              Evaluation Board                           RU-20    1,000
AD5253EVAL      64 10                                                                                                                                             1

AD5254BRU1      256 1   -40C to +85C

AD5254BRU1-RL7  256 1   -40C to +85C

AD5254BRU10     256 10 -40C to +85C

AD5254BRU10-RL7 256 10 -40C to +85C

AD5254BRU50     256 50 -40C to +85C

AD5254BRU50-RL7 256 50 -40C to +85C

AD5254BRU100    256 100 -40C to +85C

AD5254BRU100-RL7 256 100 -40C to +85C

AD5254EVAL      256 10

                                                                                                              Rev. 0 | Page 27 of 28
AD5253/AD5254
NOTES

Purchase of licensed I2C components of Analog Devices or one of its sublicensed Associated Companies conveys a license for the purchaser under the Philips I2C Patent
Rights to use these components in an I2C system, provided that the system conforms to the I2C Standard Specification as defined by Philips.

2004 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.

                                                                      D0382404/04(0)

                                                                                            Rev. 0 | Page 28 of 28
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved