电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

AD1175_15

器件型号:AD1175_15
文件大小:38084.36KB,共0页
厂商名称:AD [Analog Devices]
厂商官网:http://www.analog.com/
下载文档

文档预览

AD1175_15器件文档内容

~ ANALOG                                                                        HighAccuracy2,2-Bit
~ DEVICES                                                                   IntegratingAIDConverter

FEATURES

High Resolution: 22 Bits

Wide Dynamic Range: 133dB

Low Nonlinearity:

Integral: :t 0.5ppm max

OBSOLETE Differential: :t0.5LSB max
      High Stability:
         Gain: :!:1ppm/oC max
         Zero: :to.5J.lVrC max
         INL: :to.01ppmrC
         DNL: :!:O.OO25ppm/oC
      High Throughput Rate: 20 Conversions/Second
      Microprocessor Compatible Interface
      Compact Modular Package

      APPLICATIONS

      Data Acquisition Systems
      Scientific Instruments
      Medical Instruments

      Weighing Systems
      Automatic Test Equipment
      Test and Measurement Equipment
GENERAL DESCRIPTION                                                         Several modes of operation are available and allow writing to
                                                                            one of several addressable locations to program gain and offset,
                                                                            or to initiate a conversion.

                                                                            The AD 1175 requires no external components and operates
                                                                            from:!: l5V de and + 5V de power. All digital inputs and outputs

                                                                            are LSTTL compatible. The 3.7" x 5.2" x 0.53" metal case package

The AD 1175 is a very high resolution integrating A/D converter             provides excellent electrostatic and electromagnetic shielding.

intended for applications that require the highest possible accuracy

without sacrificing conversion speed, board space or modest                 PRODUCT HIGHLIGHTS

pricing. This converter provides the performance of large bench top         I. The unparalleled dynamic range, accuracy, linearity and

or rack mount instruments in a compact, modular package.                    stability of the AD 1175 represent a breakthrough for an A/D

The AD 1175 utilizes an auto-zeroed, multislope, integrating                converter offering small size and modest cost. Only large,
principle that features 22-bit resolution with extremely low                expensive bench top meters offer similar performance.

nonlinearity (Integral: :!:O.5ppm max and Differential: :!:O.5LSB           2. The AD1l75 converts approximately ten times as fast as
max). Temperature stability is specified at :!:O.5ppmrC maximum                 digital meters with like performance.

for gain (exclusive of reference), :!:0.5ILV/oC maximum for zero,           3. The microprocessor interface of the AD1175 provides for
:!:O.OlppmrC for integral nonlinearity, and:!: 0.0025ppm/oC for                 straightforward operation, but with the features required for
differential nonlinearity.                                                      optimum system performance. Simple commands control
                                                                                offset adjust, gain adjust, external offset null and initiate
The integration time is user selectable for maximum, line frequency             conversions. The output bytes indicate input polarity, off-scale
noise rejection at either 60Hz or 50Hz. The conversion rate is                  condition and a variety of additional status information.
20 or 16 per second respectively, which is many times faster
than benchtop instruments of similar performance.                           4. The AD 1175 is a complete A/D converter including a precision
                                                                                internal reference, clock and integration capacitor. Offset and
The nominal full-scale input range is :!:5V; however, rated                     coarse gain adjust are bus controlled, while user accessible
accuracy is specified for inputs up to 10% over nominal, yielding               trim potentiometers allow fine gain adjust and:!: full-scale
a total dynamic range of greater than 4.6 million to I. The                     balance adjust.
analog input is a high impedance, high CMRR, true differential
input pair. The input low operates within:!: 100m V of analog               5. Conversions may be made using either the offset and coarse
ground and is used to sense signal low (at the source) to minimize              gain settings stored in internal nonvolatile memory, or new
ground loop problems.                                                           settings made via the bus. The nonvolatile memory may be
                                                                                updated on command with the new settings.
The output of the AD 1175 consists of four addressable 8-bit
bytes (STATUS and 3 DATA) presented at an 8-bit tri-stated

port with standard chip select.

Information furnished by Analog Devices is believed to be accurate          One Technology Way; P. O. Box 9106; Norwood, MA 02062-9106 U.S.A.

and reliable. However. no responsibility is assumed by Analog Devices       Tel: 617/329-4700   Twx: 710/394-6577
for its use; nor for any infringements of patents or other rights of third
parties which may result from its use. No license is granted by implica-    Telex: 924491       Cables: ANALOGNORWOODMASS
tion or otherwise under any patent or patent rights of Analog Devices.
SPECIFICATIONS(tyPica'@+25C, - + 5V unlessothelWise

-M-o-d-el-----                                 22-bits + 10%Overrange
                                               (4,600,000 Counts) min
RESOLUTION

DYNAMIC RANGE                                  133dB

ACCURACY                                       '" 0.5ppm F.S.R.', max          NOTES
   Integral Nonlinearity'                      '" O.5LSB,max
   Differential Nonlinearity (~l 22 Bits)      5fLVp-pmax                      'Integtal Nonhnmity is specified ove< the enti" input span (NOMINAL FULL-SCALE + '0% Ove",nge).
   Total Noise (Ref to Input, 95% Confidence)                                   It is specified using the "End Point" definition, whm the moo is mm",ed afteo "moving the ofr." moo and
                                               '" IppmRDG/oC,max                thc gain mo," at plm and minus full "ale.
STABILITY                                      "'O.5fLVrC,max                  'FSR means Full Soak Range which = 10 vol".
   Gain T.e. (Excluding Reference)             "'O.OlppmF.S.R.'/oC             'Single ended, g    ZeroT.e.                                    '" 0.0025ppmF.S.R.'/oC          'Avmge t"nd hne.
   Integral Nonlinearity T.e.                                                  'Adiu"ment is penocmed v~ u"o a"",ible IO-tum "im potentiom"eo
   Differential Nonlinearity T.e.              '" 5ppmF.S.R'iV                 'Integoation Time is selwable to eith" 1/30", foc 60H, "iwion. 00 1/25 "c foe SOH, "jwion.
                                                                               'Thc Nominal Analog Input Voltagc Rangc is "V, but thc ADI175 may be eahbtated foe input voltag" f POWER SUPPLY REJECTION RATIO(", I5V)           IS Minutes                        ,4.7V to,5.6V and maint.;n specified a"",,,y ove< thc cnti" tango. induding a 10% on-"ak ovmangc.
                                               45 Minutes
WARMUP TIME                                                                     Th"cfo", input voltag" of up to ,6.16V will be a"",ately convened whcn eahboated foe ,5.6V Nominal input.
   Relative Accuracy (for Rated Performance)                                   'Conv"", "ction GAIN is digitally adiu"abk. via thc data bus. in "eps of 0.009% f5.6V FS
   Full Rated Performance                                                       A um a"",iblc 10-tum "im potentiom"" is also p                                                                                 Alluni" acefactoryeahb..ted foc '5V NominalFull Scalcto within' 50eV
                                                                               'Input Bandwid!h specifications a" foc tcuc integcation without""hpping.

                                                                               Specifications subiw to changc without notice.

REFERENCE                                                                                  OUTLINE DIMENSIONS
   External Reference In

                      For Rated Performance    +6.95V"'2%3                                 Dimensions shown in inches and (mm),
                      Maximum Input (Operating Only)+9.6V
                   Reference Output                                                                      NONCONOUCTIVE LABEL       TAIM.POTENTIOMETEA
                      Voltage                  +6.95 "'Z%                                                                          ACCESS IFAA SIDEI
                                               Z500
           '-I Output Resistance               '" OAppm/'C ('" 0.8ppmrC, max)                                                 '_J

                      Temperature Coefficient  '" Ippm/Day                                               NONCONDUCTtVE
                      Drift with Time'         '" Z5ppmlv'1000hrs., max                                  HEADEA
                                               Ippmp-p,max
                          1st IS Days Operating
                         After IS Days Operationl.000to1.0IZ'
                                               "'ZmA,max
ONoise, 0.01 to JOHz (95% Confidence)          "'lfLV/oC,max
                   User Reference Output
B Gain (Referred to Reference In)             ZOconversions/sec
                      Current                  16conversions/sec

                      Stability: Temperature Coefficient'" 5V Bipolar

S THROUGHPUTRATE6                              '" 12V
O                                                '" JOOmV
                   (wIntegrate Time of 1/25 sec(50Hz)lOOOMO

                ANALOG INPUT CHARACTERISTICS

L Voltage Range7.,

                   Max VINH (at Input Hi, Without Damage)

E Max V'NL (at Input Lo, Without Damage)

                   Max V'NLR (Input Lo, for Rated Performance)

T Input Resistance (Input Hi, or Input Lo)
E Input BiasCurrent, Input Hi or Input Lo
( + JOoCto + 50C)                             '" JOnA, typ; '" 40nA, max

Input Bandwidth 9                              Z.OMHz                                                    NOTE, SEEPAGE8FOAAECOMMENDEDSOCKET
                                               150kHz
   Small Signal
                                               80dB, min
   Large Signal
CMRR at dc to 60Hz

ADJUSTMENTS                                    ",75mV                          ASSEMBLY INSTRUCTIONS
   Offset (Programmable)                       I LSB Steps
      Range                                                                    CAUTION: This module is not an embedded assembly and is
      Resolution                               <4.7Vto>5.6V                    not hermetically sealed, Do not subject to a solvent or water-wash
   Gain-Coarse (Programmable)'                 0.009% Steps                    process that would allow dir.ect contact with free liquids or
      Range                                    "'0.006%F.S.                    vapors, Entrapment of contaminants may occur, causing per-
      Resolution                               '" 0.005% F.S.                  formance degradation and permanent damage, Install after any
   Gain-Fine RangeS.'                                                          clean/wash process and then only spot clean by hand,
   Gain-Balance ('" Full Scale) RangeS         0.8V max
                                               2.0V min                                    PIN DESCRIPTIONS
DIGITAL LEVELS
   Inputs                                      OA5V max                             PIN    SIGNAL        DESCRIPTION
      Low                                      ZAV min                              4      CONVCMD       External ConvertCommand
      High                                                                          5      RESET
   Outputs                                     ",I5V(",0.3Veach)                                         Aeset Internal Microcomputer Following Pow eo-Up
      Low(~14mA)                               +5V(-O.ZVto +OAV)                    6      60Hz/50Hz     When Set Low. Integration Time is 1/25 see
      High!l JOOfLA)                                                               7      DONOTCDNNECT  When Set High. Integration Time is 1/30 sec
                                               + 55mA, - 70mA                       8      +5V           Used Only for Factooy Test
POWER REQUIREMENTS                             I5OmA                                9.10   DIGGND        Digital Poweo Supply
   Supply Voliages (for Rated Accuracy)        175mA                                11-18  DBD-DB7       Digital Ground (Both Pins are TiedTogetheolnternally)
       ",Vs                                                                         19     AD            Bidirectional Data Bus (LSB-MSBI
       +Vo                                     JOOCto + 50C, 70% RH                2D     A1            Address. Bit leco
   Supply Current Drain                        Oto+70'C                             21     AD            Addoess. Bit One
      ~! '" I5V                                - Z5C to + 70C                     22     WA            READ
         After Warm-Up                                                              23     CS            WRITE
         During Warm-Up                        3.Tx5.2"xO.53"max                    24     BUSY          CHIP SELECT
      ~l +5V                                   Electrostatic, 6 Sides               25     DATARDY
                                               Electromagnetic,S Sides              48.49  +15VRTN&GND   BUSY. Respondin9 to a Bus Command
ENVIRONMENTAL                                  170 grams                            58     ANAINLO       DATA READY
   Rated Performance                                                                59     ANAINHI
   Operating                                                                        61                   Analog Power Ground and Case (Tied Together Internallyl
                                                                                    62        15V        Analog Input. Low
   Size                                                                             63     SIGNALRTN     Analog Input. High
   Shielding                                                                        64     +15V          Negative Analog Power Supply
                                                                                    65     USERREFOUT    Signal Rotum (Non.Cucrent Cacrying Groundl
Weight                                                                              66     REFIN         Positive Analog Power Supply
                                                                                           REF OUT       Bulleoed Output of Reference at REF IN
                                                                                                         Reference Input. Noomally Connected to AEFOUT
                                                                                                         Internal + 6.95V Refeoence Output. Unbulleoed

                                                                               -2-
ARCHITECTURAL OVERVIEW                                                                                   and DATA is indicated as AYAILABLE. During the next ten

The AD 1175 is a complete, precision analog-to-digital converter.                                        milliseconds, the integrator is reset and AUTO-ZERO nulls out
It consists of three major elements: a linearized, auto-zeroed                                           offset errors in preparation for the next conversion.

integrator, a single-chip microcomputer, and a custom CMOS                                               The device status is indicated by the addressable STATUS byte
controller/bus interface chip. (See Figure I AD 1175 Functional
Block Diagram.)                                                                                          (busy, converting, data available, etc.). DATA READY and
                                                                                                         BUSY are also indicated by logic levels at Pins 25 and 24

                                                                                                         respectively.

                                                                                 4) CONV CMD             SIGNAL INPUT CONNECTIONS
                                                                                                         The ANA IN HI and ANA IN LO pins comprise a true, high-
                                                                                 6) 60H.150H.
                                                                                 ]) DO NOT CONNECT       impedance, high CMRR, differential input pair. ANA IN LO
                                                                                                         must be within:!: 1O0mYof SIGNAL RTN (Pin 62). The ANA

                                                                                                         IN La pin is used to remote sense the source low (ground) to

                                                                                                         minimize system ground current related errors. Both HI AND

OBSOLE~ TE LO SIGNALS MUST HAYE A BIAS CURRENT PATH BACK                                                                              AD"]5"
                                                                                                TO SIGNAL RTN. Figure 2 details the proper connections.
                                                                                                                                                                 60H'f5ijH,~
                                                                                                                                                       DO NOTCONNECT(7

             Figure 1. AD1175 Functional Block Diagram                                                                  62) SIGNALRTN                    F---'                                         D.

The conversion process is similar to the classic dual-slope tech-                                                                                         I                                            Do
nique, where the input signal is integrated during a whole number                                                                                       I
of line cycles (for line noise rejection) and then a digital meas-                                                                                     I                                               READ
urement is made of the time required for a known reference                                                                                           I                                                 WRITE
voltage to drive the integrator output back to zero (i.e., to zero
charge). Since the process begins with zero charge in the integrator,                                                                              /                                                                 BUS
and also ends there, we can express this function as follows:
                                                                                                                                   '             : ISEENOTE"

                                                                                                                             ANA IN HI I
                                                                                                                                                I

                                                                                                                        i 58) ANA IN La

                                                                                                                                   r          J

                                                                                                                                                                                                       A2

CHARGE IN = CHARGE OUT                                                                                                                                                        DECODE

                                                                                                                                                                                                       A"

i\ i\ WHERE CHARGE =
                            dt = ~           dt                                                          NOTES

                                                                                                         1. BOTH HIGH AND LOW SIGNALS MUST HAVEA BIAS CURRENT PATH BACK TO GROUND

                            , f TREF                                                                     ATTHEAD1175. "ANA IN lO" SHOULD REFERENCE TO GROUND ISIGNAl RTNI ATTHE

' I OR. .. -       TSIG     R'NT Jo VREF dt                                                              SIGNAL SOURCE. VIA A MINIMUM OF RESISTANCE.
            RINT                                                                                         '" 2. "DIG GND" AND" 15V RTN& GND" ARE STAR CONNECTED WITHIN THE CONVERTER,
                   VS1G dt                                                                                                                                                                     '" 15V
                                                                                                         AND INTENDED   TO BE SEPARATE        OUTSIDE  OFTHE    CONVERTER.    HOWEVER,IF
                 0
                                                                                                         AND + 5V POWER SHARE A SINGLE COMMON RETURN. THEN THAT COMMON MUST BE
                                                                                                                       '" TO THE"
                                                                                                         CONNECTED                 15V RTN & GND" PIN WHICH MUST BE CONNECTED             VIA

                                                                                                         HEAVY COPPER TO THE "DIG GND" PIN. "SIGNAL RTN" (PIN 6211S THE "NON-CURRENT

              fTSIG                                                                                      CARRYING" GROUND, ONLY TO BE USED AS SHOWN AND AS GROUND REFERENCE FOR AN
OR, .. Jo VSIGdt = VREFX TREF(SINCE VREF= CONSTANT)                                                      EXTERN All Y SUPPLIED REFERENCE SOURCE.

                                                                                                                       Figure 2, AD 1175 Bus Driven Interface

          fTSIG

~ OR. .. Jo VSIGdt = AVG. [VSIG] = VREF x TREF                                                           Printed circuit board layout should insure that both analog
                                                                           TslG

HENCE...  { AVG. [VSIG] = TREF WHERE TREFIS MEASURED AND                                                 inputs (Pins 58 and 59) are guarded by copper which is tied to
                                                                                                         SIGNAL RTN (Pin 62) on the front and back of the board.
                  VREF      TslG VREF& TslG ARE CONSTANT
                                                                                                         Note that an offset error of up to one LSB per l20n of source

          Principle of Dual-Slope Conversion                                                             impedance can occur, due to input bias current, which may
                                                                                                         approach 20nA at elevated temperatures.

Therefore, the ratio of the signal measured (its average value) to                                       REFERENCE CONNECTIONS
the reference voltage, is equal to the ratio of the measured time
(to force the integrator back to zero charge) to the signal integration                                  A very stable 6.95Y :!:2% internal reference is filtered and
time (which is held constant).                                                                           brought out to REF OUT (Pin 66) of the converter. This output
                                                                                                         should be tied to REF IN (Pin 65) to accomplish the specifications
The AD 1175 repeats the above sequence ten times during the                                              for initial absolute accuracy. REF OUT is a high impedance
first 33-1/3 milliseconds of each conversion for a 60Hz integrate                                        output and should not be loaded in any way other than by REF
selection (40 milliseconds for a 50Hz integrate selection). The                                          IN (Pin 65). A buffered version of the reference applied to REF
10 individual readings together with the result of a final, slow                                         IN, and that which is used by the converter, is available at
(about 6ms) vernier reference integration are summed. The                                                USER REF OUT (Pin 64).
numeric result is then placed in the addressable output latches

                                                                                                    -3-
When making ratiometric measurements, where the source                  duration of the converter's response to that command. It is tHe

excitation is derived from the converter reference, use the reference   opposite state of the BUSY bit within the STATUS byte.

signal present at USER REF OUT (Pin 64). The load applied               THE BUS INTERFACE
to Pin 64 should not exceed two milliamps. If an external reference

source is to be used, it should be applied to REF IN (Pin 65).          The AD 1175's 8-bit microprocessor compatible interface consists

POWER SUPPLIES AND GROUNDS                                              of an 8-bit, latched ,tri-stated, bi-directional port and its associated
                                                                        control lines: Chip Select (CS), READ (RD), WRITE (WR)
The power supply pins are all well bypassed internally to their         and two address bits (AI and AO). Timing requirements for the
respective common or ground pins. The converter is very tolerant        bus interface are shown in Figure 3, and the operation of the
of dc and low frequency noise (slOOs of Hz) on any of the               interface is shown in Figure 4.
supplies, as evidenced in the power supply rejection specifications.

High frequency noise (::o:IMHz) in excess of 10mV on the:!: 15V              WR               r- tCSWl  j l r- tWR~                                                                          r--1 tCHS
supplies could, however, degrade the converter's performance.
                                                                             -                                 I     I      -I
To avoid large, digital-rate, circulating ground currents, the
system's analog supply common and that of the digital supply                 CS~
should be kept separate and then tied together at the converter

by a heavy track (to supplement that which is internal to the                AO.A1            J=j tAgt-                     ~ tAH I;-
converter) from:!: 15V RTN & GND (Pins 48 and 49) to DIG
                                                                                                   II                             JC
       GND (Pins 9 & 10).
                                                                             00-07                      tOS-1               ~                                                           tOH
       If the logic supply and analog supply share a single common,
                                                                                              WRITE CYCLE TIMING REQUIREMENTS
~ r then that common should be brought to :!:15V RTN & GND
                                                                             PARAMETER        DESCRIPTION                                                                             MIN    MAX  UNITS
  \ I (Pins 48 and 49) and then from these pins a heavy track should                          WR Pulse Width                                                                          0.1    20      J.                                                                                          tWR                                                                                          0              ns
       be run to DIG GND (Pins 9 & 10).                                                       Chip Select to WR Low                                                                   0      5       ns
                                                                                    toswl     Chip Select Hold Time                                                                   10             ns
ORESET (Pin 5; Input)                                                               tCHS      Address Setup time                                                                      0              ns
       After power-up and before access may be made to the converter,               tAg       Address Hold Time                                                                       -x
B a reset of the internal microcomputer must be accomplished.                       tAH                                                                                               20             J. S The RESET (Pin 5) may be driven from an external source,                          tos       Data Setup Time                                                                                        ns
       such as may exist in most computer-based systems, or it may be               tOH       Data Hold Time
O connected to a simple RC circuit which will automatically generate
      a reset sequence upon power-up. See Figure 2 for the recommended
L circuit.
E When driven from an external source, RESET must be held
  \ 1 high for a minimum of 3 microseconds, but must not terminate
1- T- tCHS-1 before the + 5V logic supply and the:!: 15V analog supply have
tEr been stable (> + 4.7V, and> :!:II V) for 300 microseconds.
                                                                                                r- tR-1

                                                                             RD

                                                                                              tCSRl        J

                                                                             CS~                                                                                                1
                                                                                                           I

60Hz/50Hz (Pin 6; Input)                                                                      ::1 tAgf-                     ~ tAH
Pin 6 of the module selects either 33-1/3 milliseconds or 40                                  ~I 1,[r tOAv -+I I+- -+ItOH
                                                                             AO. A1
milliseconds for the signal integration time. This input is internally

pulled up to 5V via IOkD.and may be left open for 60Hz normal-               00-07                                <                                                                     'j

mode rejection. The pin should be connected to Digital Ground

for operation in a 50Hz line frequency environment.                                           READ CYCLE TIMING REQUIREMENTS

                                                                             PARAMETER        DESCRIPTION                                                                          MIN MAX UNITS

CONY CMD (Pin 4; Input)                                                              tAD      RD Pulse Width                                                                       150            ns
A negative logic transition on this input causes a MODCON
conversion to occur (see CALIBRATION section). A minimum                             tCSAl    Chip Select to RD Low                                                                0              ns
hold time of 1.5/Lsis required at both the High and the Low
                                                                                     tCHS     Chip Select Hold Time                                                                0              ns

                                                                                     tAg      Address Setup Time                                                                   10             ns

                                                                                     tAH      Address HoldTime                                                                     0              ns

states, to operate properly. The BUSY output (Pin 24) will not                       tDAV     Data Valid Time                                                                                100  ns
respond, and BUSY (bit 0) of the STATUS word will not be                             toH      Data Hold Time
                                                                                                                                                                                             80   ns

indicated, but all other bits of the STATUS word will be active.                     Figure 3. Interface Timing Requirements
DATA RDY (Pin 25) will occur per Figure 8.

This input is provided to allow externally triggered conversions                                               A1 I AD I FUNCTION
which will use the temporarily programmed gain and offset                                                        - -c-- - -r--- .""
values (or the start-up defaults if no changes have been made).
                                                                                                               H        H!                                                         High CONV Data Byte READ
DATA RDY (Pin 25; Output)
This signal will go to logic" I" when any conversion's new data              READ                              . i H    L                                                          Mid CONV Data Byte READ
has become stable in the output latches. It will remain high for
the duration of the auto-zero phase (about 10 milliseconds) and                            L                   L        H'                                                         LowCONVDataByteREAD
go low at the end of that phase (at the end of BUSY).                        WRITE L
                                                                                                               L        L I_STATUS READ
                                                                                          L
                                                                                          L                    H        H:                                                         Unused
                                                                                                                        I L
                                                                                                               H                                                                   Unused
                                                                                                               I L .. H
                                                                                                                                                                                   PARAMETER WRITE

                                                                                                        ! L..-L         L_~J,,(;..CJI'v1_~~D.."Y~ITE.._~.
                                                                                                          X                        DEVICE NOT SELECTED

BUSY (Pin 24; Output)                                                        NOTE THAT X = DON'TCARE

When a COMMAND byte is written to the microprocessor                                    Figure 4. Bus Control Functions
compatible port, this line is set low and remains low for the

                                                                        -4-
                                     BIT #

POS. OVERLOAD

+ 1.25 x FULL SCAL
+ FU LL SCALE

+ 1/2 SCALE
ZERO
-1/2 SCALE
- FULL SCALE

.=-~5 x FULLSC
NEG. OVERLO,

                                     Figure 5. Data Format

OBSOLETE OUTPUT DATA FORMAT
       The result of a conversion is made available in three 8-bit bytes
       (addressed as shown in Figure 4). The numeric result is presented
       as an offset binary number, where the offset value is equal to
       2en (40,00,00 Hex), i.e., zero volts input yields this numerical
       output. Therefore the nominal plus and minus full scale are
       2e22 ::!::2e21,or 60,00,00 Hex and 20,00,00 Hex respectively.
       For inputs greater than approximately 1.3 x nominal full scale,
       the converter will indicate an overload error (Bit 5 of the
       STATUS
       byte) and will also flag the occurrence by forcing all "l"s in the
       conversion result, i.e., FF,FF,FF Hex. Bit 23 (MSB) cannot be
       a "1" for any legitimate conversion result, so that bit is used to
       flag an overload. The data format is depicted in Figure 5.

       COMMAND BYTE
        The COMMAND BYTE allows eight different instructions to
        be given. Five of these will require that a parameter be loaded
                                                                                  This may be performed repeatedlyuntil a maximum offset of
                                                                                  + 75mV has been reached, as indicated by an Overload/BITS
                                                                                  response in the STATUS byte.

                                                                                  DECROS [04J
                                                                                  DECRease OffSet alters the offset (in LSBs) used by MODCON
                                                                                  in the negative direction by a number between zero and 255
                                                                                  (decimal), which has already been written to PARAMETER*.
                                                                                  This may be performed repeatedly until a maximum offset of
                                                                                  - 75mV has been reached, as indicated by an Overload/BIT 5
                                                                                  response in the STATUS byte.

                                                                                  INCGAN [05J
                                                                                  INCrease GAiN by N x 0.01%, where N (a decimal number
                                                                                  between 0 and 255) has already been written to PARAMETER*.
                                                                                  This may be performed repeatedly until a maximum gain ( <4. 7V
                                                                                  full scale) has been reached, as indicated by an Overload/BIT 5
                                                                                  response in the STATUS byte. Further INCGAN commands
                                                                                  will have no other effect.

into the PARAMETER * register prior to writing the command                        DECGAN [06J
register. The commands are written at address 00 (ADDRESS                         DECrease GAiN by N x 0.01%, where N (a decimal number
lines Al and AO, Pins 20 and 19 respectively) while a parameter                   between 0 and 255) has already been written to PARAMETER*.
is written to address 01. See Figure 4 for Bus Control Functions.                 This may be performed repeatedly until a minimum gain (>5.6V
Figure 8 details command timing requirements.                                     full scale) has been reached, as indicated by an Overload/BIT 5

The commands are described below, preceded by an opcode                           response in the STATUS byte. Further DECGAN commands

name and the digital code (in hex). Figure 6 summarizes each                      will have no other effect.

command and its execution time.                                                   UPDATE [07J

DEFCON fOOl                                                                       Takes the current modified gain and offset values and writes

DEFault CONversion initiates a conversion, using the gain and                     them to nonvolatile memory as the new start-up defaults. To

offset values which are stored in the nonvolatile memory (power-                  enable this function, decimal 165 (AS in hex) must first be

up defaults).                                                                     loaded into PARAMETER* - failure to do so will result in an

MODCON [OlJ                                                                       ERRor (BlT6) response in the STATUS byte.
MODified CONversion initiates a conversion using the gain and
offset values which have been modified (since power-up) as in                     Note: Codes other than 00 through 07 will do nothing, except
commands 02 through 07 below.                                                     cause an ERRor (BIT 6) response in the STATUS byte.

NEWOS [02J                                                                                  I                                             EXECUTION TIME
NEW OffSet subtracts the result of the last conversion from all                                                                            APPROXIMATE)
                                                                                  - .~_I\JEM0~!C-J-~u~-~19!"~_[)E~(;.F!~TI9~_.~~_-~--
subsequent MODCON conversions, i.e., acquire a new system                                   ; Initiate a Convecsion Using the Power-Up   !50;";;-
offset. The maximum range of this offset is 65,536 codes                          DEFCON
(= ::!:7: 5mV). Attempts to acquire an offset outside of this range
                                                                                            I Default Offset and Gain

                                                                                  MODCON    j InitiateaConversionUsingtheModifiedOff;~t
                                                                                               and Gain Values

                                                                                  NEWOS

will be ignored and BIT 5 and BIT 6 (Overload and command                         INCROS       Increase the Offset Used by MODCON
byte ERRor) will be set in the STATUS byte.                                       DECROS       Decrease the Offset Used by MODCON

INCROS [03J                                                                       INCGAN       fncrease the Gain Used by MODCON
INCRease OffSet alters the offset (in LSBs) used by MODCON                        DECGAIIJ     C-on- versions ..
in the positive direction by a number between zero and 255                        UPDATE                               --. ._-
(decimal), which has already been written to PARAMETER*.
                                                                                               Decrease the Gain Used by MODCON

                                                                                               (;onVer~on~_-

                                                                                               Write Most Recent Modified Offset & Gain

'The PARAMETER register retains the last word written to it. Any subsequent                    Figure 6. Synopsis of Commands
commands will repeatedly use that PARAMETER until it is updated.

                                                                             -5-

                                 --
THE STATUS BYTE                                                           CALIBRA nON

The STATUS byte contains eight bits of information about the              The AD 1175 is factory calibrated for plus and minus full scale

current statUs of the AD 1175. This byte may be examined by               (2e21) to be within:!: 50fLV of five volts, absolute. Since the

the host processor at any time. The individual bits in the statUs         converter will operate within specifications for inputs up to ten

byte are assigned the following functions:                                percent over nominal full scale, those inputs between:!: 5.5V

BIT 0 The BUSY bit is always set when the COMMAND                         will be converted accurately. (See Figure 9 for typical linearity
            BYTE is written, and cleared when the initiated routine       vs. inpUt voltage.)

       has terminated. BUSY is also indicated at BUSY (Pin                To correct for system offset voltage (particularly larger offset

       24) of the module.                                                 voltages - up to :!:75m V) the NEWOS (03) command subtracts

BIT I The CONVerting bit is set when the converter is in                  the result of the last conversion from all subsequent MODCON

       the active process of converting and computation. It is            conversions. If source noise is a concern when making the offset

       initiated by writing DEFCON or MODCON to the                       adjustment, follow a single NEWOS command with multiple
       COMMAND-BYTE, or by a negative transition at                       MODCON conversions, average the results and adjust offset

       CONY CMD (Pin 4).                                                  incrementally using the INCROS (03) or DECROS (04)
                                                                          commands.

BIT 2 The Data AVail able bit indicates that a new conversion             The INCGAN OSand DECGAN 06 commands are the coarse

       is complete and the result is in the output latches.               gain increment and decrement controls respectively. The minimum

       This bit sets to "I" at the conclusion of the converting           gain attainable will require greater than 5.6V to achieve a full-scale
                                                                          output. At maximum gain, less than 4.7V will be required to
       process and remains" I" for the remainder of the mini-             yield a full-scale indication. The user accessible GAIN AD}
       mum AUTO-ZERO time (about 10 milliseconds). It is                  potentiometer is the vernier, or fine gain trim (10 tUrns, with a
       reset to "0" at the end of BUSY.                                   total adjustment range of about :!:0.006% FS).

       The MODified bit, when set to "I", means that modified             The modified offset and gain resulting from commands 02, 03,
       gain and offset values are being used for the current              04, OSand 06 are used only when conversions are initiated by
       conversion; i.e., a conversion initiated by MODCON                 MODCON (command 01), or conversions triggered by a negative
       or an external signal at CONY CMD (Pin 4).                         logic transition at the CONY CMD (Pin 4 of the converter).
                                                                          This pin requires a minimum hold time of 1.5fLSat both the
       The VALue bit responds to COMMANDS 02 through                      High and the Low states, in order to operate properly.
       07 by setting to "I" at the end of BUSY, and remains
       until the next write to the COMMAND byte. This bit                 The GAIN AD} potentiometer changes the overall gain for both
       signals that a gain or offset value used by MODCON                 positive and negative inputs. The BAL AD} potentiometer
       has been altered, or that the current MODCON gain                  changes the gain for positive inpUts only and allows setting of
       and offset values have been loaded to nonvolatile memory           plus and minus full-scale tracking to within:!: Ippm.
       as the new power-up defaults.
                                                                          To Calibrate the AD1l75:
       The Overload bit will be set following any conversion
       where the integrator has been exposed to an overload               1. Attach a calibration source and set its output to zero volts.
       voltage. Following commands 03 through 06, it indicates
OBSOLETE BIT3
       BIT 4
       BIT 5
       that a parameter (gain or offset) has been incremented

       to its maximum or minimum possible value (note that                2. Perform MODCON conversions and null out any observed

       further attempts to increment that parameter will not              offset (via external computation, or by executing one or more

       cause an overflow or underflow). Also, following                   of the AD1175's offset controlling commands: INCROS,

       NEWOS (02) command, this bit implies that an attempt               DECROS and NEWOS).

       was made, and ignored, to acquire an offset outside of             3. Set the GAIN AD} potentiometer fully clockwise (10 tUrns,
       the allowable range of :!:75m V.                                       i.e., maximum gain).

BIT 6 The ERRor bit indicates one of the following: 1. A                  4. Apply -a negative full-scale calibration voltage ( - 4. 7V to
             COMMAND-BYTE was written which was not within                     - 5.6V).

BIT 7  the allowable range of 00 to 07. 2. An update (07)                 5. Using the INCGAN or DECGAN command, coarse adjust
       command was attempted without the KEY number                           the gain such that a subsequent MODCON conversion yields
       (165 decimal) having first been written to PARAMETER                   a result just larger than minus full scale. In other words, a
       at ADDRESS 01. 3. A NEWOS (02) command was                             subsequent DECGAN by 01 would just yield a result that is
       attempted for a value outside the permissible range of                 less than or equal to minus full scale.
       :!:32,768 codes (>75mV) from zero.
                                                                          6. Adjust the GAIN AD} potentiometer to yield the precise
       The WaRMUP bit flags the three second time-oUt                         value desired by tUrning counterclockwise and observing
       taken by the converter following RESET, to allow the                   conversion results. When the correct gain is reached, rotate
       reference and auto-zero circuits to settle. The converter              the potentiometer about 3 degrees in the opposite direction
                                                                              to remove the tension from its wiper.
       will not convert during this time.

                                                                                                7. Switch the polarity of the calibration source to positive.
87

                                                                                                8. Adjust the BAL AD} potentiometer to yield the same gain as
                                                                                                     that achieved in Step 6 above.

       Figure 7. The Status Byte -                                        9. Save the new offset value and coarse gain value, if you want
                                                                              them to become the power-up defaults, by performing UP-
                                                                              DATE (Command 07).

                                                                          Note: See the COMMAND BYTE section for details of command
                                                                          operation.

                                                                     -6-

                           ---                                                         ---                                    ---
A COMMAND BYTE Initiated Conve..ion                                                                LINEARITY ERROA                      10%             'DVEA.
    SIGNAL INTEGAA nON                                                                                     (ppmFS)                    OVEA.              LOAD
         COMMAND WAITE"
                                                                                                                                      AANGE

        BUSY                                                                                       ': ~~-t~-===U                      ~FS 1.IFS -1.3FS
        CONV                                                                                                  OV    1/2FS

                                                                                                                    _INPUT VOLTA- GE

                                                                                                                  'OVERLOAD CONDITION IS INDICATED BY BIT S OF THE STATUS BYTE
                                                                                                                  AND A "1" IN BIT 23 OF THE OUTPUT DATA BYTE.

                DAV                                                                                           Figure 9. Typical Linearity Transfer Function

STATUS                                                                  " Conve..ion Uses          FACTORY TESTING         -
BITS
                                                   --, - - - - - {MODHiedPa,amete..

                MOD                                                                                Each AD 1175 converter is factory calibrated via test apparatus

           { Ol                                    - -,- - - - - - lftheAnalOg Input               designed and constructed by Analog Devices. The heart of the
                                                                                                   test system is a digitally programmable voIrage reference capable
                                          EAA                               isToola,ge             of sub-ppm accuracy and stability. Calibration of the test system
                                                                                                   is verified daily using the highest precision instruments com-
                                     BUSY                                 lfTh",eisa               mercially available, e.g., FLUKE* model nOA Kelvin Varley
                                     (PIN 241                                                      voltage divider (accurate to within ::I::O.lppml) and model 732A
                                                                        { CommandEHo,              dc secondary voIrage standard (accurate to within ::I:1:.5ppm of
OB~~ DATAADY                                                                                       the international voir!).
                                (PIN2S)I II I I
                                                                                                   IBM PC INTERFACE
                          0 10 20 30 40 SOms                                                       Figure 10 is an example of an AD 1175/IBM interface suitable
SO B. COMMAND BYTE Initiated Change to Gain andlo' Offset                                          for the IBM PC, XT or AT** personal computers. In this case,
                                                                                                   the AD 1175 is interfaced in the I/O space; a DIP switch controls
                                                                                                   the specific location of the AD 1175 within the available address
                                                                                                   space.

                                                                                                            D7IA2I

                                                                                                            D6IA3I

                                                                                                            D51A41

                                                                                                            D4IAS!
Lr L COMMAND WAITE"                       f
ETE BUSY~
                                     I
                                             I

                     VAL                        r                                                  D3IA61
                                                                                                   D'IA71
                                                1                           {"valueiSChanged       D1IA81

                     Ol                         J                           to the MAXIMIN         DOIA91

                                                1-- --- - -. -. " NEW Offset                          +5V ,
                                                                            { is>~75mV
                                                1                                                  IBM PCiXT
                     EAA                                                                             .us

'NOTE: COMMAND WAITE Always Causes Aew"te olthe Enti'e STATUS Byte.                                 A91AW
Fo, Example: If the Ovedoad Bit (Oll is Setas the Aesult of a Conve..ion,                            A81A'31
It Will Aemain Set in the STATUS Byte UnH! the Next COMMAND WAITE.                                  A71A'41
                                                                                                     A6IA'S!
C. CONVEATCOMMAND !pin 41 Initiated Conve..ion                                                      ASlA'61
                                                                                                     A4IA27I
        ~ CONVEAT                                                                                  AENIAlll

        COMMAND

                ;USY                 I                                      {INACTIVE

                CONV

        STATUS       DAV                                                                           IOWIB'3I                                                  Eii\)~RD
        BiTS                                                                                       iOR IB141

               MOD                                                 --,  {"AnaIOglnput               A31A'81
                                                                           ,dool.,ge                 A2IA291
                   OL                III II                             INACTIVE                    A1IA301
                                                                                                    AOIA3'1
           BUSY                      0 to 20 30 40 SOms
            (PIN241                                                                                     Figure 10. ADl175 to IBM PC/XT/A T Interface
                                            ,I---Ir-
        ~ DATAADY                                                                                   *FLUKE is a registered tradedmark of John Fluke Manufacturing
                                                                                                      Company, Inc.
        (PIN251                                                                                    **IBM PClXTI AT is a trademark ofInternational Business Machines Corp.
                                                                                                   ITraceableto the NATIONAL BUREAU OF STANDARDS
        Figure 8. Command Timing Requirements

                                                                                              -7-

                                                                        --
INTERFACING TO AN 8051 MICROCONTROLLER                                   To initialize the interface, first write" I"s to the port pins connec[ecl

Figure II shows how the AD 1175 may be interfaced to an 8051             to the data bus and the RD/ and WR/ control lines. This puts

microcontroller using a technique commonly called "byte bang-            the 8051 I/O lines into a lightly "pulled up" state, simulating a               4
ing", where the control lines and data bus of a device are man-          tri-stated condition on the bus to insure that neither RD/ nor
ipulated under firmware control. This "byte banging" technique           WR/ are selected:

can be adapted to most microprocessors and is useful in situations       INIT:  SETB PI.2               ;DISABLE RDI

where a conventional bus structure is either nonexistent or                     SETB P1.3               ;AND WR/

unavailable for use. I                                                          MOV P2, #OFFH ;SET P2 TO ALL ONES
The AD 1175's data bus is connected to the 8051 using I/O lines

P2.0 through P2.7. The address lines AO and Al are connected             To write a command to the AD1l75, first set the state of the

to I/O lines PLO and PI. I respectively. The RD/ and WR/ lines           PI. I and PLO lines for the address corresponding to the byte to
are connected to Pl.2 and P1.3. The CS/ line of the AD1l75 is            be written to (00 = COMMAND BYTE, 01 = PARAMETER).

grounded when it is the only device connected to the 8051, but           Set the P2 port to the command data, then strobe the WR/ line

multiple AD 1175s could easily be connected in the same way if           by first clearing the Pl.3 line and then setting it:
each CS/ line were separately controlled.
                                                                         WRCMD: CLR PI.O                ;F1RSTCLEARAOANDAI

                                                                                CLR Pl.l                ;TOPOINTTOCMDBYTE

                                                                                MOV P2, #00             ;00 IS THE arCaDE FOR
                                                                                                        ;A DEFAULT MODE
                                                                                CLR P1.3                CONVERSION
                                                                                SETB P1.3
                                                                                                        ;STROBE THE WR/ LINE
                                                                                                        ;ONE TIME
OBSOLETE 8051                                                                                                                                            
                                                                                MOV P2, #OFFH           ;SET DATA BUSTO
                                                                                                        ;ALL ONES                                        4

                                                                         To read a byte from the AD 1175, first set the PLO and PI. I

                                                                         lines to point to the address of the byte desired. Bring the RD/
                                                                         line low, reading the contents of P2. Return the RD/ line high:

                                                                         RDSTAT: CLR PI.O               ;POINT TO STATUS BYTE
                                                                                          CLR PI. I

                                                                                CLR PI.2                ;BRING RDI LINE LOW
                                                                                                        ;READ CONTENTS OF BUS
                                                                                MOV A,P2                ;RESTORE RD/ LINE HIGH
                                                                                SETB PI.2

Figure 11. Simple AD 1175 to BO51 Interface                              'Note that the 8051 microcontroller does contain a conventional bus structure;

                                                                         the "byte banging" interface shown here is presented as an example of an

                                                                         alternative technique.

       SAMTEC Part Number SSQ-122-03-G-S (2 Each Required Per AD1l75)
       Available direct from the manufacturer or through distributors.

                                             2.22 (56.4)                                             l0.095                                              4
                                             2.10 (53.3)                                                    (2.4)

       ~~~~~~~~~~~~~~~~~@~~~                                                                         ~~

       0.100 (2.54)                                                                                  T

r-
0.335

(8.5)

~

                                                                                                                     --r

                                                                                                                     0.390

                                                                                                                      (9.9)

                                                                                                                   ~

                                                                                ~~ 0.025 (O..OJ SO.                                                      4

NOTE

0.025" (0.64) SQUARE SOCKET STRIP, 22-PIN POSITIONS

GOLD PLATED CONTACTS AND PINS, BODV IS MOLDED
DUPONT RVNITE PET POL VESTER.

                                                                    -8-
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

AD1175_15器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved